

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5316592号
(P5316592)

(45) 発行日 平成25年10月16日 (2013. 10. 16)

(24) 登録日 平成25年7月19日 (2013. 7. 19)

(51) Int. Cl.	F I				
G06F 12/14	(2006.01)	G06F 12/14	510E		
G06F 21/62	(2013.01)	G06F 21/24	166A		
H04L 9/32	(2006.01)	H04L 9/00	675A		

請求項の数 2 (全 57 頁)

(21) 出願番号	特願2011-129097 (P2011-129097)	(73) 特許権者	308014341
(22) 出願日	平成23年6月9日 (2011. 6. 9)		富士通セミコンダクター株式会社
(62) 分割の表示	特願2009-185006 (P2009-185006) の分割		神奈川県横浜市港北区新横浜二丁目10番 23
原出願日	平成16年6月30日 (2004. 6. 30)	(74) 代理人	100074099
(65) 公開番号	特開2011-181107 (P2011-181107A)		弁理士 大菅 義之
(43) 公開日	平成23年9月15日 (2011. 9. 15)	(74) 代理人	100133570
審査請求日	平成23年6月9日 (2011. 6. 9)		弁理士 ▲徳▼永 民雄
		(72) 発明者	後藤 誠司
			神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(72) 発明者	蒲田 順
			神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 セキュアプロセッサ用プログラム

(57) 【特許請求の範囲】

【請求項1】

実行コードを含むページをメモリにページインする計算機によって使用されるプログラムであって、

該計算機内の直接メモリアクセス機構に前記ページのメモリへの転送を依頼する手順と、

該転送の成功後に、該計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに、該ページ内の実行コードに対応するプロセスの実行に先立って該実行コードを格納するページが正しく認証されたことを示すセキュアページフラグが設定されたページに対応するセキュアプロセス識別子と比較するための識別子であって、該プロセスの生成命令が発行された時点で生成されたセキュアプロセス識別子を含み、該ページについてのデータを設定する手順と、

前記ページの認証と、該認証の成功を示すセキュアページフラグの該ページ・テーブル・エントリへのセットとをハードウェアに要求する手順とを計算機に実行させることを特徴とするセキュアプロセッサ用プログラム。

【請求項2】

実行コードを含むページの認証を行う計算機によって使用されるプログラムであって、

メモリに読み込まれた該ページに対するハッシュ演算を行う手順と、

該ページに付与されている認証情報を復号する手順と、

該ハッシュ演算結果と該復号結果とを比較する手順と、

該比較の結果として一致が検出された時、該計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに該ページの認証が成功したことを示すセキュアページフラグをセットする手順とを計算機に実行させることを特徴とするセキュアプロセッサ用プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、計算機などの情報処理システムの安全性確保方式に係り、さらに詳しくは計算機や各種プロセッサ組込機器などにおいて悪意を持った実行コードの動作を防止することが可能なセキュアプロセッサ、およびセキュアプロセッサ用プログラムに関する。

10

【背景技術】

【0002】

プロセッサを使用するシステムでは、動作をプログラムによって記述することができ、ハードウェアによってすべてを構成するシステムに比べ、その動作の柔軟性が大きく、多種類の機能を実装することが容易である。これらの特徴のために、プロセッサはパーソナルコンピュータ、PDA、携帯電話、情報家電など多くのシステムに使用されており、またその普及とともに電子商取引のように高度にセキュリティを要求される処理も広範に行われるようになってきている。セキュリティを強固にするために回線データに対する暗号化、ユーザ認証などの各種のシステムの措置が施されているが、近年ではシステムレベルの安全性のみならず、コンピュータウイルスや不正アクセス等の蔓延に対応するために、ソフトウェアレベル、プロセッサレベルの安全性が問題となっている。

20

【0003】

例えば携帯電話や情報家電など、各種のプロセッサ組込機器などがネットワークに接続されることにより、パーソナルコンピュータ等に対すると同等の脅威をこれらの機器も外部から受ける可能性が高くなっている。不正侵入などを細かく見ると、悪意を持った実行コードが端末内で動作することにその原因がある。悪意のあるコード、所望しないコードをプロセッサ上で動作させないようにすることが重要であるが、従来においては悪意のあるコードを動作させないようにするためのプロセッサ側の対策があまり十分ではなく、結果的に安全なソフトウェア実行環境が提供されていないという問題点があった。

【0004】

30

次に従来においては、例えばデータや命令の実行コードを主記憶装置や二次記憶装置に格納するに当たり、安全性を確保するために暗号化を行って、実際の命令実行に当たって暗号化されたデータなどを復号し、プロセッサ内のキャッシュメモリに格納して処理を実行することも行われているが、このような場合暗号処理を実行するハードウェアなどはプロセッサチップと別のチップに搭載され、外付けで使用されるために処理速度など、暗号処理性能が低くなってしまうという問題点があった。

【0005】

またこのような暗号化処理において、データなどの暗号化に用いられる暗号鍵は、外付けされたチップ上の暗号処理側で決定されており、プロセッサ側で実行される命令の種類やスーパーバイザ/ユーザモードなどの区別、あるいはデータや命令フェッチのアクセスアドレスなどに無関係であり、プロセッサ側の実行ユニットが暗号化、および復号において用いられるべき鍵を指定することができないために、実行中の命令に対応して適切な暗号鍵を選択することができないという問題点もあった。

40

【0006】

このようなソフトウェア実行環境の安全性に関する従来技術として次の文献がある。

特許文献1：特開2002-353960号公報 「コード実行装置およびコード配布方法」

この文献には暗号化された実行コードの認証を行って暗号化コードの有効性を確認し、セキュアプロセッサがその暗号化コードに対応する命令をフェッチし、セキュアタスクとして実行するコード実行装置が開示されている。

50

【 0 0 0 7 】

しかしながらこのコード実行装置では実行コードに対応するプロセスと認証に用いられる鍵との間に関連が無く、例えばオペレーティングシステム（OS）に対して悪意のある操作が行われ、プログラムに別の認証鍵が割り付けられると、結果的に悪意のあるコードが動作してしまうという問題点を解決できなかった。

【 先行技術文献 】

【 特許文献 】

【 0 0 0 8 】

【 特許文献 1 】 特開 2 0 0 2 - 3 5 3 9 6 0 号 公 報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 9 】

本発明の第 1 の課題は、暗号化された命令コードを書き換え不可能な形式で記憶するメモリの記憶内容を基本として、例えば二次記憶装置上に格納されているプログラムの実行コードを次々と認証し、確実に信頼できるアプリケーションの範囲を段階的に広げ、信頼できる動作だけを実行することが可能なセキュアプロセッサを提供することである。

【 0 0 1 0 】

本発明の第 2 の課題は、暗号処理ブロックを、例えばプロセッサと同一チップ上に備えて暗号処理性能を向上させるとともに、実行中の命令によってデータや実行コードの暗号化 / 復号に用いるべき鍵を選択可能とすることである。

【 0 0 1 1 】

本発明の第 3 の課題は、プロセスの実行コードの主記憶への格納のタイミングでプロセスに対応する認証鍵を用いて実行コードの認証を行い、認証に成功した実行コードのみを実行可能とすることによって、プロセッサによる情報処理の安全性を向上させることである。

【 課題を解決するための手段 】

【 0 0 1 2 】

図 1 は本発明のセキュアプロセッサの原理構成ブロック図である。同図において本発明のセキュアプロセッサ 1 は、固有鍵記憶手段 2、命令コード記憶手段 3、認証処理手段 4、および暗号処理手段 5 を備える。

【 0 0 1 3 】

固有鍵記憶手段 2 は、セキュアプロセッサにおいて命令コードを実行するコアに固有の鍵、例えば CPU 固有鍵を記憶するものであり、命令コード記憶手段 3、例えば暗号化 ROM コード領域は暗号化された命令コードを書き換え不可能な形式で記憶するものであり、認証処理手段 4 は固有鍵を用いて命令コード記憶手段 3 に記憶された命令コードを含む命令コードの認証を行うものであり、暗号処理手段 5 はコアと外部のメモリとの間で入出力されるデータを暗号化するものである。

【 0 0 1 4 】

発明の実施の形態においては、暗号処理手段 5 が、認証された命令コードを暗号化してページ単位でセキュアプロセッサ 1 に接続された記憶装置、例えば主記憶に格納することもでき、また認証処理手段 4 が認証対象とする命令コードに認証情報が付加されていることもできる。

【 0 0 1 5 】

次に図 1 のセキュアプロセッサ 1 において、命令コードを実行するコアとして認証処理手段 4 によって認証された命令コードのみを実行するセキュアコアと、認証されていない通常の命令コードを実行するノーマルコアとを備えることもできる。

【 0 0 1 6 】

この場合、命令コード記憶手段 3 に記憶された暗号化された命令コードを用いてセキュアコアがブート（起動）されるとともに、セキュアコアがそのブート完了後にノーマルコアのブートを行わせるノーマルコアブート手段を備えることもでき、さらにセキュアコア

10

20

30

40

50

がノーマルコアのブート後にノーマルコアの動作を監視し、異常状態を検出した時、ノーマルコアの動作停止、または特定処理への分岐を行わせるノーマルコア監視手段を備えることもできる。

【0017】

次に本発明のセキュアプロセッサ用プログラムは、暗号化された命令コードが書き換え不可能な形式で記憶されたメモリ内のプログラムを用いて起動処理を行う手順と、そのメモリ内に記憶された命令コードを含む命令コードの認証処理を行う認証処理ブロックと、プロセッサ固有の鍵を管理する鍵管理処理と、認証処理ブロックによって認証された命令コードの暗号化/復号処理に用いられる鍵が格納された鍵テーブルに対する操作処理とをセットアップする手順と、認証処理ブロックを用いて二次記憶上のプログラムの認証処理を行う手順と、起動されたオペレーティングシステムを含み、認証処理済のプログラムの実行時に必要となる鍵処理を実行する鍵処理モジュールとしての動作を行う手順とを計算機に実行させるものである。

10

【0018】

本発明のセキュアプロセッサは、命令を実行する命令実行手段、例えば実行ユニットと、命令実行手段からのコマンドに対応して外部のメモリに対するデータのロード/ストアを制御するロード/ストア制御手段、例えばロードストアユニットと、ロード/ストア制御手段と外部のメモリとの間でデータの暗号化/復号化を行う暗号処理手段、例えば暗号化回路と復号化回路とを備え、命令実行手段が、実行中の命令に対応して暗号処理手段に対してデータ暗号化/復号化に使用すべき鍵を指定するものである。

20

【0019】

発明の実施の形態においては、このセキュアプロセッサにおいて複数の鍵を記憶する鍵記憶手段、例えば鍵テーブルメモリをさらに備え、命令実行手段が、鍵記憶手段に対して前述の鍵を指定する鍵番号を出力し、該鍵記憶手段がその鍵番号に対応して暗号処理手段に対して、データ暗号化/復号化に使用すべき鍵を与えることもできる。

【0020】

またこのセキュアプロセッサにおいて、外部からロードされた命令フェッチデータの復号に使用されるべき鍵を記憶する鍵記憶手段をさらに備え、命令実行手段が命令フェッチ状態にある時、鍵記憶手段が暗号処理手段に対してフェッチされた命令の復号に使用されるべき鍵を与えることもできる。

30

【0021】

また本発明のセキュアプロセッサは命令を実行する命令実行手段と、命令実行手段からのコマンドに対応して外部のメモリに対するデータのロード/ストアを制御するロード/ストア制御手段と、ロード/ストア制御手段と外部のメモリとの間でデータの暗号化/復号化を行う暗号処理手段とを備え、命令実行手段が、実行中の命令によるデータ/命令フェッチのアクセスアドレスに対応させて、暗号処理手段に対してデータ、および命令の暗号化/復号化に使用すべき鍵を指定する信号を与えるものである。

【0022】

発明の実施の形態においては、このセキュアプロセッサにおいて複数の鍵を記憶する鍵記憶手段をさらに備え、命令実行手段が、前述のアクセスアドレスとしての論理アドレスを出力し、鍵記憶手段がその論理アドレスに対応して暗号処理手段に対して暗号化/復号化に使用すべき鍵を与えることもできる。

40

【0023】

あるいはこのセキュアプロセッサにおいて、複数の鍵を記憶する鍵記憶手段をさらに備え、ロード/ストア制御手段が、命令実行手段から与えられるコマンドに対応してアクセスアドレスとしての物理アドレスを出力し、鍵記憶手段がその物理アドレスに対応して暗号処理手段に対して暗号化/復号化に使用すべき鍵を与えることもできる。

【0024】

本発明のセキュアプロセッサは、実行コードに対応するプロセスの実行に先立ってその実行コードが正しく認証されたことを示すセキュアページフラグが設定されるページに対

50

応するセキュアプロセス識別子と比較するためのセキュアプロセス識別子を、そのプロセスの生成命令が発行された時点で生成するセキュアプロセス（コンテキスト）識別子生成手段と、生成されたセキュアプロセス識別子をそのプロセスに関連する情報として保持するプロセス情報保持手段、例えばコンテキスト情報格納部とを備える。

【0025】

発明の実施の形態においては、前述のプロセスに対応する実行コードに認証情報が付与されるとともに、プロセス情報保持手段が生成されたプロセスの生存期間中に行われる実行コード認証のための認証鍵をさらに保持することもできる。

【0026】

またこのセキュアプロセッサは、前述のプロセスに対応する実行コードがメモリの空きページに格納され、そのページのアドレスに対応させてセキュアプロセス識別子がプロセッサ内のバッファに格納された後に、ページ単位の認証鍵を用いてその実行コードの認証を行い、認証が成功した時、そのバッファにセキュアページフラグをセットする認証手段をさらに備えることもできる。

【0027】

あるいはこのセキュアプロセッサは、実行コードの実際の実行に先立って前述のバッファ内に格納されたセキュアプロセス識別子であって、対応するセキュアページフラグがセットされているセキュアプロセス識別子と、プロセス情報保持手段に保持され、実行すべき命令コードに対応するセキュアプロセス識別子とを比較し、両者が一致した時に実行コードが格納されたメモリ上のページへのアクセスを、命令を実行する命令実行部に許可するメモリアクセス制御手段をさらに備えることもできる。

【0028】

またこのセキュアプロセッサは、それぞれ命令実行ユニットとキャッシュとを備えるコアとして、認証された実行コードのみを実行するセキュアコアと、認証されていない通常の実行コードを実行するノーマルコアとを備えることもできる。

【0029】

さらにこのセキュアプロセッサは、実行コードのメモリへの格納と並行して実行コードの認証に必要な演算を行い、その演算の結果を保持して認証手段に与える直接メモリアクセス手段をさらに備えることもできる。

【0030】

次に本発明のセキュアプロセッサ用プログラムは、実行コードを含むページをメモリにページインする計算機によって使用されるプログラムであり、計算機内の直接メモリアクセス機構に前述のページのメモリへの転送を依頼する手順と、その転送の成功後に計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに、そのページ内の実行コードに対応するプロセスの実行に先立ってその実行コードを格納するページが正しく認証されたことを示すセキュアページフラグが設定されたページに対応するセキュアプロセス識別子と比較するための識別子であって、そのプロセスの生成命令が発行された時点で生成されたセキュアプロセス識別子を含み、そのページについてのデータを設定する手順と、前述のページの認証と、認証の成功を示すセキュアページフラグのページ・テーブル・エントリへのセットとをハードウェアに要求する手順とを計算機に実行させるものである。

【0031】

さらに本発明のセキュアプロセッサ用プログラムは、実行コードを含むページの認証を行う計算機によって使用されるプログラムであって、メモリに読み込まれたページに対するハッシュ演算を行う手順と、そのページに付加されている認証情報を復号する手順と、ハッシュ演算結果と復号結果とを比較する手順と、比較の結果として一致が検出された時、その計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリにページの認証が成功したことを示すセキュアページフラグをセットする手順とを計算機に実行させるものである。

【発明の効果】

【0032】

本発明によれば、プロセッサ内に保持されている書き換え不可能な形式の暗号化された命令コードを基本的な信頼点として、例えばオペレーティングシステムを含むプログラムの認証を行い、信頼できるプログラムの範囲を拡大していくことによって、システムのセキュリティレベルを本質的に向上させることが可能となる。

【0033】

また本発明によれば、暗号処理ブロックを、例えばプロセッサと同一チップ内に備え、暗号処理性能を向上させるとともに、実行中の命令に応じたデータや実行コードの暗号化を行うことが可能となる。実行中の命令に対応して、例えば暗号化のレベルを変化させることもでき、システムとしてのセキュリティレベルを向上させることができる。

10

【0034】

さらに本発明によれば、命令コードの実行の前にその命令コードの認証を行い、セキュアページフラグがセットされたプロセスに対応するプロセス識別子と実行中のプロセスのプロセス識別子との一致を検出してプロセスの実行を行うことにより、悪意を持って改ざんされた実行コードのプロセッサ上での動作を防止することができ、安全なソフトウェア実行環境が提供される。

【図面の簡単な説明】

【0035】

【図1】本発明のセキュアプロセッサの原理構成ブロック図である。

【図2】第1の実施例におけるプロセッサの基本構成を示すブロック図である。

20

【図3】第1の実施例におけるプロセッサの基本処理フローチャートである。

【図4】コード認証処理ブロックと暗号処理ブロックによる処理のフローチャートである。

。

【図5】命令領域とデータ領域とによって異なる鍵が指定されている場合の暗号処理ブロックの処理フローチャートである。

【図6】公開鍵で暗号化された暗号鍵の格納方式の説明図である。

【図7】公開鍵で暗号化された暗号鍵の格納処理フローチャートである。

【図8】認証局の署名が付与された暗号鍵の格納方式の説明図である。

【図9】認証局の署名が付与された暗号鍵の格納処理フローチャートである。

【図10】不正命令検出時の処理フローチャートである。

30

【図11】データ領域に格納された命令に対する鍵付け替え処理のフローチャートである。

。

【図12】第2の実施例におけるプロセッサの基本構成を示すブロック図である。

【図13】第2の実施例におけるプロセッサの基本処理フローチャートである。

【図14】セキュアコアとノーマルコアを備えるプロセッサの基本構成を示すブロック図である。

【図15】図14のプロセッサにおける処理の基本フローチャートである。

【図16】図14のプロセッサにおけるセキュアコアによるノーマルコアの動作の停止制御方式の説明図である。

【図17】図14のプロセッサにおけるセキュアコアによるノーマルコアの動作の停止制御処理のフローチャートである。

40

【図18】セキュアコアに対応する鍵生成機構を備えるプロセッサの構成ブロック図である。

【図19】図18のプロセッサにおける鍵処理方式の具体例の説明図である。

【図20】第3の実施例におけるプロセッサの基本構成を示すブロック図である。

【図21】第3の実施例において鍵テーブルメモリを備えるプロセッサの構成ブロック図である。

【図22】第3の実施例において命令アクセス状態にあるプロセッサの構成を示すブロック図である。

【図23】鍵テーブルメモリに対する鍵選択レジスタを備えるプロセッサの構成ブロック

50

図である。

【図 2 4】命令アクセス状態にあり、鍵テーブルメモリに対する鍵選択レジスタを備えるプロセッサの構成ブロック図である。

【図 2 5】鍵テーブルメモリの構成例を示す図である。

【図 2 6】暗号化回路、復号化回路の構成例を示すブロック図である。

【図 2 7】データ追い越し機能付き暗号化回路、復号化回路の構成例を示す図である。

【図 2 8】キャッシュスルー方式のロードストアユニットに対応するリードモディファイライト方式の説明図である。

【図 2 9】第 4 の実施例におけるプロセッサの基本構成を示すブロック図である。

【図 3 0】論理アドレスが与えられる鍵テーブルメモリを備えるプロセッサの構成ブロック図である。

10

【図 3 1】物理アドレスが与えられる鍵テーブルメモリを備えるプロセッサの構成ブロック図である。

【図 3 2】第 4 の実施例における鍵テーブルメモリの構成例（その 1）を示す図である。

【図 3 3】第 4 の実施例における鍵テーブルメモリの構成例（その 2）を示す図である。

【図 3 4】第 4 の実施例における鍵テーブルメモリの構成例（その 3）を示す図である。

【図 3 5】論理アドレスと物理アドレスとが与えられる鍵テーブルメモリを備えるプロセッサの構成を示すブロック図である。

【図 3 6】図 3 5 の鍵テーブルメモリに対してアドレス選択指示を与える鍵選択レジスタを備えるプロセッサの構成ブロック図である。

20

【図 3 7】図 3 5、図 3 6 における鍵テーブルメモリの構成例を示す図である。

【図 3 8】メモリ管理ユニット内に鍵テーブルが備えられるプロセッサの構成を示すブロック図である。

【図 3 9】図 3 8 におけるデータアクセス方式の説明図である。

【図 4 0】アドレスマップレジスタに鍵テーブルが併設されている場合のデータアクセス方式の説明図である。

【図 4 1】メモリ管理ユニットの ON / OFF 状態に応じて鍵を切り替えるプロセッサの構成を示すブロック図である。

【図 4 2】メモリ管理ユニットの ON / OFF 状態に応じて鍵を切り替える暗号化 / 復号方式の説明図である。

30

【図 4 3】第 3、および第 4 の実施例における実行ユニットの入出力信号の説明図である。

【図 4 4】第 5 の実施例におけるプロセッサシステムの詳細構成ブロック図である。

【図 4 5】セキュアコンテキスト識別子生成方式の説明図である。

【図 4 6】セキュアコンテキスト識別子生成方法の説明図である。

【図 4 7】セキュアコンテキスト識別子消滅方式の説明図である。

【図 4 8】実行コードに付加された認証情報の説明図である。

【図 4 9】公開鍵の認証鍵レジスタへの格納方式の説明図である。

【図 5 0】公開鍵の認証鍵レジスタへの格納処理のフローチャートである。

【図 5 1】暗号化された共通鍵の認証鍵レジスタへの格納方式の説明図である。

40

【図 5 2】暗号化された共通鍵の認証鍵レジスタへの格納処理フローチャートである。

【図 5 3】物理メモリへのページイン時の処理方式の説明図である。

【図 5 4】物理メモリへのページイン時の処理フローチャートである。

【図 5 5】認証部の構成を示すブロック図である。

【図 5 6】認証部の動作フローチャートである。

【図 5 7】第 5 の実施例におけるページ利用時のメモリアクセス制御部によるアクセスチェック方式の説明図である。

【図 5 8】メモリアクセス制御部の動作例を説明する図である。

【図 5 9】命令フェッチ時のメモリアクセス制御部の処理フローチャートである。

【図 6 0】セキュアコアとノーマルコアからのページ利用時のアクセス制御方式を説明す

50

る図である。

【図 6 1】セキュアモードとノーマルモードを切り替えるためのモードレジスタを備えるプロセッサの構成図である。

【図 6 2】セキュア DMA の構成を示すブロック図である。

【図 6 3】セキュア DMA によるデータ転送処理のフローチャートである。

【図 6 4】OS によるページイン時の処理のフローチャートである。

【図 6 5】第 7 の実施例におけるコンテキスト情報暗号化方式の説明図である。

【図 6 6】コンテキスト情報の復号方式の説明図である。

【図 6 7】コンテキスト情報に対する改ざん検出情報付加方式の説明図である。

【図 6 8】コンテキスト情報に対する改ざん検出方式の説明図である。

10

【図 6 9】セキュア動作コンテキスト情報の暗号化方式の説明図である。

【図 7 0】セキュア動作コンテキスト情報に対する改ざん検出情報付加方式の説明図である。

【図 7 1】ページ・テーブル・エントリの暗号化方式の説明図である。

【図 7 2】ページ・テーブル・エントリの復号方式の説明図である。

【図 7 3】ページ・テーブル・エントリへの改ざん検出情報付加方式の説明図である。

【図 7 4】ページ・テーブル・エントリに対する改ざん検出方式の説明図である。

【図 7 5】本発明を実現するためのプログラムのコンピュータへのローディングを説明する図である。

【発明を実施するための形態】

20

【0036】

以下、本発明の実施形態について詳細に説明するが、まず本発明のセキュアプロセッサの全体的な構成と、その処理の概要を第 1 の実施例として説明する。

図 2 は、第 1 の実施例としてのセキュアプロセッサの基本構成を示すブロック図である。同図においてプロセッサ 10 は、実行ユニットとキャッシュを含むコア 11、外部インタフェースとのコマンド処理およびバスデータ（プログラムのコードまたはデータ）の暗号化やその復号などを行う暗号処理ブロック 12、命令コードの認証を行うコード認証処理ブロック 13、プロセッサの起動時に用いられる最も基本的なプログラムなどが暗号化されて格納されている暗号化 ROM コード領域 14、およびこのコード領域 14 に格納されているプログラムなどの復号などを行うための CPU 固有鍵 15 を備えている。なお、暗号処理ブロック 12 の動作については後述の第 3 の実施例などで、コード認証処理ブロック 13 の動作については第 5 の実施例などでより詳細に説明する。

30

【0037】

そしてコア 11 と暗号処理ブロック 12 との間では、コマンド、およびデータのやり取りが行われるとともに暗号化のための鍵の制御が行われ、またコア 11 とコード認証処理ブロック 13 との間には認証インタフェースが備えられる。さらに暗号処理ブロック 12、およびコード認証処理ブロック 13 は主記憶 17 に対するアクセスを実行し、またコード認証処理ブロック 13 は二次記憶 18 に対するアクセスを実行するものとする。

【0038】

図 3 は、第 1 の実施例におけるセキュアプロセッサの全体処理フローチャートである。同図において電源が投入されると、図 2 のコア 11 はステップ S1 で暗号化 ROM コード領域 14 に格納されているプログラムを CPU 固有鍵 15 を用いて復号し、ブート（起動）処理を実行する。内蔵 ROM であるため、プログラムの改ざんは本来物理的に困難であるが、もし何らかの方法で改ざんされた場合でも、プログラムは暗号化されており、意味のある改ざんは困難である。従って正確にブートできた場合は、プログラムの改ざんがなかったと判断でき、暗号化 ROM コード領域 14 に格納されているプログラムは絶対的に信頼できるものといえることになり、この状態をプログラムの基本的な信頼点として定義することが可能となる。

40

【0039】

なお、暗号化 ROM コード領域 14 については、64 ビット単位の暗号化を行う DES

50

(データ・エンクリプション・スタンダード)方式よりも秘匿強度の大きいAES(アドバンスド・エンクリプション・スタンダード)方式を用いる場合などはプロセッサ内部ではなく外付けとすることもできる。その場合には命令コードのNOP、データパターンのALL0/ALL1など、頻発するパターンに対応して暗号鍵の推定を可能とさせないように、同一の平文に対して常に同一の暗号文が出力されるECB(エレクトリック・コードブック)以外のモードを使用することも可能である。

【0040】

続いてステップS2で暗号処理ブロック12内に備えられ、後述する鍵テーブル(メモリ)に対する操作処理、CPU固有鍵15を用いた公開鍵や秘密鍵の生成などを行う鍵管理処理、およびコード認証処理ブロック13のセットアップなどが実行され、これらの処理の内容は同様な信頼点として定義される。

10

【0041】

続いてステップS3で二次記憶18に格納されているプログラムに対する認証処理が行われる。この第1の実施例ではオペレーティングシステム(OS)を含む一般のプログラムは、ハードディスクやネットワーク経由など二次記憶18上に格納されており、これらのプログラムに対する認証処理が実行される。この認証処理については、さらに後述する。

【0042】

前述の鍵テーブル操作処理などを実行するためのプログラム群はライブラリ化され、鍵処理モニタと呼ばれる。暗号処理ブロック12、コード認証処理ブロック13、およびCPU固有鍵15等のセキュアハードウェア20に対するアクセスは、ステップS4でこの鍵処理モニタの動作している区間だけに制限される。この鍵処理モニタが動作し、セキュアハードウェア20にアクセス可能となる状態をアクセスレベル1と呼ぶことにする。アクセスレベル1は、プログラムカウンタが、固定領域にあるステップS4の鍵処理モニタのアドレスを指しているかどうかの監視を行うハードウェアにより実現する。

20

【0043】

このアクセスレベル1に比較して前述のOSを含む一般のプログラムによる動作はアクセスレベル2、またはアクセスレベル3に分類される。第1の実施例ではOSはアクセスレベル2に分類され、ステップS5でOSなどの起動が行われると、ステップS6で認証済みプログラムの実行が行われる。アクセスレベル2における認証済みプログラムは、アクセスレベル1におけるステップS4、すなわち鍵処理モニタに対し、鍵処理を依頼する事が出来、自空間の暗号化、データの暗号化や復号など鍵処理モニタ経由で間接的に行うことができる。このようにCPU外部からのプログラムであっても、認証されたものについてはアクセスレベル2として位置づけられ、鍵処理を行うことができるが、公開鍵以外のすべての鍵またはセキュアハードウェア20には直接アクセスすることは出来ないため、レベル2のプログラムに何らかの障害が生じたとしても公開鍵を除く鍵情報が外部に流出することはない。

30

【0044】

アクセスレベル3における未認証のプログラムの実行は、ステップS7においてステップS5のOSなどの起動の後に行われるが、このアクセスレベル3のプログラムは公開鍵以外のすべての鍵へのアクセス、および鍵処理モニタへの鍵処理の依頼などを行うことは一切できないものとする。なおステップS4からステップS7の処理は各アクセスレベルのプログラム間のプロセス間通信を利用して実行される。

40

【0045】

以上説明したように第1の実施例においては、まずプロセッサの起動時に暗号化ROMコード領域14に格納されたプログラムを用いて行われるブート処理の成功の時点でプログラムの基本的な信頼点が確立され、その後その信頼点を用いてOSを含む各種のプログラムの認証を行いながら信頼できるプログラム範囲を拡大していくことによって、システムのセキュリティレベルをプロセッサ自らが段階的に向上させるといった目的が達成される。また運用開始後は認証単位毎にコードやデータの暗号化を行うことも可能となり、プロ

50

グラム間の秘密性保持に関しても十分な信頼性を維持することができる。なおこの第1の実施例では、アクセスレベル1の処理をプロセッサのコアが実行するソフトウェアとして実現する方式を説明したが、このレベル1の処理の一部、または全てをマイクロコード、あるいはワイヤードロジックとして実現することも可能である。

【0046】

図4は、図2のコード認証処理ブロック13と暗号処理ブロック12による処理の概要を示すフローチャートである。同図においてまずステップS10のコード認証処理ブロックによる処理に続いて、ステップS11で暗号処理ブロックによる処理が行われるものとする。

【0047】

図4においてまずステップS12で、例えば主記憶17、または二次記憶18に格納されているプログラムに対するコード認証処理が実行される。この処理の詳細については後述する。そしてステップS13で認証が成功したか失敗したかが判定され、失敗した場合にはステップS14でコード実行に対する停止処理が実行される。

【0048】

認証が成功した場合には、暗号処理ブロックによる処理が開始され、ステップS16で暗号化のための鍵が、例えばページ単位に指定されているか否かが判定され、指定されていない場合にはステップS17で乱数生成器などを用いてランダム鍵が生成され、指定されている場合にはステップS18でその指定鍵が取り出される。ここで、鍵が指定されていない場合とは、新規にそのページが生成される場合などが含まれ、鍵が指定されている場合とは、生成されたページが一度ページアウト後、再度ページインする場合や、外部からの暗号化ページの格納などが含まれる。鍵が確定後、ステップS19で暗号化ページエントリ、すなわち後述するトランスレーション・ルックアサイド・バッファ(TLB)内のページ・テーブル・エントリ(PTE)が生成され、暗号化ページが割り当てられてコードまたはデータの暗号化が行われる。

【0049】

図5は、同一プロセスの命令領域とデータ領域とにそれぞれ異なる暗号鍵が割り当てられてコードの暗号化が行われる場合の、コード認証とその暗号化処理の全体フローチャートである。同図においてステップS10、すなわちコード認証処理ブロックによる処理は図4における場合と同様である。

【0050】

図5においてコード認証が成功すると、ステップS21で命令領域に対する鍵としての命令鍵の指定があるか否かが判定され、指定がない場合にはステップS22でランダム鍵が生成され、指定がある場合にはステップS23でその指定鍵が取り出され、ステップS24でランダム鍵、または指定鍵が使用されて、暗号化命令ページ・テーブル・エントリ、すなわちPTEが生成され、暗号化ページが命令領域に割り当てられて命令領域の暗号化が行われる。

【0051】

その後ステップS26でデータ領域に対する暗号鍵としてのデータ鍵の指定があるか否かが判定され、指定がない場合にはステップS27でランダム鍵が生成され、指定がある場合にはステップS28で指定された鍵が取り出され、ステップS29でデータに対するページ・テーブル・エントリが生成され、暗号化ページが割り当てられてデータ領域に対する暗号化が実行される。

【0052】

続いて第1の実施例における暗号鍵の取得動作について図6から図9を用いて説明する。図6、および図7は、暗号鍵取得動作例(その1)におけるプロセッサ内部の構成例とその処理のフローチャートである。この例ではプロセッサ固有のRSA秘密鍵が予め安全な方式によってプロセッサ内部に保持されており、対応するRSA公開鍵は何らかの方法によってプロセッサの外部に出力され、外部から与えられる暗号鍵はこの公開鍵によって暗号化されているものとする。すなわち、例えばページ単位の暗号化、および復号用の暗

10

20

30

40

50

号鍵は共通鍵であり、その秘密性保持のために公開鍵による再暗号化が必須のものとなっている。

【 0 0 5 3 】

図 6 は、プロセッサ内部への暗号鍵設定処理実行のためのプロセッサ 1 0 の構成を示し、プロセッサの内部には必要なブロックとして暗号鍵設定部 2 1、復号部 2 2、プロセッサ固有 R S A 秘密鍵 2 3、およびトランслーション・ルックアサイド・バッファ (T L B) 2 4 が備えられ、T L B の内部には前述のページ・テーブル・エントリ (P T E) に相当する論理アドレステーブル 2 5、物理アドレステーブル 2 6、および鍵テーブル 2 7 が備えられている。そして暗号鍵設定部 2 1 に対して、プロセッサ固有の R S A 公開鍵で暗号化された暗号鍵を含む暗号鍵設定要求が外部から与えられる。

10

【 0 0 5 4 】

図 7 は、暗号鍵取得処理のフローチャートである。同図において処理が開始されると、まずステップ S 3 1 で暗号鍵設定部 2 1 によって暗号鍵設定要求が受け付けられ、ステップ S 3 2 で復号部 2 2 によって受け取った暗号化暗号鍵がプロセッサ固有 R S A 秘密鍵 2 3 を用いて復号され、ステップ S 3 3 で暗号鍵設定部 2 1 によって復号された暗号鍵が T L B 2 4 の内部の鍵テーブル 2 7 に格納されて処理を終了する。

【 0 0 5 5 】

図 8 は、暗号鍵取得動作例 (その 2) におけるプロセッサの構成例である。同図においては、その 1 の例における図 6 と比較すると、プロセッサ 1 0 の内部に復号部 2 2 に代わって署名検証部 2 8 が備えられ、またプロセッサ固有 R S A 秘密鍵 2 3 の代わりに認証局公開鍵としての認証局証明書 2 9 が格納されている点が異なっている。この認証局証明書 2 9 はその不正な置き換えが不可能なようにプロセッサ内部に記録されているものとし、暗号鍵設定部 2 1 に対しては、認証局の署名が付けられた暗号鍵を含む暗号鍵設定要求が与えられるものとする。

20

【 0 0 5 6 】

図 9 は、暗号鍵取得動作例 (その 2) における処理のフローチャートである。同図において処理が開始されると、まずステップ S 3 6 で暗号鍵設定部 2 1 によって暗号鍵が署名とともに受け付けられ、ステップ S 3 7 で署名検証部 2 8 によって受け取った暗号鍵が署名と認証局公開鍵を用いて検証され、ステップ S 3 8 で検証が成功したか否かが判定され、成功した場合にはステップ S 3 9 で暗号鍵設定部 2 1 によって受け取った暗号鍵が T L B 2 4 の内部の鍵テーブル 2 7 に格納された後に、また検証が失敗した場合には直ちに処理を終了する。なおさらに暗号鍵の信頼性を向上させるためにその 1 の動作例、すなわち暗号鍵の秘密性保持と、動作例その 2、すなわち暗号鍵の身元証明とを組み合わせることも当然可能である。

30

【 0 0 5 7 】

図 1 0 は、第 1 の実施例において暗号化された命令領域の命令を実行中に不正命令を検出した場合の不正命令対応処理のフローチャートである。同図においてステップ S 4 1 で不正命令が検出されると、ステップ S 4 2 でその不正命令が暗号化ページ内の命令であるか否かが判定され、非暗号化ページ内の命令である場合にはステップ S 4 3 で通常の不正命令対応処理が行われるが、暗号化ページ内の命令であると判定されるとステップ S 4 4 で命令改ざんが行われたと判定され、その改ざんに対する命令改ざん対応処理としてプロセスのロックダウンや、保留中処理のキャンセルなどの処理が実行され、その命令コードの実行は停止される。

40

【 0 0 5 8 】

図 1 1 は、図 5 で説明したように同一プロセスの命令領域とデータ領域とに異なる暗号鍵が割り当てられている場合に、例えばデータ領域に格納されている命令コードの実行に先立ってその命令が不正命令として検出されることを防ぐための鍵付け替え処理のフローチャートである。このような命令コードのデータ領域への格納はプログラム D I O (P I O)、すなわちプログラムによる命令のコピーの実行時に起こるものである。

【 0 0 5 9 】

50

図11においてまずステップS46で命令コードがPIOによってデータ領域にコピーされたものとし、ステップS47で鍵付け替え処理が起動される。この処理ではステップS48で命令が格納されていたデータページに対応するデータPTEが読み出され、ステップS49でそのエントリに格納されていた暗号鍵が取り出された後にそのPTEが消去され、ステップS50でそのデータPTEの内容、すなわち暗号鍵を用いて、その暗号鍵が、例えば図6の鍵テーブル27に格納された命令PTEが生成され、ステップS51でその命令PTEがTLBに書き込まれた後にステップS52で命令がコピーされた領域への分岐が行われ、その後の処理、すなわちコピー領域に格納された命令の実行処理が行われる。

【0060】

このように第1の実施例では、図2で説明したようにプロセッサ10の内部に実行ユニットとキャッシュを含むコア11が1つだけ備えられ、そのコア11がセキュアコアとしてセキュアプロセッサとしての動作の中心的役割を果たすものとしたが、マルチプロセッサシステム、あるいはマルチコアシステムと呼ばれるシステムでは、例えば複数のコアを、セキュア動作を実行するセキュアコアと、ノーマル動作を実行するノーマルコアとに分類し、処理を分担させることも可能である。そのようなプロセッサシステムを次に第2の実施例として説明する。

【0061】

図12は、第2の実施例としてのプロセッサの基本構成ブロック図である。同図においては第1の実施例を示す図2と比較すると、コア11に代わってセキュアコア31とノーマルコア32とが備えられ、またこれらの2つのコア31、32と暗号処理ブロック12、およびコード認証処理ブロック13との間にバスインタフェース33が備えられ、またセキュアコア31と暗号処理ブロック12との間では鍵制御が行われ、セキュアコア31とコード認証処理ブロック13との間で認証制御が行われ、さらにCPU固有鍵15はセキュアコア31だけに接続されている点が異なっている。すなわち第2の実施例では、図3で説明したセキュアハードウェア20としての暗号処理ブロック12、コード認証処理ブロック13、およびCPU固有鍵15に対する制御がセキュアコア31だけによって行われるという点に基本的な特徴がある。

【0062】

この第2の実施例では、セキュアハードウェア20に対するアクセスはセキュアコア31のみに限定される。第1の実施例ではセキュア動作としての図2のステップS4における鍵処理モニタの動作においてユーザのソフトウェアが介在する余地があり、そのため前述のようにプログラムカウンタのハードウェア監視によるアクセス制限などが行われるが、第2の実施例ではこのようなソフトウェアの介在がなく、ソフトウェアバグによる問題も発生しない。

【0063】

また、第1の実施例では例えば同一のコアを使用して時分割方式でアクセスレベル間の共有を行うことも必要となるが、第2の実施例ではコアが別になるため、アクセスレベル切替時点におけるレジスタクリアなどのソフトウェアに対する要求処理量も少なくなる。

【0064】

図13は、第2の実施例におけるプロセッサの基本処理フローチャートである。第1の実施例における図3と比較して異なる処理を中心にその処理を説明する。図12におけるセキュアコア31とノーマルコア32とが基本的に対等な関係にあるものとする、電源が投入された時点でそれぞれのコアは、暗号化ROMコード領域14に格納されたプログラムを用いてブート処理を実行する。すなわち前述のようにステップS1でセキュアコアによるブート処理においてCPU固有鍵15を用いて暗号化されたプログラムが復号され、ブート処理が実行される。このブート処理が成功した場合には、前述のようにその状態がプログラムの基本的な信頼点として定義され、セキュアコアはその後、例えばもっぱら鍵処理モニタとしての動作を継続することになる。

【0065】

10

20

30

40

50

これに対してノーマルコア32は、主としてOSなどのアクセスレベル2に相当する処理を担当することになる。図13のステップS3ではセキュアコア側で二次記憶上のプログラムの認証処理が実行されるのに対応してノーマルコア32側で電源がオンとなり、ステップS55で暗号化ROMコード領域14内のプログラムによるブート処理が実行される。この時点では、セキュアコア31によって暗号化ROMコード領域14内のプログラムは絶対的に信頼可能であることが判明しているものとする、ノーマルコア側のブート処理は基本的に問題なく終了し、ステップS5におけるOSなどの起動処理が続いて実行されることになる。

【0066】

図14は、第2の実施例においてセキュアコアとノーマルコアとが対等な関係でなく、セキュリティの厳密な適用を行うために、セキュアコアによってノーマルコアの制御が行われる場合のプロセッサの構成ブロック図である。セキュアコア31とノーマルコア32とが基本的に対等な関係にある図12と比較してプロセッサの構成要素は同一であるが、セキュアコア31からノーマルコア32に対してコア制御信号が与えられる点が異なっている。このコア制御信号の具体的な例としてはリセット信号や割込み信号などが挙げられる。

【0067】

図15は、図14のプロセッサによる全体処理のフローチャートである。同図においてセキュアコア31側では、ステップS1のブート処理に続いてステップS57でステップS2の代わりに、鍵テーブル操作処理、鍵管理処理、および認証処理ブロックのセットアップに加えてシステム監査が行われる。このシステム監査では、システム構成の変更の有無や、二次記憶上のプログラムの変更の有無などの検証が行われ、システムのセキュリティ機能、およびシステム構成に問題がないことが確認される。

【0068】

その後ステップS58でセキュアコア31側からノーマルコアの起動が行われ、これに対応してノーマルコア32側では、ステップS59で暗号化ROMコード領域14に格納されたプログラムを用いた起動処理が実行される。その後の処理は、例えば図3における場合と同様である。

【0069】

図16は、図14のプロセッサにおけるセキュアコア31によるノーマルコア32の制御処理の1つとしてのノーマルコアの停止制御処理の説明図である。同図において、例えばノーマルコア側でステップS6の認証済みプログラムの実行において、セキュアコア31側にデータなどの認証のための鍵処理が依頼され、ステップS4における鍵処理モニタの動作において認証の失敗や、セキュリティ基準への違反が検出された場合には、セキュアコア31側からの指示によってノーマルコア32による処理、すなわちステップS6の認証済みプログラムの実行、およびステップS7の未認証プログラムの実行が停止される。

【0070】

図17は、図14におけるセキュアコア31によるノーマルコア32の制御処理のフローチャートである。セキュアコア31側ではステップS61でブート処理が実行され、ステップS62でその処理が完了すると、ノーマルコア32側への起動制御が行われ、ステップS63でノーマルコアの起動が行われ、ステップS64で公開鍵以外の鍵や認証処理を必要としない通常処理がノーマルコア側で実行される。セキュアコア31側では、常にステップS65でノーマルコア32側から送られる監視情報を用いた認証・監視処理を行っており、ステップS66でエラー発生があったか否かを判定し、発生がない場合にはステップS65以降の処理を続行し、エラー発生があった場合にはノーマルコア32側に対する停止要求、または割込みを行ってノーマルコア32側の処理を停止させる。セキュアコアによるノーマルコアの制御については、前述のようにリセット信号をその例として用いるものとしたが、その他の方法としてはCPUに対するNMI（マスク不可割込み）を利用することもできる。

10

20

30

40

50

【 0 0 7 1 】

図 1 8 は、第 2 の実施例において鍵生成機構を有するプロセッサの構成ブロック図である。同図において図 1 2 の構成に加えて、鍵生成機構 3 4 を備えている点が異なっている。

【 0 0 7 2 】

図 1 9 は、第 2 の実施例におけるセキュアコアによる鍵の生成と、生成された鍵を用いた暗号化処理の説明図である。同図においてプロセッサ内のセキュアコア 3 1 は CPU 固有鍵 1 5、および鍵生成機構 3 4 を用いて公開鍵 K e、N、および秘密鍵 K d 3 5 を生成し、例えばノーマルコア 3 2 を経由して公開鍵 K e、N を外部に通知するものとする。このときノーマルコア 3 2 側には秘密鍵 K d が渡されることはなく、ノーマルコア 3 2 は前述のように公開鍵以外の鍵処理を実行することはできない。

10

【 0 0 7 3 】

そして例えば外部において公開鍵と原文 P を用いて暗号化された暗号文 C がノーマルコア 3 2 に入力されると、ノーマルコア 3 2 は秘密鍵 K d を保持していないためセキュアコア 3 1 に復号処理を依頼する。セキュアコア 3 1 は秘密鍵 K d を用いて原文 P を復号する。

【 0 0 7 4 】

次に本発明の第 3 の実施例について説明する。図 2 0 は、第 3 の実施例におけるプロセッサの基本構成ブロック図である。同図においてプロセッサ 4 0 は実行ユニット 4 1、ロードストアユニット 4 2、暗号化回路 4 3、および復号化回路 4 4 を備え、またロードストアユニット 4 2 は、キャッシュメモリ 4 5 とメモリ管理ユニット 4 6 を備えている。

20

【 0 0 7 5 】

この第 3 の実施例は前述の第 1、および第 2 の実施例と同様に基本的にはセキュアな動作を実行するプロセッサであるが、プロセッサ 4 0 の内部で第 1 の実施例における暗号処理ブロックと同様にストアデータの暗号化を行う暗号化回路 4 3 と、フェッチされる命令を含むロードデータを復号する復号化回路 4 4 とに対して、実行ユニット 4 1 からストア用の暗号化鍵とロード用の復号化鍵の指定が行われるところに基本的な特徴がある。

【 0 0 7 6 】

図 2 0 の第 3 の実施例において、実行ユニット 4 1 からロードストアユニット 4 2 に対しては、コマンドとストアデータとしての平文が与えられ、ロードストアユニット 4 2 から実行ユニット 4 1 に対しては平文としてのロードデータが与えられる。このうちコマンドはロードストアユニット 4 2 を介して、例えば図 2 で説明した主記憶や二次記憶に与えられるが、平文としてのストアデータは暗号化回路 4 3 に与えられ、暗号化されたストアデータとして、例えば主記憶に出力され、また例えば主記憶から入力される暗号化されたロードデータは復号化回路 4 4 によって復号され、平文としてのロードデータとしてロードストアユニット 4 2 に与えられる。

30

【 0 0 7 7 】

図 2 1 は、第 3 の実施例において暗号化鍵、復号化鍵を格納する鍵テーブルメモリを備えるプロセッサの構成ブロック図である。同図において鍵テーブルメモリ 4 7 はストアデータ暗号化用の暗号化鍵を格納するものであり、また鍵テーブルメモリ 4 8 はロードデータを復号するための復号化鍵を格納するものである。実行ユニット 4 1 からは鍵テーブルメモリ 4 7 に対してストア用の鍵番号指示とストア用の暗号化鍵の更新の指示が与えられ、また鍵テーブルメモリ 4 8 に対してはロード用の鍵番号の指示とロード用復号化鍵の更新の指示が与えられる。鍵テーブルメモリの構成については後述する。

40

【 0 0 7 8 】

図 2 2 は、第 3 の実施例においてフェッチされる命令の復号を行うための命令フェッチ用復号化鍵を格納する鍵テーブルメモリを備えるプロセッサの構成ブロック図である。同図において実行ユニット 4 1 は、例えば主記憶に格納されている命令をフェッチする命令アクセス状態の処理を行っており、例えば主記憶からのロードデータとして命令フェッチデータが復号化回路 4 4 に与えられ、このとき実行ユニット 4 1 は鍵テーブルメモリ 4 8

50

に対して命令アクセス状態フラグを与え、復号化回路 4 4 は鍵テーブルメモリ 4 8 から出力される命令フェッチ用復号化鍵を用いて命令フェッチデータの復号を行い、平文としての命令フェッチデータはロードストアユニット 4 2 を介して実行ユニット 4 1 に与えられる。実行ユニット 4 1 からは鍵テーブルメモリ 4 8 に対して、必要に応じて命令フェッチ用復号化鍵の更新の指示が与えられる。

【 0 0 7 9 】

図 2 3 は、第 3 の実施例において鍵テーブルメモリに対して使用すべき鍵番号の指示を与える鍵選択レジスタを備えるプロセッサの構成ブロック図である。同図においてストア用暗号化鍵を格納する鍵テーブルメモリ 4 7 と実行ユニット 4 1 の間にストア用鍵番号指示を鍵テーブルメモリ 4 7 に与える鍵選択レジスタ 5 1 が、またロード用復号化鍵を格納する鍵テーブルメモリ 4 8 と実行ユニット 4 1 の間に鍵テーブルメモリ 4 8 にロード用鍵番号指示を与える鍵選択レジスタ 5 2 が備えられる。実行ユニット 4 1 から鍵選択レジスタ 5 1 に対してはストア用鍵選択レジスタの更新指示が与えられ、また鍵選択レジスタ 5 2 に対してはロード用鍵選択レジスタの更新指示が与えられる。

10

【 0 0 8 0 】

すなわち図 2 1 では実行ユニット 4 1 からは実行命令のそれぞれに対応して鍵番号の指示が出力されるのに対して、図 2 3 では命令のある区間毎にレジスタの更新指示が与えられ、次の更新指示が与えられるまでは同一の鍵を使用して暗号化 / 復号化が行われる。なお実行ユニットから鍵テーブルメモリに対して直接に鍵番号指示を与える経路と、鍵選択レジスタを経由した経路との両方を設け、例えば実行ユニット 4 1 が実行命令に対応してどちらの経路の指示を用いるべきかの信号を鍵テーブルメモリに与えるような構成も当然可能である。

20

【 0 0 8 1 】

図 2 4 は、第 3 の実施例において実行ユニットの命令アクセス状態に対応する鍵選択レジスタを備えるプロセッサの構成ブロック図である。同図においては図 2 2 におけると同様に、実行ユニット 4 1 は、例えば主記憶から命令フェッチを行うべき命令アクセス状態であり、実行ユニット 4 1 から鍵選択レジスタ 5 2 に対して命令アクセス状態フラグが与えられ、鍵選択レジスタ 5 2 は、それに対応して命令フェッチ用の鍵番号指示を、命令フェッチ用復号化鍵を格納する鍵テーブルメモリ 4 8 に与える。

30

【 0 0 8 2 】

図 2 5 は、第 3 の実施例における鍵テーブルメモリの構成例の説明図である。同図において鍵テーブルメモリには、暗号鍵とその属性とが対応して格納されており、実行ユニット 4 1 から直接に、あるいは鍵選択レジスタを介して鍵番号の指示が与えられ、その鍵番号がリードアドレスとして用いられ、暗号化鍵、または復号化鍵が暗号化回路 4 3、または復号化回路 4 4 に対する暗号化方式の指定情報や、暗号化の可否を指示する属性データとともに与えられる。また実行ユニット 4 1 から与えられる鍵更新番号指示がライトアドレスとして用いられ、鍵更新データの書込みが行われる。

【 0 0 8 3 】

各エントリの属性データはエントリの有効 / 無効、暗号化のオン / オフ、暗号化方式および暗号化モードなどを示し、暗号鍵は指定された暗号化方式に依存するものとなる。なお暗号化のオン / オフを指示するデータは後述するように暗号化 / 復号化を行うことなく平文データをロード、ストアする場合の指示に対応する。

40

【 0 0 8 4 】

図 2 6 は、第 3 の実施例における暗号化回路、および復号化回路の構成例の説明図である。例えば図 2 0 の復号化回路 4 4 は、復号パイプ 5 5 とバスアービタ 5 7 とによって基本的に構成され、復号パイプ 5 5 は実行ユニット 5 1 からのコマンドバッファ 5 9 を介したコマンド情報の入力に対応して動作する。復号パイプ 5 5 は、例えば主記憶からバスを介して入力される暗号データを平文データに復号するための N 段のパイプであり、この N 段のパイプは共通鍵暗号処理一段の概念的な例である処理 5 6 が N 段接続されたものである。復号パイプ 5 5 から出力される平文データは、バスアービタ 5 7 を介して、例えば図

50

20のキャッシュメモリ45に格納される。

【0085】

暗号化回路43は暗号パイプ60とバスアービタ61とによって基本的に構成される。暗号パイプ60に対しては、キャッシュメモリ45から例えば32bitの平文データが与えられ、実行ユニット41から指定される暗号化の鍵を用いてN段のパイプによって暗号化された暗号データが出力され、その暗号データはバスアービタ61を介して、例えば主記憶に接続されたバスに与えられる。暗号パイプ60の動作は復号パイプ55と同様にコマンドバッファ59を介して実行ユニット41から与えられるコマンド情報によって制御される。また暗号パイプ60の各段における処理の基本構造は復号パイプ55におけると同様である。さらに暗号方式としてはAES128、DES、およびSC2000などの各種の暗号化方式を用いることができる。なおAES方式としてはAES192、AES256の仕様も規定されている。

10

【0086】

なお例えばバスアービタ61は主記憶装置や二次記憶装置に接続されたバスに対する調停を行うものであり、本発明におけるセキュアプロセッサの動作とは基本的に無関係である。

【0087】

図27は、第3の実施例において全てのデータを暗号化するのではなく、一部のデータを平文データのままで、例えば主記憶との間で入出力するためのデータ追い越し機能付き暗号化回路と復号化回路の構成を示すブロック図である。同図において暗号化回路と復号化回路の基本的な構成は図26におけると同様であるが、例えば暗号化回路側では、キャッシュメモリ45から与えられる平文データのうちで暗号化の必要がないデータについては暗号パイプ60を介することなく、直接にバイパスセレクタ63にそのデータが与えられ、暗号パイプ60から出力された暗号化データとともに複数のバイパスバッファ64の何れかに格納され、バスアービタ61を介して、例えば主記憶に接続されたバスに与えられる。

20

【0088】

バイパスセレクタ63による平文データ、または暗号化データの選択もコマンドバッファ59を介した実行ユニット41からのコマンド情報によって制御される。暗号パイプ60による処理は時間を要するため、暗号化の必要のない平文データは、バイパスセレクタ63の制御によって暗号化データを追い越して主記憶側に与えられることが可能となる。なお図27で暗号化に必要な鍵は鍵レジスタ69を介して暗号パイプ60に与えられている。

30

【0089】

例えば主記憶に接続されたバスからのデータのうち、暗号化されていない平文データは復号パイプ55を経由することなく直接にバイパスセレクタ66に与えられ、復号パイプ55によって復号された平文データとともにバイパスセレクタ66によって複数のバイパスバッファ67のいずれかに格納され、バスアービタ57を介してキャッシュメモリ45に出力される。

【0090】

図28は、第3の実施例においてライトスルーキャッシュ方式に対応するためのリード・モディファイ・ライト方式の説明図である。キャッシュメモリ45がライトスルー方式を採用している場合には、ストア時にキャッシュミスが発生するとキャッシュメモリ45にそのデータが格納されず主記憶にそのままデータの格納が行われる。ストアすべきデータが、例えば1バイトしか無いような場合には、主記憶に1バイトデータの格納が行われる。しかしながら第3の実施例においては、基本的にストアデータは暗号化回路43によって暗号化された後に主記憶に格納されるものであり、一般に暗号化の処理においてはストアデータとしてある程度の量のデータを必要とし、1バイトだけのデータを暗号化して主記憶に格納したとしてもその正しい復号は困難である。

40

【0091】

50

図28のロードストアユニット42は、例えば1バイトのデータを主記憶に格納する必要があるときに、暗号化の処理に必要な長さのデータを主記憶からロードし、ロードされたデータとストアすべき1バイトのデータを結合し、結合されたデータを暗号化して主記憶に格納するリード・モディファイ・ライト動作を行うものである。

【0092】

すなわち、例えば1バイトのデータをキャッシュにストアすべきキャッシュストア命令(1)が(2)でキャッシュミスと判定されると、(3)でキャッシュメモリ45から主記憶に対してコマンドとしてのロードが発行され、(4)で復号化回路44を介して平文のロードデータがリード・モディファイ・ライト(RMW)バッファ71に格納され、(5)でストアすべきデータがRMWバッファ71に与えられ、(6)でストアすべきデータとロードデータとを結合したデータが暗号化回路43に与えられ、(7)でコマンドとしてのストアが主記憶に対して発行される。

10

【0093】

次に本発明の第4の実施例について説明する。この第4の実施例では、第3の実施例において暗号化回路によって使用される暗号化鍵、および復号化回路によって使用される復号化鍵の例えば鍵番号が実行ユニット41によって指定されるのに対して、実行ユニット41による命令実行時にストア、またはロード対象となるデータのアクセスアドレスが実行ユニット41によって指定され、そのアドレスに応じて暗号化鍵、または復号化鍵が選択される点が異なっている。

【0094】

20

図29は、第4の実施例におけるプロセッサの基本構成ブロック図である。同図においてプロセッサ40は実行ユニット41、暗号化回路43、復号化回路44に加えて、実行ユニット41から与えられるアドレスに対応してストア用暗号化鍵を暗号化回路43に与え、ロード用復号化鍵を復号化回路44に与える鍵テーブルメモリ73を備えている。

【0095】

図30は、実行ユニットから指定されるストアデータ、またはロードデータの論理アドレスに対応して鍵が選択されるプロセッサの構成ブロック図である。同図においてプロセッサ40は、図29と異なってストア用暗号化鍵を格納する鍵テーブルメモリ74と、ロード用復号化鍵を格納する鍵テーブルメモリ75とを備えるとともに、キャッシュメモリ45、メモリ管理ユニット46を備えるロードストアユニット42を、例えば図20と同様に備えている。実行ユニット41からロードストアユニット42に与えられるアドレス、すなわちストアデータ、またはロードデータのアドレスは論理アドレスであり、この論理アドレスが鍵テーブルメモリ74、または75に与えられてストア用暗号化鍵、またはロード用復号化鍵が選択され、それぞれ暗号化回路43、または復号化回路44に与えられる。また実行ユニット41から鍵テーブルメモリ74に対してはストア用暗号化鍵の更新の指示が、鍵テーブルメモリ75に対してはロード用復号化鍵の更新の指示が与えられる。

30

【0096】

図31は、第4の実施例においてデータの物理アドレスに対応して鍵が選択されるプロセッサの構成ブロック図である。同図を図30と比較すると、鍵テーブルメモリ74と75のそれぞれに対してロードストアユニット42からストアデータの物理アドレス、またはロードデータの物理アドレスが与えられ、そのアドレスに対応してストア用暗号化鍵が暗号化回路43に与えられ、ロード用復号化鍵が復号化回路44にそれぞれ与えられることになる。

40

【0097】

図32は、第4の実施例における鍵テーブルメモリの構成図である。同図を第3の実施例における図25と比較すると、実行ユニット側からデータのアクセスアドレスとして0bit目から31bit目までの32bitが与えられると、そのアドレスをリードアドレスとして格納されている暗号鍵が選択され、暗号化回路43、または復号化回路44に暗号属性とともに与えられる。メモリのリードアドレスとして4kバイト毎に異なる鍵が

50

使用される場合には、アドレスの12bit目から31bit目が使用されて暗号鍵の選択が行われる。なおこの4kバイトは後述するように例えば主記憶における1ページの大きさに相当する。またこの4kバイトを暗号化のアドレス単位と呼ぶことにすると、鍵テーブルメモリのエン트리データには全エン트리数×アドレス単位分を除いたアドレスタグが含まれる。例えば全エン트리数が32(5ビット)であれば、アドレスの17ビット目から31ビット目までがタグとなる。

【0098】

図33は、第3の実施例において複数のウェイの構成を持つ鍵テーブルメモリの説明図である。同図において鍵テーブルメモリは、鍵テーブル1から鍵テーブル4までの複数のテーブルによって構成されており、実行ユニット側から与えられるアクセスアドレスに対応して4つのテーブルのうちの何れかに格納されている鍵と暗号属性とが選択され、暗号化回路43、または復号化回路44に与えられる。

10

【0099】

図34は、連想記憶方式を用いる鍵テーブルメモリの構成例の説明図である。同図においてはアクセスアドレス32bitが比較選択器77によって格納されている暗号鍵のそれぞれに対応する対象アドレス範囲の何れかに分類され、その範囲に対応する暗号鍵が選択されて、暗号属性とともに暗号化回路43、または復号化回路44に与えられる。なお図34では全エン트리数に無関係にアドレス単位分を除いたアドレスタグがエントリに含まれる。アドレス単位が4kバイトのときには、アドレスの12ビット目から31ビット目がタグとなる。

20

【0100】

図35は、第4の実施例においてデータの論理アドレス、または物理アドレスの何れかに対応して鍵を選択するプロセッサの構成ブロック図である。同図において実行ユニット41からはデータの論理アドレスが、またロードストアユニット42からは物理アドレスがそれぞれ鍵テーブルメモリ74、75に与えられ、また実行ユニット41から鍵テーブルメモリ74に対してはストアデータの論理アドレスと物理アドレスの選択指示が与えられ、鍵テーブルメモリ75に対してはロードデータの論理アドレスと物理アドレスの選択指示が与えられる。そしてこれらの選択指示に対応して論理アドレス、または物理アドレスの何れかに対応する鍵が選択されて暗号化回路43、復号化回路44に与えられる。

【0101】

30

図36は、鍵テーブルメモリに対して論理アドレスと物理アドレスの選択指示を与える鍵選択レジスタを備えるプロセッサの構成例である。同図を図35と比較すると実行ユニット41と鍵テーブルメモリ74、75との間にそれぞれ鍵選択レジスタ78、79が備えられ、それぞれストアデータに対する論理アドレスと物理アドレスの選択指示、ロードデータに対する論理アドレスと物理アドレスの選択指示を鍵テーブルメモリ74、75に出力する。実行ユニット41から鍵選択レジスタ78、79に対してはそれぞれ鍵選択レジスタの更新指示が与えられる。

【0102】

図37は、図35と図36における鍵テーブルメモリの構成例を示す。同図において鍵テーブルメモリは、物理アドレス鍵テーブルと論理アドレス鍵テーブルとを備え、それぞれ物理アドレスと論理アドレスに対応して物理鍵、論理鍵を出力し、実行ユニット41側からの鍵選択指示、または鍵選択レジスタからの選択指示に対応して物理・論理鍵選択部81によって物理鍵、または論理鍵の何れかが暗号属性とともに暗号化回路43、または復号化回路44に出力される。

40

【0103】

図38は、第4の実施例において鍵テーブルメモリの内容を鍵テーブルとしてロードストアユニット42の内部のメモリ管理ユニット(MMU)46に備えたプロセッサの構成例である。

【0104】

図39、および図40は、このメモリ管理ユニット内の鍵情報の格納形式とキャッシュ

50

メモリアクセス方式の説明図である。一般的にMMU 46の内部のトランスレーション・ルックアサイド・バッファ(TLB)には論理アドレスと物理アドレスとの対応が、例えば物理メモリ内の各ページに対応して各エントリに格納されているが、図39ではTLBの各エントリにそのページに対応する鍵情報を格納し、例えばデータアクセスアドレスが論理アドレスである場合には論理アドレスが一致するエントリが選択され、そのエントリに対応するデータの属性とアクセス属性とが属性チェック83によってチェックされ、キャッシュコマンド生成84によって生成されたコマンドがキャッシュメモリ45に送られる。

【0105】

キャッシュメモリ45側では、受け取ったコマンドの内容に対応してタグを検索し、キャッシュヒットの場合には直ちにデータ応答を実行ユニット41側に返すことになるが、キャッシュミスの場合には暗号化回路43、復号化回路44を含む暗号化・復号化バスインタフェース85に対してタグに対応するコマンドが発行される。このときエントリから読み出された鍵情報や物理アドレスが使用され、例えば主記憶からの応答データが復号化された後にキャッシュメモリに格納され、実行ユニット41にデータ応答が返されることになる。

10

【0106】

図40は、メモリ管理ユニット内にTLBに代わるアドレス・マップ・レジスタ(AMR)を設けた場合の鍵情報格納形式の説明図である。同図においてはTLBの格納内容に対応する情報がメモリでなくレジスタに格納されており、例えばページサイズを可変とすることができ、大きなデータ領域を1つのエントリでカバーすることも可能となる。

20

【0107】

図41は、ロードストアユニットの内部のメモリ管理ユニット(MMU)が動作停止の状態、すなわちOFFの状態において実行ユニット41から暗号化鍵を暗号化回路43に与え、復号化鍵を復号化回路44に与えるプロセッサの構成例である。同図においてMMUのON/OFF信号は暗号化回路43と復号化回路44に与えられ、その信号がOFFのときには暗号化回路43、復号化回路44は実行ユニット41から与えられる鍵、ONのときにはメモリ管理ユニット46の内部のTLB87、またはAMR88から与えられる鍵を用いて暗号化、または復号化の処理を実行することになる。

30

【0108】

図42は、図41の暗号化回路、復号化回路における鍵の切り替え方式の説明図である。同図において暗号化回路、および復号化回路の構成は第3の実施例における図26と基本的に同じであるが、鍵セクタ90が追加され、実行ユニットから与えられるMMU ON/OFF信号の値に応じてOFFの時には実行ユニットから与えられる鍵が、ONの時にはTLB、またはAMRから与えられる鍵の何れかが鍵セクタ90によって選択され、暗号パイプ60、復号パイプ55に与えられる。

【0109】

図43は、第3の実施例、および第4の実施例における実行ユニットの入出力信号の説明図である。まず第3の実施例における図20では、出力信号としてロード復号化鍵、ストア暗号化鍵、ストアデータ、およびコマンド、入力信号としてロードデータが必須の信号(印)であり、アクセスアドレス、ロード・ストア状態信号などは構成的には存在する信号(印)である。

40

【0110】

図21に対しては、ロード復号化鍵の代わりにロード鍵番号指示、ストア暗号化鍵の代わりにストア鍵番号指示の出力信号が必須のものとなる。また図21では、鍵テーブルメモリに対する更新が、実行ユニットから見てレジスタアクセスと等価であるため、レジスタ関連の入出力信号も必須となる。

【0111】

図22に対しては、命令アクセス状態に対応する入出力信号が必要であり、出力信号として実行状態信号、入力信号として命令フェッチデータが必須となる。

50

図 23、図 24 では、図 20、図 21 に加え鍵選択レジスタを使用するため、レジスタ関連の入出力信号も必須となる。

【0112】

以下説明を簡略化し、特徴的な部分について説明すると図 21 + 図 22 + 図 23 では 3 つの図を組み合わせた場合の入出力信号に加えて、スーパーバイザ、あるいはユーザのいずれに対応するプロセスの実行であることを示すスーパーバイザ・ユーザ状態信号とコンテキスト、すなわちプロセスの ID (識別子) のデータが追加された場合が示されている。これらスーパーバイザ/ユーザ状態信号とコンテキスト ID データは、第 3 の実施例において実行ユニットから出力される鍵番号指示の信号に加えて暗号化鍵、復号化鍵の選択のために用いられる。

10

【0113】

図 29 以降は第 4 の実施例に対応するものであり、データへのアクセスアドレスが必須の出力信号となるとともに、図 35、図 36 では論理アドレスと物理アドレスの何れかを選択するための鍵選択指示信号が出力される。

【0114】

図 38 に対しては、メモリ管理ユニットの内部の TLB に鍵テーブルが併設されるために、レジスタ関係の信号が構成的には存在する信号となり、またスーパーバイザ・ユーザ状態信号とコンテキスト ID データとが追加された場合が示されている。これら追加された信号も第 3 の実施例と同様にアクセスアドレスとともに暗号化鍵、復号化鍵の選択に用いられる。

20

【0115】

図 41 に対しては、メモリ管理ユニット (MMU) の ON/OFF を示す状態信号の値に対応して実行ユニットから出力される鍵が用いられる場合と、例えば TLB から出力される鍵が用いられる場合とがあり、スーパーバイザ・ユーザ状態信号、コンテキスト ID データも追加されて、すべての入出力信号が必須のものとなっている。

【0116】

以上のように第 3、第 4 の実施例ではデータや命令コードの暗号化/復号化用の鍵が実行ユニットから指定されるために、実行される命令に対応したレベルで暗号化処理を行うことも可能となる。また、鍵選択レジスタ、あるいはアクセスアドレスによる暗号化/復号化鍵の指定により、プログラム単位またはアクセス単位での暗号化処理も可能であり、様々な状況に応じて使い分けることが可能である。

30

【0117】

続いて本発明の第 5 の実施例について説明する。この第 5 の実施例としては、例えば第 1 の実施例としてのセキュアプロセッサのセキュア動作を実現するためのより詳細な構成を示し、その構成に対応させてプロセス (プログラム) の信頼点を拡大していくための認証鍵の設定や、プロセスの認証などの動作について詳細に説明する。

【0118】

図 44 は、第 5 の実施例を説明するためのプロセッサ内の必要な機能構成図である。同図においてプロセッサ 100 は、物理メモリ 101、例えば図 2 では主記憶 17 と、I/O 装置 102、例えば二次記憶 18 と接続されている。

40

【0119】

プロセッサ 100 は、物理メモリ 101、および I/O 装置 102 へのアクセスを制御するメモリアクセス制御部 105、実行すべき命令を解釈する命令解釈部 106、実行コードの格納されているページの認証などを行う認証部 107、例えば認証後のページの暗号化/復号などを行う暗号化/復号、署名生成/検証部 108、プロセスの生成時にそのプロセス、すなわちコンテキストに対応するセキュアコンテキスト識別子を生成するセキュアコンテキスト識別子生成部 109、プロセスの消滅時に対応する識別子を消滅させるセキュアコンテキスト識別子消滅部 110、暗号化などに用いられるプロセッサ固有鍵 111、例えば物理メモリ 101 に格納されている物理ページに対応する認証情報を格納する認証情報一次格納部 112、メモリアクセス時に直接メモリアクセスを行うためのセキ

50

ユアDMA 113を備えている。

【0120】

プロセッサ100の内部には、さらに例えば図39で説明したトランレーション・ルックアサイド・バッファ(TLB)114とコンテキスト情報格納部115が備えられている。TLB114には、例えば物理ページに対応させて論理アドレスと物理アドレスとの対応などを示すページ・テーブル・エントリ(PT E)122が格納され、コンテキスト情報格納部115にはプログラムカウンタ(の値を保持するカウンタ)117、セキュアコンテキスト識別子を格納するセキュアコンテキスト識別子レジスタ118、認証に必要な鍵を格納する認証鍵レジスタ119、およびレジスタ群120を備えている。

【0121】

また物理メモリ101には、例えば実行コードが物理ページ124の単位で格納されており、I/O装置102には実行コードやデータがページ125の単位で認証情報126が付加された形式で格納されている。なお第7の実施例では、セキュアコンテキスト識別子レジスタ118にセキュアコンテキスト識別子が格納されたコンテキスト(プロセス)の実行コードの認証は認証鍵レジスタ119に格納される認証鍵を用いて行われる。

【0122】

図45は、プロセッサ上で動作するプログラム、例えばユーザによって使用されるプログラムが起動されて、コンテキスト生成命令を発行した時点でのそのコンテキストに対応するセキュアコンテキスト識別子の生成方法の説明図である。コンテキスト生成命令は、プロセッサ内部の命令解釈部106に与えられ、その解釈結果に対応してセキュアコンテキスト識別子生成部109によってセキュアコンテキスト識別子が生成され、セキュアコンテキスト識別子レジスタ118にその値がセットされる。第5の実施例ではセキュアコンテキスト識別子レジスタ118への値のセットはこの方法によってのみ可能となるように構成される。これによってセキュアコンテキスト識別子を改ざんし、他のコンテキストになりすますことは不可能となる。なおコンテキストは基本的にオブジェクト指向プログラミングにおける概念であり、より一般的にはプロセス、すなわちプログラムの実行状態に対応するが、この第5の実施例ではプロセスの代わりにコンテキストという用語を用いる。

【0123】

図46は、セキュアコンテキスト識別子の具体的な生成方法の説明図である。その生成には図に示すように乱数発生器127を用いることも、また単調増加カウンタ128を用いることもできる。乱数として同じ値が生成される確率は0でなく、カウンタの値も一巡すると同じ値になるため、厳密には識別子としてのユニーク性が保証できないが、十分長いビット長のセキュアコンテキスト識別子を用いることによって実質的に問題が起きないようにすることができる。

【0124】

あるいは図に示すようにプロセッサが持つ既存のコンテキストIDと乱数発生器127の出力とを結合部129で結合するか、単調増加カウンタ128の出力と結合することによってセキュアコンテキスト識別子を生成しても良い。なお既存のコンテキストIDは、例えばOSによって設定される任意の値であり、一般にユニーク性が保証されているものではない。

【0125】

図47は、セキュアコンテキスト識別子消滅方法の説明図である。同図においてプロセッサ上で動作するプログラムがコンテキスト消滅命令を発行した場合に、プロセッサはセキュアコンテキスト識別子レジスタ118の内容を無効とする。無効とする方法は0クリアでも良く、レジスタ中に有効/無効を表すフラグの格納領域を設け、そのフラグを無効にセットしても良い。

【0126】

図48は、図44において例えばページ単位の実行コード125に付加される認証情報126の説明図である。プロセッサ内のコンテキスト情報115の内部の認証鍵レジスタ

10

20

30

40

50

119には認証情報126を用いて実行コード125を認証処理するための鍵が格納される。認証情報として、例えばRSAによる電子署名を用いる場合には、認証鍵はRSA公開鍵となり、共通鍵系のSHA(セキュアハッシュアルゴリズム)-1HMAC(ハッシュベースド・メッセージ・オーセンティケーション・コード)を用いる場合には認証鍵は20バイトの値となる。

【0127】

認証鍵レジスタ119への鍵の格納は、OSによるコンテキストの生成時、すなわちコンテキスト情報が初期化される段階で行われ、同時に認証鍵の正当性のチェックがおこなわれる。認証鍵自体が悪意を持った者によって生成され、その鍵によって悪意を持った実行コードに対応する認証情報が生成されてしまうと、認証処理自体は何の問題もなく成功し、プロセッサによる認証機能が働かなくなることになる。従って認証鍵の正当性をいかに保証するかは重要な課題である。

10

【0128】

図49は、認証鍵が公開鍵の場合の認証鍵レジスタへの鍵設定方式の説明図である。同図において認証鍵はRSA公開鍵であるものとし、認証局証明書、すなわち認証局公開鍵134は、例えばプロセッサ内に工場出荷時に埋め込まれ、それ以降その置き換えや変更は不可能となっているものとする。認証鍵レジスタ119に設定すべき認証鍵は認証局秘密鍵による署名が付与された形で、例えばコンテキスト生成の時点でプロセッサに対して認証鍵設定命令として与えられ、その命令は命令解釈部106によって解釈され、署名検証部108によって認証鍵の検証が行われた後に認証鍵レジスタ119に格納される。これにより認証局のお墨付きのある公開鍵のみが認証鍵レジスタに設定される。

20

【0129】

図50は、図49における認証鍵設定処理のフローチャートである。同図においてまずステップS71で命令解釈部106によって認証鍵設定命令がフェッチされ、ステップS72で署名検証部108によってフェッチされた公開鍵が署名と認証局公開鍵を用いて検証され、ステップS73で検証が成功した否かが判定され、成功した場合には命令解釈部106によってフェッチした設定命令に含まれる公開鍵が認証鍵レジスタ119に格納された後に、検証が失敗した場合には直ちに処理を終了する。

【0130】

図51は認証鍵が共通鍵の場合の鍵設定方式を示し、図52は鍵設定処理のフローチャートである。証明鍵として共通鍵を用いる場合には、実行コードに対して認証情報を付加する側から安全な方法で認証鍵を受け取る必要がある。ここではRSA公開鍵を用いて暗号化されたHMAC鍵を認証鍵設定命令とともに受け取るものとし、プロセッサ側でプロセッサ固有RSA秘密鍵137を用いて復号部108によって復号した後に認証鍵レジスタ119に格納するものとする。

30

【0131】

図52のフローチャートにおいて、まずステップS76で命令解釈部106によって認証鍵設定命令がフェッチされ、ステップS77でその命令に含まれる暗号化されたHMAC鍵がプロセッサ固有RSA秘密鍵137を用いて復号部108によって復号され、ステップS78で復号されたHMAC鍵が命令解釈部106によって認証鍵レジスタ119に格納されて処理を終了する。

40

【0132】

図53は既にセキュアコンテキスト識別子が生成されているコンテキストの実行コードを主記憶、すなわち物理メモリ101の物理ページに格納し、その物理ページの認証を行って処理の実行開始を可能とするためのページイン方式の説明図であり、図54はこのページインにおける処理のフローチャートである。

【0133】

このページインの処理では、まずOSによって実行コードの物理ページへの格納やページ・テーブル・エントリ(PTE)内の各種データの設定が行われた後に、OSから認証部107に対してコンテキスト、すなわち物理ページの認証要求としてのセキュアページ

50

フラグフィールドのセット要求がなされ、その要求に対応して認証部 107 によって物理ページの認証が行われた後にセキュアページフラグフィールドのフラグがセットされ、以後 PTE 使用が可能となる。

【 0134 】

図 5 4 の処理フローチャートにおいて処理が開始されると、ステップ S 8 0 で OS によって空き物理ページに実行コードが格納され、ステップ S 8 1 で OS によってその物理ページの先頭アドレスと対応する論理ページの先頭アドレスとが物理アドレス、論理アドレスとして TLB の内部の PTE にセットされ、ステップ S 8 2 でセキュアコンテキスト識別子の値がその PTE にセットされる。例えば図 4 5、4 6 で説明したようにコンテキスト生成命令の発行時点で生成され、セキュアコンテキスト識別子レジスタ 118 に格納されたセキュアコンテキスト識別子が OS によって読み出し可能となっているものとして、OS は読み出したセキュアコンテキスト識別子を PTE に設定する。

10

【 0135 】

その後ステップ S 8 3 で OS によって、必要に応じてそのページに対するリード/ライト属性などが PTE にセットされ、ステップ S 8 4 で OS から、例えばハードウェアとしての認証部 107 に対してセキュアページフラグフィールドのセットが要求される。なお、OS 自体は既に認証済みであることは大前提であり、セキュアページフラグフィールドのセットは基本的に OS の仕事であるが、ここでは認証済みの OS からハードウェアに対してフラグのセット要求が行われる。

【 0136 】

20

ステップ S 8 5 で認証部 107 による認証処理が実行される。この処理の詳細については後述する。この処理ではセキュアコンテキスト識別子に対応するコンテキストの認証鍵と、認証情報一次格納部 112 に格納された認証情報とを用いて物理ページの認証が行われ、ステップ S 8 6 で認証が成功したか否かが判定され、成功した場合にはセキュアページフラグフィールドのフラグがセットされ、以後その PTE が使用可能となる。これに対して失敗した場合にはそのフィールドのフラグはリセットされ、その PTE は使用不可とされ、ステップ S 8 9 で OS によるリカバリまたはエラー処理が行われる。

【 0137 】

なお例えば図 5 4 の処理は TLB 内の PTE に対して直接に値の設定可能なプロセッサを対象としているが、例えば主記憶上の PTE に値が設定され、TLB はそのキャッシュとして働くようなプロセッサにおいては、ステップ S 8 0 からステップ S 8 3 までの処理が主記憶上の PTE に対して行われ、その内容を TLB にキャッシュするタイミングでステップ S 8 4 以降の動作が行われることになる。

30

【 0138 】

図 5 5 は図 5 3 の認証部 107 の構成例であり、図 5 6 は図 5 4 におけるステップ S 8 5 の認証処理のフローチャートである。ここではページ全体から SHA - 1 ハッシュ値が計算され、電子署名の復号結果と比較されるものとする。なお図 5 6 に示すように認証部 107 の動作をハードウェアによってではなく、ソフトウェアによる処理として実現することも当然可能である。

【 0139 】

40

図 5 5 において物理ページ 125 は 64 バイトずつに分割され、SHA - 1 ハッシュ演算器 140 に与えられ、ページ全体のハッシュ値が計算されて比較器 142 に与えられる。一方、認証情報一次格納部 112 に格納された RSA 電子署名は、認証鍵レジスタ 119 に格納された RSA 公開鍵とともに RSA 復号器 141 に与えられ、その出力としての復号済みハッシュ値が比較器 142 によって SHA - 1 ハッシュ演算器 140 の出力と比較されて一致する場合には認証成功、不一致の場合には失敗と判定される。

【 0140 】

図 5 6 の認証処理において、まずステップ S 9 0 で物理ページが 64 バイト単位で読み込まれ、ステップ S 9 1 でハッシュ演算が行われ、ステップ S 9 2 でページ終端に達したか否かが判定され、達していない場合にはステップ S 9 0 以降の処理が繰り返される。

50

【 0 1 4 1 】

端末に達した場合にはステップ S 9 3 で R S A 公開鍵を用いて電子署名が復号処理され、ステップ S 9 4 で復号結果とハッシュ演算の結果が比較され、一致している場合にはステップ S 9 5 でセキュアページフラグフィールドがセットされ、不一致の場合にはステップ S 9 6 でセキュアページフラグフィールドがリセットされて処理を終了する。

【 0 1 4 2 】

以上のように第 5 の実施例では、実行コードの物理メモリ（主記憶）へのページインにあたって実行コードの認証が行われ、認証が成功したことを示すセキュアページフラグのセットが行われる。

【 0 1 4 3 】

次に本発明における物理ページ上の命令実行時のメモリアクセス制御について第 6 の実施例として説明する。図 5 7 は、物理ページ上の命令実行時のメモリアクセス制御方式の説明図である。同図においてセキュアコンテキスト識別子レジスタ 1 1 8 に意味のある値が入っており、また P T E 1 2 2 のセキュアページフラグフィールドがセットされており、さらにセキュアコンテキスト識別子レジスタ 1 1 8 内に格納されている識別子の値と、P T E 1 2 2 上のコンテキスト識別子の値が一致する場合に物理ページ 1 2 4 上の命令の実行が許可される。この制御はメモリアクセス制御部 1 0 5 によって行われる。なお物理ページに対するデータのリード/ライト属性やスーパーバイザ属性などのチェックは本発明の内容と直接の関係はなく、別途行われているものとする。

【 0 1 4 4 】

図 5 8 は、メモリアクセス制御部 1 0 5 の動作例の説明図である。同図において太い一点鎖線の中味がメモリアクセス制御部 1 0 5 に相当し、また T L B 1 1 4 の内部の P T E の属性データとしてセキュアページフラグフィールドやセキュアコンテキスト識別子が含まれるものとする。

【 0 1 4 5 】

図 3 9 と同様に、例えば論理アドレスをアクセスアドレスとしたアクセスが行われると、そのアドレスによって選択された P T E の属性データが読み出され、アクセス属性と属性チェック 1 4 6 によって比較され、チェック結果が O K であれば論理アドレスに対応して読み出された物理アドレスと属性チェック結果を用いてキャッシュコマンド生成 1 4 7 が行われ、例えば図 2 0 のキャッシュメモリ 4 5 の内部のタグ 1 4 8 が検索されて、キャッシュヒットの場合にはそのままデータ応答が返され、キャッシュミス時にはキューおよびバスインタフェース 1 4 9 を介して、例えば主記憶からロードされたデータがキャッシュメモリに格納されるとともにデータ応答が実行ユニットに返される。

【 0 1 4 6 】

図 5 9 は、命令フェッチ時のメモリアクセス制御部 1 0 5 の処理フローチャートである。図 5 7 の命令実行部 1 4 4 によって命令フェッチのための論理アドレスが出力されると、ステップ S 9 8 で指定された論理アドレスに対応する P T E の属性データが選択され、ステップ S 9 9 でカレントコンテキスト、すなわち現在実行すべきコンテキストがセキュアコンテキストであるか否か、すなわち有効なセキュアコンテキスト識別子を持っているかどうかチェックされる。セキュアコンテキストである場合には、ステップ S 1 0 0 でそのコンテキストに対応する P T E のセキュアページフラグフィールド (S P F) がセットされているか否かがチェックされ、セットされている場合にはステップ S 1 0 1 でカレントコンテキストのセキュアコンテキスト識別子、すなわちセキュアコンテキスト識別子レジスタ 1 1 8 に格納されている識別子と P T E に格納されているセキュアコンテキスト識別子が一致しているか否かが判定される。

【 0 1 4 7 】

一致している場合にはステップ S 1 0 2 で、例えばコンテキストに対応するページの属性としてのリード/ライト属性やスーパーバイザ属性などのチェックが行われ、O K の場合にはステップ S 1 0 3 で命令フェッチのための物理アドレスをキャッシュに出力するためのキャッシュコマンドが生成されて処理を終了する。

10

20

30

40

50

【 0 1 4 8 】

ステップ S 9 9 でカレントコンテキストが有効なセキュアコンテキスト識別子を持っていない場合には、対応する P T E 中のセキュアページフラグフィールド (S P F) がセットされているかが否かがステップ S 1 0 4 で判定され、セットされていない場合にはセキュアコンテキスト識別子が設定されておらず、また認証の行われていない従来と同様の実行コードを処理すべきことになり、ステップ S 1 0 2 の処理に移行する。ステップ S 1 0 0、S 1 0 1 における判定結果が N o である場合、またステップ S 1 0 4 の判定結果が Y e s である場合、ステップ S 1 0 2 の判定結果が N o である場合にはいずれもステップ S 1 0 5 でエラー処理が行われて処理を終了する。なおここでは論理アドレスを論理ページの先頭アドレスとページ内のオフセットの値とに分解する処理と、物理ページの先頭アドレスとそのオフセットの値を加算する処理が必要であるが、これらの処理については本発明と直接の関係はなくその説明を省略する。

10

【 0 1 4 9 】

図 6 0 は、セキュアコアとノーマルコアとが備えられたプロセッサにおけるメモリアクセス制御方式の説明図である。同図においてノーマルコア 1 5 2 は、第 1 の実施例における図 1 2 と同様に暗号処理ブロック 1 2 とコード認証処理ブロック 1 3 による処理とは無関係の従来と同様の処理だけを行うものであり、セキュアコア 1 5 1 は図 4 4 においては説明しない暗号処理ブロックによる動作の制御を含めて、コード認証処理ブロックの認証制御を含むセキュア動作を実行可能なものである。

【 0 1 5 0 】

図 6 0 においてメモリアクセス制御部 1 0 5 の制御によって、セキュアコア 1 5 1 からセキュアページフラグフィールドのセットされた P T E に対応する物理ページの使用は許可されるが、ノーマルコアからはそのページが利用できないようにする制御が行われる。

20

【 0 1 5 1 】

なお図 4 4 において、セキュアコアから制御されるコード認証処理ブロックはメモリアクセス制御部 1 0 5 を含み、認証部 1 0 7、暗号化/復号、署名生成/検証部 1 0 8、セキュアコンテキスト識別子生成部 1 0 9、セキュアコンテキスト識別子消滅部 1 1 0、プロセッサ固有鍵 1 1 1、認証情報一次格納部 1 1 2、セキュア DMA 1 1 3、セキュアコンテキスト識別子レジスタ 1 1 8、認証鍵レジスタ 1 1 9、および P T E 1 2 2 の内部のセキュアページフラグフィールドとセキュアコンテキスト識別子に相当する。

30

【 0 1 5 2 】

なお図 6 0 においてセキュアコア 1 5 1 は、認証処理が終了し、セキュアページフラグフィールドが P T E にセットされた物理ページ内の実行コードのみを実行し、ノーマルコア 1 5 2 は認証されていない通常コードのみを実行することを基本とするが、ノーマルコアが通常コードに加えて認証されたコードを実行可能とするよう構成することも可能である。

【 0 1 5 3 】

図 6 1 は、セキュアモードとノーマルモードとを切り替えるコアを備えるプロセッサの構成ブロック図である。同図においてはコア 1 5 4 の内部にモードレジスタ 1 5 5 が備えられ、セキュアモードの場合だけセキュアページフラグフィールドが設定されたページを利用可能とするものである。なおセキュアモードとノーマルモードの切り替えは、例えば通常のユーザモードとカーネルモードとの切り替えのように割込みをトリガとする方法でもよく、他の方法を用いても良い。

40

【 0 1 5 4 】

図 6 2 はメモリアクセス制御方式としての、図 4 4 におけるセキュア DMA 1 1 3 による物理メモリ 1 0 1 へのページデータ転送方式の説明図であり、図 6 3 はセキュア DMA 1 1 3 によるデータ転送処理のフローチャートである。例えば図 5 3 や図 5 4 のページイン処理では、物理ページに実行コードとしてのページデータが格納された後にその実行コードの認証を行うものとしたが、認証処理においてはハッシュ値の計算などの処理を必要

50

とするため、ここではページデータの転送単位毎にハッシュ値を計算し、その結果をハッシュ演算の中間結果として保持する動作を繰返し、転送終了時点ではハッシュ演算を終了して、その結果をその後の認証処理に利用するものである。

【0155】

図62においてセキュアDMA113は、コア154からのデータの転送元アドレス、転送先アドレス、転送サイズを受け取る転送管理部157、I/O装置102からデータを読み出すデータ読み出し器158、ハッシュ演算を行うハッシュ演算器159、物理メモリ101にページデータを書き込むデータ書き込み器160、物理ページの先頭アドレスとそのページに対するハッシュ値を保持する物理ページ先頭アドレス保持部161を備えている。

10

【0156】

図63において処理が開始されると、コア154上で動作するプログラム、一般にはOSから転送元アドレスなどの指示を受けた転送管理部157によって、データ読み出し器158に対してI/O装置102から次の64バイトのデータの読み出しが指示され、ステップS111でデータ読み出し器158によって64バイトのデータが読み出され、ステップS112で転送管理部157によってハッシュ演算器159に対してハッシュ演算が指示され、ステップS113でハッシュ演算器159によってハッシュ演算が行われ、その中間結果が内部に保持され、ステップS114で転送管理部157からデータ書き込み器160に対して物理メモリ101への64バイトのデータの書き込みが指示され、ステップS115でデータ書き込み器160によって64バイトのデータが物理メモリ101

20

【0157】

図64はメモリアクセスの制御を含むコード実行時の処理フローチャートである。同図は代表的にはOSによるページイン時の処理のフローチャートであり、本発明の特徴は太線で囲まれた処理にある。処理が開始されるとまずステップS120でセキュアDMA113に対して転送元/先アドレス、転送サイズなどが指示され、ステップS121で転送が成功したか否かが判定され、成功した場合にはステップS122で図54のステップS81からS83におけると同様にTLB内のPTEに各種情報が設定され、ステップS123でステップS84と同様にセキュアページフラグフィールドのセットが要求され、認証部による認証処理が実行された後にステップS124でフラグのセットが成功したか否かが判定され、成功した場合には処理を終了する。またステップS121で転送が失敗した場合、ステップS124でセットが失敗した場合には直ちに処理を終了する。

30

【0158】

以上のように第6の実施例によれば、既に認証が成功した実行コードへのアクセスに対してもセキュアコンテキスト識別子やセキュアページフラグフィールドのチェックが行われた後にアクセスが許可される。

【0159】

最後に本発明の第7の実施例について図65から図74を用いて説明する。この第7の実施例では、例えばコンテキストスイッチに対応したコンテキスト情報やPTEの、例えば主記憶への退避に当って、データを保護するための暗号化、または改ざん検出情報の付加が行われる。例えば第1の実施例では認証された実行コードが暗号化されて物理メモリに格納されるものとしたが、第7の実施例では、例えばコンテキスト情報が暗号化されて物理メモリに格納される。

40

【0160】

図65は、そのコンテキスト情報暗号化方式の説明図である。同図においては図44で説明したコンテキスト情報格納部115に格納されているコンテキスト情報のすべてが暗号器165によってプロセッサ固有鍵111を用いて暗号化され、暗号化コンテキスト情

50

報 1 6 6 として物理メモリ 1 0 1 に格納される。

【 0 1 6 1 】

図 6 6 は、図 6 5 に対応するコンテキスト情報の復号方式の説明図である。物理メモリ 1 0 1 に格納されている暗号化コンテキスト情報 1 6 6 は、コンテキストスイッチによって必要となった時点でプロセッサ固有鍵 1 1 1 を用いて復号器 1 6 8 によって復号され、コンテキスト情報格納部 1 1 5 に格納される。

【 0 1 6 2 】

図 6 7 は、コンテキスト情報への改ざん検出情報の付加方式の説明図である。同図においてコンテキスト情報格納部 1 1 5 に格納されているコンテキスト情報に対して、プロセッサ固有鍵 1 1 1 を用いて改ざん検出情報 1 7 0 が改ざん検出情報生成器 1 6 9 によって生成され、物理メモリ 1 0 1 にコンテキスト情報とともに格納される。

10

【 0 1 6 3 】

図 6 8 は、図 6 7 に対応する改ざん検出情報を用いたコンテキスト情報に対する改ざん検出方式の説明図である。同図においてコンテキスト情報に付加された改ざん検出情報 1 7 0 を用いて、改ざん検出器 1 7 2 によってプロセッサ固有鍵 1 1 1 を用いた改ざん検出が行われる。

【 0 1 6 4 】

図 6 9 は、コンテキスト情報格納部 1 1 5 に格納されたコンテキスト情報のうちでセキュアな動作に必要なコンテキスト情報と、通常のコンテキスト情報とを区分し、セキュア動作用コンテキスト情報 1 7 5 だけを暗号化するコンテキスト情報暗号化方式の説明図である。この方式では、プロセッサの核となる部分の変更は極力行わないように通常のコンテキスト情報 1 7 6、すなわち既存コンテキスト ID などのコンテキスト情報は従来と同様に暗号化せずに扱うこととし、認証鍵レジスタ 1 1 9、セキュアコンテキスト識別子レジスタ 1 1 8 の格納内容をセキュア動作用コンテキスト情報 1 7 5 として暗号化するものである。

20

【 0 1 6 5 】

既存コンテキスト ID としては、例えば OS の動作としてセキュアコンテキスト識別子と同じ値を格納することも可能であるものとする。例えば OS が悪意をもったコードに書き換えられたような場合には 2 つの識別子の値が同じとなる保証がなくなるが、同じ値であるときのみプロセッサを動作可能とさせるように構成することで、同じ値でない場合には動作しないという安全サイドに倒れ、問題は発生しない。

30

【 0 1 6 6 】

図 6 9 においてセキュア動作用コンテキスト情報 1 7 5 だけがプロセッサ固有鍵 1 1 1 を用いて暗号器 / 復号器 1 7 4 によって暗号化され、暗号化コンテキスト情報 1 7 7 として物理メモリ 1 0 1 に格納され、通常のコンテキスト情報 1 7 6 は平文コンテキスト情報 1 7 6 としてそのまま物理メモリ 1 0 1 に格納される。

【 0 1 6 7 】

図 7 0 は、セキュア動作用コンテキスト情報 1 7 5 に対して改ざん検出情報を付加して物理メモリ 1 0 1 に格納するコンテキスト情報格納方式の説明図である。同図においては改ざん検出情報生成器 / 改ざん検出器 1 7 9 によって、プロセッサ固有鍵 1 1 1 を用いてセキュア動作用コンテキスト情報 1 7 5 に対する改ざん検出情報 1 8 0 が生成され、物理メモリ 1 0 1 にセキュア動作用コンテキスト情報 1 7 5 と通常のコンテキスト情報、すなわち平文コンテキスト情報 1 7 6 とともに格納される。なおここでは通常のコンテキスト情報としてのプログラムカウンタの値やレジスタ群の値に対しては暗号化などを行わないものとしたが、さらに信頼性を向上させるためにはこのような通常コンテキスト情報についても暗号化、あるいは改ざん検出情報の付加を行うことも当然可能である。

40

【 0 1 6 8 】

図 7 1 から図 7 4 は、ページ・テーブル・エントリ (P T E) 1 2 2 の格納内容の保護方式の説明図である。図 7 1 は P T E の暗号化方式を示し、 P T E 1 2 2 の格納内容、すなわちセキュアページフラグフィールド、セキュアコンテキスト識別子、論理アドレス、

50

および物理アドレスの値がプロセッサ固有鍵 1 1 1 を用いて暗号器 1 6 5 によって暗号化され、暗号化 P T E 1 8 3 として物理メモリ内のページテーブル 1 8 2 に格納される。

【 0 1 6 9 】

図 7 2 は、図 7 1 に対応する暗号化 P T E の復号方式の説明図である。同図において物理メモリ 1 0 1 に格納されている暗号化 P T E 1 8 3 は、プロセッサ固有鍵 1 1 1 を用いて復号器 1 6 8 によって復号され、 T L B 1 1 4 の内部に P T E として格納される。

【 0 1 7 0 】

図 7 3 は P T E への改ざん検出情報付加方式、図 7 4 は P T E に対する改ざん検出方式の説明図である。図 7 3 においては改ざん検出情報生成器 1 6 9 によってプロセッサ固有鍵 1 1 1 を用いて P T E 1 2 2 に対する改ざん検出情報 1 8 5 が生成され、 P T E 1 2 2 とともにページテーブル 1 8 2 に格納される。

10

【 0 1 7 1 】

図 7 4 においては改ざん検出情報 1 8 5 とプロセッサ固有鍵 1 1 1 とを用いて、改ざん検出器 1 7 2 によってページテーブル 1 8 2 に格納されている P T E 1 2 2 に対する改ざん検出が行われる。

【 0 1 7 2 】

以上のように第 7 の実施例では、セキュアプロセッサによって使用されるコンテキスト情報と P T E に対しても暗号化や改ざん検出の処理が行われ、情報処理の安全性がさらに向上する。

【 0 1 7 3 】

20

以上において本発明のセキュアプロセッサ、およびセキュアプロセッサ用プログラムについてその詳細を説明したが、このセキュアプロセッサを一般的なコンピュータシステムの基本要素とすることが可能である。図 7 5 はそのようなコンピュータシステム、すなわちハードウェア環境の構成ブロック図である。

【 0 1 7 4 】

図 7 5 においてコンピュータシステムは中央処理装置 (C P U) 2 0 0 、リードオンリメモリ (R O M) 2 0 1 、ランダムアクセスメモリ (R A M) 2 0 2 、通信インタフェース 2 0 3 、記憶装置 2 0 4 、入出力装置 2 0 5 、可搬型記憶媒体の読取り装置 2 0 6 、およびこれらの全てが接続されたバス 2 0 7 によって構成されている。

【 0 1 7 5 】

30

記憶装置 2 0 4 としてはハードディスク、磁気ディスクなど様々な形式の記憶装置を使用することができ、このような記憶装置 2 0 4 、または R O M 2 0 1 に図 3 ~ 図 5 、図 7 、図 9 ~ 図 1 1 、その他のフローチャートに示されたプログラムや、本発明の特許請求の範囲の請求項 7 、 1 9 、および 2 0 のプログラムなどが格納され、そのようなプログラムが C P U 2 0 0 によって実行されることにより、本実施形態におけるセキュアプロセッサの動作、暗号鍵の設定、コード認識処理、および暗号処理などが可能となる。

【 0 1 7 6 】

このようなプログラムは、プログラム提供者 2 0 8 からネットワーク 2 0 9 、および通信インタフェース 2 0 3 を介して、例えば記憶装置 2 0 4 に格納されることも、また市販され、流通している可搬型記憶媒体 2 1 0 に格納され、読取り装置 2 0 6 にセットされて、 C P U 2 0 0 によって実行されることも可能である。可搬型記憶媒体 2 1 0 としては C D - R O M 、フレキシブルディスク、光ディスク、光磁気ディスク、 D V D など様々な形式の記憶媒体を使用することができ、このような記憶媒体に格納されたプログラムが読取り装置 2 0 6 によって読取られることにより、本実施形態におけるセキュアプロセッサの動作が可能となる。

40

【 0 1 7 7 】

(付記 1)

命令コードを実行するコアを備えるプロセッサであって、
該コアに固有の鍵を記憶する鍵記憶手段と、
暗号化された命令コードを書き換え不可能な形式で記憶する命令コード記憶手段と、

50

該命令コード記憶手段に記憶された命令コードを含む命令コードの認証を前記固有鍵あるいは固有鍵による認証済鍵を用いて行う認証処理手段と、

該コアと外部との間で入出力されるデータを暗号化する暗号処理手段とを備えることを特徴とするセキュアプロセッサ。

(付記 2)

前記暗号処理手段が、前記認証処理手段によって認証された命令コードを暗号化し、ページ単位で前記セキュアプロセッサに接続された記憶装置に格納することを特徴とする付記 1 記載のセキュアプロセッサ。

(付記 3)

前記記憶装置に格納されたページ単位の暗号化命令コードの実行時に不正命令が検出された時、該ページ単位の暗号化命令コードの実行を停止する不正命令実行停止手段を備えることを特徴とする付記 2 記載のセキュアプロセッサ。

10

(付記 4)

前記認証処理手段が認証対象とする命令コードに認証情報が付加されていることを特徴とする付記 1 記載のセキュアプロセッサ。

(付記 5)

前記認証情報内に暗号化の鍵が指定されている時、前記暗号処理手段が該指定されている鍵を使用してさらに前記命令コードの暗号化を行うことを特徴とする付記 4 記載のセキュアプロセッサ。

(付記 6)

20

前記認証情報内に暗号化の鍵が指定されていない時、前記暗号処理手段が任意のページ鍵を使用してさらに前記命令コードの暗号化を行うことを特徴とする付記 4 記載のセキュアプロセッサ。

(付記 7)

前記暗号処理手段が、前記認証された命令コードに対応する同一プロセスのデータに対して、該命令コードに対する暗号鍵と異なる暗号鍵を用いて該データの暗号化を行うことを特徴とする付記 1 記載のセキュアプロセッサ。

(付記 8)

前記セキュアプロセッサに接続された記憶装置内でデータの格納領域に格納された命令コードの実行時に前記異なる暗号鍵に代わって命令コードに対する暗号鍵を使用することを特徴とする付記 7 記載のセキュアプロセッサ。

30

(付記 9)

前記セキュアプロセッサにおいて、

前記認証処理手段による認証が失敗した命令コードの実行を停止させるコード実行停止処理手段をさらに備えることを特徴とする付記 1 記載のセキュアプロセッサ。

(付記 10)

前記コアとして、

前記認証処理手段によって認証された命令コードのみを実行するセキュアコアと、

前記認証処理手段によって認証されていない通常の命令コードも実行可能なノーマルコアとを備えることを特徴とする付記 1 記載のセキュアプロセッサ。

40

(付記 11)

前記命令コード記憶手段に記憶された暗号化命令コードを用いて前記セキュアコアがブートされるとともに、

該セキュアコアが該ブート完了後に前記ノーマルコアのブートを行わせるノーマルコアブート手段を備えることを特徴とする付記 10 記載のセキュアプロセッサ。

(付記 12)

前記セキュアコアが、前記ノーマルコアのブート後に該ノーマルコアの動作を監視し、異常状態を検出した時、該ノーマルコアの動作停止、または特定処理への分岐を行わせるノーマルコア監視手段を備えることを特徴とする付記 11 記載のセキュアプロセッサ。

(付記 13)

50

前記セキュアコアが、前記ノーマルコアに対してコア制御信号を与え、ノーマルコアの動作を制御することを特徴とする付記 10 記載のセキュアプロセッサ。

(付記 14)

前記コア固有鍵に対するアクセスが、前記セキュアコアに対して許可され、前記ノーマルコアに対して禁止されることを特徴とする付記 10 記載のセキュアプロセッサ。

(付記 15)

前記セキュアコアの制御のもとで、前記コア固有鍵を用いて公開鍵と秘密鍵のペア、および共通鍵を生成する鍵生成手段をさらに備えることを特徴とする付記 14 記載のセキュアプロセッサ。

(付記 16)

前記セキュアコアが、前記ノーマルコアを経由して前記鍵生成手段によって生成された公開鍵を外部に通知し、

外部から該公開鍵によって暗号化された原文をノーマルコアを経由して受け取り、前記秘密鍵を用いて原文を復号することを特徴とする付記 15 記載のセキュアプロセッサ。

(付記 17)

前記原文が情報の暗号化に使用された鍵であることを特徴とする付記 16 記載のセキュアプロセッサ。

(付記 18)

プロセッサにおいて命令コードを実行するコアによって使用されるプログラムであって、

暗号化された命令コードが書き換え不可能な形式で記憶されたメモリ内のプログラムを用いて自コアの起動処理を行う手順と、

該メモリ内に記憶された命令コードを含む命令コードの認証処理を行う認証処理ブロックと、前記コア固有の鍵を管理する鍵管理処理と、該認証処理ブロックによって認証された命令コードの暗号化/復号処理に用いられる鍵が格納された鍵テーブルに対する操作処理とをセットアップする手順と、

前記認証処理ブロックを用いて二次記憶上のプログラムの認証処理を行う手順と、

起動されたオペレーティングシステムを含む該認証処理済みのプログラムの実行時に前記命令コードの暗号化/復号のための鍵処理を含む処理を実行する鍵処理モニタとしての動作を行う手順とを計算機に実行させるためのセキュアコア用プログラム。

(付記 19)

プロセッサにおいて命令コードを実行するコアによって使用されるプログラムであって、

暗号化された命令コードが書き換え不可能な形式で記憶されたメモリ内のプログラムを用いて、自コアの起動処理を行う手順と、

オペレーティングシステムを起動する手順と、

該プロセッサ内で前記メモリ内に記憶された命令コードを含む命令コードの認証処理を行う認証処理ブロックによって認証されたプログラム、または認証されていないプログラムを実行し、該認証されたプログラムの実行処理としては、該認証された実行コードに対応して、暗号化/復号用の鍵を用いた処理を含む鍵処理を実行する鍵処理モニタに対する鍵処理の依頼を含みうる処理を実行する手順とを計算機に実行させることを特徴とするノーマルコア用プログラム。

(付記 20)

命令を実行する命令実行手段と、

該命令実行手段からのコマンドに対応して外部のメモリに対するデータのロード/ストアを制御するロード/ストア制御手段と、

該ロード/ストア制御手段と外部のメモリとの間でデータの暗号化/復号化を行う暗号処理手段とを備え、

前記命令実行手段が、実行中の命令に対応して該暗号処理手段に対してデータ暗号化/復号化に使用すべき鍵を指定することを特徴とするセキュアプロセッサ。

10

20

30

40

50

(付記 2 1)

前記プロセッサにおいて複数個の鍵を記憶する鍵記憶手段をさらに備え、

前記命令実行手段が、該鍵記憶手段に対して前記鍵を指定する鍵番号を出力し、該鍵記憶手段が該鍵番号に対応して前記暗号処理手段に対して、データ暗号化/復号化に使用すべき鍵を与えることを特徴とする付記 2 0 記載のセキュアプロセッサ。

(付記 2 2)

前記セキュアプロセッサにおいて、外部からロードされた命令フェッチデータの復号化に使用されるべき鍵を記憶する鍵記憶手段をさらに備え、

前記命令実行手段が命令フェッチ状態にある時、該鍵記憶手段が前記暗号処理手段に対して該復号化用の鍵を与えることを特徴とする付記 2 0 記載のセキュアプロセッサ。

10

(付記 2 3)

前記セキュアプロセッサにおいて、

複数個の鍵を記憶する鍵記憶手段と、

前記命令実行手段によって出力され、前記鍵を指定するための鍵番号を記憶する鍵番号記憶手段とを備え、

該鍵記憶手段が、該鍵番号記憶手段から与えられる鍵番号に対応して前記データ暗号化/復号化に使用すべき鍵を前記暗号処理手段に対して与えることを特徴とする付記 2 0 記載のセキュアプロセッサ。

(付記 2 4)

前記セキュアプロセッサにおいて、

外部からロードされる命令フェッチデータの復号化に使用されるべき鍵を含む複数の鍵を記憶する鍵記憶手段と、

20

外部からロードされた命令フェッチデータの復号化に使用されるべき鍵の鍵番号を記憶する鍵番号記憶手段とをさらに備え、

前記命令実行手段が命令フェッチ状態にある時、該鍵番号記憶手段から出力される鍵番号に対応して該鍵記憶手段が、命令フェッチデータの復号化に使用されるべき鍵を前記暗号処理手段に与えることを特徴とする付記 2 0 記載のセキュアプロセッサ。

(付記 2 5)

前記命令実行手段が、前記鍵を指定するための信号として鍵の番号に加えて命令に対応するスーパーバイザ/ユーザ切り替え信号を出力することを特徴とする付記 2 0 記載のセキュアプロセッサ。

30

(付記 2 6)

前記命令実行手段が、前記鍵を指定するための信号として鍵の番号に加えて実行中の命令が含まれるプロセスの識別子を出力することを特徴とする付記 2 0 記載のセキュアプロセッサ。

(付記 2 7)

前記ロード/ストア制御手段が、

ライトスルー方式のキャッシュメモリと、

外部のメモリにストアすべきデータと該外部メモリから前記暗号処理手段を介してロードされたデータとを結合して暗号処理手段に与えるリードモディファイライト手段とをさらに備えることを特徴とする付記 2 0 記載のセキュアプロセッサ。

40

(付記 2 8)

前記セキュアプロセッサにおいて、

前記ロード/ストア制御手段と外部メモリとの間で、前記暗号処理手段をバイパスして、暗号化/復号化を行うことなく、平文データの転送を行うデータバイパス手段をさらに備えることを特徴とする付記 2 0 記載のセキュアプロセッサ。

(付記 2 9)

命令を実行する命令実行手段と、

該命令実行手段からのコマンドに対応して外部のメモリに対するデータのロード/ストアを制御するロード/ストア制御手段と、

50

該ロード/ストア制御手段と外部のメモリとの間でデータの暗号化/復号化を行う暗号処理手段とを備え、

前記命令実行手段が、実行中の命令によるデータ/命令フェッチのアクセスアドレスに対応させて、該暗号処理手段に対してデータ暗号化/復号化に使用すべき鍵を指定する信号を与えることを特徴とするセキュアプロセッサ。

(付記30)

前記プロセッサにおいて複数個の鍵を記憶する鍵記憶手段をさらに備え、

前記命令実行手段が、前記アクセスアドレスとしての論理アドレスを該鍵記憶手段に対して出力し、該鍵記憶手段が該論理アドレスに対応して前記データ暗号化/復号化用の鍵を前記暗号処理手段に与えることを特徴とする付記29記載のセキュアプロセッサ。

10

(付記31)

前記セキュアプロセッサにおいて複数個の鍵を記憶する鍵記憶手段をさらに備え、

前記ロード/ストア制御手段が、前記命令実行手段から与えられるコマンドに対応して前記アクセスアドレスとしての物理アドレスを該鍵記憶手段に対して出力し、該鍵記憶手段が該物理アドレスに対応して前記データ暗号化/復号化用の鍵を前記暗号処理手段に与えることを特徴とする付記29記載のセキュアプロセッサ。

(付記32)

前記セキュアプロセッサにおいて、前記アクセスアドレスとしての論理アドレスと物理アドレスとのそれぞれに対応させてそれぞれ複数の鍵を記憶する鍵記憶手段をさらに備え、

20

該鍵記憶手段に対して前記ロード/ストア制御手段から与えられる前記アクセスアドレスとしての物理アドレスと、前記命令実行手段から与えられる論理アドレスとのいずれを選択すべきかを示す該命令実行手段からの指示に対応して、該鍵記憶手段が選択したアドレスに対応する前記データ暗号化/復号化用の鍵を前記暗号処理手段に与えることを特徴とする付記29記載のセキュアプロセッサ。

(付記33)

前記セキュアプロセッサにおいて、

前記アクセスアドレスとしての論理アドレスと物理アドレスとのそれぞれに対応させてそれぞれ複数の鍵を記憶する鍵記憶手段と、

前記命令実行手段によって出力され、前記暗号処理手段に対して論理アドレスと物理アドレスのいずれに対応する鍵を与えるべきかを示すアドレス選択指示のデータを記憶するアドレス選択指示記憶手段とをさらに備え、

30

該鍵記憶手段が、該アドレス選択指示記憶手段の記憶内容に従って論理アドレスと物理アドレスとのいずれかに対応する鍵を前記データ暗号化/復号化用の鍵として前記暗号処理手段に与えることを特徴とする付記29記載のセキュアプロセッサ。

(付記34)

前記ロード/ストア制御手段が、前記アクセスアドレスに対応して複数の鍵を記憶する鍵記憶手段をさらに備え、

該ロード/ストア制御手段が、前記命令実行手段から命令実行中に与えられたアクセスアドレスに対応して該鍵記憶手段に記憶された鍵を選択し、前記データ暗号化/復号化用の鍵として前記暗号処理手段に与えることを特徴とする付記29記載のセキュアプロセッサ。

40

(付記35)

前記命令実行手段が前記暗号処理手段に対して、前記鍵記憶手段のON/OFFを示す信号と、該鍵記憶手段がOFFの時に前記データ暗号化/復号化に使用されるべき鍵を与える信号とを出力し、

該暗号処理手段が前記ON/OFF信号に対応して、前記鍵記憶手段がONの時には鍵記憶手段から与えられる鍵を、OFFの時には該命令実行手段から与えられる鍵を前記データ暗号化/復号化用の鍵として使用することを特徴とする付記34記載のセキュアプロセッサ。

50

(付記 36)

前記命令実行手段が前記鍵を指定するための信号として、前記アクセスアドレスに加えて、実行中の命令に対応するスーパーバイザ/ユーザ切り替え信号を出力することを特徴とする付記 29 記載のセキュアプロセッサ。

(付記 37)

前記命令実行手段が、前記鍵を指定するための信号として前記アクセスアドレスに加えて、実行中の命令が含まれるプロセスの識別子を出力することを特徴とする付記 29 記載のセキュアプロセッサ。

(付記 38)

前記ロード/ストア制御手段が、
ライトスルー方式のキャッシュメモリと、
外部のメモリにストアすべきデータと該外部メモリから前記暗号処理手段を介してロードされたデータを結合して該暗号処理手段に与えるリードモディファイライト手段とをさらに備えることを特徴とする付記 29 記載のセキュアプロセッサ。

(付記 39)

前記セキュアプロセッサにおいて、前記ロード/ストア制御手段と外部メモリとの間で前記暗号処理手段をバイパスして、暗号化/復号化を行うことなく、平文データの転送を行うデータバイパス手段をさらに備えることを特徴とする付記 29 記載のセキュアプロセッサ。

(付記 40)

実行コードに対応するプロセスの実行に先立って、該実行コードを格納するページが正しく認証されたことを示すセキュアページフラグが設定されたページに対応するセキュアプロセス識別子と比較するためのセキュアプロセス識別子を、該プロセスの生成命令が発行された時点で生成するセキュアプロセス識別子生成手段と、

該生成されたセキュアプロセス識別子を該プロセスに関連する情報として保持するプロセス情報保持手段とを備えることを特徴とするセキュアプロセッサ。

(付記 41)

前記生成され、前記プロセス情報保持手段に保持されているセキュアプロセス識別子を、前記プロセスの消滅時に消去するセキュアプロセス識別子消去手段をさらに備えることを特徴とする付記 40 記載のセキュアプロセッサ。

(付記 42)

前記プロセスに対応する実行コードに認証情報が付与されるとともに、前記プロセス情報保持手段が、前記生成されたプロセスの生存期間中に行われる実行コード認証のための認証鍵をさらに保持することを特徴とする付記 40 記載のセキュアプロセッサ。

(付記 43)

前記実行コードに付与された認証情報がメモリにおけるページ単位の情報であることを特徴とする付記 42 記載のセキュアプロセッサ。

(付記 44)

前記プロセスに対応する実行コードがメモリの空きページに格納され、該ページのアドレスに対応させて前記セキュアプロセス識別子が前記プロセッサ内のバッファに格納された後に前記ページ単位の認証鍵を用いた該実行コードの認証が成功した時、該バッファに前記セキュアページフラグをセットする認証手段をさらに備えることを特徴とする付記 43 記載のセキュアプロセッサ。

(付記 45)

前記セキュアプロセッサにおいて、前記実行コードの実際の実行に先立って前記バッファ内に格納されたセキュアプロセス識別子であって、対応する前記セキュアページフラグがセットされているセキュアプロセス識別子と、前記プロセス情報保持手段に保持され、実行すべき命令コードに対応するセキュアプロセス識別子とを比較し、両者が一致した時に前記実行コードが格納されたメモ

10

20

30

40

50

り上のページへのアクセスを、命令を実行する命令実行部に許可するメモリアクセス制御手段をさらに備えることを特徴とする付記 4 4 記載のセキュアプロセッサ。

(付記 4 6)

前記セキュアプロセッサにおいて、

前記実行コードのメモリへの格納に並行して前記実行コードの認証に必要となる演算を行い、該演算の結果を保持して前記認証手段に与える直接メモリアクセス手段をさらに備えることを特徴とする付記 4 4 記載のセキュアプロセッサ。

(付記 4 7)

前記セキュアプロセッサにおいて、該プロセッサに固有の暗号化 / 復号化用の鍵と、

前記バッファ内に格納されたセキュアページフラグ、セキュアプロセス識別子、および実行コードが格納されたメモリページのアドレスの情報を外部に退避、または外部から復帰するに当り、該プロセッサ固有鍵を用いて該情報の暗号化 / 復号化を行う暗号処理手段とをさらに備えることを特徴とする付記 4 4 記載のセキュアプロセッサ。

(付記 4 8)

前記セキュアプロセッサにおいて、

該プロセッサに固有の鍵と、

前記バッファ内に格納されたセキュアページフラグ、セキュアプロセス識別子、および実行コードが格納されたメモリページのアドレスの情報を外部に退避するに当り、該プロセッサ固有鍵を用いて該情報に対する改ざん検出情報を生成して付与し、外部から復帰するに当り該固有鍵を用いて該情報に対する改ざん検出を行う改ざん検出手段とをさらに備えることを特徴とする付記 4 4 記載のセキュアプロセッサ。

(付記 4 9)

前記セキュアプロセッサにおいて、それぞれ命令実行ユニットとキャッシュとを備えるコアであって、

前記認証された実行コードのみを実行するセキュアコアと、

該認証されていない通常の実行コードを実行するノーマルコアとを備えることを特徴とする付記 4 0 記載のセキュアプロセッサ。

(付記 5 0)

前記ノーマルコアが前記通常コードに加えて前記認証されたコードをも実行することを特徴とする付記 4 9 記載のセキュアプロセッサ。

(付記 5 1)

前記セキュアプロセッサにおいて、

実行ユニットとキャッシュメモリとを備えるコアが、前記認証された実行コードのみを実行すべきセキュアモードと、認証されていない通常の実行コードのみを実行すべきノーマルモードとのいずれかの指示が設定されるモード指定手段をさらに備え、

該コアが該指示に対応してセキュアモード、またはノーマルモードのいずれかを実行することを特徴とする付記 4 0 記載のセキュアプロセッサ。

(付記 5 2)

前記セキュアプロセッサにおいて、

該プロセッサに固有の暗号化 / 復号化用の鍵と、

前記プロセス情報保持手段に保持され、前記セキュアプロセス識別子を含む情報を外部に退避、または外部から復帰するに当り、該プロセッサ固有鍵を用いて該情報の暗号化 / 復号を行う暗号処理手段とをさらに備えることを特徴とする付記 4 0 記載のセキュアプロセッサ。

(付記 5 3)

前記セキュアプロセッサにおいて、

該プロセッサに固有の鍵と、

前記プロセス情報保持手段に保持され、前記セキュアプロセス識別子を含む情報を外部に退避するに当り、該プロセッサ固有鍵を用いて該情報に対する改ざん検出情報を生成して付与し、外部から復帰するに当り該固有鍵を用いて該情報に対する改ざん検出を行う改

10

20

30

40

50

ざん検出手段とをさらに備えることを特徴とする付記 40 記載のセキュアプロセッサ。

(付記 54)

実行コードを含むページをメモリにページインする計算機によって使用されるプログラムであって、

該計算機内の直接メモリアクセス機構に前記ページのメモリへの転送を依頼する手順と、

該転送の成功後に、該計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに、該ページ内の実行コードに対応するプロセスの実行に先立って該実行コードを格納するページが正しく認証されたことを示すセキュアページフラグが設定されたページに対応するセキュアプロセス識別子と比較するための識別子であって、
該プロセスの生成命令が発行された時点で生成されたセキュアプロセス識別子を含み、
該ページについてのデータを設定する手順と、

前記ページの認証と、該認証の成功を示すセキュアページフラグの該ページ・テーブル・エントリへのセットとをハードウェアに要求する手順とを計算機に実行させることを特徴とするセキュアプロセッサ用プログラム。

(付記 55)

実行コードを含むページをメモリにページインする計算機によって使用される記憶媒体であって、

該計算機内の直接メモリアクセス機構に前記ページのメモリへの転送を依頼するステップと、

該転送の成功後に、該計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに、該ページ内の実行コードに対応するプロセスの実行に先立って該実行コードを格納するページが正しく認証されたことを示すセキュアページフラグが設定されたページに対応するセキュアプロセス識別子と比較するための識別子であって、
該プロセスの生成命令が発行された時点で生成されたセキュアプロセス識別子を含み、
該ページについてのデータを設定するステップと、

前記ページの認証と、該認証の成功を示すセキュアページフラグの該ページ・テーブル・エントリへのセットとをハードウェアに要求するステップとを計算機に実行させるセキュアプロセッサ用プログラムを格納した計算機読出し可能可搬型記憶媒体。

(付記 56)

実行コードを含むページの認証を行う計算機によって使用されるプログラムであって、メモリに読み込まれた該ページに対するハッシュ演算を行う手順と、

該ページに付与されている認証情報を復号する手順と、

該ハッシュ演算結果と該復号結果とを比較する手順と、

該比較の結果として一致が検出された時、該計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに該ページの認証が成功したことを示すセキュアページフラグをセットする手順とを計算機に実行させることを特徴とするセキュアプロセッサ用プログラム。

(付記 57)

実行コードを含むページの認証を行う計算機によって使用される記憶媒体であって、メモリに読み込まれた該ページに対するハッシュ演算を行うステップと、

該ページに付与されている認証情報を復号するステップと、

該ハッシュ演算結果と該復号結果とを比較するステップと、

該比較の結果として一致が検出された時、該計算機のトランスレーション・ルックアサイド・バッファ内のページ・テーブル・エントリに該ページの認証が成功したことを示すセキュアページフラグをセットするステップとを計算機に実行させるセキュアプロセッサ用プログラムを格納した計算機読出し可能可搬型記憶媒体。

【符号の説明】

【0178】

10、40、100 プロセッサ

10

20

30

40


50

1 1、1 5 4	コア	
1 2	暗号処理ブロック	
1 3	コード認証処理ブロック	
1 4	暗号化ROMコード領域	
1 5	CPU固有鍵	
1 7	主記憶	
1 8	二次記憶	
2 0	セキュアハードウェア	
2 1	暗号鍵設定部	
2 2	復号部	10
2 3、1 3 7	プロセッサ固有RSA秘密鍵	
2 4、1 1 4	トランслーション・ルックアサイド・バッファ(TLB)	
2 5	論理アドレステーブル	
2 6	物理アドレステーブル	
2 7	鍵テーブル	
2 8	署名検証部	
2 9、1 3 4	認証局証明書(認証局公開鍵)	
3 1、1 5 1	セキュアコア	
3 2、1 5 2	ノーマルコア	
3 4	鍵生成機構	20
4 1	実行ユニット	
4 2	ロードストアユニット	
4 3	暗号化回路	
4 4	復号化回路	
4 5	キャッシュメモリ	
4 6	メモリ管理ユニット	
4 7、4 8、7 3、7 4、7 5	鍵テーブルメモリ	
5 1、5 2、7 8、7 9	鍵選択レジスタ	
7 1	リードモデファイライトバッファ	
8 8	アドレスマップレジスタ(AMR)	30
1 0 1	物理ページ	
1 0 2	I/O装置	
1 0 5	メモリアクセス制御部	
1 0 6	命令解釈部	
1 0 7	認証部	
1 0 8	暗号化/復号、署名生成/検証部	
1 0 9	セキュアコンテキスト識別子生成部	
1 1 0	セキュアコンテキスト識別子消滅部	
1 1 1	プロセッサ固有鍵	
1 1 2	認証情報一次格納部	40
1 1 3	セキュアDMA	
1 1 5	コンテキスト情報格納部	
1 1 7	プログラムカウンタ	
1 1 8	セキュアコンテキスト識別子レジスタ	
1 1 9	認証鍵レジスタ	
1 2 0	レジスタ群	
1 2 4	物理ページ	
1 2 5	ページ	
1 2 6	認証情報	
1 4 0	SHA-1ハッシュ演算器	50

- 1 4 1 R S A 復号器
- 1 4 2 比較器
- 1 4 4 命令実行部
- 1 5 5 モードレジスタ
- 1 6 5 暗号器
- 1 6 8 復号器
- 1 6 9 改ざん検出情報生成器
- 1 7 2 改ざん検出器
- 1 7 4 暗号器 / 復号器
- 1 7 9 改ざん検出情報生成器 / 改ざん検出器


【 図 1 】

本発明のセキュアプロセッサの
原理構成ブロック図




【 図 2 】

第1の実施例におけるプロセッサの
基本構成を示すブロック図




【図3】

第1の実施例におけるプロセッサの基本処理フローチャート




【図4】

コード認証処理ブロックと暗号処理ブロックによる処理のフローチャート




【図5】

命令領域とデータ領域とによって異なる鍵が指定されている場合の暗号処理ブロックの処理フローチャート




【図6】

公開鍵で暗号化された暗号鍵の格納方式の説明図




【図7】

公開鍵で暗号化された暗号鍵の格納処理フローチャート




【図8】

認証局の署名が付与された暗号鍵の格納方式の説明図




【図9】

認証局の署名が付与された暗号鍵の格納処理フローチャート




【図10】

不正命令検出時の処理フローチャート




【図11】

データ領域に格納された命令に対する
鍵付け替え処理のフローチャート




【図12】

第2の実施例におけるプロセッサの
基本構成を示すブロック図




【図13】

第2の実施例におけるプロセッサの
基本処理フローチャート




【図14】

セキュアコアとノーマルコアを備えるプロセッサの
基本構成を示すブロック図




【図15】

図14のプロセッサにおける処理の基本フローチャート




【図16】

図14のプロセッサにおけるセキュアコアによるノーマルコアの動作の停止制御方式の説明図




【図17】

図14のプロセッサにおけるセキュアコアによるノーマルコアの動作の停止制御処理のフローチャート




【図18】

セキュアコアに対応する鍵生成機構を備えるプロセッサの構成ブロック図




【図19】

図18のプロセッサにおける鍵処理方式の具体例の説明図




【図20】

第3の実施例におけるプロセッサの基本構成を示すブロック図




【図21】

第3の実施例において鍵テーブルメモリを備えるプロセッサの構成ブロック図




【図22】

第3の実施例において命令アクセス状態にあるプロセッサの構成を示すブロック図




【図 2 3】

鍵テーブルメモリに対する鍵選択レジスタを備えるプロセッサの構成ブロック図




【図 2 4】

命令アクセス状態にあり、鍵テーブルメモリに対する鍵選択レジスタを備えるプロセッサの構成ブロック図




【図 2 5】

鍵テーブルメモリの構成例を示す図




【図 2 6】

暗号化回路、復号化回路の構成例を示すブロック図




【図 27】

データ追い越し機能付き暗号化回路、復号化回路の構成例を示す図




【図 28】

キャッシュスルー方式のロードストアユニットに対応するリードモディファイライト方式の説明図




【図 29】

第4の実施例におけるプロセッサの基本構成を示すブロック図




【図 30】

論理アドレスが与えられる鍵テーブルメモリを備えるプロセッサの構成ブロック図




【図31】

物理アドレスが与えられる鍵テーブルメモリを備えるプロセッサの構成ブロック図




【図32】

第4の実施例における鍵テーブルメモリの構成例(その1)を示す図




【図33】

第4の実施例における鍵テーブルメモリの構成例(その2)を示す図




【図34】

第4の実施例における鍵テーブルメモリの構成例(その3)を示す図




【図35】

論理アドレスと物理アドレスとが与えられる鍵テーブルメモリを備えるプロセッサの構成を示すブロック図




【図36】

図35の鍵テーブルメモリに対してアドレス選択指示を与える鍵選択レジスタを備えるプロセッサの構成ブロック図




【図37】

図35、図36における鍵テーブルメモリの構成例を示す図



【図38】

メモリ管理ユニット内に鍵テーブルが備えられるプロセッサの構成を示すブロック図




【図43】

第3、および第4の実施例における実行ユニットの入出力信号の説明図

項目	図番号															
	20	21	22	23	24	21+22+23	27	29	30	31	35	36	38	40	41	備考
ロード番号化	出力	○														
ロードデータ	入力	○														
ロード番号指示	出力	○														
命令アタッチデータ	入力	○														
ストア番号化	出力	○														
ストアデータ	出力	○														
ストア番号指示	出力	○														
コマンド	出力	○														
実行状態番号	出力	○														
レジスタライト番号	出力	○														
レジスタリードデータ	入力	○														
レジスタライトデータ	出力	○														
アクセスアドレス	出力	△	△	△	△	△	△	△	△	△	△	△	△	△	△	
ロードストア状態番号	出力	△	△	△	△	△	△	△	△	△	△	△	△	△	△	
状態指示	出力															
MMU状態番号	出力															
スーパバイザユーザ状態番号	出力															
コンテキストIDデータ	出力															


【図44】

第5の実施例におけるプロセッサシステムの詳細構成ブロック図




【図45】

セキュアコンテキスト識別子生成方式の説明図




【図46】

セキュアコンテキスト識別子生成方法の説明図




【図47】

セキュアコンテキスト識別子
消滅方式の説明図




【図48】

実行コードに付加された
認証情報の説明図




【図49】

公開鍵の認証鍵レジスタへの
格納方式の説明図




【図50】

公開鍵の認証鍵レジスタへの
格納処理のフローチャート




【図51】

暗号化された共通鍵の認証鍵レジスタへの格納方式の説明図




【図52】

暗号化された共通鍵の認証鍵レジスタへの格納処理フローチャート




【図53】

物理メモリへのページイン時の処理方式の説明図




【図54】

物理メモリへのページイン時の処理フローチャート




【図55】

認証部の構成を示すブロック図




【図56】

認証部の動作フローチャート




【図57】

第5の実施例におけるページ利用時のメモリアクセス制御部によるアクセスチェック方式の説明図




【図58】

メモリアクセス制御部の動作例を説明する図




【図59】

命令フェッチ時のメモリアクセス制御部の処理フローチャート




【図60】

セキュアコアとノーマルコアからのページ利用時のアクセス制御方式を説明する図




【図61】

セキュアモードとノーマルモードを切り替えるためのモードレジスタを備えるプロセッサの構成図




【図62】

セキュアDMAの構成を示すブロック図




【図63】

セキュアDMAによるデータ転送処理のフローチャート




【図64】

OSによるページイン時の処理のフローチャート




【図65】

第7の実施例におけるコンテキスト情報暗号化方式の説明図




【図66】

コンテキスト情報の復号方式の説明図




【図 67】

コンテキスト情報に対する改ざん検出情報付加方式の説明図




【図 68】

コンテキスト情報に対する改ざん検出方式の説明図




【図 69】

セキュア動作コンテキスト情報の暗号化方式の説明図




【図 70】

セキュア動作コンテキスト情報に対する改ざん検出情報付加方式の説明図




【図71】

ページ・テーブル・エントリの暗号化方式の説明図




【図72】

ページ・テーブル・エントリの復号化方式の説明図




【図73】

ページ・テーブル・エントリへの改ざん検出情報付加方式の説明図




【図74】

ページ・テーブル・エントリに対する改ざん検出方式の説明図



【図 75】

本発明を実現するためのプログラムのコンピュータへのローディングを説明する図



フロントページの続き

(72)発明者 田宮 大司
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

審査官 和田 財太

(56)参考文献 特表2001-508893(JP,A)
国際公開第2004/006075(WO,A1)
特開2003-280989(JP,A)
特開2003-108442(JP,A)

(58)調査した分野(Int.Cl., DB名)
G06F 12/14
G06F 21/62
H04L 9/32