



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I522999 B

(45) 公告日：中華民國 105 (2016) 年 02 月 21 日

(21) 申請案號：103103543

(22) 申請日：中華民國 91 (2002) 年 12 月 23 日

(51) Int. Cl. : G09G3/36 (2006.01)

(30) 優先權：2001/12/27 日本

2001-397307

(71) 申請人：辛納普蒂克斯顯示裝置合同公司(日本) SYNAPTICS DISPLAY DEVICES GK (JP)  
日本

(72) 發明人：坂卷五郎 (JP)；大山尚 (JP)；太田茂 (JP)；田邊圭 (JP)

(74) 代理人：林志剛

(56) 參考文獻：

TW 374150

TW 436850

TW 460726

US 5670969

審查人員：吳傳瑞

申請專利範圍項數：9 項 圖式數：23 共 57 頁

(54) 名稱


顯示系統

(57) 摘要

促使動態圖像顯示時畫面無閃爍，且將附加高畫質動態顯示功能所致之電力消耗加以抑制為課題。係內藏有靜態圖像・正文・系統・I/O 匯流排・介面(601)與動態圖像介面(外部顯示介面)(620)，並具配合顯示裝置所顯示的顯示內容(顯示模式)選擇性切換之顯示動作切換寄存器(DM)(621)、RAM 存取切換寄存器(RM)(605)，雖在動態圖像模式亦能經由圖像記憶體(610)將顯示資料顯示於顯示裝置，而減低動態圖像傳送次數。

指定代表圖：

第9圖



符號簡單說明：

- 42 . . . 應用處理機
- 64 . . . 液晶驅動電路
- 600 . . . 驅動器晶片
- 601 . . . 系統介面
- 602 . . . 開驅動器介面(串列)
- 603 . . . 索引寄存器
- 604 . . . 控制寄存器
- 605 . . . RAM存取  
切換寄存器
- 606 . . . 位址計時器
- 607 . . . 位元操作電  
路
- 608 . . . 讀取資料鎖  
存電路
- 609 . . . 寫入資料鎖  
存電路
- 610 . . . 圖形 RAM
- 620 . . . 外部顯示介  
面
- 621 . . . 顯示動作切  
換寄存器
- 622 . . . 時序發生電  
路
- 623, 624, . . .
- 626 . . . 鎖存電路
- 625 . . . 交流化電路
- 627 . . . 驅動電路
- 630 . . . 內部時脈產  
生電路
- 640 . . . 伽馬( $\gamma$ )調  
整電路
- 650 . . . 色調電壓產  
生電路

**公告本****發明摘要**

※申請案號：103103543

(由9910094分割)

※申請日：091年12月23日

※IPC分類：G09G 3/36 (2006.01)

【發明名稱】(中文/英文)

顯示系統

【中文】

促使動態圖像顯示時畫面無閃爍，且將附加高畫質動態顯示功能所致之電力消耗加以抑制為課題。係內藏有靜態圖像·正文·系統·I/O匯流排·介面(601)與動態圖像介面(外部顯示介面)(620)，並具配合顯示裝置所顯示的顯示內容(顯示模式)選擇性切換之顯示動作切換寄存器(DM)(621)、RAM存取切換寄存器(RM)(605)，雖在動態圖像模式亦能經由圖像記憶體(610)將顯示資料顯示於顯示裝置，而減低動態圖像傳送次數。

【英文】

**【代表圖】**

**【本案指定代表圖】**：第(9)圖。

**【本代表圖之符號簡單說明】**：

- 42：應用處理機
- 64：液晶驅動電路
- 600：驅動器晶片
- 601：系統介面
- 602：閘驅動器介面(串列)
- 603：索引寄存器
- 604：控制寄存器
- 605：RAM存取切換寄存器
- 606：位址計時器
- 607：位元操作電路
- 608：讀取資料鎖存電路
- 609：寫入資料鎖存電路
- 610：圖形 RAM
- 620：外部顯示介面
- 621：顯示動作切換寄存器
- 622：時序發生電路
- 623，624，626：鎖存電路
- 625：交流化電路
- 627：驅動電路
- 630：內部時脈產生電路
- 640：伽馬( $\gamma$ )調整電路
- 650：色調電壓產生電路

**【本案若有化學式時，請揭示最能顯示發明特徵的化學式】**：無

# 發明專利說明書

(本說明書格式、順序，請勿任意更動)

## 【發明名稱】(中文/英文)

顯示系統

## 【技術領域】

本發明係關於控制顯示裝置之圖像顯示模式所需的顯示驅動控制技術，特別是關於可控制液晶顯示裝置或有機 EL 顯示裝置、其他在點矩陣型顯示裝置顯示靜態圖像或動態圖像之顯示裝置的圖像顯示模式之顯示驅動控制裝置。

## 【先前技術】

通常，點矩陣型顯示裝置是由具二維矩陣排列之多數像素的顯示面板，與向該顯示面板提供圖像信號予以顯示靜態圖像或動態圖像之顯示控制電路所構成。此種顯示裝置已知有液晶顯示裝置、有機 EL 顯示裝置、電漿顯示裝置或電場放射型顯示裝置等。在此，乃以顯示裝置典型之液晶顯示裝置及將該液晶顯示裝置使用為顯示部之行動電話為例，就其圖像顯示系統之概要加以說明。

近年，要求行動電話之顯示畫面顯示動態圖像(以下僅稱動態畫)愈來愈高。惟，習知行動電話由於主要是進行顯示包括正文之靜態圖像(以下儘稱靜態畫)為目的，致只具備靜態畫·正文·系統·I/O·介面，並未內藏動態

畫對應之介面。因此，習知驅動控制雖能顯示動態畫，卻難以觀察順適的高畫質動態畫進行顯示。

圖 20 為未具本發明前由本發明人加以檢討之顯示驅動控制電路及顯示裝置一例示動態畫所對應介面之行動電話驅動電路系統構成一例示說明用方塊圖。該驅動控制電路 1' 是由聲音介面(AUI)2、高頻介面(HFI)3、圖像處理機 4'、記憶體 5 及顯示驅動控制電路之液晶控制器·驅動器(LCD-CDR)6'、靜態畫·正文·系統·I/O·介面(SS/IF)7 等所構成。又，參照符號 9 為麥克風、10 為揚聲器、12 為天線、13 為液晶面板(液晶顯示器：LCD)。

圖像處理機 4' 乃由具數位·信號·處理裝置(DSP)411 與 ASIC 412 及個人電腦 MPU 413 之基帶處理機 41 所構成。聲音介面(AUI)2 可控制自麥克風 9 取入聲音輸入與向揚聲器 12 輸出聲音。

液晶面板 13 之顯示，卻由記憶體 5 讀取圖像資料，在個人電腦 MPU 413 進行所需處理，使用靜態畫·正文·系統·I/O 匯流排·介面 SS/IF 7 寫入於液晶控制器·驅動器(LCD-CDR)6'內之顯示 RAM。在動態畫顯示模式，每一秒鐘即重寫 10~15 畫面(訊框)。該系統則使用 80 系統介面所代表之系統·I/O 匯流排。以下，有時將靜態畫·正文·系統·I/O 匯流排·介面(SS/IF)7 亦略記為系統·介面 7。

液晶控制器·驅動器(LCD-CDR)6'之顯示動作是以該驅動器之內藏時脈動作。因此，圖像資料之寫入與顯示動

作全然非同步進行。

### 【發明內容】

#### 發明欲解決之課題

圖 21 為將圖 20 所示系統之動態圖像顯示時畫面更新動作例以模式顯示之說明圖。圖 21 為顯示行動電話之顯示畫面，且顯示在靜態圖像(Still picture)顯示領域中進行動態圖像(Motion picture)顯示之模樣。該圖面顯示在以後之圖面亦相同。對於液晶控制器・驅動器(LCD-CDR)6'內之顯示 RAM 的圖像資料寫入，係與顯示動作全然無關係地進行。如上述，圖像資料之寫入與在液晶面板顯示所需該圖像資料之讀取以無關係(非同步)地進行，致自圖 21(a)所示動態畫 1(Moving picture 1)向同圖(c)之動態畫 2(Moving picture 2)的畫面更新，有時如圖 21(b)所示自該畫面途中即進行。

自畫面途中進行動態畫更新時，乃將動態畫 1(Moving picture 1)與動態畫 2(Moving picture 2)拼存於同一顯示內進行更新。因此，如圖 21(b)所示，顯示中之動態畫 1 與動態畫 2 境界顯著，有時成為畫面之閃爍被視認，自顯示品質說之，並非適宜。如是，僅由靜態畫・正文・系統・I/O 匯流排・介面 SS/IF 欲進行高品質之動態畫顯示相當困難。而為動態畫顯示，需與顯示動作同步進行圖像資料之寫入。

圖 22 為圖 20 所示系統之液晶控制器・驅動器與其周

邊電路構成例方塊說明圖。液晶控制器·驅動器(LCD-CDR)6'，則具有寫入位址產生電路 61、顯示位址產生電路 62、以 RAM 構成之位元圖像記憶體的顯示記憶體(M)63、液晶驅動電路(DR)64、內藏時脈發生電路(CLK)65。自圖像處理機 4'之基帶處理機 41 的顯示資料(DB17-0)卻由系統·介面(SS/IF)7 被寫入於內藏顯示記憶體(M)。

此時之寫入位址，即由寫入位址產生電路(SAG)61 產生系統·介面信號 CS(晶片選擇)、RS(寄存器選擇)WR(寫入)之各信號。在顯示動作之顯示資料讀取，係依據顯示位址產生電路(DAG)所產生顯示位址而自顯示記憶體(M)63 讀取。顯示位址之產生乃同步與內藏時脈發生電路(CLK)65 所產生時脈進行。該內藏時脈之動作與系統·介面(SS/IF)7 之動作則全然無關係(非同步)地進行。

圖 23 為使用圖 22 所示系統之液晶控制器·驅動器的行動電話畫面之動態圖像畫面更新模樣說明用模式圖。顯示動作之顯示讀取線(掃描線：像素選擇線)LR 卻依據內藏時脈以所定速度依序自起頭加以讀取。自系統·介面(SS/IF)7 之向記憶體 M 的顯示資料寫入，係與顯示動作無關係地進行。因此，會發生系統·介面(SS/IF)7 之寫入線 LW 超越顯示動作之顯示讀取線 LR 的情形。即，寫入線 LW 與讀取線 LR 有時呈交叉之情形。

當寫入線 LW 與讀取線 LR 如圖 23(c)所示呈交叉，且自同圖(a)之動態畫顯示狀態變化為同圖(b)之動態畫顯示



狀態顯示時，卻在該交叉線會發生顯示閃爍。在每秒鐘 60 訊框之畫面顯示進行每秒 15 訊框之動態畫顯示時，需每 4 訊框進行一次畫面更新。此時，一秒鐘係發生 4 次畫面更新，致每秒產生 4 次閃爍。而該畫面閃爍即成爲此種顯示裝置應解決之課題之一。

又，爲回避如上述畫面閃爍所需構成再附加液晶控制器・驅動器時，卻增加顯示裝置之消耗電力，尤其對於例如行動電話之攜帶終端機並非適宜。本發明之目的，即在提供一種動態畫顯示時無畫面閃爍，且可抑制附加高品質動態畫顯示功能所引起之電力消耗，而加以低消耗電力化的顯示驅動控制系統。

#### 課題之解決手段

爲達成上述目的，本發明係具有使用第二功能之靜態畫模式之系統・介面加上第一功能之動態畫對應的介面，僅在所需期間促使動態畫對應之介面動作地與靜態畫介面(系統・介面)進行切換而予以低消耗電力化爲特徵。本發明之顯示驅動控制裝置記述其構成概要，則如下述。

(1).具有靜態畫・正文・系統・I/O 匯流排・介面，與自圖像資料處理裝置輸入動態圖像資料之外部顯示介面，與至少具有一訊框分圖像資料容納領域之圖像顯示記憶體，與向顯示裝置供應顯示資料之顯示驅動電路。

(2).在(1)，具有可將靜態畫・正文・系統・I/O 匯流排・介面與外部顯示介面之顯示資料選擇性地連接於上述

圖像顯示記憶體之寫入與讀取的顯示動作切換寄存器與記憶體存取切換寄存器。

(3).在(1)，具有動態圖像之垂直同步信號輸入端子，將向上述圖像顯示記憶體之動態顯示資料的寫入及讀取時序藉自上述垂直同步信號輸入端子所輸入垂直同步信號加以控制。

(4).在(1)至(3)，具有向上述顯示裝置之畫面指定上述動態圖像顯示領域的允許信號輸入端子。

(5).在(1)至(3)，具有可指定將上述顯示裝置之畫面的上述靜態圖像顯示領域內之靜態圖像一部份予以更新的領域之允許信號輸入端子。

(6).係具有可傳送動態畫資料之第一埠與可傳送靜態畫資料之第二埠。

(7).係具有

可容納供給顯示面板之圖像資料的記憶體，與

以上述記憶體容納之上述圖像資料將動態畫資料予以傳送的第一埠，與

以上述記憶體容納之上述圖像資料將靜態畫資料予以傳送的第二埠。

(8).係具有可容納供給顯示面板之畫面的圖像資料之記憶體，與以容納於上述記憶體之上述圖像資料將動態畫資料予以傳送的第一埠，與被供給上述畫面起頭之顯示信號的外部信號端子，且同步於供給上述外部端子之上述信號，而開始傳送上述動態畫資料。

(9).在(8)，更具有以上述記憶體容納之上述圖像資料將靜態畫資料予以傳送的第二埠。

(10).係具有可容納供給顯示面板之畫面的圖像資料之記憶體，與以容納於上述記憶體之上述圖像資料將動態畫資料予以傳送的埠，與可接收將上述動態畫資料寫入於上述記憶體之所盼領域的指示信號之外部端子。

(11).係具有可容納供給顯示面板之畫面的圖像資料之記憶體，與以容納於上述記憶體之上述圖像資料將動態畫資料予以傳送的第一埠，與以容納於上述記憶體之上述圖像資料將靜態畫資料予以傳送的埠，與為向上述記憶體寫入上述圖像資料，將供給上述第一埠之上述動態畫資料或供給上述第二埠之上述靜態畫資料的任一方予以指定之第一控制寄存器。

(12).係具有可發生內部動作時脈之時脈產生電路，與可容納供給顯示面板之圖像資料的記憶體，與以容納於上述記憶體之上述圖像資料將動態畫資料同步於同步信號予以傳送的第一埠，與以容納於上述記憶體之上述圖像資料將靜態畫資料予以傳送的埠，與可控制自上述記憶體讀取上述圖像資料之第一控制寄存器，而

供給上述第二埠之上述靜態畫資料能與上述內部動作時脈同步寫入於上述記憶體，

上述第一控制寄存器對於自上述記憶體之上述圖像資料讀取，可指定同步於上述同部信號之讀取動作或同步於上述內部時脈信號之讀取動作任一方。

依據被設成如上述構成之本發明顯示驅動控制裝置，可顯示高品質動態圖像同時，藉將動態畫介面與靜態畫介面對應顯示內容(動態畫模式/靜態畫模式)加以切換，尙能實現低消耗電力化。

### 【圖式簡單說明】

圖 1 爲本發明一實施例之全體構成說明圖。

圖 2 爲使用本發明顯示驅動控制裝置一實施例之行動電話顯示畫面的動態圖像畫面更新模樣說明用模式圖。

圖 3 爲本發明之液晶控制器・驅動器電路構成與其關連電路說明用方塊圖。

圖 4 爲將使用本發明顯示驅動控制裝置一實施例之行動電話顯示畫面的動態圖像畫面更新模樣以動態畫介面之顯示動作加以說明之模式圖。

圖 5 爲未具有本發明實施例效果說明比較所需之動態畫介面與內藏記憶體的液晶控制器・驅動器構成及其動作說明圖。

圖 6 爲圖 5 液晶控制器・驅動器之靜態畫顯示模樣說明用模式圖。

圖 7 爲可進行本發明實施例效果說明比較所需之系統介面與內藏記憶體所致資料傳送的液晶控制器・驅動器構成與其動作說明圖。

圖 8 爲圖 7 液晶控制器・驅動器之靜態畫顯示模樣說明用模式圖。

圖 9 為將本發明液晶控制器・驅動器具體化之驅動器晶片電路構成說明圖。

圖 10 為具系統・介面與應用・介面而進行內藏記憶體所致資料傳送之液晶控制器・驅動器實施例構成與其動作說明圖。

圖 11 為圖 10 液晶控制器・驅動器之靜態畫顯示模樣說明用模式圖。

圖 12 為將系統・介面與應用・介面之切換動作以顯示畫面狀態顯示的說明圖。

圖 13 為本發明其他實施例說明圖。

圖 14 為圖 13 電路構成所致動態畫緩衝動作之動態畫傳送模樣說明用模式圖。

圖 15 為可實現本發明動態畫傳送之電路構成一實施例說明用方塊圖。

圖 16 為僅對圖 15 液晶控制器・驅動器之選擇領域進行靜態畫顯示模樣說明用模式圖。

圖 17 為說明本發明效果所需之上述各資料傳送方式的動態畫資料傳送數比較說明圖。

圖 18 為本發明之其他實施例說明圖。

圖 19 為本發明之更其他實施例說明圖。

圖 20 為本發明前由本發明人所檢討顯示驅動控制裝置一例之未具動態畫對應介面的行動電話之驅動電路裝置的系統構成一例說明用方塊圖。

圖 21 為圖 20 所示系統構成之動態圖像顯示時畫面更

新的動作例模式說明圖。

圖 22 為圖 20 所示系統構成之液晶控制器·驅動器與其周邊電路構成例說明用方塊圖。

圖 23 為圖 22 所示系統構成之使用液晶控制器·驅動器的行動電話畫面之動態圖像畫面更新模樣說明用模式圖。

### 【實施方式】

以下，就本發明實施形態，參照實施例之圖示予以詳細說明。圖 1 為本發明一實施例之全體構成說明圖，卻是具有作為本發明顯示驅動控制裝置一例之第一功能的動態畫對應介面(即含傳送動態畫資料之第一埠)之行動電話驅動電路系統構成的一實施例說明用方塊圖。該驅動控制裝置 1 由圖 19 所示者相同之聲音介面(AUI)2、高頻介面(HFI)3、圖像處理裝置之圖像處理機 4、圖像顯示記憶體之記憶體 5 及顯示驅動控制電路之液晶控制器·驅動器(LCD-CDR)66'、靜態畫·正文·系統·I/O 匯流排·介面(SS/IF)7(即含傳送靜態畫資料之第二埠)等所構成。

記憶體 5 為至少能將圖像一訊框分顯示資料加以容納之訊框記憶體(位元圖像記憶體)，以下亦稱為圖形 RAM。又，有時將靜態畫·正文·系統·I/O 匯流排·介面(SS/IF)7 稱為系統·介面 7 或動態畫介面予以說明。

且，圖像處理機 4 具有含數位·信號·處理裝置(DSP)411 與 ASIC 412 及個人電腦 MPU 413 之基帶處理機

41，加上具動態畫對應處理裝置(MPEG)421 與液晶顯示控制器(LCDC)422 之應用處理機(APP)42。又，參照符號 9 為麥克風(M/C)、10 為揚聲器(S/P)、11 為電視攝影機(C/M)、12 為天線(ANT)、13 為液晶面板(液晶顯示器：LCD)。ASIC 412 卻具有其他行動電話系統構成上需要之周邊電路功能。又，圖像處理機 4 由如單晶硅之一個半導體基板(晶片)加以形成亦可，基帶處理機 41 與應用處理機 42 分別由一個半導體基板(晶片)予以形成亦可。

在上述圖 20 所示行動電話系統，一般所具備基帶處理機 BBP 其動態畫處理功能並不充足。該基帶處理機 BBP 之外尚知有稱為應用·處理機(APP)之子 MPU。圖 1 之應用·處理機(APP)42 則內藏有執行 MPEG 動態畫處理等所需之 MPEG 處理裝置(MPG)421。又，應用·處理機(APP)42 係以動態畫介面(MP/IF)8 將圖像資料傳送至液晶控制器·驅動器(LCD-CDR)6。靜態畫顯示資料或正文顯示資料乃與圖 20 所示系統同樣介系統·介面(SS/IF)7 被傳送至液晶控制器·驅動器(LCD-CDR)6。

圖 2 為使用本發明顯示驅動控制裝置一實施例的行動電話顯示表面之動態圖像畫面更新模樣說明用模式圖。動態畫介面 MP/IF 8 乃藉顯示動作所需同步信號(垂直同步信號 VSYNC、水平同步信號 HSYNC、點時脈 DOTCLK)進行顯示動作，且與顯示動作同步藉後述顯示資料信號(例如 18 位元：PD17-PD<sup>0</sup>，以下如 PD17-0 加以表記)資料允許信號(ENABLE)將顯示資料寫入於液晶控制器·驅

動器(LCD-CDR)6 之顯示記憶體(內藏 RAM : M)63。藉此，自圖 2(a)之畫面顯示向同圖(b)之畫面顯示的畫面更新即由該畫面起頭進行，不會發生自畫面途中之切換。

圖 3 為將本發明液晶控制器·驅動器的電路構成與其相關連電路，就使用動態畫介面之動態畫顯示動作加以說明的方塊圖。圖中，與圖 1 相同參照符號是對應於相同功能部分。液晶控制器·驅動器(LCD-CDR)6 由眾知 CMOS 製造方法予以形成於如單晶硅之一個半導體基板(晶片)，而具有寫入位址產生電路(SAG)61、顯示位址產生電路(DAG)62、顯示記憶體 63、及液晶驅動電路(DR)64。顯示資料之寫入卻由資料匯流排(PD17-0)進行。此時之寫入位址 WA 則依據動態畫介面信號(VSYNC、HSYNC、DOTCLK、ENABLE)中之點時脈 DOTCLK 及允許信號 ENABLE，在寫入位址產生電路(SAG)61 產生之。即，寫入位址產生電路(SAG)61 具有依照允許信號 ENABLE 之有效電平以計數上述點時脈 DOTCLK 之計數器，將該計數器之輸出作為寫入位址 WA。又，上述允許信號 ENABLE 於動態畫顯示領域起頭為有效電平，於動態畫顯示領域最後為非有效電平。上述寫入位址產生電路(SAG)61 之計數器乃在上述允許信號之有效電平重設其值，而開始點時脈 DOTCLK 之計數動作。液晶控制器·驅動器 6 卻設有：動態畫顯示領域如圖 2 所示被顯示於顯示面板中央部分時，可容納顯示記憶體之動態畫領域所對應部分的起頭位址與最後位址之寄存器。此時，寫入位址產生電路 61 內之計數器輸出加



上上述起頭位址即成爲寫入位址。

顯示資料係依據隨著動態畫介面信號由顯示位址產生電路(DAG)62所產生顯示位址 DA，自內藏之記憶體(M)63被讀取並賦予液晶驅動電路(DR)64。顯示位址產生電路62具有於 VSYNC 及 HSYNC 有效電平被初始化同時，亦計數點時脈 DOTCLK 之計數器，而上述計數器之輸出被作爲顯示位址 DA。即，顯示資料之寫入位址 WA 及讀取位址 DA 皆以動態畫介面信號爲基準所產生。

圖 4 爲將使用本發明顯示驅動控制系統一實施例之行動電話顯示畫面的動態圖像畫面更新模樣，作爲動態畫介面之顯示動作加以說明的模式圖。自系統·介面(SS/IF)7之顯示資料寫入，則依據圖 3 之動態畫介面(MP/IF)8 的點時脈 DOTCLK 及允許信號 ENABLE 被寫入於顯示記憶體(M)。

顯示資料卻依據動態畫介面信號(VSYNC、HSYNC、DOTCLK)被讀取。由於圖像資料之寫入與顯示讀取是以同一信號爲基準而動作，致以相同之所定速度進行。圖 4(a)之 LR 爲表示顯示資料之讀取線，LW 爲表示顯示資料之寫入線。又，圖 4(c)之 L<sub>END</sub> 爲表示最終線。

且，時間  $t_0$  爲表示畫面起頭線顯示時分，時間  $t_1$  爲表示畫面最終線顯示開始時分。藉此，顯示資料之寫入與顯示讀取不致在一畫面顯示中互相追逐超越，故不會發生上述圖 22 所說明動態畫 1 與靜態畫 2 之境界而畫面閃爍。寫入位址與顯示讀取位址卻經常保持一個線以上間隔

即可。又，在圖 4，雖看似在同一時間發生對於顯示記憶體之寫入動作及讀取動作，惟盼了解，實際上在一動作循環前半進行寫入動作，於後半進行讀取動作。然，顯示記憶體 63 為具寫入埠及讀取埠之兩埠記憶體時，就有寫入動作與讀取動作同時進行之可能。

接著，說明靜態畫顯示模式。圖 5 為未具有比較說明本發明實施例之效果所需動態畫介面與內藏記憶體的液晶控制器·驅動器(LCD-CDR)6 及其動作說明圖。又，圖 6 為圖 5 之液晶控制器·驅動器所致靜態畫顯示模樣說明用模式圖。該液晶控制器·驅動器(LCD-CDR)6 以記憶體 M 而具行記憶體(LM)63'。

在如此構成，由於未具如位元圖像記憶體的 RAM 記憶體，致在靜態畫顯示模式，亦需如圖 6(a)、(b) . . . 所示經常將同一畫面資料繼續傳送至液晶控制器·驅動器(LCD-CDR)6 不可。因此，需費資料傳送之電力，難以減低消耗電力。又，動態畫顯示時，傳送資料每一畫面相異，故可同步與顯示動作進行寫入之本發明電路(參照圖 3)頗為有效。

圖 7 為比較說明本發明實施例之效果所需由系統·介面及內藏記憶體進行資料傳送的液晶控制器·驅動器構成及其動作說明圖。又，圖 8 為圖 7 之液晶控制器·驅動器所致靜態畫顯示模樣說明用模式圖。圖 7 所示構成，卻以內藏記憶體 M 而將與圖 3 同樣之 RAM 記憶體的位元圖像記憶體(M)63 內藏為顯示記憶體。

如圖 8 所示，在該內藏記憶體(M)63 寫入一畫面分圖像資料後，就不必為以內藏時脈讀取該記憶體(M)63 之資料而再度傳送靜態畫資料。因此，可減低資料傳送所需之消耗電力。根據此種想法，本發明實施例乃是於靜態畫顯示模式時使用圖 7 之構成部分，於動態畫顯示模式時促使圖 5 所示構成作用者。而，對於該靜態畫顯示模式與動態畫顯示模式之切換，則裝設後述寄存器，依照該寄存器之狀態以進行模式切換。

表 A

	優點	缺點
<p>① 僅系統介面 (有顯示存儲器)</p>	<p>靜態畫：傳送資料量小① 消耗電力小② 動態畫：傳送資料量小① 消耗電力小②</p>	<p>動態畫：畫面更新時無閃爍</p>
<p>② 僅動態畫介面 (僅行存儲器)</p>	<p>動態畫：畫面更新時無閃爍</p>	<p>靜態畫：傳送資料量大① 消耗電力大② 動態畫：傳送資料量大① 消耗電力大②</p>
<p>③ 本發明</p>	<p>靜態畫：傳送資料量小① 消耗電力小② 動態畫：傳送資料量小① 消耗電力小②</p>	<p>_____</p>

表 A 為將本發明構成與圖 7 構成及圖 5 構成相比較之優點與缺點說明圖。表 A 之①，即具有僅系統介面與顯示記憶體(RAM)之構成，由於內藏有顯示記憶體(RAM)，致不管靜態畫顯示模式、動態畫顯示模式之任何圖像顯示模式，皆能將顯示資料傳送量控制於最小限度。惟，會發生如上述圖 19~圖 22 所說明之顯示畫面閃爍。

表 A 之②構成，即具有動態畫介面與行記憶體之構成，雖能進行無閃爍之畫面顯示，惟包含靜態畫顯示需經常傳送資料，致增加消耗電力，難予以低消耗電力化。針對之，依據表 A 之③所示裝設內藏記憶體與動態畫介面，且呈能切換靜態畫顯示模式與動態畫顯示模式之本發明實施例構成，乃能進行顯示畫面無閃爍之動態畫更新，並由於最小限度之資料傳送而實現低消耗電路化。

其次，說明本發明之動態畫介面與系統·介面的為實現動態畫介面與動態畫顯示之各顯示模式切換所需具體系統構成及其動作。

圖 9 為將構成本發明顯示驅動控制裝置之液晶控制器·驅動器加以具體化的驅動器晶片電路構成說明圖。對於該驅動器晶片 600 之靜態畫資料、正文資料等係自基帶處理機 41 被寫入於系統·介面 601，且以顯示資料被寫入於內部之位址計數器(AC)606 所示位址之記憶體即圖形 RAM(GRAM)610。其顯示動作卻如次。即，時序發生電路 622 依據內部時脈產生電路(CPG)630 所產生之時脈信號，而發生顯示動作所需之時序、顯示位址。

以該時序、顯示位址自圖形 RAM(GRAM)610 讀取顯示資料，並變換為液晶顯示所需電壓電平發送至液晶面板。動態畫顯示模式與靜態畫顯示模式之切換，則由顯示動作切換寄存器(DM)621、RAM 存取切換寄存器(RM)605 予以進行。

在動態畫顯示模式，動態畫顯示資料(PD17-0)、垂直同步信號 VSYNC、水平同步信號 HSYNC、點時脈 DOTCLK、資料允許信號 ENABLE 係自應用·處理機 (APP)42 輸入於外部顯示介面 620。藉顯示動作切換寄存器(DM)621 將時序發生電路 622 內之時序自內藏時脈基準切換為同步信號(VSYNC、HSYNC)，而產生所需之時序信號。又，時序發生電路 622 雖包含有圖 3 所示顯示位址產生電路，但圖示為避免複雜卻不予記載。

又，藉 RAM 存取切換寄存器(RM)605 將寫入位址計數器(AC)606 之動作切換為由點時脈、資料允許信號 ENABLE 發生之信號。且，將向圖形 RAM(GRAM)610 之資料匯流排切換為對於顯示資料(PD17-0)。藉此，顯示動作、RAM 存取動作自系統·介面 601 與內部時脈產生電路(CPG)630 被切換為動態畫介面之外部顯示介面模組 620。

又，在圖 9，參照符號 602 為閘驅動器·介面(串列)、603 為索引寄存器(IR)、604 為控制寄存器(CR)、607 為進行位元單位運算處理之位元操作電路、608 為讀取(read)資料鎖存電路、609 為寫入(write)資料鎖存電路。

又，參照符號 623, 624, 626 為鎖存電路、625 為交流化電路、627 為驅動電路，以構成顯示驅動電路(在此為液體驅動電路)64。且，640 為伽馬( $\gamma$ )調整電路、650 為色調電壓產生電路，可構成對於液晶面板之顯示資料處理電路。又，位元操作電路 607 是執行位元單位運算處理及位元單位換排操作所需，因此不需該功能時可省略之。

接著，說明系統·介面與應用·介面之切換寄存器的詳細。表 1 為顯示圖 9 所說明 RAM 存取切換寄存器 (RM)605 之模式設定狀態。又，表 1 將該寄存器標記為 RAM 存取模式寄存器。

[表 1]

RM	執行 RAM 存取之介面
0	系統介面/VSYNC 介面
1	RGB 介面

又，表 2 為顯示相同圖 9 所說明顯示動作切換寄存器 (DM)621 之模式設定狀態。又，表 2 將該寄存器標記為顯示動作模式寄存器。

[表 2]

DM1	DM0	執行顯示動作之介面
0	0	內部時脈動作
0	1	RGB 介面
1	0	VSYNC 介面
1	1	設定禁止

而，表 3 為 RAM 存取切換寄存器(RM)與顯示動作切換寄存器(DM)之組合設定所致各種顯示動作模式之狀態說明圖。

[表 3]

顯示狀態	動作模式	RAM 存取設定(RM)	顯示動作模式(DM1-0)
靜態畫顯示	僅內部時脈動作	系統介面 (RM=0)	內部時脈動作 (DM1-0=00)
動態畫顯示	RGB 介面(1)	RGB 介面 (RM=1)	RGB 介面 (DM1-0=01)
動態 3 顯示中的靜態畫領域重寫	RGB 介面(2)	系統介面 (RM=0)	RGB 介面 (DM1-0=01)
動態畫顯示	VSYNC 介面	系統介面 (RM=0)	VSYNC 介面 (DM1-0=10)

如表 1 所示，RAM 存取切換寄存器(RM)係設定對於內藏顯示記憶體(圖形 RAM)進行存取之介面切換。將該 RAM 存取切換寄存器(RM 寄存器)之設定以「RM 之設定狀態」說明之，「RM=0」時僅自系統介面能向記憶體 GRAM 進行顯示資料之寫入。又，「RM=1」時，僅自應用·介面(動態畫介面表 1 之 RGB 介面)能向記憶體 GRAM 進行寫入。

表 2 所示顯示動作切換寄存器(DM 寄存器)為二位元設定，可切換顯示動作模式。將該 DM 寄存器之設定以「DM 之設定狀態」加以說明。「DM=00」時即進行內藏



時脈之顯示動作。又，「DM=01」時由動態畫介面(RGB 介面)進行顯示動作。又，「DM=10」時呈 VSYNC 介面所致顯示動作，藉僅 RGB 介面時之 VSYNC 信號與內藏部件進行顯示動作。又，「DM=11」之設定被禁止。

如是，將介面之切換利用 RAM 存取切換寄存器與顯示動作切換寄存器之兩個寄存器(RM 寄存器、DM 寄存器)予以獨立控制。如表 3 之綜合標記，藉兩個寄存器之設定狀態以切換顯示動作，而能以各種顯示模式動作。又，表 3 卻將「DM 之設定狀態」如(DM1-0=00)加以標記。

圖 10 為具有系統·介面與應用·介面以進行內藏記憶體所致資料傳送之液晶控制器·驅動器的實施例構成與其動作說明圖。又，圖 11 為圖 10 之液晶控制器·驅動器所致靜態畫顯示模樣說明用模式圖。在本實施例，靜態畫資料等輸入之系統·介面(基帶·介面)41 及為動態畫介面之應用·介面 42，皆將其資料容納於顯示記憶體之內藏 RAM 記憶體(顯示記憶體 M)63。

垂直同步信號 VSYNC 為將顯示動作之畫面起頭予以顯示的時序信號，水平同步信號 HSYNC 為將顯示動作之線週期予以顯示的時序信號，點時脈 DOTCLK 卻成為以像素單位時脈進行動態畫介面即應用·介面(APP)42 所致顯示動作之基準時脈。應用·處理機 42 則同步於該點時脈 DOTCLK 將圖像資料予以傳送。又，允許信號 ENABLE 是顯示各像素資料為有效之信號。傳送資料乃僅在該允許信號 ENABLE 為有效時被寫入於顯示記憶體

(M)63。

即，如圖 11 所示，在畫面之 RAM 資料顯示領域(靜態畫顯示領域)SSDA 內的允許信號 ENABLE 為有效領域之動態畫顯示領域 MPDA 顯示動態畫顯示資料 PD17-0。又，畫面上下設有後沿期間(BP3-0)與前沿期間(FP3-0)，其間設有顯示期間(NL4-0)。

圖 12 為將系統·介面與應用·介面之切換動作以顯示畫面狀態加以顯示的說明圖。即顯示以系統·介面之動作顯示靜態畫 FS，以應用·介面之動員顯示動態畫 MP1，MP2，……MP10，……MP N 的模樣。在行動電話，動態畫顯示之執行時間以執行顯示時間視之理應較少。因此，占據大多數之靜態畫顯示時藉「系統介面+內部時脈所致顯示」而呈低消耗電力之動作。

且，僅在進行動態畫顯示時，如上述切換各寄存器(RM、DM)促使應用·介面(動態畫介面)呈有效。藉此，可將資料之使用傳送電力的介面使用期間予以最小限度化，以圖系統全體之電力消耗低減化。又，包括寄存器設定的本系統之指令設定卻僅由系統·介面才可能。惟，亦可設成經由另別進行指令設定。

圖 13 為本發明之其他實施例說明圖，亦是動態畫緩衝動作之執行電路構成說明用方塊圖。上述圖 5 與圖 6 說明之圖像顯示系統在動態畫顯示時(應用·介面使用時)，係將顯示資料逐次容納於行記憶體進行。因此，需要經常繼續傳送顯示資料。本實施例卻在動態畫介面(應用·介

面 (APP)42) 使用時將顯示資料全部容納於 RAM 記憶體 (M)63，且將所容納顯示資料隨著動態畫介面 (63) 輸入之同步信號 (VSYNC、HSYNC、DOTCLK、ENABLE) 予以讀取並輸出至液晶面板，進行顯示之。對於內藏 RAM 記憶體 (M)63 之存取切換乃由存取模式寄存器 (RM 寄存器)605 執行。

圖 14 為圖 13 電路構成之動態畫緩衝動作的動態畫資料傳送模樣說明用模式圖。在僅使用上述圖 5 所說明行記憶體之動態畫顯示，非經常傳送動態畫資料不可。然現狀之行動電話，其動態畫顯示時之一秒鐘訊框 (Frame) 數為 10~15。是故，將一秒鐘之顯示訊框數設為 60 訊框時，畫面更新即需每四訊框進行一次。亦即，四訊框期間在顯示相同畫面。

將現狀行動電話之動態畫以圖 5、圖 6 所說明構成進行時，由於在四訊框之同一畫面顯示期間中需進行資料傳送，致因資料傳送而增加消耗電力。本實施例，係進行將全部動態畫資料容納於內藏 RAM 記憶體之動態畫緩衝，因此僅在畫面更新時進行資料傳送，以更新內藏記憶體之顯示資料。然後在同一畫面顯示期間並不進行自系統側之資料傳送，僅將容納於記憶體之顯示資料讀取加以顯示。藉此，動態畫資料之傳送次數，在上述例之動態畫 15 訊框/秒、訊框頻率 60Hz 時，比起習知可削減呈 1/4。

本發明亦可僅對動態畫顯示領域 MPDA 嵌入於如上述說明畫面之 RAM 資料顯示領域 (靜態畫顯示領域)SSDA 內

時的動態畫顯示領域之選擇領域進行該動態畫資料傳送。圖 15 為可實現本發明動態畫傳送之電路構成一實施例說明用方塊圖。又，圖 16 為僅對圖 15 液晶控制器·驅動器選擇領域進行靜態畫顯示之模樣說明用顯示圖。

未使用動態畫緩衝，且使用液晶面板一部分進行動態畫顯示時，需自動態畫介面向動態畫顯示領域 MPDA 以外之包括靜態畫顯示領域 SSDA 經常傳送顯示資料。因此，增加資料傳送數並增加消耗段力。在本實施例之選擇領域傳送方式，自動態畫介面傳送之顯示資料，卻僅能將動態畫顯示領域 MPDA 之顯示資料加以傳送。

選擇領域傳送方式乃是事先將靜態畫資料寫入於顯示記憶體，自動態畫介面僅對由 ENABLE 信號所指示顯示記憶體部分進行寫入顯示資料。藉此，可在顯示記憶體上合成靜態畫與動態畫，於顯示動作同時予以讀取在液晶面板 13 顯示之。如是，依據本實施例，係可選擇性指定動態畫顯示領域，致能以動態畫領域分相當之最小限資料傳送進行動態畫顯示，而可減低資料傳送時之消耗電力。又，以上並非在限定行動電話之顯示裝置，對於個人電腦或顯示監控器等大尺寸顯示裝置亦同樣可適用之。

圖 17 為本發明效果說明用之上述各資料傳送方式的動態畫資料傳送數比較圖。又，圖 17 是以液晶面板尺寸 176×240 點、動態畫尺寸為 QCI F 尺寸(144×176 點)、動態畫訊框數 15 訊框/秒(fps)、訊框頻率 60Hz 之液晶顯示裝置進行比較者。由圖 17 可知，(a)僅動態畫介面(無內藏

記憶體)時為  $176 \times 240 \times 60$  訊框 = 2.5 M 次傳送/秒，(b)動態畫緩衝方式為  $176 \times 240 \times 15$  訊框 = 633 K 次傳送/秒，(c)動態畫緩衝方式 + 選擇動態畫領域傳送方式呈  $144 \times 176 \times 15$  訊框 = 380 K 次傳送/秒。

因此，資料傳送量，(b)動態畫緩衝方式對於(a)僅動態畫介面時可減低約 25%，(c)動態畫緩衝方式 + 選擇動態畫領域傳送方式對於(a)僅動態畫介面時可減低約 15%。

圖 18 為本發明更其他實施例說明圖，亦是動態畫顯示中靜態畫領域之顯示重寫方式說明用模式圖。如圖 9 之具體說明，本發明液晶控制器、驅動器係以寄存器進行靜態畫介面與動態畫介面之切換，又，能執行圖 13 以後所說明之動態畫緩衝，故可實行動態畫顯示中靜態畫領域之顯示重寫。

如圖 18 所示，在顯示畫面顯示動態畫時，亦需更新如行動電話之圖符標示(時脈、電波狀況)等。在此，將郵件到達顯示 SIS 顯示於畫面之靜態畫顯示領域時為例加以顯示。動態畫緩衝方式之顯示資料重寫則為畫面更新時。其他期間僅進行顯示動作。如上述，靜態畫顯示模式與動態畫顯示模式之切換由寄存器(顯示動作切換寄存器(DM)、RAM 存取切換寄存器(RM))進行。且，該切換可將顯示動作與對於記憶體之存取分別予以獨立切換。

因此，本實施例即如圖 18 之動作波形所示，在動態畫顯示之畫面更新時以外期間，僅 RAM 存取將 RAM 存

取切換寄存器(RM)以「=0」切換為系統·介面，而更新靜態畫顯示領域之資料。並在該靜態畫顯示領域之更新期間 TS 結束時分將該 RAM 存取切換寄存器(RM)設為「=1」。且在該靜態畫顯示領域之更新期間 TS，將顯示動作切換寄存器(DM)設於「=1」繼續自動態畫介面之顯示。藉此，雖在動態畫顯示中亦能更新靜態畫顯示領域，可實現更加柔軟之顯示形態。

圖 19 為本發明更其他實施例說明圖，亦是採用表 2 及表 3 之 VSYNC 介面時之液晶控制器·驅動器與其周邊電路構成例說明用方塊圖。控制記憶體(M)之寫入的讀取位址產生電路(SAG)由系統介面加以控制，控制記憶體(M)之讀取的顯示位址產生電路(DAG)之位址產生時序乃由應用處理機 42 之垂直同步信號 VSYNC 予以控制。此時，顯示位址產生電路(DAG)以 VSYNC 有效電平被重設，且具有可計數內藏時脈電路 CLK 所發生時脈信號之計數器，該計數器之輸出被利用為顯示位址 DA。此構成時，幾乎不必變更習知系統可進行動態畫資料之顯示。又，自系統介面側之動態畫資料寫入速度則需要比依據內藏時脈發生電路 CLK 之時脈信號的顯示動作更為十分高速予以進行。其他構成與動作卻與圖 3 所說明者相同。

在本實施例之構成，藉控制以應用處理機 42 之垂直同步信號 VSYNC 寫入於顯示記憶體(M)之顯示資料讀取開始時分，係可使圖像顯示同步於畫面掃描時序，不致自畫面途中進行圖像更新。因此，在畫面更新中發生畫面閃

爍。

又，以上雖藉實施例以說明本發明，惟本發明並非被限定於上述實施例構成，可不脫逸本發明技術思想，實行各種變形。

### 發明之效果

如上說明，依據本發明，由於將動態畫顯示時之更新畫面同步於訊框進行，致更新途中之顯示並無閃爍，又可減低動態畫顯示時之顯示資料傳送數，故使用本發明顯示驅動控制裝置之系統全體可減低消耗電力。

又，將靜態畫・正文・系統・I/O 匯流排・介面，與可輸入自圖像資料處理裝置之動態圖像資料的外部顯示介面切換及圖像顯示記憶體之存取構成爲能予以獨立控制，故可選擇適合顯示內容之顯示模式。

且，藉以動態畫顯示模式及靜態畫顯示模式切換對應之介面，致可有效地活用個介面之功能，而可減低系統全體之消耗電力。

### 【符號說明】

- 1：驅動控制裝置
- 2：聲音介面
- 3：高頻介面
- 4：圖像處理機
- 41：基帶處理機

- 411：數位·信號·處理裝置
- 412：ASIC
- 413：個人電腦 MPU
- 42：應用處理機
- 421：動態畫對應處理裝置
- 422：液晶顯示控制器
- 5：記憶體
- 6：液晶控制器·驅動器
- 61：寫入位址產生電路
- 62：顯示位址產生電路
- 63：顯示記憶體
- 64：液晶驅動電路
- 65：內藏時脈發生電路
- 600：驅動器晶片
- 601：系統介面
- 602：閘驅動器介面(串列)
- 603：索引寄存器
- 604：控制寄存器
- 605：RAM 存取切換寄存器
- 606：位址計時器
- 607：位元操作電路
- 608：讀取資料鎖存電路
- 609：寫入資料鎖存電路
- 610：圖形 RAM



620：外部顯示介面

621：顯示動作切換寄存器

622：時序發生電路

623，624，626：鎖存電路

625：交流化電路

627：驅動電路

630：內部時脈產生電路

● 640：伽馬( $\gamma$ )調整電路

650：色調電壓產生電路

7：靜態畫·正文·系統·I/O 匯流排·介面

8：動態畫介面

9：麥克風

10：揚聲器

11：電視攝影機

12：天線

● 13：液晶面板

## 申請專利範圍

1. 一種顯示系統，係包含：顯示面板，及結合於顯示面板，且形成於半導體晶片的驅動控制裝置，及圖像資料處理裝置，其特徵為：

前述驅動控制裝置係具有：

資料端子，其係以能夠接受資料的方式結合；

第 1 端子，其係以能夠接受垂直同步信號的方式結合；

第 2 端子，其係以能夠接受水平同步信號的方式結合；

第 3 端子，其係以能夠接受點時脈的方式結合；

介面，其係接合於上述資料端子、上述第 1 端子、上述第 2 端子及上述第 3 端子，包含第 1 介面及第 2 介面；

時脈產生電路，其係產生內部時脈信號；

記憶體，其係儲存有應顯示於顯示面板的圖像資料；

源極驅動器，其係結合於上述記憶體的輸出，根據從上述記憶體讀出的圖像資料來對上述顯示面板供給圖像資料；

第 1 寄存器，其係具有：可使上述記憶體同步於上述內部時脈信號而讀出的第 1 狀態，或可使上述記憶體同步於上述垂直同步信號、水平同步信號及上述點時脈而讀出的第 2 狀態；及

第 2 寄存器，其係具有：可使經由上述資料端子來供給至上述第 2 介面的上述靜態畫資料寫入至上述記憶體的

第 1 狀態，或可使經由上述資料端子來供給至上述第 1 介面的上述動態畫資料寫入至上述記憶體的上述第 2 狀態。

2.如申請專利範圍第 1 項之顯示系統，其中，上述第 1 介面為動態畫介面，上述第 2 介面為系統介面。

3.如申請專利範圍第 2 項之顯示系統，其中，上述動態畫介面為 RGB 介面。

4.如申請專利範圍第 1 項之顯示系統，其中，上述第 1 寄存器為上述第 1 狀態，且上述第 2 寄存器為上述第 1 狀態時，上述資料係包含靜態畫資料，

上述第 1 寄存器為上述第 2 狀態，且上述第 2 寄存器為上述第 2 狀態時，上述資料係包含動態畫資料，

上述第 1 寄存器為上述第 2 狀態，且上述第 2 寄存器為上述第 1 狀態時，上述資料係包含靜態畫資料。

5.如申請專利範圍第 4 項之顯示系統，其中，上述第 1 寄存器係以 2 位元所構成，

上述第 1 寄存器的上述第 1 狀態為 00，

上述第 1 寄存器的上述第 2 狀態為 01，

上述第 2 寄存器的上述第 1 狀態為 0，

上述第 2 寄存器的上述第 2 狀態為 1。

6.如申請專利範圍第 5 項之顯示系統，其中，上述第 1 寄存器更可設定第 3 狀態，其係可使上述記憶體同步於上述垂直同步信號及上述內部時脈信號而讀出，

上述第 1 寄存器為上述第 3 狀態，上述第 2 寄存器為上述第 1 狀態時，上述資料係包含動態畫資料。

7.如申請專利範圍第 6 項之顯示系統，其中，上述第 1 寄存器的上述第 3 狀態為 10。


8.如申請專利範圍第 1 項之顯示系統，其中，上述驅動控制裝置更具有：結合於上述介面，應被供給允許信號的第 4 端子，

上述允許信號係具有活性狀態及非活性狀態，

經由上述資料端子來供給至上述第 1 介面的上述資料係按照上述允許信號的上述活性狀態來寫入至上述記憶體。


9.如申請專利範圍第 1 項之顯示系統，其中，上述驅動控制裝置更具有：結合於上述第 2 介面，分別被供給晶片選擇信號、寄存器選擇信號及寫入信號的複數的外部端子。

第 1 圖




圖式


第 2 圖



第 3 圖




第 4 圖







第 5 圖




第 6 圖




第 7 圖




第 8 圖




第9圖



第10圖




# 第11圖




- VSYNC : 垂直同步信號
- HSYNC : 水平同步信號
- DOTCLK : 點時鐘
- ENABLE : 資料賦能信號
- PD17-0 : RGB(6:6:6)顯示資料

第12圖







第13圖




第14圖



第15圖




## 第16圖




VSYNC : 垂直同步信號  
 HSYNC : 水平同步信號  
 DOTCLK : 點時鐘

ENABLE : 資料賦能信號  
 PD17-0 : RGB(6:6:6)顯示資料

# 第17圖



第18圖



(a)

(b)

131

131

SIS

VSYNC

ENABLE

DOTCLK

PD17-0

系統介面

DM=1 RM=1

DM=0 RM=0

DM=1 RM=1

DM=0 RM=0

TM

TM

TS

動態畫面


靜態畫

動態畫 1


靜態畫

動態畫 2

第19圖




第20圖






第21圖



第22圖



第23圖

