



(12) 发明专利

(10) 授权公告号 CN 1797921 B

(45) 授权公告日 2010.05.05

(21) 申请号 200510105126.6

US 5625541 A, 1997.04.29, 全文.

(22) 申请日 2005.09.22

JP 2002-262561 A, 2002.09.13, 全文.

(30) 优先权数据

CN 1296661 A, 2001.05.23, 全文.

11/025, 129 2004.12.29 US

审查员 李路

(73) 专利权人 雅达电子国际有限公司

地址 中国香港

(72) 发明人 A·M·奎塔延

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 邵亚丽

(51) Int. Cl.

H02M 3/28 (2006.01)*H02M 7/12* (2006.01)*H02M 7/217* (2006.01)

(56) 对比文件

CN 1381942 A, 2002.11.27, 全文.


权利要求书 2 页 说明书 5 页 附图 4 页

(54) 发明名称

低输出电压的有源钳位正向变换器的同步整流器驱动电路

(57) 摘要

本发明公开了一种用于同步整流器的驱动电路，驱动电路中的变压器带有主次级线圈和辅助次级线圈。第一开关和第二开关均有两个接线端，第一开关的一个接线端被连接到主线圈的第一端，第二开关的一个接线端被连接到主线圈的第二端，第一开关和第二开关的每个剩余接线端被连接在一起。第三开关连接于主线圈的第二端和辅助线圈的第一端之间，其中第三开关周期性地闭合以将主线圈和辅助线圈串联起来，连接的主线圈和辅助线圈所提供的驱动电压被用于控制第一开关和第二开关中的至少一个。



1. 一种同步整流器驱动电路，包括：

带有主次级线圈和辅助次级线圈的变压器；

第一开关和第二开关，它们均有一对接线端，所述第一开关的一个接线端被连接到所述主次级线圈的第一端，所述第二开关的一个接线端被连接到所述主次级线圈的第二端，所述第一开关和所述第二开关的各剩余接线端被连接在一起；以及

被连接于所述主次级线圈的第二端和所述辅助次级线圈的第一端之间的第三开关，其中所述第三开关在负周期期间闭合以将所述主次级线圈和所述辅助次级线圈串联起来，在负周期期间被连接的所述主次级线圈和辅助次级线圈所产生的驱动电压被用于控制所述第一开关，并且其中在正周期期间所述第三开关断开，所述主次级线圈所产生的驱动电压被用于驱动所述第二开关。

2. 如权利要求 1 所述的驱动电路，进一步包括能量存储设备，它的第一端连接到所述第一和第二开关的剩余接线端，所述能量存储设备被所述驱动电压充电以经由所述能量存储装置的第二端来提供偏置电压。

3. 如权利要求 2 所述的驱动电路，进一步包括第一整流器，它与所述能量存储设备串联，所述第一整流器防止所述能量存储设备通过所述辅助次级线圈放电。

4. 如权利要求 3 所述的驱动电路，进一步包括第二整流器，它被连接于能量存储设备与所述主次级线圈之间，所述第二整流器防止所述能量存储设备通过所述主次级线圈放电。

5. 如权利要求 3 所述的驱动电路，其中所述第一整流器在所述辅助次级线圈的负周期导通。

6. 如权利要求 4 所述的驱动电路，其中所述第二整流器在所述主次级线圈的正周期导通。

7. 如权利要求 1 所述的驱动电路，进一步包括用于在正周期期间关断所述第一开关的第四开关，该第四开关被连接于所述第一开关的剩余接线端和栅极之间，所述第四开关的栅极被连接到所述主次级线圈的第一端。

8. 如权利要求 7 所述的驱动电路，其中所述第四开关包括连接到所述辅助次级线圈的第二端的第一接线端和接地的第二接线端。

9. 如权利要求 2 所述的驱动电路，其中所述能量存储设备是电容器。

10. 一种同步整流器驱动电路，所述驱动电路包括：

带有主次级线圈和辅助次级线圈的变压器；

电路，该电路在负周期期间将所述主次级线圈和所述辅助次级线圈串联起来；

第一开关和第二开关，它们各自的第一接线端分别连接到所述主次级线圈的第一、二端，所述第一开关被连接于参考端与所述主次级线圈的第一端之间，所述第二开关被连接于参考端与所述主次级线圈的第二端之间；以及

其中驱动电压是跨越在负周期期间被串联的所述主次级线圈和辅助次级线圈所产生的，所述驱动电压被用于控制所述第一开关；并且

其中，在正周期期间所述电路断开，所述主次级线圈所产生的驱动电压被用于驱动所述第二开关。

11. 如权利要求 10 所述的驱动电路，进一步包括被所述驱动电压充电的能量存储设

备,所述能量存储设备提供偏压。

12. 如权利要求 11 所述的驱动电路,进一步包括与所述能量存储设备串联的第一整流器,所述第一整流器防止所述能量存储设备通过所述辅助次级线圈放电。

13. 如权利要求 12 所述的驱动电路,进一步包括被连接于能量存储设备与所述主次级线圈之间的第二整流器,所述第二整流器防止所述能量存储设备通过所述主次级线圈放电。

14. 如权利要求 12 所述的驱动电路,其中所述第一整流器在所述辅助次级线圈的负周期导通。

15. 如权利要求 13 所述的驱动电路,其中所述第二整流器在所述主次级线圈的正周期导通。

16. 如权利要求 10 所述的驱动电路,进一步包括用于在正周期期间关断所述第一开关的第三开关,该第三开关被连接于所述第一开关的参考端和栅极之间,所述第三开关的栅极被连接到所述主次级线圈的第一端。

17. 如权利要求 11 所述的驱动电路,其中所述能量存储设备是电容器。

18. 一种用于在包括变压器和同步整流器电路的开关电源中驱动所述同步整流器电路的方法,所述变压器带有主次级线圈和辅助次级线圈,所述同步整流器电路与所述主次级线圈相连,所述方法包括 :

在负周期期间串联所述主次级线圈与辅助次级线圈以在它们两端提供驱动电压;

在负周期期间将所述驱动电压应用于所述同步整流器电路的续流晶体管;以及

在正周期期间将所述主次级线圈两端的电压应用于所述同步整流器电路的自驱动晶体管。

低输出电压的有源钳位正向变换器的同步整流器驱动电路

技术领域

[0001] 本发明通常涉及具有同步整流器的开关电源,更具体地涉及自驱动同步整流器。

背景技术

[0002] 在正向变换器技术中,已知的是用变压器的次级输出直接驱动同步整流器和续流 MOSFET。但是,在低输出电压或高密度的应用中,与这种结构典型提供的效率相比,设计者倾向于具有更高效率的电路。

[0003] 在提供高输出电压的 DC-DC 变换器中用变压器的单独次级线圈直接驱动同步整流器和续流 MOSFET 是可以令人满意的,但是低输出电压的 DC-DC 变换器通常需要不同的驱动模式以提高效率。一个不同驱动模式的例子包括使用带有主次级线圈和至少一个匝数比高于主次级线圈的辅助次级线圈的变压器。较高匝数比的辅助线圈用来为同步整流器和续流 MOSFET 提供驱动电压。但是,在使用平面型变压器的和 / 或具有诸如工业标准的 1/8 或者 1/16 砖形因数的紧凑外形尺寸的 DC-DC 变换器设计中不需要使用匝数比大于 1 : 1 的变压器。

[0004] 产生偏压是使用平面型变压器的设计和 / 或紧凑设计中可能出现的另一个问题。此外,用一个有高次级输出电压的大型变压器,可以将偏压从主次级线圈中分接出来。但是在低输出电压的应用中需要采取其它方案。

发明内容

[0005] 本发明致力于一种驱动电路,电路中的变压器有主次级线圈和辅助次级线圈。第一开关和第二开关分别有至少一对接线端,第一开关的接线端被连接到主线圈的第一端,第二开关的接线端被连接到主线圈的第二端,第一开关的剩余接线端和第二开关的剩余接线端被连接在一起。第三开关连接于主线圈的第二端和辅助线圈的第一端之间,其中第三开关周期性地闭合以将主线圈和辅助线圈串联起来,该连接的主线圈和辅助线圈所形成的驱动电压被用于控制第一开关和第二开关中的至少一个。

[0006] 另一方面,本发明提供了含有带主线圈和辅助线圈的二次侧的变压器的驱动电路,和周期性地串联主线圈和辅助线圈的装置。第一开关和第二开关各有一个连接到主线圈相应端的接线端,第一开关和第二开关被跨接于周期性串联的主线圈和辅助线圈之间。驱动电压是在周期性串联的主线圈和辅助线圈两端所形成的,被用于控制第一开关和第二开关中的至少一个。

[0007] 另一方面,本发明提供了一种在开关电源中驱动同步整流器电路的方法,这里的电源包含带有主次级线圈和辅助次级线圈的变压器以及连接到主次级线圈的同步整流器电路。该方法包括周期性地串联主次级线圈与辅助次级线圈,以在它们两端形成驱动电压,并将该驱动电压应用于同步整流器电路。

[0008] 再一方面,本发明提供了用于自驱动同步整流器装置的偏置电源电路。该偏置电源电路包括带有主次级线圈和辅助次级线圈的变压器,和由主次级线圈和辅助次级线圈所

充电的能量存储设备。

[0009] 通过下文提供的详细说明,将会清楚本发明的其它适用领域。应该可以理解,当提到本发明的优选实施方式时,其详细说明和明确的例子只是用来举例的而不限定本发明的范围。

附图说明

- [0010] 通过详细说明和附图,将更充分地理解本发明,其中:
- [0011] 图 1 示出了本发明的驱动电路的示意图;
- [0012] 图 2a、2b、2c 示出了图 1 所示电路的栅极驱动信号的波形图;
- [0013] 图 3 示出了图 1 所示电路的效率曲线图;以及
- [0014] 图 4 示出了本发明的驱动电路多种实施方式中的另一实施方式。

具体实施方式

[0015] 下面的详细说明仅是在本质上的示例而不会限制本发明、其应用或使用。
[0016] 图 1 示出了自驱动同步整流器电路 10 的多种实施方式中的一种。变压器 T1 含有带有接线端 1 和 2 的初级线圈 12、带有接线端 3 和 4 的主次级线圈 14、以及带有接线端 5 和 6 的辅助次级线圈 16。变压器 T1 可以是带有匝数比均为 1 : 1 的次级线圈 14、16 的平面型变压器。主次级线圈的接线端 3 和辅助次级线圈的接线端 5 在电气上同相,如相位点所示。电源电压 +VIN 施加于接线端 1。接线端 2 通过开关晶体管 Q1 连接到电源参考电压 -VIN。接线端 2 还通过与次级开关晶体管 Q2 串联的电容器 C2 连接到电源参考电压 -VIN。电源电压 +VIN 是正的直流电压。

[0017] 晶体管 Q1 和 Q2 由控制电路控制,控制电路在本技术领域中是公知的,在图中未示出。控制电路为晶体管 Q1 的栅极提供脉冲宽度调制 (PWM) 控制信号。晶体管 Q2 的栅极接收 PWM 控制信号的逻辑补码。PWM 控制信号开启晶体管 Q1 的周期将被称为正周期。PWM 控制信号的补码开启晶体管 Q2 的周期将被称为负周期。在正周期期间,晶体管 Q1 开启而晶体管 Q2 关断,允许电流从初级线圈 12 流过。在负周期,晶体管 Q1 关闭而晶体管 Q2 开启,从而通过电容器 C2 将初级线圈的引脚 2 连接到电源参考电压 -VIN。电容器 C1 为电源电压 +VIN 提供简单的低通滤波。

[0018] 现在来关注一下连接到变压器 T1 的次级端的电路。主次级线圈 14 的接线端 3 连接到晶体管 Q4 的漏极。输出滤波器包括电感器 L1 和电容器 C5。晶体管 Q4 的源极连接到输出参考电压 -VOUT 和晶体管 Q3 的源极。晶体管 Q3 的漏极连接到主次级线圈 14 的接线端 4。晶体管 Q4 的栅极连接到辅助次级线圈 16 的接线端 6。晶体管 Q3 的栅极连接到主次级线圈 14 的接线端 3。晶体管 Q4 也可以称为续流晶体管,晶体管 Q3 也可以称为同步整流器。

[0019] 输出节点 +VOUT 跨接于电容器 C5。电阻器 R 代表电力负载。在输出节点 +VOUT 和输出参考节点 -VOUT 之间提供了输出电压。输出参考节点 -VOUT 连接到晶体管 Q3 的源极和晶体管 Q4 的源极。

[0020] 电容器 C4 的一个接线端连接到输出参考节点 -VOUT。电容器 C4 的另一接线端连接到整流器 CR2 的负极和整流器 CR3 的负极。整流器 CR2 的正极连接到主次级线圈 14 的

接线端 3。整流器 CR3 的正极连接到辅助次级线圈 16 的接线端 6。

[0021] 晶体管 Q5A 的源极连接到主次级线圈 14 的接线端 4。晶体管 Q5A 的漏极连接到辅助次级线圈 16 的接线端 5。晶体管 Q5A 的栅极连接到辅助次级线圈 16 的接线端 6。

[0022] 晶体管 Q5B 的漏极连接到辅助次级线圈 16 的接线端 6。晶体管 Q5B 的源极连接到输出参考节点 -VOUT。晶体管 Q5B 的栅极连接到主次级线圈 14 的接线端 3。晶体管 Q5A 和晶体管 Q5B 可以使用一个包含两个独立的 N 通道 MOSFET 的组件来实现。晶体管 Q5A 和晶体管 Q5B 之中的一个或两个也可以用周期性地串联主线圈和辅助线圈的其它装置来实现，例如数字控制开关、双极器件、或场效应器件。

[0023] 现在对变压器 T1 的次级端上的电路的操作进行说明。在正周期期间，正电压出现在主次级线圈 14 的接线端 3 和辅助次级线圈 16 的接线端 5。负电压出现在主次级线圈 14 的接线端 4 和辅助次级线圈 16 的接线端 6。正、负极性是相对于输出参考节点 -VOUT 来说的。

[0024] 辅助次级线圈 16 的接线端 6 上的负电压关断晶体管 Q4 和晶体管 Q5A。主次级线圈 14 的接线端 3 上的正电压开启晶体管 Q3。当晶体管 Q3 开启，电流从主次级线圈 14 的接线端 3 流过电感器 L1 并流过电阻器 R。该电流的一部分为电容器 C5 充电。电流从电阻器 R 和电容器 C5 流经晶体管 Q3 回到主次级线圈 14 的接线端 4。在主次级线圈 14 的接线端 3 出现的正电压还开启了晶体管 Q5B。晶体管 Q5B 使晶体管 Q4 的栅极放电，它在正周期的开始很快关断晶体管 Q4。在正周期期间，电容器 C4 通过整流器 CR2 充电。

[0025] 在负周期期间，负电压出现在主次级线圈 14 的接线端 3 和辅助次级线圈 16 的接线端 5。正电压出现在主次级线圈 14 的接线端 4 和辅助次级线圈 16 的接线端 6。正负极性是相对于输出参考节点 -VOUT 来说的。

[0026] 在主次级线圈 14 的接线端 3 上的负电压关断晶体管 Q3 和晶体管 Q5B。在辅助次级线圈 16 的接线端 6 上的正电压开启晶体管 Q5A。当晶体管 Q5A 开启时，它将主次级线圈 14 和辅助次级线圈 16 串联起来。因此辅助次级线圈 16 的接线端 6 上的正电压大小等于主次级线圈 14 的接线端 3 和 4 两端的电压与辅助次级线圈 16 的接线端 5 和 6 两端的电压之和。辅助次级线圈 16 的接线端 6 上的这个高正电压为晶体管 Q4 提供足够其开启的栅极 - 源极驱动电压。当晶体管 Q4 被开启时，它为电感器 L1 提供续流通路。

[0027] 在负周期期间，辅助次级线圈 16 的接线端 6 上的高正电压还经过整流器 CR3 为电容器 C4 充电。因此电容器 C4 在正、负周期被充电并将偏压提供给次级电路（未示出）。

[0028] 图 2A、2B 和 2C 示出了图 1 所示电路的一个实现在电源电压 +VIN 分别为 36V、48V 和 75V 时的栅极 - 源极波形图。图 1 所示电路被设计为 1/8 砖形因数并提供 1.2V 的最大输出电压和 25A 的最大输出电流 (I_{max})。最大占空因数为 42%，开关频率为 475KHz。晶体管 Q3 和 Q4 可以用 Vishay 公司提供的 Si7868 功率 MOSFET 来实现。在正周期 18 期间，晶体管 Q3 的栅极 - 源极电压在 +VIN 为 36V 时（图 2a）大约为 0.9V、在 +VIN 为 48V 时（图 2b）大约为 1.2V、及在 +VIN 为 75V 时（图 2c）大约为 1.8V。在负周期 20 期间，晶体管 Q4 的栅极 - 源极电压在 +VIN 为 36V 时大约为 5V、在 +VIN 为 48V 时大约为 4V、及在 +VIN 为 75V 时大约为 3.5V。

[0029] 图 3 示出了具有图 2 所示栅极 - 源极波形图的电路的总体效率。纵轴 30 表示效率。横轴 32 表示输出电流占 I_{max} 的百分比。绘制的曲线族示出了在电源电压 +VIN 分别

为 36V、48V 及 75V 时电路的效率。在全负载 +VIN 的范围内, 电路的效率比现有技术提高了 2–5%。

[0030] 图 4 示出了适于使用含有带辅助次级线圈 16' 的变压器 T2 的多种实施方式中的一种。辅助次级线圈 16' 的次级对初级线圈匝数比大于 1 : 1, 例如 2 : 1。应该注意为了描述与图 1 相似的元件, 这里将使用相同的附图标记。电路 40 的波形图和效率与图 1 所示的电路大致相似。

[0031] 主次级线圈 14 的接线端 3 连接到晶体管 Q4 的漏极。输出滤波器包括电感器 L1 和电容器 C5。晶体管 Q4 的源极连接到输出参考电压 -VOUT 和晶体管 Q3 的源极。晶体管 Q3 的漏极连接到主次级线圈 14 的接线端 4。晶体管 Q4 的栅极连接到辅助次级线圈 16' 的接线端 6。晶体管 Q3 的栅极连接到主次级线圈 14 的接线端 3。在一个可替换的适于使用 PWM 占空因数大于 50% 的配置中, 晶体管 Q3 的栅极更换为连接到辅助次级线圈 16' 的接线端 5。晶体管 Q4 也可以称为续流晶体管, 晶体管 Q3 也可以称为同步整流器。

[0032] 电阻器 R 代表电力负载, 并与电容器 C5 并联。在 +VOUT 和 -VOUT 接线端两端提供了输出电压。输出参考接线端 -VOUT 连接到晶体管 Q3 的源极和晶体管 Q4 的源极。

[0033] 电容器 C4 的一个接线端连接到输出参考电压 -VOUT。电容器 C4 的另一接线端连接到整流器 CR2 的负极和整流器 CR3 的负极。整流器 CR2 的正极连接到主次级线圈 14 的接线端 3, 整流器 CR3 的正极连接到辅助次级线圈 16' 的接线端 6。

[0034] 晶体管 Q5D 的源极连接到晶体管 Q4 的源极。晶体管 Q5D 的栅极连接到主次级线圈 14 的接线端 3。晶体管 Q5C 的源极连接到输出参考节点 -VOUT, 漏极连接到辅助次级线圈 16' 的接线端 5。晶体管 Q5C 的栅极连接到辅助次级线圈 16' 的接线端 6。

[0035] 现在对变压器 T2 的次级端上的电路的操作进行说明。本领域技术人员将理解, 变压器 T2 的初级端上的电路的操作如图 1 的相关说明所述。在正周期期间, 正电压出现在主次级线圈 14 的接线端 3 和辅助次级线圈 16' 的接线端 5。负电压出现在主次级线圈 14 的接线端 4 和辅助次级线圈 16' 的接线端 6。正、负极性是相对于输出参考节点 -VOUT 来说的。

[0036] 辅助次级线圈 16' 的接线端 6 上的负电压关断晶体管 Q4 和晶体管 Q5C。主次级线圈 14 的接线端 3 上的正电压开启晶体管 Q3。当晶体管 Q3 开启, 电流从主次级线圈 14 的接线端 3 流过电感器 L1 并流过电阻器 R。该电流的一部分为电容器 C5 充电。电流从电阻器 R 流经晶体管 Q3 回到主次级线圈 14 的接线端 4。在主次级线圈 14 的接线端 3 出现的正电压还开启了晶体管 Q5D。晶体管 Q5D 使晶体管 Q4 的栅极放电, 它在正周期的开始很快关断了晶体管 Q4。在正周期, 电容器 C4 通过整流器 CR2 充电。

[0037] 在负周期, 负电压出现在主次级线圈 14 的接线端 3 和辅助次级线圈 16' 的接线端 5。正电压出现在主次级线圈 14 的接线端 4 和辅助次级线圈 16' 的接线端 6。正负极性是相对于输出参考节点 -VOUT 来说的。

[0038] 在主次级线圈 14 的接线端 3 上的负电压关断晶体管 Q3 和晶体管 Q5B。在辅助次级线圈 16' 的接线端 6 上的正电压开启晶体管 Q5C。当晶体管 Q5C 开启时, 它为辅助次级线圈 16' 提供电流通路以通过整流器 CR3 为电容器 C4 充电。因此电容器 C4 在正和负周期被充电并将偏压提供给次级电路 (未示出)。

[0039] 因为辅助次级线圈 16' 的匝数比大于 1 : 1, 所以辅助次级线圈 16' 的接线端 6 上

产生足够开启晶体管 4 的电压。当晶体管 Q4 被开启时，它为电感器 L1 提供续流通路。

[0040] 对本发明的说明仅是本质上的示例，因此，不脱离本发明要旨的修改将包含在本发明的范围之内。这种修改不会被认为脱离本发明的精神和范围。




图 1




图 2a




图 2b




图 2c




图 3




图 4