



(12) 发明专利

(10) 授权公告号 CN 101625302 B

(45) 授权公告日 2011.05.11

(21) 申请号 200810040369.X

(56) 对比文件

(22) 申请日 2008.07.08

CN 1162190 A, 1997.10.15, 全文.

(73) 专利权人 中芯国际集成电路制造(上海)有限公司

JP 昭 64-84730 A, 1989.03.30, 全文.

地址 201210 上海市浦东新区张江路 18 号

JP 特开 2006-221961 A, 2006.08.24, 全文.

(72) 发明人 张启华 牛崇实 刘攀 李明

CN 1967774 A, 2007.05.23, 全文.

(74) 专利代理机构 北京集佳知识产权代理有限公司 11227

审查员 孙昕

代理人 李丽

(51) Int. Cl.

G01N 13/10(2006.01)

G01N 1/28(2006.01)

H01J 37/26(2006.01)

H01J 37/252(2006.01)


权利要求书 2 页 说明书 4 页 附图 7 页

(54) 发明名称

制备透射电子显微镜样品的方法

(57) 摘要

一种用于集成电路制造的样品分析的方法，比如通常被称为 DRAM 的动态随机存储器。所述方法也提供具有厚度、宽度和长度的集成电路芯片。在一个具体实施例中，所述集成电路芯片具有穿过所述厚度的部分的至少一个伸长结构，所述伸长结构垂直于所述宽度和长度。在一个具体实施例中，所述伸长结构具有结构宽度和结构长度，所述结构长度穿过所述厚度的竖向部分而延伸。所述方法包括以沿垂直于所述结构长度的方向的方式从所述厚度的部分去除一所述集成电路芯片的薄片。在一个具体实施例中，所述薄片是沿着所述结构长度穿过整个的所述一个伸长结构，以使得提供所述伸长结构的所述薄片的厚度的部分具有基本均匀的样品厚度。



1. 一种用于集成电路制造的样品分析的方法,包括:

提供具有厚度、宽度和长度的集成电路芯片,所述集成电路芯片具有沿所述厚度的方向延伸的至少一个伸长结构,所述伸长结构垂直于所述宽度的方向和长度的方向,所述伸长结构具有结构宽度和结构长度,所述伸长结构在所述结构长度的方向上穿过所述集成电路芯片的一个侧壁并沿所述厚度的方向而延伸,所述伸长结构为沟槽结构;

以沿垂直于所述结构长度的方向的方式从所述厚度的部分去除一前述集成电路芯片的薄片,所述薄片沿着所述结构长度的方向穿过整个的前述一个伸长结构,以使得提供所述伸长结构的所述薄片的厚度的部分具有基本均匀的样品厚度;以及

使用透射电子显微镜来采集所述薄片的部分的一个或多个图像。

2. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述均匀的样品厚度小于 0.1 微米。

3. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述伸长结构为电容结构。

4. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述伸长结构为层叠式通孔结构。

5. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述集成电路芯片还具有多个伸长结构,并且每个伸长结构平行于其它伸长结构。

6. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述去除的步骤是通过聚焦离子束来提供的。

7. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述伸长结构具有等于或大于 10 的结构长宽比。

8. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:所述伸长结构包括选自金属、电介质或多晶硅的材料。

9. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:还包括处理运用透射电子显微镜抓取的一个或多个图像。

10. 根据权利要求 1 所述的用于集成电路制造的样品分析的方法,其特征在于:还包括将源自所述一个或多个图像的信息应用于所述集成电路制造。

11. 一种用于集成电路制造的样品分析的方法,包括:

提供具有厚度、宽度和长度的集成电路芯片,所述集成电路芯片具有多个沿厚度方向延伸的伸长结构,所述伸长结构垂直于所述长度的方向和宽度的方向,每个伸长结构具有结构宽度和结构长度,所述伸长结构在所述结构长度的方向上穿过所述集成电路芯片的一个侧壁并沿所述厚度的方向而延伸,所述伸长结构为沟槽结构;

以沿垂直于每个伸长结构的方向的方式从所述厚度的部分去除一前述集成电路芯片的薄片,所述薄片沿着每个结构长度穿过每个整个的伸长结构,以使得每个伸长结构具有基本均匀的样品厚度;以及

使用透射电子显微镜采集透过所述薄片的部分的一个或多个图像。

12. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:所述基本均匀的样品厚度小于 0.1 微米。

13. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:每个

所述伸长结构为电容结构。

14. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:每个所述伸长结构为层叠式通孔结构。

15. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:每个所述伸长结构平行于其它伸长结构。

16. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:所述去除的步骤是通过聚焦离子束来提供的。

17. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:每个伸长结构具有等于或大于 10 的结构长宽比。

18. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:每个伸长结构包括选自金属、电介质或多晶硅的材料。

19. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:还包括对通过透射电子显微镜采集的所述一个或多个图像进行处理。

20. 根据权利要求 11 所述的用于集成电路制造的样品分析的方法,其特征在于:还包括将源自所述一个或多个图像的信息应用于所述集成电路制造。

制备透射电子显微镜样品的方法

技术领域

[0001] 本发明涉及集成电路和用于半导体器件制造的工艺。特别地，本发明提供了一种在集成电路器件制造中处理透射电子显微镜样品的方法和器件。但是应该认识到，本发明的适用范围要广泛得多。

背景技术

[0002] 集成电路已经将在单个硅片上制造的互连器件由几个发展到数百万个。目前，集成电路所提供的性能及复杂程度已远远超过了最初所想象的。为了提高复杂度和电路密度（即，在给定的芯片面积上能够封装的器件数量），最小的特征尺寸，也就是公知的器件“几何形状”，已经随着集成电路的发展变得更小。

[0003] 增加电路密度不仅提高了集成电路的复杂度和性能，而且为用户提供了较低的成本。一套集成电路生产设备可能要花费几亿甚至几十亿美元。每个生产设备都有一定的晶片生产量，而且每个晶片上都要有一定数量的集成电路。因此，通过把一个集成电路上的各个器件做得更小，就可以在每一个晶片上做更多的器件，这样可以增加生产设备的产量。使器件变小是一件非常具有挑战性的事，因为在集成电路制造的每一个工艺流程都有限制。也就是说，一个给定的工艺都有一个特征尺寸的下限，一旦低于这个下限，制造工艺或者器件的版图就需要修改。另外，随着对器件的速度要求越来越高，制造工艺的限制也与现有的工艺以及材料有关。而且，随着器件尺寸变得越来越小，特定的分析技术经常会失效，不能被有效应用。

[0004] 一个基于给定特征尺寸限制分析过程的例子是采用透射电子显微镜（TEM）分析集成电路器件和集成电路器件结构。这种透射电子显微镜分析技术通常依赖于样品准备以制作出“薄”且能够使用电子源成像的精确结构。随着器件特征尺寸越来越小，这种透射电子显微镜的样品准备变得难以执行。当特定器件的特征尺寸变得非常小时，难以获得精确的 TEM 图片。本说明书并且更具体地在下面将更详细地介绍现有 TEM 分析技术的这些以及其他局限。

[0005] 综上，需要一种改进的加工半导体器件的技术。

发明内容

[0006] 根据本发明，提供了加工集成电路以制造半导体器件的技术。特别地，本发明提供了一种在集成电路器件制造中处理透射电子显微镜样品的方法和器件。但是应该认识到，本发明的适用范围要广泛得多。

[0007] 在一个具体的实施例中，本发明提供了一种用于集成电路制造的样品分析的方法，比如通常被称为 DRAM 的动态随机存储器。该方法也提供具有厚度、宽度和长度的集成电路芯片。在一个具体实施例中，所述集成芯片具有穿过所述厚度的部分的至少一个伸长结构，所述伸长结构垂直于所述宽度和长度。在一个具体实施例中，所述伸长结构具有结构宽度和结构长度，所述结构长度穿过所述厚度的竖直部分而延伸。所述方法包括以沿垂直

于所述结构长度的方向的方式从所述厚度的部分去除一所述集成电路芯片的薄片。在一个具体实施例中，所述薄片沿着所述结构长度的方向穿过整个的所述一个伸长结构，以使得提供所述伸长结构的所述薄片的厚度的部分具有基本均匀的样品厚度。这个方法还包括使用透射电子显微镜来采集所述薄片的部分一个或多个图像。

[0008] 在一个可替代的具体的实施例中，本发明提供了一种用于集成电路制造的样品分析的方法，所述方法包括提供具有厚度、宽度和长度的集成电路芯片，所述集成电路芯片具有多个沿厚度方向的伸长结构，所述伸长结构垂直于所述长度和宽度，每个伸长结构具有结构宽度和结构长度，所述结构长度穿过所述厚度的竖向部分而延伸。所述方法包括以沿垂直于每个伸长结构的方向的方式从所述厚度的部分去除一所述集成电路芯片的薄片，所述薄片沿着每个结构长度穿过每个整个的伸长结构，以使得每个伸长结构具有基本均匀的样品厚度。本方法包括使用透射电子显微镜采集透过所述薄片的部分的一个或多个图像。

[0009] 通过本发明可以获得很多胜过传统技术的益处。例如，本技术提供了一种基于现有技术的简单可行的方法。在一些实施例中，所述方法提高了用于 TEM 分析的样品的分辨率。另外，所述方法提供了与现有工艺技术相兼容的工艺，无需对现有设备和工艺作本质修改。更适宜地，根据一个具体的实施例，本发明提供了一种改进的阵列布局形成的动态随机存储器的 TEM 样品。依赖于该实施例，可以获得一个或多个益处。本说明书和下文将更详细地介绍这些以及其他益处。

[0010] 上述所公开的样品分析的方法提供了一种基于现有技术简单可行的方法，由于运用传统方法所得的切片往往会出现上薄下厚，导致伸长结构下端的较厚区域无法获得清晰的透射电子显微镜图片。本发明的方法是沿垂直于结构长度的方向切下样品，所获得的样品的上、中、下厚度基本均匀，采用电子显微镜能够清晰地看到样品内的整个伸长结构的内部结构，获得的信息比较全面，从而有利于技术人员获取足够的信息进行下一步分析。

[0011] 本发明的方法沿垂直于结构长度的方向切下样品，所获得的电容样品的上、中、下厚度基本均匀，采用电子显微镜能够清晰地看到样品内的整个电容的介质层的内部结构，获得的信息比较全面，从而有利于技术人员获取足够的信息进行下一步分析。

[0012] 本发明的方法沿垂直于结构长度的方向切下样品，所获得的层叠式通孔结构样品的上、中、下厚度基本均匀，采用电子显微镜能够清晰地看到样品内的整个通孔的内部结构，获得的信息比较全面，从而有利于技术人员获取足够的信息进行下一步分析。

[0013] 参考详细的说明书和随后的附图可以更完整地理解本发明的各个附加的目的、特征和优点。

附图说明

- [0014] 图 1 是现有技术准备 DRAM 电容结构的 TEM 样品分析的方法简化示意图；
- [0015] 图 2 和图 3 是采用现有技术形成的样品的透射电子显微镜结果；
- [0016] 图 4 是根据本发明的一个实施例的准备样品方法的简化流程示意图；
- [0017] 图 5 是根据本发明的一个实施例的形成透射电子显微镜样品的方法的简化示意图；
- [0018] 图 6 和图 7 是根据本发明的一个实施例的形成的样品的透射电子显微镜结果。

具体实施方式

[0019] 根据本发明，提供了加工集成电路以制造半导体器件的技术。特别地，本发明提供了一种在集成电路器件制造中处理透射电子显微镜(TEM)样品的方法和器件。但是应该认识到，本发明的适用范围要广泛得多。

[0020] DRAM 器件通常具有较高的深宽比结构。为了获得大电容值，一些特殊电容结构，例如层叠式电容或者深沟槽，经常被应用于 DRAM 器件。对于深沟槽电容结构，沟槽通常非常深，有时深达 7 微米而只有 0.1 微米到 0.2 微米宽。为了采用透射电子显微镜检查沟槽结构的不同电容位置的电介质层厚度，沟槽的每个感兴趣的区域必须“薄”到能够用透射电子显微镜观察。也就是说，所述“薄”指使用透射电子显微镜有效产生图片的能力。然而，利用现有 TEM 样品准备方法难以获得能够自顶至底清晰概观深沟槽的 TEM 样品。例如，如果采用离子减薄方法获得薄样品，通常仅一半沟槽对于 TEM 观察足够薄。本说明书和下文将更详细地介绍现有的离子减薄技术的细节。

[0021] 仅仅作为一个实施例，图 1 是现有技术准备 DRAM 电容结构的 TEM 样品分析的方法的简化示意图。如图所示，所述 DRAM 电容结构 100 包括衬底 101，所述衬底 101 通常为单晶硅。衬底上具有多个沟槽结构 105，所述沟槽结构 105 是以阵列布局 109 排列。如图所示，每一个沟槽结构的深宽比非常大，宽度约为 0.1 微米而深度约为 7 微米。用现有的聚焦离子束方法（即从晶片表面 107 切割样品）难以形成所需薄膜，所述薄膜在每个电容的垂直方向的每个 7 微米范围内均要薄到能用 TEM 观察。采用现有的聚焦离子束技术，精确控制离子束的倾斜角度以避免样品穿透通常非常困难。

[0022] 图 2 和图 3 是现有技术形成的样品的透射电子显微镜结果。仅仅作为一个实施例，每一个样品在样品准备阶段已被自电容结构的顶部切割下来。如图所示，每个样品包含有多个沟槽结构，每一个沟槽结构在其上部附近（请见“顶部”）难以成像。为了相互参照目的，每一个样品都包括了参照线 A-A'，该参考线 A-A' 能够被映射回至图 1。

[0023] 根据本发明的一个具体实施例中，每一个沟槽都具有允许 TEM 高效和准确成像的均匀特性。根据一个具体的实施例中，本发明方法从沟槽结构的每一个伸长边区域开始样品制备。本说明书和下文将更详细地介绍本发明方法的进一步细节。

[0024] 根据本发明的一个实施例，用于集成电路器件制造的制备 TEM 分析用样品的方法如下：

[0025] 1. 提供集成电路芯片，所述芯片具有厚度、宽度和长度以及穿过所述厚度的部分的至少一个伸长结构，所述伸长结构垂直于所述宽度和所述长度，所述伸长结构具有结构宽度和结构长度，所述结构长度穿过所述厚度的竖直部分而延伸；

[0026] 2. 以沿垂直于所述结构长度的方向的方式从所述厚度的部分去除所述集成电路芯片的一薄片，所述薄片沿着所述结构长度的方向穿过整个的所述一个伸长结构；

[0027] 3. 使得提供所述伸长结构的所述薄片的厚度的部分具有基本均匀的样品厚度；

[0028] 4. 使用透射电子显微镜来采集所述薄片的部分一个或多个图像；

[0029] 5. 处理所述一个或多个图像；

[0030] 6. 在集成电路制造过程中运用来自一个或多个图像的信息；

[0031] 7. 执行其他所需步骤。

[0032] 根据本发明的一个实施例，上述顺序的步骤提供了一种方法。可以看出，根据本发

明的一个具体实施例,所述方法运用一系列包括制备集成电路部分用于 TEM 分析的步骤。在权利要求的范围内,增加几个步骤、减少一个步骤或多个步骤,或者以不同的顺序来安排一个步骤或多个步骤都是可选的方法。本说明书和下文将更详细地介绍本发明方法的进一步细节。

[0033] 图 4 是根据本发明的一个实施例的准备样品方法的简化流程示意图。所述流程图仅作为一个实施例,不应不适当当地限制权力要求的范围。本领域的普通技术人员将认识到许多变化、修改和替换。在一个具体实施例中,本发明提供了一种集成电路制造的样品的分析方法,例如:动态随机存储器,也称作 DRAM。如图所示,所述方法起始于“开始”步骤 401。所述方法还包括提供具有厚度、宽度和长度的集成电路芯片(步骤 403)且所述集路芯片可被支撑(步骤 405)。在一个具体的实施例中,所述芯片具有至少一个沿厚度部分伸长的结构,所述伸长结构垂直于集成电路芯片的长度和宽度。在一个具体实施例中,所述伸长结构具有结构宽度和沿垂直的厚度方向延伸的结构长度。本说明书和下文将更详细地介绍该结构的进一步细节。

[0034] 图 5 是根据本发明的一个实施例的形成透射电子显微镜样品的方法的简化示意图。这个示意图只是一个实施例,不应不适当当地限制权力要求的范围。本领域的普通技术人员将认识到许多变化、修改和替换。如图 5 所示,本发明方法包括将集成电路结构旋转 90 度以便于多个伸长结构的厚度垂直于切割方向 501,该步骤也图示于图 4 中步骤 407。

[0035] 回引图 4,所述方法包括支撑集成电路结构的步骤 409。所述方法包括以垂直于结构长度方向从集成电路芯片厚度部分去除一个薄片(步骤 411)。在一个具体的实施例中,所述薄片沿着所述结构长度的方向穿过整个的所述一个伸长结构。在一个具体的实施例中,随后对薄片进行一步或者多步的处理(步骤 413),以便加强 TEM 成像。

[0036] 在一个具体的实施方式中,所述方法还包括使用透射电子显微镜来采集所述薄片的部分一个或多个图像(步骤 415)。所述方法还包括处理所述采集的一个或多个图像以便检测任何缺陷或者与伸长薄膜的特性相关的其它信息(步骤 417)。所述方法采用经过处理的信息于集成电路制造,包括用于可靠性和 / 或其他失效分析方法。当然,可以有其它变化、修改和替换。所述方法终止于“终止”步骤 421。基于以上具体的实施例,本说明书和下文将更详细地介绍本发明的某些细节。

[0037] 图 6 和图 7 是根据本发明的一个实施例的制备样品的透射电子显微镜结果。图 6 和图 7 在此仅作为一个实施例,不应过度地限制权利要求的保护范围。本领域的一般技术人员可以认识到其他变化,修改和替换。如图 6 所示,本方法提供图片 600,其显示了若干清晰的伸长结构。如图 7 所示,所述方法也提供了如图所示的非常清晰的线条。这些插图仅仅是一些实施例,为根据本发明的方法提供。当然,还可能会有其他变化、修改以及替换。

[0038] 还应该明白,在此描述的例子和实施例仅用于说明,因此,各种显而易见的修改或变化将给予本技术领域内技术人员技术,且这些修改或变化应包括在本申请的精神和范围内并包括在所附权利要求的范围内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7