

# 公告本

申請日期	90.5.28
案號	90112809
類別	Hv/L 21/306, 21/318

A4  
C4

512454

(以上各欄由本局填註)

## 發明專利說明書

一、發明 名稱	中文	製造半導體裝置的方法
	英文	METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
二、發明 人	姓名	1. 駒井 尚紀 NAOKI KOMAI 2. 野上 毅 TAKESHI NOGAMI 3. 鬼頭 英至 HIDEYUKI KITO 4. 田口 充 MITSURU TAGUCHI 5. 安藤 勝己 KATSUMI ANDO
	國籍	1.-5. 皆日本
三、申請人	住、居所	1.-5. 皆 日本東京都品川區北品川六丁目七番35號
	姓名 (名稱)	日商新力股份有限公司 SONY CORPORATION
代表 姓名	國籍	日本
	住、居所 (事務所)	日本東京都品川區北品川六丁目七番35號
	代表 姓名	田中 啓介 KEISUKE TANAKA

裝

訂

線

(由本局填寫)

承辦人代碼：
大類：
I P C 分類：

A6  
B6

本案已向：

國(地區) 申請專利，申請日期： 案號： ， 有 無主張優先權

日本 2000年05月29日 特願2000-157542 有 無 主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝 訂 線

經濟部智慧財產局員工消費合作社印製

## 五、發明說明(1)

發明背景1.發明範疇

本發明與一種製造半導體裝置的方法有關。更特定言之，本發明與一種製造半導體的方法有關，本方法藉由應用一電鍍製程，在一絕緣膜上形成的凹陷部份內埋入接線材料，而形成一多層接線構造。

2.相關技藝說明

在傳統實務上，吾人廣泛使用鋁合金來組成大型積體電路(LSI)的接線材料。另一方面，相於此種實現LSI的構造更微細與操作速度更快的需求不斷成長，利用此種以鋁合金製成的接線材料，要確保此種效能特性足以實現更高的可靠度和更低的電阻率，實際上已變得很困難。為了解決這個問題，由於銅對電遷移的抵抗性較鋁合金為高，且電阻率較低，一種利用銅接線的技術已經引起人們的注意，且一些半導體裝置中已經引入銅接線。

一般而言，透過乾蝕刻製程，不易形成銅接線，因此透過狹縫形成銅接線的技藝，其前景極為看好。在透過狹縫形成銅接線的技藝中，吾人首先在一絕緣膜(沉積於由諸如二氧化矽組成的各層之間)上形成預定的狹縫，然後吾人將銅接線材料埋入狹縫內，接著實施化學機械研磨製程(叫做CMP製程)，而完成狹縫內部銅接線結構的形成。

實際上，人們已經引入許多種方法，將銅接線材料埋在狹縫內部，其中包括下列方法：例如電解電鍍法、化學氣體沉積法(CVD法)、濺鍍-重新流動法、高壓重新流動法、

## 五、發明說明(2)

非電解式電鍍法或類似方法。在這些將銅接線材料埋入狹縫的方法中，若從形成膜的速率、形成膜的成本、將形成之金屬材料的純度與黏著性質等角度來看，則上述的電解電鍍主要係用於製造半導體裝置。

下面描述此種執行電解電鍍法，而將銅接線材料埋入狹縫內部及連接它們的小孔之製程的範例。首先，吾人透過濺鍍製程，使氮化鈮(TaN)形成厚度為例如30奈米的薄膜。Ta<sub>2</sub>N<sub>5</sub>膜本身的功能為一障礙層，可阻止銅元素擴散到由二氧化矽組成的層間絕緣膜。其次，吾人透過濺鍍製程，使銅元素形成厚度為150微米的薄膜。當吾人在形成的銅膜上利用電解電鍍製程沉積銅元素時，它可做為種子膜。接著吾人施行電解電鍍製程，將銅元素藉由沉積埋入狹縫內。

其次，吾人除去沉積在層間絕緣膜上過多的銅元素，以形成同接線結構。傳統上，吾人藉由化學機械研磨製程除去過多的銅沉積物。為取代化學機械研磨製程，有人提議一種方法，在完成電解電鍍製程之後，實施電解拋光製程，以回蝕銅表面。執行電解拋光製程時，金屬表面的陽極會溶解於特定的溶液內，產生平滑、有光澤的表面。電解拋光法通常用來消除鋁元件和不銹鋼元件表面上的殘渣，以及將它們拋光。此外，電解拋光法也被用來在實際電鍍銅元件與銅合金元件之前，對它們進行預處理。

然而，為製造半導體元件所需的製程引入以上的電解拋光法時，此種方法的執行取決於基板表面上形成的圖案，因此會造成電鍍膜上產生此種微小臺階。例如，如圖5所示

### 五、發明說明(3)

，電鍍膜113產生了凹陷部份，對應於絕緣膜111上方之寬敞部份中的此種微小臺階S。另一方面，電鍍膜113本身在許多個別寬度狹窄的狹縫112N的正上方伸出，因而在其上也產生了微小臺階。

再者，如圖6所示，由於上述的微小臺階，即使吾人在執行電解拋光的過程中，已將此種應保持為寬狹縫112W(在絕緣膜111內形成)內部之接線材料的電鍍膜113過度拋光，仍有此種技術問題。反之，電鍍膜113仍保留在此種加入許多個別寬度狹窄之狹縫112N的區域上，又有其他的技術問題。如以上所述，一旦基板111上已局部產生此種微小臺階，在執行諸如微影等製程時，會造成聚焦精確度變差，還會造成疊加精確度也變差。此外，由於殘餘電鍍膜113(可使用為接線材料)的存在，在窄狹縫112N之間形成的接線組件，彼此之間會產生短路，這是另一個待解決的問題。

#### 發明概述

為完全解決上述的技術問題，本發明藉此提供一種製造半導體裝置的新穎方法。

根據本發明的第一較佳具體實施例，一種製造半導體裝置的方法，包括以下的一系列步驟：一啓始步驟，施行電鍍法，埋入在絕緣膜(在基板上形成)內形成的凹陷部份，而形成一接線材料膜；第二步驟，藉由保留此種接線材料膜(對應於絕緣膜上方形成狹縫的部份)，以減少上述接線材料膜的表面上局部產生的微小臺階；以及施行電解拋光製程，但仍單獨保留埋在凹陷部份(對應於形成狹縫的部份)內

## 五、發明說明(4)

部的接線材料膜，而從絕緣膜表面除去接線材料膜的最後步驟。

執行上述的第一種創造性方法，可消除接線材料膜表面上局部產生的此種微小臺階，但仍保留絕緣膜上需要的接線材料膜，接線材料膜的表面藉此被處理成一大致上平坦的狀況。其次，吾人施行一電解拋光製程，但仍單獨保留埋在凹陷部份內部的接線材料膜，以除去絕緣膜上的接線材料膜，並藉此使凹陷部份填滿被埋入的接線材料膜。如此可使吾人能單獨除去沉積於不需要之部份上的此種接線材料膜，但仍保留沉積於主要部份內的接線材料膜，因此能在狹縫內部適當地形成接線結構。此外，由於電解拋光法可省略一般用於執行化學機械研磨製程的昂貴研磨劑，吾人可用低廉的執行成本形成此種金屬接線結構。再者，電解拋光法也有一個優點，就是它可以避免在化學機械研磨製程中通常會產生的腐蝕。

根據本發明的第二較佳具體實施例，第二種製造半導體製造裝置的方法，包括透過電鍍製程形成接線材料膜，俾使其厚度為凹陷部份之深度的兩倍以上，以埋入基質上形成之絕緣膜內形成的凹陷部份；以及從絕緣膜表面除去接線材料膜，但仍單獨保留埋在凹陷部份之接線材料膜的最後步驟。

由於上述本發明的第二較佳具體實施例藉由提供凹陷部份深度兩倍以下的此種厚度，形成此種接線材料膜，以埋入基質上形成之絕緣膜內形成的凹陷部份，因此所得的接

## 五、發明說明(5)

線材料膜表面變成一大致上平坦的表面。再者，藉由從絕緣膜表面除去接線材料膜，但仍單獨保留埋在凹陷部份內部的接線材料膜，凹陷部份將填滿被埋入的接線材料膜。因此，吾人可除去沉積於不需要之部份上的此種接線材料膜，但仍保留沉積於主要部份上的接線材料膜，因此可以在狹縫內部適當地形成此種接線結構。

再者，因為電解拋光法可省略一般用於執行化學機械研磨製程的昂貴研磨劑，吾人可用低廉的執行成本形成此種金屬接線結構。再者，電解拋光法也有一個優點，就是它不會造成在化學機械研磨製程中通常會發生的腐蝕。

如以上所述，根據本發明之第一較佳具體實施例的一種製造半導體製造裝置的方法，在電解電鍍製程之後執行電解拋光製程時，吾人可藉由保留沉積於需要部份上的此種接線材料膜，而除去沉積於不需要之部份上的此種接線材料膜，因此吾人可以引入此種電解拋光製程，以組成填入接線材料的狹縫結構。由於電解拋光法可省略一般用於執行化學機械研磨製程的昂貴研磨劑，吾人可用低廉的執行成本形成此種金屬接線結構。再者，執行電解拋光製程的過程中，並不像化學機械研磨製程那樣會發生腐蝕。

根據本發明之第二較佳具體實施例的半導體製造裝置製造方法，由於埋入凹陷部份的接線材料膜形成了凹陷部份深度兩倍以上的此種厚度，吾人可將接線材料膜的表面研磨成大致上平坦的狀況。其次，吾人利用仍然單獨保留沉積於凹陷部份內部的此種接線材料膜，而除去沉積於絕緣

## 五、發明說明(6)

膜上的接線材料膜，因此可以單獨去除沉積於不需之部份上的此種接線材料膜，但仍保留沉積於需要部份上的此種接線材料膜，結果為吾人可以引入此種電解拋光製程，以提供一填入接線材料的狹縫結構。再者，因為電解拋光製程可省略一般用於執行化學機械研磨製程的昂貴研磨劑，吾人可用低廉的執行成本形成此種金屬接線結構。再者，電解拋光製程有此種優點，就是它完全不會產生腐蝕，此點與化學機械研磨製程的情況不同。

### 圖示簡述

圖1呈現一截面圖，顯示根據本發明的一較佳具體實施例，用於實作製造半導體製造裝置之方法的一種形式；

圖2呈現一截面圖，用於描述根據本發明的一較佳具體實施例，消除局部產生之微小臺階的方法；

圖3呈現一示意圖，示範根據本發明的一較佳具體實施例，在高流速下移動化學研磨溶液的一創造性方法；

圖4呈現一示意圖，表示根據本發明的一較佳具體實施例，用於實作製造半導體製造裝置之方法的一種實際形式；

圖5呈現一截面圖，描述製造半導體製造裝置的傳統方法現有的問題；以及

圖6呈現另一截面圖，解釋製造半導體製造裝置的傳統方法中現有的問題。

### 較佳具體實施例的詳細說明

參考圖1繪出的截面圖，根據本發明的一較佳具體實施例，用於實作一種製造半導體裝置之方法的一種形式將描述



## 五、發明說明(7)

於下。

如圖1A所示，首先吾人在半導體基板11上形成一預定元件(圖中未顯示)。其次，吾人在半導體基板11上形成一絕緣膜12。接著，吾人在預定位置上提供圖案的孔徑，透過微影技術形成一光阻圖案。再來，吾人使用光阻圖案做為蝕刻製程的遮罩，在整個絕緣膜12上形成許多個深度0.5微米的凹陷部份13，這些部份個別組成用於容納接線材料的狹縫13。狹縫13包含許多個由所謂的「微細圖案」個別形成的狹縫13N，以及一個寬度為0.5到5.0微米的寬狹縫13W。再者，吾人也形成了此種每邊含有70到300微米寬的墊(未顯示)。在此結構中吾人以0.15到0.50微米的間隔排放許多個狹縫13N，每一狹縫均含有0.15到0.50微米的狹窄寬度。

其次，如圖1B所示，吾人施行例如一化學氣體沉積(CVD)製程，在凹陷部份13的內表面上及絕緣膜12上形成一由諸如氮化鎢組成的障礙層14。形成氮化鎢膜之條件的範例如下：利用含六氟化鎢( $WF_6$ )、氮氣( $N_2$ )和氫氣的混合氣體，流速為每分鐘0.25毫升，以及 $300^{\circ}C$ 到 $400^{\circ}C$ 的成膜溫度。

接著，吾人施行一物理氣體沉積(PVD)方法(例如一濺鍍製程)形成以銅膜製成的電解電鍍種子層15。形成此一銅膜之條件的範例，其施加的條件包括：驅動濺鍍裝置的12仟瓦直流電源；流速為每分鐘50立方公分，用於處理銅膜的氬(Ar)氣；成膜大氣壓力為0.2巴；以及 $100^{\circ}C$ 的成膜溫度。此外，圖1A至圖1F中略去了半導體基板11的圖示。

再來，如圖1C所示，施用電解電鍍製程，沉積厚度1.0微

## 五、發明說明(8)

米的銅粒子之後，將形成此一接線材料膜16，以完全掩埋狹縫13，其中接線材料膜16也包括圖1B所示的種子層。在此種情況下，接線材料膜16應必須在狹縫13的區域內形成，且深度較狹縫13更深。由於狹縫13之孔徑處的微小寬度，在此種由所謂的「微細圖案」個別形成狹縫13N的區域內，接線材料膜16的厚度相當厚。另一方面，寬狹縫13W的膜厚，比沉積於場效部份12F上之接線材料膜16表面上的膜厚要薄。如此一來，此種微小臺階S會局部產生於沉積的接線材料膜16內。

執行上述之電解電鍍製程之條件的範例如下：在18°C下，此種含有硫化銅的電解液，其電流設定為2.83安培，執行4.5個小時之後，沉積出1微米厚的銅膜。

如圖1D所示，接著吾人保留絕緣膜12之場效部分12F正上方的接線材料膜16，並施行化學機械研磨製程，以研磨接線材料膜16，俾使圖1C所示之接線材料膜16內由於電解電鍍製程而局部產生的微小臺階S可以完全整平。吾人施行一化學機械研磨製程，或化學研磨方法，或機械研磨方法，而執行此製程。

使用此種含有非編織式纖維及獨立泡沫狀物質製成之薄片的拋光墊來施行諸如化學機械研磨方法拋光接線材料膜16時，執行化學機械研磨製程的條件包括：拋光研磨機以每分鐘30圈旋轉，拋光頭以每分鐘30圈旋轉；然後吾人使用添加過氧化氫水溶液的氧化鋁研磨劑，以組成研磨溶液，拋光製程是在25°C到30°C下，研磨溶液流速為每分鐘100立

## 五、發明說明(9)

方公分的情況下執行。

其次，如圖1E所示，吾人首先施行電解拋光製程，將接線材料膜16拋光，並單獨保留沉積於狹縫13內部的此種接線材料膜16，以除去絕緣膜12之場效部份12F正上方的此種接線材料膜16。進行以上的電解拋光製程時，當接線材料膜16從絕緣膜12上的場效部份12F除去的同時，電流會流經導電率比銅低的障礙層14，因此，當接線材料膜16仍殘留於場效部份12F上時，殘餘之接線材料膜16導電率會變成比週邊部份高，而促進電解拋光製程。因此，吾人已可徹底且大致上均勻地從場效部份12F除去接線材料膜17。

至於電解拋光製程的範例，一種研磨溶液的配方如下：比重為1.6的磷酸，電流密度為5 A/dm<sup>2</sup>至20 A/dm<sup>2</sup>，溫度為15°C到25°C，以維持研磨溶液。

執行電解拋光製程時，吾人使一電極(圖中未顯示)與被拋光的體接觸，因此接線材料膜16仍保留在鄰接部份內。吾人利用含氟酸與過氧化氫的混合水溶液，透過濕式蝕刻製程除去剩餘的接線材料膜16。

其次，如圖1F所示，吾人使用過氧化氫溶液執行旋轉沖洗製程，則上述由於除去接線材料膜16而露出的障礙層14即被除去。連續執行上述製程，可形成包含許多填入接線材料膜16(埋於該處，遍及障礙層14各處)之多個狹縫13的多個狹縫接線結構17。

至於除去含氮化鎢之障礙層14的製程範例，吾人將其安排為在15°C到40°C的溫度下，利用過氧化氫溶液沖洗1到3

## 五、發明說明 ( 10 )

分鐘的時間。

形成上層接線結構時，吾人將其安排為：首先施行諸如CVD的製程，將以上述製程(參考圖1)處理過的基板11之表面覆蓋上一氮化矽層，接著吾人連續執行與先前關於圖1所描述者完全相同的一系列製程，而形成上層結構。

完成接線材料膜16的拋光製程，以整平上述的局部微小臺階S(參考圖1D)後，如圖2A所示，即使當上述在拋光製程之前，在埋於寬狹縫13W內部的接線材料膜16內局部產生的微小臺階S降低到0.5微米或以下，即使在執行接下來的電解拋光製程後，「細微圖案」區域內也不會有殘餘的接線材料膜16。再者，埋在寬狹縫13W的接線材料膜16將被適當拋光，而不會在該處產生凹陷部份。

再者，完成接線材料膜16的拋光製程，以整平上述的局部微小臺階S(參考圖1D)後，即使當此種包含「細微圖案」狹縫13N上在拋光製程前形成局部微小臺階S1及寬狹縫13W上在拋光製程前形成的局部微小臺階S2的微小臺階St只降低到低於0.5微米的此種程度，即使在執行接下來的電解拋光製程時，「細微圖案」區域內也不會有殘餘的接線材料膜16。再者，埋在寬狹縫13W中的接線材料膜16將被適當地拋光，而不會在該處產生凹陷部份。換句話說，吾人建議，為整平微小臺階St，應在局部微小臺階St降低到5微米或以下之後，才執行拋光製程。

執行根據本發明之第一較佳具體實施例的創造性半導體裝置製造方法，吾人將藉由保留在絕緣膜12上的接線材料

## 五、發明說明(11)

膜16，以減少接線材料膜16表面上產生的上述局部微小臺階S，然後接線材料膜16的表面將大致上變為平坦。其次，吾人藉由執行電解拋光製程，單獨保留在凹陷部份13內部的接線材料膜16，而除去絕緣膜12正上方的接線材料膜16，因此，狹縫13將分別被填入埋於其中的接線材料膜16。因此，吾人可以除去沉積於不需要之部份上的此種接線材料膜16，但仍保留沉積於主要部上的此種接線材料膜16，因此可以引入此種電解拋光製程，俾於狹縫13內部提供一接線結構。再者，因為電解製程可省略一般用於化學機械研磨製程的昂貴研磨劑，吾人可用低廉的執行成本形成一金屬接線結構。再者，本方法尚有一優點，就是它可以避免通常在化學機械研磨製程中會發生的腐蝕。

其次，根據本發明，用於執行製造半導體裝置之方法的第二較佳具體實施例描述於下。根據本發明，此種第二較佳具體實施例執行一化學研磨製程，以除去接線材料膜16上由於電解電鍍製程的效果而產生的局部微小臺階S。除了化學研磨製程之外，本發明之第二較佳具體實施例執行的所有製程，與以上針對前述本發明之第一較佳具體實施例所描述者完全相同。

吾人執行化學研磨製程時，可以只把拋光物體浸於一化學研磨溶液中。為取代此方法，吾人亦可使接線材料膜16硬化而將它整平，其方法包括讓化學溶液以高流速流過電鍍表面上，令突出部份可以較快被腐蝕，而使擴散層的厚度變薄。

## 五、發明說明(12)

即使在執行上述的化學研磨製程時，爲了在接下來的步驟中更有效率地執行電解拋光製程，吾人將其安排爲：透過電解拋光製程的銅膜可保留於場效部份12F上，而不被完全移除。

再者，如圖3A所示，爲使化學研磨溶液以較高流速流過接線材料膜16的表面，有一種方法是當旋轉夾盤51以高轉速沿箭頭方向旋轉時，將化學研磨溶液52滴在一基板(晶圓)11上，其狀態爲基板(晶圓)11保持於可沿箭頭方向快速旋轉的旋轉夾盤51上。此外，如圖3B所示，吾人在基板(晶圓)11的中央部份上方提供平盤61的供應裝置62，將此種最多可固定3公釐空間的平板置於基板(晶圓)11上。吾人從供應裝置62，將加壓的化學研磨溶液63供應至平板61與基板(晶圓)11之間的一空間W內，可增加流過基板(晶圓)11表面上之化學研磨溶液52的流速。

其次，適於組成上述之研磨溶液的化學研磨溶液，其範例描述於下。有人引述此種含磷酸的化學研磨溶液爲一適當的化學研磨溶液。此種磷酸化學研磨溶液係由550毫升/公升的磷酸、100毫升/公升的硝酸、50毫升/公升的冰醋酸，以及2毫升/公升的鹽酸混合液組成。吾人將上述化學研磨溶液的溫度，以及使用此研磨溶液進行拋光製程的時間定義爲從55°C到最高88°C的範圍，且進行1到3分鐘。再者，有一種含硝酸的化學研磨溶液，叫做「kirinsu」溶液，是由200毫升/公升的硝酸、400毫升/公升的硫酸、2毫升/公升的鹽酸，以及300毫升/公升的水組成。吾人將此種化學

## 五、發明說明 (13 )

研磨溶液的溫度定義為從20°C到最高80°C的範圍，並將使用此化學溶液進行拋光製程的時間定義為30秒到2分鐘的範圍。一般而言，此種化學研磨溶液的特性為蝕刻速率快。

其次，根據本發明，製造半導體裝置之方法的第三較佳具體實施例描述於下。為取代上述藉由電解電鍍製程除去接線材料膜16中之微小臺階S的第一較佳具體實施例，此第三較佳具體實施例施行一機械研磨製程，以除去局部微小臺階S。執行機械研磨製程時，可使用等級分佈從#10000到最大#20000，包含諸如二氧化鈾、鑽石、氧化鋁或二氧化矽等等的研磨顆粒。可茲運用的研磨溶液包括純水和過氧化氫、乙醇或異丙醇的水溶液。除了以上的拋光製程之外，本發明之第三較佳具體實施例執行的所有製程，與以上針對前述本發明之第一較佳具體實施例所描述者全相同。

藉由滴下研磨溶液時拋光電鍍的基板11而使其平坦，吾人亦可確保得到與執行上述機械研磨製程的情況下相同的效果。

現在參考圖4所示的截面圖，實行根據本發明之第二較佳製造方法的第一形式描述於下。

如圖4A示，首先吾人在半導體基板11上形成例如一預定元件(未顯示)。其次，吾人在半導體基板11上形成一絕緣膜12。接著，吾人在預定位置提供光阻圖案的孔徑，藉由微影技術形成一光阻圖案。再來，吾人使用光阻圖案做為蝕刻製程的遮罩，在整個絕緣膜12上形成許多個深度為例如0.5微米的凹陷部份13，用於埋入接線材料膜16。狹縫13包

## 五、發明說明(14)

含許多個由所謂的「微細圖案」個別形成的狹縫13N，以及一個寬度為0.5微米到5.0微米的寬狹縫13W。在此結構中，吾人以以0.15到0.50微米的間隔排放許多個狹縫13N，每一狹縫均含有0.15微米到0.50微米的狹窄寬度。

其次，如圖4B所示，吾人施行例如一化學氣體沉積(CVD)製程，凹陷部份13的內表面上及絕緣膜12上形成一由諸如氮化鎢組成的障礙層14。形成氮化鎢膜之條件的例如下：利用含六氟化鎢(WF<sub>6</sub>)、氮氣(N<sub>2</sub>)和氫氣的混合氣體，流速為每分鐘0.25毫升，以及300°C到400°C的成膜溫度。

接著，吾人施行一物理蒸汽沉積(PVD)方法(例如一濺鍍製程)以銅膜形成電解電鍍的種子層15。形成此一銅膜之條件的範例，其施加的條件包括：驅動濺鍍裝置的12仟瓦直流電源；流速為每分鐘50立方公分，用於處理銅膜的氬(Ar)氣；成膜大氣壓力為0.2巴；以及100°C的成膜溫度。

圖4C至圖4E中略去了半導體基板11的圖示。

再來，如圖4C所示，沉積例如厚度為1.5微米的銅粒子之後，為掩埋所有的狹縫13，吾人形成此種接線材料膜16，該膜亦包括圖2B所示的種子層15。在此種情況下，接線材料膜16應必須在狹縫13的特定區域內形成，且其厚度為狹縫13兩倍以上的深度。由於狹縫13之孔徑處的微小寬度，在此種由所謂的「微細圖案」個別形成狹縫13N的區域內，接線材料膜16的厚度相當厚。另一方面，寬狹縫13W的膜厚，比沉積於場效部份12F上之接線材料膜16表面上的膜厚要薄。如此一來，此種微小臺階S會局部產生於沉積的接線



## 五、發明說明 (15 )

材料膜16內。然而因為接線材料膜16形成時，其本身的厚度為狹縫13兩倍以上的深度，故微小臺階S保持在最大值0.5微米或以下。

執行上述之電解電鍍製程之條件的範例如下：在18°C下，此種含有硫化銅的電解液，其電流設定為2.83安培，執行6小時40分鐘之後，沉積出1.5微米厚的銅膜。

其次，如圖4D所示，吾人首先施行電解拋光製程，將接線材料膜16拋光，然後除去絕緣膜12之場效部份12F上的此種接線材料膜16，同時單獨保留沉積於狹縫13內部的此種接線材料膜16。進行以上的電解拋光製程時，若接線材料膜16從絕緣膜12上的場效部份12F完全被除去，則由於電流會流經導電率比銅低的障礙層14，若接線材料膜16仍殘留於場效部份12F上，接線材料膜16的導電率會變成比週邊部份高，而促進電解拋光製程。因此，吾人可徹底且大致上均勻地除去場效部份12F上的接線材料膜16。

上述電解拋光條件的範例如下：使用由比重為1.6的磷酸組成的此種研磨溶液，吾人在15°C到25°C的溫度下，應用0.05安培/平方公分(5 A/dm<sup>2</sup>)到0.2安培/平方公分(20 A/dm<sup>2</sup>)的電流密度2到3分鐘，以執行電解拋光製程。

執行電解拋光製程時，吾人使一電極(圖中未顯示)與被拋光的物體接觸，因此接線材料膜16仍保留在鄰接部份內，因此，吾人利用含氟酸與過氧化氫的混合水溶液，透過濕式蝕刻製程除去剩餘的接線材料膜16。

其次，如圖4E所示，吾人使用過氧化氫溶液執行旋轉沖

## 五、發明說明 (16 )

洗製程，由於除去接線材料膜16而露出的障礙層14即被除去。如此一來，最後吾人形成了狹縫接線結構17，其中包含藉由障礙層14填入狹縫13內的接線材料膜16。

除去含氮化鎢之障礙層14的條件範例包括：使用的電流密度為0.05安培/平方公分( $5 \text{ A/dm}^2$ )，應用過氧化氫水溶液，在 $15^\circ\text{C}$ 到 $40^\circ\text{C}$ 的溫度下執行沖洗製程1到3分鐘。

形成上層結構時，吾人將其安排為：首先以氮化矽覆蓋以上述製程(參考圖1)處理過的基板11的表面，然後吾人依序執行與先前所描述者完全相同的製程(參考圖1)，最後形成上層結構。

再者，完成先前所述之接線材料膜16的形成(參考圖4C)後，即使可能產生大約0.5微米的此種局部微小臺階S，吾人仍可將接線材料膜16適當地拋光，而不會因拋光製程造成在細微圖案區域產生殘餘的接線材料膜，也不會讓凹陷部份產生在埋入寬狹縫13W的接線材料膜16內。

執行用於實現上述第二種創造性方法的較佳具體實施例時，掩蓋凹陷部份13，且在整個絕緣膜12(沉積於基板11上)上形成的接線材料膜16，最後發展成本身厚度為狹縫13深度兩倍以上，藉此吾人可在表面上整平接線材料膜16。在下一步驟中，吾人將單獨保留沉積於狹縫13內部的此種接線材料膜16，而除去沉積於絕緣膜12正上方的此種接線材料膜16，藉此可使狹縫13填滿沉積於其中的接線材料膜16。因此，吾人可以適當地除去沉積於不需要之部份的此種接線材料膜16，換句話說，就是在絕緣膜12之場效部份12F

## 五、發明說明(17)

的正上方，但仍保留沉積於必要部份上的此種接線材料膜16。如此吾人可引入電解拋光製程，以構成填入接線材料的狹縫結構。再者，因為電解拋光製程省略了一般用於化學機械研磨製程的昂貴研磨劑，吾人可用低廉的執行成本適當地形成一金屬接線結構。再者，此法有一優點，就是電解拋光製程不像化學機械研磨製程，它可以完全避免腐蝕的產生。

最後，針對本發明之較佳具體實施例明確描述的各單元與各部份之配置和結構，只是本發明的實現範例，因此其具體實施例不應理解為會限制本發明的技術範疇。

裝  
訂  
線

## 四、中文發明摘要 (發明之名稱: 製造半導體裝置的方法)

一種藉由防止在目標接線材料膜內局部產生之微小臺階的出現引起的過度拋光或不完全拋光，而針對一接線材料膜實作電解拋光製程的方法。此創造性方法包含形成一接線材料膜，俾透過電鍍製程，埋入在絕緣膜(在基板上形成)上形成之凹陷部份的一個步驟；藉由保留在絕緣膜上的接線材料膜，以降低在接線材料膜表面上產生之局部微小臺階的一個步驟；以及藉由單獨保留沉積於凹陷部份內部的此種接線材料膜，而除去沉積於絕緣膜上之接線材料膜的一個最終步驟。

## 英文發明摘要 (發明之名稱: METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE)

A method of implementing an electrolytic polishing process against a wiring-material film by way of preventing excessive polishing or incomplete polishing caused by presence of differential steps locally generated in the objective wiring-material film. The inventive method comprises a step of forming a wiring-material film for burying recessed portions formed on an insulating film formed on a substrate via a plating process; a step of reducing a local differential step generated on the surface of the wiring-material film by way of preserving the wiring material film on the insulating film; and a final step of removing the wiring-material film deposited on the insulating film by way of preserving such wiring-material film deposited, solely inside of the recessed portions.

## 六、申請專利範圍

1. 一種製造半導體裝置的方法，其包含下列步驟：  
    形成一接線材料膜，俾透過電鍍製程，埋入在絕緣膜  
    (在基板上形成)上形成的凹陷部份；  
    保留在該絕緣膜上的該接線材料膜，以降低在該接線  
    材料膜表面上局部產生的微小臺階；以及  
    除去該絕緣膜上的該接線材料膜，但保留沉積於該凹  
    陷部份內部的該接線材料膜。
2. 如申請專利範圍第1項之半導體裝置製造方法，其中該凹  
    陷部份包含一用於容納金屬接線結構的接觸孔或狹縫，  
    一穿越接線狹縫與該接線狹縫底部而形成的接觸孔。
3. 如申請專利範圍第1項之半導體裝置製造方法，其中降低  
    在該接線材料膜內產生之微小臺階的該步驟係透過一化  
    學機械研磨製程、一機械研磨製程，或一化學研磨製程  
    而執行。
4. 如申請專利範圍第1項之半導體裝置製造方法，其中除去  
    該接線材料膜的該步驟包含一電解拋光製程。
5. 一種製造半導體裝置的方法，其包含下列步驟：  
    形成一接線材料膜，俾透過電鍍製程，埋入在絕緣膜  
    (在基板上形成)上形成的凹陷狹縫部份，其中形成之該  
    接線材料膜具有該凹陷部份深度兩倍或以上的厚度；以  
    及  
    實施電解拋光製程，除去沉積於該絕緣膜上的該接線  
    材料膜，但保留沉積於該凹陷部份內部的該接線材料  
    膜。

## 六、申請專利範圍

6. 如申請專利範圍第4項之半導體裝置製造方法，其中該凹陷部份包含一用於容納金屬接線結構的接觸孔或狹縫，一穿越金屬接線結構與該金屬接線結構底部而形成的接觸孔，其中形成之該接線材料膜具有其中容納一金屬接線結構之該凹陷部份深度兩倍或以上的厚度。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線











圖 2A



圖

2B








圖 3A









圖 3B






圖 5




圖 6