

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5625336号
(P5625336)

(45) 発行日 平成26年11月19日(2014.11.19)

(24) 登録日 平成26年10月10日(2014.10.10)

(51) Int.Cl.		F I		
HO 1 L 21/338	(2006.01)	HO 1 L 29/80	F	
HO 1 L 29/812	(2006.01)	HO 1 L 29/80	H	
HO 1 L 29/778	(2006.01)	HO 1 L 29/44	Y	
HO 1 L 29/41	(2006.01)	HO 1 L 29/58	Z	
HO 1 L 29/423	(2006.01)			

請求項の数 8 (全 20 頁)

(21) 出願番号	特願2009-271413 (P2009-271413)	(73) 特許権者	000106276
(22) 出願日	平成21年11月30日(2009.11.30)		サンケン電気株式会社
(65) 公開番号	特開2011-114267 (P2011-114267A)		埼玉県新座市北野3丁目6番3号
(43) 公開日	平成23年6月9日(2011.6.9)	(74) 代理人	100097113
審査請求日	平成24年10月1日(2012.10.1)		弁理士 堀 城之
		(74) 代理人	100162363
			弁理士 前島 幸彦
		(72) 発明者	佐藤 憲
			埼玉県新座市北野3丁目6番3号 サンケン電気株式会社内
		審査官	早川 朋一

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項 1】

基板上に形成された窒化物半導体層と、
前記窒化物半導体層の一部と電気的接触をして形成されたソース電極と、
前記窒化物半導体層の一部と電気的接触をして形成されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記窒化物半導体層上に形成されたゲート電極と、

前記ゲート電極と前記ドレイン電極との間の前記窒化物半導体層の表面に形成されたキャップ層と、

前記キャップ層を覆うパシベーション層と、
を備え、

平面視における前記ソース電極と前記ドレイン電極との間に、前記パシベーション層及び前記キャップ層を貫通し、前記窒化物半導体層中にその底部を具備し、内径が底部から上方に向かって広がるテーパ形状をもつ凹部が形成され、かつ当該凹部を埋め込んで前記ゲート電極が形成され、

前記キャップ層は、前記窒化物半導体層の材料の組成の一部の組成を含む組成から成る材料から成り、2～50nmの厚さを有し、

前記凹部の内面を構成する前記キャップ層の側面のテーパ角は、前記凹部の内面を構成する前記パシベーション層の側面のテーパ角よりも小さく、かつ60°以下となるように前記凹部はドライエッチングによって形成されたことを特徴とする半導体装置。

【請求項 2】

前記キャップ層の前記側面の上端部の位置と、前記パシベーション層の前記側面の下端部の位置は、一致していることを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】

前記キャップ層の前記側面の上端部の位置と、前記パシベーション層の前記側面の下端部の位置は、異なっていることを特徴とする請求項 1 に記載の半導体装置。

【請求項 4】

前記キャップ層は、ノンドープの窒化物半導体からなることを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の半導体装置。

【請求項 5】

前記キャップ層は、n 型半導体からなることを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の半導体装置。

【請求項 6】

前記キャップ層は、アモルファス材料からなることを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の半導体装置。

【請求項 7】

高電子移動度トランジスタ (HEMT) 構造を備える請求項 1 ~ 6 のいずれか 1 項に記載の半導体装置であって、前記窒化物半導体層は、少なくとも、前記基板の上のバッファ層と前記バッファ層の上に形成されたチャンネル層およびバリア層を備え、二次元電子ガスは前記チャンネル層と前記バリア層との間にあることを特徴とする半導体装置。

【請求項 8】

前記チャンネル層と前記バリア層は、 $Al_xGa_yIn_{(1-x-y)}N$ ($0 < x < 1$, $0 < y < 1$, $x + y < 1$) などの III 族窒化物材料からなることを特徴とする請求項 7 に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、特に、フィールドプレート構造を備えた半導体装置に関するものである。

【背景技術】

【0002】

窒化ガリウム (GaN) 系化合物半導体を用いた電子デバイスにおいて、高い電子移動度を用いることができる高電子移動度トランジスタ (HEMT) 構造が一般的に用いられている。

【0003】

HEMT 構造をパワーデバイスとして使用するとき、電界強度分布を均一化し、高耐圧化を実現する目的でフィールドプレート構造を電極端部に用いる。このとき最も理想的なフィールドプレート構造は、図 19 で示すような傾斜フィールドプレートの形状であると言われている (例えば、特許文献 1 参照)。

【0004】

図 19 は、HEMT 構造のゲート電極部の一部を示している。符号 100 は、HEMT 構造の $AlGaIn$ 表面層を示し、符号 101 は、窒化けい素 (SiN) や酸化けい素 (SiO) からなるパシベーション層を示し、符号 102 は、ゲート電極を示している。また、ゲート電極 102 のうち、矢印 F103 で示す範囲は、フィールドプレート 103 を示している。この構造では、パシベーション層 101 にテーパ 104 を設けることにより、フィールドプレート 103 のパシベーション層 101 との接触部は、傾斜 105 を有している。

【0005】

通常、電極に角がある場合、角のまわりに、高い電界集中が発生してしまう。図 19 では、傾斜 105 をフィールドプレート 103 に設けることにより、ゲート電極 102 の角

10

20

30

40

50

106が緩やかになり高い電界集中を抑えることができるので、高耐圧化を実現するために、より効果的であると考えられている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特表2007-505501号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

フィールドプレートに傾斜を設けるためにSiNやSiOからなるパシベーション層にテーパを形成する場合には、通常、ウェットエッチングを用いることが考えられる。しかしながら、ウェットエッチングは制御性が悪く、微細加工に向かないため、従来の半導体プロセスでは、生産性の高いドライエッチングを用いることが多い。ところが、SiNやSiOのドライエッチングでは、異方性エッチングになりやすく、図20に示されるようにパシベーション層107のテーパ108の角度 θ が大きくなり、ゲート電極102の端部109に高い電界集中が発生してしまい、電界緩和効果が得られにくいという問題がある。そのような問題を緩和させるため、図21で示されるように、パシベーション層110の端部111を多段にしたゲート電極112の範囲F113で示すような多段フィールドプレート構造も検討されているが、工程が複雑になる。また、図21のような多段の構造にした場合でも、最も電界のかかる1段目の角115では、テーパ114の角度 θ' が大きいため、図19に示した傾斜105に比べると電界緩和効果が小さいなどの問題がある。

【0008】

本発明の目的は、上記の課題に鑑み、電界緩和効果が大きいフィールドプレート構造を有する半導体装置を提供することにある。

【課題を解決するための手段】

【0009】

本発明に係る半導体装置は、上記の目的を達成するため、次のように構成される。

【0010】

第1の半導体装置（請求項1に対応）は、基板上に形成された窒化物半導体層と、窒化物半導体層の一部と電氣的接触をして形成されたソース電極と、窒化物半導体層の一部と電氣的接触をして形成されたドレイン電極と、ソース電極とドレイン電極との間の窒化物半導体層上に形成されたゲート電極と、ゲート電極とドレイン電極との間の窒化物半導体層の表面に形成されたキャップ層と、キャップ層を覆うパシベーション層と、を備え、平面視におけるソース電極とドレイン電極との間に、パシベーション層及びキャップ層を貫通し、窒化物半導体層中にその底部を具備し、内径が底部から上方に向かって広がるテーパ形状をもつ凹部が形成され、かつ当該凹部を埋め込んでゲート電極が形成され、前記キャップ層は、窒化物半導体層の材料の組成の一部の組成を含む組成から成る材料から成り、2～50nmの厚さを有し、凹部の内面を構成するキャップ層の側面のテーパ角は、凹部の内面を構成するパシベーション層の側面のテーパ角よりも小さく、かつ60°以下となるように凹部はドライエッチングによって形成されたことを特徴とする。

【0012】

第2の半導体装置（請求項2に対応）は、上記の構成において、好ましくは、キャップ層の側面の上端部の位置と、パシベーション層の側面の下端部の位置は、一致していることを特徴とする。

【0013】

第3の半導体装置（請求項3に対応）は、上記の構成において、好ましくは、キャップ層の側面の上端部の位置と、パシベーション層の側面の下端部の位置は、異なっていることを特徴とする。

【0015】

10

20

30

40

50

第4の半導体装置（請求項4に対応）は、上記の構成において、好ましくは、キャップ層は、ノンドープの窒化物半導体からなることを特徴とする。

【0016】

第5の半導体装置（請求項5に対応）は、上記の構成において、好ましくは、キャップ層は、n型半導体からなることを特徴とする。

【0017】

第6の半導体装置（請求項6に対応）は、上記の構成において、好ましくは、キャップ層は、アモルファス材料からなることを特徴とする。

【0018】

第7の半導体装置（請求項7に対応）は、上記の構成において、好ましくは、高電子移動度トランジスタ（HEMT）構造を備える上記第1～6のいずれかの半導体装置であって、窒化物半導体層は、少なくとも、基板の上のバッファ層とバッファ層の上に形成されたチャンネル層およびバリア層を備え、二次元電子ガスはチャンネル層とバリア層との間にあることを特徴とする

10

【0019】

第8の半導体装置（請求項8に対応）は、上記の構成において、好ましくは、チャンネル層とバリア層は、 $Al_xGa_yIn_{(1-x-y)}N$ （ $0 < x < 1$, $0 < y < 1$, $x + y < 1$ ）などのIII族窒化物材料からなることを特徴とする。

【発明の効果】

【0020】

20

本発明によれば、電界緩和効果が大きいフィールドプレート構造を有する半導体装置を提供することができる。

【図面の簡単な説明】

【0021】

【図1】本発明の第1実施形態に係る半導体装置の平面図である。

【図2】本発明の第1実施形態に係る半導体装置の断面図である。

【図3】本発明の第1実施形態に係る半導体装置の断面の一部分の拡大図である。

【図4】本発明の第1実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図5】本発明の第1実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

30

【図6】本発明の第1実施形態の変形例に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図7】本発明の第1実施形態の変形例に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図8】本発明の第2実施形態に係る半導体装置の断面の一部分の拡大図である。

【図9】本発明の第2実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図10】本発明の第2実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

40

【図11】本発明の第2実施形態の変形例に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図12】本発明の第3実施形態に係る半導体装置の断面の一部分の拡大図である。

【図13】本発明の第3実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図14】本発明の第3実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図15】本発明の第3実施形態の変形例に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図16】本発明の第4実施形態に係る半導体装置の断面の一部分の拡大図である。

50

【図17】本発明の第4実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図18】本発明の第4実施形態に係る半導体装置のフィールドプレートを形成するまでの工程を示す断面図である。

【図19】従来の半導体装置の断面の一部分の拡大図である。

【図20】従来の半導体装置の断面の一部分の拡大図である。

【図21】従来の半導体装置の断面の一部分の拡大図である。

【発明を実施するための形態】

【0022】

以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。

10

【0023】

図1および図2は、それぞれ本発明の第1実施形態に係る半導体装置の平面図とA-A断面図である。また、図3は、図2の部分Bの拡大図である。この実施形態では、半導体装置として、高電子移動度トランジスタ（HEMT）を例として説明する。HEMT10は、基板11上に形成された高抵抗バッファ層12とチャンネル層（キャリア走行層）13とバリア層（キャリア供給層）14からなる半導体層と、後述する二次元電子ガス層に電気的接触をするように形成されたソース電極15及びドレイン電極16と、ソース電極15とドレイン電極16との間のバリア層14上に形成されたゲート電極17と、ゲート電極17とドレイン電極16との間とゲート電極17とソース電極15の間のバリア層14の表面に形成されたキャップ層18と、キャップ層18を覆うパシベーション層19と、キャップ層18の端部とパシベーション層19の一部を覆うようにゲート電極17の一部として形成されたフィールドプレート20と、を備えている。キャップ層18は、バリア層14の材料の組成の一部の組成を含む組成から成る材料から成り、2～50nmの厚さを有する。そして、二次元電子ガス（DEG）層/チャンネル23がバッファ層13とバリア層14との間に形成されている。フィールドプレート20は、ゲート電極17のうち、図3に矢印F20で示した範囲である。

20

【0024】

HEMT10は、上記の構成において、好ましくは、キャップ層18のゲート電極側の端部21には、60°以下のテーパ角 θ_1 が設けられて、斜面18aが形成されている。また、パシベーション層19のゲート電極側の端部19aには、テーパ角 θ_1 が設けられて、斜面19bが形成されている。キャップ層18の端部21に設けられたテーパ角 θ_1 は、パシベーション層19の端部19aに設けられたテーパ角 θ_1 よりも小さい。さらに、上記の構成において、好ましくは、キャップ層18の斜面18aの上端部の位置と、パシベーション層19の斜面19bの下端部の位置は、一致している（図3中、符号22で示した箇所一致している）。

30

【0025】

基板11は、シリコンカーバイド、サファイア、スピネル、ZnO、シリコン、ガリウム窒化物、アルミニウム窒化物、またはIII族窒化物材料の成長が可能な任意の他の材料とすることができる。

【0026】

バッファ層12は、基板11上に生成され、基板11とチャンネル層13との間の格子不整合を低減するためのものである。バッファ層12は、膜厚が約1000Åとすることが好ましいが、他の膜厚を用いることができる。バッファ層12は、多くの異なる材料からなることができ、適切な材料は、 $Al_xGa_{1-x}N$ （ $0 \leq x \leq 1$ ）である。本実施形態でのバッファ層は、 GaN （ $Al_xGa_{1-x}N$ 、 $x=0$ ）からなる。

40

【0027】

バッファ層12は、有機金属気相成長法（MOVPE）、または分子線エピタキシー（MBE）などの既知の半導体成長法を用いて基板11上に形成することができる。

【0028】

HEMT10は、バッファ層12上に形成されたチャンネル層13をさらに備えている。

50

適切なチャネル層13は、 $Al_xGa_yIn(1-x-y)N(0 < x < 1, 0 < y < 1, x+y < 1)$ などのIII族窒化物材料からなる。本実施形態では、チャネル層13は、膜厚約2 μ mでノンドープのGaN層からなる。チャネル層13は、有機金属気相成長法(MOVPE)、または分子線エピタキシー(MBE)などの既知の半導体成長法を用いてバッファ層12上に形成することができる。

【0029】

また、HEMT10では、チャネル層13上にバリア層14が形成されている。チャネル層13およびバリア層14のそれぞれは、ドープされたまたはアンドープのIII族窒化物材料からなる。バリア層14は、InGaN, AlGaN, AlNまたはそれらの組み合わせなどの異なる材料の1つまたは複数の層からなる。本実施形態で、バリア層14は、0.8nmのAlNおよび22.5nmの $Al_xGa_{1-x}N$ からなる。二次元電子ガス(2DEG)層/チャネル23が、チャネル層13におけるチャネル層13とバリア層14とのヘテロ界面近傍に形成されている。デバイス間の電气的分離は、HEMT10の外部でメサエッチまたはイオン注入によりなされている。バリア層14は、有機金属気相成長法(MOVPE)、または分子線エピタキシー(MBE)などの既知の半導体成長法を用いてチャネル層13上に形成することができる。

【0030】

さらに、HEMT10では、金属のソース電極15およびドレイン電極16が形成されている。用いる金属として、例えば、チタン、アルミニウム、金、またはニッケルの合金を含むがこれらの制限されない異なる材料を用いることができる。そして、これらの電極15, 16は、二次元電子ガス(2DEG)層/チャネル23とオーム接触している。また、キャップ層18とパシベーション層19からなる層は、ソース電極15とドレイン電極16との間のバリア層14の表面に形成される。キャップ層18は、半導体層の材料の組成の一部の組成を含む組成から成る材料から成り、2~50nmの厚さを有する。すなわち、AlGaN, InGaN, GaN, AlN等からなる。キャップ層18は、有機金属気相成長法(MOVPE)、または分子線エピタキシー(MBE)などの既知の半導体成長法を用いてバリア層14上に連続的に形成することができる。

【0031】

ゲート電極17を形成するには、キャップ層18及びパシベーション層19をバリア層14までドライエッチングし、ゲート電極17の底面がバリア層14の表面上にあるようにゲート電極17用の金属を堆積する。ゲート電極17に用いる金属は、金、ニッケル、パラジウム、イリジウム、チタン、クロム、チタンとタングステンの合金、または白金シリサイドを含むがこれらに制限されない異なる材料から作ることができる。

【0032】

以下にキャップ層18の形成からフィールドプレート20の形成までの工程を、図4と図5を参照して説明する。

【0033】

まず、基板上にバッファ層12、チャネル層(キャリア走行層)13、バリア層(キャリア供給層)14、キャップ層18を順次エピタキシャル成長させる(図4(a))。図4では、バリア層14より上部を描いている。次に、パシベーション層19を形成する(図4(b))。パシベーション層19は、誘電体(SiNまたはSiO)などの非導電性材料の層からなる。パシベーション層19は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約0.05~0.5ミクロンである。

【0034】

次に、パシベーション膜上にマスクM1を形成する(図4(c))。マスクM1は、ハードマスクまたはレジストマスクを用いる。マスクM1を共通に用いて、パシベーション層19、キャップ層18をドライエッチングする。このドライエッチングには、反応性イオンエッチング等を用いてエッチングする。エッチングガス種には、パシベーション膜には、開口部側面のテーパ角度 θ_1 が大きくなるように異方性が強く、キャップ層には、テーパ角度 θ_1 が小さくなるように等方性が強くなるものが用いられる。また、そのときの

10

20

30

40

50

他のエッチング条件も適宜選択する。それにより、キャップ層 18 のエッチング側壁面の水平面に対する角度 θ_1 は 90 度よりも小さく、好ましくは、60° より小さく、側壁面はテーパ状に傾斜した面となる (図 4 (d))。そして、キャップ層 18 には、開口部 18a が形成される。

【0035】

フィールドプレート 20 を形成するには、パシベーション層 19 の開口幅よりもマスクの開口幅が大きくなるようにマスク M2 を設ける (図 5 (a))。次に、全面に電極材料をスパッタリングで堆積させた後、リフトオフによりマスク上の電極材料をマスクと同時に除去し、フィールドプレート構造を有するゲート電極 17 が形成される (図 5 (b))。

10

【0036】

このようにして、形成された HEMT 10 は、ゲート電極 17 が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス (2DEG) 層 / チャネル 23 を介して電流が流れることができる。

【0037】

以上のように、パシベーション層 19 のドライエッチングでは、SiN や SiO が、異方性エッチングを生じやすいため、テーパ角度 θ_1 は大きい、キャップ層 18 は、窒化ガリウム等のため、パシベーション層 19 のテーパ角度 θ_1 よりもテーパ角度 θ_1 を小さくすることができる。それゆえ、最も電界のかかるゲート電極の角部 18c では、キャップ層 18 のテーパ角 θ_1 が小さいため、電界緩和効果を大きくすることができる。

20

【0038】

ゲート電極 17 を形成するには、上記の方法では、キャップ層 18 とパシベーション層 19 を形成した後にドライエッチングするようにしている。それ以外に、キャップ層 18 を形成した後にドライエッチングし、金属を開口部に堆積し、その後、パシベーション層 19 を形成して、ドライエッチングするようにしてもよい。この方法を第 1 実施形態の変形例として説明する。

【0039】

以下に第 1 実施形態の変形例として、キャップ層 18 のドライエッチングからフィールドプレート 20 の形成までの工程を、図 6 と図 7 を参照して説明する。

【0040】

キャップ層 18 のドライエッチングは、マスク材料やエッチングガスなどの制御により端部のテーパの角度を再現性よく形成することができる。例えば、GaN 層からなるキャップ層 18 の上に一様に厚さにフォトレジスト 24 を塗布する (図 6 (a))。次に、マスク (マスクパターンフィルム) とフォトレジスト 24 との間隔を 10 ~ 20 μm にした近接露光を行う。これにより、フォトレジスト 24 は、完全に露光された部分と、全く露光されない部分と、それらの間の光の回折現象のために、露光量が徐々に減少する部分が生じる。この結果、フォトレジスト 24 の露光部は、感光したフォトレジスト 24 を現像すると、完全に露光された部分のフォトレジスト 24 は完全に除去され (図 6 中、矢印 24a で示す部分)、光の回折現象のために露光量が徐々に減少する部分のフォトレジスト 24 (図 6 中、矢印 24b、24c で示す部分) では、フォトレジスト 24 をテーパ状に傾斜させて一部を除去することができる (図 6 (b))。このような感光したフォトレジスト 24 は現像後、所定時間だけリンスされ、さらに、所定時間だけポストバーク処理が行われる。

30

40

【0041】

次に、テーパ形状に整形されたフォトレジスト 24 によるマスクを用いて、キャップ層 18 をドライエッチングする。このドライエッチングには、反応性イオンエッチング等を用いてエッチングする。それにより、キャップ層 18 のエッチング側壁面の水平面に対する角度 θ_1 は 90 度よりも小さく、好ましくは、60° より小さく、側壁面はテーパ状に傾斜した面となる (図 6 (c))。そして、キャップ層 18 には、開口部 25 が形成される。

50

【 0 0 4 2 】

パシベーション層 19 は、誘電体 (SiN または SiO) などの非導電性材料の層からなる。パシベーション層 19 は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約 0.05 ~ 0.5 ミクロンである。このパシベーション層 19 は、キャップ層 18 をドライエッチングした開口部 25 にゲート電極用金属 17a を堆積した後に (図 7 (a))、誘電体 (SiN または SiO) などの非導電性材料 (パシベーション層 19 の元になる材料) 19c を堆積する (図 7 (b))。そして、ドライエッチングにより、ゲート電極用金属 17a が露出するように非導電性材料 19c に開口部 27 を設け、パシベーション層 19 を形成する (図 7 (c))。

【 0 0 4 3 】

フィールドプレート 20 は、開口部 27 からゲート電極用金属 17a に接合するようにパシベーション層 19 上に形成する (図 7 (d))。フィールドプレート 20 は、ゲート電極用金属 17a に用いられているものと同じ金属である。ゲート電極用金属 17a とフィールドプレート 20 によってゲート電極 17 が形成される。

【 0 0 4 4 】

このようにして、形成された HEMT 10 は、ゲート電極 17 が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス (2DEG) 層 / チャネル 23 を介して電流が流れることができる。

【 0 0 4 5 】

以上のように、この第 1 実施形態の変形例でも、パシベーション層 19 のドライエッチングでは、SiN や SiO が、異方性エッチングを生じやすいため、テーパ角度 θ_1 は大きい。キャップ層 18 は、窒化ガリウム等のため、パシベーション層 19 のテーパ角度 θ_1 よりもテーパ角度 θ_1 を小さくすることができる。それゆえ、最も電界のかかるゲート電極の角部 18c では、キャップ層 18 のテーパ角 θ_1 が小さいため、電界緩和効果を大きくすることができる。

【 0 0 4 6 】

次に、本発明の第 2 実施形態に係る半導体装置を説明する。第 2 実施形態では、第 1 実施形態と同様、キャップ層のゲート電極側の端部には、60° 以下のテーパ角 θ_2 が設けられて、斜面が形成されている。また、パシベーション層のゲート電極側の端部には、テーパ角 θ_2 が設けられて、斜面が形成されている。キャップ層の端部に設けられたテーパ角 θ_2 は、パシベーション層の端部に設けられたテーパ角 θ_2 よりも小さい。しかしながら、第 2 実施形態では、キャップ層の斜面の上端部の位置と、パシベーション層の斜面の下端部の位置が、異なっていることが、第 1 実施形態で説明した半導体装置と異なる点である。それゆえ、ここでは、第 1 実施形態での図 3 に対応する図 8 で示す拡大図によって説明する。

【 0 0 4 7 】

図 8 に示すように、ゲート電極部 30 は、バリア層 14 と、キャップ層 31 と、パシベーション層 32 と、フィールドプレート 34 を有するゲート電極 33 が形成されている。フィールドプレート 34 は、ゲート電極 33 のうち矢印 F 34 で示した範囲である。このとき、キャップ層 31 の端部斜面 31b の上端部 36 の位置と、パシベーション層 32 の端部斜面 32b の下端部 37 の位置は、異なっている。そのため、ゲート電極 33 と接触する平坦部 38 が生じている。

【 0 0 4 8 】

ゲート電極 17 を形成するには、キャップ層 18 及びパシベーション層 19 をバリア層 14 までドライエッチングし、ゲート電極 17 の底面がバリア層 14 の表面上にあるようにゲート電極 17 用の金属を堆積する。ゲート電極 17 に用いる金属は、金、ニッケル、パラジウム、イリジウム、チタン、クロム、チタンとタングステンの合金、または白金シリサイドを含むがこれらに制限されない異なる材料から作ることができる。

【 0 0 4 9 】

以下にキャップ層 18 の形成からフィールドプレート 20 の形成までの工程を、図 9 と

10

20

30

40

50

図10を参照して説明する。

【0050】

まず、基板上にバッファ層12、チャネル層(キャリア走行層)13、バリア層(キャリア供給層)14、キャップ層31を順次エピタキシャル成長させる(図9(a))。図9では、バリア層14より上部を描いている。次に、パシベーション層32を形成する(図9(b))。パシベーション層32は、誘電体(SiNまたはSiO)などの非導電性材料の層からなる。パシベーション層32は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約0.05~0.5ミクロンである。

【0051】

次に、パシベーション層32上にマスクM3を形成する(図9(c))。マスクM3は、ハードマスクまたはレジストマスクを用いる。マスクM3を用いて、パシベーション層32をドライエッチングする。このドライエッチングには、反応性イオンエッチング等を用いてエッチングする(図9(d))。エッチングガス種には、パシベーション膜には、テーパ角度 θ_2 が大きくなるように異方性が強く、キャップ層には、テーパ角度 θ_2 が小さくなるように等方性が強くなるものが用いられる。また、そのときの他のエッチング条件も適宜選択する。その後、マスクを後退させ(図10(a))、開口幅を大きくし、パシベーション層32とキャップ層31をエッチングする。それにより、キャップ層31のエッチング側壁面の水平面に対する角度 θ_2 は90度よりも小さく、好ましくは、60度よりも小さく、側壁面はテーパ状に傾斜した面となる(図10(b))。そして、キャップ層31には、開口部が形成される。

【0052】

フィールドプレート20を形成するには、パシベーション膜の開口幅よりもマスクの開口幅が大きくなるようにマスクを設ける(図10(c))。次に、全面に電極材料をスパッタリングで堆積させた後、リフトオフによりマスク上の電極材料をマスクと同時に除去し、フィールドプレート構造を有するゲート電極17が形成される(図10(c))。

【0053】

このようにして、形成されたHEMT10は、ゲート電極33が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス(2DEG)層/チャネル23を介して電流が流れることができる。

【0054】

以上のように、このドライエッチングでは、SiNやSiOでは、異方性エッチングを生じやすいため、テーパ角度 θ_2 は大きいですが、キャップ層は、窒化ガリウム等のため、テーパ角度 θ_2 を小さくすることができる。それゆえ、最も電界のかかるゲート電極33の角部33cでは、キャップ層31のテーパ角 θ_2 が小さいため電界緩和効果を大きくすることができる。また、キャップ層31にゲート電極と接触する平坦部38を設けるようにしたので、より、電界緩和効果を大きくすることができる。

【0055】

ゲート電極17を形成するには、上記の方法では、キャップ層とパシベーション層を形成した後にドライエッチングするようにしている。それ以外に、キャップ層を形成した後にドライエッチングし、金属を開口部に堆積し、その後、パシベーション層を形成して、ドライエッチングするようによい。この方法を第2実施形態の変形例として説明する。

【0056】

以下に第2実施形態の変形例として、キャップ層31のドライエッチングからフィールドプレート34の形成までの工程を、図11を参照して説明する。

【0057】

キャップ層31のドライエッチングは、第1実施形態の変形例で説明した方法と同様の方法でテーパを設けるようにエッチングする。

【0058】

ゲート電極用金属33aは、キャップ層31をバリア層14までドライエッチングし、

10

20

30

40

50

ゲート電極用金属33aの底面がバリア層14の表面上にあるようにゲート電極用金属33aを堆積する(図11(a))。

【0059】

パシベーション層32は、誘電体(SiNまたはSiO)などの非導電性材料の層からなる。パシベーション層32は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約0.05~0.5ミクロンである。このパシベーション層32は、キャップ層31の開口部31aにゲート電極用金属33aを堆積した後に(図11(a))、誘電体(SiNまたはSiO)などの非導電性材料(パシベーション層32の元になる材料)32cを堆積する(図11(b))。そして、ゲート電極用金属33aの上面より広い範囲でドライエッチングすることにより、ゲート電極用金属33aの上面より広く開口部32aを設け、パシベーション層32を形成する(図11(c))。これにより、キャップ層31の表面部の開口幅とパシベーション層32底部の開口幅は、異なって、キャップ層31の端部斜面上の上部36の位置と、パシベーション層32の端部斜面上の下部37の位置は、異なり、ゲート電極33と接触する平坦部38が生じるように形成することができる。

10

【0060】

フィールドプレート34は、開口部32aからゲート電極用金属33aに接合するようにパシベーション層32上にゲート電極用金属と同じ金属で形成する(図11(d))。

【0061】

このようにして、形成されたHEMT10は、ゲート電極33が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス(2DEG)層/チャンネル23を介して電流が流れることができる。

20

【0062】

以上のように、このドライエッチングでは、SiNやSiOでは、異方性エッチングを生じやすいため、テーパ角度 θ_2 は大きいですが、キャップ層は、窒化ガリウム等のため、テーパ角度 θ_2 を小さくすることができる。それゆえ、最も電界のかかるゲート電極33の角部33cでは、キャップ層31のテーパ角 θ_2 が小さいため電界緩和効果を大きくすることができる。また、キャップ層31にゲート電極と接触する平坦部38を設けるようにしたので、より、電界緩和効果を大きくすることができる。

【0063】

次に、本発明の第3実施形態に係る半導体装置を説明する。第3実施形態では、ゲート電極は、半導体層に少なくとも部分的にリセス化されている以外は、第1または第2実施形態で説明した半導体装置と同様である。それゆえ、ここでは、第1実施形態での図3に対応する図12で示す拡大図によって説明する。

30

【0064】

図12に示すように、ゲート電極部40には、バリア層41と、キャップ層42と、パシベーション層43と、フィールドプレート45を有するゲート電極44とが形成されている。フィールドプレート45は、ゲート電極44のうち、矢印F45で示した範囲である。このとき、ゲート電極44は、バリア層41に形成したリセスの内部に設けられる。

【0065】

ゲート電極44を形成するには、キャップ層42及びパシベーション層43をバリア層41の内部までドライエッチングし、ゲート電極44の底面がバリア層41の内部にあるようにゲート電極44用の金属を堆積する。ゲート電極44に用いる金属は、金、ニッケル、パラジウム、イリジウム、チタン、クロム、チタンとタングステンの合金、または白金シリサイドを含むがこれらに制限されない異なる材料から作ることができる。

40

【0066】

以下にキャップ層42の形成からフィールドプレート45の形成までの工程を、図13と図14を参照して説明する。

【0067】

まず、基板上にバッファ層、チャンネル層(キャリア走行層)、バリア層(キャリア供給層)、キャップ層を順次エピタキシャル成長させる(図13(a))。図13ではバリア

50

層より上部を描いている。次に、パシベーション層43を形成する(図13(b))。パシベーション層43は、誘電体(SiNまたはSiO)などの非導電性材料の層からなる。パシベーション層43は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約0.05~0.5ミクロンである。

【0068】

次に、パシベーション膜上にマスクM4を形成する(図13(c))。マスクM4は、ハードマスクまたはレジストマスクを用いる。マスクM4を共通に用いて、パシベーション膜、キャップ層42と、バリア層の内部までドライエッチングする。このドライエッチングには、反応性イオンエッチング等を用いてエッチングする。エッチングガス種には、パシベーション膜には、テーパ角度 θ_3 が大きくなるように異方性が強く、キャップ層には、テーパ角度 θ_3 が小さくなるように等方性が強くなるものが用いられる。また、そのときの他のエッチング条件も適宜選択する。それにより、キャップ層18のエッチング側壁面の水平面に対する角度 θ_3 は90度よりも小さく、好ましくは、60°より小さく、側壁面はテーパ状に傾斜した面となる(図13(d))。そして、キャップ層18には、開口部25が形成される。

10

【0069】

フィールドプレート20を形成するには、パシベーション膜の開口幅よりもマスクの開口幅が大きくなるようにマスクを設ける(図14(a))。次に、全面に電極材料をスパッタリングで堆積させた後、リフトオフによりマスク上の電極材料をマスクと同時に除去し、フィールドプレート構造を有するゲート電極17が形成される(図14(b))。

20

【0070】

このようにして、形成されたHEMT10は、ゲート電極44が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス(2DEG)層/チャネル23を介して電流が流れることができる。

【0071】

以上のように、このドライエッチングでは、SiNやSiOでは、異方性エッチングを生じやすいためテーパ角度 θ_3 は大きいですが、キャップ層は、窒化ガリウム等のためテーパ角度 θ_3 を小さくすることができる。それゆえ、最も電界のかかるゲート電極44の角部44cでは、キャップ層42のテーパ角が小さいため緩和効果を大きくすることができる。また、リセスゲート構造を形成したことで、高ゲインと良好な高周波特性を得ることができる。

30

【0072】

ゲート電極17を形成するには、上記の方法では、キャップ層とパシベーション層を形成した後にドライエッチングするようにしている。それ以外に、キャップ層を形成した後にドライエッチングし、金属を開口部に堆積し、その後、パシベーション層を形成して、ドライエッチングするようにしてもよい。この方法を第3実施形態の変形例として説明する。。

【0073】

以下に第3実施形態の変形例として、キャップ層42のドライエッチングからフィールドプレート45の形成までの工程を、図15を参照して説明する。

40

【0074】

まず、キャップ層42をドライエッチングし、さらに、バリア層41の一部をドライエッチングしバリア層41に窪み41aを形成し(図15(a))、ゲート電極用金属44aの底面がバリア層41の窪み41aにあるようにゲート電極用金属44aを堆積する(図15(b))。

【0075】

キャップ層42のドライエッチングは、第1実施形態で説明した方法と同様の方法でテーパを設けるようにエッチングする。そして、このとき、バリア層41までエッチングする。

【0076】

50

パシベーション層43は、誘電体(SiNまたはSiO)などの非導電性材料の層からなる。パシベーション層43は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約0.05~0.5ミクロンである。このパシベーション層43は、キャップ層42の開口部42aにゲート電極用金属44aを堆積した後に(図15(b))、誘電体(SiNまたはSiO)などの非導電性材料(パシベーション層43の元になる材料)43cを堆積する(図15(c))。そして、ドライエッチングにより、ゲート電極用金属44aが露出するように開口部43aを設け、パシベーション層43を形成する(図15(d))。

【0077】

フィールドプレート45は、開口部43aからゲート電極用金属44aに接合するようにパシベーション層43上に同じ金属で形成する(図15(e))。

10

【0078】

このようにして、形成されたHEMT10は、ゲート電極44が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス(2DEG)層/チャンネル23を介して電流が流れることができる。

【0079】

以上のように、このドライエッチングでは、SiNやSiOでは、異方性エッチングを生じやすいためテーパ角度 θ_3 は大きい、キャップ層は、窒化ガリウム等のためテーパ角度 θ_3 を小さくすることができる。それゆえ、最も電界のかかるゲート電極44の角部44cでは、キャップ層42のテーパ角が小さいため緩和効果を大きくすることができる。また、リセスゲート構造を形成したことで、高ゲインと良好な高周波特性を得ることができる。

20

【0080】

次に、本発明の第4実施形態に係る半導体装置を説明する。第4実施形態では、パシベーション層は、多段構造を有すること以外は、第1実施形態~第3実施形態で説明した半導体装置と同様である。それゆえ、ここでは、第1実施形態での図3に対応する図16で示す拡大図によって説明する。

【0081】

図16に示すように、ゲート電極部50には、バリア層51とキャップ層52とパシベーション層53とフィールドプレート55を有するゲート電極54とが形成されている。フィールドプレート55は、ゲート電極54のうち矢印F55で示した範囲である。このとき、パシベーション層53は、多段構造を有する。そのため、ゲート電極と接触する複数の平坦部56,57が生じている。

30

【0082】

以下にキャップ層52のドライエッチングからフィールドプレート55の形成までの工程を、図17と図18を参照して説明する。

【0083】

まず、キャップ層52をバリア層51までドライエッチングし、ゲート電極用金属54aの底面がバリア層51の表面上にあるようにゲート電極用金属54aを堆積する(図17(a))。

40

【0084】

キャップ層52のドライエッチングは、第1実施形態で説明した方法と同様の方法でテーパを設けるようにエッチングする。

【0085】

パシベーション層53は、誘電体(SiNまたはSiO)などの非導電性材料の層からなる。パシベーション層は、多くの異なる厚さとすることができ、適切な厚さの範囲は、約0.05~0.5ミクロンである。まず、第1層のパシベーション層53aは、キャップ層52の開口部52aにゲート電極用金属54aを堆積した後に(図17(a))、誘電体(SiNまたはSiO)などの非導電性材料(パシベーション層53の元になる材料)53aを堆積する(図17(b))。そして、ゲート電極用金属54aの上面より広い

50

範囲でドライエッチングにより、ゲート電極用金属 5 4 a の上面より広く開口部 5 3 b を設ける（図 1 7 (c) ）。

【 0 0 8 6 】

ゲート電極用金属 5 4 a と同様の金属 5 4 b を、開口部 5 3 b に形成する（図 1 7 (d) ）。そして、再び、非導電性材料（パシベーション層 5 3 の元になる材料）5 3 c を薄く形成する（図 1 8 (a) ）。さらに、広い開口部 5 3 d を形成し、パシベーション層 5 3 を形成する（図 1 8 (b) ）、そして、更にゲート電極用金属 5 4 a と同様の金属をその開口部 5 3 d に堆積させ、最終的に、フィールドプレート 5 5 を形成する（図 1 8 (c) ）。フィールドプレート 5 5 は、ゲート電極用金属 5 4 a に用いられているものと同じ金属である。これにより、ゲート電極と接触する平坦部 5 6 , 5 7 が複数設けられた多段のパシベーション層を形成することができる。

10

【 0 0 8 7 】

このようにして、形成された H E M T 1 0 は、ゲート電極 5 4 が適切なレベルにバイアスされているとき、ソース電極とドレイン電極との間を二次元電子ガス（2 D E G）層 / チャネル 2 3 を介して電流が流れることができる。

【 0 0 8 8 】

以上のように、このドライエッチングでは、S i N や S i O では、異方性エッチングを生じやすいため、テーパ角度 θ_4 は大きいですが、キャップ層 5 2 は、窒化ガリウム等のため、テーパ角度 θ_4 が小さくすることができる。それゆえ、最も電界のかかるゲート電極 5 4 の角部 5 4 c では、キャップ層 5 2 のテーパ角が小さいため電界緩和効果を大きくすることができる。また、キャップ層 5 2 にゲート電極 5 4 と接触する平坦部 5 6、パシベーション層 5 3 にゲート電極 5 4 と接触する平坦部 5 7 を複数設けるようにしたので、より、電界緩和効果を大きくすることができる。

20

【 0 0 8 9 】

なお、本実施形態では、キャップ層 1 8 , 3 1 , 4 2 , 5 2 をノンドープの絶縁性結晶の G a N を用いて説明したが、それに限らず、不純物を添加することにより n 型の半導体性の窒化物やアモルファスの窒化物を用いるようにすることもできる。また、本実施形態では、半導体装置として、H E M T を例にして説明したが、それに限らず、電界効果トランジスタ（F E T）を用いることができる。

30

【 0 0 9 0 】

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）等については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

【 産業上の利用可能性 】

【 0 0 9 1 】

本発明に係る半導体装置は、高周波・高耐圧動作の電力素子としての半導体装置等に利用される。

40

【 符号の説明 】


【 0 0 9 2 】

- 1 0 高電子移動度トランジスタ（H E M T）
- 1 1 基板
- 1 2 バッファ層
- 1 3 チャネル層
- 1 4 パリア層
- 1 5 ソース電極
- 1 6 ドレイン電極
- 1 7 ゲート電極


50

- 18 キャップ層
- 19 パシベーション層
- 20 フィールドプレート
- 22 キャップ層の表面部の開口部とパシベーション層底部の開口部の一致箇所
- 23 二次元電子ガス(2DEG)層/チャンネル


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】




【図 17】




【図 18】




【図19】



【図20】



【図21】



フロントページの続き

- (56)参考文献 特開2009-076845(JP,A)
特開2008-306083(JP,A)
特開2008-211172(JP,A)
特開2000-031167(JP,A)
特開2009-164437(JP,A)
特開2008-243848(JP,A)
特開2004-253620(JP,A)
国際公開第2005/081304(WO,A1)
特開2010-238838(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H01L 21/337 - 21/338
H01L 27/095 - 27/098
H01L 29/775 - 29/778
H01L 29/80 - 29/812
H01L 21/28 - 21/288
H01L 21/44 - 21/445
H01L 29/40 - 29/51