

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4204133号
(P4204133)

(45) 発行日 平成21年1月7日(2009.1.7)

(24) 登録日 平成20年10月24日(2008.10.24)

(51) Int.Cl.		F I	
HO4B	1/59	(2006.01)	HO4B 1/59
GO6K	17/00	(2006.01)	GO6K 17/00 F
HO4B	5/02	(2006.01)	HO4B 5/02

請求項の数 7 (全 15 頁)

<p>(21) 出願番号 特願平11-49678 (22) 出願日 平成11年2月26日(1999.2.26) (65) 公開番号 特開2000-252854(P2000-252854A) (43) 公開日 平成12年9月14日(2000.9.14) 審査請求日 平成17年2月4日(2005.2.4)</p>	<p>(73) 特許権者 000116024 ローム株式会社 京都府京都市右京区西院溝崎町2 1 番地 (74) 代理人 100085501 弁理士 佐野 静夫 (72) 発明者 疋田 純一 京都市右京区西院溝崎町2 1 番地 ローム株式会社内 (72) 発明者 生藤 義弘 京都市右京区西院溝崎町2 1 番地 ローム株式会社内 (72) 発明者 田口 治生 京都市右京区西院溝崎町2 1 番地 ローム株式会社内</p>
---	--

最終頁に続く

(54) 【発明の名称】 通信システム

(57) 【特許請求の範囲】

【請求項 1】

管理元が異なる複数の通信用質問器と、前記質問器と個々に通信を行うことが可能である通信用応答器とからなる通信システムにおいて、

前記応答器は、前記質問器との通信において使用される情報が記憶される複数の応答器記憶領域を有する応答器記憶手段を備え、

前記質問器は、質問器記憶手段を備え、

前記応答器は、前記応答器記憶手段に前記質問器で前記応答器を認識するための鍵信号を 1 つ記憶し、

前記質問器は、前記質問器記憶手段に、前記鍵信号に応じた前記応答器記憶領域を指定する応答器情報を記憶し、

前記質問器は、通信の許可を求める第 1 の信号を前記応答器に送信し、前記第 1 の信号を受信した前記応答器は鍵信号を送信し、前記鍵信号を受信した質問器は応答器情報を含む命令信号を送信し、前記命令信号を受信した前記応答器は可能信号を送信しかつ応答器情報の指定する記憶領域のみを使用して前記質問器と通信することを特徴とする通信システム。

【請求項 2】

前記応答器は、前記質問器から送信される前記第 1 の信号に特定の演算処理を施す応答器演算手段を備え、前記演算手段によって前記第 1 の信号に演算処理を施した第 2 の信号及び前記鍵信号を送信することを特徴する請求項 1 に記載の通信システム。

10

20

【請求項 3】

前記質問器は、前記第 2 の信号に演算処理を施す質問器演算手段を備え、前記応答器から送信された前記第 2 の信号を照合し前記応答器が適正なものか否かを判別するとともに、前記質問器が適正であるときは、命令信号及び前記第 2 の信号に演算処理を施した第 3 の信号を送信することを特徴とする請求項 2 に記載の通信システム。

【請求項 4】

前記応答器は、前記質問器から送信された前記第 3 の信号を受信し、前記第 3 の信号を照合し前記質問器が適正なものか否かを判別するとともに、前記質問器が適正であるとき通信を許可する認証手段を有することを特徴とする請求項 3 に記載の通信システム。

【請求項 5】

前記認証手段は、前記命令信号に含まれる応答器情報が適正なものか否かを判別とともに、前記質問器が適正でかつ応答器信号が適正であるとき通信を許可することを特徴とする請求項 4 に記載の通信システム。

【請求項 6】

前記応答器記憶領域の少なくとも 1 領域が、前記質問器と通信を行う際に前記応答器記憶領域が使用されるとき、前記質問器から与えられる度数変更命令に応じて、前記応答器記憶領域内に記憶されている度数を変更する度数記憶部材によって構成されることを特徴とする請求項 1 乃至請求項 5 のいずれかに記載の通信システム。

【請求項 7】

前記応答器と前記質問器が非接触で通信を行うことを特徴する請求項 1 乃至請求項 6 のいずれかに記載の通信システム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、高周波タグや IC カードといった通信用応答器及びこれを用いた通信システムに関するもので、特に、複数のプロバイダの質問器との通信に応じて使用される複数の記憶領域を有する通信用応答器及びこれを用いた通信システムに関する。

【0002】

【従来の技術】

近年、応答器として使用される IC カード 1 枚で、多数のプロバイダがそれぞれに管理する複数種類のリーダ・ライタ（質問器）と通信が可能となるような通信システムが提供されている。このような通信システムを実現するために、前記 IC カード内に設けられたメモリを区分して、多数のプロバイダがそれぞれに管理する前記リーダ・ライタとの通信のやり取りを行う際にデータを格納するためのメモリとして使用されるように、複数のメモリ領域が前記プロバイダに応じて割り当てられている。このように、1 枚の IC カードで多数のプロバイダがそれぞれに管理する前記リーダ・ライタと通信を行うことができるので、通信を行う際、現在通信を行っているリーダ・ライタを管理するプロバイダに割り当てられた特定のメモリ領域のみを使用可能とするとともに、それ以外のメモリ領域を使用不可能とする必要がある。

【0003】

そのため、IC カードには、それぞれのメモリ領域に割り当てられたプロバイダの管理するリーダ・ライタと通信を行うときのみに使用可能とするための暗号鍵が複数記憶されている。そして、この暗号鍵を使用して、IC カード及びリーダ・ライタ間で相互認証処理が行われる。このような相互認証処理を行う非接触通信システムが、特開平 10 - 327142 号公報に提示されている。

【0004】

特開平 10 - 327142 号公報に提示される通信システムでは、図 11 のように、IC カード内に記憶されたそれぞれのメモリ領域（エリア）を使用可能にするための前記暗号鍵は、プロバイダ毎に決定される。更に、この暗号鍵によって認証されたリーダ・ライタがアクセスを要求するメモリ領域を判別することができる。一方、リーダ・ライタ側では

10

20

30

40

50

、前記暗号鍵によって、ICカードが適正なものか否か判断することができるが、個々のICカードを判別することができない。そのため、リーダ・ライタがICカードを判別するために、予めICカードそれぞれに固有のID番号を記憶させる。

【0005】

【発明が決しようとする課題】

しかしながら、特開平10-327142号公報で提供されるICカード内のメモリ領域を使用可能にするための暗号鍵は、プロバイダ毎に設定されたものであり、ICカード固有の暗号鍵でない。そこで、本発明は、メモリ領域を使用可能にするための暗号鍵を、ICカード毎に設定し、更に安全性の高い通信用応答器及びこれを用いた通信システムを提供することを目的とする。

【0006】

又、特開平10-327142号公報で提供されるICカード内に記憶されるID番号は生産時に発行されるものなので、このID番号をICカードに記憶させると同時に、各プロバイダも同時にそのID番号を認知させる必要がある。よって、ICカードを生産する毎に、各プロバイダにそのID番号を認知させなければならないので、この通信システムにおける管理が煩雑となる。

【0007】

【課題を解決するための手段】

本発明の通信システムは、管理元が異なる複数の通信用質問器と、前記質問器と個々に通信を行うことが可能である通信用応答器とからなる通信システムにおいて、前記応答器は、前記質問器との通信において使用される情報が記憶される複数の応答器記憶領域を有する応答器記憶手段を備え、前記質問器は、質問器記憶手段を備え、前記応答器は、前記応答器記憶手段に前記質問器で前記応答器を認識するための鍵信号を1つ記憶し、前記質問器は、前記質問器記憶手段に、前記鍵信号に応じた前記応答器記憶領域を指定する応答器情報を記憶し、前記質問器は、通信の許可を求める第1の信号を前記応答器に送信し、前記第1の信号を受信した前記応答器は鍵信号を送信し、前記鍵信号を受信した質問器は応答器情報を含む命令信号を送信し、前記命令信号を受信した前記応答器は可能信号を送信しかつ応答器情報の指定する記憶領域のみを使用して前記質問器と通信することを特徴とする。

【0008】

また、前記応答器は、前記質問器から送信される前記第1の信号に特定の演算処理を施す応答器演算手段を備え、前記演算手段によって前記第1の信号に演算処理を施した第2の信号及び前記鍵信号を送信することを特徴する。

【0009】

また、前記質問器は、前記第2の信号に演算処理を施す質問器演算手段を備え、前記応答器から送信された前記第2の信号を照合し前記応答器が適正なものか否かを判別するとともに、前記質問器が適正であるときは、命令信号及び前記第2の信号に演算処理を施した第3の信号を送信することを特徴とする。

【0010】

また、前記応答器は、前記質問器から送信された前記第3の信号を受信し、前記第3の信号を照合し前記質問器が適正なものか否かを判別するとともに、前記質問器が適正であるとき通信を許可する認証手段を有することを特徴とする。

【0011】

また、前記応答器は、前記命令信号に含まれる応答器情報が適正なものか否かを判別とともに、前記質問器が適正かつ前記質問器が適正であるとき通信を許可する認証手段を有することを特徴とする。また、前記認証手段は、前記命令信号に含まれる応答器情報が適正なものか否かを判別とともに、前記質問器が適正かつ応答器信号が適正であるとき通信を許可することを特徴とする。

【0012】

また、前記応答器記憶領域の少なくとも1領域が、前記質問器と通信を行う際に前記応

10

20

30

40

50

答器記憶領域が使用されるとき、前記質問器から与えられる度数変更命令に応じて、前記
 応答器記憶領域内に記憶されている度数を変更する度数記憶部材によって構成されること
 を特徴とする。

【0013】

また、前記応答器と前記質問器が非接触で通信を行うことを特徴とする。

【0014】

【発明の実施の形態】

本発明の第1の実施形態について、図面を参照して説明する。図1は、本実施形態におけ
 る通信システムの構成を示すブロック図である。図2は、本実施形態における通信システ
 ムの動作を示すタイムチャートである。尚、以下、NGとは、認証を行ったとき認証する
 相手が不適正であることを、OKとは認証を行ったとき認証する相手が適正であることを
 意味する。

10

【0015】

図1に示す通信システムは、質問器となるリーダ・ライタ1及びコントローラ2と、応答
 器となるICカード3とを有する。このような通信システムにおいて、リーダ・ライタ1
 は、ICカード3と信号の送受信を行う同調回路4と、同調回路4で受信した応答信号を
 復調するとともに制御回路6より送られる命令信号を変調する変復調回路5と、命令信
 号を生成する制御回路6と、受信した応答信号に付加された認証信号が制御回路6より送
 出されるとともに該認証信号によってICカード3の認証を行う認証回路7と、受信した
 応答信号に付加された認証信号が制御回路6より送られるとともに該認証信号に所定の
 演算処理 $f_1()$ を行う演算回路8とから構成される。このようなリーダ・ライタ1を制
 御するとともに通信を行うコントローラ2は、リーダ・ライタ1の制御回路6と信号のやり
 取りをするとともにリーダ・ライタ1の制御を行う主制御回路9と、ICカード3の所
 有者のID及び所有者に関する情報が記憶されたメモリ10とを有する。

20

【0016】

又、ICカード3は、リーダ・ライタ1と信号の送受信を行う同調回路11と、同調回路
 11で同調した信号を整流することによってICカード3の各ブロックに供給する電源電
 圧を生成する整流回路12と、同調回路11で受信した命令信号を復調するとともに制御
 回路14より送られる応答信号を変調する変復調回路13と、応答信号を生成する制御
 回路14と、受信した命令信号に付加された認証信号が制御回路14より送られるとと
 もに該認証信号によってリーダ・ライタ1の認証を行う認証回路15と、受信した命令信
 号に付加された認証信号が制御回路14より送られるとともに該認証信号に所定の演算
 処理 $f_2()$ を行う演算回路16と、所有者の個人情報及びIDが記憶されるメモリ17
 とから構成される。

30

【0017】

更に、このような構成のICカード3は、複数のプロバイダがそれぞれ管理するリーダ・
 ライタと通信可能であり、メモリ17内において、それぞれのプロバイダに、アクセスす
 る領域 $17_1 \sim 17_n$ が振り分けられている。即ち、図3(a)のように、プロバイダA1
 の管理するリーダ・ライタ 1_1 がICカード3と通信可能となったとき、その通信時にI
 Cカード3内のメモリ領域 17_1 の読み出し又は書き込みが行われ、又、図3(b)のよ
 うに、プロバイダA2の管理するリーダ・ライタ 1_2 がICカード3と通信可能となつた
 とき、その通信時にICカード3内の別の領域となるメモリ領域 17_2 の読み出し又は書
 き込みが行われる。

40

【0018】

又、メモリ領域 $17_1 \sim 17_n$ にアクセスするためのID番号(メモリIDとする。)ID
 1~IDnと、プロバイダ側が個々のICカード3を認識するためのID番号(ユーザー
 IDとする。)ID0がメモリ17内に記憶されている。このID番号ID0~IDnは
 、個々のICカード3によって設定されるもので、ユーザーID ID0は、生産時に生
 産者によって設定され、又、メモリID ID1~IDnは、各プロバイダによって設定
 される。即ち、図4のように、ICカード 3_1 のメモリ17-1内に記憶するID番号を

50

それぞれID₀₁及びID₁₁~ID_n₁とすると、ICカード3₂のメモリ17-2内に記憶するID番号はそれぞれID₀₁及びID₁₁~ID_n₁と異なるID₀₂及びID₁₂~ID_n₂となる。

【0019】

更に、図4のように、プロバイダAが、ICカード3₁と通信する際はメモリ領域17₁-1を、ICカード3₂と通信する際はメモリ領域17₁-2を使用するとする。このとき、図5のように、プロバイダAが管理するコントローラ2のメモリ10は、ICカード3₁のユーザーID ID₀₁とメモリ領域17₁-1のメモリID ID₁₁とICカード3₁のユーザー情報とを、又、ICカード3₂のユーザーID ID₀₂とメモリ領域17₁-2のメモリID ID₁₂とICカード3₂のユーザー情報とを、それぞれ対応させて記憶して

10

【0020】

このような通信システムにおいて、図2のように、リーダ・ライタ1からある一定の期間毎に、ICカード3が認証動作を行うための認証信号(ローリングコード)Rcaが制御回路6で付加された命令信号Caを生成し(STEP1)、この命令信号Caを変復調回路5で変調して同調回路4よりICカード3へ送信する(STEP2)。このとき命令信号Caに付加する認証信号Rcaは、任意の信号で、演算回路8で演算f1()を施した信号でない。

【0021】

ICカード3が同調回路11でこの命令信号Caを受信すると、整流回路12で電源電圧を生成するとともに、変復調回路13で復調し制御回路14に送出する。制御回路14では、命令信号Caより認証信号Rcaを検知して、この認証信号Rcaがリーダ・ライタ1内で演算f1()が施された信号であるか否かを判別するために認証回路15に認証信号Rcaを送出する(STEP3)。今、この認証信号Rcaは演算f1()が施された信号でないので、認証結果はNGとなり、ICカード3はリーダ・ライタ1を認証しない(STEP4)。

20

【0022】

又、このとき同時に、制御回路14で検知された認証信号Rcaを演算回路16に送出して演算f2()を施す(STEP5)。このように演算回路16で演算f2()を施した信号f2(Rca)を認証信号Rcbとして制御回路14に送出し、リーダ・ライタ1に送信する応答信号Raに付加する。又、制御回路14では、この応答信号Raに、メモリ17内に記憶されているユーザーID ID₀の情報に付加する(STEP6)。このように生成された応答信号Raは、変復調回路13で変調され同調回路11よりリーダ・ライタ1に送信される(STEP7)。

30

【0023】

リーダ・ライタ1がこの応答信号Raを同調回路4より受け、変復調回路5で復調した後、制御回路6に送出する。制御回路6では、応答信号Raより認証信号Rcb及びユーザーID ID₀を検知して(STEP8)、この認証信号RcbがICカード3内で演算f2()が施された信号であるか否かを判別するために認証回路7に認証信号Rcbを送出する。今、この認証信号Rcb=f2(Rca)は演算f2()が施された信号であるので、リーダ・ライタ1はICカード3を認証する(STEP9)。

40

【0024】

このとき、認証結果がNGの場合、コントローラ2との通信は行われず、制御回路6で検知された認証信号Rcbを演算回路8に送出し、演算回路8で演算f1()を施す。このように認証信号Rcbに演算f1()を施した信号f1(Rcb)を認証信号Rccとして制御回路6に送出する(STEP10)。又、認証結果がOKとなる時、制御回路6で検知したユーザーID ID₀をコントローラ2の主制御回路9に送出し(ステップ11)、このユーザーID ID₀に対応させてメモリ10内に記憶したICカード3のメモリ領域17₁を使用可能にするためのメモリID ID₁を読み出す(STEP12)。そして、コントローラ2は、メモリ10より読み出したメモリID ID₁を、主制御回

50

路 9 からリーダ・ライタ 1 の制御回路 6 に送出する (S T E P 1 3)。

【 0 0 2 5 】

今、制御回路 6 において、認証回路 7 の認証結果が O K であれば、メモリ I D I D 1、認証信号 R c c 及びメモリ領域 1 7₁を使用することを示す信号を付加した命令信号 C b を、又、認証回路 7 の認証結果が N G のときもしくはメモリ 1 0 内にユーザ I D I D 0 が無いときは、認証信号 R c c を付加した命令信号 C b ' を変復調回路 5 に送出する (S T E P 1 4)。このようにして制御回路 6 より送出された命令信号 C b , C b ' を、変復調回路 5 で変調するとともに、同調回路 4 より送信する (S T E P 1 5)。

【 0 0 2 6 】

今、I C カード 3 の同調回路 1 1 で命令信号 C b を受信すると、整流回路 1 2 で電源電圧を生成するとともに、変復調回路 1 3 で復調し制御回路 1 4 に送出する。制御回路 1 4 では、命令信号 C b より認証信号 R c c 及びメモリ I D I D 1 を検知するとともに、リーダ・ライタ 1 が使用するメモリ領域が領域 1 7₁であることを認識する (S T E P 1 6)。そして、認証信号 R c c がリーダ・ライタ 1 内で演算 f 1 () が施された信号であるか否かを判別するために認証回路 1 5 に認証信号 R c c を送出する。尚、図 2 のタイムチャートには表記していないが、I C カード 3 が命令信号 C b ' を受信すると、リーダ・ライタ 1、コントローラ 2、及び I C カード 3 において S T E P 3 以降の動作を繰り返す。今、命令信号 C b を受信したものであるため、認証回路 1 5 で認証信号 R c c によってリーダ・ライタ 1 が適正か否かを認証する (S T E P 1 7)。

【 0 0 2 7 】

このとき、認証結果が O K の場合、メモリ 1 7 内のメモリ領域 1 7₁のメモリ I D と比較して、制御回路 1 4 にてリーダ・ライタ 1 から送信されたメモリ I D が一致するか否かを判断し (S T E P 1 8)、一致すれば S T E P 2 0 に移行し、一致しなければ S T E P 1 9 に移行する。又、S T E P 1 7 で認証結果が N G となる時、又は、S T E P 1 8 でメモリ I D が不一致であるとき、制御回路 1 4 で検知された認証信号 R c c を演算回路 1 6 に送出し、演算回路 1 6 で演算 f 2 () を施す。このように認証信号 R c c に演算 f 2 () を施した信号 f 2 (R c c) を認証信号 R c d として制御回路 1 4 に送出し (S T E P 1 9)、S T E P 2 0 に移行する。

【 0 0 2 8 】

S T E P 1 8 又は S T E P 1 9 のような処理動作が終了し S T E P 2 0 に移行すると、認証結果が O K のときは通信可能であることをリーダ・ライタ 1 に伝えるための応答信号 R b を、認証結果が N G のときは認証信号 R c d 及びユーザ I D I D 0 を付加した応答信号 R b ' を制御回路 1 4 で生成して変復調回路 1 3 に送出する。今、認証信号 R c c = f 1 (R c b) で且つ、リーダ・ライタ 1 が送信されるメモリ I D は I D 1 でありメモリ領域 1 7₁のメモリ I D と一致するので、S T E P 2 0 では、通信可能であることをリーダ・ライタ 1 に伝えるための応答信号 R b を生成する。このように応答信号 R b , R b ' が変復調回路 1 3 に送出されると、それぞれ変調されて同調回路 1 1 より送信される (S T E P 2 1)。

【 0 0 2 9 】

今、リーダ・ライタ 1 の同調回路 4 で応答信号 R b を受信すると、変復調回路 5 で復調し制御回路 6 に送出する。制御回路 6 では、応答信号 R b より I C カード 3 内のメモリ領域 1 7₁が開放され、通信可能となったことを認識する (S T E P 2 2)。尚、図 2 のタイムチャートには表記していないが、リーダ・ライタ 1 が応答信号 R b ' を受信すると、リーダ・ライタ 1、コントローラ 2、及び I C カード 3 において S T E P 8 以降の動作を繰り返す。

【 0 0 3 0 】

今、応答信号 R b を受信したものであるため、制御回路 6 よりコントローラ 2 の主制御回路 9 に I C カード 3 と通信可能であることを認識させる (S T E P 2 3)。コントローラ 2 が I C カード 3 と通信可能であることを認識すると、リーダ・ライタ 1 を介して I C カード 3 と相互に通信を行い、この通信を行う際に I C カード 3 のメモリ領域 1 7₁の

10

20

30

40

50

データの読み出し又は書き込みを行う (STEP 24)。

【0031】

本発明の第2の実施形態について、図面を参照して説明する。図6は、本実施形態における通信システムの構成を示すブロック図である。図7は、本実施形態における通信システムの動作を示すタイムチャートである。尚、本実施形態の通信システムにおいて、図6に示すリーダ・ライタ及びコントローラの内部構造は、図1の通信システム内におけるリーダ・ライタ1及びコントローラ2の内部構造と同様のものとする。又、図6のICカードを構成するブロックにおいて、図1の通信システム内におけるICカード3を構成するブロックと同様のものは、同じ記号を付してその詳細な説明は省略する。

【0032】

図6に示すICカード31は、領域 $18_1 \sim 18_n$ に分割されたメモリ18と、同調回路11と、整流回路12と、変復調回路13と、制御回路14と、認証回路15と、演算回路16とを有し、又、第1の実施形態におけるICカード3と同様、複数のプロバイダがそれぞれ管理するリーダ・ライタと通信可能であり、メモリ18内において、それぞれのプロバイダに、アクセスする領域 $18_1 \sim 18_n$ が振り分けられている。

【0033】

又、メモリ領域 $18_1 \sim 18_n$ は、プロバイダ側が個々のICカード3を認識するためのID番号(認識IDとする。)ID1a~IDnaと、アクセスするためのID番号(メモリIDとする。)ID1b~IDnbとを有し、この認識ID ID1a~IDna及びメモリID ID1b~IDnbがメモリ18内に記憶されている。この認識ID ID1a~IDna及びメモリID ID1b~IDnbは、個々のICカード3によって設定されるもので、生産後に各プロバイダにより設定される。

【0034】

更に、図8のように、プロバイダBが、ICカード31₁と通信する際はメモリ18-1の内、領域 18_1-1 を、ICカード31₂と通信する際はメモリ18-2の内、領域 18_1-2 を使用するとする。このとき、図9のように、コントローラ2のメモリ10は、ICカード31₁の認識ID ID1a-1とメモリID ID1b-1とを、又、ICカード31₂のユーザーID ID1a-2とメモリID ID1b-2とを、それぞれ対応させて記憶している。

【0035】

このような通信システムの動作について、図7を使用して説明する。尚、図2と同様の動作は、同様であること示しその詳細な説明は省略する。まず、リーダ・ライタ1において、図2のSTEP1及びSTEP2と同様の処理をSTEP1a及びSTEP2aで行い、認証信号Rc1を付加した命令信号をC1をICカード31に送信する。又、このとき、命令信号C1には、メモリ領域 18_1 へのアクセスを希望していることを示す信号も付加されている。

【0036】

ICカード31が同調回路11でこの命令信号C1を受信すると、STEP3aにおいて、制御回路14でリーダ・ライタ1がメモリ領域 18_1 へのアクセスを希望していることを認識するとともに、図2のSTEP3と同様に、認証回路15に制御回路14で検知した認証信号Rc1を送出する。STEP4a及びSTEP5aにおいて、図2のSTEP4及びSTEP5と同様の動作を行う。

【0037】

そして、制御回路14において、演算回路16で認証信号Rc1に基づいて生成された認証信号 $Rc2 = f2(Rc1)$ 及び、メモリ18より読み出した領域 18_1 の認識ID ID1aが、応答信号R1に付加される(STEP6a)。このように生成された応答信号R1は、変復調回路13で変調されて同調回路11よりリーダ・ライタ1に送信される(STEP7a)。

【0038】

リーダ・ライタ1がこの応答信号R1を同調回路4より受信すると、STEP8a~14

10

20

30

40

50

aにおいて、図2のSTEP8～14と同様の動作を行う。即ち、制御回路6で応答信号R1より認識ID ID1a及び認証信号Rc2を検知し、認証回路7によって認証信号Rc2に基づいて認証処理を行う。このとき、認証結果がNGの場合、コントローラ2との通信が行われずに、STEP10aに移行して演算回路で認証信号Rc3 = f1(Rc2)を生成した後、認証信号Rc3を付加した命令信号C2'を生成する。又、認証結果がOKの場合、STEP11aに移行した後、コントローラ2でメモリ10内の認識ID ID1aに対応するメモリID ID1bを読み出してリーダー・ライター1に送出し、認証信号Rc3及びメモリID ID1bを付加した命令信号C2を生成する。又、認識ID ID1aがメモリ10内に存在しないときは、上記した命令信号C2'が制御回路6で生成される。

10

【0039】

このように、命令信号C2, C2'が生成されると、この命令信号をICカード31に送信する(STEP15a)。今、この認証信号Rc2 = f2(Rc1)は演算f2()が施された信号であるので、リーダー・ライター1はICカード31を認証する。よって、命令信号C2がICカード31に送信される。

【0040】

ここで、STEP16a以降の動作については、図7で使用している記号以外は、図2のSTEP16以降の動作とほぼ同様であるので、以下、簡単に説明する。

【0041】

今、ICカード31が命令信号C2を受信すると、制御回路14で、命令信号C2より認証信号Rc3及びメモリID ID1bを検知する(STEP16a)。尚、第1の実施形態と同様に、ICカード31が命令信号C2'を受信すると、リーダー・ライター1、コントローラ2、及びICカード31においてSTEP3a以降の動作を繰り返す。そして、認証回路15で認証信号Rc3がリーダー・ライター1内で演算f1()が施された信号であるか否かを判別して、リーダー・ライター1が適正か否かを判断する(STEP17a)。

20

【0042】

このとき、認証結果がOKの場合、メモリ領域18₁のメモリIDと比較して、制御回路14にてリーダー・ライター1から送信されたメモリIDが一致するか否かを判断し(STEP18a)、一致すればSTEP20aに移行し、一致しなければSTEP19aに移行する。又、STEP17aで認証結果がNGの場合、又は、STEP18aでメモリIDが不一致であるとき、制御回路14で検知された認証信号Rc3を演算回路16に送出し、演算回路16で認証信号Rc4 = f2(Rc3)を生成して(STEP19a)、STEP20aに移行する。

30

【0043】

STEP18a又はSTEP19aのような処理動作が終了しSTEP20aに移行すると、認証結果がOKのときは通信可能であることをリーダー・ライター1に伝えるための応答信号R2を、認証結果がNGのときは認証信号Rc4及び認識ID ID1aを付加した応答信号R2'を制御回路14で生成した後、リーダー・ライター1に送信する(STEP21a)。今、認証信号Rc3 = f1(Rc2)で且つ、リーダー・ライター1から送信されるメモリIDはID1bでありメモリ領域18₁のメモリIDと一致するので、STEP21aでは、通信可能であることをリーダー・ライター1に伝えるための応答信号R2が送信される。

40

【0044】

リーダー・ライター1が応答信号R2を受信すると、制御回路6で、応答信号R2よりICカード31内のメモリ領域18₁が開放され、通信可能となったことを認識する(STEP22a)。尚、第1の実施形態と同様に、リーダー・ライター1が応答信号R2'を受信すると、リーダー・ライター1、コントローラ2、及びICカード31においてSTEP8a以降の動作を繰り返す。

【0045】

今、応答信号R2を受信したものであるため、制御回路6よりコントローラ2の主制

50

御回路 9 に IC カード 3 1 と通信可能であることを認識させる (STEP 23 a)。コントローラ 2 が IC カード 3 1 と通信可能であることを認識すると、リーダ・ライタ 1 を介して IC カード 3 1 と相互に通信を行い、この通信を行う際に IC カード 3 1 のメモリ領域 18_1 のデータの読み出し又は書き込みを行う (STEP 24 a)。

【0046】

尚、第 1 及び第 2 の実施形態において、リーダ・ライタ、IC カードの間で複数回認証動作が行われ、全く認証が行われなかったとき、コントローラにエラーメッセージが送信され、通信が終了される。又、IC カード又はコントローラで ID 番号の確認が複数回行われ、いずれも不一致もしくは存在しないと判断されたとき、コントローラにエラーメッセージが送信され、通信が終了される。

10

【0047】

本発明の第 3 の実施形態について、図面を参照して説明する。図 10 は、本実施形態における通信システムの構成を示すブロック図である。尚、本実施形態の通信システムにおいて、図 10 に示すリーダ・ライタ及びコントローラの内部構造は、図 1 の通信システム内におけるリーダ・ライタ 1 及びコントローラ 2 の内部構造と同様のものとする。又、図 10 の IC カードを構成するブロックにおいて、図 1 の通信システム内における IC カード 3 を構成するブロックと同様のものは、同じ記号を付してその詳細な説明は省略する。

【0048】

図 10 に示す IC カード 3 2 は、領域 $19_1 \sim 19_3$ に分割されたメモリ 19 と、同調回路 11 と、整流回路 12 と、変復調回路 13 と、制御回路 14 と、認証回路 15 と、演算回路 16 とを有する。又、第 1 の実施形態における IC カード 3 と同様、プロバイダ C1, C2, C3 がそれぞれ管理するリーダ・ライタと通信可能であり、メモリ 19 内において、プロバイダ C1, C2, C3 それぞれに、アクセスする領域 $19_1, 19_2, 19_3$ が振り分けられている。

20

【0049】

又、プロバイダ C1 が IC カード 3 2 を例えばその度数が金銭を表すプリペイドカードとして扱い、メモリ領域 19_1 内に、使用した度数毎にその度数を表すビット数が減少するようなダウンカウンタ (不図示) が構成されているものとする。更に、このダウンカウンタは、制御回路 14 からのリセット信号によって初期化される。今、プロバイダ C1 が管理するリーダ・ライタ 50 に IC カード 3 2 が近接して、第 1 又は第 2 の実施形態のような認証動作が行われ、リーダ・ライタ 50 及び IC カード 3 2 が相互認証した後、メモリ領域 19_1 が開放されて、コントローラ 51 と IC カード 3 2 との間でリーダ・ライタ 50 を介した通信が可能となったとする。

30

【0050】

IC カード 3 2 のユーザ D が、例えばガソリンスタンドなどで代金を支払うために利用しているようなときの動作について説明する。まず、ダウンカウンタ内に保持されているビット数を読み出すための命令信号が、コントローラ 51 内のメモリ (不図示) に記憶しているユーザ D の残り度数の情報が付加され、この命令信号がコントローラ 51 よりリーダ・ライタ 50 を介して IC カード 3 2 に送信される。このとき、コントローラ 51 では、支払い後のユーザ D の残り度数を演算し主制御回路 (不図示) 内に記憶する。

40

【0051】

IC カード 3 2 にこのような命令信号を受信すると、制御回路 14 よりダウンカウンタを読み出し可能とする信号がメモリ領域 19_1 に送出される。メモリ領域 19_1 に読み出し可能とする信号が送出されると、ダウンカウンタを読み出し可能とし、制御回路 14 でそのビット数がカウントされる。更に、制御回路 14 では、命令信号に付加されたコントローラ 51 内のメモリに記憶しているユーザ D の残り度数とダウンカウンタから検知される度数とを比較して一致するか確認する。この度数が一致したとき、一致したことを知らせる応答信号を、リーダ・ライタ 50 を介してコントローラ 51 に送信する。

【0052】

コントローラ 51 は、この応答信号を受けると、リーダ・ライタ 50 を介して、ダウンカ

50

ウンタ内のビット数を代金分の度数に相当するビット数だけ減少させる命令信号をICカード32に送信する。このとき、コントローラ51では、支払い後のユーザーDの残り度数を演算し主制御回路(不図示)内に記憶する。ICカード32がこの命令信号を受けると、制御回路14よりダウンカウンタを書き込み可能とする信号がメモリ領域19₁に送出される。メモリ領域19₁に書き込み可能とする信号が送出されると、ダウンカウンタを書き込み可能とし、ダウンカウンタ内に保持されているビット数のうち、命令信号より検知されるビット数分削除される。

【0053】

このように度数が削除されると、制御回路14で削除後のダウンカウンタのビット数が演算され、このビット数に相当する度数の情報が付加された応答信号が、リーダ・ライタ50を介してコントローラ51に送信される。コントローラ51では、主制御回路に記憶した度数と応答信号より検知される度数を比較して一致したとき、一致したことを知らせる命令信号をICカードに送信するとともに、コントローラ51のメモリにこの度数を記憶させて通信を終了する。

10

【0054】

又、ICカード32とリーダ・ライタ50が相互認証して通信可能となった後、度数を増加させるためにユーザーDが入金をしたときの動作を説明する。まず、ダウンカウンタ内に保持されているビット数を読み出すための命令信号に、コントローラ51内のメモリに記憶しているユーザーDの残り度数の情報が付加され、この命令信号がコントローラ51よりリーダ・ライタ50を介してICカード32に送信される。

20

【0055】

ICカード32にこのような命令信号を受信すると、制御回路14よりダウンカウンタを読み出し可能とする信号がメモリ領域19₁に送出される。メモリ領域19₁に読み出し可能とする信号が送出されると、ダウンカウンタを読み出し可能とし、制御回路14でそのビット数がカウントされる。更に、制御回路14では、命令信号に付加されたコントローラ51内のメモリに記憶しているユーザーDの残り度数とダウンカウンタから検知される度数とを比較して一致するか確認する。この度数が一致したとき、一致したことを知らせる応答信号を、リーダ・ライタ50を介してコントローラ51に送信する。

【0056】

コントローラ51は、この応答信号を受けると、リーダ・ライタ50を介して、ダウンカウンタ内のビット数を入金後の度数に相当するビット数に変更させる命令信号をICカード32に送信する。このとき、コントローラ51では、入金後のユーザーDの残り度数を演算し主制御回路内に記憶する。ICカード32がこの命令信号を受けると、制御回路14よりダウンカウンタを書き込み可能とする信号がメモリ領域19₁に送出される。メモリ領域19₁に書き込み可能とする信号が送出されると、ダウンカウンタを書き込み可能となる。その後、制御回路14よりリセット信号が送信され、一旦、初期化される。このように初期化された後、ダウンカウンタ内に保持されているビット数が命令信号より検知されるビット数に相当するまで削除される。

30

【0057】

このように度数が変更されると、制御回路14で変更後のダウンカウンタのビット数が演算され、このダウンカウンタのビット数に相当する度数の情報が付加された応答信号が、リーダ・ライタ50を介してコントローラ51に送信される。コントローラ51では、主制御回路に記憶した度数と応答信号より検知される度数を比較して一致したとき、一致したことを知らせる命令信号をICカードに送信するとともに、コントローラ51のメモリにこの度数を記憶させて通信を終了する。

40

【0058】

以上の実施形態では、ICカードといった非接触で通信を行う通信用応答器を用いて説明したが、このような応答器に限らず、接触して通信を行うような通信用応答器でも良い。尚、接触して通信を行う場合、第1～第3の実施形態のように信号の送受信を行うための同調回路を用いる代わりに、入出力インターフェイスを応答器及び質問器に設けることに

50

よって、その通信が可能となる。

【 0 0 5 9 】

【発明の効果】

本発明では、より安全性の高い通信システムを形成することができる。

【 0 0 6 3 】

また、少なくとも1つの記憶領域が度数記憶部材によって構成されることにより、プリペイドカードのような、その度数を金銭の代わりとして用いることを目的とした記憶領域を形成することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態で使用する通信システムの構成を示すブロック図。 10

【図2】図1に示す通信システムの動作を示すタイムチャート。

【図3】図1に示す通信システムにおいてリーダー・ライターを管理するプロバイダとICカード内のメモリ領域の関係を示すブロック図。

【図4】図1に示す通信システムで使用するICカードの個々の関係を示すブロック図。

【図5】図1に示す通信システムで使用するコントローラの内部及びメモリ内部の構造を示すブロック図。

【図6】本発明の第2の実施形態で使用する通信システムの構成を示すブロック図。

【図7】図6に示す通信システムの動作を示すタイムチャート。

【図8】図6に示す通信システムで使用するICカードの個々の関係を示すブロック図。

【図9】図6に示す通信システムで使用するコントローラの内部及びメモリ内部の構造を示すブロック図。 20


【図10】本発明の第3の実施形態で使用する通信システムの構成を示すブロック図。

【図11】従来の通信システムの構成を示すブロック図。


【符号の説明】

- 1, 50 リーダ・ライター
- 2, 51 コントローラ
- 3, 31, 32 ICカード
- 4, 11 同調回路
- 5, 13 変復調回路
- 6, 14 制御回路
- 7, 15 認証回路
- 8, 16 演算回路
- 9 主制御回路
- 10, 17, 18, 19 メモリ
- 12 整流回路


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

審査官 藤井 浩

(56)参考文献 特開平10-327142(JP,A)
特開平10-307899(JP,A)

(58)調査した分野(Int.Cl., DB名)

H04B 1/59

G06K 17/00

G06K 19/07

H04B 5/02