



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G02F 1/136 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년01월23일 10-0673331 2007년01월17일
---	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-2000-0008042 2000년02월19일 2005년02월03일	(65) 공개번호 (43) 공개일자	10-2001-0081859 2001년08월29일
----------------------------------	---	------------------------	--------------------------------

(73) 특허권자 엘지.필립스 엘시디 주식회사
 서울 영등포구 여의도동 20번지

(72) 발명자 류순성
 경상북도구미시 황상동금봉타운202동501호

 문교호
 대구광역시북구동천동880-1영남2차106/703

(74) 대리인 특허법인네이트

(56) 선행기술조사문헌
10-1999-33781
* 심사관에 의하여 인용된 문헌

심사관 : 박남현

전체 청구항 수 : 총 7 항

(54) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치

(57) 요약

본 발명은 기판과; 상기 기판에 형성된 게이트 전극, 소스 전극, 드레인 전극을 가진 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극과 연결되고 투명금속으로 된 화소전극과; 상기 박막 트랜지스터의 소스 전극과 연결되고, 제 1 절연층과, 순수 반도체층과, 불순물 반도체층이 하부에 적층된 데이터 배선과; 상기 데이터 배선에서 연장된 일단에 위치한 데이터 패드와; 상기 박막 트랜지스터의 게이트 전극과 연결된 게이트 배선과; 상기 게이트 배선의 일단에 위치하고, 상기 제 1 절연층에 의해 게이트 배선의 일부가 노출되고, 상기 노출된 게이트 배선과 상기 제 1 절연층의 일부를 동시에 덮는 상기 화소전극과 같은 재질의 금속층을 포함하는 게이트 패드를 포함하는 액정표시장치 어레이기판에 관한 것이다.

대표도

도 6d

특허청구의 범위

청구항 1.

기관과;

상기 기관에 형성된 게이트 전극, 소스 전극, 드레인 전극을 가진 박막 트랜지스터와;

상기 박막 트랜지스터의 드레인 전극과 연결되고 투명금속으로 된 화소전극과;

상기 박막 트랜지스터의 소스 전극과 연결되고, 제 1 절연층과, 순수 반도체층과, 불순물 반도체층이 하부에 적층된 데이터 배선과;

상기 데이터 배선에서 연장된 일단에 위치한 데이터 패드와;

상기 박막 트랜지스터의 게이트 전극과 연결된 게이트 배선과;

상기 게이트 배선의 일단에 위치하고, 상기 제 1 절연층에 의해 게이트 배선의 일부가 노출되고, 상기 노출된 게이트 배선과 상기 제 1 절연층의 일부를 동시에 덮는 상기 화소전극과 같은 재질의 금속층을 포함하는 게이트 패드

를 포함하는 액정표시장치 어레이기관.

청구항 2.

청구항 1에 있어서,

상기 화소전극은 ITO, IZO로 구성된 집단에서 선택한 물질인 액정 표시장치의 어레이 기관.

청구항 3.

청구항 1에 있어서,

상기 드레인 전극은 상기 제 1 절연층을 노출시키는 관통홀을 가지고 있으며, 상기 화소전극은 상기 관통홀을 통해 상기 드레인 전극과 측면접촉하는 액정 표시장치의 어레이 기관.

청구항 4.

청구항 1에 있어서,

상기 데이터 패드에는 상기 불순물 반도체층, 순수 반도체층을 관통하는 데이터 패드 관통홀을 가지고 있으며, 상기 화소전극과 동일한 물질이 상기 데이터 패드 관통홀을 통해 측면 접촉하는 액정 표시장치의 어레이 기관.

청구항 5.

기관을 구비하는 단계와;

상기 기관 상에 제 1 금속층으로 게이트 전극을 형성하는 단계와;

상기 게이트 전극이 형성된 기관 상의 전면에 걸쳐 게이트 절연막, 반도체층, 제 2 금속층을 순서대로 적층하고, 상기 제 2 금속층을 패터닝하여 소스 및 드레인 전극과, 데이터 패드를 갖는 데이터 배선을 형성하는 단계와;

상기 패터닝된 제 2 금속층 상에 절연막을 증착하고 패터닝하여, 데이터 패드 및 드레인 전극의 일부가 노출된 보호막을 형성하는 단계와;

상기 보호막을 마스크로 하여 노출된 데이터 패드 및 드레인 전극을 식각하여 게이트 절연막이 노출되도록 데이터 패드홀 및 드레인 관통홀을 형성하는 단계와;

상기 보호막이 형성된 기판 전면에 투명 도전물질을 증착하고 패터닝하여 상기 데이터 패드홀을 통해 상기 데이터 패드와 접촉하는 데이터 패드전극과, 상기 드레인 관통홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 각각 형성하는 단계

를 포함하는 액정 표시장치의 어레이 기판 제조방법.

청구항 6.

청구항 5에 있어서,

상기 데이터 패드전극은 상기 데이터 패드홀을 통해 측면이 노출된 상기 데이터 패드와 측면 접촉하는 액정 표시장치의 어레이 기판 제조방법.

청구항 7.

청구항 5에 있어서,

상기 화소전극은 상기 드레인 관통홀을 통해 측면이 노출된 상기 드레인 전극과 측면 접촉하는 액정 표시장치의 어레이 기판 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.

특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.

액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

현재에는 진술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.

도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.

액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.

상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.

상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽 전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극 역할을 하는 화소전극(14)으로 구성된다.

상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.

그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.

상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.

하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.

그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에는 게이트 전극(26) 부분이 정의되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.

또한, 상기 데이터 배선(24) 및 게이트 배선(22)의 일 끝단에는 각각 데이터 패드(23) 및 게이트 패드(21) 및 상기 데이터 및 게이트 패드(23, 21)를 덮는 데이터 및 게이트 패드전극(14', 21')이 형성되어, 상기 박막 트랜지스터(S) 및 화소전극(14)을 각각 구동하는 구동회로(미도시)와 연결된다.

그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.

또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(C_{st})가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.

상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.

스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 전압이 인가되지 않는다.

액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.

최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량률이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.

일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.

예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.

이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편의를 위해 도 2의 절단선 A-A 및 B-B의 단면도이다.

일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스테거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.

또한, 상기 역 스테거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.

먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접착성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.

도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(26)과 스토리지 제 1 전극(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 그리고 상기 게이트 전극(26)과 상기 스토리지 제 1 전극(22)은 동일 패턴이고, 게이트 배선에 해당하는 부분으로 그 기능상 게이트 전극(26)과 스토리지 제 1 전극(22)으로 지칭된다.

다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 스토리지 제 1 전극(22) 형성후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n^+ a-Si:H : 54)을 증착한다.

상기 반도체 물질 증착후에 제 2 마스크로 패터닝하여 액티브층(55)과 상기 액티브층과 동일형태의 반도체 아일랜드(53)를 형성한다.

상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.

이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다. 상기 소스 및 드레인 전극(28, 30)과 동시에 상기 소스 전극(28)과 연결된 데이터 배선(24)을 형성한다.

또한, 상기 스토리지 제 1 전극(22) 상부 상기 절연막(50) 상에 상기 스토리지 제 1 전극(22)의 일부와 겹치게 스토리지 제 2 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 데이터 배선(24), 소스 전극(28), 드레인 전극(30), 스토리지 제 2 전극(58)이 형성되게 된다.

그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 움푹 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 움푹 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.

상기 움푹 접촉층의 제거에는 신중한 주의가 요구된다. 실제 움푹 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 ~ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.

이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 제 4 마스크로 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiN_x) 내지는 실리콘 산화막(SiO_2)이나 유기질의 BCB(Benzocyclobutene) 등으로 형성한다.

상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.

상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 데이터 패드 콘택홀(23)과 드레인 콘택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.

상기 데이터 패드 콘택홀(23)은 추후공정에서 생성될 투명도전막과 상기 데이터 배선(42)과의 접촉을 위함이고, 상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.

도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(14)을 형성하는 공정이다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 스토리지 제 2 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.

상술한 능동 행렬 액정 표시장치의 제조 방법은 기본적으로 사용되는 5 마스크 방법이다. 그러나 박막 트랜지스터를 형성하는 과정에서 게이트 전극을 알루미늄으로 사용할 경우에는 알루미늄 표면에 생길 수 있는 힐락의 문제를 해결하기 위해 적어도 2개의 마스크가 더 필요하다. 따라서, 박막 트랜지스터 기판을 구성하기 위해 적어도 5 내지 6번의 마스크 공정이 필요하다.

액정 표시장치에 사용되는 박막 트랜지스터 기판을 제조하는데 있어서 사용되는 마스크 공정에는 세정, 증착, 베이킹, 식각 등 여러 공정을 수반하고 있다. 따라서, 마스크 공정을 한번만 단축해도, 제조시간은 상당히 많이 줄어들고, 그 만큼 생산 수율과, 제조 원가 측면에서 유리하다.

상기와 같이 제조공정을 줄이기 위해 도 3b에 도시한 액티브층(55)의 형성공정을 생략하고, 불순물 비정질 실리콘(54) 상에 소스/드레인 금속층을 증착하여 소스 및 드레인 전극(28, 30)과 동시에 액티브층을 형성하는 4 마스크 공정이 연구 개발되었다.

발명이 이루고자 하는 기술적 과제

도 4는 4 마스크로 액정 표시장치를 제작할 때 도 2의 절단선 IV-IV로 자른 단면을 도시한 도면으로, 게이트 패드부분에 해당한다.

도시된 도면에서와 같이 게이트 패드(21)는 게이트 패드 전극(21')과 접촉한다.

구조를 살펴보면, 기판(1) 상에 게이트 패드(21)가 형성되며, 상기 게이트 패드(21) 상에 게이트 절연막(50), 비정질 실리콘(52), 보호막(56)이 덮인 상태에서, 상기 보호막(56)에 드레인 콘택홀(미도시)을 형성할 때, 게이트 패드홀(57)을 형성하여, 게이트 패드(21)를 노출시킨 후, 투명 도전전극으로 게이트 패드전극(21')을 형성하여 게이트 패드부를 완성한다.

그러나, 상기와 같이 4 마스크만을 사용하여 액정 표시장치를 제작할 경우, 게이트 패드(21)와 접촉하는 게이트 패드전극(21')은 투명도전전극인 ITO가 사용되게 되는데, 상기 ITO는 스텝 커버리지(step coverage)가 좋지 않기 때문에, 상기 게이트 패드홀(57)의 단차로 인해 단선될 가능성이 매우크게 된다.

즉, 상기 게이트 패드홀(57)은 게이트 패드(21)로부터 게이트 절연막(50), 비정질 실리콘(52), 보호막(56) 등의 3층으로 이루어지게 된다. 이는 상기 게이트 패드홀(57)을 형성할 때, 상기 3층의 박막을 동시에 식각하여 형성하기 때문에 단차가 매우 크게되어, 게이트 패드전극(21')을 형성할 때 단선(open)의 우려가 있다.

만약, 상기 게이트 패드전극(21')이 단선되게 되면 추후 구동회로의 실장시 구동회로와 상기 게이트 패드 간에 접촉이 불량하게 되어 액정 표시장치로서의 동작을 하지 못하는 결과를 초래한다.

상기와 같은 문제점을 해결하기 위해 본 발명에서는 4 마스크를 사용하면서 안정된 액정 표시장치의 제작공정을 제공하는 데 목적이 있다.

발명의 구성

상기와 같은 목적을 달성하기 위해 본 발명에서는 기관과; 상기 기관에 형성된 게이트 전극, 소스 전극, 드레인 전극을 가진 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극과 연결되고 투명금속으로 된 화소전극과; 상기 박막 트랜지스터의 소스 전극과 연결되고, 제 1 절연층과, 순수 반도체층과, 불순물 반도체층이 하부에 적층된 데이터 배선과; 상기 데이터 배선에서 연장된 일단에 위치한 데이터 패드와; 상기 박막 트랜지스터의 게이트 전극과 연결된 게이트 배선과; 상기 게이트 배선의 일단에 위치하고, 상기 제 1 절연층에 의해 게이트 배선의 일부가 노출되고, 상기 노출된 게이트 배선과 상기 제 1 절연층의 일부를 동시에 덮는 상기 화소전극과 같은 재질의 금속층을 포함하는 게이트 패드를 포함하는 액정표시장치 어레이기관을 제공한다.

또한, 본 발명에서는 기관을 구비하는 단계와; 상기 기관 상에 제 1 금속층으로 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기관 상의 전면에 걸쳐 게이트 절연막, 반도체층, 제 2 금속층을 순서대로 적층하고, 상기 제 2 금속층을 패터닝하여 소스 및 드레인 전극과, 데이터 패드를 갖는 데이터 배선을 형성하는 단계와; 상기 패터닝된 제 2 금속층 상에 절연막을 증착하고 패터닝하여, 데이터 패드 및 드레인 전극의 일부가 노출된 보호막을 형성하는 단계와; 상기 보호막을 마스크로 하여 노출된 데이터 패드 및 드레인 전극을 식각하여 게이트 절연막이 노출되도록 데이터 패드홀 및 드레인 관통홀을 형성하는 단계와; 상기 보호막이 형성된 기관 전면에 투명 도전물질층을 증착하고 패터닝하여 상기 데이터 패드홀을 통해 상기 데이터 패드와 접촉하는 데이터 패드전극과, 상기 드레인 관통홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 각각 형성하는 단계를 포함하는 액정 표시장치의 어레이 기관 제조방법을 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.

도 5는 본 발명에 따른 액정 표시장치의 평면을 도시한 평면도로서, 가로방향으로 게이트 배선(100)이 형성되며, 상기 게이트 배선(100)의 소정의 위치에 게이트 전극(102)이 돌출 형성되어 있다.

그리고, 상기 게이트 배선(100)의 일 끝단에는 게이트 패드(104)가 형성되며, 상기 게이트 패드(104)는 그 상에 형성된 게이트 패드 콘택홀(106)을 통해 게이트 패드전극(108)과 접촉한다.

또한, 세로방향으로는 데이터 배선(110)이 형성되며, 상기 게이트 전극(102)이 형성된 부근의 상기 데이터 배선(110)에는 소스 전극(114)이 형성되며, 상기 데이터 배선(110)의 일 끝단에는 데이터 패드(120)가 형성된다.

상기 데이터 패드(120)에는 데이터 패드홀(122)이 형성되며, 상기 데이터 패드홀(122)은 상기 데이터 패드(120)를 관통하는 형태로 구성된다.

그리고, 상기 데이터 패드(120) 상에는 상기 데이터 패드홀(122)을 통해 상기 데이터 패드(120)와 접촉하는 데이터 패드 전극(124)이 형성된다.

상기 데이터 패드홀(122)은 다수개가 형성될 수 있으며, 다수개의 데이터 패드홀(122)이 형성되면, 상기 데이터 패드와 상기 데이터 패드전극이 접촉저항은 감소하게 될 것이다.

여기서, 상기 데이터 패드(120)와 데이터 패드전극(124)의 접촉은 측면접촉으로 이루어지며, 자세한 구조는 추후에 상세히 설명한다.

한편, 상기 소스 전극(114)과 대응되는 방향에는 드레인 전극(116)이 형성되며, 상기 드레인 전극(116)에는 상기 드레인 전극(116)을 관통하는 드레인 홀(117)이 형성되어 화소전극(118)과 접촉하게 된다. 여기서도 마찬가지로, 상기 드레인 전극(116)과 상기 화소전극(118)의 접촉은 측면접촉으로 이루어지며, 그 구조는 도 6a 내지 도 6d에서 상세히 설명한다.

도 6a 내지 도 6d는 도 5의 절단선 VI-VI으로 자른 단면의 제작공정을 도시한 도면으로, 도시된 도면을 참조하여 본 발명에 따른 액정 표시장치의 제조공정을 상세히 설명한다.

먼저, 도 6a는 기관(1) 상에 제 1 금속을 형성하고, 제 1 마스크(도시하지 않음)를 사용하여 게이트 전극(102)을 형성한 후, 상기 게이트 전극(102)을 덮도록 기관(1) 상의 전면에 걸쳐 게이트 절연막(150), 순수 비정질 실리콘(152), 불순물 비정질 실리콘(154), 제 2 금속층(156)을 순서대로 적층하는 단계를 도시한 도면이다.

여기서, 상기 제 2 금속층(156)은 건식식각이 가능한 몰리브덴(Mo) 등의 금속이 사용된다.

도 6b는 제 2 마스크(도시하지 않음)를 사용하여 상기 제 2 금속층(156)을 식각하여 소스 및 드레인 전극(114, 116)과 데이터 배선(110)을 형성하는 단계를 도시한 도면이다.

상기 소스 및 드레인 전극(114, 116)의 형성 후에 상기 패터닝된 제 2 금속층을 마스크로 하여 불순물 비정질 실리콘(154)을 식각하여 채널(CH)을 형성한 후, 보호막(112)을 형성한다.

제 3 마스크(도시하지 않음)를 사용하여 상기 보호막(112)을 데이터 패드(120)와 드레인 전극(116)의 일부가 노출되도록 패터닝한다.

도 6c는 도 6b에서 형성된 보호막(112)을 마스크로 하여 액티브 패턴을 형성하는 단계를 도시한 도면이다.

즉, 보호막(112)의 패턴이 형성된 부분을 제외한 영역의 비정질 실리콘(152)을 식각하여 액티브 패턴을 형성한다.

이 때, 상기 보호막(112)에 의해 노출된 제 2 금속층 즉, 데이터 패드(120)와 드레인 전극의 일부까지 동시에 패터닝되게 된다.

다시 설명하면, 본 발명에서는 제 2 금속층으로 건식식각이 잘되는 몰리브덴을 사용하여 소스 및 드레인 전극(114, 116)을 형성하므로, 상기 보호막(112)에 의해 노출된 제 2 금속은 액티브층의 형성을 위해 상기 패터닝된 보호막(112) 이외의 비정질 실리콘을 식각할 때 동시에 식각되게 된다.

따라서, 최종적으로 데이터 패드홀(122)과 드레인 홀(117)이 형성된다. 상기 각 홀(122, 117)을 통해 게이트 절연막(150)은 평면으로 노출되며, 순수 비정질 실리콘(152)과 불순물 비정질 실리콘(154)과 데이터 패드(120) 및 드레인 전극(116)은 측면이 노출되게 된다.

도 6d는 투명 도전물질을 형성하고, 제 4 마스크(도시하지 않음)를 사용하여 투명 도전물질을 패터닝함으로써, 상기 데이터 패드(120) 및 드레인 전극(116)과 각각 접촉하는 데이터 패드전극(124) 및 화소전극(118)을 형성하는 단계를 도시한 도면이다.

상기 데이터 패드전극(124)은 상기 데이터 패드홀(122)을 통해 상기 데이터 패드(120)와 측면 접촉하게 되며, 상기 화소전극(118)은 상기 드레인 홀(117)을 통해 노출된 드레인 전극(116)의 측면과 측면 접촉하게 된다.

상기 투명 도전물질은 ITO, IZO 등이 사용된다.

도 7a 내지 도 7c는 도 5의 절단선 VII-VII로 자른 단면의 제작공정을 도시한 도면으로, 도 7a에 도시된 도면은 보호막(112)의 패터닝 직후의 공정을 도시한 도면이다.

상기 패터닝된 보호막(112) 상에는 포토레지스트 패턴(172)이 존재하게 된다. 상기 보호막(112)은 데이터 배선(110) 상에 형성된다.

여기서, 게이트 패드(104) 상에는 패터닝된 제 2 금속층이 형성되어 있는데, 이는 식각 저지막(170)으로써의 기능을 하게 되며, 그 용도에 관해서는 추후에 설명한다.

도 7b는 포토레지스트(172) 패턴을 사용하여 보호막(112)을 패터닝한 후, 게이트 패드(104)를 노출하기 위해, 그 상부에 형성된 게이트 절연막(150), 비정질 실리콘(152)을 패터닝하는 단계를 도시한 도면이다.

즉, 패터닝된 보호막(112)의 하부에 형성된 물질을 제외한 전 영역의 물질을 동시에 식각하게 되는 것이다.

이 때, 도 7b에 도시된 도면에서와 같이, 상기 게이트 패드(104)의 주위에는 게이트 절연막(150)이 남아 있는데, 이는 상기 식각 저지막(170)에 의해 그 하부에 형성된 게이트 절연막(150)이 상기 동시식각 과정에서 남게된 것이다.

최종적으로 상기 게이트 패드(104)에는 게이트 절연막(150)에 의해 노출된 게이트 패드 콘택홀(106)이 형성된다.

이후, 도 7c에 도시된 도면에서와 같이 보호막(112) 상부에 형성된 포토레지스트(172)를 제거하고, 상기 게이트 패드 콘택홀(106)을 통해 상기 게이트 패드(104)와 접촉하는 게이트 패드전극(108)을 형성하여 액정 표시장치를 완성한다.

상술한 바와 같이 본 발명에 따른 액정 표시장치에서 상기 게이트 패드전극(108)은 게이트 패드(104)와 접촉을 위해 게이트 절연막(150) 상에 바로 형성되기 때문에 게이트 패드 콘택홀(106)의 깊이가 낮아서 상기 게이트 패드전극(108)의 단선의 불량의 발생이 줄어드는 장점이 있다.

즉, 종래 4 마스크로 제작된 액정 표시장치의 게이트 패드 부분을 도시하고 있는 도 4와 비교할 때, 게이트 패드와 접촉하는 게이트 패드전극이 안정적으로 형성되는 것을 알 수 있을 것이다.

발명의 효과

상술한 본 발명의 실시예들로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.

첫째, 본 발명의 실시예들에 따른 액정 표시장치의 제조방법에 의해 액정 표시장치를 제작할 경우 4번의 마스크 공정만으로 제작할 수 있기 때문에 제작 시간이 단축되고, 수율이 증가하는 장점이 있다.

둘째, 게이트 패드와 접촉하는 게이트 패드전극이 게이트 패드 콘택홀의 단차가 적기 때문에 단선될 가능성이 줄어드는 장점이 있다.

도면의 간단한 설명

도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.

도 2는 일반적인 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.

도 3a 내지 도 3e는 도 2의 절단선 A-A 및 B-B를 따른 단면의 공정을 나타내는 공정도.

도 4는 도 2의 절단선 IV-IV로 자른 단면을 도시한 도면.

도 5는 본 발명의 실시예에 따른 액정 표시장치의 화소부에 해당하는 평면을 도시한 평면도.

도 6a 내지 도 6d는 도 5의 절단선 VI-VI으로 자른 단면의 제조공정을 나타내는 공정도.

도 7a 내지 도 7c는 도 5의 절단선 VII-VII로 자른 단면의 제조공정을 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 게이트 배선 102 : 게이트 전극


104 : 게이트 패드 106 : 게이트 콘택홀

108 : 게이트 패드전극 110 : 데이터 배선


112 : 보호막 114 : 소스 전극

116 : 드레인 전극 117 : 드레인 홀


도면3b




도면3c




도면3d




도면3e




도면4




도면5




도면6a




도면6b




도면6c




도면6d



도면7a



도면7b



도면7c

