(19) **日本国特許庁(JP)**

(51) Int. Cl.

(12) 特 許 公 報(B2)

FL

(11)特許番号

特許第4709816号 (P4709816)

(45) 発行日 平成23年6月29日(2011.6.29)

(24) 登録日 平成23年3月25日(2011.3.25)

| (01) 1111.01. | 1 1 | | |
|---------------|------------------------------|-----------|-----------------------------|
| GO9F 9/30 | (2006.01) GO9F | 9/30 3 | 338 |
| GO2F 1/134 | 3 (2006.01) GO2F | 1/1343 | |
| GO2F 1/136 | 8 (2006.01) GO2F | 1/1368 | |
| HO1L 29/786 | (2006.01) HO1L | 29/78 € | 612C |
| HO1L 21/28 | (2006.01) HO1L | 21/28 3 | 3 O 1 R |
| | | | 請求項の数 2 (全 22 頁) 最終頁に続く |
| (21) 出願番号 | 特願2007-264718 (P2007-264718) | (73) 特許権者 | \$\frac{1}{2}\$ 501426046 |
| (22) 出願日 | 平成19年10月10日 (2007.10.10) | | エルジー ディスプレイ カンパニー リ |
| (62) 分割の表示 | 特願2000-13500 (P2000-13500) | | ミテッド |
| | の分割 | | 大韓民国 ソウル、ヨンドゥンポーク、ヨ |
| 原出願日 | 平成12年1月21日 (2000.1.21) | | イドードン 20 |
| (65) 公開番号 | 特開2008-90310 (P2008-90310A) | (74) 代理人 | 100109726 |
| (43) 公開日 | 平成20年4月17日 (2008.4.17) | | 弁理士 園田 吉隆 |
| 審査請求日 | 平成19年10月31日 (2007.10.31) | (74) 代理人 | 100101199 |
| (31) 優先権主張番号 | 特願平11-71037 | | 弁理士 小林 義教 |
| (32) 優先日 | 平成11年3月16日 (1999.3.16) | (72) 発明者 | 蔡 基成 |
| (33) 優先権主張国 | 日本国(JP) | | 宮城県仙台市泉区明通三丁目31番地 株 |
| | | | 式会社フロンテック内 |
| | | (72) 発明者 | ▲じょ▼ 奎哲 |
| | | | 宮城県仙台市泉区明通三丁目31番地 株 |
| | | | 式会社フロンテック内 |
| | | | 最終頁に続く |

(54) 【発明の名称】薄膜トランジスタ基板の製造方法

(57)【特許請求の範囲】

【請求項1】

基板上のゲート配線とソース配線との交差部付近に薄膜トランジスタを形成する段階と前記ゲート配線と直接接続するゲート端子、前記ソース配線と直接接続するソース端子および前記薄膜トランジスタと直接接続する画素電極を形成する段階とを含む薄膜トランジスタ基板の製造方法において、

前記ゲート端子、ソース端子および画素電極を形成する段階は、

前記薄膜トランジスタが形成された基板上に<u>イ</u>ンジウム錫亜鉛酸化物(ITZO)層を 積層する段階と、

前記ITZO層をパターニングする段階と、

前記ITZO層を180 ないし300 の温度にて熱処理して前記ITZO層の少なくとも表面部分を結晶化する段階と、

を含むことを特徴とする薄膜トランジスタ基板の製造方法。

【請求項2】

前記結晶化する段階における熱処理は、大気中、 N_2 雰囲気中、 H_2/N_2 雰囲気中、 O_2/N_2 雰囲気中および真空の雰囲気中のいずれか一つの雰囲気中にて実施することを特徴とする請求項 1 記載の薄膜トランジスタ基板の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は好ましくは液晶表示装置などに適用される薄膜トランジスタ基板およびそれを備えた液晶表示装置に関するもので、インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなる端子または画素電極を用いた構造に関する。

【背景技術】

[0002]

図29は、従来の一般的な薄膜トランジスタ型液晶表示装置において、トップゲート型の薄膜トランジスタ、ゲート配線、ソース配線、画素電極等を備えた薄膜トランジスタ(アレイ)基板の一構造例を示す平面図、図30と図31はその薄膜トランジスタアレイ基板の部分断面図である。

[0003]

この例の薄膜トランジスタアレイ基板では、ガラス等からなる透明基板 1 0 0 上に、ゲート配線 G とソース配線 S がマトリクス状に配設されている。そして、ゲート配線 G とソース配線 S とで囲まれた領域が 1 つの画素とされ、この画素領域毎に画素電極 1 0 1 が設けられている。

[0004]

この例の薄膜トランジスタアレイ基板において、透明基板上の各画素領域のコーナ部分に n + ポリシリコンあるいはアモルファスシリコン等の半導体膜からなるアイランド状の半導体膜 1 0 2 が形成され、半導体膜 1 0 2 と基板 1 0 0 を覆ってゲート絶縁膜 1 0 3 が形成され、このゲート絶縁膜 1 0 3 上に先のゲート配線 G が形成され、このゲート配線 G から半導体膜 1 0 2 の中央部上に引き出されてゲート電極 1 0 5 が形成されている。なお、このゲート電極 1 0 5 にゲート絶縁膜 1 0 3 を介して対峙する部分が半導体膜 1 0 2 のチャネル部 1 0 2 a とされている。

[0005]

また、ゲート絶縁膜103とその上のゲート配線Gとゲート電極105を覆って上部絶縁膜106が形成され、この上部絶縁膜106上に先のソース配線Sが形成されるとともに、ソース配線Sから延出形成されたソース電極107が半導体膜102の一側端部上の絶縁膜103、106に形成されたコンタクトホール108を介して半導体膜102の一側端部に接続されている。次に、半導体膜102の他側の端部上の絶縁膜103、106にもコンタクトホール109が形成され、このコンタクトホール109を介して半導体膜102の他側端部に接続されるドレイン電極110が絶縁膜106上に形成されている。

[0006]

そして、前記ソース電極107とドレイン電極110と上部絶縁膜106を覆うように 絶縁膜からなるパッシベーション膜111が形成され、パッシベーション膜111上に画 素電極101が形成され、画素電極101がパッシベーション膜111に形成されたコン タクトホール112を介してドレイン電極110に接続されるとともに、ソース配線Sの 一側端部の絶縁膜111上にはパッシベーション膜111に形成されたコンタクトホール 113を介してソース配線Sの一部114に接続するパッド状の端子115が形成され、 図30に断面構造を示す薄膜トランジスタT6が構成されている。

[0007]

次に、この種のトップゲート構造の薄膜トランジスタアレイ基板の構造を製造する工程について、図32~図37を用いて説明する。ガラス等の透明基板100上にポリシリコンからなる半導体膜とSiO2からなる下地絶縁膜を積層し、これらをフォトリソ工程でパターニングして図32に示すアイランド状の半導体膜120とゲート下部絶縁膜121を形成する。次に、ゲート絶縁膜とゲート電極形成用の電極膜を積層し、これらをフォトリソ工程でパターニングして図33に示すようにゲート絶縁膜122とゲート電極123を形成する。

[00008]

次にイオンドーピング処理を行い、半導体膜120の両側にイオンドーピングを施し、更にこれらを中間絶縁膜125で覆い、この中間膜125に半導体膜120の両端側に通じるコンタクトホール126、127を形成し、中間絶縁膜125の上に前述のコンタク

10

20

30

40

トホール126、127を介して半導体膜120の一側に接続するソース電極128を図35に示すように形成し、更に半導体膜120の他側に接続するドレイン電極129を形成する。

[0009]

続いてこれらの上に図36に示すように絶縁膜を形成してパッシベーション膜130を形成し、パッシベーション膜130にソース電極128に通じるコンタクトホール131とドレイン電極129に通じるコンタクトホール132を図36に示すように形成する。更に、パッシベーション膜130の上にコンタクトホール132を介してドレイン電極129に通じるITO(インジウム錫酸化物)からなる画素電極133を形成し、パッシベーション膜130の上にコンタクトホール131を介してソース電極128に通じるITOの端子電極135を形成することで、図37に示すようなトップゲート構造の薄膜トランジスタT7を得ることができ、この薄膜トランジスタT7は先に説明した薄膜トランジスタT6と同等の構造となる。

【発明の開示】

【発明が解決しようとする課題】

[0010]

図37に示す構造のトップゲート型の薄膜トランジスタT7にあっては、画素電極133とドレイン電極129を接続するために、および、端子電極135とソース配線Sを接続するために、パッシベーション膜130にコンタクトホール131、132を形成する必要があるので、コンタクトホール形成用のフォトリソ工程、即ち、コンタクトホール形成のための露光工程とドライエッチング工程とストリップ工程と洗浄工程が必要になる問題があり、工程削減が難しい状況にあった。また、図29~図31に示す構造の薄膜トランジスタT3と同等の構造であるので、先の薄膜トランジスタT7と同等の問題を有していた。

[0011]

次に、前述の工程の如くパッシベーション膜 1 3 0 を設けた上で画素電極 1 3 3 を設ける理由について説明する。パッシベーション膜 1 3 0 を設けることなく、直接ドレイン電極 1 2 9 にITOの画素電極 1 3 3 を接続して設ける構成とすると、ITOの画素電極 1 3 3 をフォトリソ工程でパターニングする場合に、ITOをエッチングするエッチング液にソース電極 1 2 8 とドレイン電極 1 2 9 も浸漬することになるが、ITOをエッチングするエッチング液(HCl:HNO3:H2 O = 1:0.08:1)により、ソース電極 1 2 8 とドレイン電極 1 2 9 もエッチングして損傷させてしまうおそれがある。

[0012]

このため従来では、ソース電極 1 2 8 とドレイン電極 1 2 9 を一旦パッシベーション膜 1 3 0 で覆い、その後にITOの透明導電膜の成膜を行い、パターニングして画素電極 1 3 3 と端子電極 1 3 5 を形成している。ところが、このような構造ではパッシベーション膜 1 3 0 の成膜に必要な一連の工程が必要になり、工程数が増加する問題があった。

[0013]

本発明は前記事情に鑑みてなされたもので、薄膜トランジスタ基板構造に従来必要であったパッシベーション膜を省略することができ、工程数の削減ができるとともに、パッシベーション膜に必要であったコンタクトホール形成工程も不要として工程数を削減した薄膜トランジスタ基板の提供を目的とする。また、本発明はこのような特徴を有する薄膜トランジスタ基板を備えた液晶表示装置の提供を目的とする。

【課題を解決するための手段】

[0014]

本発明は、ソース配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなる ソース端子を直接接続させていることを特徴とする。ソース配線にインジウム錫亜鉛酸化 物またはインジウム亜鉛酸化物からなるソース端子を直接接続させることにより、ソース 配線上に従来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、そ 10

20

30

50

20

30

40

50

の絶縁膜に従来必要であったコンタクトホールも不要になる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。本発明において、前記ソース配線がアルミニウム、銅、モリブデン、クロム、チタン、タンタルおよびタングステンのいずれか 1 つまたはこれらの合金であることが好ましい。これらの材料からなるソース配線であるならば、インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物用のエッチング液を選択することでエッチング液に損傷を受けることなくインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物のソース端子を形成できる。

[0015]

本発明は、ゲート配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなる ゲート端子を直接接続させていることを特徴とする。ゲート配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなるゲート端子を直接接続させることにより、ゲート配線上に従来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要になる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。

[0016]

本発明において、前記ゲート配線がアルミニウム、銅、モリブデン、クロム、チタン、タンタルおよびタングステンのいずれか1つまたはこれらの合金であることが好ましい。これらの材料からなるゲート配線であるならば、インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物用のエッチング液を選択することでエッチング液に損傷を受けることなくインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物のゲート端子を形成できる。

[0017]

本発明は、複数の画素電極をそれぞれスイッチングする薄膜トランジスタを成すドレイン電極にインジウム錫亜鉛酸化物またはインジウム銀亜鉛酸化物またはインジウム銀亜鉛酸化物またはインジウム銀亜鉛酸化物またはインジウム銀亜鉛酸化物またはインジウム銀亜鉛酸化物またはインジウム・エーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来来としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来来必要であったコンタクトホールも不要になる。よって、絶縁膜の成膜工程を省略できるともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡々ともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡々となるし得る。本発明において、前記ドレイン電極がアルミニウム、銅、モリブデン、クロム、チタン、タンタルおよびタングステンのいずれか1つまたはこれらの合金であることが好ましい。これらの材料からなるドレイン電極であるならば、インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物の画素電極を形成できることなくインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物の画素電極を形成できる。

[0018]

更に本発明において、少なくとも表面が絶縁性である基板上に複数のゲート配線と複数のソース配線とをマトリクス状に形成し、これら配線によって囲まれた各領域に画素電極をそれぞれ設けるとともに、該画素電極と前記ゲート配線及び前記ソース配線とに接続させてそれぞれ前記画素電極のスイッチング素子としての薄膜トランジスタを設け、前記ゲート配線のそれぞれにインジウム亜鉛酸化物からなるゲート端子を直接接続し、前記ソース配線のそれぞれにインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなるソース端子を直接接続し、前記薄膜トランジスタを成すドレイン電極にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなる画素電極を直接接続させたことを特徴とする構造を採用することができる。

[0019]

前記ゲート配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物のゲート端子を直接接続し、ソース配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物のソース端子を直接接続し、ドレイン電極にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物

の画素電極を直接接続することにより、ゲート配線とソース配線とドレイン電極上に従来 必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従 来必要であったコンタクトホールも不要になる。よって、絶縁膜の成膜工程を省略できる とともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡 略化をなし得る。

[0020]

本発明において、前記インジウム錫亜鉛酸化物が、インジウム酸化物と錫酸化物と亜鉛酸化物とを含む複合酸化物からなり、亜鉛とインジウムと錫の合計量に対する亜鉛の原子数率が1at%ないし9at%であり、亜鉛に対する錫の原子数率が20at%以下であるとともに、少なくとも一部が結晶性を有するものであることが好ましい。このような組成範囲において成膜時に非晶質であり、弱酸でエッチング可能であって、熱処理により結晶化可能で低抵抗化することができるインジウム錫亜鉛酸化物が得られる。本発明において、前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子数率が2at%ないし1at%であり、前記亜鉛とインジウムと錫の合計量に対する錫の原子数率が5at%ないし10at%であることが好ましい。

[0021]

本発明は、前記の液晶を挟持する一対の基板の一方の基板に先のいずれか一項記載の薄膜トランジスタ基板を使用した構成を採用することができる。これにより、液晶表示装置の薄膜トランジスタ基板の製造工程において絶縁膜としてのパッシベーション膜の作成を略することができ、パッシベーション膜のコンタクトホールを略することができるので、製造工程を簡略化することができる。

【発明の効果】

[0022]

本発明は、薄膜トランジスタ基板において、ソース配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなるソース端子を直接接続させることにより、ソース配線上に従来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要にすることができる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。また、薄膜トランジスタ基板において、ゲート配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなるゲート端子を直接接続させることにより、成来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要にすることができ、その絶縁膜に従来必要であったコンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。

【発明を実施するための最良の形態】

[0023]

以下に本発明の各実施形態を詳細に説明するが、本発明はこれらの実施形態に限定されるものではない。

「第1実施形態」

図1は本発明の第1実施形態の薄膜トランジスタT1を備えた薄膜トランジスタ(アレイ)基板H1の要部平面図、図2は同薄膜トランジスタアレイ基板H1を備えた液晶表示装置Eの要部断面図、図3は同装置の一部断面図である。この実施形態の薄膜トランジスタ(アレイ)基板H1においては、ガラス等からなる透明の基板1上に、複数のゲート配線G・・・と複数のソース配線S・・・とが平面視マトリクス状に配設されている。そして、ゲート配線G・・・とソース配線S・・・とで囲まれた領域が1つの画素とされ、これらの画素領域毎に透明導電材料のITZO(インジウム錫亜鉛酸化物)またはIZO(インジウム亜鉛酸化物)からなる画素電極2が基板1の上方に位置した状態で設けられ、

10

20

30

40

20

30

40

50

各画素領域の隅部にスイッチング素子としての薄膜トランジスタT1が設けられている。なお、基板1としては少なくとも表面が絶縁性を有するとともに必要な部分が透明な基板であれば良い。例えば、基板1を液晶表示装置 E に適用する場合は、表示に寄与する画素領域に対応する部分を少なくとも透明領域としてその他の部分にブラックマトリクス等の遮光膜を内蔵化した基板を用いても良いのは勿論である。

[0024]

この例の薄膜トランジスタアレイ基板H1において、基板1上の各画素領域の隅部の薄膜トランジスタ形成部分に、ポリシリコンあるいはアモルファスシリコン(a-Si)等からなるアイランド状の半導体能動膜3が形成され、基板1上にこれらの半導体能動膜3と基板上面を覆って下部ゲート絶縁膜5が積層され、下部ゲート絶縁膜5上にゲート配線Gが平面視図1に示すように相互に平行に複数形成されるとともに、各ゲート配線Gにおいて各画素領域の半導体能動膜3の中央部上に延出するように短冊状のゲート電極6が形成されている。前記半導体能動膜3はその中央部にチャネル部3aが形成され、その両端側にイオンがドープされた状態とされている。

[0025]

更に、下部ゲート絶縁膜5上にこの下部ゲート絶縁膜5と前記各ゲート配線Gと各ゲート電極6とを覆って上部ゲート絶縁膜7が積層されている。また、前記上部ゲート絶縁膜7と下部ゲート絶縁膜5には、半導体能動膜3の一側端部に接続するコンタクトホール8と、半導体能動膜3の他側端部に接続するコンタクトホール9がそれぞれ形成され、半導体能動膜3の一側端部上の部分には上部ゲート絶縁膜7の上に延出するとともに、コンタクトホール8を通過して半導体能動膜3の一側端部に接続するドレイン電極10が形成され、半導体能動膜3の他側端部上の部分には上部ゲート絶縁膜7の上に延出するとともに、コンタクトホール9を通過して半導体能動膜3の他側端部に接続するソース電極11が形成されている。従って、半導体能動膜3と下部ゲート絶縁膜5と上部ゲート絶縁膜7とゲート電極6とドレイン電極10とソース電極11により薄膜トランジスタT1が構成されている。

[0026]

次に、ソース配線 S とゲート配線 G とで囲まれた領域であって、上部ゲート絶縁膜 7 の上には、ソース配線 S とゲート配線 G とで囲まれた領域の大部分を占めるとともに、ソース電極 1 1 の形成部分と半導体能動膜 3 の形成部分とゲート電極 6 の形成部分のそれぞれの領域を除いた部分において上部ゲート絶縁膜 7 に密着し、ドレイン電極 1 0 の端部側に直接密着するように画素電極 2 が形成されている。

[0027]

また、複数形成されたソース配線Sの各端部側(図1では上側端部のみを記載した)には、ソース配線Sの端部SE1に一部を直接積層され、他の部分を上部ゲート絶縁膜7に積層されたITZO(インジウム錫亜鉛酸化物)またはIZO(インジウム亜鉛酸化物)からなるゲート端子12が形成されている。更に、複数形成されたゲート配線Gの各端部側(図1では左側端部のみを記載した)には、ゲート配線Gの端部GE1に一部を直接積層され、他の部分を上部ゲート絶縁膜7に積層されたITZO(インジウム錫亜鉛酸化物)またはIZO(インジウム亜鉛酸化物)からなるゲート端子13が形成されている。

[0028]

この実施形態の構造においては、ITZOまたはIZOからなる画素電極2が上部ゲート絶縁膜7の上に直に接触して形成されており、更にドレイン電極10に直に接触形成されているので、図29~図31に示した従来構造とは異なり、パッシベーション膜111が省略された構造とされている。このような構造を採用することにより、パッシベーション膜111に従来形成していたコンタクトホール112、108、113の形成工程も省略できるので工程の簡略化を推進できる。

[0029]

ここで図1~図3に示す構造を採用すると、画素電極2のパターニングの工程で画素電

極 2 をエッチングによりパターニングする際に、画素電極 2 のエッチング液にドレイン電極 1 0 とソース電極 1 1 も浸漬されることになるが、ITZOまたはIZOからなる画素電極 2 をエッチングするためのエッチング液として、後述する如くシュウ酸や塩酸など、ドレイン電極 1 0 およびソース電極 1 1 の構成金属材料を損傷させないものを選択できるので、画素電極 2 のエッチング処理時にドレイン電極 1 0 とソース電極 1 1 を損傷させることがない。

[0030]

次に、図1~図3に示す構造にあっては、薄膜トランジスタアレイ基板と対向する透明基板15との間に液晶16が封入されて液晶表示装置が構成され、対向基板15側に設けられた共通電極17と前記画素電極2が電界を液晶に印加するか否かによって液晶の配向制御ができるように構成されている。ここで前述のソース端子12・・・とゲート端子13・・・は、液晶16を封止している図示略の封止材の外部側に設けられており、これらの部分には駆動用LSIの端子が接続されるようになっている。即ち、テープキャリアパッケージと称される駆動用LSIの端子などが接続されるので、ITZOまたはIZOのソース端子12・・・とゲート端子13・・・を設けておき、これらの端子との良好な接続性を確保することが好ましい。

[0031]

以下に、図4ないし図8を基に、図1~図3に示す構造と同等の構造の薄膜トランジスタ(アレイ)基板を製造する方法について説明する。ガラス等の透明基板1上にポリシリコンまたはアモルファスシリコンからなる半導体膜と SiO_2 からなる下地絶縁膜を積層し、これらをフォトリソ工程でパターニングして図4に示すアイランド状の半導体膜20とゲート下部絶縁膜21を形成する。次に、ゲート絶縁膜とゲート電極形成用の電極膜を積層し、これらをフォトリソ工程でパターニングして図5に示すようにゲート絶縁膜22とゲート電極23を形成する。

[0032]

次にイオンドーピング処理を行い、半導体膜20の両側部分にイオンドーピングを施し、更にこれらを中間絶縁膜25で覆い、この中間絶縁膜25に半導体膜20の両端側に通じるコンタクトホール26、27を形成し、中間絶縁膜25の上に前述のコンタクトホール26、27を介して半導体膜20の一側に接続するソース電極28をに示すように形成し、更に半導体膜20の他側に接続するドレイン電極29を形成する。

[0033]

次にこれらの上にIZO(インジウム亜鉛酸化物)層またはITZO(インジウム錫亜鉛酸化物)層を全体に積層してからフォトリソ工程によりパターニングして図8に示すように画素電極30を形成すると同時に、ソース配線Sの端部側にソース端子31をゲート配線Gの端部側にゲート端子をそれぞれ形成する。ここで、用いるIZO層として、インジウム酸化物(InO $_{\rm x}$)を90%と亜鉛酸化物(ZnO $_{\rm x}$)を10%の混合物の層を例示することができる。また、IZO層をエッチングするためのエッチング液としては、シュウ酸:(COOH) $_2$ あるいは塩酸:HC1などの酸を用いることができる。シュウ酸として、例えば、0.6mo1/1の濃度のものを用いることができ、塩酸としては3.5%のものを用いることができるが、ここで例示した濃度は一例であり、他の濃度のシュウ酸あるいは塩酸としても良いのは勿論である。

[0034]

また、用いるITZO層として、インジウム(In)酸化物(In $_2$ О $_3$)と、錫(Sn)酸化物(SnО $_2$)と、亜鉛(Zn)酸化物(ZnO)を主成分とする複合酸化物からなる層を例示することができる。なお、これらの主成分の酸化物の外に数at%程度の不純物を含んでいても差し支えない。

[0035]

このITZO層においては、他の配線あるいは導電体と接続して用いられるので、これらとの接続部分において、少なくとも錫が亜鉛よりも多く配合され、結晶性を示すことが必要である。例えば、ITZO層の表面部分において配線や他の導体との接続を行う場合

10

20

30

40

20

30

40

50

は、表面部分の組成において少なくとも錫が亜鉛よりも多く配合され、結晶性を示すことが必要である。

[0036]

次に、ITZO層において、亜鉛とインジウムと錫の合計量に対する亜鉛の原子数率が1 a t % ないし 9 a t % であり、亜鉛に対する錫の原子数比が1以上であり、かつ、亜鉛とインジウムと錫の合計量に対する錫の原子数率が20 a t %以下、より好ましくは1 a t %以上、20 a t %以下の範囲である。そして更に、前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子数率が2 a t %ないし7 a t %であり、前記亜鉛とインジウムと錫の合計量に対する錫の原子数率が5 a t %ないし10 a t %であることがより好ましい。さらに、インジウムの組成範囲は、亜鉛とインジウムと錫の合計量に対するインジウムの原子数率が98 a t %以下、75 a t %以上である。

[0037]

ITZO層中のインジウム酸化物は主成分であり、複合酸化物中において酸素と結合していない過剰インジウムが電子キャリアを発生し、酸素欠損型の導電機構を構成する。添加成分としての錫酸化物は複合酸化物中において4価の錫を活性化して電子キャリアを発生するために重要である。また、複合酸化物がアモルファス状態であると亜鉛酸化物の2価の亜鉛は活性化しないので、電子キャリアを消費するアクセプタとならない。これら添加物のバランスを考慮して前記の組成範囲を選択する。

[0038]

また、前述の組成のITZO層を実際の配線用として用いる場合、他の配線や端子との接続部分は少なくとも結晶性であることが好ましい。前記組成範囲のITZO層は通常の成膜のままではアモルファス膜であるが、これを結晶化温度以上に加熱するアニール処理(180~300 の温度に加熱する熱処理)を行えば容易に結晶化する。なお、熱処理温度は周囲の回路や基板の耐熱温度に応じて使い分けることができるが、後述する液晶パネル用として利用した場合に、周辺回路や基板の耐熱性から、好ましくは、250 以下、200 程度がより好ましいと考えられる。

[0039]

前述の組成のITZO層は、成膜のままでのアモルファス状態では導体(ソース配線端部やゲート配線端部あるいはTCP:テープキャリアパッケージ)との接触抵抗は高く(41 程度)、微細配線接続用として良好な抵抗であるとは言えないが、これを先の温度で熱処理して少なくとも表面部分(表面から深さ50 程度)を結晶化することで少なくとも接続部分を低抵抗化(2.3 程度)することができる。この結晶化する際の熱処理雰囲気は、大気中、 N_2 雰囲気中、 H_2 20%、 N_2 80%雰囲気中、 O_2 20%、 N_2 80%雰囲気中、 O_2 20%、 O_2 80%雰囲気中、真空雰囲気中のいずれでも良い。なお、前記結晶化した酸化物透明導電膜は大気中の水分(あるいは酸素)との結合を防止できるので、経時的に接続抵抗が上昇することもない。また、前述の組成のアモルファス状態のITZO層は、希塩酸、有機酸等の弱酸でのエッチングが容易にできるので、アモルファス状態の酸化物透明導電膜のままの状態でエッチング処理し、パターニングを行い配線を形成し、パターニング後に配線接続部分などの必要部分を熱処理して配線接続部分を低抵抗化することで微細回路接続部分であっても低抵抗接続ができる。

[0040]

次に、前述の組成のITZO層を形成するには、スパッタ成膜等の成膜法で絶縁性の基板等の上面に成膜し、熱処理することで得ることができるが、その場合に用いるターゲットとして以下の組成のターゲットが好ましい。好適に使用できるターゲットの組成は、インジウム酸化物と錫酸化物と亜鉛酸化物を含む複合酸化物からなり、亜鉛とインジウムと錫の合計量に対する亜鉛の原子数率が1at%ないし12at%であり、亜鉛に対する錫の原子数比が1以上であり、かつ、亜鉛とインジウムと錫の合計量に対する錫の原子数率が22at%以下のものである。また、前述のターゲットとして、前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子数率が2at%ないし10at%であり、前記亜鉛とインジウムと錫の合計量に対する錫の原子数比が5at%ないし12at%であることがよ

り好ましい。

[0041]

前述の組成の酸化物透明導電膜を得るために用いるターゲットにおいて、スパッタした際に亜鉛と錫は飛散し易く、膜中に取り込まれ難いので、ターゲットとして亜鉛と錫を目的の組成の膜よりも多く含む組成で良い。

[0042]

ところで、前述のIZO層またはITZO層を前記のエッチング液でエッチングする際に、ソース配線Sとソース電極28とゲート電極29がエッチング液に浸漬されることとなるが、シュウ酸をエッチング液として用いる場合は、A1、Cu、Mo、Cr、Ti、Ta、Wなどの金属から、あるいはこれらの合金からソース配線Sとソース電極28とゲート電極29を形成することができるとともに、希塩酸をエッチング液として用いる場合、Cu、Mo、Cr、Ti、Ta、Wなどの金属からソース配線Sとソース電極28とゲート電極29を形成することができる。ただし、希塩酸をエッチング液として用いた場合に配線用あるいは電極用としてA1を用いるとA1が塩酸で損傷されるので好ましくない。また、この外に有機酸などの弱酸を用いてエッチングすることもできる。

[0043]

なお、ITZO層を使用する場合、アモルファス状態のITZO層を形成後、エッチングして他の層の導体部分との接続部分を形成する必要がある。ここで先の組成のITZO層であるならば、エッチング液として強酸ではなく、希塩酸や有機酸などの弱酸でエッチングできるので、サイドエッチ量を少なくすることができ、その分微細構造をエッチングで得ることができる。そして、ITZO層に微細エッチングを行って、規定サイズの画素電極等を形成した後、これらの層を結晶化温度以上に加熱してアモルファス状態のITZO層を結晶化するならば、結晶化した部分の抵抗を低くできるので、ドレイン電極との接続、端子部との接続を低抵抗で行うことができる。以上のようにITZO層をアモルファス状態でエッチングしてから熱処理して結晶化し低抵抗接続するならば、微細配線部分であっても、接続抵抗を低くしたままで接続した部分を備えた構造を得ることができる。

[0044]

以上の工程により図8に断面構造を示す薄膜トランジスタT2を得ることができる。このように得られた薄膜トランジスタT2は先に図1~図3を基に説明した薄膜トランジスタT1とほぼ同等の構造であり、画素電極30が直接ドレイン電極29に接続されるとともに、ソース端子31がソース配線にゲート端子がゲート端子にそれぞれ直接接続されているので、ソース電極28とドレイン電極29の上に従来必要であった絶縁膜としてのパッシベーション膜を省略することができ、このパッシベーション膜に従来形成していたコンタクトホールも不要になるので、先に説明したようにパッシベーション膜の省略ができ、パッシベーション膜に形成するコンタクトホールも略することができるので、工程の簡略化に寄与する。より具体的には、パッシベーション膜そのものを形成する工程と、コンタクトホール形成用の露光工程とドライエッチング工程とストライプ工程と洗浄工程を省略することができる。

[0045]

「第2実施形態」

図9は本発明の第2実施形態の薄膜トランジスタT3を備えた薄膜トランジスタ(アレイ)基板H3の要部平面図、図12Bは薄膜トランジスタ部分の要部断面図である。なお、図12Bでは液晶表示装置を構成するための対向基板側の構成と液晶については記載を省略したが、図12Bに示す薄膜トランジスタアレイ基板H3を用いて液晶表示装置を構成する場合は、第2図に示した場合と同様に図12Bに示す薄膜トランジスタアレイ基板H3に対して対向基板と液晶を組み合わせて構成することができる。

[0046]

この実施形態の薄膜トランジスタ(アレイ)基板 H 3 においては、ガラス等からなる透明の基板 1 上に、複数のゲート配線 G・・・と複数のソース配線 S・・・とが平面視マトリクス状に配設されている。そして、ゲート配線 G・・・とソース配線 S・・・とで囲ま

10

20

30

40

20

30

40

50

れた領域が1つの画素とされ、これらの画素領域毎に透明導電材料のITZO(インジウム錫亜鉛酸化物)またはIZO(インジウム亜鉛酸化物)からなる画素電極32が基板1の上方に位置した状態で設けられ、各画素領域の隅部にスイッチング素子としての薄膜トランジスタT3が設けられている。

[0047]

この例の薄膜トランジスタアレイ基板 H 3 において、透明基板上の各画素領域の隅部の薄膜トランジスタ形成部分に、ゲート配線 G から引き出された短冊状のゲート電極 3 3 が形成され、これらゲート配線 G・・・とゲート電極 3 3 を覆うようにゲート絶縁膜 3 4 が形成され、ゲート電極 3 3 上のゲート絶縁膜 3 4 上にポリシリコンまたはアモルファスシリコン (a-Si)等からなるアイランド状の半導体能動膜 3 5 がゲート電極 3 3 の上方を横切るように設けられている。そして、リン等の n 型不純物を含むアモルファスシリコン (a-Si:n+)からなるオーミックコンタクト層 3 6 を介して半導体能動膜 3 5 の一側端部上にソース電極 3 7 が積層され、半導体能動膜 3 5 の他端部上に同様のオーミックコンタクト層 3 6 を介してドレイン電極 3 8 が積層され、ソース電極 3 7 がソース配線 S に一体的に連続されるとともに、ドレイン電極 3 8 が後述の画素電極 3 2 に直接積層されて薄膜トランジスタ T 3 が構成されている。

[0048]

次に、ソース配線Sとゲート配線Gとで囲まれた領域であって、ゲート絶縁膜34の上には、ソース配線Sとゲート配線Gとで囲まれた領域の大部分を占めるとともに、ソース電極37の形成部分と半導体能動膜35の形成部分とゲート電極38の形成部分のそれぞれの領域を除いた部分においてゲート絶縁膜34に密着し、ドレイン電極38の端部側に直接密着積層するように画素電極32が形成されている。

[0049]

また、複数形成されたソース配線Sの各端部側(では上側端部のみを記載した)には、ソース配線Sの端部SE2に一部を直接積層されたIZOまたはITZOからなるソース端子42が形成されている。更に、複数形成されたゲート配線Gの各端部側(図1では左側端部のみを記載した)には、ゲート配線Gの端部GE2に一部を直接積層され、他の部分を基板1に積層されたIZOまたはITZOからなるゲート端子43が形成されている

[0050]

なお、図12Bに示す構造では液晶と対向基板を省略して記載したが、図12Aに示す 薄膜トランジスタアレイ基板H3と対向基板と間に液晶が封入されて液晶表示装置が構成 されるのは、先の第1実施形態の場合と同等である。

[0051]

この実施形態の構造においては、IZOまたはITZOからなる画素電極32がゲート 絶縁膜34の上に直に接触して形成されており、更にドレイン電極38に直に積層されているので、図29~図31に示した従来構造とは異なり、パッシベーション膜111が省略された構造とされている。このような構造を採用することにより、パッシベーション膜111に従来形成していたコンタクトホール112、108、113の形成工程も省略できるので工程の簡略化を推進できる。

[0052]

ここで、図9と図12Bに示す構造を採用すると、画素電極32のパターニングの工程で画素電極32をエッチングによりパターニングする際に、画素電極32のエッチング液にドレイン電極38とソース電極37も浸漬されることになるが、IZOまたはITZOからなる画素電極32をエッチングするためのエッチング液として、先に説明の如くシュウ酸や塩酸など、ドレイン電極38およびソース電極37の構成金属材料を損傷させないものを選択できるので、ドレイン電極38とソース電極37を損傷させることがない。また、同様に画素電極32のパターニングの工程で画素電極32をエッチングによりパター

20

30

40

50

ニングする際に、画素電極32のエッチング液にソース配線Sの端部SE2とゲート配線Gの端部GE2も浸漬されることになるが、IZOまたはITZOからなる画素電極32をエッチングするためのエッチング液として、先に説明の如くシュウ酸や塩酸など、ソース配線Sの端部SE2とゲート配線Gの端部GE2の構成金属材料を損傷させない弱酸を選択できるので、ソース配線Sの端部SE2とゲート配線Gの端部GE2を損傷させることなくソース端子42とゲート端子43を形成することができる。

[0053]

以下に、図10ないし図12Aを基に、図9と図12Bとに示す構造の薄膜トランジスタ(アレイ)基板を4枚のマスクを用いて製造する方法について説明する。ガラス等の透明基板1上に前述の金属材料からなる金属膜を形成し、この金属膜を1枚目のマスクを用いるフォトリソ工程によりパターニングして図10に示すようにゲート配線Gとゲート電極33とゲート配線の端部GE2を形成する。次にこれらの上にゲート絶縁膜34とポリシリコンまたはアモルファスシリコン等からなる半導体膜35とオーミックコンタクト膜36と金属膜45を図11に示すように積層し、これらを2枚目のマスクを用いるフォトリソ工程でパターニングしてゲート配線端部とソース配線端部を覆っているすべての膜を除去し、これらの端部を露出させる。

[0054]

次に3枚目のマスクを用いるフォトリソ工程において金属膜45とオーミックコンタクト膜36をパターニングして図12Aに示すようにゲート電極33上で対峙するようにソース電極37とドレイン電極38を形成する。

[0055]

次にこれらの上にIZO層またはITZO層を全体に積層してから4枚目のマスクを用いるフォトリソ工程によりパターニングして図12Bに示すように画素電極32を形成すると同時に、ソース配線Sの端部側にソース端子42をゲート配線Gの端部側にゲート端子43をそれぞれ形成する。ここで、用いるIZO層として、インジウム酸化物(InO、)を90%、亜鉛酸化物(ZnO、)を10%含有する混合物の層を例示することができる。また、IZO層をエッチングするためのエッチング液としては、シュウ酸:(COOH)2あるいは塩酸:HC1などの酸を用いることができる。シュウ酸として、例えば、0.6mo1/1の濃度のものを用いることができる。シュウ酸として、例えば、0.6mo1/1の濃度のものを用いることができる。また、ITZO層として、インジウム錫酸化物(InO、)を85%、錫酸化物(SnO、)を10%、亜鉛酸化物(ZnO、)を5%含有する混合物の層を例示することができる。更にこのITZO層をエッチングするためのエッチング液は前述のIZO層の場合と同等のものを利用できる。

[0056]

前述のIZO層またはITZO層を前記エッチング液でエッチングする際に、ソース配線Sとソース電極37とゲート電極38がエッチング液に浸漬されることとなるが、シュウ酸をエッチング液として用いる場合は、A1、Cu、Mo、Cr、Ti、Ta、Wなどの金属からあるいはこれらの合金からソース配線Sとソース電極37とゲート電極38を形成することができるとともに、塩酸をエッチング液として用いる場合は、Cu、Mo、Cr、Ti、Ta、Wなどの金属からあるいはこれらの合金からソース配線Sとソース電極37とゲート電極38を形成することができる。ただし、塩酸をエッチング液として用いた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくないた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくないた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくないた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくないた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくないた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくないた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましておりて、塩酸をエッチング液として、塩酸をエッチング液と、塩切な工程において180、以上に加熱する熱処理を施してITZO層の接続部分(表面部分)を低抵抗化しておくことが必要となる。

[0057]

以上の工程により図12Bに断面構造を示す薄膜トランジスタT3を備えた薄膜トランジスタアレイ基板H3を得ることができる。このように得られた薄膜トランジスタT3は、画素電極32が直接ドレイン電極38に接続されるとともに、ソース端子42がソース配線Sにゲート端子43がゲート配線Gにそれぞれ直接接続されているので、ソース電極

20

30

40

50

37とドレイン電極38の上に従来必要であった絶縁膜としてのパッシベーション膜を省略することができ、このパッシベーション膜に従来形成していたコンタクトホールも不要になるので、先に説明したように工程の簡略化に寄与する。より具体的には、パッシベーション膜そのものを形成する工程と、コンタクトホール形成用の露光工程とドライエッチング工程とストライプ工程と洗浄工程を省略することができる。

[0058]

「第3実施形態」

図13は本発明の第3実施形態の薄膜トランジスタT5を備えた薄膜トランジスタ(アレイ)基板H5の要部平面図、図19は薄膜トランジスタ部分の要部断面図である。この実施形態の薄膜トランジスタ(アレイ)基板H5においては、ガラス等からなる透明の基板1上に、複数のゲート配線G・・・と複数のソース配線S・・・とが平面視マトリクス状に配設されている。そして、ゲート配線G・・・とソース配線S・・・とで囲まれた領域が1つの画素とされ、これらの画素領域毎に透明導電材料のIZOまたはITZOからなる画素電極52が基板1の上方に位置した状態で設けられ、各画素領域の隅部にスイッチング素子としての薄膜トランジスタT5が設けられている。

[0059]

この例の薄膜トランジスタアレイ基板H5において、透明基板上の各画素領域の隅部の薄膜トランジスタ形成部分に、ゲート配線Gから引き出された短冊状のゲート電極53が形成され、これらゲート配線G・・・とゲート電極53を覆うようにゲート絶縁膜54が形成され、ゲート電極53上のゲート絶縁膜54上にポリシリコンまたはアモルファスシリコン(a-Si)等からなるアイランド状の半導体能動膜55がゲート電極53の上方に位置するように設けられている。そして、リン等のn型不純物を含むアモルファスシリコン(a-Si:n+)からなるオーミックコンタクト膜56を介して半導体能動膜55の一側端部上にソース電極57が形成され、半導体能動膜55の他端部上に同様のオーミックコンタクト膜56を介してドレイン電極58が形成され、ソース電極57とドレイン電極58とがゲート電極53の上方で対峙される一方、ソース電極57がソース配線Sに接続されるとともに、ドレイン電極58が後述の画素電極52に直接接続されて薄膜トランジスタT5が構成されている。

[0060]

次に、ソース配線Sとゲート配線Gとで囲まれた領域であって、ゲート絶縁膜54の上には、ソース配線Sとゲート配線Gとで囲まれた領域の大部分を占めるとともに、ソース電極57の形成部分と半導体能動膜55の形成部分とゲート電極58の形成部分のそれぞれの領域を除いた部分においてゲート絶縁膜54に密着し、ドレイン電極58の端部側に直接密着するように画素電極52が形成されている。また、複数形成されたソース配線Sの各端部側(図13では上側端部のみを記載した)には、ソース配線Sの端部SE3に一部を直接積層されたIZOまたはITZOからなるソース端子62が形成されている。更に、複数形成されたゲート配線Gの各端部側(図1では左側端部のみを記載した)には、ゲート配線Gの端部GE3に一部を直接積層され、他の部分を基板1に積層されたIZOまたはITZOからなるゲート端子63が形成されている。

[0061]

なお、図19に示す構造では液晶と対向基板を省略して記載したが、図19に示す薄膜トランジスタアレイ基板 H 5 と対向基板と間に液晶が封入されて液晶表示装置が構成されるのは、先の第1実施形態の場合と同等である。

[0062]

この実施形態の構造においては、IZOまたはITZOからなる画素電極52がゲート 絶縁膜54の上に直に接触して形成されており、更にドレイン電極58に直に積層されているので、図29に示した従来構造とは異なり、パッシベーション膜111が省略された構造とされている。このような構造を採用することにより、パッシベーション膜1111を形成するための工程を簡略化できるとともに、パッシベーション膜111に従来形成していたコンタクトホール112、108、113の形成工程も省略できるので工程の簡略化

20

30

40

50

を推進できる。

[0063]

ここで、図13に示す構造を採用すると、画素電極52のパターニングの工程で画素電極52をエッチングによりパターニングする際に、画素電極52のエッチング液にドレイン電極58とソース電極57も浸漬されることになるが、IZOまたはITZOからなる画素電極52をエッチングするためのエッチング液として、先に説明の如くシュウ酸や塩酸など、ドレイン電極58およびソース電極57の構成金属材料を損傷させないものを選択できるので、ドレイン電極58とソース電極57を損傷させることがない。

[0064]

また、同様に画素電極52のパターニングの工程で画素電極52をエッチングによりパターニングする際に、画素電極52のエッチング液にソース配線Sの端部SE3とゲート配線Gの端部GE3も浸漬されることになるが、IZOまたはITZOからなる画素電極52をエッチングするためのエッチング液として、先に説明の如くシュウ酸や塩酸など、ソース配線Sの端部SE3とゲート配線Gの端部GE3の構成金属材料を損傷させないものを選択できるので、ソース配線Sの端部SE3とゲート配線Gの端部GE3を損傷させることなくソース端子とゲート端子を形成することができる。

[0065]

以下に、図14ないし図18を基に、図13と図19に示す構造の薄膜トランジスタ(アレイ)基板を5枚のマスクを用いて製造する方法について説明する。ガラス等の透明基板1上に前述の金属材料からなる金属膜を形成し、この金属膜を1枚目のマスクを用いるフォトリソ工程によりパターニングして図14に示すようにゲート配線Gとゲート電極53とゲート配線の端部GE3を形成する。

[0066]

次にこれらの上にゲート絶縁膜54とポリシリコンまたはアモルファスシリコン等からなる半導体能動膜551とオーミックコンタクト膜561を図15に示すように積層し、これらを2枚目のマスクを用いるフォトリソ工程でパターニングしてゲート電極53上のゲート絶縁膜54上の半導体能動膜551とオーミックコンタクト膜561のみを図16に示すように残して他の部分は除去する。次にこれらの上に図17に示すように金属膜59を積層するとともに、3枚目のマスクを用いるフォトリソ工程において金属膜59をパターニングして図18に示すように半導体能動膜55の一側端部にオーミックコンタクト膜561を介して半導体能動膜55の他側端部に先端部を重ねるドレイン電極58を形成する。

[0067]

次に、4枚目のマスクを用いるフォトリソ工程により、ゲート配線 Gの端部 G E 3 とソース配線 S の端部 S E 3 の周囲のゲート絶縁膜 5 4 を図 1 8 に示すように除去する。次にこれらの上にIZO層またはITZO層を全体に積層してから 5 枚目のマスクを用いるフォトリソ工程によりパターニングして図 1 9 に示すように画素電極 5 2 を形成すると同時に、図 2 0 に示すようにソース配線 S の端部 S E 3 側にソース端子 6 2 を図 1 9 に示すようにゲート配線 G の端部 G E 3 側にゲート端子 6 3 をそれぞれ形成する。ここで、用いるIZO層として、インジウム酸化物(InOx)を 9 0 %と亜鉛酸化物(ZnOx)を 1 0 %の混合物の層を例示することができる。また、IZO層をエッチングするためのエッチング液としては、シュウ酸:(COOH) 2 あるいは塩酸:HC1などの酸を用いることができる。シュウ酸として、例えば、0.6 m o 1 / 1 の濃度のものを用いることができる。また、ITZO層として、インジウム 3 酸化物(InOx)を 8 5 %、 3 酸化物(SnOx)を 1 0 %、 亜鉛酸化物(ZnOx)を 5 %含有する混合物の層を例示することができる。更にこのITZO層をエッチングするためのエッチング液は前述のIZO層の場合と同等のものを利用できる。

[0068]

前述のIZO層またはITZO層を前記のエッチング液でエッチングする際、ソース配

線Sとソース電極57とゲート電極58がエッチング液に浸漬されることとなるが、シュウ酸をエッチング液として用いる場合は、A1、Cu、Mo、Cr、Ti、Ta、Wなどの金属からあるいはこれらの合金からソース配線Sとソース電極57とゲート電極58を形成することができるとともに、塩酸をエッチング液として用いる場合は、Cu、Mo、Cr、Ti、Ta、Wなどの金属からあるいはこれらの合金からソース配線Sとソース電極57とゲート電極58を形成することができる。ただし、塩酸をエッチング液として用いた場合に配線用あるいは電極用としてA1を用いるとA1が損傷するので好ましくない。なお、ITZO層を用いる場合、ITZO層を成膜法で形成した段階では非晶質であり抵抗が高いので、エッチング処理終了後、適切な工程において200 以上に加熱する熱処理を施してITZO層の接続部分(表面部分)を低抵抗化しておくことが必要となる。

10

[0069]

以上の工程により図19に断面構造を示す薄膜トランジスタT5を得ることができる。このように得られた薄膜トランジスタT5は、画素電極52が直接ドレイン電極58に接続されるとともに、ソース端子62がソース配線Sにゲート端子63がゲート配線Gにそれぞれ直接接続されているので、ソース電極57とドレイン電極58の上に従来必要であった絶縁膜としてのパッシベーション膜を省略することができ、このパッシベーション膜に従来形成していたコンタクトホールも不要になるので、先に説明したように工程の簡略化に寄与する。より具体的には、パッシベーション膜そのものを形成する工程と、コンタクトホール形成用の露光工程とドライエッチング工程とストライプ工程と洗浄工程を省略することができる。

20

【実施例】

[0070]

複数枚のガラス基板上に、室温成膜、 O_2 分圧 6.3×10^{-3} Pa(5×10^{-5} Torr)の条件でインジウム錫酸化物膜(ITO膜、In:Sn=92at%:8at%、厚さ1200)とインジウム錫亜鉛酸化物皮膜「ITZO膜:In $_2O_3$ -SnO $_2$ -ZnO膜」(In:Sn:Zn=88at%:9at%:3at%、厚さ1200)と、インジウム亜鉛酸化物皮膜(IZO膜:In:Zn=82at%:18at%、厚さ1200)のいずれかを個々にスパッタ装置で形成し、各皮膜のX線回折ピークを求めた。ここで用いたターゲットは、ITO膜の場合はIn:Sn=90at%:10at%の組成のターゲット、ITZO膜の場合は、In:Sn:Zn=85at%:10at%:5at%の組成のターゲット、IZO膜の場合はIn:Zn=85at%:17at%の組成のターゲットとした。また、インジウム亜鉛皮膜とインジウム錫亜鉛皮膜については、20%H2/ットとの雰囲気のアニール炉において250 に2時間加熱する熱処理を施した後のX線回折ピークも求めた。図21にITO膜の結果を示し、図22にITZO膜の結果を示し、図23にIZO膜の結果を示し、図23にIZO膜の結果を示す。

30

[0071]

図21と図22と図23に示す結果から、室温成膜した場合、ITO膜は結晶性を示し、ITZO膜とIZO膜はいずれもブロードな曲線を示すアモルファス膜であることが判明した。また、ITZO膜は熱処理を施すと結晶化するが、IZO膜は熱処理を施しても結晶化しないことが判明した。以上のことから、本発明に係る組成のITZO膜は、成膜状態ではアモルファス状態であるがこれを熱処理することで結晶化できることが明らかになった。また、ITZO膜は成膜のままのアモルファス状態において600×10-6・cmの抵抗を示したが、熱処理後は250×10-6・cmの抵抗となり、アモルファス状態から結晶化することで抵抗値が減少することを確認できた。

40

[0072]

[0073]

図24に描いたa線は亜鉛とインジウムと錫の合計量に対するZn:1at%の組成を示し、b線は亜鉛とインジウムと錫の合計量に対するZn:9at%の組成を示し、c線は亜鉛に対する錫の原子数比が1の場合の組成を示す。図24において、a線の下の組成範囲では、酸化物透明導電膜が成膜時に多結晶相となってしまい、弱酸では容易にエッチングできない組成範囲である。図24において、b線の上の組成範囲では成膜のままのアモルファス状態の膜を熱処理(アニール)してもアモルファスのままの状態を維持する組成範囲であり、接続抵抗を低抵抗化できない組成範囲である。また、図24においてc線は亜鉛と錫の組成比が同一であることを示すので、電子キャリアを亜鉛が消費する割合が多くなり、c線よりも上の組成範囲では電子キャリアを消費する亜鉛の量が多くなり過ぎて低抵抗接続できない組成範囲である。また、組成範囲がc線の下の領域であってもc線に近づくと抵抗が大きくなる傾向にあることを意味する。

[0074]

また、図24の縦軸の亜鉛量が10at%であって、横軸の錫量が5at%の膜と縦軸の亜鉛量が10at%であって、横軸の錫量が9at%の膜はいずれも300 に加熱する熱処理を施しても結晶化しなかった試料である。これらに対し、縦軸の亜鉛量が5at%であって、横軸の錫量が9at%の膜と縦軸の亜鉛量が5at%であって、横軸の錫量が9at%の膜はいずれも230 で熱処理することで結晶化できた。更に、縦軸の亜鉛量が3at%であって、横軸の錫量が9at%の膜はいずれも200 で熱処理することで結晶化できた。

[0075]

以上のことから、亜鉛量を少なくすることで結晶化温度を低くできることが判明した。また、本発明に係る酸化物透明導電膜を電子機器に応用する場合、基板あるいはその上に積層する種々の膜の耐熱温度の制限から、熱処理温度はできる限り低い方が好ましい。よって、熱処理温度を低くすると同時に低接続抵抗化するためには、インジウムに対して添加する亜鉛量、錫量ともに少ない方が好ましいと考えることができる。

[0076]

更に、これらの種々の条件を十分に満足させるために、亜鉛に対する錫の原子数比が1を超える条件を満たした上で、亜鉛含有量に関し、1 a t %以上、9 a t %以下の範囲内でも、2 a t %以上、7 a t %以下の範囲がより好ましく、錫含有量に関し、2 0 a t %以下の範囲でも5 a t %以上、1 0 a t %以下の範囲がより好ましい。

[0077]

次に、図25は先の成膜したまま(as.depo状態)のITZO膜において、亜鉛添加量(Zn添加量)を5at%に固定した場合に錫含有量の大小に応じた60秒でのエッチング量の変化を測定した結果を示す。エッチング液は3.5%濃度の塩酸溶液(弱酸溶液)を用いた。図25に示す結果から、Snの添加量が多いほどエッチング量は低下することが明らかである。よって本発明に係る酸化物透明導電膜を用いて微細配線化するためには、錫添加量を調節することでエッチングレート(E/R)を適宜選択できることで対応可能であることが判明した。ただし、Sn添加量20at%において得られるエッチング量は小さいので、これ以上Sn添加量を増加してもエッチング時間が長くなり、加工時間が増えるので、添加量の上限を20at%とすることが好ましい。

[0078]

図26は先の成膜したままのITZO膜において、亜鉛添加量(Zn添加量)を3at%、錫添加量(Sn)を9at%に設定した場合に得られた酸化物透明導電膜の透過率の波長依存性を示す。図26に示す結果から、本発明に係る酸化物透明導電膜は、可視光域(大略450nm~750nm)において90%を超える優れた透過率を示していることが明らかである。この値は従来から用いられているインジウム錫酸化物膜の透明導電膜と同等か、波長に応じてはそれ以上に優れたものである。従って、本発明に係る酸化物透明導電膜を液晶パネル用の画素電極や透明配線として用いても明るい表示を得ることができることが明らかである。

10

20

30

[0079]

図27は先の組成のITZO膜において、成膜のままの膜の抵抗値とアニール後の膜の抵抗値に対する成膜雰囲気中の酸素分圧(O_2 分圧)依存性を測定した結果と、アモルファス状態のITO膜のエッチングレート(E/R)に及ぼす酸素分圧依存性を示す。ITO膜においても酸素分圧の微調整によってエッチングレート(E/R)の低いアモルファス状態のa-I TO膜を得ることができるが、酸素分圧の調整を厳密に行わないと、部分的にエッチングレート(E/R)の異なるa-I TO膜が生成されてしまう傾向がある。これは、a-I TO膜をエッチングして配線を形成する場合に、成膜時の酸素分圧のばらつきによりエッチングむらを生じやすいa-I TO膜となり易く、a-I TO膜では膜質により微細配線を精密に得ることが難しいことを意味する。

[0800]

図28はTCP接続を行った後、信頼性試験を行った結果を示す。また、各測定値は以下の表1に示す。表1のTCP抵抗とは、TCPによる接続(幅40×10⁻⁶cmの金属端子電極との接続)を行い、任意の2本間の抵抗値を測定したものであり、TCP接続による金属端子との接続部分50本の平均値を示している。信頼性試験とは高温高湿(80、90%RH、240時間)後の抵抗値を測定したものである。

[0081]

「表1」

| | $H_2\mathcal{T} = -\mathcal{V}$ | 膜構造 | 初期TCP抵抗 | 信頼性試験後 | |
|-------------|---------------------------------|-----|-----------|-------------|---|
| ITO膜 | 無し | 多結晶 | O 1.1 | ○1.9 | |
| a - I T O 膜 | 有り | 多結晶 | O 1.4 | ○ 2 . 0 | |
| ITZO膜 | 有り | 多結晶 | O 3.7 | ○ 2 . 3 | |
| IZO膜 | 無し | 非晶質 | × 7.4 | × 4 1.3 | |
| ITZO膜 | 無し | 非晶質 | (x 7.4) | (x 4 1 . 3 |) |

[0082]

これらの結果から、IZO膜でもa-ITO膜でも接触抵抗が経時的に大気中において上昇してゆくことが判明した。また、アニール処理によりa-ITOは結晶化し、接触抵抗が低いまま安定することが判明した。なお、表1には記載されていないが、アニールしたIZO膜はX線回折ではアモルファスであることが判明し、接触抵抗は改善されるものの、ITO膜と同程度まで改善はされなかった。 なお、信頼性試験として、高温ドライ80 、10%RH、240Hの環境でも同等の試験を行ったが図28に示す結果と全く同じ結果を得ることができた。 これらの試験結果から、アモルファス状態のITZO膜をアニールすることで低抵抗化することができ、しかも環境試験後においても低抵抗を保持できることが判明した。

[0083]

以上説明したように本発明は、薄膜トランジスタ基板において、ソース配線にインジウム銀亜鉛酸化物またはインジウム亜鉛酸化物からなるソース端子を直接接続させることにより、ソース配線上に従来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要にすることができる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。また、薄膜トランジスタ基板において、ゲート配線にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物からなる画素電極を直接接続させることにより、従来必必能またはインジウム亜鉛酸化物からなる画素電極を直接接続させることにより、従来必必としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要にすることができる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、程の簡略化をなし得る。

[0084]

前述の各構造において、ソース配線、ゲート配線またはドレイン電極が、アルミニウム

10

20

30

40

、銅、モリブデン、クロム、チタン、タンタルおよびタングステンのいずれか1つまたはこれらの合金からなることが好ましい。これらの材料を選択することにより、インジウム 亜鉛酸化物をエッチングする際のエッチング液でソース配線、ゲート配線、またはドレイン電極を損傷されないようにすることが可能となる。

[0085]

また、先に記載の構造のソース配線とゲート配線とドレイン電極を有し、先に記載のソース端子とゲート端子と画素電極を有する薄膜トランジスタアレイ基板であるならば、従来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要にすることができる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。より具体的には、パッシベーション膜そのものを形成する工程と、コンタクトホール形成用の露光工程とドライエッチング工程とストライプ工程と洗浄工程を省略することができる。

[0086]

そして、この構造の薄膜トランジスタアレイ基板を備えた液晶表示装置にあっては、従来必要としていたパッシベーション膜等の絶縁膜を不要にすることができ、その絶縁膜に従来必要であったコンタクトホールも不要にすることができる。よって、絶縁膜の成膜工程を省略できるとともに、コンタクトホールの形成のために必要としていた工程も不要になり、工程の簡略化をなし得る。

【図面の簡単な説明】

[0087]

【図1】本発明に係る薄膜トランジスタ基板の第1実施形態の要部を示す平面略図。

【図2】図1に示す薄膜トランジスタ基板の第1実施形態の要部断面図。

【図3】図1に示す薄膜トランジスタ基板の第1実施形態の一部断面図。

【図4】図1~図3に示す第1実施形態の構造を製造する方法を説明するためのもので、 基板上に半導体膜と絶縁膜を積層した状態を示す断面図。

【図5】同方法を説明するためのもので、基板上にゲート絶縁膜とゲート電極を形成した 状態を示す断面図。

【図6】同方法を説明するためのもので、基板上に絶縁膜を形成した状態を示す断面図。

【図7】同方法を説明するためのもので、基板上の絶縁膜にコンタクトホールを形成し、 ソース電極とドレイン電極を半導体能動膜に接続した状態を示す断面図。

【図8】同方法を説明するためのもので、ソース配線端部にソース端子をドレイン電極端部に画素電極を各々直接接続した状態を示す断面図。

【図9】本発明に係る薄膜トランジスタ基板の第2実施形態の要部を示す平面略図。

【図10】図9に示す第2実施形態の構造を製造する方法を説明するためのもので、基板上にゲート電極とゲート配線を形成した状態を示す断面図。

【図11】同方法を説明するためのもので、基板上にゲート絶縁膜と半導体能動膜とオーミックコンタクト膜と金属膜を形成した状態を示す断面図。

【図12】同方法を説明するためのもので、図12Aは基板上の金属膜とオーミックコンタクト膜とゲート絶縁膜の必要部分をパターニングした状態を示す断面図、図12Bは画素電極と端子を形成して得られた薄膜トランジスタの第2実施形態を示す断面図。

【図13】本発明に係る薄膜トランジスタ基板の第3実施形態の要部を示す平面略図。

【図14】図13示す第3実施形態の構造を製造する方法を説明するためのもので、基板上にゲート電極とゲート配線とを形成した状態を示す断面図である。

【図15】同方法を説明するためのもので、基板上にゲート絶縁膜と半導体能動膜と金属膜を積層した状態を示す断面図。

【図16】同方法を説明するためのもので、基板上のゲート電極上方のゲート絶縁膜上に アイランド状のオーミックコンタクト膜と半導体能動膜を形成した状態を示す断面図。

【図17】同方法を説明するためのもので、基板上のオーミックコンタクト膜と半導体能動膜上に電極膜を形成した状態を示す。

10

20

30

40

- 【図18】同方法を説明するためのもので、ゲート電極上方に薄膜トランジスタを形成した状態を示す断面図。
- 【図19】同方法を説明するためのもので、画素電極と端子を形成して図13に示す平面構造の薄膜トランジスタ基板を得た状態の断面図。
- 【図20】図19に示す構造の薄膜トランジスタにおいてソース配線端子部分を示す断面図。
- 【図21】図21はITO膜のX線回折試験結果を示す図。
- 【図22】図22はITZO膜のX線回折試験結果を示す図。
- 【図23】図23はIZO膜のX線回折試験結果を示す図。
- 【図24】図24は本発明に係る酸化物透明導電膜が結晶化状態あるいはアモルファス状態となる場合の亜鉛含有量依存性と錫含有量依存性を示す図。
- 【図25】図25は本発明に係る酸化物透明導電膜における錫添加量に対するエッチング量依存性を示す図。
- 【図26】図26は本発明に係る酸化物透明導電膜における光透過率の波長依存性を示す図。
- 【図27】図27は本発明に係る酸化物透明導電膜の比抵抗値に対する成膜時の酸素分圧依存性とITO膜のエッチングレートに対する成膜時の酸素分圧依存性を示す図。
- 【図28】図28は本発明に係る酸化物透明導電膜のTCP接続抵抗の信頼性試験結果を示す図。
- 【図29】従来の薄膜トランジスタ基板の一例を示す平面略図。
- 【図30】図29に示す従来の薄膜トランジスタ基板の要部断面図。
- 【図31】図29に示す従来の薄膜トランジスタ基板の一部断面図。
- 【図32】従来の薄膜トランジスタ基板を製造する方法を説明するためのもので、基板上にアイランド状の半導体膜と下部絶縁膜を形成した状態を示す断面図。
- 【図33】同方法を説明するためのもので、下部絶縁膜上にゲート絶縁膜とゲート電極を 形成した状態を示す断面図。
- 【図34】同方法を説明するためのもので、ソース電極とドレイン電極を形成した状態を示す断面図。
- 【図35】同方法を説明するためのもので、パッシベーション膜を形成した状態を示す断 面図。
- 【図36】同方法を説明するためのもので、パッシベーション膜にコンタクトホールを形成した状態を示す断面図。
- 【図37】同方法を説明するためのもので、ITOの画素電極と端子電極を形成した状態を示す断面図。

【符号の説明】


[0088]


E・・・液晶表示装置、H1、H3、H5・・・薄膜トランジスタアレイ基板、S・・・ソース配線、G・・・ゲート配線、1・・・基板、2…画素電極、12、42、62・・・ソース端子、13、43、63・・・ゲート端子、15・・・対向基板、T1、T2、T3、T5・・・薄膜トランジスタ、10、29、38、58・・・ドレイン電極、11、28、37、57・・・ソース電極。


10


20


30























【図24】





【図35】

128









125

129

フロントページの続き

(51) Int.CI. F I

| H 0 1 L | 29/417 | (2006.01) | H 0 1 L | 29/50 | M |
|---------|--------|-----------|---------|-------|---|
| H 0 1 L | 29/423 | (2006.01) | H 0 1 L | 29/58 | G |
| H 0 1 L | 29/49 | (2006.01) | H 0 1 L | 21/88 | М |
| U 0 1 I | 22/52 | (2006 04) | | | |

H 0 1 L 23/52 (2006.01)

H 0 1 L 21/3205 (2006.01)

(72)発明者 佐々木 真

宮城県仙台市泉区明通三丁目31番地 株式会社フロンテック内

(72)発明者 新井 和之

宮城県仙台市泉区明通三丁目31番地 株式会社フロンテック内

審査官 佐竹 政彦

(56)参考文献 特開平05-043273(JP,A)

特開平05-070943(JP,A)

特開平10-239697(JP,A)

特開平07-120789(JP,A)

特開平10-270710(JP,A)

特開平10-125469(JP,A)

特開平11-185955 (JP,A)

特開平11-153803(JP,A)

(58)調査した分野(Int.CI., DB名)

G02F1/13-1/141

G09F9/00-9/46

H01L21/336、27/32、29/786、51/50

H 0 5 B 3 3 / 0 0 - 3 3 / 2 8