(12)公開特許公報(A)

(11)特許出願公開番号

特開2018-42461 (P2018-42461A)

(43) 公開日 平成30年3月15日 (2018.3.15)

(51) Int.Cl.			FΙ			テーマコード (参考)
но2м	3/155	(2006.01)	HO2M	3/155	V	5H73O
			HO2M	3/155	Н	

審査請求 有 請求項の数 12 OL (全 31 頁)

(21) 出願番号	特願2017-217061 (P2017-217061)	(71) 出願人	501149684
(22) 出願日	平成29年11月10日 (2017.11.10)		ユニバーシティ オブ バージニア パテ
(62) 分割の表示	特願2016-502791 (P2016-502791)		ント ファウンデーション
	の分割		アメリカ合衆国22903 バージニア州
原出願日	平成26年3月14日 (2014.3.14)		シャーロッツビル プレストン・アベニ
(31) 優先権主張番号	61/783, 121		ュー 722 スウィート 107
(32) 優先日	平成25年3月14日 (2013.3.14)	(74)代理人	100147913
(33)優先権主張国	米国 (US)		弁理士 岡田 義敬
		(74)代理人	100091605
			弁理士 岡田 敬
		(74)代理人	100197284
			弁理士 下茂 力
			最終頁に続く

(54) 【発明の名称】単一インダクタ・マルチ出力(SIMO) DC-DCコンバータ回路のための方法及び装置

(57)【要約】 (修正有)

【課題】埋込システムにおける集積回路(IC)の電力 消費を最小限に抑える。

【解決手段】装置は、出力ノード群を有する単一インダ クタ・マルチ出力(SIMO)直流(DC-DC)コン バータ回路を備えている。この装置には、また、SIM ODC-DCコンバータ回路と動作可能に接続され、操 作ブロック群を有するパンオプティック動的電圧制御(PanopticDynamicVoltageSca ling:PDVS)回路も備えている。操作ブロック 群の各操作ブロックは、電源電圧レール群の内の一つの 電源電圧レールから電力を取り出す。さらに、出力ノー ド群の各出力ノードは、電源電圧レール群の電源電圧レ ールに一意的に関連付けられている。

【選択図】図2



(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

複数の出力ノードと、複数のコンパレータと、該複数のコンパレータに動作可能に接続 された複数のスイッチとを有する単一インダクタ・マルチ出力(SIMO)コンバータ回 路を具備し、

前記複数のコンパレータと前記複数のスイッチは、複数の出力ノードを制御するヒステ リシスベースの出力を集合的に定義し、前記複数のコンパレータの各コンパレータは、前 記複数の出力ノードの出力ノードと一意的に関連付けられ、前記複数の出力ノードの各出 カノードは、複数の回路ブロックの回路ブロックと一意的に関連付けられている、装置。 【請求項2】

第 1 コンパレータと第 2 コンパレータとを備える前記 複数のコンパレータをさらに具備 し、

前記第1コンパレータは、第1バイアス電流を受け取って制御信号を生成し、第1出力 ノードが第1負荷を経験した場合に、前記複数の出力ノードから前記第1出力ノードを選 択するよう構成され、前記第2コンパレータは、第2バイアス電流を受け取って制御信号 を生成し、第1出力ノードが前記第1負荷よりも低い第2負荷を経験した場合に、前記複 数の出力ノードから前記第1出力ノードを選択するよう構成され、

前記第2バイアス電流が前記第1バイアス電流未満であり、前記SIMOコンバータ回路の動作中は、前記第2コンパレータの電力消費が前記第1コンパレータの電力消費未満であり、

前記SIMOコンバータ回路の効率は、前記第1コンパレータが前記制御信号を生成して前記第1出力ノードを選択する場合よりも前記第2コンパレータが前記制御信号を生成して前記第1出力ノードを選択する場合の方が高く、

前記第2コンパレータは、前記第1コンパレータが前記制御信号を生成して前記第1出 カノードを選択する場合、電力消費が動作モードの電力消費未満であるオフモードに設定 されるように構成され、

前記第1コンパレータは、前記第2コンパレータが前記制御信号を生成して前記第1出 カノードを選択する場合、電力消費が動作モードの電力消費未満であるオフモードに設定 されるように構成されている、請求項1に記載の装置。

【請求項3】

前記複数のコンパレータの各コンパレータは、複数のバイアス電流のバイアス電流と一 意的に関連付けられており、前記複数のバイアス電流の各バイアス電流が、複数のバイア ス電流の残りのバイアス電流とは異なり、

前記複数のコンパレータと前記複数のスイッチが、(1)前記複数の出力ノードの各出 カノードの状態と、(2)前記複数の出力ノードの各出力ノードの相対的優先順位とに基 づき、前記複数の出力ノードから一つの出力ノードを選択するよう集合的に構成されてい る、請求項1に記載の装置。

【請求項4】

前記複数のコンパレータの各コンパレータは、そのコンパレータに対応する出力ノードから、複数のバイアス電流のバイアス電流とフィードバック信号とを受け取るよう構成されており、前記複数のバイアス電流の各バイアス電流が、複数のバイアス電流の残りのバイアス電流とは異なり、

前記複数のコンパレータと前記複数のスイッチが、(1)前記複数の出力ノードの各出 カノードの状態と、(2)前記複数の出力ノードの各出力ノードの相対的優先順位とに基 づき、前記複数の出力ノードから一つの出力ノードを選択するよう集合的に構成されてい る、請求項1に記載の装置。

【請求項5】

前記複数のコンパレータの各コンパレータは、複数の低ヒステリシス閾値のうちのある 低ヒステリシス閾値と複数の高ヒステリシス閾値のうちのある高ヒステリシス閾値とに関 連付けられており、 20

10

少なくとも一つの低ヒステリシス閾値は、前記複数の低ヒステリシス閾値の残りの低ヒ ステリシス閾値とは異なり、少なくとも一つの高ヒステリシス閾値は、前記複数の高ヒス テリシス閾値の残りの高ヒステリシス閾値とは異なる、請求項1に記載の装置。

【請求項6】

前記複数のコンパレータと前記複数のスイッチは、前記複数の出力ノードに対して、出 力電圧のリップルを所定の範囲内に制限するよう集合的に構成されている、請求項1に記載の装置。

【請求項7】

前記SIMOコンバータ回路と複数のコンデンサとが集積回路(IC)内に含まれ、前記複数の出力ノードの各出力ノードは、前記複数のコンデンサのうちのあるコンデンサと 一意的に関連付けられ、

前記複数のコンパレータと前記複数のスイッチは、前記複数の出力ノードに対して、出力電圧のリップルを所定の範囲内に制限するよう集合的に構成され、

前記複数のコンデンサの各コンデンサのサイズは、ヒステリシスベースの出力を有さな いSIMOコンバータ回路のコンデンサのサイズ未満である、請求項1に記載の装置。 【請求項8】

単一インダクタ・マルチ出力(SIMO)コンバータ回路であって、複数の出力ノード とインダクタを有するSIMOコンバータ回路と、

複数の回路ブロックであって、各回路ブロックが前記複数の出力ノードに接続された複数の回路ブロックとを具備し、

20

30

40

50

10

前記SIMOコンバータ回路は、複数の期間にわたって動作するように構成され、且つ、前記SIMOコンバータ回路は、前記複数の期間の各期間において前記複数の出力ノードから一つの出力ノードを優先するよう構成されて、その優先された一つの出力ノードが、残りの出力ノードよりも先に、前記インダクタから電流を受け取るようになっている、装置。

【請求項9】

前記 複 数 の 回 路 ブ ロ ッ ク が パ ン オ プ テ ィ ッ ク 動 的 電 圧 制 御 (P D V S) 回 路 内 に 含 ま れ 、

前記SIMO変換ブロックは、第1コンパレータと第2コンパレータとを有する複数の コンパレータを備え、前記第1コンパレータは、第1バイアス電流を受け取って制御信号 を生成し、前記第1出力ノードが前記PDVS回路に関連する第1負荷を経験した場合に 、前記複数の出力ノードから第1出力ノードを選択するよう構成され、前記第2コンパレ ータは、第2バイアス電流を受け取って制御信号を生成し、前記第2出力ノードが前記第 1負荷よりも低い前記PDVS回路に関連する第2負荷を経験した場合に、前記複数の出 力ノードから第1出力ノードを選択するよう構成され、

前記第2バイアス電流が前記第1バイアス電流未満であり、前記SIMOコンバータ回路の動作中は、前記第2コンパレータの電力消費が前記第1コンパレータの電力消費未満であり、

前記SIMOコンバータ回路の効率は、前記第1コンパレータが前記制御信号を生成して前記第1出力ノードを選択する場合よりも前記第2コンパレータが前記制御信号を生成して前記第1出力ノードを選択する場合の方が高く、

前記第2コンパレータは、前記第1コンパレータが前記制御信号を生成して前記第1出 カノードを選択する場合、電力消費が動作モードの電力消費未満であるオフモードに設定 されるように構成され、

前記第1コンパレータは、前記第2コンパレータが前記制御信号を生成して前記第1出 カノードを選択する場合、電力消費が動作モードの電力消費未満であるオフモードに設定 されるように構成されている、請求項8に記載の装置。

【請求項10】

前記SIMOコンバータ回路は、複数のコンデンサを備え、前記複数のコンデンサの各コンデンサは、前記複数の出力ノードの出力ノードと一意的に関連付けられており、

(3)

【請求項11】 前記SIMOコンバータ回路は、複数のコンパレータと、該複数のコンパレータに動作 可能に接続された複数のスイッチとを備え、

て、その期間のIC内の電圧を制御する、請求項8に記載の装置。

前記複数のコンパレータの各コンパレータは、複数のバイアス電流のバイアス電流と― 意的に関連付けられ、前記複数のバイアス電流の各バイアス電流が、複数のバイアス電流 の残りのバイアス電流とは異なり、

前記複数のコンパレータと前記複数のスイッチは、前記複数の回路ブロックに動作可能 に接続された負荷の電流に基づき、前記複数の出力ノードから一つの出力ノードを選択す るよう集合的に構成されている、請求項8に記載の装置。

【請求項12】

れ、

前記SIMOコンバータ回路は、 複数のコンパレータと、 該 複数のコンパレータに動作 可能に接続された 複数のスイッチとを備え、

前記複数のコンパレータと前記複数のスイッチは、前記複数の出力ノードに対して、出 力電圧のリップルを所定の範囲内に制限するよう集合的に構成されている、請求項8に記 載の装置。

【発明の詳細な説明】

【技術分野】

[0001]

本明細書に記載のいくつかの実施形態は、概して、埋込システムにおける集積回路(I C)の電力消費を最小限に抑えるためのシステム及び方法に関する。

【背景技術】

[0002]

埋込システムは、例えば、モニタリング、検出、制御、セキュリティ機能の提供を含む 、様々な用途に使用可能である。通常このような埋込システムは、比較的厳しいサイズ制 限、電力消費、環境生存性に応じ、特定の用途に合わせられている。

【 0 0 0 3 】

特に、ある種の埋込システムは、センサーノード、例えば、一つ又は複数の生理学的パ ラメータを検出したりモニタリングしたりするためのセンサーノードを含むことができる 。センサーノードはICとして実装され、生理学的情報の継続的なモニタリング、作動及 び記録を可能にしたり、自動又は遠隔フォローアップを容易にし、悪化する生理学的状態 の存在下で一つ又は複数の警告を発したりするなどして、医療提供者に大きな利益をもた らす。このようなセンサーノードによって得られた生理学的情報は、糖尿病やぜんそく、 心臓疾患、又は、その他の病気や疾患の診断、予防、対処に使用される他のシステムに転 送することができる。

[0004]

センサーノードは、例えば、長期にわたるモニタリング性能及び / 又は耐久性などの特定の特徴を有していれば、患者や介護者にとって特別な価値を提供することになる。医療費の高騰や、遠隔患者フォローアップや遠隔治療へと移行する医療提供者の増加につれ、 メンテナンスや交換、手動による再充電を行わずとも長い寿命を有するセンサーノードが、ますます重要視されている。一般に入手可能なセンサーノードは、長期的な動作性能や耐久性の欠如が、その幅広い採用の妨げとなっていると考えられる。

【 0 0 0 5 】

集積回路(IC)設計においては、電力管理技術を採用することで電力消費を最小限に 抑える、又は、軽減することが望ましい。例えば、ICの電源をその性能要求に応じて調 整する動的電圧制御(Dynamic Voltage Scaling:DVS)など 10

20

前記SIMOコンバータ回路と前記複数の回路ブロックとが集積回路(IC)内に含ま

前記SIMOコンバータ回路は、ある期間における前記複数の出力ノードの一つの出力 ノードを起動し、その一つの出力ノードと一意的に関連付けられた回路ブロックを起動し 、電力消費を最小限に抑える、又は、軽減する既知の方法には、DC-DCコンバータの 出力コンデンサ(CL)が通常大きいために整定時間が長引くなど、実用的な実装にいく つかの欠点がある。また、コンデンサに蓄えられたエネルギーも通常大きいため、出力電 圧の変更にはエネルギーオーバーヘッドがかかる。通常、そのようなオーバーヘッドによ って、VDDの制御可能速度、ひいては節約可能なエネルギー量が制限される。 [0006]例えば、パンオプティック動的電圧制御(PDVS)などのその他の既知の方法も、P DVS技術の実装に少なくとも三つのDC - DCコンバータ、異なるルーティング装置、 スイッチ、レベル・コンバータを使用するといった欠点を有する。そのように多数の部品 があると、実装に大きな回路面積が必要となり、コストも増大する。 [0007]従って、埋込システムに使用されるICにより電力消費を最小限に抑える、エネルギー 効率かつコスト効率が高い方法を実施するための装置及び方法への需要がある。 【発明の概要】 いくつかの実施形態において、装置は、出力ノード群を有する単一インダクタ・マルチ 出力(SIMO)直流(DC-DC)コンバータ回路を備えている。この装置は、また、 DC - DCコンバータ回路と動作可能に接続され、操作ブロック群を有するパ STMO ンオプティック動的電圧制御(Panoptic Dynamic Voltage caling: PDVS)回路も備えている。操作ブロック群の各操作ブロックは、電源 電圧レール群の内の一つの電源電圧レールから電力を取り出す。さらに、出力ノード群の 各出力ノードは、電源電圧レール群の電源電圧レールに一意的に関連付けられている。 【図面の簡単な説明】 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 【 図 1 】 図 1 は、 マルチコアシステムの 既知 の 動 的 電 圧 制 御 (D V S) 回 路 の 概 略 説 明 図 である。 【図2】図2は、マルチコアシステムの既知のパンオプティック動的電圧制御(PDVS)回路の概略説明図である。 【図3】図3は、一実施形態に係る、単一インダクタ・マルチ出力(SIMO)コンバー タ回路の概略説明図である。 【図4】図4(A)は、一実施形態に係る、ハイサイドスイッチとローサイドスイッチを 有するSIMOコンバータ回路を示す概略説明図であり、図4(B)は、図4(A)に示 すスイッチのそれぞれの状態が含まれ得るタイミングチャートの説明図である。 【図5】図5は、一実施形態に係る、動的電圧制御(DVS)機能ブロックに接続可能な SIMOコンバータ回路の概略説明図である。 【図6】図6は、図5に示すインダクタに対応するインダクタ電流のグラフ説明図である 【図7】図7(A)は、インダクタ電流のシミュレーションを示す図であり、図7(B) は、インダクタの第1端子の電圧を示す図である。 【図8】図8(A)は、図3、図5のコンパレータ回路の各コンパレータ入力に応じて得 られるコンパレータ回路出力を示すグラフ図であり、図8(B)は、図8(A)のコンパ レータ回路出力が得られるトランジスタ構成を示す概略説明図である。 【 図 9 】 図 9 は、 図 5 に示す S I M O コンバータ回 路から得られる各 測定出力ノード電圧 の例を示す図である。 【図10】図10は、負荷電流に対してプロットされ、図5に示すようなマルチ出力SI MOコンバータ回路の出力によって得られるような0.9VDCコンバータ回路の、測定 効率の例を示す図である。 【図11】図11は、一実施形態に係る、PDVSシステムを駆動するSIMO DC-

【図 1 2 】図 1 2 は、図 1 1 の S I M O コンバータ回路の実装を概略的に示すブロック図である。 【図 1 2 】図 1 2 は、図 1 1 の S I M O コンバータ回路の一部に対応するD C - D C コン

(5)

20

30

40

50

バータのハイサイド(HS)スイッチング制御を行う既知の制御方式を示す図である。 【図13】図13は、一実施形態に係る、HS制御方式の回路を示す概略説明図である。 【図14】図14(A)~(H)は、個別のDC-DCコンバータ回路のハイサイド(H S)制御回路の挙動を示す図である。 【図15】図15は、異なる負荷における減結合コンデンサの異なる値に対するリップル 電圧のシミュレーション結果を示す図である。 【図16】図16(A)、(B)は、軽負荷、重負荷それぞれの状態での出力電圧とイン ダクタ電流のシミュレーション結果を示す図である。 【図17】図17(A)は、コンパレータ静止電流に対するリップル変動の例を示す図で あり、図17(B)は、出力負荷が10ナノ秒間に100µAから10mAに変化する場 10 合のコンパレータの状態の例を示す図である。 【図18】図18(A)~(D)は、SIMO DC-DCコンバータ回路の(ローサイ ド)回路挙動を示す図である。 【図19】図19は、一実施形態に係る、SIMO制御部の回路図である。 【図20】図20(A)、(B)は、それぞれ、出力レール上における異なるシナリオで の負荷電流分布の例を示す図である。 【図21】図21(A)は、特定の出力制御優先順位に従って、図11に示すようなSI DC - DCコンバータ回路から得られるような各測定出力ノード電圧の例を示す図 MO であり、図21(B)は、第2の異なる出力制御優先順位に従って、図11に示すような 20 SIMO DC-DCコンバータ回路から得られるような各測定出力ノード電圧の例を示 す図である。 【 図 2 2 】 図 2 2 (A) は、 図 2 2 (B) の 例と比較して重負荷における、 図 1 1 に示す DC-DCコンバータ回路から得られるような測定出力ノード電圧の例 ようなSIMO を示す図であり、図22(B)は、図22(A)の例と比較して軽~中負荷における、図 11に示すようなSIMO DC-DCコンバータ回路から得られるような測定出力ノー ド電圧の例を示す図である。 【図23】図23(A)は、スタンドアロンで、もしくは、マルチ出力構成の他の出力と 共 に 動 作 可 能 な 0 . 9 V D C コ ン バ ー 夕 回 路 の 測 定 効 率 の 例 を 示 す 図 で あ り 、 図 2 3 (B)は、スタンドアロンで、もしくは、マルチ出力構成の他の出力と共に動作可能な0.7 30 VDCコンバータ回路の測定効率の例を示す図であり、図23(C)は、スタンドアロン で、もしくは、マルチ出力構成の他の出力と共に動作可能な0.4VDCコンバータ回路 の測定効率の例を概して示す図であり、図23(D)は、図11に示すようなSIMO DC - DCコンバータ回路であって、かつ低静電流コンパレータと高静電流コンパレータ を有するSIMO DC-DCコンバータ回路から得られるような0.4VDCコンバー タ回路の測定効率の例を概して示す図である。 【図24】図24は、図11に示すようなSIMO DC-DCコンバータ回路の少なく とも一部を備え得る集積回路の金型マイクロ写真の例を示す図である。 【図25】図25は、一実施形態に係る、一つ又は複数のコンバータ回路を用いた出力電 圧制御方法を示すフローチャートである。 40 【発明を実施するための形態】 [0010]いくつかの実施形態において、装置は、出力ノード群を有する単一インダクタ・マルチ 出力(SIMO)直流(DC-DC)コンバータ回路を備えている。この装置は、また、 DC - DCコンバータ回路と動作可能に接続され、操作ブロック群を有するパ SIMO ンオプティック動的電圧制御(Panoptic Dynamic Voltage S caling:PDVS)回路も備えている。操作ブロック群の各操作ブロックは、電源 電圧レール群の内の一つの電源電圧レールから電力を取り出す。さらに、出力ノード群の 各出力ノードは、電源電圧レール群の電源電圧レールに一意的に関連付けられている。

いくつかの実施形態において、装置は、出力ノード群と、コンパレータ群と、そのコン ⁵⁰

(6)

パレータ群に動作可能に接続されたスイッチ群とを有する単一インダクタ・マルチ出力(SIMO)DC-DCコンバータ回路を備えている。コンパレータ群とスイッチ群とによって、出力ノード群を制御するヒステリシスベースの出力が定義されている。コンパレー タ群の各コンパレータは、出力ノード群の出力ノードに一意的に関連付けられ、その出力 ノード群の各出力ノードは、回路ブロック群の回路ブロックに一意的に関連付けられてい る。

(7)

【0012】

いくつかの実施形態において、装置は、単一インダクタ・マルチ出力(SIMO)コン バータ回路を備え、そのSIMOコンバータ回路は、出力ノード群と、インダクタと、回 路ブロック群とを備えている。回路ブロック群の各回路ブロックは、出力ノード群に接続 されている。SIMOコンバータ回路は、一連の期間にわたって動作可能である。また、 SIMOコンバータ回路は、一連の期間において、出力ノード群から一つの出力 ノードを優先させることが可能であり、それによって、その優先された一つの出力ノード は、残りの出力ノードよりも先にインダクタから電流を受け取ることとなる。 【0013】

いくつかの実施形態において、装置は、第1スイッチの制御入力に与えられる制御信号 に応えて、第1入力ノードをインダクタの第1端子に接続可能な第1スイッチを備えた電 圧コンバータ回路を含む埋込システムを備えている。この装置は、また、第1コンパレー タ回路と、第2コンパレータ回路と、第2入力ノードとインダクタの第1端子に接続され た第1スイッチとの間に接続されたダイオードと、特定の出力制御優先順位に基づき、第 1コンパレータの出力又は第2コンパレータの出力をスイッチの制御入力に選択的に接続 可能な制御回路とを備えている。この制御回路は、また、特定の出力制御優先順位に基づ き、インダクタの第2端子を第1出力ノード又は第2出力ノードに選択的に接続可能であ る。

【0014】

本明細書で使用されているように、単数形の「a」、「an」、「the」には、文脈 上明白に他の意味に解釈すべき場合を除いて、複数形の指示対象が含まれる。そのため、 例えば、「a comparator(コンパレータ)」という用語は、単一のコンパレ ータ又はコンパレータの組み合わせを意味するよう意図されている。 【0015】

センサーノードなどの埋込システムでは、複数の電源ドメインもしくは出力電圧が使用 可能である。このようなシステムには、システムの一部として含まれる各種機能ブロック 用の電力を供給する電源回路を備えることが可能である。電源回路の出力は、調整又は選 択が可能であって、エネルギー源の状態に関する情報に基づき、各機能ブロックに動作可 能に接続可能である。

[0016]

例えば、利用可能なエネルギーが豊富にある場合、機能ブロックには、処理性能を高め るよう調整又は選択された電源電圧によって供給可能である。同様に、利用可能なエネル ギーに限りがある場合、機能ブロックには、処理性能の低下という代価を払うことになる かもしれないが、エネルギーを節約するよう調整又は選択された電源電圧によって供給可 能である。ある方法においては、処理要求又はエネルギー源の状態のいずれか又は両方に 基づき、リアルタイムで利用可能な電源電圧をディザー又は選択するといった動的電圧制 御(Dynamic Voltage Scaling:DVS)法が使用可能である。 しかしながら、上述のように、DVSにはいくつかのオーバーヘッドがかかる。 【0017】

図1は、マルチコアシステムの既知の動的電圧制御(Dynamic Voltage Scaling:DVS)回路の概略説明図である。図1において、DVSは、第1コ ア130、第2コア140、第3コア150を含む単一VDDであるマルチコアシステム 100用のものである。このVDDは、ICの性能や電力需要に従って制御される。DV S制御部110は、その性能要求に従ってIC電源を調整する。図1に示すDVSシステ 10

30

ムの実装には、いくつかのオーバーヘッドがかかる。 D C - D C コンバータ 1 2 0 の出力 コンデンサ(C L)は通常大きいので、整定時間も長い。また、 コンデンサ(C L)に蓄 えられたエネルギー量も大きいため、出力電圧の変更にはエネルギーオーバーヘッドがか かる。通常、そのようなオーバーヘッドによって、 V D D の制御可能速度、ひいては節約 可能なエネルギー量が制限される。また、 個々のコア 1 3 0 ~ 1 5 0 はそれぞれの最適電 圧で動作しないため、 D V S の柔軟性も制限される。各コア 1 3 0、 1 4 0、 1 5 0 をそ れぞれの V D D で動作させることによって、さらなる節電が可能となる。しかしながら、 この目的で使用する D C - D C コンバータ 1 2 0 の数は、 コア 1 3 0 ~ 1 5 0 の数と共に 直線的に増加する。低ドロップ・アウト(L D O)やスイッチド・キャパシタ・コンバー タは、この場合も節電を制限する低効率ではあるが、マルチコアシステムの D V S を実装 するためのオンチップ・オプションを提示する。 D V S の限界を克服するために使用され てきた別の手法として、パンオプティック動的電圧制御(P D V S)がある。 【0018】

図2は、マルチコアシステムの既知のパンオプティック動的電圧制御(PDVS)回路 の概略説明図である。マルチコアシステム200は、第1コア(又はブロック)250、 第2コア(又はブロック))260、第3コア(又はブロック)270を備えている。マ ルチコアシステム200内の各コア250~270は、ヘッダースイッチ290を介して 3つの異なるVDD又は電圧レールのいずれかに接続可能である。コア又はブロック25 0~270は、ICの電力又は性能要件によって、所定のVDDレールに接続可能であり 、各VDDレールには、各DC-DCコンバータ220~240から電圧が供給される。 PDVS制御部210は、マルチコアシステム200の性能に従って、適切なDC-DC コンバータ220~240に電圧(又は電流)を供給する。これによって、コア250~ 270がある電圧から他の電圧へ切り替え可能となる。3つの異なる電圧レベルを用いる ことで、ブロック又はコア250~270が電圧ディザリング法によりほぼ最適な電圧で 動作するようにできる。PDVS技術を用いることによって、既知のDVS回路のいくつ かの制約を克服することができる。PDVS回路において、各ブロックは、理論上、ほぼ その最適電圧で動作させることが可能であり、全体の節電向上につながる。PDVS回路 の電圧レールは固定され、コア(又はブロック)250~270は、スループット要求に より、それらのレールに接続される。PDVS回路において電圧レベルを固定することで 、通常、DC-DCコンバータのオーバーヘッドコストが原因で既知のDVS技術に存在 する整定時間やエネルギーオーバーヘッドコストが解消又は低減される。その結果、PD VS回路では、より高速な電圧制御技術を実施することができ、さらなる節電が可能とな る。しかしながら、PDVS回路の実装には、複数のDC-DCコンバータ220~24 0 が含まれ、各DC - DCコンバータ220~240により各VDDラインへの供給が行 われる。関連するその他のコストとしては、PDVS回路で使用されるルーティング、ス イッチ、レベル・コンバータ(LVL)275~279による面積の増大が挙げられる。 LVL275~279は、システムバス280を介して互いに動作可能に接続される。ス イッチ290やLVL275~279の面積オーバーヘッドは、各コア(又はブロック) に対して15%未満であり、エネルギー利益を考えてもそれほど大きなコストとはならな い。しかしながら、PDVS回路の実装に使用される複数のDC-DCコンバータ220 ~ 2 4 0 のコストは、図1に示すような単一VDDDVS回路を実装するシステムに比べ て、相当なコストになる場合がある。 [0019]

埋込システムには、機能ブロックを、一つ又は複数の高集積の半導体装置の一部として 備えることができる。例えば、メモリ回路、汎用処理回路、特定用途向け処理回路の一つ 又はそれ以上を共用集積回路上に含むことができる。このような集積回路を、「システム ・オン・ア・チップ」又はSoCと称することができる。今では、とりわけ、センサーノ ードなどの埋込システムに含まれる一つ又は複数の回路には、超低電力(ULP)技術が 適用可能であるというのが定説である。例えば、SoCには、エネルギー保存などの閾値 下動作のために構成された一つ又は複数のアナログ又はデジタル部が含まれ得る。システ 10

20

30

ムの特定部分の動作を無効にする又は停止させる電力又はクロックゲーティングや、電力 消費を低減するようデューティサイクル、クロック周波数(例えば、クロック・スロット リング)、供給パラメータ(例えば、電源電圧スロットリング)の調整を含むその他の技 術を、閾値下動作の代わり、又はそれに加えて利用可能である。 【0020】

一つの方法においては、各電源電圧(例えば、各電源VDD「レール」)を個別の電源 制御回路によって与えることができる。例えば、そのような各電源制御回路には、エネル ギー源(例えば、バッテリーや環境発電回路)から与えられるエネルギーを特定の制御出 力電圧に変換させる線形(例えば、散逸)又はスイッチング・トポロジーが含まれること がある。

【0021】

その一方、とりわけ、個別の電源回路は、少数又は単一のマルチ出力電源制御回路に置き換え可能であることが認識されている。このようなマルチ出力の手法によって、電源回路の設置面積の低減、部品(とりわけ個別部品)数の軽減、効率の向上が可能となる。例えば、単一インダクタ・マルチ出力(SIMO)トポロジーは、単一インダクタの使用など、複数の個別の制御出力電圧を与えることができる。このようなSIMOトポロジーは、例えば、センサーノードの一部として含まれるなどして、各制御出力電圧をULP Socに与えるのに使用可能である。このULP Socには、処理要求に基づき、もしくは、利用可能エネルギーに関する情報に応じて、制御可能又は選択可能な電源電圧を用いて動作する機能プロックが含まれ得る。

PDVS回路の3つの出力レールは、低コストかつ高効率な解決法であるSIMOアー キテクチャによって生成可能である。コストやシステムボリュームのさらなる低減には、 コンデンサの集積が可能である。コンデンサの集積は、例えば、低い容量を使用する場合 に可能である。しかしながら、低容量の使用により、通常、電源のリップルが増大する。 この問題を軽減するためには、低オンチップ・容量が使用可能である。電源のリップルは 、本明細書に記載のヒステリシス制御方式によって軽減可能である。さらに、SIMOを 使用することで、一般的に、異なるVDDレールでの負荷変化に起因する高リップルや交 差調整の問題も引き起こされる。この問題は、本明細書に記載されているようなPDVS システムで利用可能な負荷情報に基づいて、SIMOコンバータ自体を構成可能に設計す ることで対処することができる。

【0023】

以下において、 P D V S 技術の特徴を用いた、オンチップ・コンデンサを有する S I M O D C - D C コンバータの設計について説明する。この設計によって、コスト効率が高 く、かつ、エネルギー効率も高い方法でブロックレベル D V S を実装することが可能にな る。本明細書に記載のいくつかの実施形態は、実用的な P D V S の実装であり、低コスト かつ効率的な P D V S の実装を行う。 S I M O の利用によって、そのような実施形態にお ける複数の D C - D C コンバータ要求にかかるコストを低減することができる。このよう な実施形態においては、例えば、それぞれ 0 .9 V、0.7 V、0.4 V、最大効率 8 6 %、統合容量を有する 3 つの出力レールが得られる。

【 0 0 2 4 】

図3は、一実施形態に係る、単一インダクタ・マルチ出力(SIMO)コンバータ回路 の概略説明図である。SIMOコンバータ回路300は、図24に例示されるように、集 積回路の一部として含むことができる。例として、SIMOコンバータ回路300には、 インダクタ304の第1端子306を第1入力ノードVIN1に制御可能に接続可能な第 1スイッチ302が含まれる。また、SIMOコンバータ回路300には、インダクタ3 04の第1端子306と第2入力ノードVIN2との間に接続されるようなダイオード3 10が含まれる。インダクタ304の第2端子308は、第1出力スイッチ314Aによ って第1出力ノードVOUT1、又は、第2出力スイッチ314Bによって第2出力ノー ドVOUT2のいずれかに制御可能に接続できる。

[0025]

スイッチ302の制御入力は、制御回路316の出力に接続可能である。SIMOコン バータ回路300には、第1出力ノードVOUT1(又はVOUT1に比例する信号)に 接続された第1入力を含むといった、第1コンパレータ回路312Aと、第1出力ノード 基準電圧VREF1に接続された第2入力とが含まれる。第1出力ノード基準電圧VRE F1は、公称出力電圧又は特定出力電圧(例えば、VOUT1の設定ポイントやターゲッ ト電圧)に比例又は対応し得る。同様に、SIMOコンバータ回路300には、第2出力 ノードVOUT2(又はVOUT2に比例する信号)に接続された第1入力を含むといっ た、第2コンパレータ回路312Bと、第2基準電圧VREF2に接続された第2入力と が含まれる。

(10)

[0026]

第 1 コンパレータ回路 3 1 2 A と第 2 コンパレータ回路 3 1 2 B の一方又は両方には、 特定の個別のヒステリシスを与えるよう少なくとも部分的に特定された、 各閾値が含まれ る。例えば、ヒステリシスは、少なくとも部分的には、 S I M O コンバータ 3 0 0 によっ て V O U T 1 や V O U T 2 で与えられる出力電圧のリップルを制限するよう特定され得る

[0027]

制御回路316は、例えば、特定の出力制御優先順位に基づき、第1コンパレータ31 2 Aの出力又は第2コンパレータ312 Bの出力のいずれかをスイッチ302の制御入力 に選択可能に接続可能である。同様に、制御回路316には、特定の出力制御優先順位に 基づき、第1出力ノードVOUT1又は第2出力ノードVOUT2のいずれかをインダク タ304の第2端子308に制御可能に接続可能な一つ又は複数の出力が含まれる。 【0028】

エネルギー源VSによって与えられる電圧は、第1入力ノードVIN1又は第2入力ノ ードVIN2の一方又は両方への接続の前に上昇させることが可能である。SIMOコン バータ回路300には、例えば、エネルギー源VSによって与えられる電圧をダウンコン バートする「バック」トポロジーが含まれ、VOUT1やVOUT2などの各制御出力電 圧、又は、その他の一つ又は複数の出力電圧が与えられる。例えば、帯電段階において、 例えば、制御回路316によって与えられる制御信号に応じて第1スイッチ302を用い て、第1インダクタ電流IL1を確立することができる。図示の例においては、第1入力 ノードVIN1で得られる電圧がほぼ一定であると仮定すると、インダクタ電流は線形で あり得る。そのような帯電段階において、ダイオード310には逆バイアスをかけること が可能である。一方、放電段階においては、第1スイッチ302の開放を行うことが可能 であり、インダクタ304の第1端子306における電圧VXが、第2入力ノードVIN 2 (例えば、接地ノードや基準ノード)に対して負に振れるので、ダイオード310には 順方向バイアスとなり得る。また、ダイオード310を介して、第2インダクタ電流IL 2を確立することができる。ダイオード310の符号が図示されているが、ダイオード3 10には、例えば、ダイオード構成に接続された、又は、別の方法でダイオード構造が得 られるよう構成された(例えば、カットオフ動作モードの電界効果トランジスタ(FET)により、又は、ソース端子に短絡されたゲート端子を有するFETを用いて得られる) 一つ又は複数のトランジスタが含まれる。

【0029】

例示目的として、図3には、2つのコンパレータ112A、112Bと、それぞれ対応 する2つの出力ノードVOUT1、VOUT2とが示されるが、それに限定されるもので はない。尚、その他の構成では、図3に示すトポロジーは、2つ以上のコンパレータとそ れらに対応する出力が得られるよう構築可能である。例えば、以下の例で述べるように、 図3のトポロジーを用いて3つ又はそれ以上の出力が得られる。 【0030】

図3の場合、一次又は充電式電池や環境発電回路などのエネルギー源VSにSIMOコンバータ回路300を接続可能である。環境発電回路の例としては、光エネルギーを受け

10

20



る回路(例えば、太陽光発電回路)、熱電発電装置(TEG)、機械的エネルギーや振動 を得る回路(例えば、圧電回路)、放射的又は磁気的に接続された動作エネルギーを受け る回路(例えば、無線周波数受信回路)が挙げられる。 【0031】

図3の場合、第1コンパレータ回路312A、第2コンパレータ回路312B、制御回路316、第1スイッチ302、ダイオード310、第1出力スイッチ314A、第2出 カスイッチ314Bのうちのいずれか又は複数と、VREF1、VREF2などの基準電 圧を与える回路を一つ又は複数、共用集積回路の一部として含むことが可能である。場合 によっては、インダクタ304及び/又はエネルギー源VSのいずれか又は両方をチップ 外に配置することもできる。

【0032】

図4Aは、一実施形態に係る、ハイサイドスイッチとローサイドスイッチを有するSI MOコンパータ回路を示す概略説明図である。図4Aにおいて、ハイサイドスイッチをS Hと示し、ローサイドスイッチをSLと示す。また、図4Aにおいて、SIMOコンパー タ回路400Aには、出力スイッチS1を介して第1出力ノードVOUT1に、又は、出 カスイッチS2を介して第2出力ノードVOUT2に接続可能なインダクタLが含まれる 。インダクタLは、時分割多重(TDM)方式で用いることで、第1出力ノードVOUT 1、第2出力ノードVOUT2における制御出力電圧が得られる。例えば、VOUT1は 、第1減結合コンデンサC1(例えば、一つ又は複数のオフチップ又はオンチップ減結合 コンデンサ)に接続可能であり、第1負荷抵抗R1が含まれる。同様に、VOUT1は、第 2減結合コンデンサC2に接続可能であり、第1負荷抵抗R2が含まれる。本明細書のそ の他の例で述べるように動的電圧制御(DVS)を行なうよう、負荷抵抗R1、R2は各 機能プロックに対応、もしくは、出力VOUT1、VOUT2は相互排他的に一つの機能 ブロックに与えられる。

【 0 0 3 3 】

図4Bは、図4Aに示すスイッチのそれぞれの状態が含まれ得るタイミングチャートの 説明図である。図4A、図4Bを参照すると、段階Iの前半部分では、IL曲線に見られ るようにインダクタを充電するように、ハイサイドスイッチSHが閉じられ、第1出力ス イッチS1が閉じられる。そして、段階Iの後半部分では、IL曲線に見られるようにイ ンダクタを負荷へと(例えば、図4AにおけるコンデンサC1及び負荷R1へと)放電す るように、ハイサイドスイッチSHが開放され、ローサイドスイッチSLが閉じられる。 段階IIでは、第2出力スイッチS2が閉じられ、スイッチSH、SLは段階Iと同様の 方法でくり返される。しかしながら、段階IIでは、結果として得られたインダクタの充 電が、IL曲線に見られるようにコンデンサC2と負荷R2へ転送される。段階IIでは 、出力電圧VOUT1がコンデンサC1によって維持され、そのような出力電圧は、一般 的に、軽負荷においても大きく変化しないはずである。このように、図4Aの制御回路ト ポロジー400Aは、どの出力にも大きな電圧降下を引き起こさずに、単一のインダクタ

【0034】 図5は、一実施形態に係る、動的電圧制御(DVS)機能ブロックに接続可能なSIM Oコンバータ回路の概略説明図である。図3、図4A、図4Bの例でも説明したように、 例えば単一のインダクタLを用いるといったSIMOトポロジーを用いることで、複数の 制御電圧出力が得られる。図5の例では、ハイサイドスイッチには、全属酸化簡光道体電

例えば単一のインダクタLを用いるといったSIMOトポロジーを用いることで、複数の 制御電圧出力が得られる。図5の例では、ハイサイドスイッチには、金属酸化膜半導体電 界効果トランジスタ(MOSFET)などpチャンネルトランジスタ(MP)が含まれて いる。「金属酸化膜半導体」という語句の使用は、そのようなFETのゲート構造が金属 を含まなければならないことを意味するものではない。代わりに、このようなFET構造 の一部として含まれるゲート電極として、多結晶シリコンゲートやその他の導電性材料が 使用可能である。

【 0 0 3 5 】

図 5 において、ローサイドスイッチには、 n チャンネルトランジスタ(MN)が含まれ 50

10

る。MP又はMNのいずれか一方又は双方の制御入力(例えば、ゲート)は、SIMO制 御回路516の出力520に接続可能である。例えば、制御回路出力520は、MPとM Nで共有でき、MNへの制御入力528は、タイマー回路518によって調整が行われる 。例えば、タイマー回路518には、遅延回路522やオン期間制御回路524などの一 つ又は複数のプログラム可あるいは固定の制御回路が含まれる。遅延回路522は、MP のオフ後に開始する特定の遅延を提供する。同様に、ローサイドスイッチMNのオン期間 は、例えば、MPのオフ動作に応じて生じる特定の(例えば、固定又は調整可能な)オン 期間を提供するよう、オン期間制御回路524によって定められる。制御入力528は、 SIMO制御回路516に接続され、ローサイドスイッチMNの通電状態を示すSIMO 制御回路516への情報を提供する。

【0036】

場合によっては、SIMO制御回路516は、第1スイッチS1又は第2スイッチS2 の一方又は両方を用いて、インダクタ電流(IL)を異なる出力ノード(VOUT1又は VOUT2)へ誘導し得る。スイッチS1及び/又はS2には、出力ノードに対する公称 出力電圧又は特定出力電圧によって、単一のトランジスタ(例えば、pチャンネルトラン ジスタ)又は伝送ゲート構造のいずれか又は両方が含まれる。

【0037】

図4 A の例で述べたように、出力ノードVOUT1、VOUT2には、それらに関連す る減結合コンデンサC1、C2がそれぞれ含まれる。そして、現在、例えば、相補型金属 酸化膜半導体(CMOS)アーキテクチャを有する集積回路を用いて、効率の向上やSI MOコンバータ回路500の空間体積の軽減が可能であることが認識されている。例えば 、小型のCMOS制御(例えば、65nm処理ノード使用)によって、スイッチング損失 が比較的低く、SIMOコンバータ回路500のスイッチング周波数(例えば、fSW) を他の技術と比べて増加させる装置(例えば、MP、MN、S1、S2)を提供すること ができる。fSWが増加すると、インダクタL又は減結合コンデンサC1、C2の対応す るサイズが減少することがある。

【 0 0 3 8 】

図3の例に戻り、第1スイッチ302が開放すると(図5のMPに対応)、インダクタ 電流ILがダイオード310を流れる。しかしながら、このインダクタ電流ILをサポー トするには、ノードVXが第2入力ノードVIN2(例えば、図5のREFに対応)に対 して負電圧に振れ、ダイオード310は逆バイアスとなり、電流ILが最終的にはゼロに 減衰する(例えば、不連続導通モード(DCM)とする)。一般的に、ダイオード310 は、カットイン電圧をオンにすることで、ノードVXが、ダイオード310への通電が確 立される前に約数百ミリボルト(mV)の負電圧に振れる。これにより、エネルギー源(例えば、REFノード)からインダクタ304への高抵抗パスが現れる。その結果、通電 損失が増大し得る。図5の例では、そのような損失を軽減するため、トランジスタMNが 用いられる。例えば、トランジスタMNは、インダクタLが電流(IL)を運んでいる期 間だけー時的にオンにされ、その後オフされる。一般的に、MNは、インダクタ電流IL がゼロ交差する場合に通電へとバイアスがかけられるべきではない。なぜなら、コンデン サ(C1又はC2)に蓄えられた充電がインダクタLを遡って放電が開始され、効率が著 しく悪化するからである。

【0039】

そのような放電を回避するため、SIMO制御回路516又はタイマー回路518のいずれか一方又は両方によってMNのタイミングが制御される。一般的に、MPの通電中はMNは通電へのバイアスはかけられるべきではない。なぜなら、そのような構成では、VINがREFに短絡されてしまうからである。次に、MNは、MPに切断へのバイアスがかけられた(例えば、オフされた)ほぼ直後に通電へとバイアスがかけられるべきである。さもなければ、電流がMNのボディダイオードを流れ、効率の悪化やMNへのダメージの可能性などが生じる。

[0040]

10

前述のように、MNは、インダクタ電流ILがゼロ交差した時点で切断へのバイアスが かけられるべきである。一つの方法では、REFに対するノードVXでの電圧の極性変化 を検出したり、インダクタ電流ILを検出したりすることで、そのような制御が可能とな る。しかしながら、通常そのような検出には高速コンパレータ回路が使用され、特に軽負 荷時に、このコンパレータ回路によってスペースとエネルギーが消費されることとなる。 【0041】

(13)

対照的に、とりわけ、制御信号の生成によって、特定期間後又はMPのオフに応じて、 MNの通電確立が可能であることが認識されている。そのような制御信号のパルス幅は、 インダクタ電流ILが最小予想負荷電流に対して変化する前にMNがオフするのに十分な 小ささである。このように、MNは、インダクタLの放電段階の初期部分に小さな抵抗パ スを提供することができる。損失をさらに軽減するため、ダイオード構造がMNに並行し て含まれる。例えば、ダイオード構造は、第2nチャンネルトランジスタMN2によって 提供できる。第2nチャンネルトランジスタMN2には、MNの対応する閾値電圧より低 い閾値電圧が含まれる。例えば、MN2はLVTトランジスタとも称され、例えば約20 0mVのゲートーソース閾値電圧VTが得られるよう構成される。 【0042】

軽負荷時には、MNはアクティブであり(例えば、通電へとバイアスがかけられて)、 ローサイド通電損失が軽減される。一方、重負荷時には、インダクタの放電期間の大部分 にわたって、MN2によるダイオード構造に順方向のバイアスがかけられる。例えば、重 負荷状態において、ダイオード構造MN2を通る電流は相応に大きいので、ダイオード構 造MN2は低抵抗領域において動作を行い、よって効率が向上する。 【0043】

図5又は他の例において、SIMOコンバータ回路500には、DVS制御回路530 が含まれる。例えば、DVS制御回路530は、DVSブロック532などの各機能ブロ ックへ供給される出力電圧を選択又は調整するよう、ヘッダースイッチS3、S4などの 各ヘッダースイッチに接続可能である。例えば、DVSブロック532などの各ブロック には、作業負荷、利用可能エネルギー、及び/又は一つ又は複数のその他のパラメータに 応じて、DVS制御回路530によって選択されたVDD電圧が与えられる。一例では、 そのようなスイッチングは、例えば1n秒以下のスイッチング時間内で行われ、それによ って、VDD電圧の動的又はリアルタイム制御が指示毎又はタスク毎に可能となる。

【0044】 一例では、例えば、DVS制御回路530を用いて、各出力VOUT1やVOUT2が 相互排他的に選択される。最大負荷は、例えば、すべてのブロックがたった一つの出力に 接続されている場合など、どんな時においても、その出力によってのみ見られる。DVS 制御回路530は、SIMO制御回路516に出力526を提供し、DVS制御回路53 0によって確立される電圧制御方式に対応する出力制御優先順位を示す情報をSIMO制 御回路516に提供する。

[0045]

例えば、最大負荷に接続されるSIMO変換出力には、その電圧が第1コンパレータ回 路512Aに示されるような特定の閾値を下回る場合、そのような出力(例えば、VOU T1)にILを供給することで最高の優先順位が与えられる。他の出力も、例えば、優先 順に同様に対応することができる。例えば、下降するVOUT2に対する充電は、それよ り優先順位が高いVOUT1によって未然に回避されていない場合、第2コンパレータ回 路512Bによって提供される情報に応じて行うことができる。

[0046]

図6は、図5に示すインダクタに対応するインダクタ電流のグラフ説明図である。図5 で説明したように、第1期間A中は、ハイサイドスイッチ(例えば、MP)が通電へとバ イアスがかけられる場合のように、インダクタ電流ILが増加する。充電段階MPの期間 は、少なくとも一部は、図8A、図8Bの例に示すような特定のヒステリシスを提供する よう特定された閾値を含むコンパレータ回路など、出力ノード電圧と基準電圧を比較する 30

コンパレータ回路を用いて定められる。放電段階の初期部分Bでは、ローサイドスイッチ (例えば、MN)が、例えば、ある特定の固定期間、通電へとバイアスがかけられる。こ の特定固定期間は、軽負荷動作時の効率向上のためなど、オン期間制御回路によって定め られる。放電段階の後半部分Cでは、順方向にバイアスがかけられたダイオード構造によ って、ILに対する低抵抗電流路が形成される。図6に示すサイクルなどの各サイクルは 、例えば特定の制御優先順位に基づき、本明細書の他の例で説明したように各出力ノード に対して繰り返される。

【0047】

図7 A は、インダクタ電流のシミュレーションを示す図であり、図7 B は、インダクタ の第1端子の電圧を示す図である。図7 A、図7 B のグラフは、例えば軽負荷時の図5、 図6の例に対応する、放電段階において得られるグラフである。上述のように、放電段階 の前半部分702において、インダクタの第1端子のノード電圧VXは、ローサイドスイ ッチ(例えば、MN)によって、例えば、特定の期間にわたって、基準電圧(例えば、接 地又はゼロボルト)に固定できる。放電段階の後半部分704では、ダイオード構造に順 方向バイアスがかけられる(例えば、基準電圧に対してノード電圧VXが負であるため)

【0048】

図8Aは、図3、図5のコンパレータ回路の各コンパレータ入力に応じて得られるコン パレータ回路出力を示すグラフ図である。コンパレータ応答の遅延を用いて、例えば、少 なくとも一部はコンパレータ回路出力(例えば、コンパレータ出力が低い場合に通電し、 コンパレータ出力が高い場合に通電が阻害されるpチャンネルトランジスタ)によって制 御されるハイサイドスイッチに対して、オン期間が定められる。

【0049】

コンパレータの第1入力は、出力ノード電圧又は出力ノード電圧に比例する電圧(例え ば、VOUT MONITOR)に接続される。コンパレータの第2入力は、ターゲット 出力電圧又は公称出力電圧に対応するような基準電圧、VREFに接続される。コンパレ ータ回路には、少なくとも一部は図3又は図5のSIMOコンバータ回路によって与えら れる出力電圧のリップルを制限もしくは確立するのに用いられる特定ヒステリシスが含ま れる。一例では、例えば、基準電圧VREFに対して特定可能なように、上限VTH及び 下限VTLによってヒステリシスウィンドウが定められる。 【0050】

例えば、VOUT < VTLの場合、ハイサイドスイッチがオンになり、インダクタが充 電され、VOUTが増加する。VOUTがT1でVTHと交差すると(例えば、VOUT >VTH)、ハイサイドスイッチがオフになり、減結合コンデンサや他のエネルギー蓄積 装置によって負荷が供給される。一方、VOUTがT2でVTLを下回ると(例えば、V OUT < VTL)、特定の制御優先順位に基づき別の出力によって未然に回避されない限 リ、ハイサイドスイッチが再びオンになる。このように、ハイサイドスイッチのスイッチ ング周波数とオン期間の両方が、変化する負荷に応じて調整される。例えば、軽負荷では 、スイッチング周波数は低く、ハイサイドスイッチのオン期間のパルス幅は短い。スイッ チング周波数とリップルの大きさとの間にはトレードオフ関係が存在する。例えば、大き なリップルが許容される場合、ヒステリシスを変更してスイッチング周波数を低下させる ことで、効率向上を図ることができるが、同時にリップルも増大する。別の例では、UL P SoCを含む応用において、ULP SoCには比較的低い動作クロック速度が含ま れるため、より多くのリップルが許容され得る。

【0051】

図8Bは、図8Aのコンパレータ回路出力が得られるトランジスタ構成を示す概略説明 図である。一例では、トランジスタMN1、MN2が差動対を形成し、トランジスタM1 ~ M4がコンパレータ回路の能動負荷を形成する。M1とM2は同様のサイズを有し、M 3とM4は、ヒステリシスを得るためにM1、M2よりも高い駆動強度が得られるよう大 きな面積を有している。 30

20

10

[0052]

例えば、VOUTがVREFよりも低い場合、電流の大部分がMN1を流れるので、コ ンパレータ出力OUTは低くなる。一方、VOUTが増加すると、M2にはより強く通電 へのバイアスがかけられる。また、VOUTがほぼVREFと等しい場合、MN2の駆動 はほぼMN1と等しくなるが、M3の駆動強度はM1よりも高くなるので、MN2にはO UTBを引き下げるため電流が更に必要になる。これは、OUTBを低くするには、VO UTが、図8AのVTHに対応するマージンの分だけVREFを上回らなければならない ことを意味する。同様に、OUTを低くするには、VOUTが、図8AのVTLに対応す るマージンの分だけVREFを下回らなければならない。

(15)

図9は、図5に示すSIMOコンバータ回路から得られる各測定出力ノード電圧の例を 示す図である。図9において、v軸は電圧を示し、×軸は時間を示す。このようなSIM Oコンバータ回路は、約1V以上の入力電圧を用いて、約0.9VDC(例えば、VOU T1)、約0.7VDC(例えば、VOUT2)、約0.4VDC(例えば、VOUT3))の3つの出力電圧をそれぞれ生成するよう構成されている。

 $\begin{bmatrix} 0 & 0 & 5 & 4 \end{bmatrix}$

図10は、図5に示すようなマルチ出力SIMOコンバータ回路の出力によって得られ るような、負荷電流に対してプロットした0.9VDCコンバータ回路の測定効率の例を 示す図である。図10において、y軸は効率を百分率で示し、x軸は負荷電流を(例えば 、マイクロアンペア単位で)示す。この場合、1002での効率は、約86%に近づく。 [0055]

図11は、一実施形態に係る、PDVSシステムを駆動するSIMO DC-DCコン バータ回路の実装を概略的に示すブロック図である。まず、図11に関連する説明は、全 体のシステムアーキテクチャとSIMO制御方式に関する。次に、コンデンサのサイズ軽 減のためのヒステリシス制御方式について説明する。最後に、SIMOアーキテクチャに 関連する交差調整や大型リップルに関して、PDVS負荷を組み合わせたSIMO回路に ついて説明する。

[0056]

SIMO DC-DCコンバータ回路1100には、SIMO制御部1105と、出力 ノード群1115A~Cとが含まれる。PDVS回路1130には、PDVS制御部11 3 1 と P D V S ブロック 1 1 3 2 とが含まれる。 P D V S 回路 1 1 3 0 には、複数の P D VSブロックが含まれる。PDVS回路1130は、SIMO DC-DCコンバータ回 路1100に動作可能に接続され、動作ブロック群1132を有する。この動作ブロック 群の各動作ブロックは、電源電圧レール群1117A~Cの一つの電源電圧レールから電 力を取り出すことができる。また、出力ノード群の各出力ノードは、電源電圧レール群の 電源電圧レールに一意的に関連付けられている。例えば、出力ノード1115Aは電圧レ ール 1 1 1 7 A に、出力ノード 1 1 1 5 B は電圧レール 1 1 1 7 B に、出力ノード 1 1 1 5 Cは電圧レール1117Cにそれぞれ関連付けられている。

[0057]

40 SIMO DC-DCコンバータ回路1100には、第1コンパレータ1112Aと第 2 コンパレータ1 1 1 2 B (図 1 1 には第 3 コンパレータ 1 1 1 2 C も図示される)とが 含まれる。第1コンパレータ1112Aは、第1バイアス電流(「Ref0.9V」と表 示)を受け取り、制御信号1120A(制御信号は1120A~Dと表示)を生成し、第 1出力ノードが第1負荷(例えば、PDVSブロック1132)を経験すると、複数の出 カノードから第1出力ノードを選択する。同様に、第2コンパレータ1112Bも、第2 バイアス電流(「 R e f 0 . 7 V 」と表示)を受け取り、制御信号 1 1 2 0 B を生成して 、 第 1 出力 ノードが 第 1 負 荷 よ り 低 い 第 2 負 荷 を 経 験 す る と 、 出 力 ノー ド 群 か ら 第 1 出 力 ノードを選択する。第2バイアス電流は、第1バイアス電流未満である。また、第2コン パレータ1112Bの電力消費は、SIMO DC-DCコンバータ回路が動作中の場合 、第1コンパレータ1112Aの電力消費未満である。SIMO DC-DCコンバータ 50

10



回路1100の効率は、第1コンパレータ1112Aが制御信号を生成して第1出力ノー ドを選択する場合より、第2コンパレータ1112Bが制御信号を生成して第1出力ノー ドを選択する場合の方が高い。

(16)

【0058】

また、第2コンパレータ1112Bは、第1コンパレータ1112Aが制御信号を生成して第1出力ノードを選択する場合、動作モードよりも電力消費が少ないオフモードに設定することもできる。同様に、第1コンパレータ1112Aも、第2コンパレータ111 2Bが制御信号を生成して第1出力ノードを選択する場合、動作モードよりも電力消費が 少ないオフモードに設定することができる。場合によっては、SIMO DC-DCコン バータ回路1100とPDVS回路1130とを集積回路(IC)内に含め、SIMO DC-DCコンバータ回路1100によって、ある期間内で出力ノード群から一つの出力 ノードを優先させることで、その期間中にPDVS回路1130の動作ブロック群(例え ば、PDVSブロック1132)のどの動作ブロックが、電源電圧レール群のどの電源電 圧レールに接続するかを示す。

【0059】

また、SIMO DC - DCコンバータ回路1100には、コンパレータ群1112A ~ 1112Cに動作可能に接続されたスイッチ群S1 ~ S3が含まれ、そのコンパレータ 群1112A ~ 1112Cの各コンパレータは、スイッチ群S1 ~ S3のスイッチに一意 的に関連付けられている。すなわち、コンパレータ112AはスイッチS1と、コンパレ ータ112BはスイッチS2と、コンパレータ112CはスイッチS3とそれぞれ関連付 けられている。また、コンパレータ群1112A ~ 1112Cの各コンパレータは、低ヒ ステリシス閾値群の低ヒステリシス閾値と高ヒステリシス閾値群の高ヒステリシス閾値と に関連付けられている。コンパレータ群1112A ~ 1112Cの各コンパレータは、ヒ ステリシス閾値に基づく幅を有するパルスを生成して、一意的に関連付けられたスイッチ が、そのパルスに応じて制御されるようになっている。

また、コンパレータ群1112A~1112Cの各コンパレータは、バイアス電流群からバイアス電流を受け取り、そのコンパレータ1112A、1112B又は1112Cに対応する出力ノードからフィードバック信号を受け取る。これらのバイアス電流群の少なくとも一つのバイアス電流は、そのバイアス電流群の残りのバイアス電流とは異なる。コンパレータ群1112A~1112Cとスイッチ群S1~S3は、(1)出力ノード群1 115A~1115Cの各出力ノードの状態と(2)複数の出力ノード1115A~11 15Cの各出力ノードの相対的優先順位とに基づき、出力ノード群1115A~1115 Сから一つの出力ノードをまとめて選択する。

[0061**]**

SIMO DC - DCコンバータ回路1100は、SIMO制御部1105と、(ヒス テリシス)コンパレータ1112A~1112Cと、バックDC - DCコンバータ114 0とを備え、供給電力レール1117A~1117Cに3つの出力ノード1115A~1 115Cを提供する。上述のように、PDVS回路1130には、PDVS制御部113 1とPDVSブロック1132とが含まれる。コンバータ1112A~11112Cと、S IMO制御部1105と、DC - DCバックコンバータ1140とによって、出力ノード 1115A~11115Cに出力電圧を供給する制御ループが実装される。SIMO制御部 1105によって、インダクタ電流(IL)がスイッチS1~S3を介して異なる供給電 カレール1117A~1117Cに誘導される。(ヒステリシス)コンパレータ1112 A~1112Cは、各供給電力レール1117A~1117Cとその基準電圧とを比較し てデジタル出力を提供する。また、選択されたコンパレータ1112A~11112Cのタ ーンオン時間の切り替えも、この(ヒステリシス)コンパレータ1112A~11112C によって制御される。これに関しては、本明細書により詳細に述べられている。さらに、 (ヒステリシス)コンパレータ1112A~1112C 20



~1112Cは、図11に示すシステムにおいて特定の供給電力レール1117A~11 17 Cが必要ではない場合に、その動作を停止させることができる。コンパレータ111 2 A ~ 1 1 1 2 C のデジタル出力は、 P D V S 制 御部 1 1 3 0 からの優先信号と共に S I MO制御部1105で受け取られる。これらの信号を用いて、DC - DCバックコンバー タ1140に対する制御信号の生成、並びに、スイッチS1~S3に対するスイッチング 順序の割当が行われる。PDVS制御部1131からの優先信号は、各供給電力レール1 1 1 7 A ~ 1 1 1 7 C での電流負荷シナリオを表す、あるいは示す。 S I M O 制御部 1 1 05は、この優先信号を用いて、スイッチング優先順位を設定して、スイッチS1~S3 に対して最高優先順位及び最低優先順位を割り当てる。例えば、0.9V供給電力レール が重負荷の場合、この供給電力レールに優先順位が設定され、0.9Vコンパレータ11 12 Aの出力が低下した場合、 S I M O 制御部 1 1 0 5 は、インダクタ電流 I L を 0 .9 Ⅴ供給電力レールに誘導し始める。それら3つのレール全てが重負荷の場合には、このス イッチング構成によって大きなリップル又は交差調整が生じる可能性がある。しかしなが ら、PDVS回路1130の全ての供給電力レールに対して同時に負荷がかかることはな い。そのため、通常、他の供給電力レールに大きなリップルが発生することはない。また 、図11のシステムは、様々な容量のSoC減結合を可能にし、これによりシステムレベ ル量とコストを抑えることができる。

(17)

【0062】

図11に示すようなPDVS-SIMOアーキテクチャの設計を実現するには、いくつ かのパラメータが関与する。第一に、PDVS-SIMOアーキテクチャは、リップルの 小さな低容量のサポートができなければならない。第二に、PDVS-SIMOアーキテ クチャは、高効率でなければならない。最後に、PDVS-SIMOアーキテクチャは、 静的電力消費が低いほうがよい。図11に示される設計を用いることで、システム全体の 電力及びコストを低減することができる。コンバータ1140のスイッチング時間は、コ ンパレータ1112A~1112Cによって制御されることにより、追加の制御回路を減 らすのに役立ち、ひいてはシステムの静的電力消費も低減できる。コンバータ1140に おけるパッシブの寸法を縮小するために、二つの方法を採用できる。第一に、65nmの 高度処理ノードを使うことで、より小さなCMOS技術によって、コンバータ11140の スイッチング周波数をより速めることができ、インダクタとコンデンサの縮小が可能とな る。第二に、新しいヒステリシス制御方式を実装することにより、コンデンサの大きさを nF幅にまで更に縮小することができる。

【0063】

図12は、図110SIMOコンバータ回路の一部に対応するDC-DCコンバータの ハイサイド(HS)スイッチング制御を行う既知の制御方式を示す図である。一般的には 、例えば、二つの方法を採用できる。一つ目の方法としては、固定遅延を生成し、その固 定遅延によってHSスイッチ(MP)のターンオン時間を制御する。この遅延によってイ ンダクタILに電流が生成され、HSスイッチングが可能になり、その後ローサイド(L S)スイッチングが行われる。このHS制御によって、各サイクルで転送されるエネルギ ー量が決定する。HS制御の2つ目の方法としては、インダクタLの電流検出を使った方 法で、高出力電力スイッチングコンバータとしてはより望ましい方法である。しかしなが ら、この方法にはいくつかの誤差と高エネルギーオーバーヘッドが含まれ、通常、低エネ ルギー・低電圧システムには適さない。また、インダクタLの電流が固定されるので、高 容量値の減結合コンデンサを用いてリップルの軽減が行われる。軽負荷の場合、インダク タ電流ILはコンデンサ(図11に示される)に蓄えられる。これにより、コンデンサが 小さい場合は大きなリップルが生じる。

[0064]

図13は、一実施形態に係る、HS制御方式の回路を示す概略説明図である。回路13 00は、ヒステリシスコンパレータ1305を用いてHSスイッチを制御する。コンパレ ータ1305のヒステリシスとコンパレータ1305の遅延とによって、供給電力レール 上にリップルが設定される。ハイサイドトランジスタMPは、VOがヒステリシスコンパ 10

30

レータのT h L O を下回った場合にオンになる。ここで、 T h H I と T h L O はそれぞれ、 ヒステリシスが T h H I ー T h L O で得られる場合のコンパレータ 1 3 0 5 の高閾値と 低閾値である。そして、インダクタ L は出力レールの充電を開始し、その電流は上昇し始 める。 V O が T h H I を交差すると、 M P の動作が停止し、インダクタ電流 I L は出力コ ンデンサを介して放電を開始する。

[0065]

図14A~Hは、個別のDC-DCコンバータ回路のハイサイド(HS)制御回路の挙動を示す図である。つまり、図14A、図14Bは、例えば、図11に示すようなSIM ODC-DCコンバータ回路トポロジーを用いて、各負荷電流に対して得られるインダクタ電流をシミュレーションした例を示す。図14Aに示すように、大きな負荷電流(例 えば、10mA)によって、ピークインダクタ電流ILとインダクタ電流ILのパルス幅 との両方が増加する。同様に、図14Bに示すように、小さな負荷電流(例えば、1mA)に応じて、ピークインダクタ電流ILとインダクタ電流ILのパルス幅とが減少する。 【0066】

図14Cは、例えば、図11の例に示すようなSIMO DC-DCコンバータ回路ト ポロジーの出力ノード電圧VOUTのシミュレーション例を示す図である。図14Dは、 図14Cの例に示す出力ノード電圧が得られるよう、ハイサイド(HS)pチャンネルト ランジスタに与えられるゲートーソース電圧VGSMPのシミュレーション例を示す図で ある。図14Dに示すように、VGSMPが低い期間は、ハイサイドスイッチ(例えば、 MP)が通電している期間に対応している。

[0067]

図14Eは、例えば、図11の例に示すようなSIMO DC-DCコンバータ回路ト ポロジーの出力ノード電圧VOUTのシミュレーション例を示す図である。図14Fは、 図14Eに示す出力ノード電圧が得られるよう、 pチャンネルトランジスタに与えられる ゲートーソース電圧VGSMPのシミュレーション例を示す図である。図14C、図14 Dの例は、図14E、図14Fの例に比べて、比較的重い負荷状態を示す。図14E、図 14Fに示す軽負荷の例では、ハイサイドスイッチのオン期間が、図14C、図14Dの 例に比べて、比較的短く、オンパルス間の期間が長い。図14Gは、図8Aと同様であり 、ヒステリシス閾値を示す図である。図14Hは、DC-DCコンバータ回路の一部を示 す概略説明図である。

【0068】

言い換えれば、一般的に、出力コンデンサから取り出される電流は小さく、その電流の ほとんどがコンデンサの充電に用いられるため、軽負荷状態においては、出力における電 圧が急速に上昇することが、図14A~14日に示される。従って、(図14日に見られ るような)コンパレータ1405のヒステリシスによって、小さいインダクタ電流ILが 設定され、リップルの軽減が確かとなる。負荷電流が増加する場合、MPが長い期間オン となる結果(大きな電流が出力から取り出されるため)、出力電圧の立ち上がり時間が増 加する。これによって、インダクタLのピーク電流ILが増加する。図14日の回路は、 出力負荷に適合させている。この方法により、供給電力レール上のリップルの出力コンデ ンサ(図14A~14日では不図示)への依存が軽減される。

【0069】

図15は、異なる負荷における減結合コンデンサの異なる値に対するリップル電圧のシ ミュレーション結果を示す図である。プロットされたそれぞれのグラフは、それぞれの負 荷電流を示す。リップル電圧は、0.8V VDDと1.2V Vinのサンプル値につ いて、30~60mVと幅がある。4.3nFの出力コンデンサからは、レール上に約5 %のリップルが得られる。この容量値は、DC-DCコンバータにおける供給電力レール 上に使用される典型的な減結合コンデンサ(µF範囲)よりも大幅に小さい。これらの値 では、この容量のオンチップ集積が容易に行える。かなりの割合の容量が、これらの供給 電力レールに接続されたコアの寄生容量から生じる。 【0070】 10

本明細書に述べるHS制御方式によって、最大50mAまでの負荷をサポートでき、S IMOコンバータ回路を連続導通モード(CCM)と不連続導通モード(DCM)の両方 で動作させることができる。軽負荷状態では、SIMOコンバータ回路はDCMに突入す る。HSターンオン時間を用いてインダクタの充電を行う。LS制御サイクル後は、イン ダクタ電流ILがゼロになる。しかしながら、軽負荷状態のため、LSサイクルよりも後 にVOがThLOを下回る。VOがThLOを下回った時点で、HS制御方式が再開する 。軽負荷においてDCMによる動作を行うことは、許容効率及び制御リップルの達成に役 立つ。重負荷状態では、SIMOコンバータ回路はCCMで動作する。重負荷状態では、 インダクタ電流がゼロになり、連続導通が行われる前にVOがThLOを下回る。CCM による動作を行うことは、SIMOコンバータ回路が重負荷状態を対象にするのに役立つ 。図16は、軽負荷、重負荷それぞれの状態での出力電圧とインダクタ電流のシミュレー ション結果を示す図である。図16Aは、0.4mAの負荷電流での出力電圧とインダク 夕電流のシミュレーション結果を示す。図16Bは、40mAの負荷電流での出力電圧と インダクタ電流のシミュレーション結果を示す。図16A、図16Bの結果から、SIM Oコンバータ回路は、重負荷状態(図16B)ではCCMで動作し、軽負荷状態(図16 A)ではDCMで動作することが分かる。

【0071】

HS回路の静的電力消費は、コンパレータ(例えば、図11のコンパレータ1112A ~1112C)の電力消費に左右される。コンパレータの静止電流を軽減することにより 、さらなる節電が可能になる。しかしながら、コンパレータの性能によって、供給電力レ ール上に見られるリップル量も制御される。例えば、コンパレータに大きな遅延が起きた (低電力)場合、出力電圧の変化に対するコンパレータの反応が遅くなり、その結果、リ ップルが増大する。図17Aは、SIMOコンパレータ静止電流に対するリップル変動の 例を示す図である。リップルは、静止電流の増加と共に減少する。コンパレータ電流が2 5µAに達すると、リップルは一定になる。この後、コンパレータと出力コンデンサのヒ ステリシスによって、リップル量が制御される。図17Aの例では、0.9Vと0.7V の供給電力レールのコンパレータに対して、25µAの静止電流が選択され、0.4Vの 供給電力レールに対しては2つのコンパレータが使用される。一方のコンパレータは3µ Aの静止電流を有し、他方のコンパレータは100nAの静止電流を有する。これは、P DVSシステムのすべてのコアが0.4Vに接続される低電力モードのコンパータの静的 電力消費を低下させるために行われる。0.4Vのレールが大きなリップルのVDDを供 給している間は、他の二つのコンパータは停止する。

【0072】

コンパレータのヒステリシスは、特に軽負荷状態でのSIMOコンバータの全体効率の 決定に用いられる、ピークインダクタ電流の決定にも用いられる。インダクタ電流の値が 大きいと、導通損失が増加し、効率が低下する。一方、インダクタ電流の値が小さいと、 スイッチング損失によって効率が低下する。インダクタ電流は、コンパレータのヒステリ シスにより制御される。重負荷状態では、SIMOコンバータが連続導通モードで動作す るため、損失が負荷電流により制御される。また、SIMOコンパレータや出力コンデン サは、SIMOコンバータの遷移挙動にも影響を与える。図17Bは、出力負荷が10ナ ノ秒間に100µAから10mAに変化する場合のSIMOコンパレータの状態の例を示 す図である。図17Bに示すように、負荷状態が素早く変化した場合にも、SIMOコン バータは継続して制御を行うことができる。しかしながら、出力コンデンサのサイズが小 さいため、出力負荷が40~50mAといった重負荷へ急激に変化すると、出力レールに オーバーシュートやアンダーシュートが発生する。そのような状態下でSIMOコンバー タが回復するには数 µ 秒かかる。このようなことが発生するのは、コンバータが非常に短 時間にDCMからCCMへと移行した結果、インダクタ電流が増大し、大きなリップルが 生じることがあるためである。一方、負荷がゆっくりと変化する場合には、供給電力レー ルには大きなリップルは見られない。 【0073】



図18A~Dは、一実施形態に係る、個々のSIMO DC-DCコンバータ回路のローサイド(LS)制御を示す図である。一般的に、図18A~Dには、LSスイッチを一定の時間オンに保つのに、ローサイド制御を行うことを示す。残りの時間は、LSはダイオードとして動作する。LSスイッチは、低閾値電圧(LVT)装置に実装される。その結果、ダイオードは、大きな損失に寄与しない。既知のLS制御方法では、ゼロ検出コンパレータが実装される。軽負荷状態かつインダクタ電流が小さい場合、ゼロ検出コンパレータの性能は非常に高い。さらなる性能向上には、コンパレータの静電流が増大し、コンバータのDC電力消費に大きなオーバーヘッドが付加される。固定遅延ターンオン時間をLSに適用する方法によって、わずかな効率低下が発生するだけで、このようなオーバーヘッドが解消される。図18Aは図7Aと同様であり、図18Bは図7Bと同様であり、図 18Cは図6と同様である。図18Dは、SIMO DC-DCコンバータ回路の一部を示す概略説明図である。

【0074】

図19は、一実施形態に係る、SIMO制御部の回路図である。図19において、SI MO制御部1905は3つのコンパレータ1912A~1912Cに動作可能に接続され ている。 3 つの (ヒステリシス) コンパレータ 1 9 1 2 A ~ 1 9 1 2 C のうちいずれかー つの出力が高くなると、HS制御が可能になる。この時点では、LSが無効となっている 。HSが無効となった時点で、LSが(図18に示すような)所定のパルス幅でオンにな る。スイッチS1~S3は、ここで図11から再描画された0.9V、0.7V、0.4 Vのレールに対するSIMOスイッチである。優先順位の選択によって、 c1とc2間、 それに応じてS1とS2間の選択が行われる。例えば、0.7Vのレールが高い優先順位 を有する場合、c2がp1に、c1がp2にそれぞれ接続される。同様に、b1がS2に 、 b 2 が S 1 にそれぞれ接続される。 S 1 ~ S 3 の中から一つのスイッチだけを一定時間 オンにする。優先順位選択は、ある特定のスイッチの選択を担う。複数の供給電力レール がThLOを下回る場合、優先順位の高い供給電力レールに対応するスイッチがオンにな る。高い優先順位は、より大きな負荷を有するレールに割り当てられる。このような設計 は、PDVSシステムに適している。一つの供給電力レールが重負荷の場合、PDVSで は、その他の供給電力レールが軽負荷となる。尚、PDVS回路において負荷情報は(へ ッダースイッチ接続を介して)周知であるため、優先順位の割り当ては正確に行われる。 [0075]

上述の方法において、大きな負荷を有する供給電力レールが先に使用可能となり、それ によって、その供給電力レールに大きなリップルが発生することを防止する。小さな負荷 を有する供給電力レールはゆっくりと放電を行い、その間に使用可能となる。SIMO制 御部1905には、供給電力レール間の負荷の差が大きくなりすぎた場合、大きな交差調 整が行われる。これは、CCM動作モードにおいて行われる。一つの供給電力レールが、 例えば、40~50mAの電流を有する重負荷状態で、その他のレールが、例えば、10 ~100µAの電流を有する軽負荷状態である場合、インダクタに大きな電流が存在する ため、軽負荷状態の供給電力レールに充電が行われる。このような制限を克服する方法の 一つとして、インダクタの両端子を短絡する方法があるが、これではエネルギー損失が生 じることになる。そのため、余分な電流は、優先順位の最も低い0.4 Vのレール上に捨 てられる。電圧上昇が発生した場合は、クランプを用いて、0.4 Vの供給電力レールに

【0076】

図20A、Bは、それぞれ、出力供給電力レール上における異なるシナリオでの負荷電 流分布の例を示す図である。図20Aは、コアのほとんどが0.9Vのレールに接続され た場合を、図20Bは、コアのほとんどが0.7Vの供給電力レール接続された場合を、 それぞれ示している。図20A、Bは、一つのVDD供給電力レールが重負荷の場合(コ アのほとんどがそのVDDに接続されている場合)、他のVDD供給電力レールは軽負荷 であるという見識を与える。これは、SIMOコンバータ設計の強みとして用いることが できる、PDVS回路に固有の特徴である。この特性を利用して、SIMOコンバータの 10

20

30

交差調整の問題に対処できる。交差調整は、一つの供給電力レールの負荷電流における変 化によって他の供給電力レールの出力電圧に変化があった場合に、通常CCMにて動作す るSIMOコンバータに生じる。これは、主にシステム内の供給電力レール上の過渡負荷 によって起きる。SIMOコンバータは、交差調整に対応するために、最悪の過渡負荷を 考慮して過分に設計される(over-designed)ことが多い。PDVSを実装 したシステムにおける明確な負荷形態として、過渡負荷は既に一般に知られている。また 、いずれかの時点で、それら三つの供給電力レールのいずれかが重負荷になったり、軽負 荷になったりすることも、一般に知られている。この情報は、PDVSのヘッダースイッ チ(図2参照)を構成するために必要となるか、既に知られているため、所定の時間で当 該供給電力レールに接続されるコアの数(又はコアの種類)を精査することによって簡単 に取得できる。こうした情報は、スイッチング供給電力レールの優先順位を設定するため に、SIMOコンバータ設計に用いられる。例えば、場合によっては、SIMOが0.9 ∨、 0 . 7 ∨、 0 . 4 ∨の供給電力レールを提供するよう設計され、 0 . 9 ∨供給電力レ ールが重負荷の場合、その0.9Vのレールを優先するように設定される。こうした場合 ____0.9V供給電力レールが最初に制御され、0.7Vのレール及び0.4Vのレールが 後に続く。負荷情報が分からないと、優先順位が正しく設定されず、供給電力レールによ り大きな交差調整が見られる場合がある。供給電力レールを特定の誤差内に維持するため に、 μ F の範囲となる容量の高い値のコンデンサが、しばしば用いられる。しかしながら 、ここで、SIMOコンバータ回路をPDVS回路と組み合わせて使用することによって , 提案されているSIMOコンバータに使用される減結合コンデンサの値を大幅に低減さ せることができる。

【0077】

PDVS回路では、DVS制御による急激な負荷変化が決定する。コアのほとんどが0.7Vレールから0.9Vレールに切り替わった場合、PDVS制御部は、この旨を信号によってSIMOコンバータに示し、これにより、0.7Vレールが優先されることになる。フィードフォワード情報は、急激な負荷変遷のため、交差調整を制御する優先順位の 再割当てを動的に行うために利用される。これにより、軽負荷状態においても効率を低下させる複雑なフィードバック方式が解消される。

【0078】

図21Aは、特定の出力制御優先順位に従って、図11に示すようなSIMO DC-DCコンバータ回路1100から得られるような測定出力ノード電圧の例を示す図である 。このようなSIMO DC-DCコンバータ回路は、例えば、約1V以上の入力電圧を 用いて、約0.9VDC(例えば、VOUT1)、約0.7VDC(例えば、VOUT2)、約0.4VDC(例えば、VOUT3)の3つの出力電圧をそれぞれ生成するよう構 成されている。

[0079]

図21Bは、第2の異なる出力制御優先順位に従って、図11に示すようなSIMO DC-DCコンバータ回路1100から得られるような測定出力ノード電圧の例を示す図 である。このようなSIMO DC-DCコンバータ回路は、例えば、約1V以上の入力 電圧を用いて、約0.9VDC(例えば、VOUT1)、約0.7VDC(例えば、VO UT2)、約0.4VDC(例えば、VOUT3)の3つの出力電圧をそれぞれ生成する よう構成されている。

【 0 0 8 0 】

交差調整は、別の供給電力レール上の急激な負荷変化により一つの供給電力レール上に 増大したリップルを参照し、マルチ出力制御回路の主要問題となり得る。DVS回路の使 用によって、負荷変化が決定することが認識されている。例えば、各ブロックが、DVS 制御回路に応じて、0.9VDC供給電力レールの使用から0.7VDC供給電力レール の使用に切り替えた場合、電源制御部制御回路は、それに応じて出力制御優先順位を調整 し、0.7VDC出力を優先させる、もしくは、むしろ0.9VDC出力を無視又は無効 にする。図21Aの例においては、0.9VDC出力の制御優先順位は、0.7VDCレ

ールよりも比較的低い。このような出力制御優先順位の差により、2102では、図21 Bに示すような対応する出力より30mV大きなリップルが発生するなど、0.9VDC レールに大幅な低下が見られ、0.9VDCレールは、約40mV未満までリップルを制 限するよう割り当てられる。よって、負荷に基づいて、異なる出力レールに適切に優先順 位を割り当てることは、リップル効果の軽減に役立つ。図21A、図21Bにおいて、縦 軸の目盛りは、区分ごとに約100mVである。

【0081】

図22Aは、図22Bの例と比較して重負荷における、図11に示すようなSIMO DC-DCコンバータ回路1100から得られるような測定出力ノード電圧の例を示す図 である。このようなコンバータ回路は、例えば、約1V以上の入力電圧を用いて、約0. 9VDC(例えば、VOUT1)、約0.7VDC(例えば、VOUT2)、約0.4V DC(例えば、VOUT3)の3つの出力電圧をそれぞれ生成するよう構成されている。 図22Aの重負荷の例には、0.9VDC出力における約10mA、0.7VDC出力に おける約1mA、0.4VDC出力における約1mAのそれぞれの出力電流が含まれる。 この例において、コンバータ回路の効率は86%であり、測定されたリップルは約40m V以下である。

【0082】

図22Bは、図22Aの例と比較して軽~中負荷における、図1・BR>Pに示すよう なSIMO DC-DCコンパータ回路1100から得られるような測定出力ノード電圧 の例を示す図である。このようなコンパータ回路は、例えば、約1V以上の入力電圧を用 いて、約0.9VDC(例えば、VOUT1)、約0.7VDC(例えば、VOUT2) 、約0.4VDC(例えば、VOUT3)の3つの出力電圧をそれぞれ生成するよう構成 されている。図22Bの例の軽~中負荷には、0.9VDC出力における約100mA、0 .7VDC出力における約100µA、0.4VDC出力における約100µAのそれぞ れの出力電流が含まれる。この例において、コンバータ回路の効率は86%であり、領域 2202においては、コンバータ回路は、インダクタ電流ILを十分に放出し、0.4V DCレールを0.4VDC以上のレベルに維持する(例えば、リセット状態を回避する) 。図21A、B及び図22A、Bから、重負荷効率が86%、軽負荷効率が62%である ことが分かる。

【0083】

図23Aは、例えば、図11に示すようなSIMO DC-DCコンバータ回路110 0から得られるようなマルチ出力構成において、スタンドアロン又は他の出力と共に動作 可能な0.9V DCコンバータ回路の測定効率の例を示す図である。スタンドアロン構 成では、0.9V DC出力(レール)の最大効率は、約88%である。この効率は、S IMO構成における0.9V DC出力(又はレール)上の負荷電流を用いて測定され、 0.7Vと0.4Vのレール上の負荷は100µAであった。 【0084】

図23Bは、例えば、図11に示すようなSIMO DC-DCコンバータ回路110 0から得られるようなマルチ出力構成において、スタンドアロン又は他の出力と共に動作 可能な0.7VDCコンバータ回路の測定効率の例を示す図である。スタンドアロン構成 では、0.7V DC出力(レール)の最大効率は、約82%である。この効率は、SI MO構成における0.7V DC出力(又はレール)上の負荷電流を用いて測定され、0 .9Vと0.4Vのレール上の負荷は100µAであった。

【0085】

図23Cは、例えば、図11に示すようなSIMO DC-DCコンバータ回路110 0から得られるようなマルチ出力構成において、スタンドアロン又は他の出力と共に動作 可能な0.4VDCコンバータ回路の測定効率の例を大まかに示す図である。スタンドア ロン構成では、0.4V DC出力(レール)の最大効率は、約61%である。この効率 は、SIMO構成における0.4V DC出力(又はレール)上の負荷電流を用いて測定 され、0.9Vと0.7Vのレール上の負荷は100µAであった。 20

[0086]

図23Dは、図11に示すようであって、低静電流コンパレータと高静電流コンパレー タを有するSIMO DC-DCコンバータ回路1100から得られるような0.4V DCコンバータ回路の測定効率の例を概して示す図である。図23Dの例では、約3µA を消費するコンパレータ回路を使用した、0.4V DCコンバータ回路の最大効率は、 約68%である。約100ナノアンペア(nA)を消費するコンパレータ回路を使用した 、0.4V DCコンバータ回路の最大効率は、約61%である。よって、効率の測定は 、0.9Vと0.7Vのレールが停止した状態で、低静止電流モードと高静止電流モード で動作された0.4V DC出力(又はレール)上で行われる。

【 0 0 8 7 】

図24は、図11に示すようなSIMO DC-DCコンバータ回路1100の少なく とも一部を備え得る集積回路の金型マイクロ写真の例を示す図である。このような回路に は、例えば、65nmのCMOS処理ノードで製作されたスイッチと、オンチップ減結合 コンデンサとが含まれる。オフチップ・インダクタを無視すれば、コンバータ回路の総面 積は、約1mm×2mmとなる。この設計でのコンデンサとしては、NMOSコンデンサ が採用される。容量の値は、0.9Vと0.7Vのレールで4.3nF、0.4Vのレー ルで2.3nFである。この容量は、ゲート酸化物漏れのため、~1µAのスタンバイ電 流に寄与する。このコンバータの総面積は2mm2となり、制御回路の面積は0.03m m2となる。

【0088】

図25は、一実施形態に係る、一つ又は複数のコンバータ回路を用いた出力電圧制御方法を示すフローチャートである。2502では、例えば、図3、5、8A、8B、11の 例で説明し示したようなコンパレータ回路を用いて、第1出力ノードにおける電圧を、第 1出力ノードの基準と比較する。同様に、2504では、例えば、第2コンパレータ回路 を用いて、第2出力ノードにおける電圧を、第2出力ノードの基準と比較する。2506 では、特定の出力制御優先順位に基づき、第1又は第2コンパレータの出力のいずれか一 つを第1スイッチに接続する。

[0089]

2508では、第1スイッチの制御入力に与えられる信号に応じて、例えば、第1スイ ッチを用いて、第1入力ノードをインダクタの第1端子に接続する。2510では、例え ば、特定の出力制御優先順位に基づき、インダクタの第2端子を、第1出力ノード又は第 2出力ノードのいずれか一つに接続する。一例において、図8A、図8Bの例及びその他 の例に関連して説明したように、第1コンパレータ回路と第2コンパレータ回路の一方又 は両方には、少なくとも一部は、特定の各ヒステリシスを与えるよう特定された各閾値が 含まれる。

[0090]

本明細書に記載の方法や装置のいくつかは、(メモリに保存され、ハードウェアで実行 される)ソフトウェア、ハードウェア、又は、その組合わせによって実行されるように意 図されている。例えば、携帯電話の制御ソフトウェアは、そのようなソフトウェア及び / 又はハードウェアによって実行される。ハードウェアモジュールには、例えば、汎用プロ セッサ、フィールド・プログラマブル・ゲート・アレイ(FPGA)及び / 又は特定用途 向け集積回路(ASIC)が含まれる。一方、(ハードウェアで実行される)ソフトウェ アモジュールは、C、C++、Java(登録商標)、Ruby、Visual Bas ic(登録商標)、その他のオブジェクト指向、手続き型又は他のプログラミング言語や 開発ツールを含む、様々なソフトウェア言語(例えば、コンピューターコード)で表現さ れる。コンピューターコードの例としては、マイクロコードやマイクロ命令、コンパイラ によって生成される機械命令、ウェブサービスを生成するコード、コンピューターがイン タープリターを用いて実行する高レベル命令を含むファイルを含むが、これらに限定されるものではない。

10

[0091]

本明細書に記載のいくつかの実施形態は、コンピューターで様々な動作を実行するため の命令やコンピューターコードを有する持続性コンピューター可読媒体(持続性プロセッ サー可読媒体(又はプロセッサー可読媒体)は、一過性の伝搬信号自体(例えば、空間 やケーブルなどの伝送媒体に情報を担持する伝搬電磁波)を含まないという意味で、持続 性を有する。このような媒体やコンピューターコード(コードとも称する)は、一つ又は 複数の特定の目的のために設計・構成されたものである。持続性コンピューター可読媒体 の例としては、ハードディスク、フロッピー(登録商標)ディスク、磁気テープなどの磁 気記憶媒体、コンパクトディスク/デジタルビデオディスク(CD/DVD)、コンパク トディスク読み取り専用メモリ(CD-ROM)、ホログラフィック装置などの光学記憶 媒体、光ディスクなどの光磁気記憶媒体、搬送波信号処理モジュール、プログラムコード を記憶・実行するよう特別に構成された、特定用途向け集積回路(ASIC)、プログラ ム可能論理回路(PLD)、読み取り専用メモリ(ROM)・ランダムアクセスメモリ(RAM)装置などのハードウェア装置を含むが、これらに限定されるものではない。 【0092】

このように、様々な実施形態が説明されてきたが、これらの実施形態は、限定ではなく 例示の目的のために提示されていることを理解されたい。上述の方法や工程が、特定の順 序で起こる特定の事象を示している場合、特定の工程の順序を変更してもよい。また、可 能な場合には、特定の工程を並行プロセスにおいて同時に実行してもよく、また、上述の ように順序に従って実行してもよい。以上、様々な実施形態が特定の特徴及び / 又は構成 要素の組み合わせを含むものとして説明されてきたが、ここに記載のいずれかの実施形態 から、いくつかの特徴及び / 又は構成要素のコンビネーション又はサブコンビネーション を有する他の実施形態も可能である。

【0093】

例えば、本明細書に記載の実施形態の多くは、携帯電話に関連してその説明が行われた が、例えば、無線通信機能を備えたスマートフォンやタブレットなど、商業ラジオを有す る他の種類の移動通信機器にも適用可能である。同様に、本明細書に記載の実施形態の多 くは、データパケットの送受信に関連してその説明が行われたが、適用通信規格に応じて 、データセルやデータフレームを含むいかなる種類のデータ単位も適用可能である。 10

【図1】

【図2】

200

100





【図3】



【図4】

(A) <u>400A</u>



(B)



(25)









(A)





【図8】 (A)



(B)











【図11】





【図12】



【図14】

(A)

(C)







120.2 120.35 120.5

(G)











【図15】





(A)



【図17】

(A)







【図18】







(B)







(B)

0.84

0.83

0.82

0.81 霍_{任 0.8}

> 0,79 0,78

0.77 0.76



5

15

20

(D)







0.7∨の負荷

0.9Vの負荷

電流(A)

10

全負荷電流

【図21】

(A)

VOUT1 0.9V	5	<u></u>	مىرىمى سىرىمى	\sim	2102	<u> </u>
VOUT2 0.7V		4 _{RUN} A	∼otorevita	and the second sec	2102	and the second
		49000 				
,			-			

(B)

VOUT1 0.9V	and the second	Sunner	Real Congress	with your	and the second	and the	and the second	Section 18	And Marken M	he want
VOUT2 0.7V		maning	<u></u>	and a series of the second	and the	wan .		and the second second	manana in	,
										····· · · · · ·

(B)

【図22】

ポ20 イント数 い

4Vの負荷

10



(C)

効率

(A)

(A)

(8)



(B)



【図23】





(D)





【図25】





フロントページの続き

- (72)発明者 カルホーン・ベントン・エイチ.
 アメリカ合衆国 22911バージニア州 シャーロッツビル ウルフ・トラップ・ロード 75
 3
- (72)発明者 シュリーワットゥワ・アットミシュ
 アメリカ合衆国 22903バージニア州 シャーロッツビル モントベッロ・サークル アパー
 ト・ビー 239

F ターム(参考) 5H730 AA14 AS05 BB13 BB57 DD04 EE13 EE65 FD01 FD51 FF05