(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-277694

(P2008-277694A)

(43) 公開日 平成20年11月13日(2008.11.13)

(51) Int.Cl. HO1L HO1L HO1L HO1L HO1L	21/8247 29/788 29/792 29/423 29/49	FI (2006.01) HC (2006.01) HC (2006.01) HC (2006.01) HC (2006.01) 품查訂)1 L)1 L)1 L)1 L)1 L 请求 未言	29/78 29/58 29/44 27/10 清求 請	3 4 求項	71 G S 34 の数5	ΟL	テーマコー 4M104 5F083 5F101 (全 14 頁)	-ド(参考) 3 最終頁に続く
(21) 出願番号 (22) 出願日		特願2007-122429 (P2007-1224 平成19年5月7日 (2007.5.7)	429) ((71) 出願 (74) 代理 (74) 代理 (74) 代理 (74) 代理 (74) 代理	天天天天天天	0000030 株東1000584 1000913 1000913 1000886 1001088 1000756 1000756 1000756 1000756	78 ま 79 鈴 1 河 3 中 5 蔵 2 峰 3 福 芝 芝 江 野 村 田 『 原	南一丁目1番 武彦 哲 誠 昌 俊 雀 司 纵	1 号 最終 頁 に続く

(54) 【発明の名称】半導体装置

(19) 日本国特許庁(JP)

(57)【要約】

【課題】 電極間絶縁膜のリーク電流や絶縁耐圧に関す る問題を防止することが可能な半導体装置を提供する。 【解決手段】 素子形成領域11を有する半導体基板1 0と、素子形成領域上に形成されたトンネル絶縁膜12 と、トンネル絶縁膜上に形成された浮遊ゲート電極18 と、素子形成領域の側面、トンネル絶縁膜の側面及び浮 遊ゲート電極の下部分の側面を覆う素子分離絶縁膜16 と、浮遊ゲート電極の上部分の上面及び側面を覆う電極 間絶縁膜20と、電極間絶縁膜上に形成された制御ゲー ト電極とを備え、浮遊ゲート電極の上部分の上面及び側 面に平行な方向から見て、浮遊ゲート電極の上コーナー 部は丸められている。

【選択図】 図6





(2)

【特許請求の範囲】 【請求項1】 素子形成領域を有する半導体基板と、

系丁形成視域で有りる十等体を板と、

前記素子形成領域上に形成されたトンネル絶縁膜と、

前記トンネル絶縁膜上に形成された浮遊ゲート電極と、

前記素子形成領域の側面、前記トンネル絶縁膜の側面及び前記浮遊ゲート電極の下部分の側面を覆う素子分離絶縁膜と、

前記浮遊ゲート電極の上部分の上面及び側面を覆う電極間絶縁膜と、

前記電極間絶縁膜上に形成された制御ゲート電極と、

を備え、

10

20

- 前記浮遊ゲート電極の前記上部分の上面及び側面に平行な方向から見て、前記浮遊ゲート電極の上コーナー部は丸められている
- ことを特徴とする半導体装置。
- 【請求項2】

前記電極間絶縁膜は、前記浮遊ゲート電極に接し且つ前記浮遊ゲート電極の少なくとも 上コーナー部を覆う所定絶縁膜を含み、

前記浮遊ゲート電極の上コーナー部の曲率半径は、前記所定絶縁膜の上コーナー部の曲率半径よりも大きい

ことを特徴とする請求項1に記載の半導体装置。

【 請 求 項 3 】

前記電極間絶縁膜は、前記浮遊ゲート電極に接する所定絶縁膜を含み、

前 記 所 定 絶 縁 膜 の 前 記 浮 遊 ゲート 電 極 の 側 面 に 形 成 さ れ た 部 分 の 厚 さ は 、 下 か ら 上 に 向 か っ て 増 加 し て い る

ことを特徴とする請求項1に記載の半導体装置。

【請求項4】

素子形成領域を有する半導体基板と、

前記素子形成領域上に形成されたトンネル絶縁膜と、

前記トンネル絶縁膜上に形成され、下部分及び前記下部分よりも幅が狭い上部分を有する浮遊ゲート電極と、

- 前記素子形成領域の側面、前記トンネル絶縁膜の側面及び前記浮遊ゲート電極の下部分 30 の側面を覆い、且つその上面が前記浮遊ゲート電極の下部分と上部分との境界よりも高く 位置する素子分離絶縁膜と、
- 前記浮遊ゲート電極の上部分の上面及び側面を覆う電極間絶縁膜と、

前記電極間絶縁膜上に形成された制御ゲート電極と、

を備えたことを特徴とする半導体装置。

【請求項5】

前記電極間絶縁膜は、前記浮遊ゲート電極の上部分と前記素子分離絶縁膜との間の領域を埋めている

ことを特徴とする請求項4に記載の半導体装置。

【発明の詳細な説明】

【 技 術 分 野 】

[0001]

本発明は、半導体装置に関する。

【背景技術】

[0002]

NAND型メモリに代表される不揮発性半導体記憶装置は、半導体基板上に形成された トンネル絶縁膜と、トンネル絶縁膜上に形成された浮遊ゲート電極と、浮遊ゲート電極上 に形成された電極間絶縁膜と、電極間絶縁膜上に形成された制御ゲート電極とを有してい る(例えば、特許文献1参照)。 【0003】

本発明は、電極間絶縁膜のリーク電流や絶縁耐圧に関する問題を防止することが可能な 半導体装置を提供することを目的としている。 【課題を解決するための手段】 [0005]本発明の第1の実施形態に係る半導体装置は、素子形成領域を有する半導体基板と、前 記素子形成領域上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮 遊ゲート電極と、前記素子形成領域の側面、前記トンネル絶縁膜の側面及び前記浮遊ゲー ト電極の下部分の側面を覆う素子分離絶縁膜と、前記浮遊ゲート電極の上部分の上面及び 側面を覆う電極間絶縁膜と、前記電極間絶縁膜上に形成された制御ゲート電極と、を備え 、前記浮遊ゲート電極の前記上部分の上面及び側面に平行な方向から見て、前記浮遊ゲー ト電極の上コーナー部は丸められている。 [0006]20 本発明の第2の実施形態に係る半導体装置は、素子形成領域を有する半導体基板と、前 記素子形成領域上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され、 部分及び前記下部分よりも幅が狭い上部分を有する浮遊ゲート電極と、前記素子形成領域 の側面、前記トンネル絶縁膜の側面及び前記浮遊ゲート電極の下部分の側面を覆い、且つ その上面が前記浮遊ゲート電極の下部分と上部分との境界よりも高く位置する素子分離絶 縁膜と、前記浮遊ゲート電極の上部分の上面及び側面を覆う電極間絶縁膜と、前記電極間 絶縁膜上に形成された制御ゲート電極と、を備える。 【発明の効果】 [0007]本発明によれば、電極間絶縁膜のリーク電流や絶縁耐圧に関する問題を防止することが 30 でき、優れた半導体装置を得ることができる。 【発明を実施するための最良の形態】 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 以下、本発明の実施形態を図面を参照して説明する。 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ (実施形態1) 以下、本発明の第1の実施形態に係る半導体装置(不揮発性半導体記憶装置)について 説明する。本半導体装置は、例えばNAND型メモリに適用されるものである。 [0010]図1~図4は、本実施形態に係る半導体装置の基本的な製造工程を示したワード線方法 40 (チャネル幅方向)の断面図である。 $\begin{bmatrix} 0 & 0 & 1 & 1 \end{bmatrix}$ まず、図1に示すように、p型シリコン基板(半導体基板)10上に、トンネル絶縁膜 12として、厚さ1~15 nm程度のシリコン酸化膜を形成する。続いて、トンネル絶縁 膜12上に、第1の浮遊ゲート電極膜13として、厚さ10~200nm程度のn型ポリ シリコン膜を形成する。続いて、第1の浮遊ゲート電極膜13上にマスク膜14を形成す る。さらに、フォトリソグラフィにより、マスク膜14上に、第1の方向(ビット線方向)に延伸したフォトレジストパターン(図示せず)を形成する。このフォトレジストパタ ーンをマスクとして用いて、マスク膜14、第1の浮遊ゲート電極膜13、トンネル絶縁 膜12及びシリコン基板10をエッチングする。これにより、シリコン基板10に素子形 成領域11が形成され、素子形成領域11を規定する素子分離溝15が形成される。 50

10

しかしながら、半導体装置の微細化に伴い、電極間絶縁膜のリーク電流や絶縁耐圧に関 する問題が生じてくる。しかしながら、従来は、電極間絶縁膜のリーク電流や絶縁耐圧に

関する問題に対して適切な対策が施されているとは言えなかった。

【特許文献1】特開平9-134973号公報

【発明が解決しようとする課題】

【発明の開示】

[0004]

[0012]

次に、図2に示すように、素子分離絶縁膜16として、厚さ200~1500nm程度 のシリコン酸化膜を全面に形成し、素子分離溝15を素子分離絶縁膜16で埋める。さら に、CMP(chemical mechanical polishing)によって素子分離絶縁膜16を平坦化し 、マスク膜14の上面を露出させる。マスク膜14を除去した後、第2の浮遊ゲート電極 膜17として、n型ポリシリコン膜を全面に形成する。

【0013】

次に、図3に示すように、CMPによって第2の浮遊ゲート電極膜17を平坦化し、素 子分離絶縁膜16の上面を露出させる。続いて、素子分離絶縁膜16をエッチバックし、 第2の浮遊ゲート電極膜17の側面を露出させる。なお、以後、第1の浮遊ゲート電極膜 13と第2の浮遊ゲート電極膜17とを合わせて浮遊ゲート電極膜18と呼ぶ。 【0014】

次に、図4に示すように、全面に電極間絶縁膜20を形成する。この電極間絶縁膜20 の形成方法については後述する。続いて、電極間絶縁膜20上に制御ゲート電極膜21を 形成する。続いて、制御ゲート電極膜21上に、マスク膜(図示せず)を形成する。さら に、フォトリソグラフィにより、マスク膜上に、第1の方向に垂直な第2の方向(ワード 線方向)に延伸したフォトレジストパターン(図示せず)を形成する。このフォトレジス トパターンをマスクとして用いて、マスク膜(図示せず)、制御ゲート電極膜21、電極 間絶縁膜20及び浮遊ゲート電極膜18をエッチングする。これにより、浮遊ゲート電極 18及び制御ゲート電極21のパターンが形成される。さらに、シリコン基板10に不純 物元素を導入して、ソース/ドレイン領域(図示せず)を形成する。

20

10

【0015】

以上のようにして、図4に示すような不揮発性半導体記憶装置のメモリセルが形成され る。すなわち、シリコン基板10の素子形成領域11上に、トンネル絶縁膜12、浮遊ゲ ート電極18、電極間絶縁膜20及び制御ゲート電極21が順次積層され、これらによっ てメモリセルのゲート構造が形成される。また、素子形成領域11の側面、トンネル絶縁 膜12の側面及び浮遊ゲート電極18の下部分の側面は、素子分離絶縁膜16によって覆 われており、浮遊ゲート電極18の上部分の上面及び側面並びに素子分離絶縁膜16の上 面は、電極間絶縁膜20によって覆われている。なお、図4では図示されていないが、後 述するように、浮遊ゲート電極18の上部分の上面及び側面に平行な方向(紙面に垂直な 方向)から見て、浮遊ゲート電極18の上コーナー部は丸まっている。 【0016】

30

40

次に、電極間絶縁膜20の形成方法の詳細について、図4及び図5に示した断面図(ワード線方法の断面図)を参照して説明する。

【0017】

図3の工程の後、図5に示すように、異方性プラズマ窒化処理を行う。すなわち、窒素 (N)を含んだ雰囲気中で異方性プラズマ処理を行う。具体的には、基板温度を200~ 500、圧力を50~500mTorrとし、基板に10~800Wの電力でバイアス を印加する。この異方性プラズマ処理により、ポリシリコンで形成された浮遊ゲート電極 膜18の露出表面が窒化され、例えば厚さ0.1~10nm程度のシリコン窒化膜31(所定絶縁膜)が形成される。また、素子分離絶縁膜16の表面も窒化され、素子分離絶縁 膜16の表面領域には窒素が含有される。

[0018]

上述した異方性プラズマ処理では、浮遊ゲート電極膜18には、主として浮遊ゲート電 極膜18の上面に対して垂直な方向から窒素が到達するが、斜め方向から浮遊ゲート電極 膜18に到達する窒素も存在する。したがって、浮遊ゲート電極膜18の上コーナー部で は、垂直方向に加えて水平方向からも窒化が進行する。また、上述した異方性プラズマ処 理では、浮遊ゲート電極膜18の上コーナー部に電界が集中するため、上コーナー部に窒 素が集中しやすい。

【0019】

上述したような理由から、上述した異方性プラズマ処理では、浮遊ゲート電極膜18の 上コーナー部で窒化作用が強くなる。その結果、図5に示すように、浮遊ゲート電極膜1 8の上コーナー部では、他の部分よりもシリコン窒化膜31が厚く形成される。そして、 浮遊ゲート電極膜18の上コーナー部は丸められた形状となる。ただし、浮遊ゲート電極 膜18の窒化によってシリコン窒化膜31が形成されるため、シリコン窒化膜31の上コ ーナー部は、浮遊ゲート電極膜18の上コーナー部に比べて丸まりにくい。したがって、 浮遊ゲート電極膜18の上コーナー部の曲率半径は、シリコン窒化膜31の上コーナー部 の曲率半径よりも大きくなる。

[0020]

また、上述したような理由から、シリコン窒化膜31の浮遊ゲート電極膜18の側面に ¹⁰ 形成された部分の厚さは、シリコン窒化膜31の浮遊ゲート電極膜18の上面に形成され た部分の厚さよりも薄くなる。そして、シリコン窒化膜31の浮遊ゲート電極膜18の側 面に形成された部分の厚さは、下から上に向かって増加している。 【0021】

次に、図6に示すように、シリコン窒化膜31上及び素子分離絶縁膜16上に、高誘電体膜33として金属酸化物膜(例えば、アルミニウム酸化物膜)を形成する。さらに、高誘電体膜33上にシリコン窒化膜34を形成する。これにより、シリコン窒化膜31、高誘電体膜33及びシリコン窒化膜34の積層膜で形成された電極間絶縁膜20が得られる。なお、浮遊ゲート電極膜18の上コーナー部の曲率半径は、上記積層膜で形成された電

極 間 絶 縁 膜 2 0 の 上 コ ー ナ ー 部 の 曲 率 半 径 よ り も 大 き い 。

20

30

[0022]

上記のようにして電極間絶縁膜20を形成した後、図4で示したように、電極間絶縁膜20上に制御ゲート電極膜21を形成する。

【0023】

以上のように、本実施形態によれば、浮遊ゲート電極18の上面及び側面に平行な方向 (紙面に垂直な方向)から見て、浮遊ゲート電極18の上コーナー部が丸められている。 そのため、浮遊ゲート電極18の上コーナー部での電界集中を緩和することができる。ま た、浮遊ゲート電極18の上コーナー部が丸められていることから、上コーナー部では電 極間絶縁膜20(特にシリコン窒化膜31)の膜厚が十分に厚くなっている。したがって 、電極間絶縁膜20のリーク電流の増加や絶縁耐圧の低下を効果的に防止することができ る。その結果、電荷保持特性の向上等をはかることができ、特性や信頼性に優れた半導体 装置を得ることが可能となる。

[0024]

なお、上述した実施形態は、以下に示すような各種の変更が可能である。

[0025]

上述した実施形態では、電極間絶縁膜20を、シリコン窒化膜31、高誘電体膜33及 びシリコン窒化膜34の積層構造で構成したが、他の積層構造で構成してもよい。例えば 、シリコン窒化膜、シリコン酸化膜、高誘電体膜、シリコン酸化膜及びシリコン窒化膜が 当該順序で積層された積層構造を、電極間絶縁膜20として用いてもよい。この場合には 、浮遊ゲート電極18に接する最下層のシリコン窒化膜が、上述したシリコン窒化膜31 に対応する。また、電極間絶縁膜20を、積層構造とせずに、シリコン窒化膜31の単層 構造としてもよい。これらの場合にも、上述した効果と同様の効果を得ることが可能であ る。

[0026]

また、上述した実施形態では、異方性プラズマ窒化処理によって浮遊ゲート電極18を 窒化してシリコン窒化膜31を形成したが、異方性プラズマ酸化処理によって浮遊ゲート 電極膜18を酸化してシリコン酸化膜を形成するようにしてもよい。この場合にも、上述 したシリコン窒化膜31と同様の形状を得ることができ、上述した効果と同様の効果を得 ることが可能である。また、シリコン窒化膜31の代わりにシリコン酸化膜を用いた場合 には、電極間絶縁膜20として、シリコン酸化膜、高誘電体膜及びシリコン酸化膜が当該

順序で積層された積層構造を採用することが可能である。また、電極間絶縁膜20として、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜が当該順序で積層された積層構造 を採用することも可能である。また、電極間絶縁膜20を、積層構造とせずに、シリコン 酸化膜の単層構造としてもよい。これらの場合にも、上述した効果と同様の効果を得るこ とが可能である。

[0027]

また、上述した実施形態では、異方性プラズマ処理によってシリコン窒化膜31(或い はシリコン酸化膜)を形成したが、その他の異方性処理によってシリコン窒化膜31(或 いはシリコン酸化膜)を形成するようにしてもよい。例えば、浮遊ゲート電極膜18の表 面領域にイオン注入によって窒素(或いは酸素)を導入し、その後で熱処理を行うように してもよい。この場合にも、上述した実施形態で述べた構造と同様の構造を得ることが可 能であり、上述した効果と同様の効果を得ることが可能である。 【0028】

また、上述した実施形態及び変更例において、シリコン酸化膜には窒素が含有されていてもよい。また、シリコン窒化膜には酸素が含有されていてもよい。 【0029】

また、上述した実施形態では、浮遊ゲート電極18の基本的な形状(電極間絶縁膜20 を形成する前の形状)については特に言及しなかったが、図7(a)~図7(d)に示す ような各種の基本的な形状を採用することが可能である。これらの場合にも、上述した効 果と同様の効果を得ることが可能である。

図 8 及び図 9 は、電極間絶縁膜 2 0 を、シリコン窒化膜、シリコン酸化膜、高誘電体膜 、シリコン酸化膜及びシリコン窒化膜の積層構造で構成した場合の測定結果を示した図で ある。浮遊ゲート電極に接する最下層のシリコン窒化膜を、上述した実施形態で述べたよ うな異方性プラズマ窒化処理によって形成している。

【0031】

図 8 は、異方性プラズマ窒化処理における基板バイアスパワーと、フラットバンド電圧 変動 (Vfb)との関係を示した図である。縦軸は、浮遊ゲート電極に電荷を蓄積してか ら 6 × 1 0⁵秒経過したとき Vfbの値である。図 8 に示すように、基板バイアスパワー が 1 0 Wから 8 0 0 Wの範囲では、 Vfbの値が小さくなっている。したがって、基板バ イアスパワーは 1 0 Wから 8 0 0 Wの範囲であることが好ましい。 【 0 0 3 2 】

30

10

20

図9は、異方性プラズマ窒化処理におけるチャンバ内圧力と、電極間絶縁膜のリーク電 流密度Jgとの関係を示した図である。図9に示すように、圧力が50mTorrから5 00mTorrの範囲では、Jgの値が小さくなっている。したがって、圧力は50mT orrから500mTorrの範囲であることが好ましい。

 $\begin{bmatrix} 0 & 0 & 3 & 3 \end{bmatrix}$

(実施形態2)

以下、本発明の第2の実施形態に係る半導体装置(不揮発性半導体記憶装置)について 説明する。本半導体装置は、例えばNAND型メモリに適用されるものである。 40

【0034】

本実施形態に係る半導体装置の基本的な製造工程も、第1の実施形態で示した図1~図 4と同様である。したがって、それらの詳細な説明は省略する。

【 0 0 3 5 】

以下、電極間絶縁膜20の形成方法の詳細について、図10~図14に示した断面図(ワード線方法の断面図)を参照して説明する。

[0036]

まず、第1の実施形態と同様にして、図1~図3の工程を行う。図10は、図3の工程 終了後の構造を模式的に示した図である。

【0037】

10

30

40

次に、図11に示すように、浮遊ゲート電極膜18を等方性エッチングする。この等方 性エッチングでは、ポリシリコンで形成された浮遊ゲート電極膜18を、シリコン酸化膜 で形成された素子分離絶縁膜16に対して選択的にエッチングする。具体的には、アンモ ニア等のアルカリエッチング液によって浮遊ゲート電極膜18をエッチングする。その結 果、浮遊ゲート電極膜18の上部分の幅は減少し、浮遊ゲート電極膜18と素子分離絶縁 膜16との間に溝41が形成される。

次に、図12に示すように、被覆性に優れた成膜法を用いて、全面にシリコン窒化膜42を形成する。例えば、CVD(chemical vapor deposition)法により、厚さ10~20nm程度のシリコン窒化膜42を形成する。これにより、浮遊ゲート電極膜18と素子分離絶縁膜16との間に形成された溝41が、シリコン窒化膜42で埋められる。なお、溝41をシリコン窒化膜42で確実に埋めるようにするため、目的とする厚さよりも厚くシリコン窒化膜42を形成する。

【0039】

次に、図13に示すように、シリコン窒化膜42をエッチングして、シリコン窒化膜4 2の厚さを薄くする。具体的には、50~180 程度に加熱されたリン酸を用いてシリ コン窒化膜42をエッチングする。このエッチングにより、シリコン窒化膜42の厚さは 1~10nm程度となる。

[0040]

次に、図14に示すように、シリコン窒化膜42上に、高誘電体膜43として金属酸化 20 物膜(例えば、アルミニウム酸化物膜)を形成する。さらに、高誘電体膜43上にシリコ ン窒化膜44を形成する。これにより、シリコン窒化膜42、高誘電体膜43及びシリコ ン窒化膜44の積層膜で形成された電極間絶縁膜20が得られる。さらに、電極間絶縁膜 20上に制御ゲート電極膜21を形成する。

【0041】

このようにして得られた不揮発性半導体記憶装置のメモリセルでは、図14に示すよう に、浮遊ゲート電極18は、トンネル絶縁膜上に形成された下部分18aと、下部分より も幅が狭い上部分18bとを有している。そして、素子分離絶縁膜16は、素子形成領域 11の側面、トンネル絶縁膜12の側面及び浮遊ゲート電極18の下部分18aの側面を 覆い、素子分離絶縁膜16の上面は、浮遊ゲート電極18の下部分18aと上部分18b との境界18cよりも高く位置している。なお、境界18cは仮想的なものであり、下部 分18aと上部分18bとの境界に境界面が実際に存在するわけではない。電極間絶縁膜 20は、浮遊ゲート電極18の上部分18bの上面及び側面を覆い、且つ素子分離絶縁膜 16の上面を覆っている。そして、電極間絶縁膜20(特に、シリコン窒化膜42)は、 浮遊ゲート電極18の上部分18bと素子分離絶縁膜16との間に形成された溝41(図 11参照)を埋めている。

以上のように、本実施形態によれば、浮遊ゲート電極18の上部分18bが下部分18 aよりも幅が狭くなっている。そして、浮遊ゲート電極18の上部分18bと素子分離絶 縁膜16との間の領域が、電極間絶縁膜20によって埋められている。したがって、素子 分離絶縁膜16の上コーナー部近傍では、電極間絶縁膜20(特にシリコン窒化膜42) の膜厚が実質的に厚くなっている。言い換えると、電界が集中しやすい制御ゲート電極2 1の下コーナー部近傍で、電極間絶縁膜20(特にシリコン窒化膜42)の膜厚が実質的 に厚くなっている。その結果、電極間絶縁膜20のリーク電流の増加や絶縁耐圧の低下を 効果的に防止することができる。したがって、電荷保持特性の向上等をはかることができ 、特性や信頼性に優れた半導体装置を得ることが可能となる。

[0043]

なお、上述した実施形態は、以下に示すような各種の変更が可能である。

【0044】

上述した実施形態では、電極間絶縁膜20を、シリコン窒化膜42、高誘電体膜43及 50

びシリコン窒化膜44の積層構造で構成したが、他の積層構造で構成してもよい。例えば 、シリコン窒化膜、シリコン酸化膜、高誘電体膜、シリコン酸化膜及びシリコン窒化膜が 当該順序で積層された積層構造を、電極間絶縁膜20として用いてもよい。この場合には 、浮遊ゲート電極18に接する最下層のシリコン窒化膜が、上述したシリコン窒化膜42 に対応する。また、電極間絶縁膜20を、積層構造とせずに、シリコン窒化膜42の単層 構造としてもよい。これらの場合にも、上述した効果と同様の効果を得ることが可能であ る。

【0045】

また、上述した実施形態では、浮遊ゲート電極18に接する絶縁膜としてシリコン窒化 膜42を形成したが、シリコン窒化膜42の代わりにシリコン酸化膜を形成するようにし てもよい。この場合にも、図14と同様の構造を得ることができ、上述した効果と同様の 効果を得ることが可能である。また、シリコン窒化膜42の代わりにシリコン酸化膜を用 いた場合には、電極間絶縁膜20として、シリコン酸化膜、高誘電体膜及びシリコン酸化 膜が当該順序で積層された積層構造を採用することが可能である。また、電極間絶縁膜2 0として、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜が当該順序で積層された 積層構造を採用することも可能である。また、電極間絶縁膜20を、積層構造とせずに、 シリコン酸化膜の単層構造としてもよい。これらの場合にも、上述した効果と同様の効果 を得ることが可能である。

[0046]

また、上述した実施形態及び変更例において、シリコン酸化膜には窒素が含有されてい ²⁰ てもよい。また、シリコン窒化膜には酸素が含有されていてもよい。 【0047】

また、上述した実施形態では、浮遊ゲート電極18のエッチングによって形成される溝41の形状については特に言及しなかったが、図15及び図16に示すような各種の形状を採用することが可能である。図15の例では、溝41の幅が上から下に向かって狭くなっている。図16の例では、溝41の底部近傍で溝が広がっている。これらの場合にも、上述した効果と同様の効果を得ることが可能である。

図17及び図18は、電極間絶縁膜20を、シリコン窒化膜、シリコン酸化膜、高誘電体膜、シリコン酸化膜及びシリコン窒化膜の積層構造で構成した場合の測定結果を示した図である。本実施形態の試料では溝41を形成しているが、比較例の試料では溝41を形成していない。

【0049】

図17は、電極間絶縁膜に印加される電界 Egと、電極間絶縁膜のリーク電流密度」との関係を示した図である。図17からわかるように、本実施形態の構造を採用することにより、リーク電流特性が大幅に改善されている。

【 0 0 5 0 】

図18は、浮遊ゲート電極に電荷を蓄積してからの経過時間と、フラットバンド電圧変動(Vfb)との関係を示した図である。図18からわかるように、本実施形態の構造を 採用した場合には、時間が経過しても Vfb値はあまり変化していない。

【 0 0 5 1 】

したがって、図17及び図18の測定結果からも、本実施形態の構造が有効であること がわかる。

【0052】

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではな く、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さら に、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み 合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいく つかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され 得る。 40

10

(9)

【図面の簡単な説明】 [0053]【図 1 】本 発 明 の 第 1 及 び 第 2 の 実 施 形 態 に 係 る 半 導 体 装 置 の 基 本 的 な 製 造 工 程 を 示 し た 断面図である。 【図2】本発明の第1及び第2の実施形態に係る半導体装置の基本的な製造工程を示した 断面図である。 【図3】本発明の第1及び第2の実施形態に係る半導体装置の基本的な製造工程を示した 断面図である。 【図4】本発明の第1及び第2の実施形態に係る半導体装置の基本的な製造工程を示した 断面図である。 【図5】本発明の第1の実施形態に係り、電極間絶縁膜の形成方法の詳細を模式的に示し た断面図である。 【図6】本発明の第1の実施形態に係り、電極間絶縁膜の形成方法の詳細を模式的に示し た断面図である。 【図7】本発明の第1の実施形態に係り、浮遊ゲート電極の各種の基本的な形状を模式的 に示した断面図である。 【図8】本発明の第1の実施形態に係る半導体装置の測定結果を示した図である。 【図9】本発明の第1の実施形態に係る半導体装置の測定結果を示した図である。 【図10】本発明の第2の実施形態に係り、電極間絶縁膜等の形成方法の詳細を模式的に 示した断面図である。 【図11】本発明の第2の実施形態に係り、電極間絶縁膜等の形成方法の詳細を模式的に 示した断面図である。 【図12】本発明の第2の実施形態に係り、電極間絶縁膜等の形成方法の詳細を模式的に 示した断面図である。 【図13】本発明の第2の実施形態に係り、電極間絶縁膜等の形成方法の詳細を模式的に 示した断面図である。 【図14】本発明の第2の実施形態に係り、電極間絶縁膜等の形成方法の詳細を模式的に 示した断面図である。 【図15】本発明の第2の実施形態の変更例を模式的に示した断面図である。 【図16】本発明の第2の実施形態の変更例を模式的に示した断面図である。 【図17】本発明の第2の実施形態及びその比較例に係る半導体装置の測定結果を示した 図である。 【図18】本発明の第2の実施形態及びその比較例に係る半導体装置の測定結果を示した 図である。 【符号の説明】 [0054]10…シリコン基板 11…素子形成領域 1 2 ... トンネル絶縁膜 1 3 … 第 1 の 浮 遊 ゲ ー ト 電 極 膜 1 5 ... 素子分離溝 14...マスク膜 1 6 ... 素子分離絶縁膜 1 7 … 第 2 の 浮 遊 ゲ ー ト 電 極 膜 18…浮遊ゲート電極 18a...下部分 18c…境界 1 8 b ... 上部分 2 0 ... 電 極 間 絶 縁 膜 2 1 … 制 御 ゲ ー ト 電 極 3 1 、 3 4 … シリコン窒化膜 3 3 ... 高 誘 電 体 膜

4 1 … 溝 4 2 、 4 4 … シリコン窒化 膜

4 3 ... 高誘電体膜

20

10

30













16-

31

18 12

16

11

-10

図 5

【図6】 図6



【図7】









【図8】









【図11】

図 11



【図14】

図 14



【図12】

図 12



【図13】

図 13







【図16】

図 16





図 17





図 18



(14)

フロントページの続き

(51) Int.CI.	00///	(00)			ΓI							テーマコ	ード (参考)
HUIL	29/41	(200	<i>J</i> 6.01)											
H 0 1 L	27/115	(200	06.01)											
(74)代理人	100084618	3												
	弁理士 札	村松」	貞男											
(74)代理人	100092196	6												
	弁理士 柞	橋本	良郎											
(72)発明者	西田 大:	介												
	東京都港[⊠芝浦·	一丁目	1番1	号 株	式会社	東芝内							
(72)発明者	山本明、	人												
	東京都港[⊠芝浦·	一丁目	1番1	号 梯	式会社	東芝内							
(72)発明者	小澤良	ŧ												
	東京都港[⊠芝浦·	一丁目	1番1	号 梯	式会社	東芝内							
(72)発明者	名取克	晃		-										
(-))0//34	東京都港	╱ 又芝浦·	-78	1番1	- 号 株	式会社	東芝内							
(72)	関根 支	—~//// 行	. –	·щ·	5 14									
(12))0010	市古 都 法[」 ▽艾浦-		1 釆 1	문 썭	국스차	亩攱内							
(72)		ム <i>~</i> (毛) 年	1 []	' III '	ואו כ	10211	ж∠гэ							
(12) 光吻百		∓ ▽埜湍.		1 釆 1	므地	=ポムフ+	亩艹巾							
	来示即/包	△ <i>∠</i> /冊 +	1日	I I I	5 1/1	ᆪᅺ	宋之内							
(12)光明有	膝啄 民/	∧ ┯ ++`\+`		4 4			±+++							
	果兄都港	≥之浦 ⁻	一」日	1番1	亏树	、式会社	果之内							
Fターム(参)	考) 4M104	AA01	BB01	BB40	CC05	DD64	DD79	DD89	EE03	EE05	EE16			
		EE17	FF13	GG16	HH00	HH20								
	5F083	EP02	EP23	EP27	EP55	EP76	GA06	JA02	NA01	NA06	PR05			
		PR15												
	5F101	BA01	BA26	BA36	BB02	BD02	BD34	BD35	BF09	BH05	BH15			