



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2007년12월07일
(11) 등록번호 10-0783647
(24) 등록일자 2007년12월03일

(51) Int. Cl.

G11C 29/00 (2006.01)

(21) 출원번호 10-2006-0029602
(22) 출원일자 2006년03월31일
심사청구일자 2006년03월31일
(65) 공개번호 10-2007-0098229
(43) 공개일자 2007년10월05일
(56) 선행기술조사문헌
JP2001126494 A
JP2002350502 A
JP2003004814 A
KR1020020092680 A

(73) 특허권자

주식회사 엑시콘

경기도 성남시 중원구 상대원동 144-5 중앙인더스
피아 2 아파트형공장 603호

(72) 발명자

장민석

경기 군포시 산본동 1115-4번지 201호

유병길

경기 용인시 신봉동 236-6 늘푸른전원주택 12호

이철원

경기 용인시 처인구 원삼면 사암리 244-18

(74) 대리인

박영우

전체 청구항 수 : 총 9 항

심사관 : 조명관


(54) 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리테스트 장비

(57) 요약

반도체 메모리 테스트 장비의 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비가 개시되어 있다. 상기 방법은 샘플 메모리의 스큐를 획득하는 단계; 샘플 메모리를 테스트 장비에 실장하여 각 핀들의 테스트 유효 구간 및 센터 포지션의 위치를 검색하는 단계; 상기 각 핀들의 유효 구간내의 센터 포지션이 되는 시점을 획득하는 단계; 상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정하는 단계; 및 상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정되는 값에 대해 테스트 장비의 저장부에 저장하는 단계를 통해 달성된다.

따라서, 메모리 테스트 시스템은 대량의 메모리를 동시에 테스트함에 있어 중요한 안정성 및 신뢰성을 확보하기 위해 보정시 외부의 측정 장비를 사용하지 않고, 샘플 메모리 디바이스 자체를 이용하여 자동으로 보정할 수 있도록 하여 신뢰성 및 안정성 그리고 정밀성을 증가시킨다. 또한 보정시 발생하는 외부장비의 의존성이 없어 개발 시간 단축 및 개발 비용의 상당 부분을 절감할 수 있도록 한다.

대표도 - 도6



특허청구의 범위

청구항 1

샘플 메모리의 스큐를 획득하는 단계;

샘플 메모리를 테스트 장비에 실장하여 각 핀들의 테스트 유효 구간 및 센터 포지션의 위치를 검색하는 단계;

상기 각 핀들의 유효 구간내의 센터 포지션이 되는 시점을 획득하는 단계;

상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정하는 단계; 및

상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정되는 값에 대해 테스트 장비의 저장부에 저장하는 단계를 포함하는 반도체 메모리 테스트 장비의 스큐 보정 방법.

청구항 2

제 1항에 있어서, 상기 단계들은

테스트하고자 하는 핀 별로 각각 수행함을 특징으로 하는 반도체 메모리 테스트 장비의 스큐 보정 방법.

청구항 3

제 1항에 있어서,

상기 샘플 메모리의 스큐를 획득하는 단계는

샘플 메모리를 실장하기 전에 각 채널 별로 반복 실험하여 스큐값을 얻는 것을 특징으로 하는 반도체 메모리 테스트 장비의 스큐 보정 방법.

청구항 4

제 1항에 있어서,

상기 샘플 메모리를 실장하여 각 핀들의 테스트 유효 구간 검색 및 센터 포지션의 위치를 검색하는 단계는

유효 구간 내에 센터 포지션이 위치하는 시점이 발견될 때 까지 테스트하는 채널에 대해서 소정의 간격으로 딜레이하여 검색하는 것을 특징으로 하는 반도체 메모리 테스트 장비의 스큐 보정 방법.

청구항 5

제 1항에 있어서,

상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정하는 단계에서,

유효구간 및 센터 포지션에 대한 시점에 대해 스큐값만큼 감산하여 타이밍을 보정하는 것을 특징으로 하는 반도체 메모리 테스트 장비의 스큐 보정 방법.

청구항 6

메모리 장치를 테스트하기 위한 전기적/물리적 신호를 처리하는 테스트 보드;

상기 테스트 보드에 샘플 메모리를 실장하여 샘플 메모리의 각 핀들에 대한 유효 구간내의 센터 포지션이 되는 시점을 획득하고, 샘플 메모리의 스큐값 만큼 보정한 값을 저장부에 저장하여, 피시험 메모리마다 저장부에 저장된 스큐값을 적용하여 테스트하는 티피지(TPG:Test Pattern Generator) 보드; 및

상기 티피지 보드로 샘플 메모리의 스큐값을 전달하고, 상기 티피지 보드에서 테스트되는 각 채널에 대한 정상/불량 여부를 수신하며, 테스트에 필요한 프로그램을 제공하는 컴퓨터를 포함하는 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비.

청구항 7

제 6항에 있어서,

상기 샘플 메모리는 메모리 특성에 따라 발생하는 스큐값을 획득하기 위해 테스트 전에 측정 과정이 미리 수행된 메모리인 것을 특징으로 하는 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비.

청구항 8

제 6항에 있어서,

상기 테스트 보드는

다수개의 메모리를 실장하기 위한 디유티(DUT:Device Under test) 보드를 적어도 하나 이상 구비함을 특징으로 하는 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비.

청구항 9

제 6항에 있어서,

상기 티피지 보드는

테스트 패턴 신호를 발생시키는 패턴 발생부;

신호의 시퀀스를 제어하는 시퀀셜 제어부;

샘플 메모리의 각 채널에 대한 스큐 값을 저장하는 저장부;

상기 저장부에 저장된 각 채널별 스큐값만큼 보정하여 각 채널의 신호를 처리하도록 제어신호를 출력하는 제어부; 및

각 채널별로 인가되는 신호에 대한 온/오프를 전달하는 릴레이부들을 포함하며,

상기 릴레이부들은 각각 신호의 전달 및 검출을 수행하기 위한 드라이버 및 비교기를 구비함을 특징으로 하는 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <10> 본 발명은 메모리 테스트 장비에 관한 것으로, 좀더 상세하게는 반도체 메모리 테스트 장비의 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비에 관한 것이다.
- <11> 테스트 중인 디바이스(DUT)를 성공적으로 테스트하기 위해, 각각의 전송라인을 따라 디바이스 핀에 인가된 신호는 서로에 대해 정확한 타이밍에 도착해야한다. 테스트 신호를 DUT에 전송하는 전송라인은 전형적으로 길이가 다양하고, 이것은 서로에 대해 각각 지연시간도 다양하다는 것을 의미한다.
- <12> 따라서 신호 타이밍을 정확하게 제어하기 위하여, 각각의 채널에 대한 지연 정도가 측정되어야 하고, 타이밍 교정 공정 전에 지연을 고려한 보정이 선행되어야 한다.
- <13> 이러한 메모리 테스트 시스템은 컴퓨터와 여러 테스트 기기의 조합으로 이루어지며, 테스트 프로그램의 명령어 집합을 실행함으로써 테스트 하드웨어를 제어한다.
- <14> 메모리 테스트 시스템은 정확하고 안정적으로 신뢰성있는 테스트 결과를 측정하기 위하여 주기적으로 테스트에 필요한 각종 파라미터를 테스트 전에 필수적으로 보정하게 된다.
- <15> 보정 작업은 메모리 테스트에서 중요한 요소로서, 일반적으로 외부의 전용 파라미터 보정 장비를 구축하여 각 파라미터의 신호를 입력받아 각 신호의 유효한 구간을 결정하여 보정하는 방식을 사용한다.
- <16> 이러한 시스템의 경우 외부의 보정 장비 구축에 많은 비용이 소요되며, 보정 시 시간도 오래 걸리는 단점이 있다. 또한 시스템의 정확성 및 안정성을 확보받기 위해 일정 주기적으로 한번씩 반드시 보정 과정을 수행하여야 한다. 주기적으로 보정작업을 거쳐야 한다는 것은 테스트 시간이 오래 걸린다는 것을 의미한다.

- <17> 주기적으로 보정 작업을 수행해야 하는 테스트 시스템에서 메모리 장치의 테스트 생산성은 매우 낮을 수 밖에 없다.
- <18> 종래의 테스트 장비 보정 시스템에 관하여 도면을 참조하여 설명하기로 한다.
- <19> 도 1은 오실로스코프를 활용한 테스터 보정 시스템에 관한 종래기술 도면이다. 도 1을 참조하면, 가장 끝단에서 신호를 측정할 수 있도록 별도의 보드(3)를 소켓 위에 올려놓은 상태에서 테스터(2)에서 발생된 신호를 GPIB(General purpose interface bus)와 같은 범용 인터페이스를 이용하여 오실로스코프(1)로 연결한다.
- <20> 그리고 테스터(2)에서 발생된 신호를 오실로스코프(1)를 이용해서 측정후 스큐를 조정할 수 있는데, 피시험 메모리(Device Under Test, 이하 'DUT'라 칭함) 또는 특정 핀을 기준 삼아 전체 핀에 대한 보정을 수행하게 된다. 이 방식은 측정하고자 하는 대상에 대해 모두 다 적용할 수 있으므로 정밀도가 우수하다. 반면 각 핀 별로 순차적으로 진행해야 하므로 시간이 오래 걸리고, 이를 위한 인력 낭비도 심하다.
- <21> 도 2는 단락보드를 활용한 테스터 보정 시스템에 관한 종래기술 도면이다. 도 2를 참조하면, 소켓보드(12) 위에 전원 핀을 제외한 모든 신호가 단락된 단락 보드(11)를 올려놓고 모든 드라이버를 통해서 동일한 신호를 보내서 중첩된 신호를 기준신호로 잡고, 이 신호를 기초로 다른 신호들과 비교하여 비교 차이만큼 스큐를 조정한다.
- <22> 상기 방식은 모든 피시험 메모리 장치에 대해서 보정이 가능하기 때문에 시간이 단축되는 효과가 있다. 그러나, 단락 보드 제작시 PCB(Printed Circuit Board) 패턴 길이나 임피던스가 맞지 않을 경우 정밀도가 떨어지는 단점이 있다.
- <23> 현재까지 개발된 테스트 시스템은 외부의 보정 장비를 별도로 구축하여야 하고, 보정 장비가 있다 하더라도 정밀도가 우수하면 시간이 오래 걸리거나, 시간이 단축되면 정밀도가 떨어지는 문제점이 혼재되어 있어, 이에 대한 보정 장치 개선이 요청되고 있다.

발명이 이루고자 하는 기술적 과제

- <24> 본 발명은 이러한 문제점을 해결하기 위한 것으로, 테스트 장비의 보정 장비를 구비하지 않고도 테스트 장비의 스큐를 보정할 수 있는 반도체 메모리 테스트 장비의 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비를 제공하는데 목적이 있다.
- <25> 또한, 샘플 메모리의 각 핀에 해당하는 스큐값을 테스트 장비에 저장해둠으로써, 테스트 대상을 모두 테스트 할 때마다 보정 작업을 수행할 필요가 없는 테스트 장비를 제공하는데 또 다른 목적이 있다.

발명의 구성 및 작용

- <26> 이러한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 테스트 장비의 스큐 보정 방법은 샘플 메모리의 스큐를 획득하는 단계; 샘플 메모리를 테스트 장비에 실장하여 각 핀들의 테스트 유효 구간 및 센터 포지션의 위치를 검색하는 단계; 상기 각 핀들의 유효 구간내의 센터 포지션이 되는 시점을 획득하는 단계; 상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정하는 단계; 및 상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정되는 값에 대해 테스트 장비의 저장부에 저장하는 단계를 포함한다.
- <27> 상기 방법은 테스트하고자 하는 핀 별로 각각 반복 수행함을 특징으로 한다.
- <28> 상기 샘플 메모리의 스큐를 획득하는 단계는 샘플 메모리를 실장하기 전에 각 채널 별로 반복 실험하여 스큐값을 얻는 것을 특징으로 한다.
- <29> 상기 샘플 메모리를 실장하여 각 핀들의 테스트 유효 구간 검색 및 센터 포지션의 위치를 검색하는 단계는 유효 구간 내에 센터 포지션이 위치하는 시점이 발견될 때 까지 테스트하는 채널에 대해서 소정의 간격으로 딜레이하여 검색하는 것을 특징으로 한다.
- <30> 상기 유효 구간내의 센터 포지션이 되는 시점에 대해 상기 샘플 메모리의 스큐값을 적용하여 보정하는 단계에서, 유효구간 및 센터 포지션에 대한 시점에 대해 스큐값만큼 감산하여 시점을 보정하는 것을 특징으로 한다.
- <31> 또한 상기의 목적을 달성하기 위한 본 발명에 따른 스큐 보정 기능을 갖는 반도체 메모리 테스트 장비는 메모리 장치를 테스트하기 위한 전기적/물리적 신호를 처리하는 테스트 보드; 상기 테스트 보드에 샘플 메모리를 실장

하여 샘플 메모리의 각 핀들에 대한 유효 구간내의 센터 포지션이 되는 시점을 획득하고, 샘플 메모리의 스큐값 만큼 보정한 값을 저장부에 저장하여, 피시험 메모리마다 저장부에 저장된 스큐값을 적용하여 테스트하는 TPG(Timing Pattern Generator) 보드; 및 상기 TPG 보드로 샘플 메모리의 스큐값을 전달하고, 상기 TPG 보드에서 테스트되는 각 채널에 대한 정상/불량 여부를 수신하며, 테스트에 필요한 프로그램을 제공하는 컴퓨터를 포함한다.

- <32> 상기 샘플 메모리는 메모리 특성에 따라 발생하는 스큐값을 획득하기 위해 테스트 전에 측정 과정이 미리 수행된 메모리인 특징이 있다.
- <33> 상기 테스트 보드는 다수개의 메모리를 실장하기 위한 DUT(Device Under test) 보드를 적어도 하나 이상 구비한다.
- <34> 상기 TPG 보드는 테스트 패턴 신호를 발생시키는 패턴 발생부; 신호의 시퀀스를 제어하는 시퀀셜 제어부; 샘플 메모리의 각 채널에 대한 스큐 값을 저장하는 저장부; 상기 저장부에 저장된 각 채널별 스큐값만큼 보정하여 각 채널의 신호를 처리하도록 제어신호를 출력하는 제어부; 및 각 채널별로 인가되는 신호에 대한 온/오프를 전달하는 릴레이부들을 포함하며, 상기 릴레이부들은 각각 신호의 전달 및 검출을 수행하기 위한 드라이버 및 비교기를 구비하는 것을 특징으로 한다.
- <35> 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 실시예의 설명에 있어서, 이해의 편의를 돕기 위하여 동일한 구성요소에 대해서는 다른 도면에 도시되어 있더라도 동일한 부호를 부여하였다.
- <36> 도 3은 본 발명에 따른 테스터 보정 시스템에 관한 도면이다. 도 3을 참조하면, 본 발명에 따른 테스터 보정 시스템은 메모리 장치를 테스트하기 위한 전기적/물리적 신호를 처리하는 테스트 보드와, 메모리 장치에 전기적인 신호를 인가하여 동작을 테스트하는 TPG(Timing Pattern Generator) 보드(200)와, 메모리 테스트 장비의 전반적인 제어를 담당하는 컴퓨터(Personal Computer, 300)와, 전원을 공급하는 전원공급부(410)와 TPG 보드의 열을 냉각시키기 위한 냉각기(405)를 구비한다.
- <37> 또한 상기 테스트 보드는 다수개의 메모리를 실장하기 위한 DUT(Device Under test) 보드(100)를 적어도 하나 이상 구비한다.
- <38> 그리고 테스트를 수행하기 전에 메모리 자체적으로 갖게 되는 스큐를 미리 측정하여 샘플 메모리로 처리한다.
- <39> 샘플 메모리는 각 채널 별로 반복 실험하여 정밀하다고 판단되는 것을 이용하는 것이 바람직하다.
- <40> 도 4는 도 3의 TPG 보드에 관한 상세도면이다. 도 4를 참조하면, 상기 TPG 보드(200)는 테스트 패턴 신호를 발생시키는 패턴 발생부(ALPG, 201)와, 신호의 시퀀스를 제어하는 시퀀셜 제어부(204)와, 샘플 메모리의 각 채널에 대한 스큐 값을 저장하는 EEPROM(205)과, TPG 보드(200)의 전반적인 신호 처리에 관한 제어를 담당하는 제어부(210) 그리고 각 채널별로 인가되는 신호에 대한 온/오프를 전달하는 릴레이부들(203)로 구성된다.
- <41> 상기 릴레이부들(203)은 각각 신호의 전달 및 검출을 수행하기 위한 드라이버(DR)/비교기(CP)(202)를 더 구비한다. 디지털 신호 처리를 위한 DPS(211)와 아날로그 신호를 처리하는 아날로그 처리부가 더 포함된다.
- <42> 상기와 같이 구현된 상태에서 PC(300)에서 커맨드가 인터페이스 보드를 통해 상기 TPG 보드(200)로 전달된다. 상기 커맨드는 상기 TPG 보드(200)내의 ALPG(201) 및 시퀀셜 제어부(204)로 인가되고, 테스트 패턴이 발생된다. 상기 테스트 패턴은 드라이버(202)에서 DUT의 스펙에 맞도록 변환되고 상기 릴레이부(203)를 통해 DUT로 전달된다.
- <43> 테스트 패턴에 의해 DUT에서 발생하는 신호는 상기 릴레이부(203)를 통해 비교기(202)로 전달되고, 최종적으로 PC까지 전달되어 DUT의 정상/불량 여부를 판별할 수 있도록 한다.
- <44> 상기와 같이 구성된 상태에서도 드라이버와 메모리에 인가하는 전기적 신호에 높은 전류량이 요구되므로 시간의 경과 또는 여러 요인에 의해 스큐가 변동될 가능성이 있다.
- <45> 즉, 인가/측정하고자 하는 신호가 정상이어야 하는데도, 불량으로 판정될 가능성이 있는 것이다.
- <46> 본 발명은 메모리 테스트 시스템에서 장비 보정 과정을 거쳐 인가/측정하고자 하는 신호간의 스큐를 일치시켜주어 테스트의 신뢰성을 확보하기 위함이다.
- <47> 도 5는 본 발명을 구현하기 위한 테스터 보정 시스템의 설치 형상을 보여주는 도면이다. 도 5를 참조하면 테스

터 보정을 위해 소켓 위에 별도의 장비가 추가되지 않는다. 다만 샘플 디바이스만이 설치되어 샘플 디바이스의 스큐만을 측정할 수 있도록 한다.

- <48> 이렇게 도 5에 도시된 형태에 따라 샘플 디바이스의 스큐가 측정된 이후의 테스터 보정 방법을 설명하면 다음과 같다.
- <49> 도 6은 본 발명의 바람직한 실시예에 따른 테스트 보정 방법에 관한 도면이다. 도 6을 참조하면, 샘플 디바이스 스큐 측정이 수행되면(S100), 각 핀들의 /RAS, /CAS, /WE, DQ 등에 관하여 테스트 유효 구간을 검색한다(S102). 이후 미리 측정하여 알고 있는 샘플 디바이스의 스큐 측정값을 적용하여 현 메모리 테스트 시스템의 측정된 유효 구간의 실제 센터 포지션을 결정하고(S104), TPG 보드의 EEPROM에 스큐 데이터를 저장한다(S106).
- <50> 상기 방법을 타이밍 관계도(도 7)를 이용하여 상세히 설명하면 다음과 같다.
- <51> 도 7a는 샘플 메모리 스큐 측정에 관한 도면이고, 도 7b는 TPG 보드의 유효 구간 측정에 관한 도면이고, 도 7c는 샘플 메모리의 스큐값을 적용한 실제 신호 처리에 관한 도면이다.
- <52> 도 7a에서는 미리 측정하여 알고 있는 임의의 신호의 스큐 값을 보여내고 있다. 유효구간이 200~400ps이고 기준신호와 임의의 신호간의 유효구간의 중심과는 30ps 차이가 발생한다. 즉 30ps의 스큐가 있는 셈이다.
- <53> 도 7b에서는 보정하고자 하는 현 시스템의 TPG 보드에서 샘플 메모리 디바이스를 사용하여 측정한 임의의 신호 및 기준신호를 보여주고 있다. 그리고 일정 시간(예컨대, 10ps) 간격으로 딜레이시키면서 유효구간을 검색한다.
- <54> 도 7c에서는 도 7a로부터 미리 알고 있는 기준신호와 유효구간의 중심과의 차이를 보상하여 센터 포지션을 결정하는 것을 나타낸다.
- <55> 이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

발명의 효과


- <56> 이상 설명한 바와 같이, 본 발명에 따른 메모리 테스트 시스템은 대량의 메모리를 동시에 테스트함에 있어 중요한 안정성 및 신뢰성을 확보하기 위해 보정시 외부의 측정 장비를 사용하지 않고, 샘플 메모리 디바이스 자체를 이용하여 자동으로 보정할 수 있도록 하여 신뢰성 및 안정성 그리고 정밀성을 증가시킨다. 또한 보정시 발생하는 외부장비의 의존성이 없어 개발 시간 단축 및 개발 비용의 상당 부분을 절감할 수 있도록 한다.

도면의 간단한 설명


- <1> 도 1은 오실로스코프를 활용한 테스터 보정 시스템에 관한 종래기술 도면,
- <2> 도 2는 단락보드를 활용한 테스터 보정 시스템에 관한 종래기술 도면,
- <3> 도 3은 본 발명에 따른 테스터 보정 시스템에 관한 도면,
- <4> 도 4는 도 3의 TPG 보드에 관한 상세도면,
- <5> 도 5는 본 발명을 구현하기 위한 테스터 보정 시스템의 설치 형상을 보여주는 도면,
- <6> 도 6은 본 발명의 바람직한 실시예에 따른 테스트 보정 방법에 관한 도면,
- <7> 도 7a는 샘플 메모리 스큐 측정에 관한 도면,
- <8> 도 7b는 TPG 보드의 유효 구간 측정에 관한 도면,
- <9> 도 7c는 샘플 메모리의 스큐값을 적용한 실제 신호 처리에 관한 도면,

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7a



도면7b



도면7c

