

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2009-512999

(P2009-512999A)

(43) 公表日 平成21年3月26日(2009.3.26)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 25/04 (2006.01)	HO 1 L 25/04 Z	5 F 1 3 6
HO 1 L 25/18 (2006.01)	HO 1 L 23/34 Z	
HO 1 L 23/34 (2006.01)		

審査請求 有 予備審査請求 未請求 (全 12 頁)

(21) 出願番号 特願2008-532378 (P2008-532378)
 (86) (22) 出願日 平成18年9月21日 (2006. 9. 21)
 (85) 翻訳文提出日 平成20年5月20日 (2008. 5. 20)
 (86) 国際出願番号 PCT/US2006/036797
 (87) 国際公開番号 W02007/035862
 (87) 国際公開日 平成19年3月29日 (2007. 3. 29)
 (31) 優先権主張番号 60/719, 242
 (32) 優先日 平成17年9月21日 (2005. 9. 21)
 (33) 優先権主張国 米国 (US)

(71) 出願人 504392083
 インターナショナル レクティブファイアー
 コーポレーション
 アメリカ合衆国 カリフォルニア州 90
 245 エル・セグンド カンザス スト
 リート 233
 (74) 代理人 100060759
 弁理士 竹沢 莊一
 (74) 代理人 100087893
 弁理士 中馬 典嗣
 (74) 代理人 100086726
 弁理士 森 浩之


最終頁に続く

(54) 【発明の名称】 半導体パッケージ

(57) 【要約】

双方向化合物半導体部品と、縦続構成で電氣的に接続される2つの電力半導体素子とを含む半導体パッケージ。

【選択図】 図2



【特許請求の範囲】**【請求項 1】**

少なくとも 1 つの主要面上に配置された、複数の導電パッドを有する基板と、
少なくとも、関連する導電パッドに電気的かつ機械的に接続された第 1 電源電極と、関連する導電パッドに電気的かつ機械的に接続された第 2 電源電極とを有する双方向化合物半導体部品と、

前記化合物半導体部品の第 1 電源電極に電気的に接続された第 1 電源電極と、少なくとも 1 つの導電パッドに電気的かつ機械的に接続された第 2 電源電極とを有する第 1 電力半導体素子と、

前記化合物半導体部品の第 2 電源電極に電気的に接続された第 1 電源電極と、少なくとも 1 つの導電パッドに電気的かつ機械的に接続された第 2 電源電極とを有する第 2 電力半導体とを備え、

前記双方向化合物半導体部品、前記第 1 電力半導体素子、および前記第 2 電力半導体素子は、前記パッケージ内で電気的に直列に接続されている半導体パッケージ。

【請求項 2】

前記第 1 および第 2 電力半導体素子は、電力 MOS FET であり、前記双方向化合物電力半導体素子は、III 族窒化物ベースの双方向電力半導体素子である請求項 1 に記載のパッケージ。

【請求項 3】

前記第 1 電力半導体素子の第 1 電源電極を、前記化合物半導体部品の第 1 電源電極に電気的に接続している第 1 ヒートシンクと、

前記第 2 電力半導体素子の第 1 電源電極を、前記化合物半導体部品の第 2 電源電極に電気的に接続している第 2 ヒートシンクとをさらに備える請求項 1 に記載のパッケージ。

【請求項 4】

前記第 1 ヒートシンクおよび第 2 ヒートシンクは、前記化合物半導体部品に熱的に結合されている請求項 3 に記載のパッケージ。

【請求項 5】

前記第 1 および第 2 半導体素子、ならびに前記化合物半導体部品の周りに配置されている成形ケースを、さらに備える請求項 4 に記載のパッケージ。

【請求項 6】

前記ヒートシンクは、前記成形ケースを通して露出している請求項 5 に記載のパッケージ。

【請求項 7】

前記ヒートシンクは、前記成形ケースに封入されている請求項 5 に記載のパッケージ。

【請求項 8】

縦続構成でワイヤー無しで接続される双方向化合物半導体部品、第 1 電力半導体素子、および第 2 電力半導体素子を含むマルチチップ回路を備える半導体パッケージ。

【請求項 9】

前記化合物半導体部品に熱的に結合され、前記電力半導体素子の少なくとも 1 つを、前記化合物半導体部品に電気的に接続する、少なくとも 1 つのヒートシンクをさらに備える請求項 8 に記載のパッケージ。

【請求項 10】

成形ケースをさらに備える請求項 9 に記載のパッケージ。

【請求項 11】

前記成形ケースは、前記ヒートシンクを包囲している請求項 10 に記載のパッケージ。

【請求項 12】

前記ヒートシンクは、前記成形ケースを経て露出している請求項 10 に記載のパッケージ。

【発明の詳細な説明】**【技術分野】**

10

20

30

40

50

【0001】

本出願は、「双方向エンハンスメントモードCSC FETパッケージング」という発明の名称の2005年9月21日に提出の米国仮特許願第60/719242号に関連するものである。

【0002】

本発明は、半導体パッケージ、より詳細には電力半導体パッケージに関する。

【背景技術】

【0003】

ワイヤーボンドは、典型的な半導体パッケージに使用され、パッケージ内に收容された半導体素子の電極を、そこに收容された他の素子の電極あるいはリードまたは導電パッドに相互接続する。

10

【特許文献1】米国特許出願第11/056062号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

ワイヤーボンドを用いる場合の大きい欠点は、抵抗の増大である。パッケージ全体の抵抗を減らすことは、望ましいことである。

【0005】

さらに、半導体素子の性能を改善するために、パッケージ内に收容された半導体素子から、できるだけ多くの熱を引き出すことが望ましい。

20

【0006】

さらに、パッケージの点有空間を小とすることが望ましい。

【課題を解決するための手段】

【0007】

本発明の一実施形態による半導体パッケージは、その少なくとも1つの主要面に配置された複数の導電パッドを有する基板と、関連する導電パッドに、電気的かつ機械的に接続されている少なくとも第1電源電極を有する双方向化合物半導体部品と、化合物半導体部品の第1電源電極に電気的に接続されている第1電源電極を有する第1電力半導体素子と、少なくとも1つの導電パッドに、電気的かつ機械的に接続されている第2電源電極とを含み、第2電力半導体は、化合物半導体部品の第2電源電極に電気的に接続される第1電源電極と、少なくとも1つの導電パッドに、電気的かつ機械的に接続される第2電源電極とを有し、双方向化合物半導体部品、第1電力半導体素子、および第2電力半導体素子は、パッケージ内で電気的に直列に接続されている。

30

【0008】

好ましい実施形態では、第1および第2電力半導体素子は、電力MOSFETであり、双方向化合物電力半導体素子は、III族窒化物ベースの双方向電力半導体素子である。

【0009】

本発明によるパッケージは、第1電力半導体素子の第1電源電極を、化合物半導体部品の第1電源電極に電気的に接続する第1ヒートシンクと、第2電力半導体素子の第1電源電極を、化合物半導体部品の第2電源電極に電気的に接続する第2ヒートシンクとをさらに含んでいるのがよい。第1ヒートシンクおよび第2ヒートシンクは、化合物半導体部品に熱的に結合されることが好ましい。

40

【0010】

本発明によるパッケージは、第1および第2半導体素子、ならびに化合物半導体部品の周りに配置される成形ケースを、さらに含んでいるのがよい。

【0011】

本発明の一実施形態では、ヒートシンクは、成形ケースを通して露出されている。

【0012】

本発明の別の実施形態では、ヒートシンクは、成形ケースに封入されている。

【0013】

50

本発明の他の特徴および利点については、添付図面に基づく本発明の次の説明により明らかになると思う。

【0014】

本明細書で用いる化合物半導体部品(CSC)は、III族窒化物ベースの電力半導体素子、例えば、高電子移動度トランジスタ(HEMT)、金属絶縁体半導体HEMT(MISHEMT)、金属酸化膜半導体(MSHEMT)、および同種の素子を含むヘテロ接合型半導体素子を指す。

【0015】

他に指示しない限り、本明細書で用いる電力半導体素子は、単一物質半導体素子、例えばシリコンベースの電力半導体素子(例えばシリコンベースまたは炭化ケイ素ベースのMOSFET)などを指す。

10

【発明を実施するための最良の形態】

【0016】

図1A、図1B、図2、および図3に示す、本発明の第1実施形態による半導体パッケージは、基板10と、第1電力半導体素子12(例えばシリコンベースの電力MOSFET)と、第2電力半導体素子14(例えばシリコンベースの電力MOSFET)と、双方向CSC16(例えばIII族窒化物ベースの双方向HEMT)と、第1ヒートシンクコネクタ18と、第2ヒートシンクコネクタ208と、成形ケース22(より良く分かるように、図1Bでは透けて見えるように表わしてある)とを備えている。

【0017】

20

基板10の一表面には、複数の導電パッド24が設けられている。第1電力半導体素子12の第1電源電極26(例えばソース電極)は、はんだ、導電性エポキシ(例えば銀エポキシ)、または同種の材料からなる、導電性接着剤28の層を用いて、少なくとも1つの関連する導電パッド24に、電気的かつ機械的に接続されている。

【0018】

第2電力半導体素子14の第1電源電極26(例えばソース電極)は、少なくとも1つの関連する導電パッド24に、電気的かつ機械的に結合されている。特に示されないけれども、各電力半導体素子12、14の制御電極30(図4、図5参照)(例えばゲート電極)もまた、関連する導電パッド24に、電気的かつ機械的に接続されていることに留意する必要がある。

30

【0019】

双方向CSC16は、複数の電源電極32、34と、ゲート電極36、38(図6参照)とを含んでいる。双方向CSCの例は、本出願の譲受人に譲渡された特許文献1に開示されている。

【0020】

各電源電極32、34は、電流の方向に応じてソースまたはドレインとしての機能を果たすことができる。双方向CSC16は、ワイヤーボンディングを排除するために、銅バンパや、はんだバンパなどを、その電極上に有していることが好ましい。1つの好ましい例として、電源電極32、34を逆方向に配置してもよい。

【0021】

40

各電源電極32、34は、導電性接着剤28の層を用いて、関連する導電パッド24に、電気的かつ機械的に結合されている。同様に、各ゲート電極36、38は、図示はしていないけれども、関連する導電パッド24に、電気的かつ機械的に結合されている。

【0022】

第1ヒートシンクコネクタ18は、導電性接着剤28(例えば、はんだまたは導電性エポキシ)の層を用いて、第1電力半導体素子12の第2電源電極40に、電気的かつ機械的に結合され、かつ導電性接着剤28の層を用いて、導電パッド24に電気的かつ機械的に接続されている突出部分41を有する。

【0023】

従って、第1ヒートシンクコネクタ18は、第1電力半導体素子12の第2電源電極4

50

0を双方向C S C 16の電源電極（例えば電源電極32）の1つに、電氣的に接続している。例えば、導電パッド42は、関連する導電パッド24に電氣的に接続され、電源電極（例えば電源電極32）は、基板を通して、あるいは基板面上の銅配線などを通して、導電パッド24に電氣的に接続されている。第1ヒートシンクコネクタ18は、熱伝導性物体44を通して、双方向C S C 16の裏面に熱的に結合されることが好ましい。

【0024】

第2ヒートシンクコネクタ20もまた、突出部分41を有し、この突出部分は、導電パッド43に電氣的かつ機械的に結合され、それによって、第2電力半導体素子14（これは、導電性接着層28によって、第2ヒートシンク20に電氣的かつ機械的に結合される）の第2電源電極40は、導電パッド43と類似または同じ方法で、導電パッド43を通して、双方向C S C 16の他の電源電極34に電氣的に接続されている。

10

【0025】

第2ヒートシンクコネクタ20もまた、双方向C S C 16の裏面に層44を通して、熱的に結合されていることにも留意されたい。

【0026】

基板10は、外部接続のために複数の端子48、49、50、51、52、53をさらに備えている。各端子は、コネクタ、または基板10の本体を通して延びるビア（図示せず）を用いて、少なくとも1つの関連する導電パッド24、42、43に接続され、それによって、パッケージの占有空間を小としている。

【0027】

従って、電源端子48は、第1電力半導体素子12の第1電源電極26に接続される導電パッド24に接続され、電源端子50は、パッド24に電氣的に接続され、従って、第1電力半導体素子12の第2電源電極（および電源電極、例えば双方向C S C 16の電極32）に接続され、制御端子52は、第1電力半導体素子12の制御電極30に、電氣的かつ機械的に接続される導電パッドに電氣的に接続されている。

20

【0028】

同様に、電源端子49は、第2電力半導体素子14の第1電源電極26に接続される導電パッド24に接続され、電源端子51は、パッド43に電氣的に接続され、従って、第2電力半導体素子14の第2電源電極（および電源電極、例えば双方向C S C 16の電極34）に接続され、制御端子53は、第2電力半導体素子14の制御電極30に、電氣的かつ機械的に接続される導電パッドに、電氣的に接続されている。

30

【0029】

本発明の第1実施形態においては、成形ケース22には、双方向C S C 16、第1および第2電力素子12、14、ならびに第1および第2ヒートシンクコネクタ18、20が封入されている。

【0030】

半導体素子12、14、16は、ワイヤーボンドを用いずに相互接続すると有利であることに留意する必要がある。また、熱は、半導体素子12、14、16の両面から引き出され、それによって、両面冷却が達成されることにも留意する必要がある。

【0031】

図4、図5に示すように、各電力半導体素子12、14の制御電極30（例えばゲート電極）、第1電源電極26（例えばソース電極）、および第2電源電極40（例えばドレイン電極）は、ワイヤーボンド無しの接続を可能とするために、はんだ付け可能とすることが好ましいことに留意する必要がある。

40

【0032】

ソルダレジストとしての機能を果たすことが好ましいパッシベーション物体46は、第1電源電極26と制御電極30との間に配置されて、素子を保護し、リフロー中のはんだなどの侵入に因るアセンブリ中の短絡を防止する。

【0033】

図7～図10に示す、本発明による半導体パッケージは、先ず、図7および図8に示す

50

ように、第 1 および第 2 電力半導体素子 1 2、1 4 および双方向 C S C 1 6 を、基板 1 2 の導電パッド 2 4 に電気的かつ機械的に取り付けることによって製造される。

【 0 0 3 4 】

その後、導電性接着剤 2 8 (例えばはんだ)は、図 9 に示すように、第 1 および第 2 電力半導体素子 1 2、1 4 の第 2 電源電極 4 0 上に施される。次に、図 1 0 に示すように、熱的物体 4 4 は、双方向 C S C 1 6 の裏面に施される。最後に、第 1 および第 2 ヒートシンク 1 8、2 0 は、上述したように取り付けられ、成形ケース 2 2 はアセンブリに供される。

【 0 0 3 5 】

図 1 1 に示す、第 2 実施形態においては、ヒートシンクコネクタ 1 8、2 0 は、双方向 C S C 1 6 のほぼ裏面全体を覆うために、互いに対向する代わりに、並んで配置されている。

10

【 0 0 3 6 】

図 1 2 に示すように、第 2 実施形態において、ヒートシンクコネクタ 1 8、2 0 は、双方向 C S C 1 6 のほぼ裏面全体を覆う一方で、拡大された熱放散面積を提供するために、L 字形の上部形状とすることができる。

【 0 0 3 7 】

図 1 3 に示す、本発明の第 4 実施形態においては、成形ケース 2 2 の一部は、第 1 および第 2 ヒートシンクコネクタ 1 8、2 0 の裏面の少なくとも一部、好ましくは裏面全体を露出させるために除去される。

20

【 0 0 3 8 】

以上本発明を、その特定の実施形態に関して説明したが、多くの他の変形例や変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるべきものである。

【 図面の簡単な説明 】

【 0 0 3 9 】

【 図 1 A 】本発明によるパッケージに配置される双方向 C S C、および電力半導体素子の回路図である。

【 図 1 B 】本発明の第 1 実施形態による半導体パッケージの平面図である。

30

【 図 2 】図 1 B の線 2 - 2 に沿って、矢印方向に見た断面図である。

【 図 3 】図 1 B の線 3 - 3 に沿って、矢印方向に見た断面図である。

【 図 4 】本発明によるパッケージ内で使用される電力半導体素子の例の平面図である。

【 図 5 】図 4 の線 5 - 5 に沿って矢印方向に見た断面図である。

【 図 6 】本発明によるパッケージ内で使用される双方向 C S C の平面図である。

【 図 7 】本発明によるパッケージ内で使用される基板の平面図である。

【 図 8 】電力半導体素子および双方向 C S C を基板に組み立てた後の図 7 の基板の平面図である。

【 図 9 】はんだを施した後の図 8 に示すアセンブリである。

【 図 1 0 】熱伝導性物体を双方向 C S C の裏面に施した後の図 9 に示すアセンブリである。

40

【 図 1 1 】本発明の第 2 実施形態の平面図である。

【 図 1 2 】本発明の第 3 実施形態の平面図である。

【 図 1 3 】本発明の第 4 実施形態の断面図である。

【 符号の説明 】

【 0 0 4 0 】



- 1 0 基板
- 1 2 第 1 電力半導体素子
- 1 4 第 2 電力半導体素子
- 1 6 双方向 C S C

50


18	第1ヒートシンクコネクタ	
20	第2ヒートシンクコネクタ	
22	成形ケース	
24	導電パッド	
26	第1電源電極	
28	導電性接着剤	28
30	制御電極	
32	電源電極	
34	電源電極	
36	ゲート電極	10
38	ゲート電極	
40	第2電源電極	
41	突出部分	
42	導電パッド	
43	導電パッド	
44	熱伝導性物体	
48	電源端子	
49	電源端子	
50	電源端子	
51	電源端子	20
52	制御端子	
53	制御端子	

【図1A】


【図1B】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】



【 図 8 】



【 図 9 】



【手続補正書】

【提出日】平成20年5月20日(2008.5.20)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

少なくとも1つの主要面上に配置された、複数の導電パッドを有する基板と、

少なくとも、関連する導電パッドに電気的かつ機械的に接続された第1電源電極と、関連する導電パッドに電気的かつ機械的に接続された第2電源電極とを有する双方向化合物半導体部品と、

前記化合物半導体部品の第1電源電極に電気的に接続された第1電源電極と、少なくとも1つの導電パッドに電気的かつ機械的に接続される第2電源電極とを有する第1電力半導体素子と、

前記化合物半導体部品の第2電源電極に電気的に接続された第1電源電極と、少なくとも1つの導電パッドに電気的かつ機械的に接続された第2電源電極とを有する第2電力半導体とを備え、

前記双方向化合物半導体部品、前記第1電力半導体素子、および前記第2電力半導体素子は、前記パッケージ内で電気的に直列に接続されている半導体パッケージ。

【請求項2】

前記第1および第2電力半導体素子は、電力MOSFETであり、前記双方向化合物電力半導体素子は、III族窒化物ベースの双方向電力半導体素子である請求項1に記載のパッケージ。

【請求項3】

前記第1電力半導体素子の第1電源電極を、前記化合物半導体部品の第1電源電極に電気的に接続している第1ヒートシンクと、前記第2電力半導体素子の第1電源電極を、前記化合物半導体部品の第2電源電極に電気的に接続している第2ヒートシンクとをさらに備える請求項1に記載のパッケージ。

【請求項4】

前記第1および第2半導体素子、ならびに前記化合物半導体部品の周りに配置されている成形ケースをさらに備える請求項3に記載のパッケージ。

【請求項5】

前記ヒートシンクは、前記成形ケースを通して露出している請求項4に記載のパッケージ。

【請求項6】

前記ヒートシンクは、前記成形ケースに封入されている請求項4に記載のパッケージ。

【請求項7】

縦続構成でワイヤー無しで接続される双方向化合物半導体部品、第1電力半導体素子、および第2電力半導体素子を含むマルチチップ回路を備える半導体パッケージ。

【請求項8】

前記化合物半導体部品に熱的に結合され、前記電力半導体素子の少なくとも1つを、前記化合物半導体部品に電気的に接続する、少なくとも1つのヒートシンクをさらに備える請求項7に記載のパッケージ。

フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW

(72)発明者 クンツォン フー

アメリカ合衆国 カリフォルニア州 90403 サンタ モニカ フィフティーンズ ストリート 927

(72)発明者 チュワン チャー

アメリカ合衆国 カリフォルニア州 90278 レドンド ビーチ ヴァーアヒーズ アベニュー 1908 アpartment 3

Fターム(参考) 5F136 BA00 BB18 DA44