



(12) 发明专利

(10) 授权公告号 CN 116960189 B

(45) 授权公告日 2024. 10. 22

(21) 申请号 202310821634.2

H01L 29/06 (2006.01)

(22) 申请日 2023.07.05

(56) 对比文件

(65) 同一申请的已公布的文献号

CN 109904154 A, 2019.06.18

申请公布号 CN 116960189 A

CN 102549753 A, 2012.07.04

(43) 申请公布日 2023.10.27

审查员 杨福华

(73) 专利权人 重庆平伟实业股份有限公司

地址 405200 重庆市梁平工业园区

专利权人 重庆大学

(72) 发明人 徐向涛 张澳航 张成方 陈文锁

王航 张力

(74) 专利代理机构 上海光华专利事务所(普通

合伙) 31219

专利代理师 李铁

(51) Int. Cl.

H01L 29/872 (2006.01)


权利要求书1页 说明书4页 附图2页

(54) 发明名称

一种高效肖特基接触超势垒整流器

(57) 摘要

本申请提供一种高效肖特基接触超势垒整流器包括:第一导电类型衬底层;第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;第二导电类型柱状区,其与第一导电类型漂移区并排设置于基底背离所述阴极结构的一侧,其中第一导电类型漂移区与第二导电类型柱状区之间设置有隔离层;第二导电类型体区,其设置于第二导电类型柱状区背离第一导电类型衬底层的一侧,第二导电类型体区完全覆盖第二导电类型柱状区并部分延伸至第一导电类型漂移区;阳极结构,分别接触第二导电类型体区和第一导电类型漂移区;其中,在反向工作状态时,通过第二导电类型柱状区调节整流器内部的电场分布,使得器件的反向击穿电压升高。



1. 一种高效肖特基接触超势垒整流器,其特征在于,包括:

第一导电类型衬底层;

第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;

第二导电类型柱状区,其与所述第一导电类型漂移区并排设置于所述第一导电类型衬底层的一侧,其中所述第一导电类型漂移区与所述第二导电类型柱状区之间设置有隔离层;

第二导电类型体区,其设置于所述第二导电类型柱状区背离所述第一导电类型衬底层的一侧,所述第二导电类型体区完全覆盖所述第二导电类型柱状区并部分延伸至所述第一导电类型漂移区;

阳极结构,分别接触所述第二导电类型体区和所述第一导电类型漂移区;所述阳极结构包括:栅氧化层,其设置于所述第一导电类型漂移区背离所述第一导电类型衬底层的一侧,且所述栅氧化层分别接触所述第一导电类型漂移区和所述第二导电类型体区;第一导电类型多晶硅层,其设置于所述栅氧化层背离所述第一导电类型漂移区的一侧;金属阳极区,其跨接在所述栅氧化层和所述第一导电类型多晶硅层上,所述金属阳极区与所述第二导电类型体区形成肖特基接触;

其中,在正向导通时,所述栅氧化层和所述第二导电类型体区的接触处形成电子导通通道;在反向工作状态时,通过所述第二导电类型柱状区调节整流器内部的电场分布,使得器件的反向击穿电压升高。

2. 根据权利要求1所述的高效肖特基接触超势垒整流器,其特征在于,所述金属阳极区与所述第二导电类型体区之间设置有第二导电类型阳极区,所述金属阳极区与所述第二导电类型体区形成的肖特基接触区域位于所述第二导电类型阳极区与所述栅氧化层之间。

3. 根据权利要求2所述的高效肖特基接触超势垒整流器,其特征在于,所述第二导电类型阳极区的掺杂浓度高于所述第二导电类型体区的掺杂浓度。

4. 根据权利要求1所述的高效肖特基接触超势垒整流器,其特征在于,所述第二导电类型柱状区的掺杂浓度低于所述第二导电类型体区的掺杂浓度。

5. 根据权利要求1所述的高效肖特基接触超势垒整流器,其特征在于,所述第一导电类型衬底层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。

6. 根据权利要求1所述的高效肖特基接触超势垒整流器,其特征在于,所述第一导电类型漂移区与所述栅氧化层之间设置有第一导电类型增强层,所述第一导电类型增强层与所述第二导电类型体区接触。

7. 根据权利要求6所述的高效肖特基接触超势垒整流器,其特征在于,所述第一导电类型增强层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。

8. 根据权利要求1所述的高效肖特基接触超势垒整流器,其特征在于,还包括第一导电类型缓冲层,其设置于所述第一导电类型衬底层与所述第一导电类型漂移区之间,所述第二导电类型柱状区以及所述隔离层分别设置于所述第一导电类型缓冲层背离所述第一导电类型衬底层的一侧。

9. 根据权利要求8所述的高效肖特基接触超势垒整流器,其特征在于,所述第一导电类型缓冲层的掺杂浓度介于所述第一导电类型衬底层的掺杂浓度与所述第一导电类型漂移区的掺杂浓度之间。

一种高效肖特基接触超势垒整流器

技术领域

[0001] 本发明涉及半导体功率器件领域,尤其涉及一种高效肖特基接触超势垒整流器。

背景技术

[0002] 超级势垒整流器(Super Barrier Rectifier,SBR),最早于2007年由美国APD公司工程师提出。SBR由上层金属(metal)作为阳极,下层衬底(N+substrate)连接阴极,在阳极和阴极之间整合并联PN结二极管(PIN)和MOS晶体管来形成整流器件;其正向开启电压可以通过调节MOS栅的阈值电压而灵活的控制,反向耐压和漏电水平利用了PN结反向偏置特性。从而,SBR由于其利用了不同于常规PIN和肖特基二极管(SBD,Schottky barrier diode)器件的工作原理,能够同时获得较低正向导通压降,较小反向漏电水平,较高温度稳定性和较短恢复时间的整流器特性。

[0003] 肖特基接触超势垒整流器(SSBR)是在超级势垒整流器(SBR)基础上进行了改进,SSBR具有常规SBR的优点,并在阳极和阴极之间通过肖特基接触整合并联的PIN二极管和MOS沟道来形成整流器件,其正向开启电压可以通过调节肖特基接触和MOS栅的阈值电压而更加灵活的控制,反向耐压和漏电水平利用了PN结反向偏置特性,直接肖特基接触中的镜像电荷导致的势垒降低效应得到抑制。SSBR由于其利用了不同于常规PIN、SBD和SBR器件的工作原理,能够同时获得低正向导通压降,小反向漏电水平,高温稳定性及较短恢复时间的整流器特性。该SSBR仍然存在正向导通特性以及反向击穿电压较低难以满足应用需求的问题

发明内容

[0004] 鉴于以上现有技术存在的问题,本发明提出一种高效肖特基接触超势垒整流器,主要解决现有的整流器正向导通特性反向击穿电压较低较差的问题。

[0005] 为了实现上述目的及其他目的,本发明采用的技术方案如下。

[0006] 本申请提供一种高效肖特基接触超势垒整流器,包括:第一导电类型衬底层;第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;第二导电类型柱状区,其与所述第一导电类型漂移区并排设置于所述基底背离所述阴极结构的一侧,其中所述第一导电类型漂移区与所述第二导电类型柱状区之间设置有隔离层;第二导电类型体区,其设置于所述第二导电类型柱状区背离所述第一导电类型衬底层的一侧,所述第二导电类型体区完全覆盖所述第二导电类型柱状区并部分延伸至所述第一导电类型漂移区;阳极结构,分别接触所述第二导电类型体区和所述第一导电类型漂移区;其中,在反向工作状态时,通过所述第二导电类型柱状区调节整流器内部的电场分布,使得器件的反向击穿电压升高。

[0007] 在本申请一实施例中,所述阳极结构包括:栅氧化层,其设置于所述第一导电类型漂移区背离所述第一导电类型衬底层的一侧,且所述栅氧化层分别接触所述第一导电类型漂移区和所述第二导电类型体区;第一导电类型多晶硅层,其设置于所述栅氧化层背离所述第一导电类型漂移区的一侧;金属阳极区,其跨接在所述栅氧化层和所述第一导电类型

多晶硅层上,所述金属阳极区与所述第二导电类型体区形成肖特基接触;其中,在正向导通时,所述栅氧化层和所述第二导电类型体区的接触处形成电子导通通道。

[0008] 在本申请一实施例中,所述金属阳极区与所述第二导电类型体区之间设置有第二导电类型阳极区,所述金属阳极区与所述第二导电类型体区形成的肖特基接触区域位于所述第二导电类型阳极区与所述栅氧化层之间。

[0009] 在本申请一实施例中,所述第二导电类型阳极区的掺杂浓度高于所述第二导电类型体区的掺杂浓度。

[0010] 在本申请一实施例中,所述第二导电类型柱状区的掺杂浓度低于所述第二导电类型体区的掺杂浓度。

[0011] 在本申请一实施例中,所述第一导电类型衬底层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。

[0012] 在本申请一实施例中,所述第一导电类型漂移区与所述栅氧化层之间设置有第一导电类型增强层,所述第一导电类型增强层与所述第二导电类型体区接触。

[0013] 在本申请一实施例中,所述第一导电类型增强层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。

[0014] 在本申请一实施例中,高效肖特基接触超势垒整流器还包括第一导电类型缓冲层,其设置于所述第一导电类型衬底层与所述第一导电类型漂移区之间,所述第二导电类型柱状区以及所述隔离层分别设置于所述第一导电类型缓冲层背离所述第一导电类型衬底层的一侧。

[0015] 在本申请一实施例中,所述第一导电类型缓冲层的掺杂浓度介于所述第一导电类型衬底层的掺杂浓度与所述第一导电类型漂移区的掺杂浓度之间。

[0016] 如上所述,本申请提供一种高效肖特基接触超势垒整流器,具有以下有益效果。

[0017] 本申请通过在漂移区设置柱状区,并通过隔离层将柱状区与漂移区隔离开。基于该结构设置可优化整流器内部的电场分布,进而整流器具有更高的反向击穿电压,正向导通压降减小。

附图说明

[0018] 图1为本申请一实施例中高效肖特基接触超势垒整流器的结构剖面图。

[0019] 图2为本申请一实施例中设置有增强层的整流器的剖面图。

[0020] 图3为本申请一实施例中设置有缓冲层的整流器的剖面图。

[0021] 附图标号说明:

[0022] 1-金属阳极区,2-第一导电类型多晶硅层,3-栅氧化层,4-第二导电类型体区,5-第一导电类型漂移区,6-第一导电类型衬底层,7-第二导电类型柱状区,8-第二导电类型阳极区,9-隔离层,10-第一导电类型增强层,11-第一导电类型缓冲层。

具体实施方式

[0023] 以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离

本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。

[0024] 需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。

[0025] 请参阅图1,图1为本申请一实施例中高效肖特基接触超势垒整流器的结构剖面图。该整流器包括:第一导电类型衬底层6、第一导电类型漂移区5、第二导电类型柱状区7、第二导电类型体区4和阳极结构。第一导电类型漂移区5设置于第一导电类型衬底层6的一侧,该第一导电类型衬底层6设置有第一导电类型漂移区5的一侧还设置有第二导电类型柱状区7,其中第二导电类型柱状区7和第一导电类型漂移区5并排设置,且第二导电类型柱状区7和第一导电类型漂移区5通过隔离层9分隔开。第二导电类型体区4设置于第二导电类型柱状区7背离第一导电类型衬底层6的一侧,且第二导电类型体区4经由第二导电类型柱状区7、隔离层9后部分延伸至第一导电类型漂移区5,使得第二导电类型柱状区7和隔离层9被第二导电类型体区4完全覆盖,第二导电类型体区4与第一导电类型漂移区5背离第一导电类型衬底层6的一侧各自露出部分接触面,以基于露出的接触面分别与阳极结构接触。

[0026] 在一实施例中,第一导电类型衬底层6背离第一导电类型漂移区5的一侧还可设置阴极结构,通过阳极结构和阴极结构接入外部电路。

[0027] 在一实施例中,隔离层9可采用氧化层,如二氧化硅等,隔离层9的主要作用是使得第二导电类型柱状区7和第一导电类型漂移区5不发生直接的电接触,在器件处于反向状态时,第二导电类型柱状区7和第一导电类型漂移区5之间会形成电场,进而影响第一导电类型漂移区5的电场分布。在整流器反向工作状态时,第二导电类型柱状区7可改变整流器内部电场分布,利用第二导电类型柱状区7和隔离层9联合优化电场分布,使得整流器的击穿电压增加,正向导通压降减小。其中第一导电类型可以为N型,第二导电类型可以为P型。

[0028] 在一实施例中,阳极结构包括:栅氧化层3、第一导电类型多晶硅层2和金属阳极区1。栅氧化层3设置于第一导电类型漂移区5背离第一导电类型衬底层6的一侧,且栅氧化层3分别接触第一导电类型漂移区5和第二导电类型体区4;第一导电类型多晶硅层2设置于所述栅氧化层3背离第一导电类型漂移区5的一侧;金属阳极区1,其跨接在栅氧化层3和第一导电类型多晶硅层2上,金属阳极区1与第二导电类型体区4形成肖特基接触。栅氧化层3可完全覆盖第一导电类型漂移区5并部分覆盖第二导电类型体区4,第二导电类型体区4剩余接触面与金属阳极区1接触,金属阳极区1由第二导电类型体区4外延到第一导电类型多晶硅层2背离栅氧化层3的表面以形成跨接结构。栅氧化层3作为整流器MOS结构的栅极,第一导电类型衬底层6作为MOS结构的源极,第二导电类型体区4作为MOS沟道,在整流器处于正向导通状态时,会在栅氧化层3和第二导电类型体区4的接触处形成电子导通通道。

[0029] 在一实施例中,整流器中各分层结构的厚度可根据实际应用需求进行设置和调整,示例性地,栅氧化层3的厚度可设置为9纳米。

[0030] 在一实施例中,阳极结构可以为多个,多个阳极结构间隔设置,多个阳极结构的设置便于批量生产制造,可提高整流器制作效率。可具体阳极结构的数量可根据实际应用需求进行设置和调整。

[0031] 在一实施例中,金属阳极区1与第二导电类型体区4之间设置有第二导电类型阳极区8,金属阳极区1与第二导电类型体区4形成的肖特基接触区域位于所述第二导电类型阳极区8与栅氧化层3之间。

[0032] 在一实施例中,第一导电类型衬底层6、第一导电类型漂移区5、第二导电类型柱状区7、第二导电类型体区4以及第二导电类型阳极区8均可采用硅作为主体材料,通过硅掺杂形成对应的分层结构,其中,第二导电类型阳极区8和第二导电类型体区4可通过重掺杂得到,第二导电类型阳极区8的掺杂浓度高于第二导电类型体区4的掺杂浓度。在整流器工作时,由于第二导电类型阳极区8和第二导电类型体区4的掺杂浓度差异,可改变第二导电类型体区4内的电场分布,进而可进一步提升器件反向击穿电压。

[0033] 在一实施例中,第二导电类型柱状区7的掺杂浓度低于第二导电类型体区4的掺杂浓度,第二导电类型柱状区7和第二导电类型体区4可采用高斯掺杂;重掺杂第二导电类型体区4掺杂剂量取 $3.5 \times 10^{13} \text{ cm}^{-2}$;重掺杂第二导电类型阳极区8的掺杂浓度取 $5 \times 10^{19} \text{ cm}^{-3}$ 。在整流器处于反向状态时,第二导电类型柱状区与隔离层9配合可优化器件内部的电场分布,进而使得器件反向击穿电压增加。

[0034] 在一实施例中,第一导电类型多晶硅层2、第一导电类型衬底层6也可通过重掺杂得到,第一导电类型漂移区5可通过轻掺杂得到,以此使得第一导电类型衬底层6的掺杂浓度高于第一导电类型漂移区5的掺杂浓度。示例性地,轻掺杂的第一导电类型漂移区5的掺杂浓度可采用 $5 \times 10^{15} \text{ cm}^{-3}$,重掺杂第一导电类型衬底层6的掺杂浓度取 $5 \times 10^{19} \text{ cm}^{-3}$,各层结构的掺杂浓度也可根据需求进行调整,这里不作限制。

[0035] 请参阅图2,图2为本申请一实施例中设置有增强层的整流器的剖面图。第一导电类型漂移区5与栅氧化层3之间还可设置第一导电类型增强层10,第一导电类型增强层10与第二导电类型体区4接触。其中,第一导电类型增强层10也可采用高斯掺杂,第一导电类型增强层10的掺杂浓度大于第一导电类型漂移区5的掺杂浓度。通过设置第一导电类型增强层10与第二导电类型柱状区7配合可进一步优化器件内部电场分布,使得整流器的反向击穿电压提升。

[0036] 请参阅图3,图3为本申请一实施例中设置有缓冲层的整流器的剖面图。第一导电类型衬底层6与第一导电类型漂移区5之间还可设置第一导电类型缓冲层11。第二导电类型柱状区7以及隔离层9分别设置于第一导电类型缓冲层11背离第一导电类型衬底层6的一侧。其中,第一导电类型缓冲层11的掺杂浓度介于第一导电类型衬底层6的掺杂浓度与第一导电类型漂移区5的掺杂浓度之间。通过设置第一导电类型缓冲层11与第二导电类型柱状区7配合可进一步优化器件内部电场分布,使得整流器的反向击穿电压提升。

[0037] 基于以上技术方案,本申请实施例的高效肖特基接触超势垒整流器相比于现有的肖特基接触超势垒整流器具有更高的击穿电压,且正向导通压降更低。

[0038] 上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。




图1




图2




图3