(12) 特許公報(B2)

(11)特許番号

(24) 登録日 平成24年3月2日 (2012.3.2)

特許第4936914号

(P4936914)

(45) 発行日 平成24年5月23日(2012.5.23)

(19) 日本国特許庁(JP)

(51) Int.Cl.			FΙ		
G 1 1 C	16/02	(2006.01)	G 1 1 C	17/00	611A
G 1 1 C	16/04	(2006.01)	G 1 1 C	17/00	622E
G 1 1 C	16/06	(2006.01)	G 1 1 C	17/00	633D
			G 1 1 C	17/00	641

明小児の奴(1)	22	頁)
----------	----	----

(21) 出願番号 (22) 出願日	特願2007-12941 (P2007-12941) 平成19年1月23日 (2007.1.23)	(73)特許権者	音 000003078 株式会社東芝
(65) 公開番号	特開2008-181582 (P2008-181582A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成20年8月7日(2008.8.7)	(74)代理人	100091351
審査請求日	平成21年3月12日 (2009.3.12)		弁理士 河野 哲
		(74)代理人	100088683
			弁理士 中村 誠
		(74)代理人	100108855
			弁理士 蔵田 昌俊
		(74) 代理人	100075672
			弁理士 峰 隆司
		(74) 代理人	100109830
			弁理士 福原 淑弘
		(74)代理人	100084618
			弁理士 村松 貞男
			最終頁に続く

(54) 【発明の名称】半導体記憶装置

- (57)【特許請求の範囲】
- 【請求項1】

それぞれが電子を注入および放出可能な電極とワード線に接続された制御電極とを有す る複数のメモリセルを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセ ル列を複数備えたメモリセルアレイと、

前記メモリセル列の電流経路の一端に電気的に接続されたビット線と、

前記メモリセル列の電流経路の他端に電気的に接続されたソース線と、

10 前記ビット線毎に設けられて前記センスアンプ回路に電気的に接続され、前記メモリセ ルに書き込むべきデータを保持可能な複数の第1ラッチ回路を備えたデータバッファと、

前記電圧発生回路及び前記データバッファを制御する制御回路と

を具備し、前記制御回路は、

書き込み電圧を発生する電圧発生回路と、

前記複数の第1ラッチ回路に保持された書き込みデータを、各々の前記複数の第1ラッ チ回路に電気的に接続された前記ビット線の複数の前記メモリセルに一括して書き込み、 前記一括して書き込んだ後、前記書き込みデータを前記複数の第1ラッチ回路に再度保

持させ、

前記メモリセルにベリファイ読み出しを行い、前記ベリファイ読み出しによる前記複数 のセンスアンプ回路の読み出しデータと、前記複数の第1ラッチ回路に再度保持させた前

前記ビット線毎に設けられ前記メモリセルに書き込まれたデータを読み出し可能な複数 のセンスアンプ回路を備えたセンスアンプと、

記書き込みデータとが不一致の場合に、

前記保持させた前記書き込みデータを再度前記複数のメモリセルに一括して書き込み、 前記再度保持させた前記書き込みデータを再度前記複数のメモリセルに一括して書き込 む際の書き込み電圧のステップアップ幅の値が、その前の前記複数の前記メモリセルに一 括して書き込む際の書き込み電圧のステップアップ幅の値よりも大きくなるように、かつ 前記再度の複数のメモリセルに一括して書き込む際の書き込み電圧の初期値が、その前 の前記複数の前記メモリセルに一括して書き込む際の書き込み電圧の最大値よりも小さく

なるように、前記電圧発生回路を制御する

ことを特徴とする半導体記憶装置。

【請求項2】

10

それぞれが電子を注入および放出可能な電極とワード線に接続された制御電極とを有す る複数のメモリセルを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセル列を複数備えたメモリセルアレイと、

前記メモリセル列の電流経路の一端に電気的に接続されたビット線と、

前記メモリセル列の電流経路の他端に電気的に接続されたソース線と、

<u>前記ビット線毎に設けられ前記メモリセルに書き込まれたデータを読み出し可能な複数</u> のセンスアンプ回路を備えたセンスアンプと、

<u>前記ビット線毎に設けられて前記センスアンプ回路に電気的に接続され、前記メモリセ</u> ルに書き込むべきデータを保持可能な複数の第1ラッチ回路を備えたデータバッファと、

書き込み電圧を発生する電圧発生回路と、

<u>前記電圧発生回路及び前記データバッファを制御する制御回路と</u>

を具備し、前記制御回路は、

前記複数の第1ラッチ回路に保持された書き込みデータを、各々の前記複数の第1ラッチ回路に電気的に接続された前記ビット線の複数の前記メモリセルに一括して書き込み、

<u>前記一括して書き込んだ後、前記書き込みデータを前記複数の第1ラッチ回路に再度保</u> 持させ、

<u>前記メモリセルにベリファイ読み出しを行い、前記ベリファイ読み出しによる前記複数</u> のセンスアンプ回路の読み出しデータと、前記複数の第1ラッチ回路に再度保持させた前 記書き込みデータとが不一致の場合に、

前記保持させた前記書き込みデータを再度前記複数のメモリセルに一括して書き込み、 前記再度保持させた前記書き込みデータを再度前記複数のメモリセルに一括して書き込 む際の書き込み電圧のステップアップ幅の値が、その前の前記複数の前記メモリセルに一 括して書き込む際の書き込み電圧のステップアップ幅の値よりも大きくなるように、かつ 前記再度の複数のメモリセルに一括して書き込む際の書き込み電圧の初期値が、その前 の前記複数の前記メモリセルに一括して書き込む際の書き込み電圧の初期値と同じである ように、前記電圧発生回路を制御する

ように、前記電圧先生回応を制御する

ことを特徴とする半導体記憶装置。

【請求項3】

前記データバッファは、前記ビット線毎に設けられて前記複数の第1ラッチ回路に電気 的に接続され、書き込みデータを保持可能な複数の第2ラッチ回路を更に備える

40

50

ことを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項4】

前記制御回路は、前記再度保持させた前記書き込みデータを再度前記複数のメモリセル に一括して書き込む際の書き込み電圧の最大値が、その前の前記複数の前記メモリセルに 一括して書き込む際の書き込み電圧の最大値よりも小さくなるように前記電圧発生回路を 制御する

ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。

【請求項5】

前記メモリセルアレイは、前記メモリセルのそれぞれに多ビットのデータを記録することが可能な領域として構成されていること

ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体記憶装置。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、半導体記憶装置に関し、例えば、NAND型フラッシュメモリ等に適用されるものである。

【背景技術】

【0002】

従来、例えば、NAND型フラッシュメモリでは、製造プロセスにおけるメモリセルの 加工形状あるいは製造時の熱プロセスなどにより、個々のメモリセル間に書き込み特性の ばらつきが存在する。NAND型フラッシュメモリの読み出し動作(read)は、選択され たNANDストリング内の読み出し非選択セルに対してもパス電位(Vpass)を与える。 このため、上記特性のばらつきが存在した上であっても、全てのセルの書き込み電圧(V pgm)を読み出し電圧(Vread)以下に精度良く制御する必要がある。

【 0 0 0 3 】

NAND型フラッシュメモリは、書き込み特性の上記ばらつきを抑制するために、通常 、メモリセル毎(ビット毎)にベリファイ(Verify)書き込みを行う。このベリファイ(Verify)書き込みは、まず、書き込み動作を行った後に、所定の閾値電圧Vthに達したか どうかをメモリセル毎(ビット毎)に、判定するベリファイ読み出し(Verify Read)を 行う。続いて、ベリファイ読み出しにより、書き込み不十分と判定がされたメモリセルに 限り、再びベリファイ書き込みを行う。ベリファイ書き込みは、先に行ったベリファイ書 き込み動作に対して書き込みパルスの電圧を所定の値だけ増加させて行う(ステップアッ プ書き込み)。

【0004】

上記ベリファイ読み出しは、非選択セルにはパス電位を与え、かつ選択セルに判定電位 を与える。この結果、所定のセル電流が流れた場合、メモリセルに書き込まれたデータを 例えば"0"と判定する。

【 0 0 0 5 】

この時のセル電流は、周辺回路の内部抵抗、ビット線抵抗、ビット線コンタクト抵抗、 NANDストリングの拡散層抵抗、非選択セルのチャネル抵抗、ソース線コンタクト抵抗 30 、ソース線抵抗、など種々の寄生抵抗の影響を受ける。このうち、ソース線の寄生抵抗に 起因するソース線ノイズの影響が大きい。

[0006]

ソース線ノイズは、ソース線に流れる電流の変化により発生する。また、ソース線ノイ ズは、1つのページをアクセスした場合、セルの閾値電圧に応じてセル電流が変化するた め、その大きさが周囲のセルの閾値電圧Vthのパターンに依存して変動する。したがって 、周囲のセルの閾値電圧Vthが変動すると、当該セルの読み出し閾値電圧Vthも変動して しまう。

【0007】

ソース線ノイズの影響が特に顕著に現れるのは、データ書き込み初期であって、書き込 40 みの早いセルが書き込みの遅いセルの閾値電圧Vthがまだ低い(セル電流が多い)状態で ベリファイ読み出し(Verify Read)される場合である。この場合、ベリファイ読み出し (Verify Read)時にはソース線の電位降下が大きく、当該セルの閾値電圧Vthは、高く 見える状態で判定されるため、ベリファイ電圧を満たしたセルであると誤判定されてしま う。

[0008]

一方、書き込みが終了に近づくと、ページ内の全てのセルの閾値電圧が所定の閾値電圧 に近づいている。このため、ソース線の電位降下が減少しており、ソース線ノイズの影響 は少なく、ベリファイ電圧に近づいて各セルの閾値電圧が判定される。このような書き込 み動作の場合、上記誤判定されたセル(書き込みの早いセル)は、ベリファイ電圧を満た

50

10

さないこととなる。この結果、セルに設定された閾値電圧が所定の閾値電圧より低くなり 、読み出しマージンが低減してしまう。

(4)

[0009]

上記のように、従来の半導体記憶装置は、読み出しマージンが低減するという問題があった。

[0010]

この出願の発明に関連する文献公知発明としては、次のような特許文献1がある。この 特許文献1には、メモリセルの共通ソース線の電位の浮きに起因する書き込み不良の防止 に関する半導体記憶装置が記載されている。

【特許文献1】特開2000-48582号公報

【発明の開示】

【発明が解決しようとする課題】

[0011]

この発明は、読み出しマージンを増大できる半導体記憶装置を提供する。

【課題を解決するための手段】

【0012】

この発明の一態様によれば、それぞれが電子を注入および放出可能な電極とワード線に 接続された制御電極とを有する複数のメモリセルを含み、前記複数のメモリセルの電流経 路が直列接続されたメモリセル列を複数備えたメモリセルアレイと、前記メモリセル列の 電流経路の一端に電気的に接続されたビット線と、前記メモリセル列の電流経路の他端に 電気的に接続されたソース線と、前記ビット線毎に設けられ前記メモリセルに書き込まれ たデータを読み出し可能な複数のセンスアンプ回路を備えたセンスアンプと、前記ビット 線毎に設けられて前記センスアンプ回路に電気的に接続され、前記メモリセルに書き込む べきデータを保持可能な複数の第1ラッチ回路を備えたデータバッファと、書き込み電圧 を発生する電圧発生回路と、前記電圧発生回路及び前記データバッファを制御する制御回 路とを具備し、前記制御回路は、前記複数の第1ラッチ回路に保持された書き込みデータ を、各々の前記複数の第1ラッチ回路に電気的に接続された前記ビット線の複数の前記メ モリセルに一括して書き込み、前記一括して書き込んだ後、前記書き込みデータを前記複 数の第1ラッチ回路に再度保持させ、前記メモリセルにベリファイ読み出しを行い、前記 ベリファイ読み出しによる前記複数のセンスアンプ回路の読み出しデータと、前記複数の 第1ラッチ回路に再度保持させた前記書き込みデータとが不一致の場合に、前記保持させ た前記書き込みデータを再度前記複数のメモリセルに一括して書き込み、前記再度保持さ せた前記書き込みデータを再度前記複数のメモリセルに一括して書き込む際の書き込み電 圧のステップアップ幅の値が、その前の前記複数の前記メモリセルに一括して書き込む際 の書き込み電圧のステップアップ幅の値よりも大きくなるように、かつ前記再度の複数の メモリセルに一括して書き込む際の書き込み電圧の初期値が、その前の前記複数の前記メ モリセルに一括して書き込む際の書き込み電圧の最大値よりも小さくなるように、前記電 圧発生回路を制御する半導体記憶装置を提供できる。

この発明の一態様によれば、それぞれが電子を注入および放出可能な電極とワード線に 接続された制御電極とを有する複数のメモリセルを含み、前記複数のメモリセルの電流経 路が直列接続されたメモリセル列を複数備えたメモリセルアレイと、前記メモリセル列の 電流経路の一端に電気的に接続されたビット線と、前記メモリセル列の電流経路の他端に 電気的に接続されたソース線と、前記ビット線毎に設けられ前記メモリセルに書き込まれ たデータを読み出し可能な複数のセンスアンプ回路を備えたセンスアンプと、前記ビット 線毎に設けられて前記センスアンプ回路に電気的に接続され、前記メモリセルに書き込む べきデータを保持可能な複数の第1ラッチ回路を備えたデータバッファと、書き込み電圧 を発生する電圧発生回路と、前記電圧発生回路及び前記データバッファを制御する制御回 路とを具備し、前記制御回路は、前記複数の第1ラッチ回路に保持された書き込みデータ を、各々の前記複数の第1ラッチ回路に電気的に接続された前記ビット線の複数の前記メ モリセルに一括して書き込み、前記一括して書き込んだ後、前記書き込みデータを前記複

20

10

数の第1ラッチ回路に再度保持させ、前記メモリセルにベリファイ読み出しを行い、前記 ベリファイ読み出しによる前記複数のセンスアンプ回路の読み出しデータと、前記複数の 第1ラッチ回路に再度保持させた前記書き込みデータとが不一致の場合に、前記保持させ た前記書き込みデータを再度前記複数のメモリセルに一括して書き込み、前記再度保持さ せた前記書き込みデータを再度前記複数のメモリセルに一括して書き込む際の書き込み電 Eのステップアップ幅の値が、その前の前記複数の前記メモリセルに一括して書き込む際 の書き込み電圧のステップアップ幅の値よりも大きくなるように、かつ前記再度の複数の メモリセルに一括して書き込む際の書き込み電圧の初期値が、その前の前記複数の前記メ モリセルに一括して書き込む際の書き込み電圧の初期値と同じであるように、前記電圧発 生回路を制御する半導体記憶装置を提供できる。

10

【発明の効果】

【0013】

この発明によれば、読み出しマージンを増大できる半導体記憶装置が得られる。 【発明を実施するための最良の形態】

[0014**]**

以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては 、全図にわたり共通の部分には共通の参照符号を付す。

[0015]

[第1の実施形態]

< 1 . 構成例(NAND型フラッシュメモリ)>

20

まず、図1および図2を用いて、この発明の第1の実施形態に係る半導体記憶装置の構成例を説明する。図1および図2は、この実施形態に係る半導体記憶装置として、NAN D型フラッシュメモリ10を示すブロック図である。この実施形態では、半導体記憶装置 の一構成例のとして、NAND型フラッシュメモリを例に挙げて、以下説明する。

【0016】

図1に示すように、この実施形態に係るNAND型フラッシュメモリ10は、制御信号 及び制御電圧発生回路11、メモリセルアレイ12、ロウデコーダ13、カラムデコーダ 14、データ入出力端子15、ビット線制御回路17を備えている。

【0017】

図2に示すように、制御信号及び制御電圧発生回路11は、電圧発生回路21および制 30 御回路22を備え、メモリセルアレイ12、ロウデコーダ13、ビット線制御回路17を 制御するように構成されている。制御信号及び制御電圧発生回路11は、例えば、制御信 号入力端子(図示せず)に電気的に接続され、例えば、ホスト機器から制御信号入力端子 を介して入力される制御信号ALE(アドレス・ラッチ・イネーブル)等によって制御さ れる。

[0018]

電圧発生回路21は、制御回路22の制御に従い、書き込み電圧Vpgm等の所定の電圧 を発生するように構成されている。

[0019]

制御回路22は、電圧発生回路21及びビット線制御回路17を制御するように構成さ ⁴⁰ れている。

[0020]

ビット線制御回路17は、センスアンプ18とデータバッファ20により構成されている。センスアンプ18は、ビット線BL0~BLm+1にそれぞれ接続された複数のセンスアンプ回路S/Aにより構成されている。

[0021]

データバッファ20は、各センスアンプ回路S/Aに接続された複数の第1ラッチ回路 D1により構成されている。

【0022】

カラムデコーダ14は、ビット線制御回路17に接続されている。カラムデコーダ14 50

は、データ入出力端子15から入力された書き込みデータを、データバッファ20中の所 定の第1ラッチ回路D1に供給するように構成されている。 【0023】

メモリセルアレイ12は、複数のブロック(…, Block n-1, Block n, Block n+1,…) により構成されている。例えば、各ブロック(…, Block n-1, Block n, Block n+1,…) は、1つのメモリセルトランジスタMT0~MTm+1に1ビットのデータを記録すること が可能なSLC(Single Level Cell)領域として構成された2値NAND型フラッシュ メモリである。また、後述する第3の実施形態に示すように、上記各のブロック(…, Bl ock n-1, Block n, Block n+1,…)が1つのメモリセルトランジスタMT0~MTm+1に 多ビットのデータを記録することが可能なMLC(Multi Level Cell)領域として構成さ れた多値NAND型フラッシュメモリである場合であってもよい。

【0024】

本例の場合、ブロックBlock nは、32本のワード線WL0~WL31とm+2本のビット線BL0~BLm+1との交差位置にマトリクス状に配置された複数のメモリセルトランジスタMT0~MTm+1を備えている。

[0025]

メモリセルトランジスタMT0~MTm+1のそれぞれは、半導体基板(例えば、P型シ リコン基板)上に設けられたトンネル絶縁膜、トンネル絶縁膜上に設けられた浮遊電極F G、浮遊電極FG上に設けられたゲート間絶縁膜、ゲート間絶縁膜上に設けられた制御電 極CGを備えた積層構造である。各行に配置されたメモリセルトランジスタMT0~MT m+1の制御電極CGは、ワード線WL0~WL31のいずれかに共通接続されている。 【0026】

20

30

10

各ワード線WL0~WL31にそれぞれ接続された複数のメモリセルトランジスタMT 0~MTm+1は、1ページを構成する。例えば、図2中の破線で示すワード線WL2に接 続された複数のメモリセルトランジスタMT0~MTm+1は、1ページ(PAGE2)を構成 する。

【0027】

各列に配置されたメモリセルトランジスタは、電流経路であるソース / ドレインを共有し、それぞれの電流経路の一端および他端が直列接続され、NANDセル列(メモリセル列)19は、32 例)19を構成している。本例において、NANDセル列(メモリセル列)19は、32 個接続するように配置されている。NANDセル列(メモリセル列)19は、選択トラン ジスタST1、ST2により選択される。

[0028]

選択トランジスタST1のゲートはセレクトゲート線SGDに共通接続され、選択トランジスタST2のゲートはセレクトゲート線SGSに共通接続されている。選択トランジスタST1のドレインは、ビット線BL0~BLm+1のいずれかに接続されている。選択 トランジスタST2のソースは、ソース線SRCに接続されている。

【0029】

ソース線SRCは、ビット線方向(カラム方向)に隣接するブロックBlockで共有され ている。例えば、図示するソース線SRCは、ブロックBlock nとブロックBlock n+1とで 40 共有される。

【 0 0 3 0 】

尚、列に配置されたメモリセルトランジスタの個数は、本例の32個に限らず、例えば、8個、16個等それ以上であっても良い。また、選択トランジスタST1、ST2は、 NANDセル列19を選択できる構成であれば、選択トランジスタST1、ST2のいず れか一方のみが設けられていても良い。

【0031】

また、上記1ページ(PAGE)ごとにデータを書き込み、読み出しを行うため、ページ(PAGE)は書き込み単位および読み出し単位である。消去動作は、ブロックBlock n単位で 一括して行う。即ち、ブロックBlock n-1~Block n+1内の全ての制御電極CGに消去電圧 Veraを印加して浮遊電極 F G 中の電子を半導体基板中に放出することにより行う。 【 0 0 3 2 】

ロウデコーダ13は、メモリセルアレイ12に電気的に接続され、メモリセルアレイ12中のワード線WL0~WL31を選択し、選択したワード線WL0~WL31に読み出し、書き込みあるいは消去に必要な電圧を印加するように構成されている。本例の場合、ロウデコーダ13は、転送ゲート線TGにゲートが共通接続されたトランスファゲートトランジスタTGTD、TGTSは、セレクトゲート線SGS、SGDに接続されている。転送トランジスタTR0~TR31は、各ワード線WL0~WL31に、消去電圧Vera、書き込み電圧Vpgm等の所定の電圧を転送するように構成されている。

ビット線制御回路17は、ビット線BL0~BLm+1を介してメモリセルアレイ12中 のメモリセルトランジスタMT0~MTm+1のデータを読み出したり、ビット線BL0~ BLm+1を介してメモリセルトランジスタMT0~MTm+1の状態を検出したり、ビット線 BL0~BLm+1を介してメモリセルトランジスタMT0~MTm+1に書き込み電圧を印加 してメモリセルトランジスタMT0~MTm+1に書き込みを行なうように構成されている

【0034】

各第1ラッチ回路D1は、カラムデコーダ14から供給される書き込みデータを保持す る。また、各第1ラッチ回路D1は、センスアンプ18により読み出されたメモリセルト ²⁰ ランジスタMT0~MTm+1からのデータを保持する。データバッファ20の各第1ラッ チ回路D1に保持されたデータは、カラムデコーダ14を介してデータ入出力端子15か ら外部へ出力される。

【0035】

< 2 . 書き込み動作 >

次に、この実施形態に係る半導体記憶装置の書き込み動作について、図3乃至図15を 用いて説明する。以下、この説明では、図3のフロー図に則して説明する。本例では、メ モリセルアレイ12中の破線で示す1ページ(PAGE2)を書き込む場合を一例に挙げて説 明する。

[0036]

(ステップST1(書き込みデータロード))

まず、図3および図4に示すように、カラムデコーダ14は、入出力端子15から入力 された書き込みデータ(ページデータ)を第1ラッチ回路D1のいずれかに取り込むよう にデータバッファ20を制御する(データロード(data load))。

【0037】

(ステップST2(ベリファイ書き込み))

続いて、図5に示すように、制御回路22は、第1ラッチ回路D1中の書き込みデータ に従って電圧発生回路21に所定の書き込み電圧Vpgm等を発生させ、ページPAGE2のメ モリセルトランジスタMT0~MTm+1にデータ書き込みを行う。より具体的には、制御 回路22は、選択NANDセル列19の非選択セルに対してパス電位(Vpass)を印加し て、NANDセル列19の電流経路を導通させるように制御する。続いて、制御回路22 は、ページPAGE2中の書き込みセルMT0、MTmの制御電極CGに書き込み電圧Vpgmを 印加し、書き込みセルMT0、MTmの浮遊電極FGに電子を注入する("0"書き込み)ように制御する。

[0038]

ここで、個々のメモリセルトランジスタMT0~MT m+1間には、製造プロセスにおけるセル形状あるいは製造工程時の熱プロセス等の変動要因により、書き込み特性のばらつきが存在する。そのため、このページPAGE2中の書き込みセルMT0~MTm+1のうちでも、書き込みの早いセル群MTfast(例えば、ここではメモリセルトランジスタMT0)と、書き込みの遅いセル群MTlate(例えば、ここではメモリセルトランジスタMTm)

30

10

とが存在する。

【0039】

続いて、ページPAGE 2 のページデータを一括して読み出すベリファイ読み出し(Verify Read)を行う。図 6 に示すように、この書き込みの初期においては、前述したように、 ソース線ノイズが大きいため、センスアンプ回路 S / A により測定される閾値分布 2 5 は 、実際の閾値分布 2 6 よりもその閾値電圧 V thが大きく測定される。

【0040】

そのため、書き込みの早いセル群MTfast(MT0)の閾値電圧は、書き込みの初期に おいて、ベリファイ電圧Vverifyを超えた(既に書き込みが終了している)ものと誤判定 される。このため、書き込みの早いセル群MTfast(MT0)に対しては、ベリファイ書¹⁰ き込み動作は行われない。

【0041】

一方、ステップST2の初期の際において、書き込みの遅いセル群MTlate(メモリセルトランジスタMTm)の閾値電圧は、まだベリファイ電圧Vverifyを超えておらず、まだ書き込みが終了していないと判定される。

[0042]

そのため、続いて、図7に示すように、書き込みの遅いセル群MTlate(MTm)に対しては、所定のベリファイ電圧Vverifyに達するまで、上記と同様のベリファイ書き込み およびベリファイ読み出しを繰り返し行う。具体的には、上記のように、センスアンプS /Aにページデータを一括して読み出すベリファイ読み出しを行い、所定のベリファイ電 圧Vverifyに達したかどうかをビット毎に判定する。書き込み不十分との判定がされたビ ットのみに上記ベリファイ書き込みを行う。このベリファイ書き込みの際には、先のデー タ書き込みの際の書き込み電圧Vpgmのパルスの電圧を所定の値だけ増加させたステップ アップ幅のある電圧 Vpgmをさらに加えた書き込み電圧(Vpgm+ Vpgm)を印加して 行う。このベリファイ書き込みの際の書き込みパルスの電圧をどの位増加させるかは、最 終的に得られる閾値Vthの分布幅の広さと、すべてのメモリセルトランジスタMTの書き 込みを終了させるまでの時間とに関係し、必要に応じたパラメータにより決定される。 【0043】

しかし、この書き込み終了の際には、ソース線ノイズが小さいため、センスアンプ回路 S/Aにより測定される閾値分布は、実際の閾値分布とほぼ一致する。その結果、書き込 30 みの遅いセル群MTlate(MTm)の閾値電圧は、所定のベリファイ電圧Vverifyを超え たものとして正確に判定される。よって、書き込みの遅いセル群MTlate(MTm)は、 ソース線ノイズの影響が小さいから、上記書き込みの早いセル群MTfast(MT0)のよ うな誤判定は生じにくい。

[0044]

このようなベリファイ書き込みおよびベリファイ読み出しを繰り返し、ページPAGE 2 を 所定の閾値分布とする。しかし、図 7 に示すように、書き込みの早いセル群 M T fast (M T 0)は、ソース線ノイズにより、誤判定されており、まだベリファイ電圧 V verifyを満 たしていない。

【0045】

< ソース線ノイズについて >

40

20

次に、上記書き込み動作(ステップST2)のベリファイ読み出しの際に発生するソース線ノイズについて、図8乃至図12を用いてより詳細に説明する。

【0046】

このソース線ノイズは、主にソース線SRCの配線抵抗の寄生容量に起因するため、ソース線SRCに流されるセル電流の多少により変動する。結果として、このソース線ノイズは、ベリファイ読み出しの際に、センスアンプ回路S/Aの判定において、書き込みの早いセル群MTfast(MT0)の閾値電圧Vthが大きくなるように作用する。 【0047】

即ち、図8に示すように、上記ステップST2の初期の際のベリファイ読み出し時には 50

(8)

10

20

40

、まずビット線 B L 0 ~ B L m+1に所定の電圧を印加して充電を行なう。続いて、 N A N D セル列 1 9 中の非選択セルにパス電位(V pass)を印加し、ページPAGE 2 中の選択セル M T 0 ~ M T m+1の制御電極 C G に判定電圧を印加する。続いて、選択セル M T 0 ~ M T m +1の電流経路のセル電流をビット線 B L 0 ~ B L m+1に放電し、ビット線 B L 0 ~ B L m+1 の電圧が、所定の判定電圧 V senseを超えるか否かにより行われる。

【0048】

例えば、このST2の初期であるベリファイ読み出しの際の、ビット線BL0~BLm+ 1電圧は、図9のように示される。図示するように、時刻t1乃至t2の間において、センスアンプ回路S/Aがビット線BL0~BLm+1の電圧降下を測定することで、メモリセルトランジスタMT0~MTm+1が書き込み終了か否かを判定する。

【0049】

ここで、この際においては、周囲のメモリセルMT1~MTm+1の書き込みが終了して いないため、閾値電圧Vthがまだ低く、セル電流IMTO~IMTm+1が多い状態でベリファイ 読み出しがされている。そのため、ソース線SRCには、多くのセル電流IMTO~IMTm+1 が流れ込み、大きなソース線ノイズが発生するため、ソース線SRCの電圧が大きく上昇 する。

【 0 0 5 0 】

そのため、図9に示すように、書き込みの早いセル群MTfast(MT0)が判定される 実線0データビット線電圧VBL"0" ´は、ソース線ノイズによるソース線SRCの電圧 31が大きく上昇することに伴って上昇し、その結果、判定電圧Vsenseを超える。従っ て、書き込みの早いセル群MTfast(MT0)は、本来未書き込みであるにもかかわらず 、センスアンプ回路S/Aにより書き込み終了であると誤判定されてしまう。

【0051】

その後、図8に示すように、書き込みの早いセル群MTfast(MT0)に接続されたセンスアンプ回路S/Aの値は、書き込み終了として反転("0" "1")される。そのため、以後、書き込みの早いセル群MTfast(MT0)に対しては、ベリファイ書き込みは行われない。

【0052】

一方、続いて、図10に示すように、書き込み動作終了時(ステップST終了時)には、書き込みの遅いセル群MTIate(MTm)は、周囲のセルMT0~MTm+1の書き込みが ³⁰ 終了した状態でベリファイ読み出しされる。

【 0 0 5 3 】

そのため、この際においては、周囲のメモリセルMT0~MTm+1の書き込みが終了しているため、閾値電圧Vthが高く、セル電流IMTO~IMTm+1が少ない状態でベリファイ読み出しがされている。よって、ソース線SRCには、少ないセル電流IMTO~IMTm+1が流れ込み、大きなソース線ノイズは発生せず、ソース線SRCの電圧の上昇幅は少ない。 【0054】

そのため、図11に示すように、書き込みの遅いセル群MT late(MTm)は、ソース 線ノイズによりソース線SRCの電圧が大きく上昇することはないから、実線0データビ ット線電圧 VBL "0"により判断され、センスアンプ回路S/Aによる誤判定はなされな い。

【 0 0 5 5 】

一方、この際においてベリファイ読み出しを行うと、書き込みの早いセル群MTfast(MT0)は、破線実線0データビット線電圧VBL"0" から実線0データビット線電圧 VBL"0"により判断されるため、まだ書き込みが終了していないと判断される。

【0056】

そのため、以下のステップST3乃至ST5に従った(ソース線ノイズ用)追加書き込 みを行い、読み出しマージンを増大させる。

【0057】

尚、上記のように、ソース線ノイズの大きさは、上記セル電流IMTO~IMTm+1の値によ 50

り変動する。即ち、ソース線ノイズは、どの位のセル電流 IMT0~ IMTm+1が流れ込むかに よって、電圧降下の値が決定される。そのため、ソース線ノイズの大きさによるソース線 電圧31の上昇幅は、周囲のメモリセルトランジスタMT0~MTm+1の書き込みデータ パターンに依存する。このソース線ノイズの大きさを決定するメモリセルトランジスタM T0~MTm+1の書き込みデータパターンは、外部のアドレス等により決定されるもので ある。よって、ソース線ノイズの大きさは、事前に予測することが困難なものである。 【0058】

(10)

(ステップST3(書き込みデータ再ロード(reload)))

続いて、図12に示すように、ステップST3の際に制御回路22は、入出力端子15 から再び書き込みデータ(ページデータ)を第1ラッチ回路D1のそれぞれに取り込むよ 10 うにデータバッファ20を制御する(reload)。

【0059】

(ステップST4(ベリファイ読み出し(Verify Read1))

続いて、図13に示すように、ステップST4の際に、上記と同様のベリファイ読み出 しを行う。例えば、ページPAGE2のメモリトランジスタMT0~MTm+1の書き込みデー タをセンスアンプS/Aにそれぞれ読み出し、ベリファイ読み出しを行う。

[0060]

そして、読み出された閾値電圧 V thが、所定のベリファイ電圧 V verifyを満たす場合に は、以後の(ソース線ノイズ用)追加書き込み(ST5)を行うことなく、この書き込み 動作を終了する。これは、ソース線ノイズの大きさによるソース線電圧31の上昇幅は、 周囲のメモリセルトランジスタMT0~MTm+1の書き込みデータパターンに依存する。 そのため、書き込みデータパターンによっては、書き込みの早いセル群MTfast(MT0)であっても、誤判定がなされない場合があるためである。

[0061]

一方、読み出された閾値電圧 V thが、上記のソース線ノイズにより、所定のベリファイ 電圧 V ver i fyを満たさない場合には、以下の(ソース線ノイズ用)追加書き込み(ST5)を行う。本例の場合には、書き込みの早いセル群 M T fast(M T 0)のデータを読み出 したセンスアンプS / A の値"1"と、上記ステップST3の際にリロードした第1ラッ チ回路 D 1 の値"0"とが不一致である。そのため、ベリファイ電圧 V ver i fyを満たさな い。

[0062]

(ステップST5(ソース線ノイズ用追加書き込み(Verify Write2)))

続いて、図14に示すように、制御回路22は、ステップST3の際の第1ラッチ回路 D1中の再度取り込んだ書き込みデータに従って、電圧発生回路21の電圧値を制御し、 上記と同様のページPAGE2のメモリセルトランジスタMT0~MTm+1に一括して追加の ベリファイ書き込みを行う。続いて、同様のベリファイ読み出しを行う。このように、ペ ージPAGE2のメモリセルトランジスタMT0~MTm+1がベリファイ電圧を満たすまで、 追加のベリファイ書き込みおよびベリファイ読み出しを繰り返す。

【 0 0 6 3 】

その結果、図14中に破線で示す書き込みの早いセルMTfast(MT0)の閾値電圧V 40 thを増大でき、所定のベリファイ電圧Vverifyを満たした閾値電圧にすることができる。 【0064】

加えて、図15に示すように、この追加書き込み(ステップST5)の際には、上記ベ リファイ書き込み(ステップST2)の際よりも、書き込み電圧Vpgmの最大値Vpgm_max ´(またはパルス印加回数)を低減することができる(最大電圧値Vpgm_max ´ < 最大電 圧値Vpgm_max)。そのため、この追加書き込み(ステップST5)の際に必要な書き込 み時間は、上記ベリファイ書き込み(ステップST2)の際よりも低減することできる。 よって、この追加書き込み(ステップST5)による書き込み動作の増大時間を最小限と することができる。例えば、本例の場合、この追加書き込み(ステップST5)の際の書 き込み電圧の最大値Vpgm_max ´ (パルス印加回数)は、上記ベリファイ書き込み(ステ 30

ップST2)の際の書き込み電圧の最大値 V pgm max (パルス印加回数) に比べ、1/3 ~1/2程度とすることができる。

[0065]

これは、上記のように、ソース線ノイズの影響は、書き込みの早いセル群MTfast(本 例では、MT0)により顕著であるところ、上記セル群MTfast(本例では、MT0)は 書き込みが早いからである。一方、書き込みの遅いセル群MTlate(本例では、MTm) は書き込み特性が遅いため、書き込みの遅いセル群MTlate(MTm)の閾値分布Vthの 移動は少ない。その結果、書き込みの早いセル群MTfast(MT0)の閾値分布のみ所定 のベリファイ電圧Vverifyを満たすように移動することができ、且つこの追加書き込みS T5における閾値分布Vthの全体の移動は少なくできるため、信頼性が低減することを防 止することができる。

10

20

[0066]

< 3 . この実施形態に係る効果 >

この実施形態に係る半導体記憶装置によれば、少なくとも下記(1)乃至(3)の効果 が得られる。

[0067]

(1) ソース線ノイズが発生した場合であっても、読み出しマージンを増大できる。 上記のように、この実施形態に係る半導体記憶装置は、制御回路22を備えている。こ の制御回路22は、複数の第1ラッチ回路D1に保持された(ST1)書き込みデータを 、各々の複数の第1ラッチ回路D1に電気的に接続された前記ビット線BL0~BLm+1 の複数の前記メモリセルMT0~MTm+1に一括して書き込む(ST2)。続いて、一括 して書き込んだ後、書き込みデータを複数の第1ラッチ回路D1に再度保持させる(ST 3)。続いて、メモリセルMT0~MTm+1にベリファイ読み出しを行い、ベリファイ読 み出しによる複数のセンスアンプ回路D1の読み出しデータと、複数の第1ラッチ回路に 再度保持させた書き込みデータとが不一致の場合(ST5)に、保持させた書き込みデー タを再度複数のメモリセルMT0~MTm+1に一括して書き込むことができる(ST6)

[0068]

そのため、図14に示したように、ソース線ノイズにより誤って判定された書き込みの 30 早いセルMTfast(本例では、MT0)の閾値電圧Vthを増大でき、所定のベリファイ電 圧Vverifyを満たした閾値電圧にすることができる。

【0069】

結果、図16に示すように、ソース線ノイズに起因したノイズ電圧 Vno1を除去した 状態で、ページ読み出し動作(read)を行うことができるため、読み出しマージン電圧を 、マージン電圧 Vm1からマージン電圧 Vm1´まで増大することができる。

[0070]

例えば、本例のように、メモリセルアレイ12が2値NAND型フラッシュメモリとし て構成された場合、読み出しマージンの増大率は、ノイズ電圧値 Vno1/マージン電圧 値 Vm ´となり、10%程度となる。

[0071]

一方、後述する第3の実施形態に示すように、メモリセルアレイ12が多値NAND型 フラッシュメモリとして構成された場合は、閾値分布間のマージン電圧がより狭くなるが 、ノイズ電圧 Vno1の大きさは変わらないから、読み出しマージンの増大率をより大き くすることができる。

[0072]

ここで、上記ソース線ノイズによるソース線SRCの電圧上昇31の大きさは、ページ のメモリセルトランジスタMT0~MTm+1の書き込みデータパターンに依存するため、 予測困難なものである。よって、ソース線ノイズが発生した場合であっても読み出しマー ジンを増大させるためには、本例のような追加書き込み動作(ST5)を行うことが有効 となる。

50

[0073]

また、メモリセルトランジスタMT0~MTm+1の微細化とメモリセルアレイ12の大 容量化に伴い、同一ページに配置されるセルの数は増加し、かつソース線電位が上昇した 場合のセルの閾値電圧Vth上昇(バックバイアス効果)の影響は次第に拡大している。そ のため、メモリセルトランジスタMT0~MTm+1の微細化とメモリセルアレイ12の大 容量化に伴い、今後かかるソース線ノイズの影響が増大すると思われる。

【 0 0 7 4 】

(2)追加書き込み(ステップST5)の書き込み時間を低減できる。

加えて、図15に示したように、この追加書き込み(ステップST5)の際には、上記 ベリファイ書き込み(ステップST2)の際よりも、書き込み電圧Vpgmの最大値Vpgm_m 10 ax ´(印加回数)を低減することができる。そのため、この追加書き込み(ステップST 5)の際に必要な書き込み時間を低減することができる。よって、この追加書き込み(ス テップST5)により増大する、書き込み動作全体の時間の増大を最小限とすることがで きる。

【0075】

これは、上記のように、ソース線ノイズの影響は、書き込みの早いセル群MTfast(MT0)により顕著であるところ、上記セル群MTfast(MT0)は書き込みが早いからで ある。一方、書き込みの遅いセル群MTlate(MTm)は書き込み特性が遅いため、書き 込みの遅いセル群MTlate(MTm)の閾値分布Vthの移動は少ない。その結果、書き込 みの早いセル群MTfast(MT0)の閾値分布のみ所定のベリファイ電圧Vverifyを満た すように移動することができ、且つこの追加書き込みST5における閾値分布Vthの全体 の移動は少なくできるため、信頼性が低減することを防止することができる。

20

[0076]

(3) 製造コストの低減に対して有利である。

上記ソース線ノイズを低減しようとする場合、例えば、ソース線SRCに抵抗値を低減 するための裏打ち等を行えばよいとも思われる。しかし、ソース線SRCに抵抗値を低減 するための裏打ち等を行うためには、別途そのための製造プロセスが発生し、製造コスト が増大する。

【0077】

本例の場合には、ソース線に対してかかる裏打ち等を行う必要がないため、別途新たな ³⁰ 製造プロセスを何ら発生させることなく、ソース線ノイズを低減することができるため、 製造コストの低減に対して有利である。

[0078]

[第2の実施形態(データラッチ回路を更に備える一例)]

次に、第2の実施形態に係る半導体記憶装置について、図17乃至図19を用いて説明 する。この実施形態は、第2ラッチ回路D2を更に備える一例に関するものである。この 説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。

[0079]

<構成例>

図示するように、第2の実施形態に係る半導体記憶装置は、データバッファ20が第2 ⁴⁰ ラッチ回路D2を更に備えている点で上記第1の実施形態と相違している。

【0080】

第2ラッチ回路D2のそれぞれは、入力がカラムデコーダ14に電気的に接続され、出力が第1ラッチ回路D1の入力に接続されている。

[0081]

<書き込み動作>

次に、この実施形態に係る半導体記憶装置の書き込み動作について説明する。この説明 では、図18のフロー図に則して説明する。本例では、ステップST1の際に書き込みデ ータを第1ラッチ回路D1、D2にそれぞれ取り込み、ステップST3の際に第2ラッチ 回路D2の書き込みデータ(ページデータ)を第1ラッチ回路D1にコピーする点で上記

(12)

(13)

第1の実施形態と相違している。

[0082]

(ステップST5(書き込みデータコピー(データラッチD2 データラッチD1))

即ち、図19に示すように、ステップST3の際、制御回路22は、第2ラッチ回路D 2に保持されている書き込みデータを第1ラッチ回路D1のそれぞれにコピーするように データバッファ20を制御する(データコピー(data copy))。

【0083】

これは、ベリファイ書き込み(ステップST2)の後であっても、書き込みデータは第 2 ラッチ回路D2に保持されているからである。そのため、データ入出力端子15から再 10 び書き込みデータ(ページデータ)を第1ラッチ回路D1のそれぞれに取り込む必要がな いため、高速書き込みに対して有利である。

[0084]

上記のように、この実施形態に係る半導体記憶装置によれば、上記(1)乃至(3)と 同様の効果が得られる。さらに、本例によれば、少なくとも以下の(4)の効果が得られ る。

[0085]

(4)高速書き込みに対して有利である。

本例に係る半導体記憶装置は、データバッファ20中に第2ラッチ回路D2を更に備えている。

[0086]

そのため、ステップST3の際、第2ラッチ回路D2に保持されている書き込みデータ を第1ラッチ回路D1のそれぞれにコピーすることができる。その結果、データ入出力端 子15から再び書き込みデータ(ページデータ)を第1ラッチ回路D1のそれぞれに取り 込む必要がない点で、高速書き込みに対して有利である。

[0087]

[変形例1(ステップアップ幅を大きくする一例)]

次に、変形例1に係る半導体記憶装置について、図20を用いて説明する。この変形例 1は、書き込み電圧のステップアップ幅 Vpgmを大きくする一例に関するものである。 この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。

[0088]

図示するように、この変形例1では、上記(ソース線ノイズ用)追加書き込み(ステッ プST6)の際に、制御回路22がステップアップ幅 Vpgm をより大きくするように 電圧発生回路21を制御する点で上記第1の実施形態と相違している。図20中の実線で 示すステップアップ幅 Vpgm は、上記第1の実施形態に係るステップアップ幅 Vpgm よりも大きくなるように制御される(Vpgm > Vpgm)。

【0089】

上記のように、この実施形態に係る半導体記憶装置によれば、上記(1)乃至(3)と 同様の効果が得られる。

【 0 0 9 0 】

40

50

20

30

さらに、本例に係る制御回路22は、上記ステップST5(ソース線ノイズ低減用追加 書き込み)の際に、ステップアップ幅 Vpgm ´をより大きくするように電圧発生回路2 1を制御する点で上記第1の実施形態と相違している。

【0091】

これは、上記のように、ソース線ノイズの影響は、ベリファイ電圧 V verify付近の書き 込みの早いセル群 M T fast 等により顕著であるところ、上記ベリファイ電圧 V verify付近 のセル群 M T fast 等は、すぐに上記ベリファイ電圧 V verifyを超える。そのため、ステッ プアップ幅 V pgm ´をより大きくすること(荒く書き込みを行うこと)をした場合であ っても、所定の閾値電圧 V thを満たすことができるからである。 【0092】 そのため、上記第1の実施形態に比べ、より追加書き込みの際(ステップST5の際) の書き込み時間を低減できる点で有利である。

【0093】

[変形例2(ベリファイ読み出しステップ更に備える一例)]

次に、変形例2に係る半導体記憶装置について、図21を用いて説明する。この変形例 2は、ベリファイ読み出しステップST6を更に備える一例に関するものである。この説 明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。

【0094】

図示するように、変形例 2 に係る半導体記憶装置の書き込み動作は、ベリファイ読み出 しステップST6を更に備える点で上記第1の実施形態と相違している。

【0095】

(ステップST6(ベリファイ読み出し(Verify Read 2)))

即ち、ステップST5に続き、センスアンプS/Aは、ベリファイ読み出し(Verify R ead 2)を行う。例えば、ページPAGE 2 のメモリトランジスタMT0~MTmの書き込みデ ータをセンスアンプS/A中のラッチ回路D1にそれぞれ読み出し、再度ベリファイ読み 出しを行う。

【0096】

そして、読み出された閾値電圧 V thが、所定のベリファイ電圧 V ver i fyを満たす場合には、書き込み動作を終了する。

【 0 0 9 7 】

20

10

一方、読み出された閾値電圧Vthが、まだ所定のベリファイ電圧Vverifyを満たさない 場合には、再度上記ソース線ノイズ低減用の追加書き込み(ST3乃至ST5)を行う。 【0098】

上記のように、この変形例2に係る半導体記憶装置によれば、上記(1)乃至(3)と 同様の効果が得られる。

【0099】

さらに、変形例2に係る半導体記憶装置の書き込み動作は、ベリファイ読み出しステッ プST6を更に備えている。そのため、ステップST6の際に読み出された閾値電圧Vth が、まだ所定のベリファイ電圧Vverifyを満たさない場合であっても、上記ソース線ノイ ズ低減用の追加書き込み(ST3乃至ST5)を行うことができる。その結果、さらに読 み出しマージンを低減でき、信頼性を向上することができる点で有利である。 【0100】

30

「第3の実施形態(多値NAND型フラッシュメモリの一例)]

次に、第3の実施形態に係る半導体記憶装置について、図22を用いて説明する。本例 は、メモリセルアレイ12が1つのメモリセルトランジスタMT0~MTm+1に多ビット

のデータを記録することが可能なMLC(Multi Level Cell)領域として構成された多値 NAND型フラッシュメモリである場合の一例に関するものである。この説明において、 上記第1の実施形態と重複する部分の詳細な説明を省略する。

【0101】

上記第1の実施形態の説明においては、半導体記憶装置の一例として、メモリセルアレ 40 イ12が2値NAND型フラッシュメモリとして構成されている場合を一例に挙げて説明 した。しかし、2値NAND型フラッシュメモリに限らず、多値NAND型フラッシュメ モリに対しても同様に適用することが可能であり、さらに読み出しマージンの増大率を増 大することができる。この第3の実施形態は、メモリセルアレイ12が多値NAND型フ ラッシュメモリとして構成された場合の一例である。ここでは、多値の一例として4値の 場合を例に挙げて説明する。

【0102】

本例に係る多値NAND型フラッシュメモリの閾値分布は、図22に示すようになる。 図示するように、本例のメモリセルトランジスタMT0~MTm+1は、閾値電圧Vthの低 い順に"11"、"01"、"10"、"00"の4つのデータを保持できる。"11" データを保持するメモリセルトランジスタMT0~MTm+1の閾値電圧Vthは、Vth < Vt h1(本例では0V)である。"01"データを保持するメモリセルトランジスタMT0 ~MTm+1の閾値電圧Vthは、Vth1 < Vth < Vth2である。"10"データを保持する メモリセルトランジスタの閾値電圧Vthは、Vth2 < Vth < Vth3である。"00"デー タを保持するメモリセルトランジスタの閾値電圧Vthは、Vth < Vth3である。

(15)

【0103】

上記2値NAND型フラッシュメモリの書き込みモード(以下、2値モードと称する) と比較すると、本例の4値NAND型フラッシュメモリの書き込みモード(以下、4値モ ードと称する)は、下位ビットおよび上位ビットを用いた動作モードと言うことができる

【0104】

また、メモリセルトランジスタMT0~MTm+1に対して2値モードでデータを書き込むか、または4値モードでデータを書き込むかについては、例えば、NAND型フラッシュメモリ10の外部のコントローラ等(図示せず)が制御する。具体的には、2ビットデータの下位ビットには下位ページアドレスが割り当てられ、上位ビットには上位ページアドレスが割り当てられる。メモリセルトランジスタMT0~MTm+1に対して2値モードでデータを書き込む場合、コントローラ等は、これらのページアドレスのうち下位ページアドレスのみを使用してデータを書き込む。メモリセルトランジスタMT0~MTm+1に対して4値モードでデータを書き込む場合、コントローラ等は、上位ページアドレスと下位ページアドレスの両方を使用してデータを書き込むことができる。

【0105】

本例の4値モードのデータ書き込みは、まず下位ビットから行われる。消去状態を"1 1"("--"、-は不定の意味)とすると、まず下位ビットが書き込まれることにより 、メモリセルトランジスタMT0~MTm+1は、"11"("-1")、または"10" ("-0")を保持する。2値モードの場合には、以上で書き込みは終了である。4値モ ードで書き込む場合には、次に上位ビットが書き込まれる。その結果、"11"("-1 ")を保持するメモリセルトランジスタMT0~MTm+1は、"11"または"01"を 保持し、"10"("-0")を保持するメモリセルトランジスタMT0~MTm+1は" 10"または"00"を保持する。

【0106】

本例の4値モードのデータ書き込みの際であっても、上記図3で説明したステップST 1~ST5等に従った同様の書き込み動作を行う。そのため、図22に示すように、ソー ス線ノイズに起因したノイズ電圧 Vno1、 Vno2、 Vno3の全てを除去した状態で 、ページ読み出し動作(read)を行うことができる。結果、大きなソース線ノイズが発生 した場合であっても、読み出しマージン電圧 Vm1 ´、 Vm2 ´、 Vm3 ´に増大す ることができる。

例えば、本例のように、メモリセルアレイ12が4値NAND型フラッシュメモリとし て構成された場合、読み出しマージンの増大率は、ノイズ電圧値 Vno1/マージン電圧 値 Vm1 、ノイズ電圧値 Vno2/マージン電圧値 Vm2 、ノイズ電圧値 Vno3 /マージン電圧値 Vm1 、となり、それぞれ20%程度となる。このように、メモリセ ルアレイ12が4値NAND型フラッシュメモリとして構成された場合は、閾値分布間の マージン電圧がより狭くなる一方、ノイズ電圧 Vno1、 Vno2、 Vno3は変わらな いから、読み出しマージンの増大率をより大きくすることができる。

[0108]

尚、この第3の実施形態では、多値NAND型フラッシュメモリとしての一例として、 4値の場合を一例に挙げて説明した。しかし、多値としては4値に限らず、例えば、8値 、16値等の場合であっても同様に適用することができ、適用した場合にはさらに読み出 しマージンの増大率を増大することができる。

[0109]

20

10

30

例えば、メモリセルアレイ12が8値の多値NAND型フラッシュメモリとして構成され、この8値の多値NAND型フラッシュメモリに適用した場合であっても、同様にソース線ノイズに起因したノイズ電圧 Vno1、 Vno2、…、 Vno7の全てを除去することができる。この場合、同様に、閾値分布間のマージン電圧 Vm1´、 Vm2´、…、

Vm7 ´はより狭くなる一方、ノイズ電圧 Vno1、 Vno2、…、 Vno7は変わら ない。その結果、8値の場合、読み出しマージンの増大率を、例えば、30%以上とする ことができる。

[0 1 1 0 **]**

以上、第1乃至第3の実施形態および変形例1、変形例2を用いて本発明の説明を行っ たが、この発明は上記各実施形態および各変形例に限定されるものではなく、実施段階で はその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態 および各変形例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜 な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および各変形例に示さ れる全構成要件からいくつかの構成要件が除去されても、発明が解決しようとする課題の 欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少 なくとも1つが得られる場合には、この構成要件が除去された構成が発明として抽出され 得る。

【図面の簡単な説明】

[0111]

【図1】この発明の第1の実施形態に係る半導体記憶装置を示すブロック図。

【図2】第1の実施形態に係る半導体記憶装置を示すブロック図。

【図3】第1の実施形態に係る半導体記憶装置の書き込み動作を示すフロー図。

【図4】第1の実施形態に係る書き込み動作の一ステップST1(データロード)を説明 するためのブロック図。

【図5】第1の実施形態に係る書き込み動作の一ステップST2(ベリファイ書き込み) を説明するためのブロック図。

【図 6】第1の実施形態に係る書き込み動作の一ステップST2初期の際の閾値分布を示す図。

【図7】第1の実施形態に係る書き込み動作の一ステップST2終了時の際の閾値分布を 示す図。

【図8】第1の実施形態に係る書き込み動作の一ステップST2初期の際のベリファイ読み出しを説明するためのブロック図。

【図9】第1の実施形態に係る書き込み動作の一ステップST2初期の際のビット線電圧 を示す図。

【図10】第1の実施形態に係る書き込み動作の一ステップST2終了時の際のベリファ イ読み出しを説明するためのプロック図。

【図11】第1の実施形態に係る書き込み動作の一ステップST2終了時の際のビット線 電圧を示す図。

【図12】第1の実施形態に係る書き込み動作の一ステップST3(再ロード)の際を説 明するためのブロック図。

【図13】第1の実施形態に係る書き込み動作の一ステップST4(ベリファイ読み出し)の際を説明するためのブロック図。

【図14】第1の実施形態に係る書き込み動作の一ステップST5の際の閾値分布を示す 図。

【図15】第1の実施形態に係る書き込み動作の一ステップST5の際の書き込み電圧を 示す図。

【図16】第1の実施形態に係る半導体記憶装置の読み出し動作の際の閾値分布を示す図 。

【図17】この発明の第2の実施形態に係る半導体記憶装置を示すブロック図。

【図18】第2の実施形態に係る半導体記憶装置の書き込み動作を示すフロー図。

30

20

10

【図19】第2の実施形態に係る書き込み動作の一ステップST3(データコピー)の際 を説明するためのブロック図。

【図20】この発明の変形例1に係る書き込み動作の一ステップST5の際の書き込み電 圧を示す図。

【図21】この発明の変形例2に係る半導体記憶装置の書き込み動作を示すフロー図。 【図22】この発明の第3の実施形態に係る半導体記憶装置の読み出し動作の際の閾値分 布を示す図。

【符号の説明】

【0112】

10…NAND型フラッシュメモリ、12…メモリセルアレイ、MT0~MTm+1…メモ リセルトランジスタ、PAGE…ページ、WL0~WL31…ワード線、BL0~BLm+1… ビット線、13…ロウデコーダ、14…カラムデコーダ、15…入出力端子、17…ビッ ト線制御回路、18…センスアンプ、S/A…センスアンプ回路、19…NANDセル列 、20…データバッファ、D1…データラッチ回路、21…電圧発生回路、22…制御回 路。



【図2】





【図4】









【図6】

【図8】





図 7





【図9】



【図10】



【図11】



【図13】



【図12】





【図14】



【図15】

図 15

ST5(追加書き込み)





図 17



【図18】



【図19】

図 19 ST3 (データコピー:第2の実施形態)



【図20】

図 20

ST5(追加書き込み:変形例1)









フロントページの続き

- (74)代理人 100092196 弁理士 橋本 良郎
- (72)発明者 荒井 史隆
- 東京都港区芝浦一丁目1番1号 株式会社東芝内 (72)発明者 上垣内 岳司
- 東京都港区芝浦一丁目1番1号 株式会社東芝内 (72)発明者 佐藤 敦祥
 - 東京都港区芝浦一丁目1番1号 株式会社東芝内

審查官 外山 毅

- (56)参考文献 特開平11-260076(JP,A) 特開平06-036578(JP,A) 特開2003-233992(JP,A) 特開平10-125082(JP,A)
- (58)調査した分野(Int.Cl., DB名) G11C 16/00-16/34