## (12) 特許公報(B2)

(11)特許番号

## 特許第6429540号

(19) 日本国特許庁(JP)

(P6429540) ------

(45)発行日	平成30年	F11月28日 (2018.1	11.28)		(24) 登録日	平成30年11月	9日 (2018.11.9)
(51) Int.Cl. HO1L HO1L HO1L HO1L HO1L	21/336 29/786 21/28 21/20 21/365	(2006. 01) (2006. 01) (2006. 01) (2006. 01) (2006. 01)	F I HO1L HO1L HO1L HO1L HO1L	29/78 29/78 29/78 21/28 21/28	618A 618B 618E 301B 301R 請求項の数1	(全 59 頁)	最終頁に続く
(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開 審査請求 (31) 優先権 (32) 優先日 (33) 優先権主	÷ ← 三張番号 三張国	特願2014-181989 平成26年9月8日( 特開2015-79945( 平成27年4月23日 平成29年9月5日( 特願2013-190206 平成25年9月13日 日本国(JP)	(P2014-181989) 2014.9.8) P2015-79945A) (2015.4.23) 2017.9.5) (P2013-190206) (2013.9.13)	(73)特許権 (72)発明者 審査官	者 000153878 株式会社半導 神奈川県厚木 山崎 舜平 神奈川県厚木 半導体エネル 脇水 佳弘	「体エネルギー研 、市長谷398番 、市長谷398番 、ギー研究所内	₩究所 昏地 昏地 株式会社
						f	最終頁に続く

(54) 【発明の名称】半導体装置の作製方法

(57)【特許請求の範囲】

【請求項1】

基板上に、スパッタリング法によって結晶部を有する第1の酸化物半導体層を形成する 工程と、

前記第1の酸化物半導体層上に、熱化学気相成長法によって、前記第1の酸化物半導体 層を種結晶としてエピタキシャル成長させた領域を有する第2の酸化物半導体層を形成す

る工程と、

前記第1の酸化物半導体層を種結晶としてエピタキシャル成長させた領域に接するソー ス電極層及びドレイン電極層を形成する工程と、

前記ソース電極層及びドレイン電極層上にゲート絶縁層を形成する工程と、

前記ゲート絶縁層上にゲート電極層を形成する工程と、を有し、

10

前記第2の酸化物半導体層は、前記第1の酸化物半導体層よりも電子親和力が大きい領 域を有する、ことを特徴とする半導体装置の作製方法。

- 【発明の詳細な説明】
- 【技術分野】
- [0001]

本発明は、物、方法、または製造方法に関する。または、本発明は、プロセス、マシン 、マニュファクチャ、または組成物(コンポジション・オブ・マター)に関する。特に、 本発明の一態様は、半導体装置またはその作製方法に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装 置全般を指す。電気光学装置、画像表示装置(単に表示装置とも表記する)、半導体回路 、発光装置、蓄電装置、記憶装置および電子機器は半導体装置を有する場合がある。 【背景技術】

【0003】

半導体層を用いてトランジスタを構成する技術が注目されている。当該トランジスタは 集積回路(IC)や表示装置のような電子デバイスに広く応用されている。トランジスタ に適用可能な半導体材料としてシリコン系半導体材料が広く知られているが、その他の材 料として酸化物半導体が注目されている。

[0004]

また、結晶性を有する酸化物半導体膜を形成することが検討されている。例えば、非特許文献1では、YSZ基板上に形成したZnOの単結晶薄膜上に、PLD法によりInG aO<sub>3</sub>(ZnO)<sub>5</sub>薄膜を形成し、その後1400 で加熱処理することにより単結晶化 が可能であることが開示されている。また、特許文献1では、基板上に第1の酸化物部材 を形成し、第1の加熱処理を行って表面から内部に結晶成長して第1の酸化物結晶部材を 形成した後、第1の酸化物結晶部材上に第2の酸化物部材を形成し、第2の加熱処理を行 って第1の酸化物結晶部材を種として結晶成長させて第2の酸化物結晶部材を設け、トラ ンジスタに用いる技術が開示されている。

【先行技術文献】

【特許文献】

[0005]

【特許文献1】特開2011-135064号公報

【非特許文献】

[0006]

【非特許文献1】Kenji Nomura et al.,J.Appl.Phys. Vol.95,p.5532-5539(2004)

【発明の概要】

【発明が解決しようとする課題】

[0007]

酸化物半導体を用いてトランジスタを作製する場合、酸化物半導体層に含まれる欠陥に <sup>30</sup>より、または欠陥と水素等の結合により膜中にキャリアが生じてしまい、トランジスタの 電気特性が変化する恐れがある。

そこで、本発明の一態様では、欠陥量の低減された酸化物半導体層を提供することを課題の一とする。または、本発明の一態様は、酸化物半導体を用いたトランジスタの信頼性を向上させることを課題の一とする。または、本発明の一態様は、酸化物半導体を用いた 半導体装置などにおいて、電気特性を向上させることを課題の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様 40 はこれらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細 書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽 出することが可能である。

【課題を解決するための手段】

[0010]

酸化物半導体のキャリアの供給源の一つして、酸素欠損が挙げられる。酸化物半導体に 含まれる酸素欠損は、酸化物半導体のエネルギーギャップ内の深いエネルギー位置に存在 する局在準位として顕在化する。このような局在準位にキャリアがトラップされることで 、トランジスタのノーマリーオン化、リーク電流の増大、ストレス印加によるしきい値電 圧の変動(シフト)など、電気特性の不良を引き起こす要因となる。よって、トランジス

50

10

タの信頼性を向上させるためには、酸化物半導体に含まれる酸素欠損を低減することが必要となる。

【0011】

酸化物半導体層の酸素欠損の形成要因の一つに、酸化物半導体層の成膜時のプラズマによる損傷がある。例えば、インジウムを含む酸化物半導体層の成膜に際してプラズマを使用する場合、プラズマによって酸化物半導体層が損傷して結合力の最も弱いIn-O-I nが切断され、酸素欠損を形成することがある。

【0012】

そこで、本発明の一態様では、チャネルを形成する酸化物半導体層の成膜に、プラズマ を使用しない成膜方法、例えば、熱化学気相成長(熱CVD、またはTCVD:Ther mal Chemical Vapor Deposition)法等を適用することで 、酸化物半導体層へのプラズマによる損傷を防止し、欠陥量の低減された酸化物半導体層 を形成する。さらに、本発明の一態様では、スパッタリング法によって形成された結晶部 を有する第1の酸化物半導体層を種結晶として用いて、当該第1の酸化物半導体層を熱C VD法によってエピタキシャル成長させた第2の酸化物半導体層をトランジスタのチャネ ルに用いる。これによって、プラズマダメージが抑制され、且つ結晶性の高い酸化物半導 体層をトランジスタのチャネルに用いることが可能となる。

【0013】

より具体的には、例えば以下の作製方法とすることができる。

【0014】

本発明の一態様は、基板上に、スパッタリング法によって結晶部を有する第1の酸化物 半導体層を形成し、第1の酸化物半導体層を種結晶としてエピタキシャル成長させた第2 の酸化物半導体層を、熱化学気相成長法によって形成する半導体装置の作製方法である。 【0015】

また、本発明の一態様は、基板上に、スパッタリング法によって結晶部を有する第1の 酸化物半導体層を形成し、第1の酸化物半導体層を種結晶としてエピタキシャル成長させ た第2の酸化物半導体層を、有機金属気相成長法によって形成する半導体装置の作製方法 である。

【0016】

また、本発明の一態様は、基板上にスパッタリング法によって結晶部を有する第1の酸 30 化物半導体層を形成し、第1の酸化物半導体層を種結晶としてエピタキシャル成長させた 第2の酸化物半導体層を、熱化学気相成長法によって形成し、第2の酸化物半導体層と電 気的に接続するソース電極層およびドレイン電極層を形成し、第2の酸化物半導体層と接 するゲート絶縁層を形成し、ゲート絶縁層を介して第2の酸化物半導体層と対向するゲー ト電極層を形成する半導体装置の作製方法である。

【0017】

また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層に接するゲート絶縁層を形成し、ゲート絶縁層を介してゲート電極層と対向する位置に、スパッタリング法によって、結晶部を有する第1の酸化物半導体層を形成し、第1の酸化物半導体層を種結晶としてエピタキシャル成長させた第2の酸化物半導体層を、熱化学気相成長法によって形成し、第2の酸化物半導体層と電気的に接続するソース電極層およびドレイン電極層を形成する半導体装置の作製方法である。

上記の半導体装置の作製方法において、熱化学気相成長法として、有機金属気相成長法 を適用することが好ましい。

【0019】

また、上記の半導体装置の作製方法において、第2の酸化物半導体層として、第1の酸 化物半導体層よりも電子親和力が大きい領域を有する膜を形成することが好ましい。 【発明の効果】

【0020】

40

20

50

本発明の一態様により、欠陥量の低減された酸化物半導体層を提供することができる。 または、本発明の一態様により、酸化物半導体を用いたトランジスタの信頼性を向上させ ることができる。または、本発明の一態様により、酸化物半導体を用いた半導体装置など において、電気特性を向上させることができる。なお、本発明の一態様はこれらの効果に 限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に 応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様 は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。 【図面の簡単な説明】 [0021]10 【図1】本発明の一態様の半導体装置の作製方法を説明する図。 【図2】本発明の一態様の半導体装置に含まれる酸化物半導体層のバンド構造を示す図。 【図3】本発明の一態様に係る半導体装置の製造装置を説明する図。 【図4】本発明の一態様に係るトランジスタを示す平面図および断面図。 【図5】本発明の一態様に係るトランジスタを示す平面図および断面図。 【図6】本発明の一態様に係るトランジスタを示す平面図および断面図。 【図7】本発明の一態様に係るトランジスタを示す平面図および断面図。 【図8】本発明の一態様に係る半導体装置の断面図および回路図。 【図9】本発明の一態様に係る記憶装置の回路図。 【図10】本発明の一態様に係るRFタグのブロック図。 20 【図11】本発明の一態様に係るRFタグの使用例を示す図。 【図12】本発明の一熊様に係るCPUを示すブロック図。 【図13】本発明の一態様に係る記憶素子の回路図。 【図14】本発明の一態様に係る表示装置の構成を示す図および回路図。 【図15】本発明の一態様に係る電子機器を示す図。 【図16】本発明の一態様に係るトランジスタを示す断面図。 【図17】本発明の一態様に係るトランジスタを示す断面図。 【図18】本発明の一態様に係るトランジスタを示す断面図。 【図19】CAAC-OS層の断面におけるCs補正高分解能TEM像、およびCAAC - O S 層の断面模式図。 30 【図20】CAAC-OS層の平面におけるCs補正高分解能TEM像。 【図21】CAAC-OS層および単結晶酸化物半導体のXRDによる構造解析を説明す る図。 【図22】CAAC-OS層の電子回折パターンを示す図。 【図23】In-Ga-Zn酸化物の電子照射による結晶部の変化を示す図。 【図24】CAAC-OS層およびnc-OS層の成膜モデルを説明する模式図。 【図25】InGaZnO』の結晶、およびペレットを説明する図。 【図26】CAAC-OS層の成膜モデルを説明する模式図。 【発明を実施するための形態】 [0022]40 以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明 は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態 および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、 本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以 下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の 符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は

省略する。 【 0 0 2 3 】

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、 明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

(4)

【0024】

また、本明細書等にて用いる第1、第2、第3等の序数詞は、構成要素の混同を避ける ために付したものであり、数的に限定するものではない。そのため、例えば「第1の」を 「第2の」または「第3の」等と適宜置き換えて説明することができる。 【0025】

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには適宜入れ替わることがある。このため、本明細書等においては、「ソース」や 「ドレイン」の用語は入れ替えて用いることができるものとする。

[0026]

また、本明細書等において、「上」や「下」という用語は、構成要素の位置関係が「直 10 上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲ ート電極層」との表現であれば、ゲート絶縁膜とゲート電極層との間に他の構成要素を含 むものを除外しない。「下」についても同様である。

【0027】

本明細書等において、「平行」とは、二つの直線が-10°以上10°以下の角度で配 置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また、「 略平行」とは、二つの直線が-30°以上30°以下の角度で配置されている状態をいう 。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状 態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは 、二つの直線が60°以上120°以下の角度で配置されている状態をいう。

20

30

40

【0028】

また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として 表す。

[0029]

(実施の形態1)

本実施の形態では、本発明の一態様の半導体装置に適用可能な酸化物半導体層の形成方法について、図面を参照して説明する。

【0030】

本発明の一態様は、基板上にスパッタリング法によって形成された第1の酸化物半導体 層を種結晶として、エピタキシャル成長によって第2の酸化物半導体層を形成するもので ある。ここで、第2の酸化物半導体層の形成には熱化学気相成長(熱CVD)法を適用す る。熱CVD法は、膜の主成分となる材料の原料ガスをプラズマによって分解するプラズ マCVD法と異なり、加熱された基板の上で原料ガスを熱によって分解するため、熱CV D法によって成膜された第2の酸化物半導体層はプラズマによる損傷が防止され、欠陥量 が低減される。よって、当該第2の酸化物半導体層を例えばトランジスタのチャネルに適 用することで、トランジスタの電気特性の変動を抑制することが可能である。 【0031】

なお、熱CVD法は、用いる原料ガスによって金属CVD(MCVD:Metal C VD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分 けることができる。第1の酸化物半導体層および第2の酸化物半導体層として結晶部を有 する酸化物半導体層を形成するためには、膜の主成分となる有機金属を含むガスを分解し て堆積させるMOCVD法を適用することが好ましい。ただし、ここでの有機金属を含む ガスの分解には、熱による分解を適用するものとする。なお、第1の酸化物半導体層およ び第2の酸化物半導体層の形成方法はこれに限られるものではなく、成膜時にプラズマダ メージの発生が防止または抑制される形成方法を適宜用いることができる。例えば、原子 層堆積(ALD:Atomic Layer Deposition)法を適用してもよ い。

[0032]

<酸化物半導体層を含む積層構造の形成方法>

以下では、本発明の一態様に係る酸化物半導体層の形成方法の例について、図1を参照 <sup>50</sup>

して説明する。

【 0 0 3 3 】

まず、基板100を準備する。基板100は、少なくとも半導体装置の作製工程での加熱処理に耐えうる程度の耐熱性を有していれば、単結晶基板に限らずに適用することができる。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板、イットリア安定化ジルコニア(YSZ)基板、SOI基板、またはシリコン、炭化シリコン、窒化ガリウム、酸化ガリウムなどの半導体基板等を、適宜、基板100として用いることができる

(6)

[0034]

基板100上に、第1の絶縁層102を形成する(図1(A)参照)。第1の絶縁層1 <sup>10</sup> 02は、基板100からの不純物の拡散を防止する役割を有する。また、後の工程で第1 の絶縁層102上に形成される第1の酸化物半導体層または第2の酸化物半導体層に酸素 を供給することができるように、第1の絶縁層102を、酸素を含む絶縁層、好ましくは 化学量論的組成よりも多い酸素を含む絶縁層とすることが好ましい。

【0035】

第1の絶縁層102としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シ リコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲル マニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハ フニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。 【0036】

第1の絶縁層102の表面は平坦化されていてもよい。例えば、第1の絶縁層102に CMP(Chemical Mechanical Polishing)法等で平坦化 処理を行ってもよい。CMP処理を行うことで、第1の絶縁層102の平均面粗さ(Ra )を1nm以下、好ましくは0.3nm以下、さらに好ましくは0.1nm以下とする。 上述の数値以下のRaとすることで、後に形成される第1の酸化物半導体層104および /または第2の酸化物半導体層106の結晶性が向上する場合がある。Raは原子間力顕 微鏡(AFM:Atomic Force Microscope)にて測定可能である 。ただし、第1の絶縁層102は、必ずしも形成しなくてもよい。

【0037】

第1の絶縁層102は、スパッタリング法、CVD法、分子線エピタキシー(MBE: 3
Molecular Beam Epitaxy)法、原子層堆積法(ALD:Atom ic Layer Deposition)法またはパルスレーザ堆積(PLD:Pul sed Laser Deposition)法等を用いて成膜すればよい。ただし、第1の絶縁層102中、または第1の絶縁層102上に形成される第1の酸化物半導体層、または第2の酸化物半導体層へのプラズマによる損傷(ダメージ)を低減するためには、熱CVD法を用いることが好ましい。

[0038]

または、基板100としてシリコン基板を用いた場合、第1の絶縁層102となる絶縁 層を、熱酸化法によって形成してもよい。

【0039】

次いで、第1の絶縁層102上に、第1の酸化物半導体層104を形成する(図1(B))参照)。

[0040]

第1の酸化物半導体層104を構成する酸化物半導体としては、少なくともインジウム (In)または亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好まし い。また、第1の酸化物半導体層104を用いたトランジスタの電気特性のばらつきを減 らすためのスタビライザとして、それらに加えてガリウム(Ga)、スズ(Sn)、ハフ ニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、スカンジウム(Sc)、イッ トリウム(Y)、ランタノイド(例えば、セリウム(Ce)、ネオジム(Nd)ガドリニ ウム(Gd))等から選ばれた一種、または複数種が含まれていることが好ましい。 20

40

[0041]

例えば、第1の酸化物半導体層104を構成する酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Sn-Mg系酸化物、Sn-Al-Zn系酸化物、In-Ga系酸化物、In-Ga-Zn系酸化物、In-Sn-Zn系酸化物、In-Ga-Zn系酸化物、In-Al-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Zr-Zn系酸化物、In-La-Zn系酸化物、In-Sc-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sc-Zn系酸化物、In-Pr-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Eu-Zn系酸化物、In-Fb-Zn系酸化物、In-Fm-Zn系酸化物、In-Fb-Zn系酸化物、In-Fm-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Lu-Zn系酸化物、In-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Hf-Al-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Hf-Zn系酸化物

ここで、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。

【0043】

または、第1の酸化物半導体層104を構成する酸化物半導体として、InMO<sub>3</sub>(Ζ nO)<sub>m</sub>(MはAl、Ti、Ga、Y、Ζr、La、Ce、Nd、またはHf、mは自然 数)で表されるホモロガス化合物を適用することができる。

【0044】

第1の酸化物半導体層104は、スパッタリング法で形成することが好ましい。なお、 第1の酸化物半導体層104をスパッタリング法で成膜する場合、パーティクル数低減の ため、インジウムを含むターゲットを用いると好ましい。また、Mの原子数比が高い酸化 物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含 むターゲットを用いる場合、ターゲットの導電率を高めることができ、DC放電、AC放 電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産 性を高めることができる。

【0045】

第1の酸化物半導体層104をスパッタリング法で成膜する場合、ターゲットの原子数 比は、In:M:Znが3:1:1、3:1:2、3:1:4、2:2:1、1:1:1 、1:1:2、1:1:3、1:1:4、1:1:5などとすればよい。なお、スパッタ リング法によって得られる第1の酸化物半導体層104は、ターゲットの原子数比からず れた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも 膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数 比の40atomic%以上90atomic%程度以下となる場合がある。

【0046】

第1の酸化物半導体層104は、成膜により、または成膜後の加熱処理により結晶部を 含む酸化物半導体層とする。好ましくは、被形成面の法線方向または第1の酸化物半導体 層104の表面の法線方向に平行な方向に c 軸が揃った結晶部を含む酸化物半導体層とす る。スパッタリング法によって、結晶部を含む酸化物半導体層を形成する方法の例を以下 に説明する。

【0047】

第1の例では、第1の酸化物半導体層104は、多結晶である酸化物半導体スパッタリ ングターゲットを用いて成膜する。当該スパッタリングターゲットにイオンが衝突すると 、スパッタリングターゲットに含まれる結晶領域がab面から劈開し、ab面に平行な面 を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この場合、 10

20



当該平板状のスパッタ粒子又はペレット状のスパッタリング粒子が、結晶状態を維持した まま被成膜面に到達することで、結晶部を有する第1の酸化物半導体層104を成膜する ことができる。

(8)

【0048】

平板状のスパッタ粒子又はペレット状のスパッタリング粒子は、例えば、ab面に平行 な面の円相当径が1nm以上100nm以下、1nm以上30nm以下、1nm以上10 nm以下、または3nm以上10nm以下であって、厚さ(ab面に垂直な方向の長さ) が0.7nm以上1nm未満である。なお、平板状のスパッタ粒子又はペレット状のスパ ッタリング粒子は、ab面に平行な面が正三角形または正六角形であってもよい。ここで 、面の円相当径とは、面の面積と等しい正円の直径をいう。

【0049】

なお、基板温度を100 以上740 以下として成膜することが好ましい。成膜時の 基板温度を高めることで、平板状のスパッタ粒子又はペレット状のスパッタリング粒子が 基板に到達した場合、基板上でマイグレーションが起こり、スパッタ粒子の平らな面が基 板に付着する。このとき、スパッタ粒子が正または負に帯電することで、スパッタ粒子同 士が反発しながら基板に付着するため、スパッタ粒子が偏って不均一に重なることがなく 、厚さの均一な第1の酸化物半導体層104とすることができる。一方、成膜雰囲気の温 度が高すぎると、ターゲットに含まれる亜鉛が昇華してしまうことがあるため、基板温度 は、好ましくは200 以上500 以下、より好ましくは200 以上350 以下と する。

[0050]

また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを 抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素 など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には 、露点が - 80 以下、好ましくは - 100 以下である成膜ガスを用いる。

【0051】

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100 体積%とする。

【0052】

また、第2の例では、スパッタリングターゲットとして、InMO<sub>3</sub>(ZnO)<sub>m</sub>(M はA1、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf、mは自然数)で表され るホモロガス化合物およびZnOの混晶であり、スパッタリングターゲットの組成におい てMに対するZnの原子数比が(m + 0 . 0 5)以上(m + 0 . 5)以下となる酸化物タ ーゲットを適用し、第1の酸化物半導体層104を形成する。なお、ここではMとしてG aを適用した場合を例に説明する。すなわち、第1の酸化物半導体層104として、In - Ga - Zn酸化物層を形成するものとする。

[0053]

上述のスパッタリングターゲットを用いた成膜において、スパッタ粒子としては、亜鉛 粒子、酸素粒子、酸化亜鉛粒子、In-Ga-Zn酸化物粒子等がある。ここで、用いる スパッタリングターゲットはGaよりZnを多く含むため、基板上に亜鉛粒子、酸素粒子 、または酸化亜鉛粒子が到達した後、In-Ga-Zn酸化物粒子が到達することがある

【 0 0 5 4 】

基板上に到達した亜鉛粒子および酸素粒子は基板上を移動し、六方晶の酸化亜鉛が基板 上に形成される。酸化亜鉛はab面と平行な方向における結晶成長が速いため、基板温度 が100 以上、好ましくは150 以上、より好ましくは200 以上の場合、六方晶 の酸化亜鉛は基板の表面と平行な方向(膜の面方向)に結晶成長する。結果、単結晶であ る六方晶の酸化亜鉛層、または単結晶領域を有する六方晶の酸化亜鉛層が形成される。成 膜時の基板温度が高いほど、酸化亜鉛層の結晶性を向上させることができ、また、不純物 10

20

30

の混入を抑制することができるため、好ましい。ただし、酸化亜鉛は、減圧雰囲気において、600 以上で蒸発しやすいため、基板温度が600 以上であると、分離した酸化 亜鉛層(第1の絶縁層102が露出する領域を有する酸化亜鉛層)が形成される場合があ る。

【 0 0 5 5 】

次に、スパッタ粒子として、In-Gа-Ζn酸化物粒子が剥離し、六方晶の酸化亜鉛 層上に、In-Gа-Ζn酸化物粒子が堆積し、In-Gа-Ζn酸化物粒子を含む層が 形成される。スパッタリングターゲットから剥離したIn-Gа-Ζn酸化物粒子は、断 面における縦横比が異なり、縦より横が長い平板状または平坦状の塊(ペレット)である 。さらには内角が全て120。の六角形(正六角形)または内角が全て60。の三角形( 正三角形)の平行な2つの面を有することが好ましい。該ペレットは、例えば、六角形の 面と結晶のab面とが平行である。また、ペレットは、例えば、六角形の面と垂直な方向 が結晶のc軸方向となる。In-Ga-Ζn酸化物粒子は、結晶性を有し、代表的には単 結晶である。またはIn-Ga-Ζn酸化物粒子は多結晶の場合もある。

基板上に到達したペレットは、先に示したようにマイグレーションが起こり、平らな面が基板に付着する。このとき、In-Ga-Zn酸化物粒子が正または負に帯電することで、該粒子同士が反発しながら基板に付着する。六方晶の酸化亜鉛層は結晶性が高く、a b面方向の格子定数がIn-Ga-Zn酸化物と近い。また、六方晶の酸化亜鉛は六方格 子であるため、酸化亜鉛層上に六方格子であるIn-Ga-Zn酸化物をエピタキシャル 成長させることが可能である。よって、六方晶の酸化亜鉛層を種結晶とすることで、結晶 性の高いIn-Ga-Zn酸化物層を形成することができる。

[0057]

種結晶となる六方晶の酸化亜鉛層の膜厚は、0.1原子層以上20原子層以下、好まし くは1原子層以上5原子層以下でよい。なお、本明細書等において、層の厚さが0.1原 子層以上1原子層未満であるとは、1原子層以上の厚さの層が成膜領域に部分的に堆積し ていることを指す。

【0058】

以上によって、酸化亜鉛層およびIn-Ga-Zn酸化物層を含む第1の酸化物半導体 層104が形成される。なお、第1の酸化物半導体層104に含まれる酸化亜鉛層および In-Ga-Ζn酸化物層は、2層の積層構造に限られず、さらに酸化亜鉛層およびIn -Ga-Ζn酸化物層が交互に積層されるように、3層以上積層させてもよい。すなわち 、第1の酸化物半導体層104は、組成の異なる複数の酸化物半導体層を含んでいてもよ い。

【0059】

第3の例では、第1の酸化物半導体層104を1nm以上10nm未満の厚さで、スパッタリング法で成膜する。成膜条件は、例えば、基板温度を100 以上500 以下、 好ましくは150 以上450 以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%とする。ここで、成膜直後の第1の酸化物半導体層104は、必ずしも結晶部を有するとは限らない。

【0060】

次に、加熱処理を行い、第1の酸化物半導体層104に結晶部を設ける、または結晶性 を向上させる。加熱処理の温度は、350 以上740 以下、好ましくは450 以上 650 以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以 上4時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい 。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不 活性雰囲気での加熱処理により、第1の酸化物半導体層104の不純物濃度を短時間で低 減することができる。一方、不活性雰囲気での加熱処理により第1の酸化物半導体層10 4に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該 酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下 10

20

10 P a 以下または1 P a 以下の減圧下で行ってもよい。減圧下では、第1の酸化物半 導体層104の不純物濃度をさらに短時間で低減することができる。第1の酸化物半導体 層104の厚さを1nm以上10nm未満とすることにより、厚さが10nm以上である 場合と比べ、加熱処理によって容易に結晶化させることができる。

[0061]

ただし、結晶部を有する第1の酸化物半導体層104の成膜方法は、上記の例に限られ るものではない。

[0062]

次いで、第1の酸化物半導体層104を種結晶としてエピタキシャル成長させ、第1の 10 酸化物半導体層104上に第2の酸化物半導体層106を形成する(図1(C)参照)。 第2の酸化物半導体層106は、プラズマを用いない成膜方法を適用するものとし、例え ば、熱CVD法を用いて形成することができる。

[0063]

第2の酸化物半導体層106は、第1の酸化物半導体層104を成膜後、大気に曝すこ となく連続的に成膜することが好ましい。これによって、第1の酸化物半導体層104お よび第2の酸化物半導体層106界面への不純物(例えば、吸着水による水素または水素 化合物等)の混入を防止することができる。

[0064]

第2の酸化物半導体層106には、第1の酸化物半導体層104と同様の材料を適用す ることができる。ただし、第1の酸化物半導体層104および第2の酸化物半導体層10 6の積層構造をトランジスタに適用する場合、第1の酸化物半導体層104は成膜時のプ ラズマによる損傷(ダメージ)を含有する場合がある。したがって、トランジスタの電気 特性を安定化させるためには第2の酸化物半導体層106にチャネルが形成されることが 好ましい。よって、第2の酸化物半導体層106には、第1の酸化物半導体層104より も電子親和力の大きい材料を用いることが好ましい。例えば、第2の酸化物半導体層10 6 に、In - M - Z n 酸化物(Mは、A1、Ti、Ga、Y、Zr、La、Ce、Nd、 またはHf)を適用する場合、元素Mは、例えば、酸化物のエネルギーギャップを大きく する機能を有する元素である。よって、In-M-Zn酸化物において、Mの組成を制御 することで、酸化物の有するエネルギーギャップを制御することが可能となる。 [0065]

また、第2の酸化物半導体層106の成膜雰囲気は、希ガス等の不活性ガス雰囲気とす ることができる。なお、第1の酸化物半導体層104と同様に、第2の酸化物半導体層1 06への不純物の混入を防止するために、成膜室内を高真空排気し、成膜に用いるガスを 高純度化することが好ましい。

[0066]

本実施の形態では、インジウムを含む有機金属ガス、ガリウムを含む有機金属ガス、亜 鉛を含む有機金属ガスおよび酸素を含むガスを用いたMOCVD法によって、第2の酸化 物半導体層106としてIn-Ga-Zn酸化物層を形成するものとする。インジウムを 含む有機金属材料としては、例えばトリメチルインジウム等を用いることができる。ガリ ウムを含む有機金属材料としては、例えばトリメチルガリウム、トリエチルガリウム等を 用いることができる。亜鉛を含む有機金属材料としては、例えばジエチル亜鉛、ジメチル 亜鉛等を用いることができる。酸素を含むガスとしては、例えば、一酸化二窒素ガス、酸 素ガスまたはオゾン等を用いることができる。ただし、用いることのできる原料ガスはこ れらに限られない。また、第2の酸化物半導体層106に、In-Ga-Ζn酸化物以外 の酸化物半導体材料を用いてもよい。

[0067]

第1の酸化物半導体層104は、表面に六方晶の結晶構造を有するため、第2の酸化物 半導体層106成膜時に、混合された上述の原料ガスが第1の酸化物半導体層104の表 面に達すると、熱分解および/または化学反応をおこし、第1の酸化物半導体層104の 結晶情報を引き継いで堆積する。これによって、プラズマによる損傷を防止しつつ、結晶

20

30

性の高い第2の酸化物半導体層106を形成することができる。また、第1の酸化物半導体層104が、単結晶領域を含むと、または単結晶(実質的に単結晶である場合も含む) であると、該第1の酸化物半導体層104のエピタキシャル成長によって得られる第2の 酸化物半導体層106も単結晶領域を含む、または単結晶(実質的に単結晶である場合も 含む)の酸化物半導体層とすることができる。

(11)

【0068】

なお、第2の酸化物半導体層106の成膜時の基板温度は、110 以上、好ましくは 150 以上、より好ましくは200 以上とするとよい。基板温度を高めることで、第 2の酸化物半導体層106に含まれうる不純物を低減し、第2の酸化物半導体層106の 結晶性を良好にすることができる。例えば、第2の酸化物半導体層106として単結晶、 または実質的に単結晶の酸化物半導体層を形成する場合、基板温度を400 以上好まし くは500 以上とするとよい。また、成膜速度および生産性を考慮すると、基板温度は 800 以下とすることが好ましく、酸化亜鉛の蒸発を考慮すると、基板温度は600 未満とすることが好ましい。

【0069】

次いで、第2の酸化物半導体層106上に第2の絶縁層110を形成する(図1(D) 参照)。

【0070】

第2の絶縁層110としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シ リコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲル <sup>20</sup> マニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハ フニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。 【0071】

第2の絶縁層110は、スパッタリング法、CVD法、またはパルスレーザ堆積法等を 用いて成膜すればよい。ただし、成膜された膜、または第2の絶縁層110と重なる第1 の酸化物半導体層104または第2の酸化物半導体層106へのプラズマによる損傷(ダ メージ)を低減するためには、熱CVD法を用いることが好ましい。

以上によって、本発明の一態様に係る酸化物半導体層を含む積層構造を形成することが できる。

【0073】

なお、CVD法は、原料ガスの流量比によって、得られる膜の組成を制御することがで きる。例えば、MCVD法およびMOCVD法では、原料ガスの流量比によって、任意の 組成の膜を成膜することができる。また、例えば、MCVD法およびMOCVD法では、 成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を 成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室 を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を 短くすることができる。したがって、半導体装置の生産性を高めることができる。

【0074】

例えば、第2の酸化物半導体層106成膜時において、原料ガスの流量比を変化させる 40 ことで、第2の酸化物半導体層106の組成を膜厚方向に変化させることが可能である。 また、第2の酸化物半導体層106としてIn-M-Zn酸化物層を形成する場合、元素 Mは酸化物のエネルギーギャップを大きくする機能を有する元素であるため、例えば、M の組成を制御することで、第2の酸化物半導体層106のバンド構造を制御することが可 能となる。具体的には、例えば、第2の酸化物半導体層106として、In-Ga-Zn 酸化物層を形成する場合、Gaを含む有機金属ガスの流量比を小さくすることで、バンド ギャップの小さい酸化物半導体層が形成される。この場合、第2の酸化物半導体層106 の電子親和力(真空準位と伝導帯下端のエネルギー差)を大きくすることが可能となる。 なお、In-Ga-Zn酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比 によって制御できる。または、In-Ga-Zn酸化物層を形成する場合、Gaを含む有 50

機金属ガスの流量比を大きくすることで、バンドギャップの大きい酸化物半導体層が形成 される。この場合、第2の酸化物半導体層106の電子親和力を小さくすることが可能と なる。

(12)

【0075】

図 2 に、第 2 の酸化物半導体層 1 0 6 の成膜時に原料ガスの流量比を変化させた場合に おける、該第 2 の酸化物半導体層 1 0 6 の有しうるバンド構造を例示する。 【 0 0 7 6 】

図2(A)乃至図2(C)は、第1の絶縁層102、第1の酸化物半導体層104、第 2の酸化物半導体層106および第2の絶縁層110を有する積層構造の膜厚方向のバン ド構造である。バンド構造は、理解を容易にするため、第1の絶縁層102、第1の酸化 物半導体層104、第2の酸化物半導体層106および第2の絶縁層110の伝導帯下端 のエネルギー(Ec)を示す。なお、図2(A)乃至図2(C)において、vacuum levelは、真空準位を表し、electron affinityは電子親和力を

表す。

【 0 0 7 7 】

図2(A)に示す第2の酸化物半導体層106のバンド構造は、第1の酸化物半導体層 104との界面近傍において連続的に変化する(連続接合とも表記する。)。より具体的 には、第1の酸化物半導体層104との界面近傍において、第2の酸化物半導体層106 の伝導帯下端のエネルギーは、第1の酸化物半導体層104から遠ざかるほど電子親和力 が大きくなる。また、第2の絶縁層110との界面近傍においては、第2の酸化物半導体 層106は伝導帯下端のエネルギーが一定であり、電子親和力も一定の大きさを有してい る。

【0078】

例えば、第2の酸化物半導体層106として、In-M-Zn酸化物層(Mは、A1、 Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)を形成する場合、第2の酸化物 半導体層106が、第1の酸化物半導体層104との界面近傍において、第1の酸化物半 導体層104から遠ざかるほど含有M濃度が低減する濃度勾配を有し、第2の絶縁層11 0との界面近傍においては、含有M濃度が一定(または概略一定)とすると、図2(A) に示す第2の酸化物半導体層106のバンド構造が形成されることがある。第2の酸化物 半導体層106に含まれるMの濃度は、例えば二次イオン質量分析法(SIMS:Sec ondary Ion Mass Spectrometry)で測定することが可能で ある。

[0079]

第1の酸化物半導体層104を、スパッタリング法を適用して成膜した場合、第1の酸 化物半導体層104中、または第1の酸化物半導体層104と第2の酸化物半導体層10 6との界面近傍には、プラズマによる損傷に起因した界面準位が形成されることがある。 【0080】

しかしながら、図2(A)に示すバンド構造をトランジスタに適用することで、チャネ ルが上述の界面準位の影響を受けにくい構造とすることができ、界面準位に起因したオン 電流の低下が起こりにくい。これは、電子親和力の最も大きい領域である、第2の酸化物 半導体層106中であって第1の酸化物半導体層104との界面から離間した領域にチャ ネルが形成されるためである。したがって、オン電流が高く、S値の低いトランジスタと することができる。また、界面準位を有しうる第1の酸化物半導体層104と第2の酸化 物半導体層106との界面と、チャネルとの間に伝導帯下端のエネルギー差があることに より、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性 の変動が起こりにくく、信頼性の高いトランジスタとなる。

【0081】

図2(B)に示す第2の酸化物半導体層106のバンド構造は、第2の絶縁層110との界面近傍において連続接合を有する。より具体的には、第2の絶縁層110との界面近傍における第2の酸化物半導体層106の伝導帯下端のエネルギーは、第2の絶縁層11

10

20



0から遠ざかるほど電子親和力が大きくなる。また、第1の酸化物半導体層104との界 面近傍においては、第2の酸化物半導体層106は伝導帯下端のエネルギーが一定であり 、電子親和力も一定の大きさを有している。

[0082]

例えば、第2の酸化物半導体層106として、In-M-Zn酸化物層(Mは、A1、 T i、G a、Y、Z r、L a、C e、N d、またはH f )を形成する場合、第2の酸化物 半導体層106が、第2の絶縁層110との界面近傍において、第2の絶縁層110から 遠ざかるほど含有M濃度が低減する濃度勾配を有し、第1の酸化物半導体層104との界 面近傍においては、含有M濃度が一定(または概略一定)とすると、図2(B)に示す第 2の酸化物半導体層106のバンド構造が形成されることがある。

[0083]

第2の絶縁層110として、酸化物半導体と異なる構成元素(例えばシリコン)を有す る絶縁層を設けた場合、第2の酸化物半導体層106との界面には、異種接合、不純物の 混入等に起因した界面準位が形成されることがある。また、第2の絶縁層110を、プラ ズマを用いた成膜方法(例えば、プラズマCVDまたはスパッタリング法)を適用して成 膜した場合、第2の絶縁層110中、または第2の絶縁層110と第2の酸化物半導体層 106との界面近傍には、プラズマによる損傷に起因した界面準位が形成されることがあ る。

[0084]

20 そこで、図2(B)に示すバンド構造をトランジスタに適用することで、チャネルが上 述の界面準位の影響を受けにくい構造とすることができ、界面準位に起因したオン電流の 低下が起こりにくくなる。これは、電子親和力の最も大きい領域である、第2の酸化物半 導体層106中であって第2の絶縁層110との界面から離間した領域にチャネルが形成 されるためである。したがって、オン電流が高く、S値の低いトランジスタとすることが できる。また、界面準位を有しうる第2の絶縁層110と第2の酸化物半導体層106と の界面と、チャネルとの間に伝導帯下端のエネルギー差があることにより、界面準位にキ ャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにく く、信頼性の高いトランジスタとなる。

[0085]

図2(C)に示す第2の酸化物半導体層106のバンド構造は、第1の酸化物半導体層 104との界面近傍および第2の絶縁層110との界面近傍において、連続接合を有する より具体的には、第2の酸化物半導体層106の伝導帯下端のエネルギーは、第1の酸 化物半導体層104との界面近傍において第1の酸化物半導体層104から遠ざかるほど 電子親和力が大きくなり、第2の絶縁層110との界面近傍において、第2の絶縁層11 0から遠ざかるほど電子親和力が大きくなる。

[0086]

例えば、第2の酸化物半導体層106として、In-M-Zn酸化物層(Mは、A1、 T i、G a、Y、Z r、L a、C e、N d、またはH f )を形成する場合、第2の酸化物 半導体層106が、第2の絶縁層110との界面近傍において、第2の絶縁層110から 遠ざかるほど含有M濃度が低減する濃度勾配を有し、第1の酸化物半導体層104との界 面近傍においても、第1の酸化物半導体層104から遠ざかるほど含有M濃度が低減する |濃度勾配を有すると、図2(C)に示す第2の酸化物半導体層106のバンド構造が形成 されることがある。

[0087]

図2(C)に示すバンド構造をトランジスタに適用することで、第2の酸化物半導体層 106に形成されるチャネルが、第1の酸化物半導体層104と第2の酸化物半導体層1 06との界面に生じうる界面準位、および、第2の酸化物半導体層106と第2の絶縁層 110との界面に生じうる界面準位の双方から離れた領域に形成される。よって、オン電 流が高く、S値の低いトランジスタとすることができる。また、界面準位に起因した電気 特性の変動が起こりにくく、信頼性の高いトランジスタとすることができる。

10

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ 

なお、本実施の形態で示す積層構造の有しうるバンド構造は、図2の構成に限られるも のではない。第2の酸化物半導体層106は、少なくとも第1の酸化物半導体層104よ りも電子親和力の大きい領域を有していれば、その組成および電子親和力を適宜設定する ことが可能である。例えば、第2の酸化物半導体層106と接する層(第1の酸化物半導 体層104および/または第2の絶縁層110)と近づくほど電子親和力が大きくなるバ ンド構造を有していてもよい。このようなバンド構造をトランジスタに適用した場合、バ ックチャネル側の電子親和力が大きければ、低いゲート電圧で高いオン電流を得ることが できるため、消費電力の小さいトランジスタとすることができる。または、フロントチャ ネル側の電子親和力が大きければ、ゲート電極からの電界に対して敏感となるため、オン オフの切り替えが速く、S値の低いトランジスタとすることができる。 【0089】

または、第2の酸化物半導体層106が、該第2の酸化物半導体層106と接する層( 第1の酸化物半導体層104および/または第2の絶縁層110)と遠ざかるほど、また は近づくほど電子親和力が大きくなるようなバンド構造を有している場合、当該バンド構 造がショルダーピークを有していてもよい。

【0090】

[0091]

または、第2の酸化物半導体層106として、第1の酸化物半導体層104と接する領域における構成元素と、第2の絶縁層110と接する領域における構成元素とが異なる構造を有する層を形成してもよい。当該構成を有する場合、第2の酸化物半導体層106として、構成元素の異なる層の積層構造としてもよい。

20

10

以上の形成方法によって得られた本実施の形態に係る第2の酸化物半導体層は、プラズ マによる損傷が防止され、欠陥量の低減された酸化物半導体層である。当該酸化物半導体 層を例えば半導体装置のチャネルに適用することで、半導体装置の電気特性の変動を抑制 し、信頼性を向上させることができる。

【0092】

また、本発明の一態様に係る酸化物半導体層の形成方法によれば、第1の酸化物半導体 層をスパッタリング法によって形成することで、単結晶基板上に限らず、非晶質または多 結晶の表面を有する基板上であっても、結晶部を有する第1の酸化物半導体層を形成する ことができる。また、当該第1の酸化物半導体層を種結晶として用い、熱CVD法で第2 の酸化物半導体層を形成することで、プラズマによる欠陥が抑制され、且つ結晶性の良好 な酸化物半導体層とすることができる。

[0093]

さらに、本発明の一態様に係る酸化物半導体層の形成方法によれば、第1の酸化物半導体層の成膜後および第2の酸化物半導体層の成膜後に、結晶化を目的とした高温(例えば 1300 を超える温度)での加熱処理を行う必要がない。1300 を超える温度にて 加熱処理を行うには、例えばセラミック製の隔壁を備えるマッフル炉などを用いる必要が あり、このような炉は大型化が困難であるため生産性を高められないことや、炉内を清浄 に保つことが困難であり被処理基板への汚染が懸念されるなどの問題点があるため、本発 明の一態様に係る形成方法を適用することは有用である。

40

30

【0094】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと 適宜組み合わせて用いることができる。

[0095]

(実施の形態2)

本実施の形態では、本発明の一態様に係る酸化物半導体層などを成膜することが可能な 製造装置の具体例について説明する。

【0096】

図3(A)に示す製造装置は、ロード室302、搬送室310、前処理室303、スパ <sup>50</sup>

(14)

ッタリング法を利用した成膜室である処理室304、熱CVD法を利用した成膜室である 処理室331、アンロード室306を少なくとも有する。また、図3(A)に示す製造装 置は、大気に触れることなく、連続的に成膜を行うことができる。そのため、積層構造を 形成する場合、膜中および膜の界面への不純物の混入を防ぐことができる。なお、製造装 置のチャンバー(ロード室、処理室、搬送室、成膜室、アンロード室などを含む)は、チ ャンバー内壁への水分の付着などを防ぐため、露点が-60 未満、好ましくは-80 未満、さらに好ましくは-100 未満の不活性ガス(窒素ガス、希ガスなど)を充填さ せておくことが好ましい。または、圧力を1Pa未満、好ましくは0.1Pa未満、さら に好ましくは1×10<sup>-4</sup>Pa未満の減圧状態とする。

【0097】

また、処理室305は、処理室331と同様の熱CVD法を利用する成膜室(熱CVD 装置ともいう。)としてもよい。

【0098】

例えば、処理室304にて第1の酸化物半導体層を形成し、処理室331にて第2の酸 化物半導体層を形成し、処理室305にて絶縁層を形成してもよい。その場合、それらの 積層構造を大気に触れることなく連続的に形成することができる。

【0099】

まず、基板をロード室302に搬入する。次いで、搬送室310の搬送ユニット307 によって基板を前処理室303に搬送する。前処理室303では、基板を洗浄する処理や 加熱処理を行う。次に基板を処理室304に搬送して第1の酸化物半導体層を形成する。 次に基板を処理室331に搬送して第2の酸化物半導体層を形成する。前処理室303で 処理されることによって、基板表面を清浄化することができる。また、基板表面の処理か ら第2の酸化物半導体層の成膜までの間に大気に触れないため、不純物等が基板表面に付 着することを抑制できる。

**[**0100**]** 

次いで、搬送ユニット307によって基板を処理室305に搬送して、酸化ハフニウム 等の絶縁層を形成する。次いで、搬送ユニット307によって基板をアンロード室306 に搬送する。以上の手順によって第1の酸化物半導体層、第2の酸化物半導体層、および 絶縁層を順に積層することができる。

【0101】

図3(B)に熱CVD装置の一例を示す。熱CVD装置は、基板の搬入されたチャンバーに原料ガス(一種または複数種)、酸化剤(O<sub>2</sub>、O<sub>3</sub>等)等を同時に供給し、基板近傍または基板表面にて反応させ、生成物を堆積することで成膜を行う。

【0102】

熱CVD装置の処理室331は、基板ホルダ319と、複数の原料ガスの導入口の接続 された部材321と、排気装置318とを少なくとも有する。原料ガスの導入口には、そ れぞれ供給管、圧力調整器、バルブ、流量制御器(流量制御器322、流量制御器324 、流量制御器326、流量制御器328)を介して原料供給部(原料供給部323、原料 供給部325、原料供給部327、原料供給部329)と接続されており、排出口は、排 出管やバルブや圧力調整器を介して排気装置318と接続されている。

【0103】

成膜時の処理室331内は、大気圧としてもよいし、減圧雰囲気としてもよい。

**[**0104]

また、原料ガスを供給する際には、シャワーヘッドのように設けられた複数の開口部から原料ガスを供給してもよい。

【0105】

また、基板面内における膜の厚さを均一にするため、基板ホルダ319を回転させ、基 板ホルダ319に固定されている基板320を回転させてもよい。 【0106】

なお、熱CVD法は、プラズマを用いないため、プラズマに起因して膜に欠陥が生成さ 50

40

30

10

れることがない。

[0107]

熱CVD法によって、導電層、半導体層、絶縁層など様々な膜を形成することができる 。例えば、In-Ga-Zn酸化物層を成膜する場合には、原料ガスとして、トリメチル インジウム((CHぇ)ぇIn)、トリメチルガリウム((CHぇ)ぇGa)、およびジ メチル亜鉛((CH₃)。Ζn)などを用いる。ただし、In-Ga-Ζn酸化物膜の原 料ガスは、これらの組み合わせに限定されない。例えば、トリメチルガリウムに代えてト リエチルガリウム((C2H5)3Ga)を用いることもでき、ジメチル亜鉛に代えてジ エチル亜鉛((C,H,),Zn)を用いることもできる。

(16)

[0108]

また、図3(A)では搬送室310の上面形状が六角形であるマルチチャンバーの製造 装置の例を示しているが、それより角の多い多角形(七角形、八角形など)としてより多 くのチャンバーと連結させてもよい。または、搬送室310の上面形状が五角形または四 角形であるマルチチャンバーの製造装置であってもよい。また、チャンバーを複数連結す ることで搬送室を省略した、インライン製造装置としてもよい。インライン製造装置は、 搬送室を有さないことにより、搬送の時間が短くできるため、生産性の高い製造装置であ る。なお、図3(A)では枚葉式の製造装置の例を示したが、複数枚の基板を一度に成膜 するバッチ式の成膜装置としてもよい。また、各処理室にクリーニング(例えばプラズマ クリーニングなど)を行うための機構を設けてもよい。

[0109]

また、図3(A)においては、処理室305および処理室331に熱CVD装置を用い る例を示したが、いずれか一をスパッタリング装置やALD装置など、そのほかの成膜装 置としてもよい。また、処理室304を、熱CVD装置やALD装置など、そのほかの成 膜装置としてもよい。

[0110]

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと 適宜組み合わせて用いることができる。

(実施の形態3)

30 本実施の形態では、実施の形態1に示した積層構造を有する、本発明の一態様に係るト ランジスタの構造について説明する。

[0112]

<トランジスタ構造1>

図4(A)および図4(B)は、本発明の一態様のトランジスタ450の平面図および 断面図である。図4(A)は平面図であり、図4(B)は、図4(A)に示す一点鎖線A 1 - A 2、および一点鎖線 A 3 - A 4 に対応する断面図である。なお、図 4 ( A )の平面 図では、図の明瞭化のために一部の要素を省いて図示している。

[0113]

図4(A)および図4(B)に示すトランジスタ450は、基板400上の凸部を有す る絶縁層402と、絶縁層402の凸部上の第1の酸化物半導体層404および第2の酸 化物半導体層406と、第1の酸化物半導体層404の側面および第2の酸化物半導体層 406の上面と側面に接するソース電極層408aおよびドレイン電極層408bと、ソ - ス電極層408aおよびドレイン電極層408b上において、第2の酸化物半導体層4 06と接する絶縁層410と、絶縁層410の上面に接し、第1の酸化物半導体層404 の側面および第2の酸化物半導体層406の上面と側面に対向するゲート電極層412と を有する。なお、ソース電極層408a、ドレイン電極層408bおよびゲート電極層 412上の絶縁層414をトランジスタ450の構成要素に含めてもよい。また、絶縁層 402は凸部を有さなくても構わない。

[0114]

なお、ソース電極層408a(および/または、ドレイン電極層408b)の、少なく 50

10



とも一部(または全部)は、第2の酸化物半導体層406(および / または、第1の酸化 物半導体層404)などの半導体層の、表面、側面、上面、および / または、下面の少な くとも一部(または全部)に設けられている。

(17)

【0115】

または、ソース電極層408a(および / または、ドレイン電極層408b)の、少な くとも一部(または全部)は、第2の酸化物半導体層406(および / または、第1の酸 化物半導体層404)などの半導体層の、表面、側面、上面、および / または、下面の少 なくとも一部(または全部)と、接している。または、ソース電極層408a(および / または、ドレイン電極層408b)の、少なくとも一部(または全部)は、第2の酸化物 半導体層406(および / または、第1の酸化物半導体層404)などの半導体層の少な くとも一部(または全部)と、接している。

【0116】

または、ソース電極層408a(および/または、ドレイン電極層408b)の、少な くとも一部(または全部)は、第2の酸化物半導体層406(および/または、第1の酸 化物半導体層404)などの半導体層の、表面、側面、上面、および/または、下面の少 なくとも一部(または全部)と、電気的に接続されている。または、ソース電極層408 a(および/または、ドレイン電極層408b)の、少なくとも一部(または全部)は、 第2の酸化物半導体層406(および/または、第1の酸化物半導体層404)などの半 導体層の一部(または全部)と、電気的に接続されている。

【0117】

または、ソース電極層408a(および/または、ドレイン電極層408b)の、少な くとも一部(または全部)は、第2の酸化物半導体層406(および/または、第1の酸 化物半導体層404)などの半導体層の、表面、側面、上面、および/または、下面の少 なくとも一部(または全部)に、近接して配置されている。または、ソース電極層408 a(および/または、ドレイン電極層408b)の、少なくとも一部(または全部)は、 第2の酸化物半導体層406(および/または、第1の酸化物半導体層404)などの半 導体層の一部(または全部)に、近接して配置されている。

【0118】

または、ソース電極層408a(および/または、ドレイン電極層408b)の、少な くとも一部(または全部)は、第2の酸化物半導体層406(および/または、第1の酸 化物半導体層404)などの半導体層の、表面、側面、上面、および/または、下面の少 なくとも一部(または全部)の横側に配置されている。または、ソース電極層408a( および/または、ドレイン電極層408b)の、少なくとも一部(または全部)は、第2 の酸化物半導体層406(および/または、第1の酸化物半導体層404)などの半導体 層の一部(または全部)の横側に配置されている。

【0119】

または、ソース電極層408a(および/または、ドレイン電極層408b)の、少な くとも一部(または全部)は、第2の酸化物半導体層406(および/または、第1の酸 化物半導体層404)などの半導体層の、表面、側面、上面、および/または、下面の少 なくとも一部(または全部)の斜め上側に配置されている。または、ソース電極層408 a(および/または、ドレイン電極層408b)の、少なくとも一部(または全部)は、 第2の酸化物半導体層406(および/または、第1の酸化物半導体層404)などの半 導体層の一部(または全部)の斜め上側に配置されている。

【0120】

または、ソース電極層408a(および/または、ドレイン電極層408b)の、少な くとも一部(または全部)は、第2の酸化物半導体層406(および/または、第1の酸 化物半導体層404)などの半導体層の、表面、側面、上面、および/または、下面の少 なくとも一部(または全部)の上側に配置されている。または、ソース電極層408a( および/または、ドレイン電極層408b)の、少なくとも一部(または全部)は、第2 の酸化物半導体層406(および/または、第1の酸化物半導体層404)などの半導体 20

10

30

層の一部(または全部)の上側に配置されている。

【0121】

図4に示すトランジスタ450において、絶縁層402は、実施の形態1の第1の絶縁 層102に相当し、第1の酸化物半導体層404は、実施の形態1の第1の酸化物半導体 層104に相当し、第2の酸化物半導体層406は、実施の形態1の第2の酸化物半導体 層106に相当する。さらに、トランジスタ450においてゲート絶縁層として機能する 絶縁層410は、実施の形態1の第2の絶縁層110に相当する。すなわち、トランジス タ450において、第2の酸化物半導体層406は、第1の酸化物半導体層404を種結 晶としてエピタキシャル成長した結晶部を有する酸化物半導体層であり、第1の酸化物半 導体層404よりも電子親和力の大きい領域を有する。換言すると、トランジスタ450 において、第2の酸化物半導体層406は電流の主な経路(チャネル)として機能する。 また、第2の酸化物半導体層406は、プラズマによる損傷が防止され、欠陥量の低減さ れた酸化物半導体層である。

(18)

【0122】

図4(B)に示すように、ソース電極層408aおよびドレイン電極層408bの側面 は、チャネルが形成される第2の酸化物半導体層406の側面と接する。また、チャネル 幅方向の断面において、ゲート電極層412は第2の酸化物半導体層406の上面および 側面と対向して設けられており、ゲート電極層412の電界によって第2の酸化物半導体 層406を電気的に取り囲むことができる。ここで、ゲート電極層412の電界によって チャネル(またはチャネルが形成される第2の酸化物半導体層406)を電気的に取り囲 むトランジスタの構造を、surrounded channel(s-channel) 満造とよぶ。トランジスタ450は、s-channel構造を有することで、第20 酸化物半導体層406の全体(バルク)にチャネルを形成することが可能となる。s-c hannel構造では、トランジスタのソース-ドレイン間に大電流を流すことができ、 高いオン電流を得ることができる。

【0123】

高いオン電流が得られるため、s - channel構造は、微細化されたトランジスタ に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導 体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、 トランジスタのチャネル長を、好ましくは40nm以下、さらに好ましくは30nm以下 、より好ましくは20nm以下とし、かつ、トランジスタのチャネル幅を、好ましくは4 0nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下とする。 【0124】

なお、チャネル長とは、平面図において、半導体層とゲート電極層とが重なる領域にお ける、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン 電極)との距離をいう。すなわち、図4(A)では、チャネル長は、第2の酸化物半導体 層406とゲート電極層412とが重なる領域における、ソース電極層408aとドレイ ン電極層408bとの距離となる。チャネル幅とは、半導体層とゲート電極層とが重なる 領域における、ソースまたはドレインの幅をいう。すなわち、図4(A)では、チャネル 幅は、第2の酸化物半導体層406とゲート電極層412とが重なる領域における、ソー ス電極層408aまたはドレイン電極層408bの幅をいう。

【0125】

基板400は、基板100についての記載を参酌することができる。絶縁層402は、 第1の絶縁層102についての記載を参酌することができる。第1の酸化物半導体層40 4は、第1の酸化物半導体層104についての記載を参酌することができる。第2の酸化 物半導体層406は、第2の酸化物半導体層106についての記載を参酌することができる。 る。絶縁層410は、第2の絶縁層110についての記載を参酌することができる。 【0126】

ソース電極層408aおよびドレイン電極層408bには、酸化物半導体層から酸素を 引き抜く性質を有する導電層を用いると好ましい。例えば、酸化物半導体層から酸素を引 <sup>50</sup>

10

20

き抜く性質を有する導電層として、アルミニウム、チタン、クロム、ニッケル、モリブデ ン、タンタル、タングステンなどを含む導電層が挙げられる。 [0127]

酸化物半導体層から酸素を引き抜く性質を有する導電層の作用により、第1の酸化物半 導体層104および/または第2の酸化物半導体層106中の酸素が脱離し、酸化物半導 体層中に酸素欠損を形成する場合がある。酸素の引き抜きは、高い温度で加熱するほど起 こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、酸化物 半導体層のソース電極層またはドレイン電極層と接触した近傍の領域には酸素欠損が形成 される可能性が高い。また、加熱により該酸素欠損のサイトに水素が入りこみ、酸化物半 導体層がn型化する場合がある。したがって、ソース電極層およびドレイン電極層の作用 により、酸化物半導体層と、ソース電極層またはドレイン電極層と、が接する領域を低抵 抗化させ、トランジスタのオン抵抗を低減することができる。 [0128]

なお、チャネル長が小さい(例えば200 nm以下、または100 nm以下)トランジ スタを作製する場合、 n 型化領域の形成によってソース - ドレイン間が短絡してしまうこ とがある。そのため、チャネル長が小さいトランジスタを形成する場合は、ソース電極層 およびドレイン電極層に酸化物半導体層から適度に酸素を引き抜く性質を有する導電層を 用いればよい。適度に酸素を引き抜く性質を有する導電層としては、例えば、ニッケル、 モリブデンまたはタングステンを含む導電層などがある。

[0129]

また、チャネル長がごく小さい(40nm以下、または30nm以下)トランジスタを 作製する場合、ソース電極層408aおよびドレイン電極層408bとして、酸化物半導 体層からほとんど酸素を引き抜くことのない導電層を用いればよい。酸化物半導体層から ほとんど酸素を引き抜くことのない導電層としては、例えば、窒化タンタル、窒化チタン 、またはルテニウムを含む導電層などがある。なお、複数種の導電層を積層しても構わな 11.

[0130]

ゲート電極層412は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イ ットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル、タングステンなど から得らればれた一種以上を含む導電層を用いればよい。

[0131]

絶縁層414としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン 、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウ ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ ムまたは酸化タンタルを含む絶縁層を、単層で、または積層で用いればよい。

以下では、チャネルが形成される第2の酸化物半導体層406に適用可能な酸化物半導 体について詳細に説明する。

[0133]

40 第2の酸化物半導体層406に2以上の金属元素を構成元素として含む酸化物半導体を 用いる場合は、少なくともインジウムを含む酸化物半導体を用いることが好ましい。酸化 物は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、 酸化物半導体層は、元素Mを含むことがより好ましい。元素Mは、好ましくは、アルミニ ウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元 素としては、チタン、ジルコニウム、ランタン、セリウム、ネオジム、ハフニウムなどが ある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない。元素Mは、例 えば、酸素との結合エネルギーが高い元素である。元素Mは、例えば、酸化物のエネルギ - ギャップを大きくする機能を有する元素である。また、酸化物半導体層は、亜鉛を含む と好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。 [0134] 50

20

ただし、第2の酸化物半導体層406は、インジウムを含む酸化物に限定されない。第2の酸化物半導体層406は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物であっても構わない。

【0135】

また、第2の酸化物半導体層406は、エネルギーギャップが大きい酸化物を用いる。 第2の酸化物半導体層406のエネルギーギャップは、例えば、2.5 e V以上4.2 e V以下、好ましくは2.8 e V以上3.8 e V以下、さらに好ましくは3 e V以上3.5 e V以下とする。

【0136】

以下では、チャネルが形成される酸化物半導体層における不純物の影響について説明す
 3。なお、トランジスタの電気特性を安定にするためには、第2の酸化物半導体層406
 中(界面も含む)の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、第2の酸化物半導体層406のキャリア密度は、1×10<sup>17</sup>個/cm
 <sup>3</sup>未満、1×10<sup>15</sup>個/cm<sup>3</sup>未満、または1×10<sup>13</sup>個/cm<sup>3</sup>未満とする。第2
 の酸化物半導体層406中の不純物濃度を低減するためには、近接する膜中の不純物濃度
 も低減することが好ましい。

【0137】

例えば、第2の酸化物半導体層406中のシリコンは、キャリアトラップやキャリア発 生源となる場合がある。そのため、第2の酸化物半導体層406と絶縁層410との間に おけるシリコン濃度を、SIMSにおいて、1×10<sup>19</sup>atoms/cm<sup>3</sup>未満、好ま<sup>20</sup> しくは5×10<sup>18</sup>atoms/cm<sup>3</sup>未満、さらに好ましくは2×10<sup>18</sup>atoms /cm<sup>3</sup>未満とする。

【0138】

また、第2の酸化物半導体層406中に水素が含まれると、キャリア密度を増大させて しまう場合がある。第2の酸化物半導体層406の水素濃度はSIMSにおいて、2×1 0<sup>20</sup> atoms/cm<sup>3</sup>以下、好ましくは5×10<sup>19</sup> atoms/cm<sup>3</sup>以下、より 好ましくは1×10<sup>19</sup> atoms/cm<sup>3</sup>以下、さらに好ましくは5×10<sup>18</sup> ato ms/cm<sup>3</sup>以下とする。また、第2の酸化物半導体層406中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。第2の酸化物半導体層406の窒素濃度は、 SIMSにおいて、5×10<sup>19</sup> atoms/cm<sup>3</sup> 未満、好ましくは5×10<sup>18</sup> at oms/cm<sup>3</sup>以下、より好ましくは1×10<sup>18</sup> atoms/cm<sup>3</sup> 以下、さらに好ま しくは5×10<sup>17</sup> atoms/cm<sup>3</sup> 以下とする。

30

40

【0139】

また、第1の酸化物半導体層404の膜厚は非常に薄いため、第1の酸化物半導体層404に含まれる不純物も、チャネルに影響を与える場合がある。したがって、第1の酸化物半導体層404中のシリコン濃度、水素濃度、窒素濃度も第2の酸化物半導体層406と同等に低減することが好ましい。

[0140]

また、第1の酸化物半導体層404および第2の酸化物半導体層406の水素濃度を低減するために、絶縁層402および絶縁層410の水素濃度はSIMSにおいて、2×10<sup>20</sup> atoms/ cm<sup>3</sup>以下、好ましくは5×10<sup>19</sup> atoms/cm<sup>3</sup>以下、より好ましくは1×10 <sup>19</sup> atoms/cm<sup>3</sup>以下、さらに好ましくは5×10<sup>18</sup> atoms/cm<sup>3</sup>以下と する。また、第1の酸化物半導体層404および第2の酸化物半導体層406の窒素濃度 を低減するために、絶縁層402および絶縁層410の窒素濃度を低減すると好ましい。 絶縁層402および絶縁層410の窒素濃度は、SIMSにおいて、5×10<sup>19</sup> ato ms/cm<sup>3</sup> 未満、好ましくは5×10<sup>18</sup> atoms/cm<sup>3</sup>以下、より好ましくは1 ×10<sup>18</sup> atoms/cm<sup>3</sup>以下、さらに好ましくは5×10<sup>17</sup> atoms/cm<sup>3</sup> 以下とする。

**[**0 1 4 1 **]** 

次いで、第1の酸化物半導体層104または第2の酸化物半導体層406の有する結晶部について説明する。

【0142】

酸化物半導体層は、単結晶酸化物半導体層と、それ以外の非単結晶酸化物半導体層とに 分けられる。非単結晶酸化物半導体層としては、CAAC-OS(CAXiSAli gned Crystalline OXide Semiconductor)層、多 結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などがある。 【0143】

また、別の観点では、酸化物半導体層は、非晶質酸化物半導体層と、それ以外の結晶性酸化物半導体層とに分けられる。結晶性酸化物半導体層としては、単結晶酸化物半導体層 <sup>10</sup>、СААС-ОЅ層、多結晶酸化物半導体層、微結晶酸化物半導体層などがある。

【0144】

< C A A C - O S 層 >

まずは、CAAC-OS層について説明する。なお、CAAC-OS層を、CANC( C-Axis Aligned nanocrystals)を有する酸化物半導体層と 呼ぶこともできる。

【0145】

CAAC-OS層は、 c 軸配向した複数の結晶部(ペレットともいう。)を有する酸化 物半導体層の一つである。

【0146】

透過型電子顕微鏡(TEM:Transmission Electron Micr oscope)によって、CAAC-OS層の明視野像と回折パターンとの複合解析像( 高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。 一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリー ともいう。)を明確に確認することができない。そのため、CAAC-OS層は、結晶粒 界に起因する電子移動度の低下が起こりにくいといえる。

[0147]

以下では、TEMによって観察したCAAC-OS層について説明する。図19(A) に、試料面と略平行な方向から観察したCAAC-OS層の断面の高分解能TEM像を示 す。高分解能TEM像の観察には、球面収差補正(Spherical Aberrat ion Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM 像を、特にCS補正高分解能TEM像と呼ぶ。CS補正高分解能TEM像の取得は、例え ば、日本電子株式会社製原子分解能分析電子顕微鏡JEM-ARM200Fなどによって 行うことができる。

【0148】

図19(A)の領域(1)を拡大したCs補正高分解能TEM像を図19(B)に示す 。図19(B)より、ペレットにおいて、金属原子が層状に配列していることを確認でき る。金属原子の各層の配列は、CAAC-OS層を形成する面(被形成面ともいう。)ま たは上面の凹凸を反映しており、CAAC-OSの被形成面または上面と平行となる。 【0149】

図19(B)に示すように、CAAC-OS層は特徴的な原子配列を有する。図19( C)は、特徴的な原子配列を、補助線で示したものである。図19(B)および図19( C)より、ペレットーつの大きさは1nm以上3nm以下程度であり、ペレットとペレッ トとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって 、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。 【0150】

ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC-OS層のペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図19(D)参照。)。図19(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図19(D)に示す領域5161に相当する。

20

30

[0151]

また、図20(A)に、試料面と略垂直な方向から観察したCAAC-OS層の平面の Cs補正高分解能TEM像を示す。図20(A)の領域(1)、領域(2)および領域( 3)を拡大したCs補正高分解能TEM像を、それぞれ図20(B)、図20(C)およ び図20(D)に示す。図20(B)、図20(C)および図20(D)より、ペレット は、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。し かしながら、異なるペレット間で、金属原子の配列に規則性は見られない。

【0152】

次に、X線回折(XRD:X-Ray Diffraction)によって解析したC AAC-OS層について説明する。例えば、InGaZnO<sub>4</sub>の結晶を有するCAAC-OS層に対し、out-of-plane法による構造解析を行うと、図21(A)に示 すように回折角(2)が31°近傍にピークが現れる場合がある。このピークは、In GaZnO<sub>4</sub>の結晶の(009)面に帰属されることから、CAAC-OS層の結晶が c 軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認でき る。

**[**0153**]** 

なお、CAAC-OS層のout-of-plane法による構造解析では、2 が3 1 ° 近傍のピークの他に、2 が3 6 ° 近傍にもピークが現れる場合がある。2 が3 6 ° 近傍のピークは、CAAC-OS層中の一部に、c軸配向性を有さない結晶が含まれる ことを示している。より好ましいCAAC-OS層は、out-of-plane法によ る構造解析では、2 が3 1 ° 近傍にピークを示し、2 が3 6 ° 近傍にピークを示さな い。

[0154]

一方、CAAC-OS層に対し、 c 軸に略垂直な方向から X 線を入射させる i n - p 1 a n e 法による構造解析を行うと、 2 が56°近傍にピークが現れる。このピークは、 I n G a Z n O 4 の結晶の(110)面に帰属される。CAAC-OSの場合は、 2 を 56°近傍に固定し、試料面の法線ベクトルを軸( 軸)として試料を回転させながら分 析( スキャン)を行っても、図21(B)に示すように明瞭なピークは現れない。これ に対し、In G a Z n O 4 の単結晶酸化物半導体層であれば、 2 を56°近傍に固定し て スキャンした場合、図21(C)に示すように(110)面と等価な結晶面に帰属さ れるピークが6本観察される。したがって、X R D を用いた構造解析から、 C A A C - O S層は、a 軸およびb 軸の配向が不規則であることが確認できる。

**[**0155**]** 

次に、電子回折によって解析したCAAC-OS層について説明する。例えば、InG aZnO₄の結晶を有するCAAC-OS層に対し、試料面に平行にプローブ径が300 nmの電子線を入射させると、図22(A)に示すような回折パターン(制限視野透過電 子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZn O₄の結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっ ても、CAAC-OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上 面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプ ローブ径が300nmの電子線を入射させたときの回折パターンを図22(B)に示す。 図22(B)より、リング状の回折パターンが確認される。したがって、電子回折によっ ても、CAAC-OS層に含まれるペレットのa軸およびb軸は配向性を有さないことが わかる。なお、図22(B)における第1リングは、InGaZnO<sub>4</sub>の結晶の(010 )面および(100)面などに起因すると考えられる。

【0156】

また、CAAC-OS層は、欠陥準位密度の低い酸化物半導体層である。酸化物半導体 層の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって 、CAAC-OS層は、不純物濃度の低い酸化物半導体層ということもできる。また、C 10

20

AAC-OS層は、酸素欠損の少ない酸化物半導体層ということもできる。 【0157】

酸化物半導体層に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源 となる場合がある。また、酸化物半導体層中の酸素欠損は、キャリアトラップとなる場合 や、水素を捕獲することによってキャリア発生源となる場合がある。

(23)

【0158】

なお、不純物は、酸化物半導体層の主成分以外の元素で、水素、炭素、シリコン、遷移 金属元素などがある。例えば、シリコンなどの、酸化物半導体層を構成する金属元素より も酸素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の 原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、ア ルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体層 の原子配列を乱し、結晶性を低下させる要因となる。

10

また、欠陥準位密度の低い(酸素欠損が少ない)酸化物半導体層は、キャリア密度を低 くすることができる。そのような酸化物半導体層を、高純度真性または実質的に高純度真 性な酸化物半導体層と呼ぶ。CAAC-OS層は、不純物濃度が低く、欠陥準位密度が低 い。即ち、高純度真性または実質的に高純度真性な酸化物半導体層となりやすい。したが って、CAAC-OS層を用いたトランジスタは、しきい値電圧がマイナスとなる電気特 性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に 高純度真性な酸化物半導体層は、キャリアトラップが少ない。酸化物半導体層のキャリア トラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のよ うに振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導 体層を用いたトランジスタは、電気特性が不安定となる場合がある。一方、CAAC-O S層を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな

る。

[0160]

また、 C A A C - O S 層は欠陥準位密度が低いため、光の照射などによって生成された キャリアが、欠陥準位に捕獲されることが少ない。

したがって、CAAC-OS層を用いたトランジスタは、可視光や紫外光の照射による電 気特性の変動が小さい。

【0161】

< 微結晶酸化物半導体層 >

次に、微結晶酸化物半導体層について説明する。

【0162】

微結晶酸化物半導体層は、高分解能TEM像において、結晶部を確認することのできる 領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体 層に含まれる結晶部は、1 n m 以上100 n m 以下、または1 n m 以上10 n m 以下の大 きさであることが多い。特に、1 n m 以上10 n m 以下、または1 n m 以上3 n m 以下の 微結晶であるナノ結晶を有する酸化物半導体層を、n c - O S ( n a n o c r y s t a 1 1 i n e O x i d e S e m i c o n d u c t o r ) 層と呼ぶ。n c - O S 層は、例え ば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶 は、CAAC-O S 層におけるペレットと起源を同じくする可能性がある。そのため、以 下ではn c - O S 層の結晶部をペレットと呼ぶ場合がある。

【0163】

n c - O S 層は、微小な領域(例えば、1 n m 以上1 0 n m 以下の領域、特に1 n m 以 上3 n m 以下の領域)において原子配列に周期性を有する。また、n c - O S 層は、異な るペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない 。したがって、n c - O S 層は、分析方法によっては、非晶質酸化物半導体層と区別が付 かない場合がある。例えば、n c - O S 層に対し、ペレットよりも大きい径のX 線を用い る X R D 装置を用いて構造解析を行うと、out - of - plane法による解析では、 30

20

結晶面を示すピークが検出されない。また、nc - OS層に対し、ペレットよりも大きい プローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともい う。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc - OS 層に対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナ ノビーム電子回折を行うと、スポットが観測される。また、nc - OS層に対しナノビー ム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合が ある。さらに、リング状の領域内に複数のスポットが観測される場合がある。

[0164]

このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc -OS層を、RANC(Random Aligned nanocrystals)を <sup>10</sup> 有する酸化物半導体層、またはNANC(Non-Aligned nanocryst als)を有する酸化物半導体層と呼ぶこともできる。 【0165】

n c - O S 層は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、n c - O S 層は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、n c - O S は、異なるペレット間で結晶方位に規則性が見られない。そのため、n c - O S 層は、C A A C - O S 層と比べて欠陥準位密度が高くなる。

[0166]

< 非晶質酸化物半導体層 >

次に、非晶質酸化物半導体層について説明する。

[0167]

非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶部を有さない酸 化物半導体層である。石英のような無定形状態を有する酸化物半導体層が一例である。

【0168】

非晶質酸化物半導体層は、高分解能 TEM 像において結晶部を確認することができない

【0169】

非晶質酸化物半導体層に対し、XRD装置を用いた構造解析を行うと、out-ofplane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物 半導体層に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物 半導体層に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターン のみが観測される。

[0170]

非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を 有さない構造を完全な非晶質構造(completely amorphous str ucture)と呼ぶ場合がある。また、最近接原子間距離または第2近接原子間距離ま で秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。した がって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体層を 非晶質酸化物半導体層と呼ぶことはできない。また、少なくとも、長距離秩序性を有する 酸化物半導体層を非晶質酸化物半導体層と呼ぶことはできない。よって、結晶部を有する ことから、例えば、CAAC-OS層およびnc-OS層を、非晶質酸化物半導体層また は完全な非晶質酸化物半導体層と呼ぶことはできない。

【0171】

< 非晶質ライク酸化物半導体層 >

なお、酸化物半導体層は、nc-OS層と非晶質酸化物半導体層との間の構造を有する 場合がある。そのような構造を有する酸化物半導体層を、特に非晶質ライク酸化物半導体 (a-like OS:amorphous-like Oxide Semicond uctor)層と呼ぶ。

**[**0172**]** 

a-like OS層は、高分解能TEM像において鬆(ボイドともいう。)が観察さ <sup>50</sup>

30

20

れる場合がある。また、高分解能TEM像において、明確に結晶部を確認することのでき る領域と、結晶部を確認することのできない領域と、を有する。 [0173]

鬆を有するため、a‐like OS層は、不安定な構造である。以下では、a‐li ke OS層が、CAAC-OS層およびnc-OS層と比べて不安定な構造であること を示すため、電子照射による構造の変化を示す。

[0174]

電子照射を行う試料として、a‐like OS層、nc-OS層およびCAAC-O S層を準備する。いずれの試料もIn-Ga-Zn酸化物である。

[0175]

10

20

まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試 料は、いずれも結晶部を有することがわかる。

[0176]

なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば 、InGaZnOュの結晶の単位格子は、In-O層を3層有し、またGa-Zn-O層 を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。こ れらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度 であり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞 の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnO』の結晶部と 見なすことができる。なお、格子編は、InGaZnO₄の結晶のa-b面に対応する。 [0177]

図23は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例であ る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図23より、a‐li ke OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体 的には、図23中に(1)で示すように、TEMによる観察初期においては1.2nm程 度の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×10<sup>8</sup> e - / n m2においては2.6nm程度の大きさまで成長していることがわかる。一方、nc-O SおよびCAAC-OSは、電子照射開始時から電子の累積照射量が4.2×10<sup>8</sup> e<sup>--</sup> /nm<sup>2</sup>までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、 図23中の(2)および(3)で示すように、電子の累積照射量によらず、nc-OS層 およびCAAC-OS層の結晶部の大きさは、それぞれ1.4nm程度および2.1nm 程度であることがわかる。

[0178]

このように、 a - l i k e OS層は、電子照射によって結晶部の成長が見られる場合 がある。一方、nc-OS層およびCAAC-OS層は、電子照射による結晶部の成長が ほとんど見られないことがわかる。即ち、a-like OS層は、nc-OS層および CAAC-OS層と比べて、不安定な構造であることがわかる。

[0179]

また、鬆を有するため、a-like OS層は、nc-OS層およびCAAC-OS 層と比べて密度の低い構造である。具体的には、 a - 1 i k e OS層の密度は、同じ組 成の単結晶の密度の78.6%以上92.3%未満となる。また、nc-OS層の密度お よびCAAC-OS層の密度は、同じ組成の単結晶の密度の92.3%以上100%未満 となる。単結晶の密度の78%未満となる酸化物半導体層は、成膜すること自体が困難で ある。

[0180]

例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体層において 、菱面体晶構造を有する単結晶 I n G a Z n O ₄ の密度は 6 . 3 5 7 g / c m <sup>3</sup> となる。 よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体層に おいて、 a - l i k e OS層の密度は 5 . 0 g / c m <sup>3</sup> 以上 5 . 9 g / c m <sup>3</sup> 未満とな る。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体層 30

において、 n c - O S 層の密度および C A A C - O S 層の密度は 5 . 9 g / c m <sup>3</sup> 以上 6

(26)

.3g/cm<sup>3</sup>未満となる。

【0181】

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な る単結晶を組み合わせることにより、任意の組成における単結晶に相当する密度を見積も ることができる。任意の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な い種類の単結晶を組み合わせて見積もることが好ましい。

【0182】

以上のように、酸化物半導体層は、様々な構造をとり、それぞれが様々な特性を有する <sup>10</sup> 。なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、a-like OS層、微 結晶酸化物半導体層、CAAC-OS層のうち、二種以上を有する積層膜であってもよい

【0183】

< 成膜モデル >

以下では、CAAC-OS層およびnc-OS層の成膜モデルの一例について説明する。

【0184】

図24(A)は、スパッタリング法によりCAAC-OS層が成膜される様子を示した 成膜室内の模式図である。

[0185]

ターゲット5130は、バッキングプレートに接着されている。バッキングプレートを 介してターゲット5130と向かい合う位置には、複数のマグネットが配置される。該複 数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高め るスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。

【0186】

基板5120は、ターゲット5130と向かい合うように配置しており、その距離d( ターゲット - 基板間距離(T - S間距離)ともいう。)は0.01m以上1m以下、好ま しくは0.02m以上0.5m以下とする。成膜室内は、ほとんどが成膜ガス(例えば、 酸素、アルゴン、または酸素を5体積%以上の割合で含む混合ガス)で満たされ、0.0 1Pa以上100Pa以下、好ましくは0.1Pa以上10Pa以下に制御される。ここ で、ターゲット5130に一定以上の電圧を印加することで、放電が始まり、プラズマが 確認される。なお、ターゲット5130の近傍には磁場によって、高密度プラズマ領域が 形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン5101 が生じる。イオン5101は、例えば、酸素の陽イオン(O<sup>+</sup>)やアルゴンの陽イオン( Ar<sup>+</sup>)などである。

【0187】

ここで、ターゲット5130は、複数の結晶粒を有する多結晶構造を有し、いずれかの 結晶粒には劈開面が含まれる。図25(A)に、一例として、ターゲット5130に含ま れるInGaZnO4の結晶の構造を示す。なお、図25(A)は、b軸に平行な方向か らInGaZnO4の結晶を観察した場合の構造である。図25(A)より、近接する二 つのGa-Zn-O層において、それぞれの層における酸素原子同士が近距離に配置され ていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つの Ga-Zn-O層の間には斥力が生じる。その結果、InGaZnO4の結晶は、近接す る二つのGa-Zn-O層の間に劈開面を有する。

【0188】

高密度プラズマ領域で生じたイオン5101は、電界によってターゲット5130側に 加速され、やがてターゲット5130と衝突する。このとき、劈開面から平板状またはペ レット状のスパッタ粒子であるペレット5100aおよびペレット5100bが剥離し、 叩き出される。なお、ペレット5100aおよびペレット5100bは、イオン5101

30

20

の衝突の衝撃によって、構造に歪みが生じる場合がある。 [0189]

ペレット5100aは、三角形、例えば正三角形の平面を有する平板状またはペレット 状のスパッタ粒子である。また、ペレット5100bは、六角形、例えば正六角形の平面 を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット5100aおよ びペレット5100bなどの平板状またはペレット状のスパッタ粒子を総称してペレット 5100と呼ぶ。ペレット5100の平面の形状は、三角形、六角形に限定されない、例 えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形(例えば、正三 角形)が2個合わさった四角形(例えば、ひし形)となる場合もある。

(27)

[0190]

ペレット5100は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが 、ペレット5100の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ ット5100は、厚さを0.4nm以上1nm以下、好ましくは0.6nm以上0.8n m以下とする。また、例えば、ペレット5100は、幅を1nm以上3nm以下、好まし くは1.2nm以上2.5nm以下とする。ペレット5100は、上述の図23中の(1 )で説明した初期核に相当する。例えば、In-Ga-Zn酸化物を有するターゲット5 130にイオン5101を衝突させると、図25(B)に示すように、Ga-Zn-O層 、In-O層およびGa-Zn-O層の3層を有するペレット5100が剥離する。図2 5(C)に、剥離したペレット5100をc軸に平行な方向から観察した構造を示す。ペ レット5100は、二つのGa-Zn-O層(パン)と、In-O層(具)と、を有する ナノサイズのサンドイッチ構造と呼ぶこともできる。

[0191]

ペレット5100は、プラズマを通過する際に、側面が負または正に帯電する場合があ る。ペレット5100は、例えば、側面に位置する酸素原子が負に帯電する可能性がある 。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペ レット状の形状を維持することが可能となる。なお、CAAC-OSが、In-Ga-Ζ n酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。 または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電す る可能性がある。また、ペレット5100は、プラズマを通過する際に、プラズマ中のイ ンジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場 合がある。上述の図23中の(2)と(1)の大きさの違いが、プラズマ中での成長分に 相当する。ここで、基板5120が室温程度である場合、基板5120上におけるペレッ ト5100の成長が起こりにくいためnc-OS層となる(図24(B)参照。)。室温 程度で成膜できることから、基板5120が大面積である場合でもnc-OS層の成膜が 可能である。なお、ペレット5100をプラズマ中で成長させるためには、スパッタリン グ法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレッ ト5100の構造を安定にすることができる。

[0192]

図24(A)および図24(B)に示すように、例えば、ペレット5100は、プラズ マ中を凧のように飛翔し、ひらひらと基板5120上まで舞い上がっていく。ペレット5 100は電荷を帯びているため、ほかのペレット5100が既に堆積している領域が近づ くと、斥力が生じる。ここで、基板5120の上面では、基板5120の上面に平行な向 きの磁場(水平磁場ともいう。)が生じている。また、基板5120およびターゲット5 130間には、電位差が与えられるため、基板5120からターゲット5130に向かう 方向に電流が流れる。したがって、ペレット5100は、基板5120の上面において、 磁場および電流の作用によって、力(ローレンツ力)を受ける。このことは、フレミング の左手の法則によって理解できる。

【0193】

ペレット5100は、原子一つと比べると質量が大きい。そのため、基板5120の上 50

10



面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが 磁場および電流の作用で生じる力である可能性がある。なお、ペレット5100に、基板 5120の上面を移動するために十分な力を与えるには、基板5120の上面において、 基板5120の上面に平行な向きの磁場が10G以上、好ましくは20G以上、さらに好 ましくは30G以上、より好ましくは50G以上となる領域を設けるとよい。または、基 板5120の上面において、基板5120の上面に平行な向きの磁場が、基板5120の 上面に垂直な向きの磁場の1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以 上、より好ましくは56以上となる領域を設けるとよい。

【0194】

このとき、マグネットと基板5120とが相対的に移動すること、または回転すること <sup>10</sup> によって、基板5120の上面における水平磁場の向きは変化し続ける。したがって、基 板5120の上面において、ペレット5100は、様々な方向から力を受け、様々な方向 へ移動することができる。

【0195】

また、図24(A)に示すように基板5120が加熱されている場合、ペレット510 0と基板5120との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ レット5100は、基板5120の上面を滑空するように移動する。ペレット5100の 移動は、平板面を基板5120に向けた状態で起こる。その後、既に堆積しているほかの ペレット5100の側面まで到達すると、側面同士が結合する。このとき、ペレット51 00の側面にある酸素原子が脱離する。脱離した酸素原子によって、CAAC-OS層中 の酸素欠損が埋まる場合があるため、欠陥準位密度の低いCAAC-OS層となる。なお 、基板5120の上面の温度は、例えば、100 以上500 未満、150 以上45 0 未満、または170 以上400 未満とすればよい。したがって、基板5120が 大面積である場合でもCAAC-OS層の成膜は可能である。

【0196】

また、ペレット5100は、基板5120上で加熱されることにより、原子が再配列し 、イオン5101の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット5 100は、ほとんど単結晶となる。ペレット5100がほとんど単結晶となることにより 、ペレット5100同士が結合した後に加熱されたとしても、ペレット5100自体の伸 縮はほとんど起こり得ない。したがって、ペレット5100間の隙間が広がることで結晶 粒界などの欠陥を形成し、クレバス化することがない。 【0197】

30

40

20

また、CAAC-OS層は、単結晶酸化物半導体層が一枚板のようになっているのでは なく、ペレット5100(ナノ結晶)の集合体がレンガまたはブロックが積み重なったよ うな配列をしている。また、ペレット5100同士の間には結晶粒界を有さない。そのた め、成膜時の加熱、成膜後の加熱または曲げなどで、CAAC-OS層に縮みなどの変形 が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したが って、可とう性を有する半導体装置に用いることに適した構造である。なお、nc-OS は、ペレット5100(ナノ結晶)が無秩序に積み重なったような配列となる。

[0198]

ターゲット5130をイオン5101でスパッタした際に、ペレット5100だけでな く、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット5100よりも軽量である ため、先に基板5120の上面に到達する。そして、0.1nm以上10nm以下、0. 2nm以上5nm以下、または0.5nm以上2nm以下の酸化亜鉛層5102を形成す る。図26に断面模式図を示す。

【0199】

図26(A)に示すように、酸化亜鉛層5102上にはペレット5105aと、ペレット5105bと、が堆積する。ここで、ペレット5105aとペレット5105bとは、 互いに側面が接するように配置している。また、ペレット5105cは、ペレット510 5b上に堆積した後、ペレット5105b上を滑るように移動する。また、ペレット51

05 aの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子510 3が基板5120からの加熱により結晶化し、領域5105a1を形成する。なお、複数 の粒子5103は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。 【0200】

そして、図26(B)に示すように、領域5105a1は、ペレット5105aと一体 化し、ペレット5105a2となる。また、ペレット5105cは、その側面がペレット 5105bの別の側面と接するように配置する。

【0201】

次に、図26(C)に示すように、さらにペレット5105dがペレット5105a2 上およびペレット5105b上に堆積した後、ペレット5105a2上およびペレット5 105b上を滑るように移動する。また、ペレット5105cの別の側面に向けて、さら にペレット5105eが酸化亜鉛層5102上を滑るように移動する。 【0202】

そして、図26(D)に示すように、ペレット5105dは、その側面がペレット51 05a2の側面と接するように配置する。また、ペレット5105dは、その側面がペレ ット5105cの別の側面と接するように配置する。また、ペレット5105dの別の側 面において、酸化亜鉛とともにターゲット5130から剥離した複数の粒子5103が基 板5120からの加熱により結晶化し、領域5105d1を形成する。 【0203】

以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において 20 成長が起こることで、基板5120上にCAAC-OSが形成される。したがって、CA AC-OSは、nc-OSよりも一つ一つのペレットが大きくなる。上述の図23中の( 3)と(2)の大きさの違いが、堆積後の成長分に相当する。

[0204]

また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大きさが、上面から見て10nm以上200nm以下、15nm以上100nm以下、または20nm以上50nm以下となる場合がある。このとき、微細なトランジスタに用いる酸化物半導体層において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、ソース領域およびドレイン領域として用いることができる場合がある。

30

【 0 2 0 5 】

このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成 されることによって、トランジスタの周波数特性を高くすることができる場合がある。 【0206】

以上のようなモデルにより、ペレット5100が基板5120上に堆積していくと考え られる。被形成面が結晶構造を有さない場合においても、CAAC-OS層の成膜が可能 であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、C AAC-OS層は、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一 な成膜が可能である。例えば、基板5120の上面(被形成面)の構造が非晶質構造(例 えば非晶質酸化シリコン)であっても、CAAC-OS層を成膜することは可能である。 【0207】

また、CAAC-OS層は、被形成面である基板5120の上面に凹凸がある場合でも、その形状に沿ってペレット5100が配列することがわかる。例えば、基板5120の上面が原子レベルで平坦な場合、ペレット5100はa-b面と平行な平面である平板面を下に向けて並置する。ペレット5100の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がn段(nは自然数。)積み重なることで、CAAC-OS層を得ることができる。 【0208】

一方、基板5120の上面が凹凸を有する場合でも、CAAC-OS層は、ペレット5100が凹凸に沿って並置した層がn段(nは自然数。)積み重なった構造となる。基板5120が凹凸を有するため、CAAC-OS層は、ペレット5100間に隙間が生じやすい場合がある。ただし、この場合でも、ペレット5100間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するCAAC-OS層とすることができる。

(30)

【0209】

このようなモデルによってCAAC - OS層が成膜されるため、スパッタ粒子が厚みの ないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である 場合、基板5120上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場 合がある。

[0210]

以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶 性を有するCAAC-OS層を得ることができる。

[0211]

<トランジスタの作製方法>

以下では、トランジスタ450の作製方法について、説明する。なお、先の実施の形態 と同様の構成については、実施の形態1または実施の形態2を参酌することができるため 、一部記載を省略することがある。

【0212】

まず、基板400準備する。基板400は基板100と同様の材料を用いることができる。なお、基板上に半導体素子が設けられた基板を基板400として用いてもよい。 【0213】

また、基板400として、可とう性基板を用いてもよい。なお、可とう性基板上にトラ ンジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラ ンジスタを剥離し、可とう性基板である基板400に転置する方法もある。その場合には 、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。

[0214]

基板400上に絶縁層402を形成する。絶縁層402を形成後、絶縁層402に酸素 を添加することにより、化学量論的組成よりも過剰な酸素を含む絶縁層を形成しても構わ ない。酸素の添加は、プラズマ処理またはイオン注入法などにより行えばよい。酸素の添 加をイオン注入法で行う場合、例えば、加速電圧を2kV以上100kV以下とし、ドー ズ量を5×10<sup>14</sup> ions/cm<sup>2</sup>以上5×10<sup>16</sup> ions/cm<sup>2</sup>以下とすればよ い。

【0215】

次いで、絶縁層402上に第1の酸化物半導体層404および第2の酸化物半導体層4 06を積層する。その後、フォトリソグラフィ法を用いたエッチングによって島状に加工 する。ここでのエッチング処理で、絶縁層402を同時にエッチングして、第1の酸化物 半導体層404から露出した領域の膜厚を減少させてもよい。ただし、絶縁層402のエ ッチングは、基板400の表面を露出しない程度に適度に行うものとする。絶縁層402 を適度にエッチングすることで、後に形成するゲート電極層412によって第2の酸化物 半導体層406を覆いやすくすることができる。なお、トランジスタを微細化するために 、第1の酸化物半導体層404および第2の酸化物半導体層406の加工時にハードマス クを用いてもよい。

[0216]

なお、第1の酸化物半導体層404および第2の酸化物半導体層406の加工時に、第 1の酸化物半導体層404および第2の酸化物半導体層406の加工面にダメージが入ら ないようエッチングすることが好ましい。例えば、ドライエッチング法を用いて、中性ビ ームエッチングを行えばよい。中性ビームであることから、電荷によるチャージアップが 起こらず、また低エネルギーであるため、低ダメージでエッチングすることが可能となる 20

10

。または、第1の酸化物半導体層404および第2の酸化物半導体層406が結晶である 場合、結晶面によってエッチレートが異なることを利用したウェットエッチング法を用い ても構わない。ウェットエッチング法を用いることにより、加工面へのダメージを低減す ることができる。

【0217】

第2の酸化物半導体層406の形成後に、第1の加熱処理を行ってもよい。第1の加熱処理は、250 以上650 以下、好ましくは300 以上500 以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。また、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。第1の加熱処理によって、第2の酸化物半導体層406の結晶性を高め、さらに絶縁層402から水素や水などの不純物を除去することができる。

[0218]

次に、第2の酸化物半導体層406を覆ってソース電極層408aおよびドレイン電極 層408bとなる導電膜を形成する。導電膜は、スパッタリング法、CVD法、MBE法 、ALD法またはPLD法を用いて成膜すればよい。ただし、第1の酸化物半導体層また は第2の酸化物半導体層へのプラズマによる損傷(ダメージ)を低減するためには、MC VD法等の熱CVD法を用いることが好ましい。

【0219】

次に、導電膜を分断するようにエッチングし、ソース電極層408aおよびドレイン電 20 極層408bを形成する。なお、導電膜をエッチングする際、ソース電極層408aおよ びドレイン電極層408bの端部が丸みを帯びる(曲面を有する)場合がある。また、導 電膜をエッチングする際、絶縁層402がエッチングされ、膜厚が減少した領域が形成さ れる場合がある。

次に、第2の酸化物半導体層406、ソース電極層408aおよびドレイン電極層40 8b上に、ゲート絶縁層として機能する絶縁層410を形成する。その後、絶縁層410 上に、ゲート電極層412を形成する。ゲート電極層412は、スパッタリング法、CV D法、MBE法、ALD法またはPLD法を用いて成膜すればよい。ただし、第1の酸化 物半導体層または第2の酸化物半導体層へのプラズマによる損傷(ダメージ)を低減する ためには、MCVD法等の熱CVD法を用いることが好ましい。

30

10

次に、ソース電極層408a上、ドレイン電極層408b上、絶縁層410上、および ゲート電極層412上に絶縁層414を形成する。絶縁層414は、スパッタリング法、 CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。ただし、第1ま たは第2の酸化物半導体層へのプラズマによる損傷(ダメージ)を低減するためには、熱 CVD法またはALD法を用いることが好ましい。

[0222]

[0221]

次に、第2の加熱処理を行ってもよい。第2の加熱処理は、第1の加熱処理と同様の条件で行うことができる。第2の加熱処理により、第2の酸化物半導体層406の酸素欠損 <sup>40</sup>を低減することができる場合がある。

【0223】

以上の工程で、図4に示すトランジスタ450を作製することができる。

【0224】

なお、図4(B)では、ゲート電極層412は、第1の酸化物半導体層404および第2の酸化物半導体層406の上側に設けられていたが、本発明の一態様は、これに限定されない。例えば、図16(A)に示すように、ゲート電極層413が、第1の酸化物半導体層404および第2の酸化物半導体層406の下側にも設けられていてもよい。ゲート電極層413の材質は、ゲート電極層412と同様に、様々な材質を用いることが出来る。なお、ゲート電極層413には、ゲート電極層412と同じ電位や同じ信号が供給され

(31)

てもよいし、異なる電位や信号が供給されてもよい。ゲート電極層413に、一定の電位 を供給して、トランジスタのしきい値電圧を制御してもよい。図16(B)には、開口部 を介して、ゲート電極層413とゲート電極層412とを接続させた場合の例を示す。な お、図4以外の場合であっても、同様に、ゲート電極層413を設けることが可能である

[0225]

< トランジスタ構造1の変形例>

また、図5に示すトランジスタ460のように絶縁層410と第2の酸化物半導体層4 06の間に第3の酸化物半導体層407を配置しても構わない。第3の酸化物半導体層4 07としては、第2の酸化物半導体層406と同様の材料を適用することができる。ただ し、第3の酸化物半導体層407は、酸化物半導体と異なる構成元素(例えばシリコン) を有しうる絶縁層410と接するため、第3の酸化物半導体層407と絶縁層410との 界面に異種接合、不純物の混入等に起因した界面準位が形成される場合がある。したがっ て、トランジスタの電気特性を安定化させるためには第2の酸化物半導体層406にチャ ネルが形成されることが好ましい。よって、第3の酸化物半導体層407には、第2の酸 化物半導体層406よりも電子親和力の小さい材料を用いることが好ましい。

[0226]

また、第3の酸化物半導体層407は、プラズマを用いない成膜方法を適用することが 好ましく、MOCVD法を適用することがより好ましい。MOCVD法によって第3の酸 化物半導体層407を形成することで、第2の酸化物半導体層406の結晶部を種結晶と したエピタキシャル成長によって、結晶部を有する第3の酸化物半導体層407を形成す ることができる。なお、そのほかの構成については、図4に示したトランジスタについて の記載を参照する。

[0227]

なお、図 5 ( B ) では、ゲート電極層 4 1 2 は、第 3 の酸化物半導体層 4 0 7 の上側に 設けられていたが、本発明の実施形態の一態様は、これに限定されない。例えば、図17 (A)に示すように、ゲート電極層 4 1 3 が、第 1 の酸化物半導体層 4 0 4 乃至第 3 の酸 化物半導体層407の下側にも設けられていてもよい。図17(B)には、開口部を介し て、ゲート電極層413とゲート電極層412とを接続させた場合の例を示す。なお、図 4 や図 5 以外の場合であっても、同様に、ゲート電極層 4 1 3 を設けることが可能である

30

20

[0228]

< トランジスタ構造 2 >

図6(A)および図6(B)は、本発明の一態様のトランジスタ550の平面図および 断面図である。図6(A)は平面図であり、図6(B)は、図6(A)に示す一点鎖線B 1 - B 2、および一点鎖線 B 3 - B 4 に対応する断面図である。なお、図6(A)の平面 図では、図の明瞭化のために一部の要素を省いて図示している。

[0229]

図6(A)および図6(B)に示すトランジスタ550は、基板500上の凸部を有す 40 る絶縁層502と、絶縁層502の凸部上の第1の酸化物半導体層504および第2の酸 化物半導体層506と、第2の酸化物半導体層506上の絶縁層510と、絶縁層510 上面に接し、第2の酸化物半導体層506の上面および側面に対向するゲート電極層51 2と、第2の酸化物半導体層506およびゲート電極層512上にあり、第2の酸化物半 導体層506に達する開口部を有する絶縁層514と、該開口部を埋めるソース電極層5 16 a およびドレイン電極層516 b と、ソース電極層516 a およびドレイン電極層5 16bとそれぞれ接する導電層518aおよび導電層518bと、を有する。なお、絶縁 層502が凸部を有さなくても構わない。

図6に示すトランジスタ550において、ソース電極層516aおよびドレイン電極層 516bは、ゲート電極層512と重ならないよう配置される。したがって、ソース電極

層516aまたはドレイン電極層516bと、ゲート電極層512と、の間に生じる寄生 容量を低減することができる。そのため、図6に示すトランジスタは、優れたスイッチン グ特性を実現することができる。

(33)

 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$ 

また、絶縁層514と、ソース電極層516aおよびドレイン電極層516bと、の上 面の高さが揃っていることで、形状不良を起こしにくい構造である。したがって、該トラ ンジスタを有する半導体装置は、歩留り高く作製することができる。

[0232]

導電層518aおよび導電層518bとしては、例えば、アルミニウム、チタン、クロ 10 ム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、 銀、タンタルおよびタングステンを一種以上含む導電層を、単層で、または積層で用いれ ばよい。

[0233]

また、基板500は基板400についての記載を参酌することができる。また、絶縁層 502は絶縁層402についての記載を参酌することができる。また、第1の酸化物半導 体層504は第1の酸化物半導体層404についての記載を参酌することができる。また 、第2の酸化物半導体層506は、第2の酸化物半導体層406についての記載を参酌す ることができる。また、ソース電極層516aおよびドレイン電極層516bは、ソース 電極層408aおよびドレイン電極層408bについての記載を参酌することができる。 また、絶縁層510は、絶縁層410についての記載を参酌することができる。また、ゲ ート電極層512は、ゲート電極層412についての記載を参酌することができる。また 、絶縁層514は、絶縁層414についての記載を参酌することができる。

20

30

[0234]

なお、図6(B)では、ゲート電極層512は、第1の酸化物半導体層504および第 2.の酸化物半導体層5.0.6の上側に設けられていたが、本発明の一態様は、これに限定さ れない。例えば、図18(A)に示すように、ゲート電極層513が、第1の酸化物半導 体層504および第2の酸化物半導体層506の下側にも設けられていてもよい。ゲート 電極層513の材質は、ゲート電極層512と同様に、様々な材質を用いることが出来る 。なお、ゲート電極層513には、ゲート電極層512と同じ電位や同じ信号が供給され てもよいし、異なる電位や信号が供給されてもよい。ゲート電極層513に、一定の電位 を供給して、トランジスタのしきい値電圧を制御してもよい。図18(B)には、開口部 を介して、ゲート電極層513とゲート電極層512とを接続させた場合の例を示す。ま た、ゲート電極層513は、ソース電極層516aおよびドレイン電極層516bと重な るよう配置してもよい。その場合の例を、図18(B)に示す。なお、図4、図5、図6 以外の場合であっても、同様に、ゲート電極層513を設けることが可能である。 [0235]

< トランジスタ構造 2 の変形例 >

また、図6に示すトランジスタにおいて、絶縁層510と第2の酸化物半導体層506 との間に第3の酸化物半導体層を配置しても構わない。該第3の酸化物半導体層は第3の 酸化物半導体層407についての記載を参酌することができる。なお、そのほかの構成に ついては、図6に示したトランジスタについての記載を参酌することができる。

40

< トランジスタ構造 3 >

図7(A)および図7(B)は、本発明の一態様のトランジスタ650の平面図および 断面図である。図7(A)は平面図であり、図7(B)は、図7(A)に示す一点鎖線C 1 - C 2、および一点鎖線C 3 - C 4 に対応する断面図である。なお、図7(A)の平面 図では、図の明瞭化のために一部の要素を省いて図示している。

[0237]

図7(A)および図7(B)に示すトランジスタ650は、基板600上のゲート電極 層612と、ゲート電極層612上の絶縁層602と、絶縁層602上の第1の酸化物半 導体層604と、第1の酸化物半導体層604上の第2の酸化物半導体層606と、第1 の酸化物半導体層604の側面および第2の酸化物半導体層606の上面と側面に接する ソース電極層608aおよびドレイン電極層608bと、第2の酸化物半導体層606、 ソース電極層608aおよびドレイン電極層608b上の絶縁層610と、を有する。な お、基板600とゲート電極層612との間に絶縁層を有しても構わない。 【0238】

なお、トランジスタ650は、絶縁層610を介して第2の酸化物半導体層606と重 なる導電層を有してもよい。該導電層は、トランジスタ650の第2のゲート電極層とし て機能する。また、該第2のゲート電極によってs-channel構造を形成していて も構わない。

【0239】

基板600は基板400についての記載を参酌することができる。また、ゲート電極層 612はゲート電極層412についての記載を参酌することができる。また、絶縁層60 2は絶縁層402についての記載を参酌することができる。また、第1の酸化物半導体層 604は第1の酸化物半導体層404についての記載を参酌することができる。また、第 2の酸化物半導体層606は、第2の酸化物半導体層406についての記載を参酌するこ とができる。また、ソース電極層608aおよびドレイン電極層608bは、ソース電極 層408aおよびドレイン電極層408bについての記載を参酌することができる。また、 、絶縁層610は絶縁層410についての記載を参酌することができる。

[0240]

以上示した本発明の一態様に係るトランジスタは、プラズマによる損傷が防止され、欠 陥量の低減された酸化物半導体層にチャネルが形成されることで、電気特性の変動を抑制 したトランジスタとすることができる。当該トランジスタを適用することで、半導体装置 の信頼性を向上させることができる。

【0241】

なお、本実施の形態において、チャネルなどにおいて、酸化物半導体層を用いた場合の 例を示したが、本発明の一態様は、これに限定されない。例えば、チャネルやその近傍、 ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応じて、Si (シリコン)、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs( ガリウムヒ素)、などを有する材料で形成してもよい。

【0242】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと 適宜組み合わせて用いることができる。

[0243]

(実施の形態4)

本実施の形態では、本発明の一態様に係る半導体装置を例示する。

 $\begin{bmatrix} 0 & 2 & 4 & 4 \end{bmatrix}$ 

<回路>

以下では、本発明の一態様のトランジスタを利用した回路の一例について説明する。

- 【0245】
- [断面構造]

図8(A)に本発明の一態様の半導体装置の断面図を示す。図8(A)に示す半導体装置は、下部に第1の半導体を用いたトランジスタ2200を有し、上部に第2の半導体を用いたトランジスタ2100を有している。図8(A)では、第2の半導体を用いたトランジスタ2100として、図4で例示したトランジスタを適用した例を示している。なお、トランジスタ2100として、実施の形態3で例示した他の構成を有するトランジスタを適用してもよい。

【0246】

第1の半導体は、第2の半導体と異なるエネルギーギャップを持つ半導体を用いてもよい。例えば、第1の半導体を酸化物半導体以外の半導体とし、第2の半導体を酸化物半導 50

10



体としてもよい。第1の半導体として単結晶シリコンを用いた場合は、高速動作をすることに適したトランジスタ2200とすることができる。また、第2の半導体として酸化物 半導体を用いることでオフ電流を低くすることに適したトランジスタ2100とすること ができる。

【0247】

なお、トランジスタ2200は、nチャネル型、pチャネル型のどちらでもよいが、回路によって適切なトランジスタを用いる。また、トランジスタ2100および/またはトランジスタ2200として、上述したトランジスタや図8(A)に示したトランジスタを用いなくても構わない場合がある。

【0248】

10

図8(A)に示す半導体装置は、絶縁層2201および絶縁層2207を介して、トランジスタ2200の上部にトランジスタ2100を有する。また、トランジスタ2200とトランジスタ2100の間には、配線として機能する複数の導電層2202が設けられている。また、各種絶縁層に埋め込まれた複数の導電層2203により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ2100上の絶縁層2204と、絶縁層2204上の導電層2205と、トランジスタ2100のソース電極層およびドレイン電極層と同一層に(同一工程を経て)形成された導電層220 6と、を有する。

【0249】

複数のトランジスタを積層した構造とすることにより、高密度に複数の回路を配置する <sup>20</sup> ことができる。

【0250】

ここで、トランジスタ2200に用いる第1の半導体に単結晶シリコンを用いた場合、 トランジスタ2200の第1の半導体の近傍の絶縁層の水素濃度が高いことが好ましい。 該水素により、シリコンのダングリングボンドを終端させることで、トランジスタ220 0の信頼性を向上させることができる。一方、トランジスタ2100に用いる酸化物半導 体の近傍の絶縁層の水素濃度が低いことが好ましい。該水素は、酸化物半導体中にキャリ アを生成する要因の一つとなるため、トランジスタ2100の信頼性を低下させる要因と なる場合がある。したがって、単結晶シリコンを用いたトランジスタ2200、および酸 化物半導体を用いたトランジスタ2100を積層する場合、これらの間に水素をブロック する機能を有する絶縁層2207を配置することは両トランジスタの信頼性を高めるため に有効である。

30

50

[0251]

絶縁層2207としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリ ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、 酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)などを含む絶縁層を、単層 で、または積層で用いればよい。

[0252]

また、酸化物半導体を用いたトランジスタ2100を覆うように、トランジスタ210 0上に水素をブロックする機能を有する絶縁層を形成することが好ましい。絶縁層として 40 は、絶縁層2207と同様の絶縁層を用いることができ、特に酸化アルミニウムを適用す ることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に 対して膜を透過させない遮断効果が高い。したがって、トランジスタ2100を覆う絶縁 層2208として酸化アルミニウム膜を用いることで、トランジスタ2100に含まれる 酸化物半導体からの酸素の脱離を防止するとともに、酸化物半導体への水および水素の混 入を防止することができる。

【0253】

なお、トランジスタ2200は、プレーナ型だけでなく、様々な構成をとることが出来 る。例えば、FIN(フィン)型、TRI-GATE(トライゲート)型などの構成をと ることが出来る。その場合の断面図の例を、図8(D)に示す。半導体基板2211の上 に、絶縁層2212が設けられている。半導体基板2211は、トランジスタ2200の チャネル幅方向に凸部を有する形状に加工されている。加工された半導体基板2211の 上には、ゲート絶縁膜2214が設けられ、その上には、ゲート電極2213が設けられ ている。半導体基板2211には、ソース - ドレイン領域2215が形成されている。な お、ここでは、半導体基板2211が、凸部を有する形状に加工された場合の例を示した が、本発明の実施形態の一態様は、これに限定されない。SOI基板を加工して、凸部を 有する半導体領域を形成してもよい。

【0254】

「回路構成例 ]

上記回路において、トランジスタ2100やトランジスタ2200の電極の接続を異な <sup>10</sup> らせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半 導体装置を用いることにより実現できる回路構成の例を説明する。

- [0255]
- 〔CMOS回路〕

図8(B)に示す回路図は、 p チャネル型のトランジスタ2200とn チャネル型のト ランジスタ2100を直列に接続し、かつそれぞれのゲートを接続した、いわゆるCMO S回路の構成を示している。

【0256】

〔アナログスイッチ〕

また、図8(C)に示す回路図は、トランジスタ2100とトランジスタ2200のそ <sup>20</sup> れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、 いわゆるアナログスイッチとして機能させることができる。

【0257】

〔記憶装置の例〕

本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の 保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例を図9 に示す。

【0258】

図9(A)に示す半導体装置は、第1の半導体を用いたトランジスタ3200と第2の 半導体を用いたトランジスタ3300、および容量素子3400を有している。なお、ト ランジスタ3300としては、実施の形態3で例示したトランジスタを用いることができ る。

[0259]

トランジスタ3300は、酸化物半導体を用いたトランジスタである。トランジスタ3 300のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内 容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフ レッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装 置となる。

[0260]

図9(A)において、第1の配線3001はトランジスタ3200のソースと電気的に <sup>40</sup> 接続され、第2の配線3002はトランジスタ3200のドレインと電気的に接続される。また、第3の配線3003はトランジスタ3300のソース、ドレインの一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲートと電気的に接続されている。そして、トランジスタ3200のゲート、およびトランジスタ3300のソース、ドレインの他方は、容量素子3400の電極の一方と電気的に接続されている。

[0261]

図9(A)に示す半導体装置は、トランジスタ3200のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。

[0262]

情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、ト ランジスタ3300が導通状態となる電位にして、トランジスタ3300を導通状態とす る。これにより、第3の配線3003の電位が、トランジスタ3200のゲート、および 容量素子3400の電極の一方と電気的に接続するノードFGに与えられる。すなわち、 トランジスタ3200のゲートには、所定の電荷が与えられる(書き込み)。ここでは、 異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷とい う。)のどちらかが与えられるものとする。その後、第4の配線3004の電位を、トラ ンジスタ3300が非導通状態となる電位とすることで、ノードFGに電荷が保持される (保持)。

10

20

30

【0263】

トランジスタ3300のオフ電流は極めて小さいため、ノードFGの電荷は長期間にわたって保持される。

【0264】

次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を 与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、第2の配 線3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジス タ3200をnチャネル型とすると、トランジスタ3200のゲートにHighレベル電 荷が与えられている場合の見かけ上のしきい値電圧V<sub>th</sub>uは、トランジスタ3200 のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ3200 を「導通状態」とするために必要な第5の配線3005の電位をいうものとする。したが って、第5の配線3005の電位をV<sub>th</sub>とV<sub>th</sub>の間の電位V<sub>0</sub>とすることに より、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードF GにHighレベル電荷が与えられていた場合には、第5の配線3005の電位がV。( > V<sub>th</sub>)となれば、トランジスタ3200は「導通状態」となる。一方、ノードF GにLowレベル電荷が与えられていた場合には、第5の配線3005の電位がV。(< V<sub>th</sub>」)となっても、トランジスタ3200は「非導通状態」のままである。このた め、第2の配線3002の電位を判別することで、ノードFGに保持されている情報を読 み出すことができる。

【0265】

なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードFGに与えられた電荷によらずトランジスタ3200が「非導通状態」となるような電位、つまり、V<sub>th</sub>HJU低い電位を第5の配線3005に与えればよい。または、ノードFGに与えられた電荷によらずトランジスタ3200が「導通状態」となるような電位、つまり、V<sub>th</sub>LJU高い電位を第5の配線3005に与えればよい。

図9(B)に示す半導体装置は、トランジスタ3200を有さない点で図9(A)に示した半導体装置と異なる。この場合も図9(A)に示した半導体装置と同様の動作により 40 情報の書き込みおよび保持動作が可能である。

【0267】

図9(B)に示す半導体装置における、情報の読み出しについて説明する。トランジス タ3300が導通状態になると、浮遊状態である第3の配線3003と容量素子3400 とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結 果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量 素子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって 、異なる値をとる。

【0268】

例えば、容量素子3400の電極の一方の電位をV、容量素子3400の容量をC、第 50

3 の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003 の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB ×VB0+C×V)/(CB+C)となる。したがって、メモリセルの状態として、容量 素子3400の第1の端子の電位がV1とV0(V1>V0)の2つの状態をとるとする と、電位V1を保持している場合の第3の配線3003の電位(=(CB×VB0+C× V1)/(CB+C))は、電位V0を保持している場合の第3の配線3003の電位( =CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。

【0269】

そして、第3の配線3003の電位を所定の電位と比較することで、情報を読み出すことができる。

【0270】

この場合、メモリセルを駆動させるための駆動回路に上記第1の半導体が適用されたト ランジスタを用い、トランジスタ3300として第2の半導体が適用されたトランジスタ を駆動回路上に積層して設ける構成とすればよい。

【0271】

以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジス タを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リ フレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすること が可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供 給がない場合(ただし、電位は固定されていることが好ましい)であっても、長期にわた って記憶内容を保持することが可能である。

【0272】

また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起 こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の 注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁層の劣化とい った問題が全く生じない。すなわち、本発明の一態様に係る半導体装置は、従来の不揮発 性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した 半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き 込みが行われるため、高速な動作が可能となる。

【0273】

< R F タグ >

以下では、上述したトランジスタ、または記憶装置を含むRFタグについて、図10を 用いて説明する。

[0274]

本発明の一態様に係るRFタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、 非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特 徴から、RFタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認 証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信 頼性が要求される。

[0275]

RFタグの構成について図10を用いて説明する。図10は、RFタグの構成例を示す ブロック図である。

[0276]

図10に示すようにRFタグ800は、通信器801(質問器、リーダ/ライタなどと もいう)に接続されたアンテナ802から送信される無線信号803を受信するアンテナ 804を有する。また、RFタグ800は、整流回路805、定電圧回路806、復調回 路807、変調回路808、論理回路809、記憶回路810、ROM811を有してい る。なお、復調回路807に含まれる整流作用を示すトランジスタの半導体には、逆方向 電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより 、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止 10

20

できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる 。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う 電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波 方式の3つに大別される。RFタグ800は、そのいずれの方式に用いることも可能であ る。

【 0 2 7 7 】

次に、各回路の構成について説明する。アンテナ804は、通信器801に接続された アンテナ802との間で無線信号803の送受信を行うためのものである。また、整流回 路805は、アンテナ804で無線信号を受信することにより生成される入力交流信号を 整流、例えば、半波2倍圧整流し、後段に設けられた容量素子により、整流された信号を 平滑化することで入力電位を生成するための回路である。なお、整流回路805の入力側 または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振 幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しな いように制御するための回路である。

[0278]

定電圧回路806は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路806は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路809のリセット信号を生成するための回路である。

【0279】

復調回路807は、入力交流信号を包絡線検出することにより復調し、復調信号を生成 するための回路である。また、変調回路808は、アンテナ804より出力するデータに 応じて変調をおこなうための回路である。

[0280]

論理回路809は復調信号を解析し、処理を行うための回路である。記憶回路810は 、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域など を有する。また、ROM811は、固有番号(ID)などを格納し、処理に応じて出力を 行うための回路である。

【0281】

なお、上述の各回路は、適宜、取捨することができる。

【0282】

ここで、上述した記憶装置を、記憶回路810に用いることができる。本発明の一態様 に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、RFタグに 好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力( 電圧)が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大 通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不 足し、誤動作または誤書込みが生じることを抑制することができる。

【0283】

また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であ るため、ROM811に適用することもできる。その場合には、生産者がROM811に データを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないように しておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷するこ とで、作製したRFタグすべてについて固有番号を付与するのではなく、出荷する良品に のみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になるこ とがなく出荷後の製品に対応した顧客管理が容易となる。

【0284】

< R F タグの使用例 >

以下では、本発明の一態様に係るRFタグの使用例について図11を用いて説明する。 RFタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証 書類(運転免許証や住民票等、図11(A)参照。)、包装用容器類(包装紙やボトル等

10

20



、図11(C)参照。)、記録媒体(DVDやビデオテープ等、図11(B)参照。)、 乗り物類(自転車等、図11(D)参照。)、身の回り品(鞄や眼鏡等)、食品類、植物 類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器(液晶 表示装置、EL表示装置、テレビジョン装置、または携帯電話)等の物品、もしくは各物 品に取り付ける荷札(図11(E)および図11(F)参照。)等に設けて使用すること ができる。

【0285】

本発明の一態様に係るRFタグ4000は、表面に貼る、または埋め込むことにより、 物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであ れば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るRFタ グ4000は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデ ザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証 書類等に本発明の一態様に係るRFタグ4000を設けることにより、認証機能を設ける ことができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容 器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の 一態様に係るRFタグ4000を取り付けることにより、検品システム等のシステムの効 率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るRFタグ4

[0286]

以上のように、本発明の一態様に係るRFタグは、上述したような各用途に用いること ができる。

【0287】

< C P U >

以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含む CPUに ついて説明する。

[0288]

図12は、上述したトランジスタを一部に用いたCPUの一例の構成を示すブロック図である。

[0289]

図12に示すCPUは、基板1190上に、ALU1191(ALU:Arithme tic logic unit、演算回路)、ALUコントローラ1192、インストラ クションデコーダ1193、インタラプトコントローラ1194、タイミングコントロー ラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース 1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフ ェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI 基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189 は、別チップに設けてもよい。もちろん、図12に示すCPUは、その構成を簡略化して 示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例 えば、図12に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数 含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演 算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、6 4ビットなどとすることができる。

【0290】

バスインターフェース1198を介してCPUに入力された命令は、インストラクショ ンデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、イン タラプトコントローラ1194、レジスタコントローラ1197、タイミングコントロー ラ1195に入力される。 【0291】

ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントロ 50

10

30

40

ーラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種 制御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御する ための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラ ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク 状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアド レスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。 [0292]

また、タイミングコントローラ1195は、ALU1191、ALUコントローラ11 92、インストラクションデコーダ1193、インタラプトコントローラ1194、およ びレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えば タイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信 号CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上 記各種回路に供給する。

[0293]

図12に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジス タ1196のメモリセルとして、上述したトランジスタや記憶装置などを用いることがで きる。

[0294]

図12に示すCPUにおいて、レジスタコントローラ1197は、ALU1191から の指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1 20 196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容 量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持 が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われ る。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換 えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができ る。

[0295]

図13は、レジスタ1196として用いることのできる記憶素子の回路図の一例である 、記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記 憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理 素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回 路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と 、を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダ クタなどのその他の素子をさらに有していてもよい。

[0296]

ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子120 0への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートには GND(OV)、またはトランジスタ1209がオフする電位が入力され続ける構成とす る。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とす る。

[0297]

スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用 いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型) のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の 端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第 2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203 はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2 の端子の間の導通または非導通(つまり、トランジスタ1213の導通状態または非導通 状態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースと ドレインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソー 10

スとドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力 される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり) 、トランジスタ1214の導通状態または非導通状態)が選択される。 [0298]

トランジスタ1209のソースとドレインの一方は、容量素子1208の一対の電極の うちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続 部分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電 位を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッ チ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に 接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレイン の他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの 一方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214の) ソースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続 される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他 方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一 方)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と 、は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一 対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低 電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができ る。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる 配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの 他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND 等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子12 08の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGN) D線)と電気的に接続される。

[0299]

なお、容量素子1207および容量素子1208は、トランジスタや配線の寄生容量等 を積極的に利用することによって省略することも可能である。

[0300]

トランジスタ1209の第1ゲート(第1のゲート電極)には、制御信号WEが入力さ れる。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号R Dによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方の スイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と 第2の端子の間は非導通状態となる。

[0301]

トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデー 夕に対応する信号が入力される。図13では、回路1201から出力された信号が、トラ ンジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203 の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は 、論理素子1206によってその論理値が反転された反転信号となり、回路1220を介 して回路1201に入力される。

なお、図13では、スイッチ1203の第2の端子(トランジスタ1213のソースと ドレインの他方)から出力される信号は、論理素子1206および回路1220を介して 回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端 子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を 反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に 、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場 合に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方 )から出力される信号を当該ノードに入力することができる。

(42)

20

10

40

[0303]

また、図13において、記憶素子1200に用いられるトランジスタのうち、トランジ スタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板11 90にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜また はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素 子1200に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるト ランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以 外にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残り のトランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形 成されるトランジスタとすることもできる。

10

【0304】

図13における回路1201には、例えばフリップフロップ回路を用いることができる。また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いることができる。

【0305】

本発明の一態様に係る半導体装置では、記憶素子1200に電源電圧が供給されない間 は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子120 8によって保持することができる。

[0306]

また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい 20 。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を 有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そ のため、当該トランジスタをトランジスタ1209として用いることによって、記憶素子 1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわ たり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容( データ)を保持することが可能である。

また、スイッチ1203およびスイッチ1204を設けることによって、プリチャージ 動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201 が元のデータを保持しなおすまでの時間を短くすることができる。 【0308】

また、回路1202において、容量素子1208によって保持された信号はトランジス タ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再 開された後、容量素子1208によって保持された信号を、トランジスタ1210の状態 (導通状態、または非導通状態)に変換して、回路1202から読み出すことができる。 それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の 信号を正確に読み出すことが可能である。

[0309]

このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ 40 ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復 帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力 を抑えることができる。

[0310]

記憶素子1200をCPUに用いる例として説明したが、記憶素子1200は、DSP (Digital Signal Processor)、カスタムLSI、PLD(P rogrammable Logic Device)等のLSI、RF(Radio Frequency)デバイスにも応用可能である。 【0311】

<表示パネル>

以下では、上述したトランジスタなどの半導体装置を含む表示パネルについて説明する

【 0 3 1 2 】

図14(A)は、本発明の一態様の表示パネルの上面図であり、図14(B)は、本発 明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路 を説明するための回路図である。また、図14(C)は、本発明の一態様の表示パネルの 画素に有機EL素子を適用する場合に用いることができる画素回路を説明するための回路 図である。

【0313】

画素部に配置するトランジスタは、実施の形態3に従って形成することができる。また 、当該トランジスタはnチャネル型とすることが容易なので、駆動回路のうち、nチャネ ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一 基板上に形成する。このように、画素部や駆動回路に実施の形態3に示すトランジスタを 用いることにより、信頼性の高い表示装置を提供することができる。

【0314】

アクティブマトリクス型表示装置のブロック図の一例を図14(A)に示す。表示装置 の基板700上には、画素部701、第1の走査線駆動回路702、第2の走査線駆動回 路703、信号線駆動回路704を有する。画素部701には、複数の信号線が信号線駆 動回路704から延伸して配置され、複数の走査線が第1の走査線駆動回路702、およ び第2の走査線駆動回路703から延伸して配置されている。なお、走査線と信号線との 交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表 示装置の基板700はFPC(F1exible Printed Circuit)等 の接続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続され ている。

[0315]

図14(A)では、第1の走査線駆動回路702、第2の走査線駆動回路703、信号 線駆動回路704は、画素部701と同じ基板700上に形成される。そのため、外部に 設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板 700外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増 える。同じ基板700上に駆動回路を設けた場合、その配線間の接続数を減らすことがで き、信頼性の向上、または歩留まりの向上を図ることができる。

30

40

20

10

〔液晶パネル〕

表示パネルの一態様として、液晶パネルの画素の回路構成の一例を図14(B)に示す 。ここでは、VA型液晶表示パネルの画素に適用することができる画素回路を示す。 【0317】

この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれ の画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆 動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画 素電極層に印加する信号を、独立して制御できる。

【0318】

トランジスタ716のゲート配線712と、トランジスタ717のゲート配線713に は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし て機能するソース電極層またはドレイン電極層714は、トランジスタ716とトランジ スタ717で共通に用いられている。トランジスタ716とトランジスタ717は実施の 形態3で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液 晶表示パネルを提供することができる。

【0319】

トランジスタ716と電気的に接続する第1の画素電極層と、トランジスタ717と電 50

気的に接続する第2の画素電極層の形状について説明する。第1の画素電極層と第2の画 素電極層の形状は、スリットによって分離されている。第1の画素電極層はV字型に広が る形状を有し、第2の画素電極層は第1の画素電極層の外側を囲むように形成される。 【0320】

トランジスタ716のゲート電極はゲート配線712と接続され、トランジスタ717 のゲート電極はゲート配線713と接続されている。ゲート配線712とゲート配線71 3に異なるゲート信号を与えてトランジスタ716とトランジスタ717の動作タイミン グを異ならせ、液晶の配向を制御できる。

[0321]

また、容量配線710と、誘電体として機能するゲート絶縁層と、第1の画素電極層ま 10 たは第2の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。 【0322】

マルチドメイン構造は、一画素に第1の液晶素子718と第2の液晶素子719を備え る。第1の液晶素子718は第1の画素電極層と対向電極層とその間の液晶層とで構成さ れ、第2の液晶素子719は第2の画素電極層と対向電極層とその間の液晶層とで構成さ れる。

[0323]

なお、図14(B)に示す画素回路は、これに限定されない。例えば、図14(B)に 示す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論 理回路などを追加してもよい。

20

30

【0324】

〔有機ELパネル〕

表示パネルの他の一態様として、有機ELパネルの画素の回路構成の一例を図14(C)に示す。

【0325】

有機 EL素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が 、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、 その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発 光素子は、電流励起型の発光素子と呼ばれる。

【0326】

図14(C)は、適用可能な画素回路の一例を示す図である。ここではnチャネル型の トランジスタを1つの画素に2つ用いる例を示す。なお、本発明の一態様の酸化物半導体 膜は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当 該画素回路は、デジタル時間階調駆動を適用することができる。

【0327】

適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作に ついて説明する。

[0328]

画素720は、スイッチング用トランジスタ721、駆動用トランジスタ722、発光 40
素子724および容量素子723を有している。スイッチング用トランジスタ7221は、
ゲート電極層が走査線726に接続され、第1電極(ソース電極層およびドレイン電極層の
の一方)が信号線725に接続され、第2電極(ソース電極層およびドレイン電極層の他
方)が駆動用トランジスタ722のゲート電極層に接続されている。駆動用トランジスタ
722は、ゲート電極層が容量素子723を介して電源線727に接続され、第1電極が
電源線727に接続され、第2電極が発光素子724の第1電極(画素電極)に接続され
ている。発光素子724の第2電極は共通電極728に相当する。共通電極728は、同
一基板上に形成される共通電位線と電気的に接続される。
【0329】

スイッチング用トランジスタ721および駆動用トランジスタ722は実施の形態3で 50

(45)

説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機EL表 示パネルを提供することができる。

【 0 3 3 0 】

発光素子724の第2電極(共通電極728)の電位は低電源電位に設定する。なお、 低電源電位とは、電源線727に設定される高電源電位より低い電位であり、例えばGN D、0Vなどを低電源電位として設定することができる。発光素子724の順方向のしき い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子72 4に印加することにより、発光素子724に電流を流して発光させる。なお、発光素子7 24の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し きい値電圧を含む。

【0331】

なお、容量素子723は駆動用トランジスタ722のゲート容量を代用することにより 省略できる。駆動用トランジスタ722のゲート容量については、チャネル形成領域とゲ ート電極層との間で容量が形成されていてもよい。

【 0 3 3 2 】

次に、駆動用トランジスタ722に入力する信号について説明する。電圧入力電圧駆動 方式の場合、駆動用トランジスタ722が十分にオンするか、オフするかの二つの状態と なるようなビデオ信号を、駆動用トランジスタ722に入力する。なお、駆動用トランジ スタ722を線形領域で動作させるために、電源線727の電圧よりも高い電圧を駆動用 トランジスタ722のゲート電極層にかける。また、信号線725には、電源線電圧に駆 動用トランジスタ722のしきい値電圧Vthを加えた値以上の電圧をかける。

【 0 3 3 3 】

アナログ階調駆動を行う場合、駆動用トランジスタ722のゲート電極層に発光素子724の順方向電圧に駆動用トランジスタ722のしきい値電圧Vthを加えた値以上の電圧をかける。なお、駆動用トランジスタ722が飽和領域で動作するようにビデオ信号を入力し、発光素子724に電流を流す。また、駆動用トランジスタ722を飽和領域で動作させるために、電源線727の電位を、駆動用トランジスタ722のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子724にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

【0334】

なお、画素回路の構成は、図14(C)に示す画素構成に限定されない。例えば、図1 4(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは 論理回路などを追加してもよい。

【0335】

図14で例示した回路に実施の形態3で例示したトランジスタを適用する場合、低電位 側にソース電極(第1の電極)、高電位側にドレイン電極(第2の電極)がそれぞれ電気 的に接続される構成とする。さらに、制御回路等により第1のゲート電極の電位を制御し 、第2のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位な ど、上記で例示した電位を入力可能な構成とすればよい。

【 0 3 3 6 】

<電子機器>

本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を 備えた画像再生装置(代表的にはDVD:Digital Versatile Dis c等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いるこ とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器 として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、 デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレ イ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプ レイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払 い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図15に示す 10

30

20

【0337】

図15(A)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示 部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス90 8等を有する。なお、図15(A)に示した携帯型ゲーム機は、2つの表示部903と表 示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

【0338】

図15(B)は携帯データ端末であり、第1筐体911、第2筐体912、第1表示部 913、第2表示部914、接続部915、操作キー916等を有する。第1表示部91 3は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられて いる。そして、第1筐体911と第2筐体912とは、接続部915により接続されてお り、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能であ る。第1表示部913における映像を、接続部915における第1筐体911と第2筐体 912との間の角度にしたがって、切り替える構成としてもよい。また、第1表示部91 3および第2表示部914の少なくとも一方に、位置入力装置としての機能が付加された 表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタ ッチパネルを設けることで付加することができる。または、位置入力装置としての機能は 、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加す ることができる。

20

30

40

10

【 0 3 3 9 】

図15(C)はノート型パーソナルコンピュータであり、筐体921、表示部922、 キーボード923、ポインティングデバイス924等を有する。

[0340]

図15(D)は電気冷凍冷蔵庫であり、筐体931、冷蔵室用扉932、冷凍室用扉9 33等を有する。

【0341】

図15(E)はビデオカメラであり、第1筐体941、第2筐体942、表示部943 、操作キー944、レンズ945、接続部946等を有する。操作キー944およびレン ズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けられ ている。そして、第1筐体941と第2筐体942とは、接続部946により接続されて おり、第1筐体941と第2筐体942とは、接続部946により変更が可能で ある。表示部943における映像を、接続部946における第1筐体941と第2筐体9 42との間の角度にしたがって切り替える構成としてもよい。

【0342】

図15(F)は普通自動車であり、車体951、車輪952、ダッシュボード953、 ライト954等を有する。

【0343】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと 適宜組み合わせて用いることができる。

【符号の説明】

- 【0344】
- 100 基板
- 102 第1の絶縁層
- 104
   第1の酸化物半導体層
- 106 第2の酸化物半導体層
- 110 第2の絶縁層
- 302 ロード室
- 303 前処理室
- 304 処理室

(48)

305 処理室 306 アンロード室 307 搬送ユニット 3 1 0 搬送室 3 1 8 排気装置 3 1 9 基板ホルダ 320 基板 321 部材 322 流量制御器 323 原料供給部 324 流量制御器 325 原料供給部 3 2 6 流量制御器 327 原料供給部 328 流量制御器 329 原料供給部 331 処理室 4 0 0 基板 4 0 2 絶縁層 4 0 4 第1の酸化物半導体層 406 第2の酸化物半導体層 407 第3の酸化物半導体層 408a ソース電極層 408b ドレイン電極層 4 1 0 絶縁層 4 1 2 ゲート電極層 4 1 3 ゲート電極層 4 1 4 絶縁層 4 5 0 トランジスタ トランジスタ 4 6 0 500 基板 502 絶縁層 504 第10酸化物半導体層 506 第2の酸化物半導体層 5 1 0 絶縁層 5 1 2 ゲート電極層 5 1 3 ゲート電極層 514 絶縁層 516a ソース電極層 516b ドレイン電極層 518a 導電層 518b 導電層 5 5 0 トランジスタ 600 基板 602 絶縁層 6 0 4 第1の酸化物半導体層 606 第2の酸化物半導体層 608a ソース電極層 608b ドレイン電極層 6 1 0 絶縁層

10

20

30

(49)

612	ゲート電極層
650	トランジスタ
700	基板
701	画素部
702	走査線駆動回路
703	走査線駆動回路
704	信号線駆動回路
710	容量配線
712	ゲート配線
713	ゲート配線
714	ドレイン電極層
716	トランジスタ
717	トランジスタ
718	液晶素子
719	液晶素子
720	画素
721	スイッチング用トランジスタ
722	駆動用トランジスタ
723	容量素子
724	□ <u>-</u> □ 発光素子
7 2 5	信号線
726	走杳線
727	雷源線
728	共通雷極
800	R F タグ
801	诵信器
802	アンテナ
803	チンチン
804	
805	<i>》 2 2 2 2</i> 整 流 回 路
806	定常开回路
807	2 电 2 日 <b>四</b> 復調 回 路
808	交調 回 路
8 0 9	之 禍 白 山 論 理 回 路
8 1 0	前位百姓
8 1 1	
901	管体
9 0 2	
902	<b>美</b> 示 郭
901	表示部
904	
905	マイ ノロ ノオ ノ フ ピー カー
900	
907	」本 i F つ フ タ イ ラ フ
9 0 0 Q 1 1	ハノーノヘ管体
0 1 7	医体
י ב 0 1 כ	╘ 仲
כו <i>כ</i> 0 1 4	なっていた。
ッ 1 4 0 1 5	农小司
3 I D 0 1 C	按标子
9 1 0	床 IF 十 一

(50)

2207

絶縁層

10

20

30

(51)

2208 絶縁層 2 2 1 1 半導体基板 2212 絶縁層 2215 ソース - ドレイン領域 3001 配線 3002 配線 3003 配線 3 0 0 4 配線 3005 配線 3 2 0 0 トランジスタ 3 3 0 0 トランジスタ 3400 容量素子 4 0 0 0 RFタグ 5 1 0 0 ペレット 5100a ペレット 5100b ペレット 5 1 0 1 イオン 5 1 0 2 酸化亜鉛層 5103 粒子 5105a ペレット 5105a1 領域 5105a2 ペレット 5105b ペレット 5105c ペレット 5105d ペレット 5105d1 領域 5105e ペレット 5 1 2 0 基板 ターゲット 5 1 3 0 5 1 6 1 領域

10

20

\ A4



-331

-318

 $\bigotimes$ 

320 319

 $\overline{H}$ 



【図6】













【図8】





(A)

【図10】





(B)

3005





(C)





/ 3004

3003

os

-3300







【図12】

























728



514 512 510

Β4



(B)



(C)

3 nm

**0.8 nm** 



【図19】

3 nm





2 nm







2 nm

(D) 5161 -5100 5120

(A)



【図22】

(B)



試料面に平行な方向 から電子線を入射

【図23】



試料面に垂直な方向 から電子線を入射



【図24】



(B)



【図25】 (A)

(B)

(C)





## 【図26】

(A)





(C)



(D)



フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	21/363	(2006.01)	H 0 1 L	29/78	617N
C 2 3 C	16/40	(2006.01)	H 0 1 L	29/78	6 1 7 T
			H 0 1 L	21/20	
			H 0 1 L	21/365	
			H 0 1 L	21/363	
			C 2 3 C	16/40	

(56)参考文献 特開2012-151456(JP,A)
特開2013-030681(JP,A)
特開2012-059860(JP,A)
特開2003-031846(JP,A)
春日 正伸,解説 2,応用物理 Vol.59 No.8 1990,日本,社団法人応用物
理学会,1990年 8月10日,第59巻,第8号,pp.1027(33)-1037(43)

(58)調査した分野(Int.Cl., DB名)

 H 0 1 L
 2 1 / 3 3 6

 C 2 3 C
 1 6 / 4 0

 H 0 1 L
 2 1 / 2 0

 H 0 1 L
 2 1 / 2 8

 H 0 1 L
 2 1 / 3 6 3

 H 0 1 L
 2 1 / 3 6 5

 H 0 1 L
 2 1 / 3 6 5