

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-287901

(P2007-287901A)

(43) 公開日 平成19年11月1日(2007.11.1)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 23/12 (2006.01)	HO 1 L 23/12 5 O 1 B	5 F O 3 3
HO 1 L 21/3205 (2006.01)	HO 1 L 21/88 T	
HO 1 L 23/52 (2006.01)		

審査請求 未請求 請求項の数 31 O L (全 21 頁)

(21) 出願番号 特願2006-113039 (P2006-113039)  
 (22) 出願日 平成18年4月17日 (2006.4.17)

(71) 出願人 000001443  
 カシオ計算機株式会社  
 東京都渋谷区本町1丁目6番2号  
 (74) 代理人 100090619  
 弁理士 長南 満輝男  
 (72) 発明者 三原 一郎  
 東京都青梅市藤橋3丁目3番地の2  
 カシオ計算機株式会  
 社青梅事業所第二工場内

Fターム(参考) 5F033 HH08 HH11 HH18 JJ01 JJ11  
 JJ18 KK08 KK11 KK18 MM05  
 NN06 PP15 PP28 RR04 RR21  
 RR22 VV00 VV07 WW01 XX03


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【課題】 上面に複数の接続パッドが設けられたシリコン基板上にポリイミド系樹脂からなる保護膜が設けられた半導体装置において、接続パッドのより一層の狭ピッチ化を図ることができるようにする。

【解決手段】 シリコン基板4上に設けられた酸化シリコン等からなる絶縁膜6の開口部7を介して露出された接続パッド5上およびその周囲における絶縁膜6上に銅の電解メッキにより柱状の上層接続パッド9を形成する。次に、絶縁膜6上およびシリコン基板4の周囲におけるベース板1上にポリイミド系樹脂からなる保護膜10をその厚さが上層接続パッド9の高さよりも厚くなるように形成する。次に、保護膜10および上層接続パッド9の上面側を適宜に研削して、上層接続パッド9の上面を露出させる。この場合、保護膜10に上層接続パッド9の上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がなく、これにより接続パッド5のより一層の狭ピッチ化を図ることができる。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板と、前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に設けられた柱状の上層接続パッドと、少なくとも前記絶縁膜上に上面が前記上層接続パッドの上面と面一となるように設けられた保護膜と、前記保護膜上に前記上層接続パッドの上面に接続されて設けられた配線とを備えていることを特徴とする半導体装置。

## 【請求項 2】

請求項 1 に記載の発明において、前記保護膜は非感光性ポリイミド系樹脂からなることを特徴とする半導体装置。 10

## 【請求項 3】

請求項 1 に記載の発明において、前記上層接続パッドの高さは、10 ~ 40  $\mu$ であることを特徴とする半導体装置。

## 【請求項 4】

請求項 1 に記載の発明において、前記保護膜は、前記絶縁膜上および前記半導体基板の周囲に上面が前記上層接続パッドの上面と面一となるように設けられていることを特徴とする半導体装置。

## 【請求項 5】

請求項 4 に記載の発明において、前記半導体基板およびその周囲の前記保護膜はベース板上に設けられていることを特徴とする半導体装置。 20

## 【請求項 6】

請求項 5 に記載の発明において、前記ベース板は前記半導体基板と同一の半導体からなることを特徴とする半導体装置。

## 【請求項 7】

請求項 1 に記載の発明において、前記保護膜は前記絶縁膜上のみ設けられていることを特徴とする半導体装置。

## 【請求項 8】

請求項 4 または 7 に記載の発明において、前記配線の接続パッド部に柱状電極が設けられていることを特徴とする半導体装置。 30

## 【請求項 9】

請求項 8 に記載の発明において、前記配線を含む前記保護膜上に封止膜がその上面が前記柱状電極の上面と面一となるように設けられていることを特徴とする半導体装置。

## 【請求項 10】

請求項 8 に記載の発明において、前記柱状電極の高さは、前記上層接続パッドの高さよりも高いことを特徴とする半導体装置。

## 【請求項 11】

請求項 9 に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。

## 【請求項 12】

請求項 4 に記載の発明において、前記半導体基板の周囲における前記保護膜中に柱状電極が前記配線の接続パッド下面に接続されて設けられていることを特徴とする半導体装置。 40

## 【請求項 13】

請求項 12 に記載の発明において、前記柱状電極下に半田ボールが設けられていることを特徴とする半導体装置。

## 【請求項 14】

請求項 12 または 13 に記載の発明において、前記半導体基板は放熱層上に設けられていることを特徴とする半導体装置。

## 【請求項 15】

請求項 1 4 に記載の発明において、前記放熱層下に放熱用の半田ボールが設けられていることを特徴とする半導体装置。

【請求項 1 6】

請求項 1 に記載の発明において、前記上層接続パッドの径は前記絶縁膜の開口部の径よりも  $2\ \mu\text{m}$  以上大きくなっていることを特徴とする半導体装置。

【請求項 1 7】

上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板を用意する工程と、

前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に柱状の上層接続パッドを形成する工程と、

少なくとも前記絶縁膜上に保護膜をその厚さが前記上層接続パッドの高さよりも厚くなるように形成する工程と、

前記保護膜の上面側を研削して、前記上層接続パッドの上面を露出させ、且つ、この露出された上層接続パッドの上面を含む前記保護膜の上面を平坦化する工程と、

前記保護膜上に配線を前記上層接続パッドの上面に接続させて形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項 1 8】

請求項 1 7 に記載の発明において、前記保護膜は非感光性ポリイミド系樹脂によって形成することを特徴とする半導体装置の製造方法。

【請求項 1 9】

請求項 1 7 に記載の発明において、前記保護膜を形成する工程は、前記半導体基板をベース板上に配置し、前記絶縁膜上および前記半導体基板の周囲における前記ベース板上に前記保護膜をその厚さが前記上層接続パッドの高さよりも厚くなるように形成する工程であることを特徴とする半導体装置の製造方法。

【請求項 2 0】

請求項 1 9 に記載の発明において、前記ベース板は前記半導体基板と同一の半導体からなることを特徴とする半導体装置の製造方法。

【請求項 2 1】

請求項 1 7 に記載の発明において、前記保護膜は前記絶縁膜上のみに形成することを特徴とする半導体装置の製造方法。

【請求項 2 2】

請求項 1 9 または 2 1 に記載の発明において、前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 2 3】

請求項 2 2 に記載の発明において、前記配線を含む前記保護膜上に封止膜をその上面が前記柱状電極の上面と面一となるように形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 2 4】

請求項 2 3 に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 2 5】

請求項 1 9 に記載の発明において、前記半導体基板をベース板上に配置する前に、前記ベース板上の半導体基板配置領域の周囲に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 2 6】

請求項 2 5 に記載の発明において、前記柱状電極を形成した後に、前記絶縁膜上および前記半導体基板の周囲における前記ベース板上に前記保護膜をその厚さが前記上層接続パッドおよび前記柱状電極の高さよりも厚くなるように形成し、前記保護膜の上面側を研削して、前記上層接続パッドおよび前記柱状電極の上面を露出させ、且つ、この露出された上層接続パッドおよび柱状電極の上面を含む前記保護膜の上面を平坦化し、前記保護膜上

10

20

30

40

50

に配線を前記上層接続パッドおよび前記柱状電極の上面に接続させて形成し、前記ベース板を研削して除去することを特徴とする半導体装置の製造方法。

【請求項 27】

請求項 26 に記載の発明において、前記柱状電極下に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 28】

請求項 25 に記載の発明において、前記柱状電極を形成する工程は、前記ベース板上の半導体基板配置領域に放熱層を形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項 29】

請求項 28 に記載の発明において、前記柱状電極および前記放熱層を形成した後に、前記絶縁膜上および前記半導体基板の周囲における前記ベース板上に前記保護膜をその厚さが前記上層接続パッドおよび前記柱状電極の高さよりも厚くなるように形成し、前記保護膜の上面側を研削して、前記上層接続パッドおよび前記柱状電極の上面を露出させ、且つ、この露出された上層接続パッドおよび柱状電極の上面を含む前記保護膜の上面を平坦化し、前記保護膜上に配線を前記上層接続パッドおよび前記柱状電極の上面に接続させて形成し、前記ベース板を研削して除去することを特徴とする半導体装置の製造方法。

10

【請求項 30】

請求項 29 に記載の発明において、前記柱状電極下に半田ボールを形成し、且つ、前記放熱層下に放熱用の半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

20

【請求項 31】

請求項 17 に記載の発明において、前記上層接続パッドは、その径が前記絶縁膜の開口部の径よりも  $2\ \mu\text{m}$  以上大きくなるように形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は半導体装置およびその製造方法に関する。

【背景技術】

30

【0002】

従来の半導体装置には、半導体基板の上面中央部に所定の機能の集積回路が設けられ、半導体基板の上面周辺部に複数の接続パッドが集積回路に接続されて設けられ、半導体基板の上面に、接続パッドに対応する部分に開口部を有する絶縁膜および保護膜が設けられ、保護膜の上面に配線が絶縁膜および保護膜の開口部を介して接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられたものがある（例えば、特許文献 1 参照）。この場合、保護膜は感光性ポリイミドによって形成されている（特許文献 1 の第 17 段落参照）。

【0003】

【特許文献 1】特開平 5 - 218042 号公報

40

【発明の開示】

【発明が解決しようとする課題】

【0004】

ところで、最近では、上記のような半導体装置の多ピン化（柱状電極数の増大）がより一層進行し、配線の微細化に伴い、接続パッドの狭ピッチ化が進行している。しかしながら、感光性ポリイミドからなる保護膜にフォトリソグラフィ法により開口部を形成する場合には、その解像性の制約から、開口部の径として  $30\ \mu\text{m}$  程度が限界であり、接続パッドの狭ピッチ化にも限界があるという問題があった。

【0005】

そこで、この発明は、接続パッドのより一層の狭ピッチ化を図ることができる半導体装

50

置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するため、請求項1に記載の発明に係る半導体装置は、上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板と、前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に設けられた柱状の上層接続パッドと、少なくとも前記絶縁膜上に上面が前記上層接続パッドの上面と面一となるように設けられた保護膜と、前記保護膜上に前記上層接続パッドの上面に接続されて設けられた配線とを備えていることを特徴とするものである。

10

請求項17に記載の発明に係る半導体装置の製造方法は、上面に複数の接続パッドが設けられ、且つ、その上に前記接続パッドに対応する部分に開口部を有する絶縁膜が設けられた半導体基板を用意する工程と、前記絶縁膜の開口部を介して露出された前記接続パッド上およびその周囲における前記絶縁膜上に柱状の上層接続パッドを形成する工程と、少なくとも前記絶縁膜上に保護膜をその厚さが前記上層接続パッドの高さよりも厚くなるように形成する工程と、前記保護膜の上面側を研削して、前記上層接続パッドの上面を露出させ、且つ、この露出された上層接続パッドの上面を含む前記保護膜の上面を平坦化する工程と、前記保護膜上に配線を前記上層接続パッドの上面に接続させて形成する工程と、を有することを特徴とするものである。

【発明の効果】

20

【0007】

この発明によれば、絶縁膜の開口部を介して露出された接続パッド上およびその周囲における絶縁膜上に柱状の上層接続パッドを形成し、その上に厚さが上層接続パッドの高さよりも厚くなるように形成された保護膜の上面側を研削して上層接続パッドの上面を露出させているので、保護膜に上層接続パッドの上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がなく、これにより接続パッドのより一層の狭ピッチ化を図ることができる。

【発明を実施するための最良の形態】

【0008】

(第1実施形態)

30

図1はこの発明の第1実施形態としての半導体装置の断面部を示す。この半導体装置は、シリコン、ガラス布基材エポキシ樹脂等からなる平面形状のベース板1を備えている。ベース板1の上面には、ベース板1のサイズよりもある程度小さいサイズの平面形状の半導体構成体2の下面がダイボンド材からなる接着層3を介して接着されている。半導体構成体2は、次に詳述するが、シリコン基板(半導体基板)4、接続パッド5、絶縁膜6、下地金属層7および上層接続パッド8により構成されている。

【0009】

すなわち、半導体構成体2はシリコン基板4を備えている。シリコン基板4の下面はベース板1の上面に接着層3を介して接着されている。シリコン基板4の上面中央部には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド5が集積回路に接続されて設けられている。

40

【0010】

接続パッド5の中央部を除くシリコン基板4の上面には酸化シリコン等からなる絶縁膜6が設けられ、接続パッド5の中央部は絶縁膜6に設けられた開口部7を介して露出されている。絶縁膜6の開口部7を介して露出された接続パッド5の上面およびその周囲の絶縁膜6の上面には銅等からなる下地金属層8が設けられている。下地金属層8の上面全体には銅からなる柱状の上層接続パッド9が設けられている。上層接続パッド9の高さは10~40 $\mu\text{m}$ である。上層接続パッド9を柱状とする理由については後で説明する。

【0011】

半導体構成体2の絶縁膜6の上面および半導体構成体2の周囲におけるベース板1の上

50

面にはポリイミド系樹脂からなる保護膜 10 がその上面が上層接続パッド 9 の上面と面一となるように設けられている。保護膜 10 の上面には銅等からなる下地金属層 11 が設けられている。下地金属層 11 の上面全体には銅からなる配線 12 が設けられている。下地金属層 11 を含む配線 12 の一端部は上層接続パッド 9 の上面に接続されている。

#### 【0012】

配線 12 の接続パッド部上面には銅からなる柱状電極 13 が設けられている。柱状電極 13 の高さは、上層接続パッド 9 の高さよりも高く、一例として、50 ~ 120  $\mu\text{m}$  に形成されている。配線 12 を含む保護膜 10 の上面にはエポキシ系樹脂等からなる封止膜 14 がその上面が柱状電極 13 の上面と面一となるように設けられている。柱状電極 13 の上面には半田ボール 14 が設けられている。

10

#### 【0013】

次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体 2 の製造方法の一例について説明する。この場合、まず、図 2 に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ 21 という）の上面にアルミニウム系金属等からなる接続パッド 5 および酸化シリコン等からなる絶縁膜 6 が形成され、接続パッド 5 の中央部が絶縁膜 6 に形成された開口部 7 を介して露出されたものを用意する。

#### 【0014】

この場合、半導体ウエハ 21 の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド 5 はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。また、半導体ウエハ 21 の厚さは、図 1 に示すシリコン基板 4 の厚さよりもある程度厚くなっている。なお、図 2 において、符号 22 で示す領域はダイシングストリートに対応する領域である。

20

#### 【0015】

次に、図 3 に示すように、絶縁膜 6 の開口部 7 を介して露出された接続パッド 5 の上面を含む絶縁膜 6 の上面全体に下地金属層 8 を形成する。この場合、下地金属層 8 は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

#### 【0016】

次に、下地金属層 8 の上面にメッキレジスト膜 23 をパターン形成する。この場合、上層接続パッド 9 形成領域に対応する部分におけるメッキレジスト膜 23 には開口部 24 が形成されている。次に、下地金属層 8 をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜 23 の開口部 24 内の下地金属層 8 の上面に柱状の上層接続パッド 9 を形成する。この状態における、柱状の上層接続パッド 9 の高さは 15 ~ 45  $\mu\text{m}$  である。

30

#### 【0017】

次に、メッキレジスト膜 23 を剥離し、次いで、上層接続パッド 9 をマスクとして下地金属層 8 の不要な部分をエッチングして除去すると、図 4 に示すように、上層接続パッド 9 下にのみ下地金属層 8 が残存される。次に、図 5 に示すように、半導体ウエハ 21 の下面側を適宜に研削し、半導体ウエハ 21 の厚さをある程度薄くする。

40

#### 【0018】

次に、図 6 に示すように、半導体ウエハ 21 の下面全体に接着層 3 を接着する。接着層 3 は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態で半導体ウエハ 21 の下面全体に固着する。次に、図 7 に示すように、半導体ウエハ 21、絶縁膜 6 および接着層 3 をダイシングストリート 22 に沿って切断すると、シリコン基板 4 の接続パッド 5 上に柱状の上層接続パッド 9 を有し、且つ、シリコン基板 4 の下面に接着層 3 を有する半導体構成体 2 が複数個が得られる。

#### 【0019】

次に、このようにして得られた半導体構成体 2 を用いて、図 1 に示す半導体装置を製造する場合の一例について説明する。まず、図 8 に示すように、図 1 に示す完成された半導

50

体装置を複数個形成することが可能な面積を有するベース板 1 を用意する。ベース板 1 は、シリコンからなる場合にはウエハ状態のものであり、ガラス布基材エポキシ樹脂からなる場合には例えば平面形状である。

【0020】

次に、ベース板 1 の上面の互いに離間する複数の半導体構成体配置領域に複数の半導体構成体 2 のシリコン基板 4 の下面に固着された接着層 3 を接着する。ここでの接着は、加熱加圧により、接着層 3 を本硬化させる。

【0021】

次に、図 9 に示すように、半導体構成体 2 を含むベース板 1 の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂からなる保護膜 10 をその厚さが上層接続パッド 9 の高さよりも厚くなるように形成する。したがって、この状態では、上層接続パッド 9 の上面は保護膜 10 によって覆われている。

10

【0022】

次に、保護膜 10 および上層接続パッド 9 の上面側を適宜に研削し、図 10 に示すように、上層接続パッド 9 の上面を露出させ、且つ、この露出された上層接続パッド 9 の上面を含む保護膜 10 の上面を平坦化する。このように、上層接続パッド 9 の上面側を適宜に、例えば 1 ~ 5  $\mu\text{m}$ 、研削して、上層接続パッド 9 をその高さが 10 ~ 40  $\mu\text{m}$  の柱状とする。

【0023】

ここで、以上のように、絶縁膜 6 の開口部 7 を介して露出された接続パッド 5 上およびその周囲における絶縁膜 6 上に柱状の上層接続パッド 9 を形成し、その上に厚さが上層接続パッド 9 の高さよりも厚くなるように形成された保護膜 10 の上面側を適宜に研削して上層接続パッド 9 の上面を露出させているので、保護膜 10 に上層接続パッド 9 の上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がなく、これにより接続パッド 5 のより一層の狭ピッチ化を図ることができる。

20

【0024】

例えば、絶縁膜 6 の開口部 7 を円形状とし、上層接続パッド 9 を円柱状とした場合には、上層接続パッド 9 の径は、接続パッド 5 の平面サイズにもよるが、絶縁膜 6 の開口部 7 の径よりも 2 ~ 10  $\mu\text{m}$  大きくて、後述する下地金属層 11 のエッチング時にそのエッチング液が上層接続パッド 9 の上部の部分に染み込まない程度の大きさであればよい。

30

【0025】

一例として、上層接続パッド 9 の当初の高さを 25  $\mu\text{m}$  程度とする場合には、上層接続パッド 9 の径を 10  $\mu\text{m}$  程度とすることは加工上容易である（この場合、図 3 に示すメッキレジスト膜 23 は解像度の良いポジ型のフォトリソレジストによって形成する）。上層接続パッド 9 の径を 10  $\mu\text{m}$  程度とすると、上層接続パッド 9 間の間隔も同じく 10  $\mu\text{m}$  程度とすることができる。このようにした場合には、接続パッド 5 のピッチを 20  $\mu\text{m}$  程度とすることができ、接続パッド 5 のより一層の狭ピッチ化を図ることができる。

【0026】

この場合、絶縁膜 6 の開口部 7 の径は、上層接続パッド 9 の径よりも 2  $\mu\text{m}$  小さいと、8  $\mu\text{m}$  となるが、絶縁膜 6 を酸化シリコンによって比較的薄く形成すると、径 8  $\mu\text{m}$  程度の開口部 7 をフォトリソグラフィ法により形成することは容易である。また、保護膜 10 に上層接続パッド 9 の上面を露出させるための開口部をフォトリソグラフィ法により形成する必要がないので、その材料として、感光性ポリイミド系樹脂よりも安価である非感光性ポリイミド系樹脂を用いることができる。

40

【0027】

次に、図 11 に示すように、上層接続パッド 9 を含む保護膜 10 の研削により平坦化された上面全体に、無電解メッキ等により、銅等からなる下地金属層 11 を形成する。次に、下地金属層 11 の上面にメッキレジスト膜 25 をパターン形成する。この場合、配線 12 形成領域に対応する部分におけるメッキレジスト膜 25 には開口部 26 が形成されている。次に、下地金属層 11 をメッキ電流路とした銅の電解メッキを行なうことにより、メ

50

ッキレジスト膜 25 の開口部 26 内の下地金属層 11 の上面に配線 12 を形成する。次に、メッキレジスト膜 25 を剥離する。

【0028】

次に、図 12 に示すように、配線 12 を含む下地金属層 11 の上面にメッキレジスト膜 27 をパターン形成する。この場合、柱状電極 13 形成領域に対応する部分におけるメッキレジスト膜 27 には開口部 28 が形成されている。次に、下地金属層 11 をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜 27 の開口部 28 内の配線 12 の接続パッド部上面に柱状電極 13 を、この状態において高さ 55 ~ 125  $\mu\text{m}$  に形成する。次に、メッキレジスト膜 27 を剥離し、次いで、配線 12 をマスクとして下地金属層 11 の不要な部分をエッチングして除去すると、図 13 に示すように、配線 12 下にのみ下地金属層 11 が残存される。

10

【0029】

次に、図 14 に示すように、配線 12 および柱状電極 13 を含む保護膜 10 の上面に、スクリーン印刷、スピンコート法等により、エポキシ系樹脂等からなる封止膜 14 をその厚さが柱状電極 13 の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極 13 の上面は封止膜 14 によって覆われている。

【0030】

次に、封止膜 14 および柱状電極 13 の上面側を適宜に、例えば 1 ~ 5  $\mu\text{m}$ 、研削し、図 15 に示すように、柱状電極 13 の上面を露出させ、且つ、この露出された柱状電極 13 の上面を含む封止膜 14 の上面を平坦化する。この状態における柱状電極 13 の高さは 50 ~ 120  $\mu\text{m}$  である。次に、図 16 に示すように、柱状電極 13 の上面に半田ボール 13 を形成する。次に、図 17 に示すように、互いに隣接する半導体構成体 2 間において、封止膜 14、保護膜 10 およびベース板 1 を切断すると、図 1 に示す半導体装置が複数個得られる。

20

【0031】

このようにして得られた半導体装置では、半導体構成体 2 をそのサイズよりもある程度大きいサイズのベース板 1 上に配置しているが、ここで、このようなベース板 1 を用いる理由について説明する。上述の如く、接続パッド 5 のピッチを 20  $\mu\text{m}$  程度と極めて小さくした場合には、それに応じて接続パッド 5 の数が増大し、一定のサイズのシリコン基板 4 上のみでは配線 12 の配置領域を確保することができなくなってしまう。そこで、上記のようなベース板 1 を用い、配線 12 の配置領域を確保するようにしている。

30

【0032】

(第 2 実施形態)

図 18 はこの発明の第 2 実施形態としての半導体装置の断面部を示す。この半導体装置において、図 1 に示す半導体装置と大きく異なる点は、配線 12 の接続パッド部に形成される柱状電極 13 を、半導体構成体 2 と反対側に向けて突き出すのではなく、半導体構成体 2 側に向けて突き出して形成した点である。すなわち、半導体構成体 2 の下側にベース板 1 は配置されておらず、また、保護膜 10 上に柱状電極 13 間に充填される封止膜 14 を有していない。半導体構成体 2 の周囲の保護膜 10 中に柱状電極 13 は下地金属層 11 の接続パッド部下面に形成され、柱状電極 13 間は半導体構成体 2 を覆う保護膜 10 により充填されている。また、半田ボール 15 は、このように下向きに形成された柱状電極 13 の下面に形成されている。シリコン基板 3 の厚さは、柱状電極 13 の高さができるだけ小さくてすむように薄くすることが望ましく、100 ~ 300  $\mu\text{m}$  とすることが推奨される。

40

【0033】

以下、この実施形態について詳述する。半導体構成体 2 の絶縁膜 6 の上面および接着層 3 を含む半導体構成体 2 の周囲には保護膜 10 が設けられている。この場合、保護膜 10 の上面は上層接続パッド 9 の上面と面一となっている。保護膜 10 の下面は接着層 3 の下面と面一となっている。配線 12 を含む保護膜 10 の上面にはソルダーレジスト等からなる上層オーバーコート膜 31 が設けられている。

50



## 【0034】

半導体構成体2の周囲の保護膜10中には柱状電極13が下地金属層11を含む配線12の接続パッド下面に接続されて設けられている。柱状電極13の下面には下地金属層32が設けられている。下地金属層32の下面は保護膜10の下面と面一となっている。接着層3、保護膜10および下地金属層32の下面にはソルダーレジスト等からなる下層オーバーコート膜33が設けられている。下地金属層32の下面中央部に対応する部分における下層オーバーコート膜33には開口部34が設けられている。下層オーバーコート膜33の開口部34内およびその下方には半田ボール15が下地金属層32を含む柱状電極13の下面に接続されて設けられている。

## 【0035】

次に、この半導体装置の製造方法の一例について説明するに、まず、図19に示すように、図8に示すベース板1と同一のベース板1を用意する。次に、ベース板1の上面全体に、無電解メッキ等により、銅等からなる下地金属層32を形成する。次に、下地金属層32の上面にメッキレジスト膜41をパターン形成する。この場合、柱状電極13形成領域に対応する部分におけるメッキレジスト膜41には開口部42が形成されている。

## 【0036】

次に、下地金属層32をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜41の開口部42内の下地金属層32の上面に柱状電極13を形成する。柱状電極13の高さは、柱状電極13の上面が半導体構成体2の接続パッド9の上面と同一の高さになるようにする。次に、メッキレジスト膜41を剥離し、次いで、柱状電極13をマスクとして下地金属層32の不要な部分をエッチングして除去すると、図20に示すように、柱状電極13下にのみ下地金属層32が残存される。

## 【0037】

次に、図21に示すように、ベース板1の上面の相互に離間する複数の半導体構成体配置領域に複数の半導体構成体2のシリコン基板4の下面に固着された接着層3を接着する。ここでの接着は、加熱加圧により、接着層3を本硬化させる。

## 【0038】

次に、図22に示すように、半導体構成体2および柱状電極13を含むベース板1の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂からなる保護膜10をその厚さが柱状の上層接続パッド9および柱状電極13の高さよりも厚くなるように形成する。したがって、この状態では、上層接続パッド9および柱状電極13の上面は保護膜10によって覆われている。

## 【0039】

次に、保護膜10、上層接続パッド9および柱状電極13の上面側を適宜、例えば1~5 $\mu$ m研削し、図23に示すように、上層接続パッド9および柱状電極13の上面を露出させ、且つ、この露出された上層接続パッド9および柱状電極13の上面を含む保護膜10の上面を平坦化する。

## 【0040】

次に、図24に示すように、上層接続パッド9および柱状電極13を含む保護膜10の上面全体に、無電解メッキ等により、銅等からなる下地金属層11を形成する。次に、下地金属層11の上面にメッキレジスト膜43をパターン形成する。この場合、配線12形成領域に対応する部分におけるメッキレジスト膜43には開口部44が形成されている。次に、下地金属層11をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜43の開口部44内の下地金属層11の上面に配線12を形成する。

## 【0041】

次に、メッキレジスト膜43を剥離し、次いで、配線12をマスクとして下地金属層11の不要な部分をエッチングして除去すると、図25に示すように、配線12下にのみ下地金属層11が残存される。次に、ベース板1を全て研削して除去すると、図26に示すように、保護膜10、接着層3および下地金属層32の下面が露出される。

## 【0042】

10

20

30

40

50

次に、図 27 に示すように、配線 12 を含む保護膜 10 の上面に、スクリーン印刷、スピコート法等により、ソルダーレジスト等からなる上層オーバーコート膜 31 を形成する。また、保護膜 10、接着層 3 および下地金属層 32 の下面に、スクリーン印刷、スピコート法等により、ソルダーレジスト等からなる下層オーバーコート膜 33 を形成する。

#### 【0043】

次に、下地金属層 32 の下面中央部に対応する部分における下層オーバーコート膜 33 に、フォトリソグラフィ法により、開口部 34 を形成する。次に、下層オーバーコート膜 33 の開口部 34 内およびその下方に半田ボール 15 を下地金属層 32 を含む柱状電極 13 の下面に接続させて形成する。次に、図 28 に示すように、互いに隣接する半導体構成体 2 間において、上層オーバーコート膜 31、保護膜 10 および下層オーバーコート膜 33 を切断すると、図 18 に示す半導体装置が複数個得られる。

10

#### 【0044】

##### (第3実施形態)

図 29 はこの発明の第3実施形態としての半導体装置の断面部を示す。この半導体装置において、図 18 に示す半導体装置と大きく異なる点は、半導体構成体 2 のシリコン基板 4 の下面を接着層 3 を介して平面形状の放熱層 35a の上面に固着し、下地金属層 32a を含む放熱層 35a 下に放熱用の半田ボール 15a を設けた点である。

#### 【0045】

次に、この半導体装置の製造方法の一部について説明する。この場合、図 19 に示すような工程において、まず、下地金属層 32 の上面に銅の電解メッキにより接続パッド 35 および放熱層 35a を形成する。次に、接続パッド 35 の上面に銅の電解メッキにより柱状電極 13 を形成する。次に、接続パッド 35 および放熱層 35a をマスクとして下地金属層 32 の不要な部分をエッチングして除去する。次に、半導体構成体 2 のシリコン基板 4 の下面を接着層 3 を介して放熱層 35a の上面に接着する。

20

#### 【0046】

そして、図 27 に示すような工程において、接続パッド 35 下の下地金属層 32 の下面中央部および放熱層 35a 下の下地金属層 32a の下面の複数の箇所に対応する部分における下層オーバーコート膜 33 に、フォトリソグラフィ法により、開口部 34、34a を形成する。次に、下層オーバーコート膜 33 の開口部 34、34a 内およびその下方に半田ボール 15、15a を下地金属層 32、32a に接続させて形成する。次に、上記のような切断工程を経ると、図 29 に示す半導体装置が複数個得られる。

30

#### 【0047】

##### (第4実施形態)

図 30 はこの発明の第4実施形態としての半導体装置の断面部を示す。この半導体装置において、図 18 に示す半導体装置と異なる点は、接着層 3 および下地金属層 32 を有せず、半導体構成体 2 のシリコン基板 4、保護膜 10 および柱状電極 13 の下面を面一とし、下層オーバーコート膜 33 の開口部 34 内およびその下方に半田ボール 15 を柱状電極 13 の下面に接続させて設けた点である。この場合の製造方法としては、図 26 に示す状態において、さらに保護膜 10、接着層 3 および下地金属層 32 の下面側をシリコン基板 4 および柱状電極 13 の下面が共に露出するまで研削すればよい。

40

#### 【0048】

##### (第5実施形態)

図 31 はこの発明の第5実施形態としての半導体装置の断面部を示す。この半導体装置において、図 1 に示す半導体装置と異なる点は、配線 12 の接続パッド上面にコンデンサや抵抗等からなるチップ部品 51 の両電極 (図示せず) を半田 52 を介して接合し、半田 52 を含むチップ部品 51 を封止膜 10 で覆った点である。この場合の製造方法としては、図 13 に示すような工程後に、チップ部品 51 を搭載すればよい。

#### 【0049】

##### (第6実施形態)

50

図32はこの発明の第6実施形態としての半導体装置の断面部を示す。この半導体装置において、図18に示す半導体装置と異なる点は、コンデンサや抵抗等からなるチップ部品51を、その両電極(図示せず)を半田52および上層オーバーコート膜31の開口部53を介して配線12の接続パッド部上面に接合させた状態で、上層オーバーコート膜31の上面に搭載した点である。

【0050】

(第7実施形態)

図33はこの発明の第7実施形態としての半導体装置の断面部を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、配線を2層とした点である。すなわち、上層接続パッド9を含む保護膜10の上面には第1の下地金属層11Aを含む第1の配線12Aが設けられている。第1の下地金属層11Aを含む第1の配線12Aは上層接続パッド9の上面に接続されている。

10

【0051】

第1の配線12Aを含む保護膜10の上面には感光性ポリイミド系樹脂からなる上層絶縁膜16が設けられている。上層絶縁膜16の上面には第2の下地金属層11Bを含む第2の配線12Bが設けられている。第2の下地金属層11Bを含む第2の配線12Bの一端部は、上層絶縁膜16の開口部17を介して第1の配線12Aの接続パッド部に接続されている。

【0052】

第2の配線12Bの接続パッド部上面には柱状電極13が設けられている。第2の配線12Bを含む上層絶縁膜16の上面には封止膜14がその上面が柱状電極13の上面と面一となるように設けられている。柱状電極13の上面には半田ボール15が設けられている。なお、配線は3層以上としてもよい。

20

【0053】

(第8実施形態)

図34はこの発明の第8実施形態としての半導体装置の断面部を示す。この半導体装置において、図1に示す半導体装置と異なる点は、ベース板1および接着層3を有せず、シリコン基板4の平面サイズをベース板1の平面サイズと同一とした点である。この場合の製造方法の一例において当初用意するものは、図35に示すように、半導体ウエハ21のダイシングストリート22に対応する領域間の間隔が図2に示す場合よりもある程度大きくなったものであればよい。この場合、ベース板1および接着層3を用いないため、図17に示すような工程において、半導体ウエハ21等をダイシングストリート22に沿って切断することになる。

30

【0054】

(その他の実施形態)

例えば、図17および図28に示す場合では、互いに隣接する半導体構成体2間において切断したが、これに限らず、2個またはそれ以上の半導体構成体2を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、2個で1組の半導体構成体2は同種、異種のいずれであってもよい。また、上述した各実施形態の要素を適宜組み合わせることも可能である。

40

【図面の簡単な説明】

【0055】

【図1】この発明の第1実施形態としての半導体装置の断面図。

【図2】図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。

【図3】図2に続く工程の断面図。

【図4】図3に続く工程の断面図。

【図5】図4に続く工程の断面図。

【図6】図5に続く工程の断面図。


【図7】図6に続く工程の断面図。

【図8】図7に続く工程の断面図。


50

- 【図 9】図 8 に続く工程の断面図。
- 【図 10】図 9 に続く工程の断面図。
- 【図 11】図 10 に続く工程の断面図。
- 【図 12】図 11 に続く工程の断面図。
- 【図 13】図 12 に続く工程の断面図。
- 【図 14】図 13 に続く工程の断面図。
- 【図 15】図 14 に続く工程の断面図。
- 【図 16】図 15 に続く工程の断面図。
- 【図 17】図 16 に続く工程の断面図。
- 【図 18】この発明の第 2 実施形態としての半導体装置の断面図。 10
- 【図 19】図 18 に示す半導体装置の製造方法の一例において、当初の工程の断面図。
- 【図 20】図 19 に続く工程の断面図。
- 【図 21】図 20 に続く工程の断面図。
- 【図 22】図 21 に続く工程の断面図。
- 【図 23】図 22 に続く工程の断面図。
- 【図 24】図 23 に続く工程の断面図。
- 【図 25】図 24 に続く工程の断面図。
- 【図 26】図 25 に続く工程の断面図。
- 【図 27】図 26 に続く工程の断面図。
- 【図 28】図 27 に続く工程の断面図。 20
- 【図 29】この発明の第 3 実施形態としての半導体装置の断面図。
- 【図 30】この発明の第 4 実施形態としての半導体装置の断面図。
- 【図 31】この発明の第 5 実施形態としての半導体装置の断面図。
- 【図 32】この発明の第 6 実施形態としての半導体装置の断面図。
- 【図 33】この発明の第 7 実施形態としての半導体装置の断面図。
- 【図 34】この発明の第 8 実施形態としての半導体装置の断面図。
- 【図 35】図 34 に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
- 【符号の説明】 30
- 【0056】
- 1 ベース板
  - 2 半導体構成体
  - 3 接着層
  - 4 シリコン基板
  - 5 接続パッド
  - 6 絶縁膜
  - 9 上層接続パッド
  - 10 保護膜
  - 12 配線
  - 13 柱状電極
  - 14 封止膜
  - 15 半田ボール
- 40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】



【図 15】




【図 16】







【 図 17 】




【 図 18 】




【 図 19 】




【 図 20 】




【図 2 1】




【図 2 2】




【図 2 3】




【図 2 4】




【図 25】




【図 26】




【図 27】




【図 28】




【 図 2 9 】




【 図 3 0 】




【 図 3 1 】




【 図 3 2 】



【 図 3 3 】



【 図 3 4 】



【 図 3 5 】

