

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4030291号

(P4030291)

(45) 発行日 平成20年1月9日(2008.1.9)

(24) 登録日 平成19年10月26日(2007.10.26)

(51) Int. Cl.

H02M 3/07 (2006.01)

F I

H02M 3/07

請求項の数 8 (全 11 頁)

(21) 出願番号	特願2001-323724 (P2001-323724)	(73) 特許権者	390020248 日本テキサス・インスツルメンツ株式会社 東京都新宿区西新宿六丁目24番1号
(22) 出願日	平成13年10月22日(2001.10.22)	(74) 代理人	100094053 弁理士 佐藤 隆久
(65) 公開番号	特開2003-134799 (P2003-134799A)	(72) 発明者	福井 栄蔵 大分県速見郡日出町大字川崎字高尾426 〇番地 日本テキサス・インスツルメンツ 株式会社内
(43) 公開日	平成15年5月9日(2003.5.9)	審査官	三島木 英宏
審査請求日	平成16年10月6日(2004.10.6)		

最終頁に続く

(54) 【発明の名称】 電圧供給回路

(57) 【特許請求の範囲】

【請求項1】

所定の周波数の発振信号を出力する発振回路と、

上記発振信号と基準信号とを比較し、当該比較結果に応じた信号を出力する第1の比較回路と、

上記第1の比較回路の出力信号の振幅が所定の基準値よりも低いときに出力を一定のレベルに保持し、上記第1の比較回路の出力信号が上記基準値を超えたときに上記第1の比較回路の出力信号に応じた信号を出力する第2の比較回路と、

上記第2の比較回路の出力信号に応じて第1の駆動電流を出力する第1の電流供給回路と、

上記第2の比較回路の出力信号に応じて第2の駆動電流を上記第1の駆動電流と相補的に出力する第2の電流供給回路と、

上記第1の駆動電流と第2の駆動電流とによって交互に充電される複数のキャパシタを有し、入力電圧と異なる電圧を出力するチャージポンプ回路と、

を有し、

少なくとも、上記発振回路と上記第1の比較回路と上記第2の比較回路と上記第1の電流供給回路と上記第2の電流供給回路とが共通の電源電圧供給線に接続されており、上記電源電圧供給線のインピーダンスに起因する寄生発振が防止されるように構成されている電圧供給回路。

【請求項2】

10

20

上記発振回路が水晶発振器を有し、当該水晶発振器の固有周波数を持つ上記発振信号を生成して上記第1の比較回路に出力する、

請求項1に記載の電圧供給回路。

【請求項3】

上記第1の比較回路が、一方の入力端子に上記発振信号が入力され、他方の入力端子に上記基準信号が入力される第1の差動回路を有し、

上記第2の比較回路が、上記第1の差動回路から出力される信号を入力する第2の差動回路を有する、

請求項1又は2に記載の電圧供給回路。

【請求項4】

上記第2の比較回路がヒステリシス特性を有する、

請求項1乃至3の何れかに記載の電圧供給回路。

【請求項5】

上記第1及び第2の電流供給回路が、上記第2の比較回路の出力信号に応じてそれぞれ交互に動作する第1及び第2の電流源回路で構成される、

請求項1乃至4の何れかに記載の電圧供給回路。

【請求項6】

上記第1の差動回路の出力端子と上記第2の差動回路の入力端子との間に接続された第1の抵抗回路を更に有する、

請求項1乃至5の何れかに記載の電圧供給回路。

【請求項7】

上記第1の差動回路の出力端子と上記第2の差動回路の出力端子との間に接続された第2の抵抗回路を更に有する、

請求項6に記載の電圧供給回路。

【請求項8】

上記発振信号の周波数と上記第1及び第2の駆動電流の供給タイミングとが等しい、

請求項1乃至7の何れかに記載の電圧供給回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、電源電圧と異なる電圧を供給するチャージポンプ昇圧回路及びチャージポンプ昇圧回路を駆動する駆動回路を含む電圧供給回路に関するものである。

【0002】

【従来の技術】

電源電圧と異なるレベルの電圧を生成するためには、通常スイッチング電源を備えたDC-DCコンバータまたはチャージポンプ式の昇圧回路を用いる。これらの回路によって、電源電圧より高い電圧若しくは負の電圧を発生することができる。

【0003】

例えば、テレビ受信機にあるテレビチューナの周波数レンジの調整（チューニング）は、受信するチャンネルに応じて電圧制御発振回路（VCO）のパリキャップ（可変容量素子）に加えるチューニング電圧を変化させることで実現できる。このチューニング電圧は、受信信号の周波数バンドによって30V程度の電圧を必要とする場合もある。

【0004】

近年、テレビチューナの用途は、車載テレビ用、パソコン（パーソナルコンピュータ）用などと幅広くなっており、小型、軽量であり、携帯の便利さが要求されることが多い。このため、テレビチューナに必要なチューニング電圧は、外部からの供給ではなく、装置内部で発生する方式が取られている。このための電圧生成回路として、チャージポンプ式昇圧回路が広く利用されている。

【0005】

図4は、一般的なチャージポンプ式昇圧回路の一構成例を示している。図示のように、こ

10

20

30

40

50

の昇圧回路は、発振回路 10、チャージポンプ駆動回路 20 及びチャージポンプ回路 30 によって構成されている。以下、各部分回路の構成及び機能について説明する。

【0006】

発振回路 10 は、図示のように通常水晶発振器 XTL、キャパシタ C1 及び発振増幅器 OSC によって構成されている。

チャージポンプ駆動回路 20 は、コンパレータ CMP と、コンパレータ CMP の出力信号に応じて、駆動電流 I_{s1} と I_{s2} をチャージポンプ回路 30 に供給するバッファ BUF1, BUF2 によって構成されている。

【0007】

チャージポンプ回路 30 は、電源電圧 V_{CC} の供給端子 T_1 と出力端子 T_2 との間に直列接続されている複数段のダイオード D1, D2, ..., Dn、チャージポンプとして設けられている複数のキャパシタ C_{p1} , C_{p2} , ..., 出力キャパシタ C_{out} 及び出力端子 T_{out} と接地電位 GND との間に直列接続されている複数段のツェナーダイオード ZD1, ..., ZEm によって構成されている。

チャージポンプ用キャパシタ C_{p1} , C_{p2} , ... は、一方の端子がダイオード D1, D2, ... の出力端子に接続され、他方の端子がバッファ BUF1, BUF2 の出力端子に交互に接続されている。

【0008】

図 5 は、発振回路 10 及びチャージポンプ駆動回路 20 の内部構成を示す回路図である。図示のように、発振回路 10 は、水晶発振器 XTL、キャパシタ C1 及び発振増幅器 OSC によって構成され、さらに、発振増幅器 OSC は、npn トランジスタ P3, P4、キャパシタ C2, C3 及び抵抗素子 R1 ~ R6 によって構成されている。

【0009】

水晶発振器 XTL とキャパシタ C1 は、発振信号出力端子 T_3 と接地電位 GND との間に直列接続されている。

また、電源電圧 V_{CC} の供給線とノード ND1 との間にダイオード接続されている npn トランジスタ P1 と P2 が直列接続されている。

発振増幅器 OSC において、トランジスタ P3 のベースが端子 T_3 に接続され、コレクタがノード ND1 に接続され、エミッタが抵抗素子 R3 を介して接地されている。また、端子 T_3 と接地電位 GND との間にキャパシタ C2 と C3 が直列接続され、キャパシタ C2 と C3 の接続点がトランジスタ P3 のエミッタに接続されている。

また、ノード ND1 と接地電位 GND との間に抵抗素子 R4 と R5 が直列接続され、トランジスタ P4 のコレクタがノード ND1 に接続され、ベースが抵抗素子 R4 と R5 との接続点に接続され、エミッタが抵抗素子 R6 を介して接地されている。

【0010】

上述したように構成されている発振回路 10 は、水晶発振器 XTL 固有の発振周波数で発振し、端子 T_3 から発振電圧 V_{osc} が出力される。また、この発振回路の利得は、キャパシタ C2 と C3 の容量値によって決まる。

【0011】

チャージポンプ駆動回路 20 において、npn トランジスタ P5 と P6 からなる差動回路及び npn トランジスタ P8 と P9 からなる差動回路は、図 4 に示すコンパレータ CMP を構成している。また、pnp トランジスタ Q1, Q2 及び npn トランジスタ P11, P12, P13, P14 は、それぞれバッファ BUF1, BUF2 を構成している。

【0012】

上述したチャージポンプ駆動回路 20 において、コンパレータ CMP は、発振回路 10 の端子 T_3 の発振電圧 V_{osc} とトランジスタ P4 のベース電圧とを比較し、当該比較の結果に従って発振信号を生成し、バッファ BUF1 と BUF2 に出力する。これによって、バッファ BUF1 と BUF2 から、互いに位相が反転するチャージポンプ駆動電流 I_{s1} と I_{s2} が出力される。

【0013】

10

20

30

40

50

バッファ B U F 1 と B U F 2 から出力される駆動電流 I_{s1} と I_{s2} が交互にチャージポンプ回路 30 にあるキャパシタ C_{p1} , C_{p2} , ... に出力される。このため、チャージポンプ回路 30 において、キャパシタ C_{p1} , C_{p2} , ... が交互に充放電を繰替えして行われるので、出力端子 T_{out} に電源電圧 V_{cc} より高い電圧が出力される。なお、出力端子 T_{out} の電圧 V_{out} は、出力キャパシタ C_{out} によって平滑化され、さらに、直列接続されている複数段のツェナーダイオード $ZD1$, ..., ZEm によって所望の電圧に保持される。

【0014】

上述したチャージポンプ昇圧回路において、電源電圧 V_{cc} 及び希望の出力電圧 V_{out} に従って、昇圧段の数が決められる。さらに、負荷回路に対して十分な電流駆動能力を確保するために、一般に希望の出力電圧 V_{out} より高い昇圧電圧を供給するように昇圧段の数を設定し、出力側にツェナーダイオードを用いて出力電圧 V_{out} を所望の電圧値に制限することで、昇圧回路の電流駆動能力を確保できる。

10

【0015】

【発明が解決しようとする課題】

ところで、上述した従来のチャージポンプ式の昇圧回路において、発振回路 10 の帰還ループとは別に電源インピーダンスを介してチャージポンプ駆動回路 20 に他の帰還ループが形成される。特に電源線ラインのインピーダンスが高い場合、チャージポンプ駆動回路 10 の帰還ループによって寄生発振が引き起こされる。これによって、発振回路 10 は正常な発振動作ができなくなり、寄生発振の発振周波数によって、バッファ B U F 1 と B U F 2 の出力する駆動電流の周波数が決められる。

20

【0016】

通常、発振回路 10 の発振周波数は、水晶発振器 X T L の固有の周波数によって制御される。発振回路の発振周波数にあわせてバッファ及びチャージポンプ回路 30 が設計されるので、寄生発振の発振周波数は、寄生発振を引き起こす帰還ループの特性によって決められるので、寄生発振は水晶発振器 X T L の発振周波数と異なる発振周波数で発振することが考えられる。このためチャージポンプ回路 30 に十分な駆動電流を供給できなくなり、または駆動電流の周波数がチャージポンプ回路 30 が要求する基準値より低くまたは高くなり、チャージポンプ回路 30 から出力される電圧 V_{out} が所望の電圧に到達できず、負荷回路に所望の電圧を供給できなくなるという不利益がある。

【0017】

本発明は、かかる事情に鑑みてなされたものであり、その目的は、チャージポンプ駆動回路の寄生発振を抑制し、安定した発振周波数でチャージポンプ駆動電流を生成でき、所望の昇圧電圧を負荷回路に供給できる電圧供給回路を提供することにある。

30

【0018】

【課題を解決するための手段】

上記目的を達成するために、本発明の電圧供給回路は、所定の周波数の発振信号を出力する発振回路と、上記発振信号と基準信号とを比較し、当該比較結果に応じた信号を出力する第1の比較回路と、上記第1の比較回路の出力信号の振幅が所定の基準値よりも低いときに出力を一定のレベルに保持し、上記第1の比較回路の出力信号が上記基準値を超えたときに上記第1の比較回路の出力信号に応じた信号を出力する第2の比較回路と、上記第2の比較回路の出力信号に応じて第1の駆動電流を出力する第1の電流供給回路と、上記第2の比較回路の出力信号に応じて第2の駆動電流を上記第1の駆動電流と相補的に出力する第2の電流供給回路と、上記第1の駆動電流と第2の駆動電流とによって交互に充電される複数のキャパシタを有し、入力電圧と異なる電圧を出力するチャージポンプ回路とを有し、少なくとも、上記発振回路と上記第1の比較回路と上記第2の比較回路と上記第1の電流供給回路と上記第2の電流供給回路とが共通の電源電圧供給線に接続されており、上記電源電圧供給線のインピーダンスに起因する寄生発振が防止されるように構成されている。

40

【0019】

また、本発明では、好適には、上記発振回路が水晶発振器を有し、当該水晶発振器の固有周波数を持つ上記発振信号を生成して上記第1の比較回路に出力する。

50

【0020】

また、本発明では、好適には、上記第1の比較回路が、一方の入力端子に上記発振信号が入力され、他方の入力端子に上記基準信号が入力される第1の差動回路を有し、上記第2の比較回路が、上記第1の差動回路から出力される信号を入力する第2の差動回路を有する。更には、上記第2の比較回路がヒステリシス特性を有する。

【0021】

更に、本発明では、好適には、上記第1及び第2の電流供給回路が、上記第2の比較回路の出力信号に応じてそれぞれ交互に動作する第1及び第2の電流源回路で構成される。また、上記第1の差動回路の出力端子と上記第2の差動回路の入力端子との間に接続された第1の抵抗回路を更に有する。更には、上記第1の差動回路の出力端子と上記第2の差動回路の出力端子との間に接続された第2の抵抗回路を更に有する。また、上記発振信号の周波数と上記第1及び第2の駆動電流の供給タイミングとが等しい。

10

【0022】

【発明の実施の形態】

図1は本発明に係る電圧供給回路の一実施形態を示す回路図である。

図示のように、本実施形態の電圧供給回路は、発振回路10、チャージポンプ駆動回路20a及びチャージポンプ回路30によって構成されている。

以下、本実施形態の電圧供給回路の各部分についてそれぞれの構成及び動作について説明する。

【0023】

発振回路10は、図示のように水晶発振器XTL、キャパシタC1及び発振増幅器OSCによって構成されている。

チャージポンプ駆動回路20aは、コンパレータCMP1、CMP2と、コンパレータCMPの出力信号に応じて、駆動電流 I_{s1} と I_{s2} をチャージポンプ回路30に供給するバッファBUF1、BUF2によって構成されている。

20

【0024】

チャージポンプ回路30は、電源電圧 V_{CC} の供給端子 T_1 と出力端子 T_2 との間に直列接続されている複数段のダイオードD1、D2、...、Dn、チャージポンプとして設けられている複数のキャパシタ C_{p1} 、 C_{p2} 、...、出力キャパシタ C_{out} 及び出力端子 T_{out} と接地電位GNDとの間に直列接続されている複数段のツェナーダイオードZD1、...、ZEmによって構成されている。

30

チャージポンプ用キャパシタ C_{p1} 、 C_{p2} 、...は、一方の端子がダイオードD1、D2、...の出力端子に接続され、他方の端子がバッファBUF1、BUF2の出力端子に交互に接続されている。

【0025】

図2は、発振回路10及びチャージポンプ駆動回路20a内部構成を示す回路図である。図示のように、発振回路10は、水晶発振器XTL、キャパシタC1及び発振増幅器OSCによって構成され、さらに、発振増幅器OSCは、npnトランジスタP3、P4、キャパシタC2、C3及び抵抗素子R1～R6によって構成されている。

【0026】

水晶発振器XTLとキャパシタC1は、発振信号出力端子 T_3 と接地電位GNDとの間に直列接続されている。

40

また、電源電圧 V_{CC} の供給線とノードND1との間にダイオード接続されているnpnトランジスタP1とP2が直列接続されている。

発振増幅器OSCにおいて、抵抗素子R1とR2がノードND1と接地電位GNDとの間に直列接続されている。トランジスタP3のベースが端子 T_3 に接続され、コレクタがノードND1に接続され、エミッタが抵抗素子R3を介して接地されている。また、端子 T_3 と接地電位GNDとの間にキャパシタC2とC3が直列接続され、キャパシタC2とC3の接続点がトランジスタP3のエミッタに接続されている。

【0027】

50

ノードND1と接地電位GNDとの間に抵抗素子R4とR5が直列接続され、トランジスタP4のコレクタがノードND1に接続され、ベースが抵抗素子R4とR5との接続点に接続され、エミッタが抵抗素子R6を介して接地されている。

【0028】

上述したように構成されている発振回路10は、水晶発振器XTL固有の発振周波数で発振し、端子T₃から発振電圧V_{osc}が出力される。また、この発振回路の利得は、キャパシタC2とC3の容量値によって決まる。

【0029】

チャージポンプ駆動回路20aにおいて、npnトランジスタP5、P6、P7及び抵抗素子R7、R8によって、コンパレータCMP1が構成されている。また、npnトランジスタP8、P9、P10及び抵抗素子R9、R10、R21、R22、R23、R24によって、コンパレータCMP2が構成されている。さらに、npnトランジスタP11、P12、P13、P14、pnpトランジスタQ1、Q2及び抵抗素子R11によって、バッファBUF1、BUF2が構成されている。

10

【0030】

図2に示すように、まず、コンパレータCMP1において、トランジスタP5のベースが発振回路10のトランジスタP4のベースに接続され、そのコレクタが抵抗素子R7を介して電源電圧V_{CC}の供給線に接続されている。また、トランジスタP6のベースが発振回路10のトランジスタP3のベース、即ち、端子T₃に接続され、そのコレクタが抵抗素子R8を介して電源電圧V_{CC}の供給線に接続されている。トランジスタP5とP6のエミッタがともにトランジスタP7のコレクタに接続されている。そして、トランジスタP7のエミッタが接地され、そのベースが入力端子T₄に接続されている。

20

なお、入力端子T₄にバイアス電圧V_{bs}が印加される。トランジスタP7は、バイアス電圧V_{bs}によって制御される動作電流を差動回路に供給する電流源である。

【0031】

上述のように、コンパレータCMP1は、トランジスタP5とP6からなる差動回路によって構成されている。この差動回路において、トランジスタP5のベースにトランジスタP4のベース電圧、即ち、発振回路10における抵抗素子R4とR5によって設定された基準電圧が印加され、トランジスタP6のベースに発振回路10によって生成される発振電圧V_{osc}が印加される。コンパレータCMP1によって、発振電圧V_{osc}とトランジスタP4のベース電圧とが比較され、当該比較の結果に従って差動電圧V_iがトランジスタP5とP6のコレクタから出力される。

30

【0032】

次に、コンパレータCMP2において、トランジスタP8のベースは、抵抗素子R21を介して、コンパレータCMP1を構成するトランジスタP5のコレクタに接続され、トランジスタP9のベースは、抵抗素子R23を介して、コンパレータCMP1を構成するトランジスタP6のコレクタに接続されている。トランジスタP8のコレクタは、抵抗素子R9を介して電源電圧V_{CC}の供給線に接続され、また、抵抗素子R22を介してトランジスタP9のベースに接続されている。トランジスタP9のコレクタは、抵抗素子R10を介して電源電圧V_{CC}の供給線に接続され、また、抵抗素子R24を介してトランジスタP8のベースに接続されている。

40

【0033】

トランジスタP8とP9のエミッタがトランジスタP10のコレクタに共通に接続されている。トランジスタP10のエミッタが接地され、そのベースが端子T₄に接続されている。即ち、トランジスタP10は、コンパレータCMP1のトランジスタP7と同じく、バイアス電圧V_{bs}によって制御された動作電流をトランジスタP8とP9からなる差動回路に供給する電流源である。

【0034】

上述したコンパレータCMP2において、抵抗素子R21、R22、R23及びR24によって差動回路にヒステリシス特性が与えられる。即ち、コンパレータCMP1の出力差

50

電圧 V_i がある一定の値以上に達していないと、コンパレータCMP2の出力がコンパレータCMP1の出力差電圧 V_i に依存せず、一定に保持される。

【0035】

ここで、抵抗素子R21とR23の抵抗値をともに r_1 とし、抵抗素子R22とR24の抵抗値をともに r_2 とする。また、動作開始前にコンパレータCMP2の出力差動電圧、即ち、コンパレータCMP2を構成するトランジスタP8とP9のコレクタの電圧差を V_0 とすると、コンパレータCMP1の出力差動電圧 V_i の振幅が、次式によって示すしきい値 V_{th} を越えたとき、コンパレータCMP2が動作しはじめる。

【0036】

【数1】

$$V_{th} = - (r_1 / r_2) V_0 \quad \dots (1)$$

【0037】

即ち、コンパレータCMP1の出力差電圧 V_i がしきい値 V_{th} 以下のとき ($V_i < V_{th}$)、コンパレータCMP2は動作しない。一方、コンパレータCMP1の出力差電圧 V_i がしきい値 V_{th} を上回ったとき ($V_i > V_{th}$)、コンパレータCMP2が動作しはじめ、バッファBUF1とBUF2によって、発振回路10から出力される発振電圧 V_{osc} の周波数を持つ駆動電流 I_{s1} と I_{s2} が出力される。

【0038】

このように、抵抗素子R21, R22, R23及びR24を設けることによって、コンパレータCMP2にヒステリシス特性が付与され、このヒステリシス特性によって、前段のコンパレータCMP1の出力差電圧 V_i が式(1)に示すしきい値 V_{th} 以下のとき、コンパレータCMP2の出力がほぼ一定のレベルに保持され、コンパレータCMP1の出力差電圧 V_i がこのしきい値 V_{th} を越えたとき、コンパレータCMP2が動作し、トランジスタP8とP9のベースに入力される差電圧 V_i に応じて出力電圧 V_0 が制御される。これによって、バッファBUF1とBUF2によって、発振回路10の発振周波数を持つ駆動電流 I_{s1} と I_{s2} が出力される。

【0039】

上述した発振回路10及びチャージポンプ駆動回路20aによって、発振回路10が水晶発振器XTL固有の共振周波数の発振電圧 V_{osc} が生成され、チャージポンプ駆動回路20aに出力される。チャージポンプ駆動回路20aにおいて、発振電圧 V_{osc} に応じて、差動電圧 V_i が出力される。ヒステリシス特性を持つコンパレータCMP2において、入力される差動電圧 V_i の振幅が一定の値以下のとき、出力電圧 V_0 のレベルが一定に保持され、差動電圧 V_i の振幅一定値を越えたとき、トランジスタP8とP9からなる差動回路が差動電圧 V_i に応じて動作し、発振電圧 V_{osc} と同じ周波数を持つ出力電圧 V_0 が生成される。

【0040】

出力バッファにおいて、トランジスタQ1とQ2及び抵抗素子R11によって差動回路が構成されている。図示のように、トランジスタQ1のベースがトランジスタP9のコレクタに接続され、トランジスタQ2のベースがトランジスタP8のコレクタに接続され、さらにトランジスタQ1とQ2のエミッタの接続点が抵抗素子R11を介して、電源電圧 V_{cc} の供給線に接続されている。トランジスタQ1のコレクタに、トランジスタP13が接続され、トランジスタQ2のコレクタに、トランジスタP11が接続されている。

【0041】

トランジスタP11とP12、またはトランジスタP13とP14によってそれぞれカレントミラー回路が構成されている。図示のように、トランジスタP11とP12のベースがトランジスタP11のコレクタとともにトランジスタQ2のコレクタに接続されている。トランジスタP11とP12のエミッタが接地されている。同様に、トランジスタP13とP14のベースがトランジスタP13のコレクタとともにトランジスタQ1のコレクタに接続されている。トランジスタP13とP14のエミッタが接地されている。

【0042】

10

20

30

40

50

このように構成されている出力バッファにおいて、トランジスタP14のコレクタから、トランジスタQ1のコレクタに流れる電流に応じた駆動電流 I_{s1} が出力され、トランジスタP12のコレクタから、トランジスタQ2のコレクタに流れる電流に応じた駆動電流 I_{s2} が出力される。

【0043】

図3は、発振回路10における発振電圧 V_{osc} 及びチャージポンプ駆動回路20aによって出力される駆動電流 I_{s1} と I_{s2} の波形を示す波形図である。なお、図3は、電源電圧 V_{CC} が投入されてから、発振回路10及びチャージポンプ駆動回路20aが正常に動作し始めるまでの信号波形を示している。

図3(a)は、発振電圧 V_{osc} の波形を示している。図示のように、電源電圧 V_{CC} が投入されたあと、発振回路10において発振電圧 V_{osc} の振幅が徐々に大きくなる。一方、チャージポンプ駆動回路20aにおいて、コンパレータCMP2のヒステリシス特性によって、発振電圧 V_{osc} の振幅が所定の値に達するまで回路が動作せず、出力される駆動電流 I_{s1} と I_{s2} がそれぞれ一定の値に保持される。発振電圧 V_{osc} の振幅が所定の値に達すると、チャージポンプ駆動回路20aが動作しはじめ、発振電圧 V_{osc} と同じ周波数の駆動電流 I_{s1} と I_{s2} がそれぞれ出力される。

【0044】

チャージポンプ回路30において、チャージポンプ駆動回路20aから供給される駆動電流 I_{s1} と I_{s2} に応じて、キャパシタ C_{p1} , C_{p2} , ...が交互にチャージとディスチャージを繰り返すので、電源電圧 V_{CC} より高く昇圧された昇圧電圧 V_{out} が出力端子 T_2 から出力される。

【0045】

このように、チャージポンプ駆動回路20aにヒステリシス特性を持つコンパレータCMP2を設けることによって、発振回路10の発振電圧 V_{osc} の振幅が所定レベルに達するまで、即ち、コンパレータCMP1の出力差電圧 V_i の振幅が所定のレベルに達するまで、コンパレータCMP2の出力電圧 V_o が一定のレベルに保持される。これによって、寄生発振のループに不感帯が持たせられ、寄生発振が抑制される。

【0046】

以上説明したように、本実施形態によれば、発振回路10によって水晶発振器の固有の発振周波数の発振電圧 V_{osc} を発生し、チャージポンプ駆動回路20aに出力する。チャージポンプ駆動回路20aにおいて、ヒステリシス特性を持つコンパレータCMP2が設けられ、コンパレータCMP1の出力差電圧 V_i が所定のしきい値 V_{th} より低いとき、コンパレータCMP2が動作せず、コンパレータCMP1の出力差電圧 V_i がしきい値 V_{th} を越えたとき、コンパレータCMP2が動作しはじめ、発振回路10によって出力される発振信号と同じ周波数の駆動電流 I_{s1} と I_{s2} が生成され、チャージポンプ回路30に供給される。これによって、寄生発振を抑制でき、簡単な回路構成でチャージポンプ回路に安定した駆動電流を供給できる。

【0047】

【発明の効果】

以上説明したように、本発明の電圧供給回路によれば、チャージポンプ駆動回路の寄生発振を抑制することができ、安定した発振周波数を持つ駆動電流をチャージポンプ回路に供給でき、所望の昇圧電圧を負荷に供給できる。

また、本発明によれば、本電源供給回路に供給される電源の入力インピーダンスの影響を特に考慮する必要がなく、簡単な回路構成で寄生発振を抑制でき、回路構成の簡素化とコストの低減を実現できる。

さらに、本発明によれば、チャージポンプ駆動回路にヒステリシスを持つコンパレータを設けることで寄生発振を抑制することができ、ヒステリシス特性を抵抗素子によって容易に実現でき、回路の特性が安定し、所望の動作特性を実現できる利点がある。

【図面の簡単な説明】

【図1】本発明に係る電圧供給回路の一実施形態を示す回路図である。

10

20


30

40


50

- 【図2】発振回路及びチャージポンプ駆動回路の構成を示す回路図である。
 - 【図3】発振回路及びチャージポンプ駆動回路の動作を示す波形図である。
 - 【図4】従来の電圧供給回路の一構成例を示す回路図である。
 - 【図5】従来の電圧供給回路を構成する発振回路及びチャージポンプ駆動回路の構成を示す回路図である。
- 【符号の説明】
- 10 ... 発振回路
 - 20, 20a ... チャージポンプ駆動回路
 - 30 ... チャージポンプ回路
 - V_{CC} ... 電源電圧
 - GND ... 接地電位


【図1】




【図2】




【 図 3 】



【 図 4 】



【 図 5 】



フロントページの続き

- (56)参考文献 特開平10 - 228793 (JP, A)
特開平06 - 311731 (JP, A)
特開平09 - 238463 (JP, A)
特開2000 - 060110 (JP, A)
特開2000 - 315943 (JP, A)
特開平11 - 186848 (JP, A)
特開平10 - 225101 (JP, A)
特開2000 - 056853 (JP, A)
特開2001 - 015854 (JP, A)

- (58)調査した分野(Int.Cl., DB名)

H02M 3/07