

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4527571号
(P4527571)

(45) 発行日 平成22年8月18日(2010.8.18)

(24) 登録日 平成22年6月11日(2010.6.11)

(51) Int.Cl. F I
G O 6 F 15/80 (2006.01) G O 6 F 15/80
G O 6 F 9/38 (2006.01) G O 6 F 9/38 3 7 0 C

請求項の数 12 (全 28 頁)

(21) 出願番号	特願2005-71320 (P2005-71320)	(73) 特許権者	000005223
(22) 出願日	平成17年3月14日 (2005.3.14)		富士通株式会社
(65) 公開番号	特開2006-252440 (P2006-252440A)		神奈川県川崎市中原区上小田中4丁目1番1号
(43) 公開日	平成18年9月21日 (2006.9.21)	(74) 代理人	100074099
審査請求日	平成19年7月10日 (2007.7.10)		弁理士 大菅 義之
		(74) 代理人	100067987
			弁理士 久木元 彰
		(72) 発明者	齋藤 美寿
			神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
		(72) 発明者	藤沢 久典
			神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】再構成可能演算処理装置

(57) 【特許請求の範囲】

【請求項1】

コンフィギュレーション情報に基づき演算器の処理内容及び演算器間の接続関係が再構成される少なくとも2以上のクラスタから

構成される再構成可能演算処理装置において、

前記2以上のクラスタ間で共有利用される共有演算器を前記クラスタの外部に具備し、前記共有演算器は、

前記クラスタから入力データと入力valid信号を受け付ける入力手段と、

前記入力手段で前記入力valid信号を受け取ると、前記入力valid信号とともに受け取った前記入力データを演算処理する演算手段と、

前記演算手段の演算処理結果である出力データと、該出力データの出力先の前記クラスタを通知する出力valid信号とを前記クラスタに出力する出力手段と、

を具備し、

前記2以上のクラスタは、

前記共有演算器と接続される第1クラスタと、

前記コンフィギュレーション情報に基づいて設定されるクロスバ又はセレクタを介して前記第1クラスタと接続することにより前記共有演算器から前記入力データ及び前記入力valid信号を受け付ける第2クラスタと

を含む

ことを特徴とする再構成可能演算処理装置。

【請求項 2】

前記共有演算器は、複数の前記クラスタより前記入力データと前記入力 valid 信号を受け付けたとき、識別信号である ID を生成し、前記 ID はどのクラスタから前記入力データと前記入力 valid 信号を受け付けたかを識別する信号であり、前記 ID が前記演算処理結果とともに前記出力手段に伝達され、前記出力手段は、前記 ID にしたがって、前記入力データと前記入力 valid 信号の発行元のクラスタに出力することを特徴とする請求項 1 に記載の再構成可能演算処理装置。

【請求項 3】

前記共有演算器は、パイプライン構成を利用して演算処理をすることを特徴とする請求項 1 に記載の再構成可能演算処理装置。

10

【請求項 4】

前記パイプラインは、複数の前記クラスタより前記入力データと前記入力 valid 信号を受け付けたとき、識別信号である ID とともに内部 valid を生成し、前記入力データを演算処理した処理データとともに前記 ID を、前記内部 valid を利用して前記パイプラインで転送することを特徴とする請求項 3 に記載の再構成可能演算処理装置。

【請求項 5】

前記共有演算器の構成は、単独演算を行うアプリケーション特化エンジンであることを特徴とする請求項 1 に記載の再構成可能演算処理装置。

【請求項 6】

前記共有演算器の構成は、単独演算を行う複数のアプリケーション特化エンジンを配設した構成であることを特徴とする請求項 1 に記載の再構成可能演算処理装置。

20

【請求項 7】

前記共有演算器は、前記アプリケーション特化エンジンの切替えを前記クラスタからの前記入力データと前記入力 valid 信号に基づいて演算処理選択信号を生成し、前記演算処理選択信号により前記共有演算器のアプリケーション特化エンジンの切替えをすることを特徴とする請求項 6 に記載の再構成可能演算処理装置。

【請求項 8】

前記演算処理選択信号は、前記共有演算器の有する前記アプリケーション特化エンジンに対応した演算処理コードからなるテーブルを予め設定し、前記クラスタから前記アプリケーション特化エンジンを選択するために、前記入力データである前記演算処理コードを入力し、前記入力データに対応する前記アプリケーション特化エンジンの切替え制御のための信号を選択して、前記演算処理選択信号を生成することを特徴とする請求項 7 に記載の再構成可能演算処理装置。

30

【請求項 9】

前記共有演算器の入力手段と出力手段は、コンフィギュレーションデータに基づき再構成可能なセクタを配設していることを特徴とする請求項 1 に再構成可能演算処理装置。

【請求項 10】

前記共有演算器の入力手段と出力手段は、クロスバスイッチを配設していることを特徴とする請求項 1 に再構成可能演算処理装置。

【請求項 11】

コンフィギュレーション情報に基づき、再構成される少なくとも 1 以上のクラスタから構成される再構成可能演算処理装置において、

40

前記 1 以上のクラスタ間で共有利用される共有演算器を前記クラスタの外部に具備し、前記共有演算器は、

前記クラスタから入力データと入力 valid 信号を受け付ける入力手段と、

前記入力手段で前記入力 valid 信号を受け取ると、前記 valid 信号とともに受け取った前記入力データを演算処理する演算手段と、

前記演算手段の演算処理結果である出力データと、該出力データの出力先の前記クラスタを通知する出力 valid 信号とを前記クラスタに出力する出力手段と、

を具備し、

50

前記共有演算器は、パイプライン構成を利用して演算処理をし、

前記パイプラインは、複数の前記クラスタより前記入力データと前記入力 valid 信号を受け付けたとき、識別信号である ID とともに内部 valid を生成し、前記入力データを演算処理した処理データとともに前記 ID を、前記内部 valid を利用して前記パイプラインで転送する

ことを特徴とする、再構成可能演算処理装置。

【請求項 12】

クラスタの各々が、
演算器群と、
コンフィギュレーションメモリと、
シーケンサと、
前記クラスタ同士を接続する、クロスバと
を含み、

前記演算器群が、
複数の演算器と、
データメモリと、
データ入力手段と、
データ出力手段と、
前記複数の演算器と前記データメモリと前記データ入力手段と前記データ出力手段との相互接続を行う、演算器間ネットワーク手段と

を含み、前記コンフィギュレーションメモリから供給される前記コンフィギュレーション情報により、前記複数の演算器の処理内容及び前記演算器間ネットワーク手段の構成を変更でき、

前記コンフィギュレーション情報が複数のコンフィギュレーション情報を含み、
前記コンフィギュレーションメモリが前記複数のコンフィギュレーション情報を保持し

、
前記シーケンサが、前記複数のコンフィギュレーション情報のうちから選択的にコンフィギュレーション情報を前記演算器群に供給することで、前記クロスバの接続先を変更してコンフィギュレーション状態の管理を行い、

前記クロスバが、
前記演算器群の入出力ポートに接続して、前記演算器群を有するクラスタの外部とのデータ入出力を行い、クラスタ同士のあいだでのデータ転送を行う

ことを特徴とする、請求項 1 ~ 11 のいずれか一項に記載の再構成可能演算処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の ALU (算術演算器) 等で構成される ALU アレイと、ALU アレイ内の ALU の命令や ALU 間の接続の制御をコンフィギュレーション情報によって設定する技術に係り、特にコンフィギュレーション情報の入れ替え等をシーケンサで行う再構成可能演算回路 (クラスタ) を複数有する演算装置における再構成可能演算回路間で共有利用される演算器の構成に関する。

【背景技術】

【0002】

今日、再構成可能演算回路 (以下クラスタ) を有する再構成可能演算処理装置は、クラスタを複数配置して演算処理をすることにより演算処理速度の向上、演算装置の小型化などを行う提案がされている。図 20 は演算装置の一例を示したものであり、それぞれのクラスタは、例えばクロスバ接続などにより接続され、クラスタ間のデータ転送を可能にしている。

【0003】

そして、一つのクラスタは ALU アレイ部を有し、ALU アレイ部には複数の演算器が

設けられている。演算器は通常ALUや乗算器などで構成されている。

例えば、クラスタは図21に示すような構成となっている。(図21は従来の再構成可能演算処理装置内のクラスタの構成を概念的に示す略ブロック図である)

クラスタ1は、演算器群2(ALUアレイ部)、コンフィギュレーションメモリ3、シーケンサ4から構成されている。

【0004】

演算器群2は、データ入力部5、データバッファ部6、データバッファ制御部7、演算器間ネットワーク8、データメモリ9、演算器10から構成されている。

データ入力部5は、外部から入力される入力データを、演算器間ネットワーク8を介してデータメモリ9、各演算器10などに供給する。例えば、データ入力部5の構成例として、データバッファ部6を具備する構成とし、データバッファ部6は外部より入力される入力データをバッファする/しないの有無をデータバッファ制御部7からの制御信号により選択する。データバッファ制御部7は、コンフィギュレーションメモリ3からコンフィギュレーション情報を受け、その情報に従い、上記制御信号としてデータバッファ部6に制御信号を送り、入力データのバッファの有無を選択する。

10

【0005】

演算器間ネットワーク8は、種々の要素(データ入力部5、データメモリ9、演算器10など)と相互接続されている。また、演算器間ネットワーク8は、外部から供給されるコンフィギュレーションデータ(プログラム:C言語、HDLなどで作成されるソース)に基づいて生成されるコンフィギュレーション情報(プログラムをコンパイルして生成されるデータ)に応じて、演算器間ネットワーク8に接続されている種々の要素間のデータ転送を可能とする。データメモリ9は、演算器間ネットワーク8を介しデータを記録する。演算器10は、コンフィギュレーション情報により、そのコンフィギュレーション情報に関係付けられた機能を果たすように設定され、その設定された演算を実行する。

20

【0006】

コンフィギュレーションメモリ3は、コンフィギュレーション情報を格納する外部記憶装置(図示せず:例えばPCなど)からコンフィギュレーションメモリ3にコンフィギュレーション情報をロードする。(例えば、PCの通信手段を利用してロードする)そして、コンフィギュレーションメモリ3には、コンフィギュレーションデータロード部(図示しない)、演算器群2を構成する再構成可能な種々の要素のうち主に演算器10から送信される条件成立信号(例えばチップセレクトのような信号)に基づいてコンフィギュレーション切替条件信号を生成し出力する。例えば、コンフィギュレーション切替条件信号の生成は、上記条件成立信号とコンフィギュレーションメモリ3からのコンフィギュレーションデータに基づいて生成する。

30

【0007】

シーケンサ4は、切替条件信号に基づいてコンフィギュレーションメモリ3が次に読み出すべき上記コンフィギュレーション情報のアドレスを生成する。

特許文献1によれば、個々にデータ設定される命令コードに対応してデータ処理を個々に実行するとともに相互の接続関係を切換制御する多数のプロセッサエレメントが行列形状に配列されており、これら多数のプロセッサエレメントの命令コードを状態管理部で順次切り換える。ただし、状態管理部は、相互通信して連携動作する複数からなり、これと同数のエレメント領域に多数のプロセッサエレメントが区分されている。複数のエレメント領域ごとに複数の状態管理部が個々に配置されてプロセッサエレメントに接続されているので、小規模な複数の状態遷移を複数の状態管理部で個別に管理できる。また、大規模な一つの状態遷移を複数の状態管理部で協調して管理することができる。

40

【0008】

また、特許文献2によれば、プロセッサエレメントをアレイ状に並べたものをプログラマブルなスイッチで電氣的に接続し、演算を主体として行うデータバス部と、状態遷移の制御を行う状態遷移管理部を独立して設け、それぞれを処理目的に応じて特化した構成を実現することで、小型化、高性能化の可能なアレイ型プロセッサが提案されている。

50

【0009】

そして、上記説明したような構成の再構成可能演算処理装置において演算処理を行う際に、場合によって除算処理等の演算負荷の大きい処理も必要になることがある。このような場合、図22に示す専用のハードウェアアクセラレータを使用して、CPUやDMAC(Direct Memory Access Controller)を介在させて演算処理をする方法などが提案されている。

【特許文献1】特開2004-133781号公報

【特許文献2】特開2001-312481号公報

【発明の開示】

【発明が解決しようとする課題】

10

【0010】

しかしながら、図22に示すような方法で除算処理等の演算処理を行う場合、処理開始やデータの転送を簡単化するためにCPUやDMACを介在させなければならない。そのことでインターフェイスは統一されるが、CPUが介在するため演算処理能力が低下するという問題がある。一方CPUを介在させない場合を考えると、インターフェイスに統一性をもたせるのが難しくなり、新規にハードウェア設計をする毎にインターフェイスを考えることが必要になり、設計資産を簡単に再利用することが困難である。

【0011】

そこで、上記クラスタを複数もつ再構成可能演算処理装置に直接除算器等を配置する方法が考えられる。例えばクラスタ内の演算器群2(ALUアレイ部)に配置すると、処理能力を向上させることができるし、除算器のような汎用演算器ではなく、アプリケーションに特化したハードウェアを演算器群2(ALUアレイ部)に持てばさらに処理能力を向上させることができる。

20

【0012】

しかし、(1)乗算器やALUに比べると除算器などの汎用演算器は回路規模が大きい、(2)ALUや乗算器に比べると使用頻度が小さく、そのため再構成可能演算回路内に除算器やアプリケーション特化エンジンを設けると、面積あたりの演算器使用効率が悪くなり、コスト増につながる。また、(3)アプリケーション特化エンジンを設けると、他のアプリケーションでは全く使用しない無駄なものになるため取り除くといった再設計が必要となる。

30

【0013】

そのため、除算器などのアプリケーション特化エンジンをクラスタの外部に置き、クラスタ間で共有できれば、面積効率や使用効率を上げられる。また、クラスタの外部にあるので、異なるアプリケーションに対しては、そのアプリケーション特化エンジンを交換すればよい。

【0014】

しかし、クラスタの外部に置いて、複数のクラスタで共有して使用する場合、以下の問題が発生する。(4)クラスタの外部に、単に配置しても上記説明したように、CPUなどを介在させなければ、処理の起動ができない。そのため、なんらかの起動方法が必要になる。(5)任意のクラスタからアプリケーション特化エンジンを利用するためのクラスタとの接続方法と制御方法が必要になる。(6)アプリケーション特化エンジンを通常のハードウェアのように、エンジン毎に特有の信号線等を用いた場合、異なるアプリケーションに対して、アプリケーション特化エンジンの交換などはできない。そのため、交換できる仕組みが必要である。(7)クラスタの外部に置いたアプリケーション特化エンジンを複数のクラスタで共有しようとした場合、共通の制御が必要になる。

40

【0015】

また、特許文献1によれば、二つのクラスタで共有する、共有リソースなるものがあるが、どちらか一方のクラスタに制御される必要がある。また、特許文献2によれば、クラスタの外部に乗算器を有しているが、その使用方法、動作については開示されていない。

【0016】

50

本発明は上記のような実情に鑑みてなされたものであり、アプリケーション特化エンジン等の共有演算器を、クラスタから受け取るデータとValid信号とを用いて演算処理し、クラスタ間のネットワークを介すことで、複数のクラスタから共有演算器を利用できる再構成可能演算処理装置を提供することを目的とする。

【課題を解決するための手段】

【0017】

請求項1に記載の発明によれば、コンフィギュレーション情報に基づき、再構成される少なくとも1以上のクラスタから構成される再構成可能演算処理装置において、上記1以上のクラスタ間で共有利用される共有演算器を上記クラスタの外部に具備し、上記共有演算器は、上記クラスタから入力データと入力Valid信号を受け付ける入力手段と、上記入力手段で上記入力Valid信号を受け取ると、上記Valid信号とともに受け取った上記入力データを演算処理する演算手段と、上記演算手段の演算処理結果である出力データと、該出力データの出力先の上記クラスタを通知する出力Valid信号とを上記クラスタに出力する出力手段と、を具備する構成とする。

10

【0018】

複数のクラスタで構成される演算装置に、アプリケーション特化エンジンなどの除算器等の演算器を、クラスタの外部に演算装置の共有演算器として設ける。そのクラスタ間を結ぶネットワークに接続する。このときネットワーク上で遣り取りする信号は、データとデータが有効であることを意味する「Valid信号」で構成する。クラスタはValid信号を受け取ると演算処理がなされる構成になっておりクラスタから当該共有演算器へはデータとともにValid信号が送られる。当該共有演算器ではValid信号を受け取ると、Valid信号とともに受取ったデータの処理を開始し、処理完了時にValid信号とともに結果データを出力する。

20

【0019】

請求項2に記載の発明によれば、前記共有演算器は、複数の前記クラスタより前記入力データと前記入力Valid信号を受け付けたとき、識別信号であるIDを生成し、前記出力データの出力先の前記クラスタを通知する構成とする。

【0020】

請求項3に記載の発明によれば、前記共有演算器は、パイプライン構成を利用して演算処理をする構成とする。

30

請求項4に記載の発明によれば、前記パイプラインは、複数の前記クラスタより前記入力データと前記入力Valid信号を受け付けたとき、識別信号であるIDとともに内部Validを生成し、前記入力データを演算処理した処理データとともに前記IDを、前記内部Validを利用して前記パイプラインで転送する構成とする。

【0021】

請求項5に記載の発明によれば、前記共有演算器の構成は、単独演算を行うアプリケーション特化エンジンである構成とする。

請求項6に記載の発明によれば、前記共有演算器の構成は、単独演算を行う複数のアプリケーション特化エンジンを配設した構成とする。

【0022】

40

請求項7に記載の発明によれば、前記共有演算器は、前記アプリケーション特化エンジンの切替えを前記クラスタからの前記入力データと前記入力Valid信号に基づいて演算処理選択信号を生成し、前記演算処理選択信号により前記共有演算器の前記アプリケーション特化エンジンの切替えをする構成とする。

【0023】

請求項8に記載の発明によれば、前記演算処理選択信号は、前記共有演算器の有する前記アプリケーション特化エンジンに対応した演算処理コードからなるテーブルを予め設定し、前記クラスタから前記アプリケーションを選択するために、前記入力データである前記演算処理コードを入力し、前記入力データに対応する前記アプリケーションの切替え制御のための信号を選択して、前記演算処理選択信号を生成する構成とする。

50

【0024】

請求項9に記載の発明によれば、前記共有演算器の入力手段と出力手段は、コンフィギュレーションデータに基づき再構成可能なセレクタを配設している構成とする。

請求項10に記載の発明によれば、前記共有演算器の入力手段と出力手段は、クロスバスイッチを配設している構成とする。

【0025】

上記構成にすることで、共有演算器はvalid信号で起動でき、利用する側の再構成演算回路からの特殊な制御なしに起動できる。

また、共有演算器はクラスタ間を結ぶネットワーク上に接続することにより、任意のクラスタからデータ+valid信号を送るだけで、利用するクラスタから制御借号を送ることなしに利用することができる。

10

【0026】

また、共有演算器は、valid信号で起動し、同時に受け取ったデータを処理する。そのためアプリケーション特化エンジンをこのルールで構成することにより、異なるアプリケーション毎に、特殊な信号を設けることが不要になるため、エンジンを交換することが容易である。

【0027】

さらに、各クラスタからは制御信号なしに、共有演算器を共有でき、パイプライン構成にすることで、各ステージで異なるポートからのデータ処理を並列で実行することができる。

20

【発明の効果】

【0028】

本発明によれば、共有演算器をクラスタの外部に置き、クラスタ間で共有することにより、面積効率や使用効率を上げられる。また、クラスタの外部にあるので、異なるアプリケーションに対して、共有演算器のアプリケーション特化エンジンを交換することが容易にでき、設計資産の再利用が効率よくできる。

【発明を実施するための最良の形態】

【0029】

以下図面に基づいて、本発明の実施形態について詳細を説明する。

(実施例1)

30

図1は、クラスタ1と共有演算器11の構成を示した図である。クラスタ間はクラスタ間ネットワークにより接続され、複数のクラスタ1と共有演算器11は、ポート(port0、port1)により接続される。同図のport0、port1は共有演算器11とクラスタ1を接続するように構成され、例えば入力としてport0データ入力(16ビットバス)、port0valid入力を設置する。また、出力としてport0データ出力(16ビットバス)、port0valid出力を設置する。

【0030】

図2はクラスタの動作について説明した図である。クラスタAはデータ+valid信号によりvalid駆動で動作する。またクラスタ間はデータとvalid信号をデータ転送する構成とする。

40

【0031】

例えば、クラスタAに外部からデータとvalid信号が入力され、クラスタAでの当該データに対する処理が行われる。その結果がクラスタAからデータとvalid信号の形式で出力されクラスタBに渡される。

【0032】

さらに、クラスタBでは受け取ったデータとvalid信号により当該データによる処理を行い、処理終了後クラスタBから新たにデータとvalid信号の形式で出力される。

【0033】

図3は上記図2の動作をタイムチャートで示した図である。クロックCLKの立下りエ

50

ッジにより、クラスタAへの入力データであるクラスタA入力データと、クラスタAへのvalid信号であるクラスタA入力valid信号をクラスタA内に取込み内部処理をする。本例ではクラスタA内の処理としてクロックCLK 8サイクル分の処理を実行する。ここで、クラスタBへの入力信号は、クラスタA内で処理し8サイクル目でクラスタA出力データ(クラスタB入力データと同等)と、クラスタA出力valid(クラスタB入力validと同等)を用意する。そして、クラスタBに取込みクラスタB内で処理を行い、次のクラスタ1または共有演算器11にクラスタB出力データとクラスタB出力validを出力する。

【0034】

図4はクラスタCと共有演算器Aが接続された場合の例である。アプリケーション領域にターゲットを絞った場合に、アルゴリズムは多少違っていても共通で使用される複雑な処理を、アプリケーション特化エンジンとして共有演算器11を外部に設ける。

【0035】

共有演算器Aの場合もクラスタ間るときと同様に、データ+valid信号で駆動とデータ転送をする。すなわちデータ+valid信号で任意のクラスタCと遣り取りが可能になる。この駆動方法により共有演算器Aの中身は任意となり、共有演算器Aのアプリケーション領域(演算器)に必要なエンジンに置き換えることが可能になる。図4ではクラスタCへの入力データがデータ0とvalid0信号によって入力される。入力されたデータ0とvalid0はクラスタC内部で処理され、データ1とvalid1信号が共有演算器Aの入力として演算し求められる。

【0036】

共有演算器Aで内部処理されたデータ1とvalid1信号は、再びクラスタCに処理結果を返すためにデータ2とvalid2信号を演算し求める。そしてクラスタCはさらに内部処理を行いデータ3とvalid3信号を出力結果とする。

【0037】

図5を用いクラスタCと共有演算器Aの動作についてのタイムチャートを示す。図3と同様にクラスタC入力データ0とクラスタC入力valid0信号をクロックCLKの立上りエッジでクラスタCに取込み、クラスタCの内部処理をクロックの8サイクル目までに共有演算器AにクラスタC入力データ1(共有演算器入力データ1)とクラスタC入力valid1信号(共有演算器入力valid1)を入力する。共有演算器Aは受け取った入力を演算処理しクロックの7サイクル目までに出力結果クラスタC入力データ2(共有演算器入力データ2)とクラスタC入力valid2信号(共有演算器入力valid2)を算出する。そして、クラスタCは入力を受取り後半の処理を行い、クロックの6サイクル目までにクラスタC入力データ3とクラスタC入力valid3信号の算出をする。

【0038】

ここで、クラスタA、B、C、共有演算器Aの内部処理において、当然であるがクロックの立上りエッジでの取込み方法、および各処理に必要なクロックの数は特に限定されていない。

【0039】

なお、図2、4ではクラスタ間をクロスバスイッチ経由で接続しているが、これはクラスタ間接続方法の一実現方法であり、データ転送がデータ+valid信号で、valid駆動ができる接続であれば特に限定するものではない。

【0040】

次に、共有演算器11の概略の構成について説明する。共有演算器11には入力ポートと演算部と出力ポートが設けられている。そして上記説明した図4の構成においては入力ポートと出力ポートは各1ポートによる単純な構成とした。しかし実際にはマルチポートとして使用することが可能である。例えば構成として複数のクラスタ1に対し共有演算器11を1つ用意する。そして、共有演算器11にはクラスタ分の入出力ポートを用意してもよい。

10

20

30

40

50

【0041】

また、クラスタ分の入出力ポートを用意しない場合は、共有演算器11との接続切替えをすることで、共有演算器11を使用していないときはクラスタ1から外し、必要なときにはクラスタ1を再度接続することも可能である。接続の切替えはクロック単位で設定してもよいし、新規にコンフィギュアブル情報が設定されるまで固定することも可能である。

【0042】

図6にマルチポート構成された共有演算器の図を示す。共有演算器11は入力ポート0～N-1(N:整数)で処理される。そして演算器の演算結果はマルチポート出力制御を経て出力ポート1～M-1(M:整数)から出力される。ここで、M=Nであってもいいし、M<Nであってもよい。

10

【0043】

ここで、マルチポート入力制御は入力に競合があるときは、例えば番号の小さい入力ポートを優先にし、その他のデータを破棄することで1つの入力ポートを選択する。また、出力ポートに関してvalid信号から生成されるポート情報(valid信号と出力ポートの識別信号であるID)により、1つの出力ポートのみアクティブにする。なお、データは全出力ポートとも同値とすることが好適であるが必ずしも全ポートに出力する必要はない。なお、ポート情報は演算器のレイテンシ分ディレーサしてから入力し、マルチポート出力制御を制御する。

【0044】

20

図7の例は2ポートの共有演算器11の基本構成を示したものである。上記図5で説明した共有演算器11のマルチポート入力制御は、valid信号の受付およびID生成部から構成されている。入力であるPort0側またはPort1側からのvalid信号(varidInA__0、varidInB__0、varidInA__1、varidInB__1)の入力により内部valid信号を生成し、この内部valid信号を用いて演算処理をパイプラインのように実行する。また当該valid信号の受付およびID生成部で、どの入力ポートから受けたデータであるかを通知するためにIDを生成し、そのIDに基づき入力データを受け取ったポートを選択する。

【0045】

ここで、valid信号の受付およびID生成部は、同図のソースにあるように演算を実行する。もし、validInA__0とvalidInB__0が有効であればゲート信号によりdataInA__0とdataInB__0を演算器に取り入れるか/取り入れないかを選択する。ゲート信号が「1」(取り入れる)であれば、入力データを演算器に取り入れる。それと同時に内部validをONにし、IDを「0」とする。

30

【0046】

また、もしvalidInA__1とvalidInB__1が有効であればゲート信号によりdataInA__1とdataInB__1を演算器に取り入れるか/取り入れないかを選択する。ゲート信号が「1」(取り入れる)であれば入力データを演算器に取り入れる。それと同時に内部validをONにし、IDを「1」とする。

【0047】

40

なお、ゲート信号によってデータを取り入れる構成は、ANDマスクなどにより、一方を入力データの入力とし、ANDゲートの他方をゲート信号とするようにしてもよい。また、validによるゲート信号の生成は、必ずしも必要でない。

【0048】

さらに、valid入力がOFFであれば、入力ポート(port0、1)を選択するセレクタが優先的にどちらかを選択して、ステージ0の演算を行ってもよい。その理由はvalid入力がOFFの場合には、内部validがOFFになる。そのため中間データ0の値がステージ0の最後のFFに書込まれないため、計算をしていないのと同様になる。しかし、このゲート信号を上記説明したような無駄な動作を停止できるため、消費電力の低減には効果がある。

50

【 0 0 4 9 】

次に、IDは処理データとともにパイプラインで転送され、演算が完了するステージ（本例では演算器ステージ2）と同時にIDをデコードし、出力ポートの選択をするためのvalid信号を生成する。このvalid信号は出力ポートに対して発行される。

【 0 0 5 0 】

次に、処理データは両出力ポートに発行される。（この例では両方に発行しているが、IDに基づいて選択発行してもよい）

出力されたデータとvalid信号は入力データを発行したクラスタ1へと送られる。クラスタ1では、valid信号を受け取ると一緒にきたデータの処理を行う。

【 0 0 5 1 】

図6の演算器は、例えば入力ポートから入力された入力データを、図7の演算器（ステージ0～2の組み合わせ回路）のように構成し演算をする。その演算結果を中間データ0～1のFF（2）（フリップ・フロップ）に格納する。また、上記IDも同様にIDをFFに格納する。そして、内部valid信号により中間データ0の各FF（2）と、IDのFF（3）と、内部validのFF（1）をイネーブルにし、次の演算器ステージ1に出力する。同様に演算器ステージ1でも演算をして、結果を中間データ1のFF（5）に格納する。また、IDもID用のFF（6）に格納する。そして、内部valid信号により中間データ1の各FF（5）と、IDのFF（6）と、内部validのFF（4）をイネーブルにし、次の演算器ステージ2に出力する。

【 0 0 5 2 】

演算器ステージ2では、演算器ステージ1の出力を入力とし、演算器ステージ2の演算処理をし、処理結果データを出力としFFに格納する。

また、マルチポート出力制御では、IDデコーダでデコードし、どの出力ポート（port0出力、port1出力）のvalid信号（validOut__0、validOut__1）を有効にするかを決めFF（8）（9）に格納する。

【 0 0 5 3 】

その後内部validによりFFがイネーブルのときに出力ポート（port0出力、port1出力）に出力される。

次に、図8は図7の動作をタイムチャートで示した図である。クロックCLKの立上りエッジで入力データが確定し取込みが行われる。

CLK1の期間では、クラスタ1より共有演算器11にデータとvalid信号が入力され、validInA__0は「a0」（本例ではhigh信号）、dataInA__0はデータ（例えば16ビット幅のデータ「#」）が転送される。また、同様にvalidInB__0もhigh、dataInB__0にもデータが転送される。

【 0 0 5 4 】

また、上記valid信号に基づきvalid信号の受付およびID生成部でゲート信号とIDが生成される。IDはport0側「0」を選択し、内部valid（マルチポート入力制御直後）は「a0」を選択する。ここで、ゲート信号と「a0」がCLK1立ち上がりエッジより遅れているのは、valid信号の受付およびID生成部演算処理の演算によるものである。そして、「#」に基づき演算器ステージ0の演算が実行される。

【 0 0 5 5 】

そして、validInA__0の信号である「a0」が、中間データ0用の内部validのFF（1）の入力となる。また中間データ0のFF（2）の入力には、dataInA__0のデータである「#」が演算処理された結果「#1」が与えられる。また、中間データ0に同期したIDのFF（3）への入力として「0」が与えられる。これらのFF（1）、（2）、（3）はCLK2の立上りエッジで取り込み、確定し、CLK2サイクル期間出力する出力する。

CLK2の期間では、「#1」に基づき演算器ステージ1の演算が実行される。

【 0 0 5 6 】

このとき、上記中間データ0に関する各FFに保持されているvalid信号「a0」、ID「0」、演算器ステージ1の演算結果「#2」を中間データ1に関するFFに転送する。中間データ1用の内部validのFF(4)の入力には「a0」が与えられる。また中間データ1のFF(5)の入力には演算器ステージ1の演算結果「#2」が与えられる。また、中間データ1に同期したIDのFF(6)の入力には「0」が与えられる。これらのFF(4)、(5)、(6)はCLK3の立上りエッジで取り込み、確定し、CLK3サイクル期間出力する出力する。

CLK3の期間では、クラスタ1より共有演算器11の入力ポートにデータとvalid信号が入力され、validInA__1は「b0」(本例ではhigh信号)、dataInA__1はデータ(例えば16ビット幅のデータを「@」)が転送される。また、同様にvalidInB__1もhigh、dataInB__1にもデータが転送される。valid信号の受付およびID生成部ではゲート信号とIDが生成される。IDはport1側を選択「1」し、内部valid(マルチポート入力制御直後)は「b0」を選択する。そして、「@」に基づき演算器ステージ0の演算が実行される。

10

【 0 0 5 7 】

そして演算ステージ0の演算処理結果を、validInA__1の信号である「b0」が、中間データ0用の内部validのFF(1)の入力となる。また中間データ0のFF(2)の入力にはdataInA__1のデータである「#」が演算処理された結果「#1」が与えられる。また、中間データ0に同期したIDのFF(3)への入力として「1」が与えられる。

20

【 0 0 5 8 】

また、演算器ステージ2の演算が実行され、dataOut__0およびdataOut__1用のFF(7)の入力として、「#2」に基づく演算器ステージ2の演算結果である「#3」が与えられる。

【 0 0 5 9 】

また、マルチポート出力制御は、IDデコードによりIDをデコードし、一定の規則に基づいて符号化されたデータに復号し、どの出力ポートを有効にするか決める。validOut__0用のFF(8)への入力として「(a0)」が与えられ、port0出力が有効となる。validOut__1用のFF(9)への入力はLowのままになる。

30

【 0 0 6 0 】

これらのFF(1)、(2)、(3)、(7)、(8)、(9)は上記の与えられた入力をCLK4の立上りエッジで取り込み、確定し、CLK4サイクル期間出力する。

CLK4の期間では、中間データ1用の内部validのFF(4)への入力にはvalidInA__1「b0」が与えられる。また中間データ1のFF(5)への入力には、dataInA__1から入力された「@」を演算器ステージ0で演算処理した結果「@1」が与えられる。また中間データ1に同期したIDのFF(6)への入力には「1」が与えられる。これらのFF(4)、(5)、(6)は上記の与えられた入力をCLK5の立上りエッジで取り込み、確定し、CLK5サイクル期間出力する。

40

【 0 0 6 1 】

また、出力ポートには、結果validOut__0が有効なport0出力からデータ「#3」が出力されクラスタ1に転送される。

CLK5の期間では、再びクラスタ1より共有演算器11の入力ポートにデータとvalid信号が入力され、validInA__0は「a1」(high信号)、dataInA__0はデータ(例えば16ビット幅のデータを「\$」)が転送される。また、同様にvalidInB__0もhigh、dataInB__0にもデータが転送される。valid信号の受付およびID生成部ではゲート信号とIDが生成される。IDはport1

50

側「0」を選択し、内部valid（マルチポート入力制御直後）は「a1」を選択する。

【0062】

そしてvalidInA__0の信号である「a1」が、中間データ0用の内部validのFF(1)への入力として与えられる。また中間データ0のFF(2)への入力としてdataInA__0のデータである「\$」が演算処理された結果「\$1」が与えられる。また、中間データ0に同期したIDのFF(3)への入力として「0」が与えられる。

【0063】

このとき、演算器ステージ2の演算が実行され、dataOut__0およびdataOut__1用のFF(7)への入力として、「@2」に基づいて演算器ステージ2の演算結果である「@3」が与えられる。

10

【0064】

また、マルチポート出力制御は、IDデコーダによりIDをデコードし、一定の規則に基づいて符号化されたデータに復号し、どの出力ポートを有効にするか決める。validOut__0用のFF(8)の入力はLowのままになる。validOut__1用のFF(9)の入力に「(b0)」が与えられ、Port1出力が有効になる。

【0065】

これらのFF(1)、(2)、(3)、(7)、(8)、(9)は上記の与えられた入力をCLK6の立上りエッジで取り込み、確定し、CLK6サイクル期間出力する。

20

CLK6の期間で、さらにクラスタ1より共有演算器11の入力ポートにデータとvalid信号が入力され、validInA__0は「a2」（本例ではhigh信号）、dataInA__0はデータ（例えば16ビット幅のデータを「!」）が転送される。また、同様にvalidInB__0もhigh、dataInB__0にもデータが転送される。valid信号の受付およびID生成部ではゲート信号とIDが生成される。IDはport1側「0」を選択し、内部valid（マルチポート入力制御直後）は「a2」を選択する。

【0066】

そしてvalidInA__0の信号である「a2」が、中間データ0用の内部validのFF(1)の入力として与えられる。また中間データ0のFF(2)への入力として、dataInA__0のデータである「!」の演算処理された結果「!1」が与えられる。また、中間データ0に同期したIDのFF(3)の入力には「0」が与えられる。

30

【0067】

このとき、演算器ステージ1により「\$1」を演算処理し、演算結果「\$2」を取得する。上記中間データ1に関する各FFにvalid信号「a1」、ID、「0」演算器ステージ1の演算結果を、中間データ1に関するFFに転送する。中間データ1用の内部validのFF(4)への入力として「a1」が与えられる。また、中間データ1のFF(5)への入力として「\$1」が与えられる。中間データ1に同期したIDのFF(6)への入力には「0」が与えられる。

【0068】

また、出力ポートには、validOut__1が有効なport1出力からデータ「@3」が出力されクラスタ1に転送される。

40

これらのFF(1)、(2)、(3)、(4)、(5)、(6)は上記の与えられた入力をCLK7の立上りエッジで取り込み、確定し、CLK7サイクル期間出力する。

CLK7の期間で、クラスタ1より共有演算器11の入力ポートにデータとvalid信号が入力され、validInA__1は「b1」（本例ではhigh）、dataInA__0はデータ（例えば16ビット幅のデータを「%」）が転送される。また、同様にvalidInB__1もhigh、dataInB__1にもデータが転送される。valid信号の受付およびID生成部ではゲート信号とIDが生成される。IDはport1側

50

「1」を選択し、内部valid(マルチポート入力制御直後)は「b1」を選択する。

【0069】

このとき、「%」に基づき演算器ステージ0の演算結果「%1」を取得する。上記中間データ0に関する各FFへの入力にはvalid信号「b1」、ID「1」、演算器ステージ0の演算結果「%1」が与えられる。中間データ0用の内部validのFF(1)への入力には「b1」が与えられる。また中間データ0のFF(2)の入力には「%1」が与えられる。中間データ0にIDのFF(3)の入力には「0」が与えられる。

【0070】

さらに、演算器ステージ1により「!1」を演算処理し、演算結果「!2」を取得する。上記中間データ1に関する各FFへの入力としてvalid信号「a2」、ID「0」、演算器ステージ1による演算結果「!2」が与えられる。中間データ1用の内部validのFF(4)への入力として「a2」が与えられる。また中間データ1のFF(5)への入力として「!2」が与えられる。中間データ1に同期したIDのFF(6)への入力として「0」が与えられる。

10

【0071】

また、演算器ステージ2により「\$2」を演算処理し、演算結果「\$3」を取得する。上記中間データ2に関する各FFへの入力としてvalid信号「a1」、ID「0」、演算器ステージ2による演算結果「\$3」を保持する。

【0072】

dataOut__0およびdataOut__1用のFF(7)への入力として、「\$2」の演算結果である「\$3」が与えられる。

20

マルチポート出力制御は、IDデコーダによりID「a1」をデコードし「(a1)」を算出し、どの出力ポートを有効にするか選択する。validOut__0用のFF(8)への入力には「(a1)」が与えられ、validOut__1用のFF(9)への入力はLowのままになり、validOut__0が有効になる。

【0073】

これらのFF(1)、(2)、(3)、(4)、(5)、(6)、(7)、(8)、(9)は上記の与えられた入力をCLK8の立上りエッジで取り込み、確定し、CLK8サイクル期間出力する。

30

CLK8の期間では、演算器ステージ1により「%1」を演算処理し、演算結果「%2」を取得する。上記中間データ1に関する各FFへの入力としてvalid信号「b1」、ID「1」、演算器ステージ1の演算結果「%2」が与えられる。中間データ1用の内部validのFF(4)への入力として「b1」が与えられる。また中間データ1のFF(5)への入力として演算器ステージ1の演算結果「%2」が与えられる。中間データ1に同期したIDのFF(6)への入力として「1」が与えられる。

【0074】

さらに、演算器ステージ2により「!2」を演算処理し、演算結果「!3」を取得する。上記中間データ2に関する各FFへの入力としてvalid信号「a2」、演算器ステージ2による演算結果「!3」が与えられる。dataOut__0およびdataOut__1用のFF(7)への入力として、「!2」の演算結果である「!3」が保持される。

40

【0075】

マルチポート出力制御は、IDデコーダによりID「a2」をデコードし「(a2)」を算出し、どの出力ポートを有効にするか選択する。validOut__0用のFF(8)への入力には「(a2)」が与えられ、validOut__1用のFF(9)への入力はLowのままになり、validOut__0が有効になる。

【0076】

また、出力ポートには、validOut__0が有効なport0出力からデータ「\$3」が出力されクラスタ1に転送される。

50

これらのFF(4)、(5)、(6)、(7)、(8)、(9)は上記の与えられた入力をCLK9の立上りエッジで取り込み、確定し、CLK9サイクル期間出力する。

CLK9の期間では、演算器ステージ2により「%2」を演算処理し、演算結果「%3」を取得する。上記中間データ2に関する各FF(結果出力用のFF)への入力として「b1」、「%3」、が与えられる。

【0077】

マルチポート出力制御は、IDデコーダによりID「b1」をデコードし「(b1)」を算出し、どの出力ポートを有効にするか選択する。validOut_0用のFF(8)への入力はLowのままになり、validOut_1用のFF(9)への入力は「(b1)」が与えられる、validOut_1が有効になる。

10

【0078】

また、出力ポートには、validOut_0が有効なport0出力からデータ「!3」が出力されクラスタ1に転送される。

これらのFF(7)、(8)、(9)は上記の与えられた入力をCLK10の立上りエッジで取り込み、確定し、CLK10サイクル期間出力する。

CLK10の期間では、出力ポートには、validOut_1が有効なport1出力からデータ「%3」が出力されクラスタ1に転送される。

【0079】

20

また、CLK10の期間では、同じCLK期間に入力ポートから入力データが入力されたときの例を説明する。

クラスタ1より共有演算器11の入力ポートにデータとvalid信号が入力され、validInA_0はa3(本例ではhigh)、dataInA_0はデータ(例えば16ビット幅のデータを&)が転送される。

【0080】

さらに、validInA_1はb2(判例ではhigh)、dataInA_1はデータ(例えば16ビット幅のデータを*)が転送される。

この場合、上記説明したvalid信号の受付およびID生成部のソースコードに沿ってゲート信号が生成されるので、port0入力側が優先される。IDはport0側「0」を選択し、内部valid(マルチポート入力制御直後)は「a3」が選択される。その後は上記説明してきた動作と同様各演算器ステージ0~2の演算処理を実行する。

30

【0081】

そして、マルチポート出力制御は、IDデコーダによりID「a3」をデコードし「(a3)」を算出し、どの出力ポートを有効にするか選択する。validOut_0用のFF(8)に「(a3)」が保存され、validOut_1が有効になる。validOut_1用のFF(9)はLowのままになる。

【0082】

その後CLK13で、validOut_0により有効な出力ポートであるport0出力から、データ「&3」が出力されクラスタ1に転送される。

40

図9は共有演算器11の入力ポートと出力ポートが共に3ある場合の例である。入力ポート数が増えた場合でも、図7で説明した2ポートと同様に、valid受付およびID生成部で、優先順位を持たせ、各入力ポートにIDを与えることで共有演算器11を実現することが可能である。ここで、valid信号の受付およびID生成部は、同図のソースにあるように演算を実行する。もし、validInA_0とvalidInB_0であればゲート信号によりdataInA_0とdataInB_0を演算器に取り入れるか/取り入れないかを選択する。ゲート信号が「1」であれば、入力データを演算器に取り入れる。それと同時に内部validをONにし、IDを「0」とする。

【0083】

50

また、もし `validInA__1` と `validInB__1` であればゲート信号により `dataInA__1` と `dataInB__1` を演算器に取り入れるか / 取り入れないかを選択する。ゲート信号が「1」であれば入力データを演算器に取り入れる。それと同時に内部 `valid` を ON にし、ID を「1」とする。

【0084】

また、もし `validInA__2` と `validInB__2` であればゲート信号により `dataInA__2` と `dataInB__2` を演算器に取り入れるか / 取り入れないかを選択する。ゲート信号が「1」であれば入力データを演算器に取り入れる。それと同時に内部 `valid` を ON にし、ID を「2」とする。その後演算を行いマルチポート出力制御で ID をデコードし出力先を選択し、選択されたポートから出力データを出力する。

10

【0085】

当然であるが、演算器ステージを複数段設けてもよい。

(共有演算器の演算器に除算部を使用した例)

図10は、共有演算部に使用する除算部の例である。除算をする場合は除数と被除数が必要である。そこでマルチポート入力制御から転送されるデータと `valid` 信号を、除数のときは `DataB` と `validB` 信号、被除数のときは `DataA` と `validA` 信号を設ける。

【0086】

同図の制御部101で `DataA` および `DataB` の2の補数を取り、除算パイプライン102(演算器ステージ)を複数段(本例M段)演算し、商と剰余を求め、出力 `Data` (剰余)と出力 `Data` (商)をマルチポート出力制御に転送する。それと同時に `valid` 信号を設定し出力 `valid` としてマルチポート出力制御に転送する。

20

【0087】

ここで、`clock`、`reset` は全ての FF に供給される。また、除算器の `Sign` 選択機能や、`STALL` 機能、強制停止機能、`Error` 検出機能を設けてもよい。また、除算器は開平器などで使用することが考えられるため、同図に示す出力除数の信号を設けておいてもよい。

(共有演算器の演算器に Polar 演算器を使用した例)

30

図11は共有演算部に使用する `Polar` 演算器の例で、`polar` 関数を用い複素数を作成するための構成例である。マルチポート入力制御から転送されるデータと `valid` 信号を入力する。入力データ0および入力データ1は角度(X軸から半径ベクトルへの角度をラジアンで表わす: $-2 \sim 2$)を入力してデータ `valid0`、1信号とともにマルチポート入力制御111から入力する。なお、入力データ1は一定量(例えば半径ベクトルの長さでデータ空間単位など)とデータ `valid1` 信号を設けてもよい。

【0088】

図12に示すフローのステップS1のように、入力データと `valid` 信号を受け付ける。例えば、入力データ0(角度: 例えば $-2 \sim 2$ 16ビット幅の Q12フォーマット)とデータ `valid0` 信号を受け付ける。

40

【0089】

次に演算器ステージは、図12のステップS2では象限判定ブロック113で象限判定をする。象限判定は1~4象限のどの正眼のデータであるかの判定をする。また、第1象限化&対象まるめブロック112で該データを $0 \sim 2 /$ の値に変換した後、下位2ビットのまるめ処理などをする。(例えば16ビットQ12フォーマットを11ビットQ10フォーマットに変換する)

ステップS3では、`Sin_ROM114`(角度 `sin` 変換用テーブルなど)および `Cos_ROM115`(角度 `cos` 変換用テーブルなど)にあるデータを同時に読み出す。(例ではROM内のデータは13ビットQ12フォーマットにしている)

ステップS4では、元の象限に変換ブロック116、117により、 $-2 \sim 2$ の値

50

に変換する。つまり上記の各ROM 114、115から読み出した値を元の象限のデータに変換をする。

【0090】

ステップ5では、マルチポート出力制御118、119により、データ入力のあったポートに対してvalidを付加してデータを出力する。出力はSin計算結果としてSinデータ(16ビットQ12フォーマット)、sin_valid0、sin_valid1信号(出力先ポートの指定)を出力し、Cos計算結果としてCosデータ(16ビットQ12フォーマット)、cos_valid0、cos_valid1信号(出力先ポートの指定)を出力する。

10

(共有演算器の演算器にアークタンジェント器を使用した例)

図13はアークタンジェントの演算についての構成例である。マルチポート入力制御131に入力データとして虚数部/実数部を入力する。入力データ0(例えば13ビットQ12フォーマット)とvalid0信号、入力データ1(例えば13ビットQ12フォーマット)とvalid1信号を受け取るようにバスを設置する。アークタンジェント演算(演算ステージ)は、例えば入力データを四捨五入ブロック132で四捨五入をし、ROM123内の $-2 \sim 2$ のアークタンジェント計算した値を保持したテーブルから、入力データに対応した値を選択する。その後、ブロック135において $/4$ を加えて演算結果を算出しマルチポート出力制御135に出力する。マルチポート出力制御135は出力データと、valid0信号またはvalid1信号を選択した結果をクラスタ1に転送する。

20

上記説明したように構成することで、共有演算器は、valid信号により起動することで、利用する側のクラスタから特殊な制御信号などによる制御なしに起動できる。また、共有演算器は、クラスタ間を結ぶネットワーク上に接続することにより、任意のクラスタからデータとvalid信号を送るだけで、valid信号により起動し、同時に受け取ったデータを処理することができる。このため利用するクラスタから特別な制御信号を送ることなしに利用できる。

【0091】

また、アプリケーション特化エンジンを上記説明したルールで構成することにより、異なるアプリケーション毎に、特殊な信号を設けることが不要になる。そのため、エンジンを交換することが容易になる。さらに各クラスタからは制御信号なしに、共有演算器を共有でき、上記例のようにパイプライン構成にすれば、各ステージで異なるポートからのデータ処理を並列で実行することができる。

30

【0092】

なお、当然であるが共有演算器とクラスタからなるブロックを、再構成可能演算処理装置内に複数構築することができる。

(実施例2)

図14は共有演算器の複数機能化について示した図である。クラスタ141から共有演算器142に対しデータ入力0とvalid入力0、データ入力1とvalid入力1、データ入力2とvalid入力2をマルチポート入力制御に入力する。

40

【0093】

そしてデータ入力0とvalid入力0、データ入力1とvalid入力1に入力されたデータに基づいて、演算処理を実行し演算処理結果出力する。

このとき、演算処理部143(演算ステージ)は上記説明したようなアプリケーション特化エンジン(除算、polar演算、アークタンジェント演算など)のような単独演算をする場合と、開平器のように除算など単独演算を行う処理部を含んだ処理とが考えられる。このような場合にデコード部144を用意し、データ入力2とvalid入力2を入力することで除算器と開平器の演算の切替えを行うようにする。

50

【0094】

デコード部144には図15に示すような演算処理コード表を用意し、演算処理コードと処理内容を対応させる。演算処理コードが000であればNo_Operationとして何もしない設定とし、001であればReservedとする。010であれば符号無し除算、011であれば符号付き除算、100であれば開平により平方根を求めるようにする。このように予め用意した演算処理コードをデータ入力2より入力する。

【0095】

そして、演算処理コードに対応する演算処理選択信号を選択し演算処理部143に転送する。演算処理選択信号は共有演算器142のアプリケーションの構成を切替えて制御を行う信号である。この演算処理選択信号を受けた演算処理部143が、演算処理コード100を受信すれば共有演算器142は開平器となり平方根を演算する演算処理部143となる。

10

【0096】

ここで、例えば除算器から開平器への切替えは、演算処理選択信号を受信して、その演算処理選択信号の内容に基づいて、回路構成を変更する。そのためには、セクタ(アプリケーションを切替えることができる構成であればよい)などを用意して演算処理選択信号の内容を共有演算器142の構成に反映させる。

【0097】

なお、デコード部144にvalid信号(例ではvalid入力2)を入力する際に、有効であること特に指定しなくてもよいし、デコード部144にvalid信号の受け入れポートを設けない構成としてもよい。

20

(共有演算器の演算器に開平器を使用した例)

図16に開平器の構成を示す。上記説明したようにマルチポート入力制御より入力データ(被開平数:平方根を求めたい数値)としてData Aと、valid信号としてvalid Aを入力する。さらにこのとき図示はしないがデコード部に開平演算処理をする通知をし、演算処理選択信号を生成し開平のアプリケーションに切替える。同図の例では平方根を近似方式により求める例を示している。

【0098】

近似Table(ROM:近似値格納)161内の平方根を求めるための除数データの中から、対応する除数データを選択し除数とする。除算器は入力データData Aを被除数として、上記説明した除算器162(図10)と同様の演算をして商と除数(2の補数とする)を算出する。その後ALU163において商と除数を加え出力Dataとともに出力validをマルチポート出力制御に出力する。

30

【0099】

このように共有演算器(本例開平器)内に単独で実行できる演算器(本例除算器)を含む場合にデコード部を設けることで共有演算器を小型化することができる。なお、共有演算器にデコード部を接続するには、クラスタを介さずに直接接続する構成としてもよい。

(実施例3)

40

図17~19に共有演算器のクラスタとの接続方法について説明する。図17はクラスタ171のクロスバスイッチに共有演算器172とを直接接続する例である。クラスタ171間はクロスバスイッチにより接続される。共有演算器172の入力とクラスタ171はマルチポート入力制御の入力ポートに直接接続する。また、共有演算器172の出力とクラスタ171はマルチポート出力制御の出力ポートに直接接続する。この接続はコンフィギュレーション情報により切替える必要がない場合に有効である。

【0100】

図19は共有演算器192にセクタを設けた例である。セクタをコンフィギュレーション情報に基づいて変更することで接続方法を選択できるため、クラスタ191からのデータとvalid信号の接続経路を動的に選択することが可能になる。

50

【0101】

また、図18は共有演算器182にクロススイッチを設けた例である。クラスタ181からのデータとvalid信号を接続する際の経路を動的に選択することが可能である。

【0102】

このように、データ伝送時には必要な接点を選んで開閉することで、接続中はデータの送信側と受信側とを一对一で直結させることができるため、データの衝突や混線などの問題が起こりにくくなる。

また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。

【0103】

(付記1) コンフィギュレーション情報に基づき、再構成される少なくとも1以上のクラスタから構成される再構成可能演算処理装置において、

前記1以上のクラスタ間で共有利用される共有演算器を前記クラスタの外部に具備し、前記共有演算器は、

前記クラスタから入力データと入力valid信号を受け付ける入力手段と、

前記入力手段で前記入力valid信号を受け取ると、前記valid信号とともに受け取った前記入力データを演算処理する演算手段と、

前記演算手段の演算処理結果である出力データと、該出力データの出力先の前記クラスタを通知する出力valid信号とを前記クラスタに出力する出力手段と、

を具備することを特徴とする再構成可能演算処理装置。

(付記2) 前記共有演算器は、複数の前記クラスタより前記入力データと前記入力valid信号を受け付けたとき、識別信号であるIDを生成し、前記出力データの出力先の前記クラスタを通知することを特徴とする付記1に記載の再構成可能演算処理装置。

(付記3) 前記共有演算器は、パイプライン構成を利用して演算処理をすることを特徴とする付記1に記載の再構成可能演算処理装置。

(付記4) 前記パイプラインは、複数の前記クラスタより前記入力データと前記入力valid信号を受け付けたとき、識別信号であるIDとともに内部validを生成し、前記入力データを演算処理した処理データとともに前記IDを、前記内部validを利用して前記パイプラインで転送することを特徴とする付記3に記載の再構成可能演算処理装置。

(付記5) 前記共有演算器の構成は、単独演算を行うアプリケーション特化エンジンであることを特徴とする付記1に記載の再構成可能演算処理装置。

(付記6) 前記共有演算器の構成は、単独演算を行う複数のアプリケーション特化エンジンを配設した構成であることを特徴とする付記1に記載の再構成可能演算処理装置。

(付記7) 前記共有演算器は、前記アプリケーション特化エンジンの切替えを前記クラスタからの前記入力データと前記入力valid信号に基づいて演算処理選択信号を生成し、前記演算処理選択信号により前記共有演算器のアプリケーション特化エンジンの切替えをすることを特徴とする付記6に記載の再構成可能演算処理装置。

(付記8) 前記演算処理選択信号は、前記共有演算器の有するアプリケーション特化エンジンに対応した演算処理コードからなるテーブルを予め設定し、前記クラスタから前記アプリケーション特化エンジンを選択するために、前記入力データである前記演算処理コードを入力し、前記入力データに対応する前記アプリケーション特化エンジンの切替え制御のための信号を選択して、前記演算処理選択信号を生成することを特徴とする付記7記載の再構成可能演算処理装置。

(付記9) 前記共有演算器の入力手段と出力手段は、コンフィギュレーションデータに基づき再構成可能なセクタを配設していることを特徴とする付記1に再構成可能演算処理装置。

(付記10) 前記共有演算器の入力手段と出力手段は、クロススイッチを配設していることを特徴とする付記1に再構成可能演算処理装置。

10

20

30

40

50

(付記 1 1) 前記共有演算器の入力手段はマルチポートであることを特徴とする付記 1 に再構成可能演算処理装置。

(付記 1 2) 前記共有演算器の出力手段はマルチポートであることを特徴とする付記 1 に再構成可能演算処理装置。

【図面の簡単な説明】

【0104】

【図 1】 クラスタ 1 と共有演算器 1 1 の構成を示した図である。

【図 2】 クラスタの動作について説明した図である。

【図 3】 上記図 2 の動作をタイムチャートで示した図である。

【図 4】 クラスタ C と共有演算器 A が接続された場合の例である。

10

【図 5】 クラスタ C と共有演算器 A の動作についてのタイムチャートを示した図である。

【図 6】 マルチポート構成された共有演算器 1 1 を示した図である。

【図 7】 共有演算器の基本構成を示す図である。(2ポートの場合)

【図 8】 図 7 の動作をタイムチャートで示した図である。

【図 9】 共有演算器の基本構成を示す図である。(3ポートの場合)

【図 10】 共有演算部に使用する除算部の構成例である。

【図 11】 共有演算部に使用する Polar 演算器の構成例である、

【図 12】 図 1 1 に示す Polar 演算器の動作フローを示す図である。

【図 13】 共有演算部に使用するアークタンジェントの演算器の構成例である。

【図 14】 共有演算器の複数機能化について示した図である。

20

【図 15】 演算処理コード表である。

【図 16】 開平器の構成を示す図である。

【図 17】 クラスタのクロスバスイッチに直接接続する例である。

【図 18】 共有演算器にクロスバスイッチを設けた構成例を示した図である。

【図 19】 共有演算器にセレクトを設けた構成例を示した図である。

【図 20】 クラスタの一例を示した図である。

【図 21】 従来の再構成可能演算処理装置内のクラスタの構成を概念的に示す略ブロック図である。

【図 22】 専用のハードウェアアクセラレータを使用して、CPU や DMA C を介在させて演算処理をする方法を示す図である。

30

【符号の説明】

【0105】

- | | | |
|-----|------------------------|----|
| 1 | 再構成可能演算回路(クラスタ) | |
| 2 | 演算器群 | |
| 3 | コンフィギュレーションメモリ | |
| 4 | シーケンサ | |
| 5 | データ入力部 | |
| 6 | データバッファ部 | |
| 7 | データバッファ制御部 | |
| 8 | 演算器間ネットワーク | 40 |
| 9 | データメモリ | |
| 10 | 演算器 | |
| 11 | 共有演算器 | |
| 101 | 制御部 | |
| 102 | M 段演算ステージ(除算パイプラインの構成) | |
| 111 | マルチポート入力制御 | |
| 112 | 第 1 象限化 & 対象まるめブロック | |
| 113 | 象限判定ブロック | |
| 114 | S i n R O M | |
| 115 | C o s R O M | 50 |


- 1 1 6 元の象限に変換ブロック
- 1 1 7 元の象限に変換ブロック
- 1 1 8 マルチポート出力制御
- 1 1 9 マルチポート出力制御
- 1 3 1 マルチポート入力制御
- 1 3 2 四捨五入ブロック
- 1 3 3 ROM (アークタンジェント)
- 1 3 4 ブロック
- 1 3 5 マルチポート出力制御
- 1 4 1 クラスタ
- 1 4 2 共有演算器
- 1 4 3 演算処理部
- 1 4 4 デコード部
- 1 6 1 近似 t a b l e (R O M : 開平)
- 1 6 2 除算器
- 1 6 3 A L U
- 1 7 1 クラスタ
- 1 7 2 共有演算器
- 1 8 1 クラスタ
- 1 8 2 共有演算器
- 1 9 1 クラスタ
- 1 9 2 共有演算器

10

20


【図 1】

クラスタ1と共有演算器11の構成を示した図




【図 2】

クラスタの動作について説明した図




【図3】

上記図2の動作をタイムチャートで示した図




【図4】

クラスタCと共有演算器Aが接続された場合の例




【図5】

クラスタCと共有演算器Aの動作についてのタイムチャートを示した図




【図6】

マルチポート構成された共有演算器を示した図




【図7】

共有演算器の基本構成を示す図 (2ポートの場合)




【図8】

図7の動作をタイムチャートで示した図




【図9】

共有演算器の基本構成を示す図 (3ポートの場合)




【図10】

共有演算部に使用する除算部の構成例




【図11】

共有演算部に使用するPolar演算器の構成例




【図12】

図11に示すPolar演算器の動作フローを示す図




【図13】

共有演算部に使用するアーケタンジェントの演算器の構成例



【図14】

共有演算器の複数機能化について示した図




【図15】

演算処理コード表

演算処理コード	処理内容
000	No Operation
001	Reserved
010	符号無し除算
011	符号付き除算
100	開平


【図16】

開平器の構成を示す図



【図17】


クラスタのクロスバスイッチに直接接続する例



クラスタのクロスバに直接接続する例


【図20】

クラスタの一例を示した図




【図 2 1】

従来の再構成可能演算処理装置内のクラスタの構成を概念的に示すブロック図




【図 2 2】

専用のハードウェアアクセラレータを使用して、CPUやDMACを介在させて演算処理をする方法を示す図



【図18】


共有演算器にクロスバススイッチを設けた構成例を示した図



共有演算器もクロスバを持つ場合

【図19】

共有演算器にセレクタを設けた構成例を示した図



共有演算器がセレクタを持っている場合

フロントページの続き

審査官 高橋正徳

- (56)参考文献 特開昭54-061851(JP,A)
国際公開第2004/023290(WO,A1)
特開平06-348492(JP,A)
特表2004-511042(JP,A)
特開2002-073331(JP,A)
特開昭59-016072(JP,A)
特開平02-005173(JP,A)
特開昭63-291155(JP,A)
特開2000-201066(JP,A)
国際公開第03/036507(WO,A1)
米国特許第06745318(US,B1)
国際公開第2004/042560(WO,A1)
特開2004-133781(JP,A)
H. Ito et al, Dynamically reconfigurable logic LSI-PCA-1, 2001 SYMPOSIUM ON VLSI CIRCUITS DIGEST OF TECHNICAL PAPERS, 日本, 2001 SYMPOSIUM ON VLSI CIRCUITS, TOKYO : JSAP, JP, 2001年 6月14日, p.103-106, URL, <http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.129.6946&rep=rep1&type=pdf>
古田浩一郎 外, 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI, 電子情報通信学会技術研究報告・SDM, シリコン材料・デバイス, 日本, 社団法人電子情報通信学会, 1999年 6月, pp.1-8, URL, <http://ci.nii.ac.jp/lognavi?name=nels&lang=jp&type=pdf&id=ART0003740804>

(58)調査した分野(Int.Cl., DB名)

G06F 15/80,
G06F 9/38