



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2018년05월31일  
 (11) 등록번호 10-1862605  
 (24) 등록일자 2018년05월24일

(51) 국제특허분류(Int. Cl.)  
 H01L 51/50 (2006.01) H05B 33/10 (2006.01)  
 H05B 33/22 (2006.01)  
 (21) 출원번호 10-2011-0094911  
 (22) 출원일자 2011년09월20일  
 심사청구일자 2016년08월24일  
 (65) 공개번호 10-2013-0031155  
 (43) 공개일자 2013년03월28일  
 (56) 선행기술조사문헌  
 KR1020110063086 A  
 KR1020110061170 A  
 KR1020090109874 A\*  
 KR100659097 B1\*  
 \*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
**엘지디스플레이 주식회사**  
 서울특별시 영등포구 여의대로 128(여의도동)  
 (72) 발명자  
**김화경**  
 경기도 김포시 사우중로73번길 43, 한라아파트  
 208동 1006호 (북변동, 풍년마을)  
**한미영**  
 경기도 남양주시 오남읍 진건오남로 516-53 102동  
 1108호 (오남리, 신일아파트)  
 (74) 대리인  
**박영복**

전체 청구항 수 : 총 8 항


심사관 : 정명주

**(54) 발명의 명칭 유기 전계 발광 표시 패널 및 그의 제조 방법**

**(57) 요약**

본 발명은 시야각에 따른 컬러 쉬프트 현상을 억제하면서 효율을 증가시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 게이트 라인, 데이터 라인 및 전원 라인이 교차되게 형성되어 적색, 녹색, 청색 및 백색 서브 화소 영역 각각에 형성된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 제1 전극과, 상기 제1 전극 상에 형성된 유기 공통층과, 상기 유기 전계 발광 소자 상에 형성된 제2 전극을 구비한 유기 전계 발광 소자와, 상기 녹색 및 청색 서브 화소 영역 중 적어도 어느 한 영역에 형성되며, 상기 백색 서브 화소 영역에 형성되어 색시야각에 따른 컬러 쉬프트를 보상하는 광보상층을 포함하는 것을 특징으로 한다.

**대표도** - 도4



**명세서**

**청구범위**

**청구항 1**

적색, 녹색, 청색 및 백색 서브 화소 영역 상에 위치하는 구동 박막 트랜지스터들;

상기 구동 박막 트랜지스터들 상에 위치하는 오버 코트층;

상기 오버코트층 상에 위치하고, 상기 적색 서브 화소 영역과 중첩하는 상기 오버코트층을 노출하는 광보상층; 및

상기 광보상층 상에 위치하고, 해당 구동 박막 트랜지스터와 접속된 제1 전극들, 상기 제1 전극들 상에 위치하는 유기 공통층 및 상기 유기 공통층 상에 위치하는 제2 전극을 구비한 유기 전계 발광 소자를 포함하되,

상기 광보상층에 의해 상기 녹색, 상기 청색 및 상기 백색 서브 화소 영역의 발광 피크(Emittance Peak; EM Peak)가 단파장 방향으로 이동되는 것을 특징으로 하는 유기 전계 발광 표시 패널.

**청구항 2**

제1항에 있어서,

상기 구동 박막 트랜지스터들과 상기 오버코트층 사이에 위치하는 유기 보호막; 및

상기 유기 보호막과 상기 오버코트층 사이에 위치하고, 상기 적색, 녹색, 청색 서브 화소 영역 각각에 대응되는 R,G,B 컬러 필터를 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널.

**청구항 3**

삭제

**청구항 4**

제1항에 있어서,

상기 광보상층은  $TiO_x$ ,  $SiN_x$ ,  $SiO_2$ ,  $TaO_2$ ,  $NiO_x$ ,  $MgF$ ,  $CaF$  중 하나로 이루어진 층을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널.

**청구항 5**

제1항에 있어서

상기 광보상층과 제1 전극 및 유기 공통층의 총 두께는 5000~5500Å으로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널.

**청구항 6**

게이트 라인, 데이터 라인 및 전원 라인이 교차되게 형성되어 마련된 적색, 녹색, 청색 및 백색 서브 화소 영역 각각에 구동 박막트랜지스터를 형성하는 단계와;

상기 적색, 녹색, 청색 및 백색 서브 화소 영역 각각의 구동 박막 트랜지스터 상에 오버코트층을 형성하는 단계와;

상기 오버코트층 상에 광보상층을 형성하는 단계와;

상기 적색 서브 화소 영역 상에 형성된 상기 광보상층을 제거하는 단계와;

상기 오버코트층 및 상기 광보상층 상에 각 서브 화소 영역의 상기 구동 박막 트랜지스터와 접속된 제1 전극들을 형성하는 단계와;

상기 제1 전극들 상에 유기 공통층을 형성하는 단계와;

상기 유기 공통층 상에 제2 전극을 형성하는 단계를 포함하되,

상기 녹색, 상기 청색 및 상기 백색 서브 화소 영역의 발광 피크(Emittance Peak; EM Peak)는 상기 광보상층에 의해 단파장 방향으로 이동되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법.

**청구항 7**

제6항에 있어서,

상기 적색, 녹색, 청색 및 백색 서브 화소 영역 각각의 구동 박막 트랜지스터와 상기 오버코트층 사이에 유기 보호막을 형성하는 단계와;

상기 유기 보호막과 상기 오버코트층 사이에 상기 적색, 녹색, 청색 서브 화소 영역 각각에 대응되도록 R,G,B 컬러 필터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법.

**청구항 8**

삭제

**청구항 9**

제6항에 있어서,

상기 광보상층은 TiOx, SiNx, SiO<sub>2</sub>, TaO<sub>2</sub>, NiOx, MgF, CaF 중 하나로 이루어진 층을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법.

**청구항 10**

제6항에 있어서,

광보상층과 제1 전극 및 유기 공통층의 총 두께는 5000~5500Å으로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 특히 시야각에 따른 컬러 쉬프트 현상을 억제하면서 효율을 증가시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것이다.

**배경 기술**

[0002] 다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치 등이 각광받고 있다. 유기 전계 발광 표시 장치(Organic Light Emitting Device: OLED)는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다. 이러한, 유기 전계 발광 표시 장치(OLED)는 능동형 매트릭스 OLED(PMOLED)와 수동형 매트릭스 OLED(AMOLED)로 나뉘지게 된다.

[0003] 이때, 액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광 소자와, 그 유기 전계 발광 소자를 구동하는 셀 구동부를 포함한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 유기 전계 발광 소자의 양극을 구동한다.

[0004] 이러한, 유기 전계 발광 소자는 도 1에 도시된 바와 같이 시야각에 따른 청색(Blue)과 옐로우-그린(Yellow-Green)의 Intensity 감소량의 차이로 인해 도 2에 도시된 바와 같이 컬러 쉬프트 현상이 발생된다.

**발명의 내용**

**해결하려는 과제**

[0005] 본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 시야각에 따른 컬러 쉬프트 현상을 억제하면서 효율을 증가시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.

**과제의 해결 수단**

[0006] 이를 위하여, 본 발명에 따른 유기 전계 발광 표시 패널은 게이트 라인, 데이터 라인 및 전원 라인이 교차되게 형성되어 적색, 녹색, 청색 및 백색 서브 화소 영역 각각에 형성된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 제1 전극과, 상기 제1 전극 상에 형성된 유기 공통층과, 상기 유기 전계 발광 소자 상에 형성된 제2 전극을 구비한 유기 전계 발광 소자와, 상기 녹색 및 청색 서브 화소 영역 중 적어도 어느 한 영역에 형성되며, 상기 백색 서브 화소 영역에 형성되어 색시야각에 따른 컬러 쉬프트를 보상하는 광보상층을 포함하는 것을 특징으로 한다.

[0007] 그리고, 상기 적색, 녹색, 청색 및 백색 서브 화소 영역 각각에 형성된 구동 박막 트랜지스터 상에 형성된 유기 보호막과, 상기 유기 보호막 상에 상기 적색, 녹색, 청색 서브 화소 영역 각각에 대응되도록 형성된 R,G,B 컬러 필터와, 상기 R,G,B 컬러 필터 상에 형성된 오버코트층을 더 포함한다.

[0008] 또한, 상기 광보상층은 유기물 또는 무기물 또는 유기 금속 화합물로 형성되는 것을 특징으로 한다.

[0009] 그리고, 상기 광보상층은  $TiO_x$ ,  $SiN_x$ ,  $SiO_2$ ,  $TaO_2$ ,  $NiO_x$ ,  $MgF$ ,  $CaF$  중 한 층으로 이루어지거나, 적어도 두 층으로 형성되는 것을 특징으로 한다.

[0010] 또한, 상기 광보상층과 제1 전극 및 유기 공통층의 총 두께는 5000~5500Å으로 형성되는 것을 특징으로 한다.

[0011] 본 발명에 따른 유기 전계 발광 표시 패널의 제조 방법은 게이트 라인, 데이터 라인 및 전원 라인이 교차되게 형성되어 마련된 적색, 녹색, 청색 및 백색 서브 화소 영역 각각에 구동 박막트랜지스터를 형성하는 단계와, 상기 녹색 및 청색 서브 화소 영역 중 적어도 어느 한 영역과, 상기 백색 서브 화소 영역에 광보상층을 형성하는 단계와, 상기 구동 박막 트랜지스터와 접속된 제1 전극을 형성하는 단계와, 상기 제1 전극 상에 유기 공통층을 형성하는 단계와, 상기 유기 공통층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

[0012] 그리고, 상기 적색, 녹색, 청색 및 백색 서브 화소 영역 각각의 구동 박막 트랜지스터 상에 유기 보호막을 형성하는 단계와, 상기 유기 보호막 상에 상기 적색, 녹색, 청색 서브 화소 영역 각각에 대응되도록 R,G,B 컬러 필터를 형성하는 단계와, 상기 R,G,B 컬러 필터 상에 오버코트층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

[0013] 또한, 상기 광보상층은 유기물 또는 무기물 또는 유기 금속 화합물로 형성하는 것을 특징으로 한다.

[0014] 그리고, 상기 광보상층은  $TiO_x$ ,  $SiN_x$ ,  $SiO_2$ ,  $TaO_2$ ,  $NiO_x$ ,  $MgF$ ,  $CaF$  중 한 층으로 이루어지거나, 적어도 두 층으로 형성하는 것을 특징으로 한다.

[0015] 또한, 광보상층과 제1 전극 및 유기 공통층의 총 두께는 5000~5500Å으로 형성되는 것을 특징으로 한다.

**발명의 효과**

[0016] 본 발명의 유기 전계 발광 표시 패널은 G,B,W 서브 화소 영역 각각에 광보상층을 형성하여 시야각에 따른 컬러 쉬프트 현상을 억제하면서 R 서브 화소 영역에는 광보상층을 형성하지 않음으로써 효율을 증가시킬 수 있으며, 구동 전압을 감소시킬 수 있다.

**도면의 간단한 설명**

[0017] 도 1은 시야각에 따른 청색(B)과 옐로우-그린(YG)의 Intensity를 나타낸 그래프이다.  
 도 2는 시야각에 따른 컬러 쉬프트 현상을 나타낸 그래프이다.  
 도 3a 내지 도 3d는 본 발명에 따른 R,G,B 서브 화소 영역에 대한 등가 회로도들이다.  
 도 4는 도 3a 내지 도 3d에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다.

도 5는 R 서브 화소 영역에 광보상층을 형성한 경우에 따른 EM Peak과 R 서브 화소 영역에 광보상층을 형성하지 않은 경우에 따른 EM Peak을 나타낸 그래프이다.

도 6은 구동 전압에 전류 밀도 변화를 나타낸 그래프이다.

도 7a 내지 도 7f는 도 4에 도시된 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다.

**발명을 실시하기 위한 구체적인 내용**

- [0018] 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
- [0019] 이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 7e를 참조하여 상세히 설명하기로 한다.
- [0020] 도 3a 내지 도 3d는 본 발명에 따른 R,G,B 서브 화소 영역에 대한 등가 회로도들이고, 도 4는 도 3a 내지 도 3d에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다.
- [0021] 도 3a 내지 도 3d를 참조하면, 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널은 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)의 교차로 형성된 다수의 서브 화소 영역을 구비한다.
- [0022] 다수의 서브 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소, W 서브 화소 영역으로 구성되며, R,G,B,W 서브 화소 영역들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 이러한, 다수의 서브 화소 영역은 도 3a에 도시된 바와 같이 R,G,B,W 서브 화소 영역들이 게이트 라인과 나란하게 일렬로 1행 X 4열과 같이 배치될 수 있으며, 도 3b에 도시된 바와 같이 데이터 라인과 나란하게 일렬로 4행 X 1열과 같이 배치될 수 있다. R,G,B,W 서브 화소 영역 순서로 배치되었으나, R,B,G,W 서브 화소 영역 순서로 배치되거나, W,R,G,B 화소 영역 순서로 배치될 수 있으므로 배치 순서는 한정되지 않으며, 사용자의 필요에 따라 변경 가능하다.
- [0023] 또한, R,B,G,W 서브 화소 영역은 도 3c 및 도 3d에 도시된 바와 같이 2행 X 2열로 배열될 수 있다. 예를 들어, 도 3c에 도시된 바와 같이 R 서브 화소 영역은 제2i(i여기서, i=1 이상의 자연수)-1 번째 데이터 라인(DL2i-1)과 제2i-1 번째 게이트 라인(GL2i-1)의 교차 영역에 형성되며, G 서브 화소 영역은 제2i번째 데이터 라인(DL2i)과 제2i-1번째 게이트 라인(GL2i-1)의 교차 영역에 형성되며, B 서브 화소 영역은 제2i-1번째 데이터 라인(DL2i-1)과 제2i번째 게이트 라인(GL2i)의 교차 영역에 형성되며, W 서브 화소 영역은 제2i번째 데이터 라인(DL2i)과 제2i번째 게이트 라인(GL2i)의 교차 영역에 형성되어 배치될 수 있다.
- [0024] 그리고, 도 1d에 도시된 바와 같이 R 서브 화소 영역은 제2i-1 번째 데이터 라인인(DL2i-1)과 제2i-1 번째 게이트 라인인(GL2i-1)의 교차 영역에 형성되며, B 서브 화소 영역은 제2i번째 데이터 라인인(DL2i)과 제2i-1번째 게이트 라인(GL2i-1)의 교차 영역에 형성되며, G 서브 화소 영역은 제2i-1 번째 데이터 라인(DL2i-1)과 제2i번째 게이트 라인(GL2i)의 교차 영역에 형성되며, W 서브 화소 영역은 제2i번째 데이터 라인(DL2i)과 제2i번째 게이트 라인(GL2i)의 교차 영역에 형성되어 배치될 수 있다.
- [0025] 이러한, R,G,B,W 서브 화소 영역 각각에는 셀 구동부(200)와, 셀 구동부(200)와 접속된 유기 전계 발광 소자를 구비한다.
- [0026] 셀 구동부(200)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(TS)와, 스위치 박막 트랜지스터(TS) 및 전원 라인(PL)과 유기 전계 발광 소자의 제1 전극(122) 사이에 접속된 구동 박막 트랜지스터(TD)와, 전원 라인(PL)과 스위치 박막 트랜지스터(TS)의 드레인 전극(110) 사이에 접속된 스토리지 커패시터(C)를 구비한다.
- [0027] 스위치 박막 트랜지스터(TS)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(TD)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(TD)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극(110)은 제1 전극(122)과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(TD)의 게이트 전극 사이에 접속된다.
- [0028] 스위치 박막 트랜지스터(TS)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(TD)의 게이트 전극으로 공급한다. 구동 박막 트

랜지스터(TD)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 유기 전계 발광 소자로 공급되는 전류(I)를 제어함으로써 유기 전계 발광 소자의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 유기 전계 발광 소자가 발광을 유지하게 한다.

[0029] 구동 박막 트랜지스터(TD)는 도 4에 도시된 바와 같이 기판(100) 상에 게이트 전극(102), 유기 전계 발광 소자의 제1 전극(122)과 접촉된 드레인 전극(110), 드레인 전극(110)과 마주하는 소스 전극(108), 게이트 절연막(112)을 사이에 두고 게이트 전극(102)과 중첩되게 형성되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 사이에 형성된 오믹 접촉층(116)을 구비한다. 또한, 구동 박막 트랜지스터(TD) 상에는 구동 박막 트랜지스터가 형성된 기판(100)을 평탄화시키기 위해 유기 절연 물질의 유기 보호막(118)이 형성된다. 또는, 구동 박막 트랜지스터(TD) 상의 보호막은 무기 절연 물질로 형성된 무기 보호막과 유기 절연 물질로 형성된 유기 보호막으로 두 층으로 형성될 수 있다.

[0030] 유기 전계 발광 소자는 구동 박막 트랜지스터(TD)의 드레인 전극(110)과 접촉된 제1 전극(122)과, 제1 전극(122)을 노출시키는뱅크홀(132)이 형성된뱅크 절연막(130)과, 제1 전극(122) 상에 유기 공통층(134)과, 유기 공통층(134) 위에 형성된 제2 전극(136)이 구비된다.

[0031] 제1 전극(122)은 양극(Anode)으로 TCO(Transparent Conductive Oxide; 이하, TCO), ITO(Indium Tin Oxide; 이하, ITO), IZO(Indium Zinc Oxide; 이하, IZO) 등과 같은 투명 도전 전극으로 형성된다. 그리고, 제2 전극(136)은 음극(Cathode)으로 알루미늄(Al)과 같이 반사성 금속 재질로 형성된다. 도 4에 도시된 바와 같이 본 발명은 배면 발광을 할 수 있지만, 제1 및 제2 전극(122, 136)의 재질에 따라 배면, 전면, 양면 발광을 할 수 있다.

[0032] 유기 공통층(134)은 제1 전극(122) 상에 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 발광층(Emitting Layer; EML), 전자 수송층(Electron Transport Layer; ETL), 전자 주입층(Electron Injection Layer; EIL)이 순차적으로 적층된 구조를 가진다. 이때, 발광층은 하나의 호스트에 인광 Yellow-Green 도펀트(phosphorescence Yellow-phosphorescence Green)를 도핑하여 이루어지거나, 두 개의 호스트에 인광 Yellow-Green 도펀트를 도핑하여 이루어진다.

[0033] 이러한, 유기 전계 발광 소자는 제1 전극(122)과 제2 전극(136) 사이에 전압을 인가하면 제1 전극(122)으로부터 정공(hole)이 제2 전극(136)으로부터 전자(electron)가 주입되어 발광층에서 재결합하여 이로 인해 엑시톤(exciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 배면(Bottom)으로 방출하게 된다.

[0034] 컬러 필터는 R 서브 화소 영역의 보호막 상에 R 컬러 필터(124R)가 형성되어 적색(R)을 출사하며, G 서브 화소 영역의 보호막 상에 G 컬러 필터(124G)가 형성되어 녹색(G)을 출사하며, B 서브 화소 영역의 보호막 상에 B 컬러 필터(124B)가 형성되어 청색(B)을 출사하며, W 서브 화소 영역의 보호막 상에는 컬러 필터가 형성되지 않으며, 백색(W)을 출사한다. 또한, 각 R,G,B 컬러 필터(124R, 124G, 124B) 상에 평탄화를 위해 오버코트층(126)을 형성한다.

[0035] 광보상층(128)은 시야각 개선을 위해 오버코트층(126)과 제1 전극(122) 사이에 유기물 또는 무기물 또는 유기 금속 화합물로 형성된다. 도 2에 도시된 바와 같이 광보상층(128)은 R 서브 화소 영역에는 형성되지 않으며, G 서브 화소 영역, B 서브 화소 영역, W 서브 화소 영역에 형성될 수 있다. 이때, W 서브 화소 영역에는 광보상층(128)을 필히 형성해야하며, G 서브 화소 영역 및 B 서브 화소 영역 중 어느 적어도 한 영역에 형성할 수 있다. 하지만, R 서브 화소 영역에는 유기 전계 발광 소자의 구동 전압을 낮추며, 효율을 증가시키기 위해 필히 광보상층을 형성하지 않아야 된다. 이에 대한 설명은 도 5 및 도 6, [표 1] 및 [표 2]를 결부하여 추후 설명하기로 한다.

[0036] 광보상층(128) 재료로는 TiO<sub>x</sub>, SiN<sub>x</sub>, SiO<sub>2</sub>, TaO<sub>2</sub>, NiO<sub>x</sub>, MgF, CaF 중 한 층으로 이루어지거나, 적어도 두 층으로 형성할 수 있다. 광보상층(128)과 제1 전극(122) 및 유기 공통층(134)의 총 두께는 5000~5500Å의 범위를 갖도록 형성되며, 이 두께는 하기의 [수학식 1]을 만족해야 된다.

수학식 1

$$\text{광경로} = \sum_i \frac{n_i^o d_i^o}{\lambda_b} + \frac{n^a d^a}{\lambda_b} + \sum_j \frac{n_j^w d_j^w}{\lambda_b} = 1.85 \sim 2.15$$

광보상층
제1전극 (Anode)
유기공통층

[0037]

[0038]

[수학식 1]에서 n은 굴절율, d는 두께, λ는 블루 피크 파장을 의미한다.

[0039]

도 5는 R 서브 화소 영역에 광보상층을 형성한 경우에 따른 EM Peak과 R 서브 화소 영역에 광보상층을 형성하지 않은 경우에 따른 EM Peak을 나타낸 그래프이다. 또한, 도 6은 구동 전압에 전류 밀도 변화를 나타낸 그래프이다.

[0040]

우선, 유기 발광 전계 발광 소자의 발광 피크(EL Peak)는 각 발광층 물질이 가지고 있는 고유의 색을 표시하는 광발광의 피크(Photoluminescence Peak; 이하, PL Peak)와 유기 발광 소자 구조 내부의 유기물 적층체의 발광 피크(Emission Peak; 이하, EM Peak)의 곱에 의해 결정된다.

[0041]

이때, 시야각 관점에서 보면 광발광의 피크(PL Peak)와 유기물 적층체의 발광 피크(EM Peak)의 Peak가 일치하거나 EM Peak 가 PL Peak 대비 단파장에 있어야 시야각 특성이 향상된다. 이는 Blue PL Peak과 Yellow-Green Peak 모두 적용되는 내용이다.

[0042]

도 1에 도시된 바와 같이 시야각에 따른 청색(Blue)와 옐로우-그린(Yellow-Green)의 Intensity 감소량의 차이로 인해 도 2에 도시된 바와 같이 컬러 쉬프트(Color Shift) 현상이 발생된다. 이에 따라, R,G,B,W 서브 화소 영역 각각에 광보상층을 형성하여 EM Peak을 단파장 방향으로 이동시켜 PL Peak와 EM Peak을 일치시킨다. 이와 같이, 광보상층을 형성함으로써 컬러 쉬프트가 억제되어 색시야각 특성이 향상될 수 있다.

[0043]

하지만, R,G,B,W 서브 화소 영역 모두에 광보상층을 형성할 경우에 색시야각의 특성은 향상되나, EM Peak이 단파장으로 이동하게 됨으로써 장파장 영역인 Red의 Intensity는 감소하게 된다. 이에 따라, R 서브 화소 영역의 효율이 감소하게 된다.

[0044]

따라서, 본 발명의 R 서브 화소 영역에는 광보상층을 형성하지 않음으로써 효율은 상승시키고, 구동 전압을 감소시켰다. 이를 도 5 및 도 6을 결부하여 설명하기로 한다.

[0045]

도 5는 광보상층을 R,G,B,W 서브 화소 영역에 모두 적용한 표시 장치에 따른 그래프와, R 서브 화소 영역을 제외한 G,B,W 서브 화소 영역에 적용한 본 발명에 따른 그래프를 나타낸 도면이다.

[0046]

구체적으로, 제1 곡선(20)은 광보상층의 두께를 1200Å으로 R,G,B,W 서브 화소 영역에 모두 형성한 경우이며, 제2 곡선(22)은 광보상층의 두께를 1600Å으로 R,G,B,W 서브 화소 영역에 모두 형성한 경우이며, 제3 곡선(24)은 광보상층의 두께를 2400Å으로 R,G,B,W 서브 화소 영역에 모두 형성한 경우이며, 제4 곡선(26)은 광보상층을 R 서브 화소 영역에는 형성하지 않고, 나머지 G,B,W 서브 화소 영역에 형성한 경우를 나타낸 그래프이다.

[0047]

도 5에 도시된 바와 같이 제1 내지 제3 곡선(20,22,24)은 광보상층을 R,G,B,W 서브 화소 영역에 모두 형성한 경우에 A 영역과 같이 R 서브 화소 영역의 EM Peak의 Intensity가 감소된 것을 알 수 있다. 하지만, 본 발명(제4 곡선;26)은 R 서브 화소 영역에 광보상층을 형성하지 않으므로 R 서브 화소 영역의 EM Peak의 Intensity가 감소되지 않음을 알 수 있다.

[0048]

또한, [표 1] 및 [표 2]는 R 서브 화소 영역에 광보상층을 형성한 경우에 따른 비교예와, R 서브 화소 영역에 광보상층을 형성하지 않은 경우에 따른 본 발명의 실시예를 나타낸 결과값이다.

표 1

[0049]

	비교예 (R,G,B,W 서브 화소 영역에 광보상층 모두 형성)					Red 광보상층 제거(본발명)				
	R	G	B	W	Total/Ave.	R	G	B	W	Total/Ave.
White 효율 (Cd/A)	5.65	29.97	2.67	69.98		6.55	29.97	2.67	69.98	
패널 휘도(Cd/m <sup>2</sup> )	3.0	4.0	2.9	43.1	53.0	3.0	4.0	2.9	43.1	53.0
패널 전류(A)	1.04	0.27	2.15	1.22	4.68	0.90	0.27	2.15	1.22	4.53
전류밀도(mA/cm <sup>2</sup> )	1.56	0.40	2.15	1.22	1.33	1.34	0.40	2.15	1.22	1.28
전류비	0.48	0.12	1.00	0.57		0.42	0.12	1.00	0.57	
패널 효율	5.9	8.0	5.7	85.6	22.5	5.9	8.0	5.7	85.6	23.2

표 2

[0050]

	비교예 (R,G,B,W 서브 화소 영역에 광보상층 모두 형성)	Red 광보상층 제거(본 발명)
cd/A	5.60	6.55
전류(w Pol.)	36.446	31.160
pixel별 전류(uA)	17.576	15.027
전류 밀도(mA/cm <sup>2</sup> )	43.704	37.365
Voled (V)	8.1	7.9

[0051]

[표 1] 및 [표 2]에 기재된 바와 같이, 비교 예의 효율은 5.6(cd/A)이며, 본 발명의 실시 예에 따른 효율은 6.55(cd/A)으로 비교 예에 비해 5.6--> 6.55(cd/A)로 증가하였다.

[0052]

또한, [표 1],[표 2] 및 도 6에 도시된 바와 같이 비교 예의 구동 전압은 8.1(V)이며, 본 발명의 실시 예에 따른 전압은 7.9(V)으로 비교 예에 비해 본 발명의 실시 예의 구동 전압이 0.2(V) 감소하게 되었다.

[0053]

이와 같이, 본 발명은 광보상층을 G,B,W 서브 화소 영역에는 형성하여 시야각에 따른 컬러 쉬프트를 억제하였으며, R 서브 화소 영역에는 광보상층을 형성하지 않아 효율은 증가시키고, 소비 전력은 감소시켰다.

[0054]

한편, 패널 효율 관점에서는 EM Peak와 PL Peak이 최대로 일치할 때 패널 효율이 최대가 되기 때문에 이를 고려하여 광보상층(128)과 제1 전극(122) 및 유기 공동층(134)의 총 두께는 5000~5500Å의 범위를 갖도록 형성되어야 한다. 이에 대한 수치는 소자의 효율과 시야각특성을 고려한 최적의 수치이다

[0055]

도 7a 내지 도 7e는 도 4에 도시된 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다.

[0056]

도 7a를 참조하면, 기판(100) 상에 게이트 전극(106), 게이트 절연막(112), 반도체 패턴(115), 소스 전극(108) 및 드레인 전극(110)이 포함된 구동 박막 트랜지스터가 형성된다.


[0057]

구체적으로, 기판(100) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금, Mo-Ti 합금 등과 같이 금속 물질로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극(102)이 형성된다.


- [0058] 그런 다음, 게이트 전극(102)이 형성된 기판(100) 상에 산화 실리콘(SiO<sub>x</sub>) 또는 질화 실리콘(SiN<sub>x</sub>) 등의 무기 절연 물질이 전면 형성됨으로써 게이트 절연막(112)이 형성된다. 그런 다음, 게이트 절연막(112)이 형성된 기판(100) 상에 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)이 형성된다.
- [0059] 이후, 반도체 패턴이 형성된 기판(100) 상에 스퍼터링 방비층 등의 증착 방법을 통해 데이터 금속층이 형성된다. 여기서 데이터 금속층으로는 티타늄(Ti), 텅스텐(W), 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등이 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(108) 및 드레인 전극(110)이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(110)을 마스크로 이들(108,110) 사이에 위치하는 오믹 접촉층(116)이 제거됨으로써 활성층(114)이 노출된다.
- [0060] 상술한 바와 같이 반도체 패턴(115)과, 소스 및 드레인 전극(108,110) 각각은 개별적으로 형성되므로 이들을 형성하기 위해서는 2개의 마스크가 필요하다. 이외에도 마스크 수를 줄이기 위해 반도체 패턴(115), 소스 및 드레인 전극(108,110)은 회절 마스크 또는 반투과 마스크를 이용하여 한 번의 마스크 공정을 통해 동시에 형성 가능하다.
- [0061] 도 7b를 참조하면, 소스 및 드레인 전극(108,110)이 형성된 기판(100) 상에 유기 보호막(118)이 형성되며, R,G,B 컬러 필터(124R,124G,124B) 각각이 해당 서브 화소 영역 각각에 형성된다.
- [0062] 구체적으로, 소스 및 드레인 전극(108,110)이 형성된 기판(100) 상에 아크릴계 수지와 같은 유기 절연 물질이 전면 형성됨으로써 유기 보호막(118)이 형성된다. 이어서, 적색(R)이 착색된 적색 컬러 레지스트를 도포한 후, 포토리소그래피 공정 및 식각 공정으로 R 서브 화소 영역의 유기 보호막(118) 상에 적색 컬러 필터(124R)가 형성된다. 이후, 녹색(G)이 착색된 녹색 컬러 레지스트를 도포한 후, 포토리소그래피 공정 및 식각 공정으로 G 서브 화소 영역의 유기 보호막(118) 상에 녹색 컬러 필터(124G)가 형성된다. 그리고, 청색(B)이 착색된 청색 컬러 레지스트를 도포한 후, 포토리소그래피 공정 및 식각 공정으로 B 서브 화소 영역의 유기 보호막(118) 상에 청색 컬러 필터(124B)가 형성된다. 이에 따라, R,G,B 서브 화소 영역 각각에 R,G,B 컬러 필터(124R,124G,124B)가 형성된다.
- [0063] 도 7c를 참조하면, R,G,B 컬러 필터(124R,124G,124B)이 형성된 기판(100) 상에 오버코트층(126)이 형성되며, G,B,W 서브 화소 영역 각각에 광보상층(128)이 형성된다.
- [0064] 구체적으로, R,G,B 컬러 필터(124R,124G,124B)이 형성된 기판 상에 아크릴계 수지와 같은 유기 절연 물질로 오버코트층(126)이 형성된다. 그런 다음, 오버코트(126)층 상에 유기물 또는 무기물 또는 유기 금속 화합물 전면 도포하여 광보상층(128)이 형성된다. 광보상층(128)은 TiO<sub>x</sub>, SiN<sub>x</sub>, SiO<sub>2</sub>, TaO<sub>2</sub>, NiO<sub>x</sub>, MgF, CaF 중 한 층으로 이루어지거나, 적어도 두 층으로 형성할 수 있다. 광보상층(128)과 제1 전극(122) 및 유기 공통층(134)의 총 두께는 5000~5500Å의 범위를 갖도록 형성된다.
- [0065] 이어서, 포토리소그래피 공정 및 식각 공정으로 오버코트층과 광보상층이 패터닝됨으로써 해당 서브 화소 영역의 구동 박막 트랜지스터의 드레인 전극을 노출시키는 화소 컨택홀을 형성하며, G,B,W 서브 화소 영역 각각에 광보상층이 형성된다. 또한, 광보상층은 G 서브 화소 영역 및 B 서브 화소 영역 중 적어도 어느 한 영역에 형성할 수 있으며, W 서브 화소 영역에는 필히 형성한다.
- [0066] 도 7d를 참조하면, 광 보상층(128)이 형성된 기판(100) 상에 제1 전극(122)이 형성된다.
- [0067] 구체적으로, 유기 보호막(126)이 형성된 기판(100) 상에 스퍼터링 방법 등의 증착 방법을 통해 TCO(Transparent Conductive Oxide; 이하, TCO), ITO(Indum Tin Oxide; 이하, ITO), IZO(Indum Zinc Oxide; 이하, IZO) 등의 투명한 금속 재질이 형성된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 투명한 금속 재질이 패터닝됨으로써 제1 전극(122)이 형성된다.
- [0068] 도 7e를 참조하면, 제1 전극(122)이 형성된 기판(100) 상에 बैं크홀(132)을 가지는 बैं크 절연막(130)이 형성된다.
- [0069] 구체적으로, 제1 전극이 형성된 기판 상에 포토 아크릴과 같은 유기 절연 물질로 형성된 बैं크 절연막이 전면 도포된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 बैं크 절연막이 패터닝됨으로써 제1 전극이 노출된 बैं크 홀을 가지는 बैं크 절연막이 형성된다.




도면2




도면3a




도면3b




도면3c




도면3d




도면4




도면5




도면6




도면7a




도면7b




도면7c



도면7d



도면7e



도면7f

