(19) 日本国特許庁(JP)			(12) 特	許	公	報(E	32)		(11) 🗱	<b>寺許番号</b>	÷	
										特許	第38842	266号
(45)発行日	平成19年	=2月21日 (2007.2	. 21)			(	24)登録	E z	平成18年1	1月24E	<b>(P38)</b> (2006. ]	<b>34266)</b> L1.24)
(51) Int.Cl.			FΙ									
HO1L	21/8242	(2006.01)	Н	101 L	27/10	3	$2\ 1$					
HO1L	27/108	(2006.01)	C	611C	11/34	3	52C					
G 1 1 C	11/404	(2006.01)	C	611C	11/34	3	54D					
G 1 1 C	11/407	(2006.01)	C	611C	11/34	3	7 1 K					
G 1 1 C	11/401	(2006.01)	H	101 L	29/78	6	13B					
							青求項の	数 19	(全 5	7頁)	最終頁	に続く
(21) 出願番号	Ļ	特願2001-328204	4 (P2001-32	28204)	(73)特	許権者	00000	)3078				
(22) 出願日		平成13年10月25	∃ (2001.10	). 25)			株式会社	生東芝				
(65) 公開番号		特開2003-86712	(P2003-867	712A)			東京都海	巷区芝	浦一丁目	1番1	号	
(43) 公開日		平成15年3月20日	(2003.3.2	20)	(74) 代	理人	1000758	312				
審査請求日		平成15年6月5日	(2003.6.5)				弁理士	适吉	こ 賢次			
(31) 優先権主張番号		特願2001-41828	(P2001-418	328)	(74) 代	理人	1000888	389				
(32) 優先日		平成13年2月19日	(2001.2.1	19)			弁理士	橘谷	英俊			
(33) 優先権主張国		日本国(JP)			(74) 代	理人	1000829	991				
(31) 優先権主張番号		特願2001-19178]	(P2001-19	91781)			弁理士	佐蕂	€ 泰和			
(32) 優先日		平成13年6月25日	(2001.6.2	25)	(74) 代	理人	1000969	921				
(33)優先権主張国		日本国(JP)					弁理士	吉元	弘			
					(74) 代	理人	1001032	263				
							弁理士	川崎	〕康			
					(74) 代	理人	1001075	582				
							弁理士	関根	教	_	A 19	
					11					一長	終白に紹	₹ <b>८</b>

(54) 【発明の名称】半導体メモリ装置及びその製造方法

(57)【特許請求の範囲】

【請求項1】

1 ビットのメモリセルがフローティングの半導体層に形成された一つのMISトランジ スタにより構成され、

前記MISトランジスタのソース、ドレイン間に配置されたチャネル形成のための主ゲ ートとは別に、前記半導体層の電位を容量結合により制御するため<u>の補助ゲートが設けら</u> れ、前記主ゲートの電位の上昇及び下降に同期して前記補助ゲートの電位も上昇及び下降 し、

前記MISトランジスタは、前記半導体層を第1の電位に設定した第1データ状態と、 前記半導体層を第2の電位に設定した第2データ状態とを<u>選択的</u>に記憶する ことを特徴とする半導体メモリ装置。

10

【請求項2】

前記第1データ状態は、前記MISトランジスタを5極管動作させ、ドレイン接合近傍 でインパクトイオン化を起こすことにより書き込まれ、

前記第2データ状態は、前記主ゲートからの容量結合により所定電位が与えられた前記 半導体層と前記ドレインとの間に順方向バイアス電流を流すことにより書き込まれる ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項3】

前記半導体層は、半導体基板に絶縁膜を介して形成されたものであり、前記主ゲートと 補助ゲートは、前記半導体層の上下面に相対向して配置されている ことを特徴とする請求項1の半導体メモリ装置。

【請求項4】

前記補助ゲートは、前記半導体層に接続された中継用電極に対向して、この中継用電極 との間でキャパシタを構成するように形成されていることを特徴とする請求項3記載の半 導体メモリ装置。

【請求項5】

前記半導体層は、半導体基板に絶縁膜を介して形成されて素子形成領域毎に区画され、 前記主ゲートは前記半導体層の各素子形成領域の側面に対向して配置され、前記補助ゲートは前記半導体層の上面に対向し且つ前記主ゲートと電気的に接続されて配置されている ことを特徴とする請求項1の半導体メモリ装置。

【請求項6】

前記半導体層は、半導体基板上に形成された柱状半導体であり、この柱状半導体の上部 にドレインが、下部にソースが形成され、前記主ゲートと補助ゲートは前記柱状半導体の 両側面に相対向して配置されている

ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項7】

前記主ゲートと補助ゲートとは同じ材料により形成されて、異なる電位をもって駆動される

ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項8】

入力されたロウアドレス信号をデコード<u>する</u>ロウデコーダであって<u>、</u>そのデコード結果 に<u>応じて</u>、第1の制御電位、又は、この第1の制御電位より高い第2の制御電位<u>を出力す</u> る、ロウデコーダと、

前記<u>ロウデコーダの出力に応じて</u>、前記第1の制御電位より低い第3の制御電位、又は、前記第2の制御電位よりも高い第4の制御電位を、前記主ゲートに出力する、第1の出 力回路と、

前記<u>ロウデコーダの出力に応じて</u>、前記第3の制御電位より低い第5の制御電位、又は、前記第4の制御電位よりも低い第6の制御電位を、前記補助ゲートに出力する、第2の 出力回路と、

を備えることを特徴とする請求項7に記載の半導体メモリ装置。

【請求項9】

前記ロウデコーダは、前記第1の出力回路と前記第2の出力回路とに対して、個別に設けられている、ことを特徴とする請求項8に記載の半導体メモリ装置。

【請求項10】

前記主ゲートと補助ゲートとは仕事関数の異なる材料により形成されて、同電位で駆動 される

ことを特徴とする請求項1記載の半導体メモリ装置。

【請求項11】

入力されたロウアドレス信号をデコード<u>する</u>ロウデコーダであって<u>、そ</u>のデコード結果 に<u>応じて</u>、第1の制御電位、又は、この第1の制御電位より高い第2の制御電位<u>を出力す</u> 4 る、ロウデコーダと、

40

前記<u>ロウデコーダの出力に応じて</u>、前記第1の制御電位より低い第3の制御電位、又は、前記第2の制御電位よりも高い第4の制御電位を、前記主ゲート及び前記補助ゲートに 出力する、出力回路と、

を備えることを特徴とする請求項10に記載の半導体メモリ装置。

【請求項12】

前記MISトランジスタがnチャネル型であって複数個マトリクス配列され、第1の方向に並ぶMISトランジスタのドレインがビット線に、第2の方向に並ぶMISトランジスタの主ゲート及び補助ゲートがそれぞれ第1のワード線及び第2のワード線に、前記MISトランジスタのソースが固定電位線に接続されてメモリセルアレイが構成され、

50

30

データ書き込み時、前記固定電位線を基準電位として、選択された第1のワード線に前 記基準電位より高い第1の制御電位を与え、非選択の第1のワード線に前記基準電位より 低い第2の制御電位を与え、ビット線には第1及び第2データ状態に応じてそれぞれ前記 基準電位より高い第3の制御電位及び前記基準電位より低い第4の制御電位を与え、前記 第1のワード線と同時に選択される第2のワード線に前記第1の制御電位以下の第5の制 御電位を与え、非選択の第2のワード線に前記第2の制御電位以下の第6の制御電位を与 えるようにした

ことを特徴とする請求項1乃至11のいずれかに記載の半導体メモリ装置。

【請求項13】

前記MISトランジスタがpチャネル型であって複数個マトリクス配列され、第1の方 10 向に並ぶMISトランジスタのドレインがビット線に、第2の方向に並ぶMISトランジ スタの主ゲート及び補助ゲートがそれぞれ第1のワード線及び第2のワード線に、前記M ISトランジスタのソースが固定電位線に接続されてメモリセルアレイが構成され、

データ書き込み時、前記固定電位線を基準電位として、選択された第1のワード線に前 記基準電位より低い第1の制御電位を与え、非選択の第1のワード線に前記基準電位より 高い第2の制御電位を与え、ビット線には第1及び第2データ状態に応じてそれぞれ前記 基準電位より低い第3の制御電位及び前記基準電位より高い第4の制御電位を与え、前記 第1のワード線と同時に選択される第2のワード線に前記第1の制御電位以上の第5の制 御電位を与え、非選択の第2のワード線に前記第2の制御電位以上の第6の制御電位を与 えるようにした

20

ことを特徴とする請求項1乃至11のいずれかに記載の半導体メモリ装置。

【請求項14】

1 ビットのメモリセルがフローティングの半導体層に形成された一つのMISトランジ スタにより構成され、前記MISトランジスタは、前記半導体層を第1の電位に設定した 第1データ状態と、前記半導体層を第2の電位に設定した第2データ状態とを選択的に記 憶する半導体メモリ装置であって、

第1の半導体基板と、

この第1の半導体基板の表面部に、底面及び側面が絶縁膜で覆われた状態で一方向に連 続するように形成された、前記MISトランジスタの補助ゲートと、

この補助ゲートの表面に第1のゲート絶縁膜を介して接着された第2の半導体基板と、 30 この第2の半導体基板の表面に第2のゲート絶縁膜を介して前記補助ゲートと並行して 連続するように形成された、前記MISトランジスタの主ゲートであって、当該主ゲート の電位の上昇及び下降に同期して前記補助ゲートの電位も上昇及び下降する、主ゲートと

前記第1の半導体基板の前記主ゲート及び補助ゲートの間隙部に形成されたソース及び ドレイン拡散層と、

前記ソース拡散層にコンタクトして前記主ゲート及び補助ゲートと並行して連続するよ うに配設されたソース配線と、

このソース配線を覆う層間絶縁膜上に前記主ゲート及び補助ゲートと交差して配設され て前記ドレイン拡散層にコンタクトするビット線とを備えた

ことを特徴とする半導体メモリ装置。

【請求項15】

請求項1に記載の半導体メモリ装置の製造方法であって、

第1の半導体基板にゲート絶縁膜を介して対向する補助ゲートを形成する工程と、

前記補助ゲートを覆って平坦化された絶縁膜を形成する工程と、

前記絶縁膜上に第2の半導体基板を貼り合わせる工程と、

前記半導体層にゲート絶縁膜を介して対向する主ゲートを形成する工程と、 前記主ゲートをマスクとして前記半導体層に不純物をイオン注入してソース及びドレイ 50

前記第1の半導体基板を研磨して所定厚みの半導体層として調整した後、素子分離絶縁 膜を形成する工程と、

ンを形成する工程と、

を有することを特徴とする半導体メモリ装置の製造方法。

【請求項16】

請求項1に記載の半導体メモリ装置の製造方法であって、

第1の半導体基板にゲート絶縁膜を介して対向する主ゲートを形成する工程と、

前記主ゲートを覆って平坦化された第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に第2の半導体基板を貼り合わせる工程と、

前記第1の半導体基板を研磨して所定厚みの半導体層として調整した後、素子分離絶縁 膜を形成する工程と、

前記半導体層上に第2の絶縁膜を形成する工程と、

前記第2の絶縁膜に前記半導体層に達する開口を開けて、この開口を介して前記半導体 層と接続される中継電極を形成する工程と、

前記中継電極にゲート絶縁膜を介して対向する補助ゲートを形成する工程と、 前記補助ゲートをマスクとして前記半導体層に不純物をイオン注入してソース及びドレインを形成する工程と、

を有することを特徴とする半導体メモリ装置の製造方法。

【請求項17】

<u>請求項1に記載の半導体メモリ装置の製造方法であって、</u>

第1の半導体基板に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜に前記第1の半導体基板に達する開口を開けて、この開口を介して前 20 記第1の半導体基板に接続される中継電極を形成する工程と、

前記中継電極にゲート絶縁膜を介して対向する補助ゲートを形成する工程と、 前記補助ゲートを覆って平坦化された第2の絶縁膜を形成する工程と、

前記第2の絶縁膜上に第2の半導体基板を貼り合わせる工程と、 前記第1の半導体基板を研磨して所定厚みの半導体層として調整した後、素子分離絶縁

前記第一の午導体委員を研磨して所定序のの午導体層として調整した後、素子力確認調
膜を形成する工程と、

前記半導体層にゲート絶縁膜を介して対向する主ゲートを形成する工程と、

前記主ゲートをマスクとして前記半導体層に不純物をイオン注入してソース及びドレインを形成する工程と、

を有することを特徴とする半導体メモリ装置の製造方法。

【請求項18】

請求項1に記載の半導体メモリ装置の製造方法であって、

半導体基板上に絶縁膜により分離された状態で形成された半導体層を横方向に素子分離 された素子形成領域として区画する工程と、

前記素子形成領域の側面にゲート絶縁膜を介して対向する主ゲートを埋め込む工程と、 前記半導体層の上面にゲート絶縁膜を介して対向する補助ゲートを、前記主ゲートと電 気的に接続された状態で且つ前記主ゲートとは仕事関数が異なる材料によって形成する工 程と、

前記補助ゲートをマスクとして前記半導体層に不純物をイオン注入してソース、ドレインを形成する工程と、

40

30

10

を有することを特徴とする半導体メモリ装置の製造方法。

【請求項19】

請求項1に記載の半導体メモリ装置の製造方法であって、

第1の半導体基板の表面に第1の絶縁膜を介してゲート電極材料膜を形成する工程と、 前記ゲート電極材料膜上に第1のゲート絶縁膜を介して第2の半導体基板を接着する工 程と、

前記第2の半導体基板に素子分離絶縁膜を形成してストライプ状に連続する素子形成領 域を区画する工程と、

前記素子形成領域が区画された第2の半導体基板上に第2の絶縁膜を堆積し、これを前 記素子形成領域の長手方向と直交する方向に連続するダミーゲートとしてパターン形成す 50 る工程と、

前記ダミーゲートをマスクとして前記第2の半導体基板、第1のゲート絶縁膜、及びゲート電極材料膜を順次エッチングして、前記ゲート電極材料膜による補助ゲートを前記素 子形成領域の長手方向と直交する方向に連続するように形成する工程と、

前記ダミーゲートの間隙に前記第2の半導体基板の厚み方向の途中まで第3の絶縁膜を 埋め込む工程と、

前記ダミーゲートの間隙の前記第3の絶縁膜上に側面が前記第2の半導体基板に接する ように半導体層を形成する工程と、

前記ダミーゲートを除去して、露出した前記第2の半導体基板の表面に第2のゲート絶 縁膜を形成する工程と、

前記半導体層の間隙部に前記補助ゲートと並行して連続する主ゲートを埋め込む工程と、

前記半導体層に不純物をイオン注入して、ソース及びドレイン拡散層を形成する工程と、

前記ソース拡散層にコンタクトして前記主ゲート及び補助ゲートと並行して連続するソ ース配線を形成する工程と、

前記ソース配線を覆う層間絶縁膜を形成し、この層間絶縁膜上に前記ドレイン拡散層に コンタクトして前記主ゲート及び補助ゲートと交差する方向に連続するビット線を形成す る工程と、

を有することを特徴とする半導体メモリ装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、チャネルボディを記憶ノードとしてダイナミックにデータ記憶を行う半導体 メモリ装置に関する。

[0002]

【従来の技術】

大容量のRAMとして一般的に用いられているDRAMのメモリセルは1つのMOSトラ ンジスタと1つのキャパシタにより形成され、MOSトランジスタを選択スイッチとして キャパシタに電荷を蓄える。このセルキャパシタに蓄積された電荷をビット線の電荷と再 分配することにより、ビット線の電位の変動を見て、データの読み出しを行う。従って、 ビット線の初期電荷量に対してセルキャパシタの蓄積電荷量には下限が存在する。

【0003】

DRAMは、微細化に伴いビット線の寄生容量は低下してきたが、消費電力削減と微細化 に伴いセルへの書き込み電荷も低下してきているため、セルキャパシタの容量は減るわけ ではない。キャパシタの容量は面積と誘電体(キャパシタ絶縁膜)の誘電率に比例し、キ ャパシタ絶縁膜の膜厚に反比例する。キャパシタ絶縁膜の膜厚を薄くするとトンネル電流 が流れて絶縁性を維持できなくなるため、薄膜化には限界(2nm程度)があり、2乗に 比例して縮小される面積の分を打ち消すほどのシリコン酸化膜の誘電率より大きく構造的 に安定で、シリコンCMOSプロセスに合い、実使用において信頼性の高い誘電体膜を探 し、開発していくのは時間も費用もかかる。

【0004】

そのため、1980年代半ばから、DRAMのキャパシタには、スタックセル構造やトレンチセル構造等の3次元構造を用いるようになっている。これらのスタックセル構造、トレンチセル構造においても、平面的なサイズと3次元的な深さとの比が、最近では10を軽く超えるようになり、紙巻タバコ的形状を呈するようになり、トレンチセルの場合はシリコン基板に対するエッチング限界、スタックセルの場合はキャパシタ構造物の下方にあるものと上方にあるものとをコンタクトするコンタクト孔の開口とこれへの導体の充填、誘電体の均一な被覆性が問題となり、100nm未満のサイズのさらなる微細化に耐えられないといわれるようになってきている。

10

【 0 0 0 5 】

MOSのゲインを利用してキャパシタを縮小するという試みは古くからなされており、そ のタイプのセルをゲインセルと呼んでいる。読み出しMOSトランジスタのゲートあるい は、バックゲートの電位により、ドレイン電流は変化するため、ゲインセルは、ゲート電 極を蓄積ノードとするものと、チャンネルボディを蓄積ノードとするものに大きく2つに 分けることができる。読み出しMOSトランジスタのゲート電極を蓄積ノードとするもの は、古くは、Intel社が1kビットDRAMに使用した3トランジスタと1キャパシタか らなるものや、2トランジスタと1キャパシタからなるものがある。キャパシタについて は、積極的に形成するものと、寄生キャパシタを利用するものがある。いずれにせよ、こ れらのゲインセルは、素子数が2以上で、ゲート(ワード線)、ドレイン(ビット線)は 共通ではなく、書き込み用と読み出し用に分かれていたりして、結線数も多く、微細化に は不向きな面がある。

(6)

【 0 0 0 6 】

SOI基板を用いて、読み出し用MOS(センス用MOS)のチャンネルボディをストレージノードとして電荷を蓄え、バックゲートバイアス効果を利用するタイプのゲインセル も提案されている。例えば、次のような文献がある。

【0007】

(1) H.Wann and C.Hu, "A Capacitorless DRAM Cell on SOI Substrate," IEDM Digest of Technical Papers, pp.635-638,Dec.,1933

( 2 ) M.R. Tack,et.al,"The Multistable Charge Controlled Memory Effect in SOI MO 20 S Transistors at Low Temperatures," IEEE Transactions on Electron Devices,vol.n o.5,pp. 1371-1382 May 1990)

文献(1)は、ゲート電極は1つであり一見1トランジスタ構成に見えるが、実際はゲート下にPMOSトランジスタ領域とNMOSトランジスタ領域を持っており、単純な1トランジスタ構造と比べるとサイズは大きくなる。また、"1"を書く前には"0"を書く必要がある。書き込みスピードとしても、通常のSRAM,DRAMに比べて不利である。同一著者による特表平9-509284号公報には、"1"を書く前に"0"を書く必要のない動作例も示されているが、ゲート下にPMOSトランジスタ領域を持つことには変わりはない。

【 0 0 0 8 】

文献(2)は、ワード線を共有するセルに対して、"1"と"0"を同時に書くことがで きず、SOI基板を利用した消去動作が必要となる。書き込みスピードも通常のSRAM , DRAMに比べて不利である。

【 0 0 0 9 】

特開平 8 171768号公報にも、チャネルボディをストレージノードとして電荷を蓄 え、バックゲートバイアス効果を利用するタイプのゲインセルが示されている。これは、 ビット線に接続しない側のソース / ドレインがビット線方向かまたはワード線方向に分離 されている必要があり、セルサイズが大きい。また、"1"を書く前には"0"を書く必 要があり、書き込みスピードとしては、通常のSRAM,DRAMに比べて不利である。 【0010】

特開平8-213624号公報のものは、チャネルボディをストレージノードとして電荷 を蓄え、チャネルボディの電位により寄生バイポーラのコレクタ電流に差があることを利 用するタイプのゲインセルである。これも、"0"を書く前には"1"を書く必要があり 、書き込みスピードとしては、通常のSRAM,DRAMに比べて不利である。

[0011]

【発明が解決しようとする課題】

以上のように、新しいDRAMとして最近提案されているものは、特殊トランジスタ構造 を必要とするなど、構造が複雑であるか、或いは構造が比較的単純であっても制御性に難 点があり、高集積化と高性能化を図ることが難しい。

【0012】

10

30

この発明は、単純なトランジスタ構造を用いて、チャネルボディを記憶ノードとして電荷 を蓄え、そのチャネルボディの電位差によりデータを記憶すると共に、その電位差に応じ たバックゲートバイアス効果を利用してデータの弁別を行う半導体メモリ装置とその製造 方法を提供することを目的としている。

【0013】

【課題を解決するための手段】

本発明に係る半導体メモリ装置は、1ビットのメモリセルがフローティングの半導体層 に形成された一つのMISトランジスタにより構成され、前記MISトランジスタのソー ス、ドレイン間に配置されたチャネル形成のための主ゲートとは別に、前記半導体層の電 位を容量結合により制御するための補助ゲートが設けられ、前記主ゲートの電位の上昇及 び下降に同期して前記補助ゲートの電位も上昇及び下降し、前記MISトランジスタは、 前記半導体層を第1の電位に設定した第1データ状態と、前記半導体層を第2の電位に設 定した第2データ状態とを選択的に記憶することを特徴とする。

【0014】

この発明によれば、単純なトランジスタ構造を用いて、そのチャネルボディを記憶ノード として電荷を蓄え、その電荷量の差によりデータをダイナミックに記憶する半導体メモリ 装置が得られる。特に、主ゲートによるチャネル制御と同時に補助ゲートによりチャネル ボディの電位制御を行うことにより、"0"データと"1"データのボディ電位差を大き くして、読み出しマージンを大きいものとすることができる。またこれにより、ワード線 及びビット線の振幅を小さいものとすることができる。

[0015]

この発明において具体的に、第1データ状態は、MISトランジスタを5極管動作させ、 ドレイン接合近傍でインパクトイオン化を起こすことにより書き込まれ、第2データ状態 は、主ゲートからの容量結合により所定電位が与えられた半導体層とドレインとの間に順 方向電流を流すことにより書き込まれる。

[0016]

この発明における具体的なメモリセル構造としては、次のようなものが挙げられる。

[0017]

(1)半導体層が半導体基板に絶縁膜を介して形成されたものであって、主ゲートと補助 ゲートは、その半導体層の上下面に相対向して配置される構造。

[0018]

(2)補助ゲートが半導体層に接続された中継用電極に対向して、この中継用電極との間 でキャパシタを構成する構造。

【0019】

(3)半導体層が半導体基板に絶縁膜を介して形成されて素子形成領域毎に区画され、主 ゲートは半導体層の各素子形成領域の側面に対向して配置され、補助ゲートは半導体層の 上面に対向し且つ主ゲートと電気的に接続されて配置される構造。

[0020]

(4)半導体層が半導体基板上に形成された柱状半導体であり、この柱状半導体の上面に ドレインが、下部にソースが形成され、主ゲートと補助ゲートは柱状半導体の両側面に相 40 対向して配置される構造。

[0021]

この発明において、主ゲートと補助ゲートとは同じ材料を用いて形成することができる。 この場合、補助ゲートは、ボディのキャリア蓄積状態を最適に制御するために、主ゲート とは異なる電位をもって、主ゲートと同期的に駆動される。

【0022】

また主ゲートと補助ゲートを同じ電位で駆動する場合、例えば両者が電気的に接続された 状態で形成する場合には、両者に仕事関数の異なる材料を用いる。これにより、主ゲート によるチャネル形成の制御と、補助ゲートによるボディ電位制御を最適化することができ る。

50

10

20

[0023]

この発明による半導体メモリ装置はより具体的に、MISトランジスタが複数個マトリク ス配列され、第1の方向に並ぶMISトランジスタのドレインがビット線に、第2の方向 に並ぶMISトランジスタの主ゲート及び補助ゲートがそれぞれ第1のワード線及び第2 のワード線に、MISトランジスタのソースが固定電位線に接続されてメモリセルアレイ が構成される。

【0024】

そして、MISトランジスタがnチャネル型の場合には、データ書き込み時、固定電位線 を基準電位として、選択された第1のワード線に基準電位より高い第1の制御電位を与え、 非選択の第1のワード線に基準電位より低い第2の制御電位を与え、ビット線には第1 及び第2データ状態に応じてそれぞれ基準電位より高い第3の制御電位及び基準電位より 低い第4の制御電位を与え、第1のワード線と同時に選択される第2のワード線に第1の 制御電位以下の第5の制御電位を与え、非選択の第2のワード線に第2の制御電位以下の 第6の制御電位を与える。

【0025】

MISトランジスタがpチャネル型の場合には、データ書き込み時、固定電位線を基準電位として、選択された第1のワード線に基準電位より低い第1の制御電位を与え、非選択の第1のワード線に基準電位より高い第2の制御電位を与え、ビット線には第1及び第2 データ状態に応じてそれぞれ基準電位より低い第3の制御電位及び基準電位より高い第4 の制御電位を与え、第1のワード線と同時に選択される第2のワード線に第1の制御電位 以上の第5の制御電位を与え、非選択の第2のワード線に第2の制御電位以上の第6の制 御電位を与える。

20

30

10

[0026]

また、本発明に係る半導体メモリ装置は、1ビットのメモリセルがフローティングの半 導体層に形成された一つのMISトランジスタにより構成され、前記MISトランジスタ は、前記半導体層を第1の電位に設定した第1データ状態と、前記半導体層を第2の電位 に設定した第2データ状態とを選択的に記憶する半導体メモリ装置であって、第1の半導 体基板と、この第1の半導体基板の表面部に、底面及び側面が絶縁膜で覆われた状態で一 方向に連続するように形成された、前記MISトランジスタの補助ゲートと、この補助ゲ ートの表面に第1のゲート絶縁膜を介して接着された第2の半導体基板と、この第2の半 導体基板の表面に第2のゲート絶縁膜を介して前記補助ゲートと並行して連続するように 形成された、前記MISトランジスタの主ゲートであって、当該主ゲートの電位の上昇及 び下降に同期して前記補助ゲートの電位も上昇及び下降する、主ゲートと、前記第1の半 導体基板の前記主ゲート及び補助ゲートの間隙部に形成されたソース及びドレイン拡散層 と、前記ソース拡散層にコンタクトして前記主ゲート及び補助ゲートと並行して連続する ように配設されたソース配線と、このソース配線を覆う層間絶縁膜上に前記主ゲート及び 補助ゲートと交差して配設されて前記ドレイン拡散層にコンタクトするビット線とを備え たことを特徴とする。

[0027]

本発明に係る請求項1に記載の半導体メモリ装置の製造方法は、第1の半導体基板にゲ 40 ート絶縁膜を介して対向する補助ゲートを形成する工程と、前記補助ゲートを覆って平坦 化された絶縁膜を形成する工程と、前記絶縁膜上に第2の半導体基板を貼り合わせる工程 と、前記第1の半導体基板を研磨して所定厚みの半導体層として調整した後、素子分離絶 縁膜を形成する工程と、前記半導体層にゲート絶縁膜を介して対向する主ゲートを形成す る工程と、前記主ゲートをマスクとして前記半導体層に不純物をイオン注入してソース及 びドレインを形成する工程と、を有することを特徴とする。

【0028】

本発明に係る請求項1に記載の半導体メモリ装置の製造方法は、第1の半導体基板にゲート絶縁膜を介して対向する主ゲートを形成する工程と、前記主ゲートを覆って平坦化された第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に第2の半導体基板を貼り合わ

(8)

せる工程と、前記第1の半導体基板を研磨して所定厚みの半導体層として調整した後、素 子分離絶縁膜を形成する工程と、前記半導体層上に第2の絶縁膜を形成する工程と、前記 第2の絶縁膜に前記半導体層に達する開口を開けて、この開口を介して前記半導体層と接 続される中継電極を形成する工程と、前記中継電極にゲート絶縁膜を介して対向する補助 ゲートを形成する工程と、前記補助ゲートをマスクとして前記半導体層に不純物をイオン 注入してソース及びドレインを形成する工程と、を有することを特徴とする。 【0029】

(9)

-本発明に係る請求項1に記載の半導体メモリ装置の製造方法は、第1の半導体基板に第 1の絶録時を形成する工程と、前記第1の絶録時に前記第1の光道体其板に達する閉口を

1の絶縁膜を形成する工程と、前記第1の絶縁膜に前記第1の半導体基板に達する開口を 開けて、この開口を介して前記第1の半導体基板に接続される中継電極を形成する工程と 、前記中継電極にゲート絶縁膜を介して対向する補助ゲートを形成する工程と、前記補 助ゲートを覆って平坦化された第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に第 2の半導体基板を貼り合わせる工程と、前記第1の半導体基板を研磨して所定厚みの半 導体層として調整した後、素子分離絶縁膜を形成する工程と、前記半導体層にゲート絶縁 膜を介して対向する主ゲートを形成する工程と、前記主ゲートをマスクとして前記半導体 層に不純物をイオン注入してソース及びドレインを形成する工程と、を有することを特徴 とする。

【0030】

本発明に係る請求項1に記載の半導体メモリ装置の製造方法は、半導体基板上に絶縁膜 により分離された状態で形成された半導体層を横方向に素子分離された素子形成領域とし て区画する工程と、前記素子形成領域の側面にゲート絶縁膜を介して対向する主ゲートを 埋め込む工程と、前記半導体層の上面にゲート絶縁膜を介して対向する補助ゲートを、前 記主ゲートと電気的に接続された状態で且つ前記主ゲートとは仕事関数が異なる材料によ って形成する工程と、前記補助ゲートをマスクとして前記半導体層に不純物をイオン注入 してソース、ドレインを形成する工程と、を有することを特徴とする。 【0031】

本発明に係る請求項1に記載の半導体メモリ装置の製造方法は、第1の半導体基板の表 面に第1の絶縁膜を介してゲート電極材料膜を形成する工程と、前記ゲート電極材料膜上 に第1のゲート絶縁膜を介して第2の半導体基板を接着する工程と、前記第2の半導体基 板に素子分離絶縁膜を形成してストライプ状に連続する素子形成領域を区画する工程と、

前記素子形成領域が区画された第2の半導体基板上に第2の絶縁膜を堆積し、これを前 記素子形成領域の長手方向と直交する方向に連続するダミーゲートとしてパターン形成す る工程と、前記ダミーゲートをマスクとして前記第2の半導体基板、第1のゲート絶縁膜 、及びゲート電極材料膜を順次エッチングして、前記ゲート電極材料膜による補助ゲート を前記素子形成領域の長手方向と直交する方向に連続するように形成する工程と、前記ダ ミーゲートの間隙に前記第2の半導体基板の厚み方向の途中まで第3の絶縁膜を埋め込む 工程と、前記ダミーゲートの間隙の前記第3の絶縁膜上に側面が前記第2の半導体基板に 接するように半導体層を形成する工程と、前記ダミーゲートを除去して、露出した前記第 2の半導体基板の表面に第2のゲート絶縁膜を形成する工程と、前記半導体層の間隙部に 前記補助ゲートと並行して連続する主ゲートを埋め込む工程と、前記半導体層に不純物を イオン注入して、ソース及びドレイン拡散層を形成する工程と、前記ソース拡散層にコン タクトして前記主ゲート及び補助ゲートと並行して連続するソース配線を形成する工程と 、前記ソース配線を覆う層間絶縁膜を形成し、この層間絶縁膜上に前記ドレイン拡散層に コンタクトして前記主ゲート及び補助ゲートと交差する方向に連続するビット線を形成す る工程と、を有することを特徴とする。

【0032】

【発明の実施の形態】

以下、図面を参照して、この発明に関するいくつかの実施の形態を説明する。まず、具体 的な実施の形態を説明する前に、後述する実施の形態で用いられるメモリセルの基本原理 を説明する。 10

30

【0033】

図1は、DRAMの単位メモリセルの基本的な断面構造を示している。メモリセルMCは、SOI構造のnチャネルMISトランジスタにより構成されている。即ち、シリコン基板10上に絶縁膜としてシリコン酸化膜11が形成され、このシリコン酸化膜11上にp型シリコン層12が形成されたSOI基板が用いられている。このSOI基板のシリコン層12上に、ゲート酸化膜16を介してゲート電極13が形成され、ゲート電極13に自己整合されてn型ドレイン拡散層14とn型ソース拡散層15とが形成されている。

(10)

ドレイン拡散層14とソース拡散層15とは、底部のシリコン酸化膜11に達する深さに 形成されている。従って、p型シリコン層12からなるチャネルボディ領域は、チャネル 10 幅方向(図の紙面に直交する方向)の分離を酸化膜で行うとすれば、底面及びチャネル幅 方向の側面が他から絶縁分離され、チャネル長方向はpn接合分離されたフローティング 状態になる。

【0035】

このMISトランジスタからなるDRAMセルの動作原理は、トランジスタのチャネルボ ディ(他から絶縁分離されたp型シリコン層12)の多数キャリアであるホールの蓄積状 態を利用する。即ち、トランジスタを5極管領域で動作させることにより、ドレイン14 から大きな電流を流し、ドレイン14の近傍でインパクトイオン化を起こす。このインパ クトイオン化により生成される多数キャリアであるホールをp型シリコン層12に保持さ せ、そのホール蓄積状態を例えばデータ"1"とする。ドレイン14とp型シリコン層1 2の間のpn接合を順方向バイアスして、p型シリコン層12のホールをドレイン側に放 出させた状態をデータ"0"とする。

[0036]

データ"0", "1"は、チャネルボディの電位の差であり、MISトランジスタのしき い値電圧の差として記憶される。図2は、ゲートに与えられる駆動電位VWLとボディ電 位VBの関係を示している。図2に示すようにホール蓄積によりボディ電位VBの高いデ ータ"1"状態のしきい値電圧Vth1は、データ"0"状態のしきい値電圧Vth0よ り低い。ボディに多数キャリアであるホールを蓄積した"1"データ状態を保持するため には、ゲート13には負のバイアス電圧を印加することが必要になる。このデータ保持状 態は、逆データの書き込み動作(消去)を行わない限り、読み出し動作を行っても変わな い。即ち、キャパシタの電荷蓄積を利用する1トランジスタ/1キャパシタのDRAMと 異なり、非破壊読み出しが可能である。

[0037]

以上の基本的なDRAMセル構成においては、データ"0", "1"のしきい値電圧差を どれだけ大きくできるかが重要なポイントとなる。上記動作原理から明らかなように、ゲ ート13からの容量結合によりボディ電位を制御することで、データの書き込み特性及び 保持特性が決まる。しかし、ボディ電位に対してしきい値電圧はほぼ平方根で効いてくる ため、"0", "1"データの間の大きなしきい値電圧差を実現することは容易ではない 。しかも、上述した書き込み動作では、"0"書き込みのメモリセルMCは3極管動作し 、従ってチャネルが形成されるとゲート13とチャネルボディは容量結合しなくなり、ボ ディ電位の上昇ができなくなる。

【0038】

そこで以下の実施の形態においては、上記した基本メモリセル構造に対して、チャネル形 成に利用される主ゲート(第1のゲート)とは別に、MISトランジスタのボディに対し て容量結合してボディ電位を制御するための補助ゲート(第2のゲート)を設ける。そし て、第2のゲートを第1のゲートと同期して駆動することにより、より確実なデータ書き 込みを実現し、且つ、しきい値電圧差の大きいデータ"0", "1"の記憶を可能とする

【0039】

以下に具体的な実施の形態を説明する。

20

30

[0040]

[実施の形態1]

図3は、実施の形態1によるメモリセルMCの構造を、図1の基本構造と対応させて示している。図1と異なる点は、トランジスタのチャネル制御に利用されるフロントゲートである第1のゲート(G1)13とは別に、ボディ電位を制御するための第2のゲート(G2)20を設けている点である。第2のゲート20はこの実施の形態の場合、ゲート絶縁 膜19を介してシリコン層12の底面に容量結合するように対向するバックゲートとして、シリコン層12の下の酸化膜11に埋め込まれている。

(11)

[0041]

図4は、この様なメモリセルMCを複数、マトリクス配列したメモリセルアレイの等価回 10 路を示している。一方向に並ぶ複数のメモリセルMCの第1のゲート(G1)13は、第 1のワード線WL1に接続され、第2のゲート(G2)20は、第2のワード線WL2に 接続される。これらのワード線WL1,WL2と交差する方向に、メモリセルMCのドレ インが接続されるビット線BLが配設される。全メモリセルMCのソース15は固定電位 線(接地電位線VSS)に接続される。

【0042】

図5は、メモリセルアレイのレイアウトを示し、図6A、図6Bはそれぞれ図5のA-A ',B-B'線断面を示している。p型シリコン層12は、シリコン酸化膜21の埋め込 みにより、格子状にパターン形成される。即ちドレイン14を共有する二つのトランジス 夕の領域がワード線WL1,WL2の方向にシリコン酸化膜21により素子分離されて配 20 列される。或いはシリコン酸化膜21の埋め込みに代わって、シリコン層12をエッチン グすることにより、横方向の素子分離を行っても良い。第1のゲート13及び第2のゲー ト20は、一方向に連続的に形成されて、これらがワード線WL1及びWL2となる。ソ ース15は、ワード線WL1,WL2の方向に連続的に形成されて、これが固定電位線( 共通ソース線)となる。トランジスタ上は層間絶縁膜17で覆われこの上にビット線(B L)18が形成される。ビット線18は、二つのトランジスタで共有するドレイン14に コンタクトして、ワード線WL1,WL2と交差するように配設される。

【0043】

これにより、各トランジスタのチャネルボディであるシリコン層12は、底面及びチャネ ル幅方向の側面が酸化膜により互いに分離され、チャネル長方向にはpn接合により互い 30 に分離されて、フローティング状態に保たれる。

【0044】

そしてこのメモリセルアレイ構成では、ワード線WL1,WL2およびビット線BLを最 小加工寸法Fのピッチで形成したとして、単位セル面積は、図5に破線で示したように、 2F × 2F = 4F<sup>2</sup>となる。

[0045]

以上のように、一つのMISトランジスタを1ビットのメモリセルMCとして、ダイナミ ック記憶ができるメモリセルアレイが構成される。

[0046]

図7A及び図7Bは、データ書き込み時のワード線WL1,WL2及びビット線BLの電 40 圧波形を示している。対をなす第1のワード線WL1と第2のワード線WL2は同期して 駆動する。図7Aは、第1のゲート13と第2のゲート20が同じ材料である場合に、第 2のゲート20を第1のゲート13より低い電位で制御して、チャネルボディの第2のゲ ート20側に多数キャリア蓄積を可能とするものである。一方、図7Bは、第1のゲート 13と第2のゲート20に仕事関数の異なる電極材料を用いた場合に、両者に同じ電位を 与えて、チャネルボディの第2のゲート20側に多数キャリア蓄積を可能とするものであ る。

[0047]

図 7 A の場合、"1"データ書き込み時、選択された第1のワード線WL1に基準電位V SSより高い正の電位VWL1Hを与え、同時に選択された第2のワード線WL2にはそ 50 れより低い電位 VWL2H(図の例では基準電位 VSSより低い負電位)を与え、選択さ れたビット線 BLには、基準電位 VSSより高い正の電位 VBLHを与える。これにより 、選択されたメモリセルMCにおいて、5極管動作によるインパクトイオン化が生じ、ホ ールがチャネルボディに蓄積される。

[0048]

データ保持は、第1のワード線WL1に基準電位VSSより低い負の電位VWL1Lを与 え、第2のワード線WL2にはそれより更に低い電位VWL2Lを与える。これにより、 チャネルボディに過剰ホールを蓄積した状態である"1"データを保持する。

【0049】

- "0"データ書き込み時は、選択された第1及び第2のワード線WL1及びWL2にそれ 10 ぞれ"1"書き込み時と同様の電位VWL1H及びVWL2Hを与え、選択されたビット 線BLには基準電位VSSより低い負の電位VBLLを与える。これにより、選択された メモリセルMCにおいて、ドレイン接合が順バイアスになり、チャネルボディのホールが ドレイン14に排出されて、ボディ電位の低い状態である"0"データが書かれる。 【0050】
- 図7Bの場合、"1"データ書き込み時、選択された第1及び第2のワード線WL1及び WL2に基準電位VSSより高い正の電位VWLHを与え、選択ビット線BLには、基準 電位VSSより高い正の電位VBLHを与える。これにより、選択されたメモリセルMC において、5極管動作によるインパクトイオン化が生じ、ホールがボディに蓄積される。 【0051】

20

30

データ保持は、第1及び第2のワード線WL1及びWL2に基準電位VSSより低い負の 電位VWLLを与える。これにより、チャネルボディに過剰ホールを蓄積した状態である "1"データを保持する。

【0052】

"0"データ書き込み時は、選択された第1及び第2のワード線WL1及びWL2に"1 "書き込み時と同様の電位VWLHを与え、選択ビット線BLには基準電位VSSより低 い負の電位VBLLを与える。これにより、選択されたメモリセルMCでドレイン接合が 順バイアスになり、チャネルボディのホールがドレインに排出されて、ボディ電位の低い 状態である"0"データが書かれる。

[0053]

このように、二つのゲート13及び20に仕事関数の異なる材料を用いれば、第1のワード線WL1と第2のワード線WL2を、同じ電位で同期駆動して、チャネルボディへのホール蓄積を制御することができる。

【0054】

以上のようにこの実施の形態では、補助ゲート(第2のゲート)20を主ゲート(第1の ゲート)13と共に駆動することにより、しきい値電圧差の大きい"0","1"データ 書き込みができる。即ち、第2のゲート20をデータ保持状態では負電位にして、"1" データのホール蓄積状態を良好に保持しながら、データ書き込み時にその第2のゲート2 0の電位を上昇させることにより、容量結合によりボディ電位を上昇させて、データ書き 込みを確実にすることができる。"0"データ書き込みの場合に、第1のゲート13側に チャネルが形成されても、第2のゲート20の駆動によりボディ電位を上昇させることが できるから、確実な"0"データ書き込みが可能である。

[0055]

以上により、しきい値電圧差の大きい"0","1"データ記憶ができる。

[0056]

また、非選択の第1のワード線WL1の電位を下げることでデータ保持を行うが、このと き対をなす第2のワード線WL2の電位も下げてボディ電位を低く制御しているから、同 じビット線BLに接続された他のセルで"0"データ書き込みを行う場合に、"1"デー タを保持する非選択メモリセルMCでのデータ破壊が確実に防止される。更に、"1"書 き込みビット線BLに接続される非選択の"0"データセルでは、サーフェスブレークダ

ウンやGIDL (Gate Induced Drain Leakage)電流による データ破壊の懸念があるが、この実施の形態の場合、第2のワード線WL2によりボディ 電位を下げることで、これらの懸念も解消される。

[0057]

更に、"0"書き込み時、ビット線BLの電位を大きく下げると、ソース15からビット 線BLに電流が流れてしまうが、この実施の形態の場合、第2のゲート20によりボディ 電位を上昇せしめるため、ビット線BLの電位をそれほど下げる必要がない。このため、 例えば、ビット線BLの電位をソースの基準電位VSSと同じ程度にすることが可能であ り、ソース15からビット線BLに流れる電流を抑制することができる。

[0058]

またデータ読み出し時は、誤まって"1"書き込みにならないように、3極管動作させる ことが必要である。このため、ビット線BLの電位は"1"書き込み時より低いが、この ためドレイン14とチャネルボディとの間の空乏層の伸びは、"1"書き込み時より小さ く、従ってビット線BLとチャネルボディと間の容量結合が大きくなる。このことは、書 き込み時にチャネルボディに注入されたキャリアが容量再分配されて、ボディ電位の低下 の原因となる。この実施の形態においては、第2のゲート20による制御によって、チャ ネルボディの多数キャリア蓄積状態を良好に保持することができる。

[0059]

次に、この実施の形態におけるロウデコーダとワード線ドライバの具体的な回路構成の一 例を説明する。図7Cは、ロウデコーダの一例と、図7Bに示したワード線WL1、WL 2.の電圧波形を生成するためのワード線ドライバWDDV1の一例を示す図である。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 

20

40

50

10

この図7Cに示すように、ロウデコーダRDECは、NAND回路C10により構成され ており、ワード線ドライバWDDV1は、インバータ回路C11と、レベル変換回路C1 2と、レベル変換回路C13と、出力バッファ回路C14とにより構成されている。この 構成により、ロウデコーダRDECにより選択されたワード線ドライバWDDV1は、ハ イレベルの電位を、正の電位VCCより高い電位であるVWLHに変換して、ワード線W L1、WL2に供給する。

[0061]

より具体的には、NAND回路C10には、ロウアドレス信号RADDとワード線イネー 30 ブル信号WLENとが、入力される。選択されたワード線WL1、WL2に対応するワー ド線ドライバWDDV1には、すべてハイレベルのロウアドレス信号RADDと、ハイレ ベルのワード線イネーブル信号WLENが入力される。したがって、選択されたワード線 WL1、WL2に対応するワード線ドライバWDDV1のNAND回路C10の出力は、 ローレベル、つまり基準電位VSSになる。NAND回路C10の出力は、インバータ回 路C11に入力される。

[0062]

このインバータ回路C11は、入力された信号を反転して出力する。したがって、選択さ れたワード線ドライバWDDV1においては、インバータ回路C11の出力はハイレベル 、つまり正の電位VCCになる。このインバータ回路C11の出力は、レベル変換回路C 12とレベル変換回路C13とに入力される。また、レベル変換回路C12とレベル変換 回路C13には、NAND回路C10の出力も、入力される。

[0063]

このレベル変換回路C12及びレベル変換回路C13の出力は、出力バッファ回路C14 に入力される。レベル変換回路C12と出力バッファ回路C14とにより、インバータ回 路C11のハイレベル出力電位であるVCCの出力を、VCCよりも高い正の電位である VWLHに変換して、ワード線WL1、WL2に供給する。また、レベル変換回路C13 と出力バッファ回路C14とにより、インバータ回路C11のローレベル出力電位である VSSの出力を、VSSよりも低い電位であるVWLLにして供給する。 [0064]

この実施の形態においては、レベル変換回路C12は、p型MOSトランジスタPM10 、PM11と、n型MOSトランジスタNM10、NM11とを、備えて構成されている 。p型MOSトランジスタPM10、PM11のソース端子は、それぞれ、電位VWLH の供給線に接続されており、そのドレイン端子は、それぞれ、n型MOSトランジスタN M10、NM11のドレイン端子に接続されている。また、p型MOSトランジスタPM 10のゲート端子は、p型MOSトランジスタPM11とn型MOSトランジスタNM1 1の間のノードに接続されており、p型MOSトランジスタPM11のゲート端子は、p 型MOSトランジスタPM10とn型MOSトランジスタNM10の間のノードに接続さ れている。

【0065】

10

n型MOSトランジスタNM10のゲート端子には、インバータ回路C11の出力が入力 され、n型MOSトランジスタNM11のゲート端子には、NAND回路C10の出力が 入力される。これらn型MOSトランジスタNM10、NM11のソース端子は、ぞれぞ れ、電位VSSの供給線に接続されている。

【0066】

ー方、レベル変換回路C13は、p型MOSトランジスタPM12、PM13と、n型M OSトランジスタNM12、NM13とを、備えて構成されている。p型MOSトランジ スタPM12、PM13のソース端子は、それぞれ、電位VCCの供給線に接続されてお り、そのドレイン端子は、それぞれ、n型MOSトランジスタNM12、NM13のドレ イン端子に接続されている。また、p型MOSトランジスタPM12のゲート端子には、 インバータ回路C11の出力が入力され、p型MOSトランジスタPM13のゲート端子 には、NAND回路C10の出力が入力される。

20

【0067】

n型MOSトランジスタNM12のゲート端子は、p型MOSトランジスタPM13とn 型MOSトランジスタNM13との間のノードに接続されており、n型MOSトランジス タNM13のゲート端子は、p型MOSトランジスタPM12とn型MOSトランジスタ NM12との間のノードに接続されている。また、これらn型MOSトランジスタNM1 2、NM13のソース端子は、ぞれぞれ、電位VWLLの供給線に接続されている。 【0068】

出力バッファ回路C14は、p型MOSトランジスタPM14、PM15と、n型MOS 30 トランジスタNM14、NM15とを、直列的に接続することにより、構成されている。 【0069】

p型MOSトランジスタPM14のソース端子は、電位VWLHの供給線に接続されてお り、そのゲート端子は、レベル変換回路C12におけるp型MOSトランジスタPM11 のゲート端子に接続されている。p型MOSトランジスタPM14のドレイン端子は、p 型MOSトランジスタPM15のソース端子に接続されている。このp型MOSトランジ スタPM15のゲート端子には、電位VSSが入力されている。このため、p型MOSト ランジスタPM15は、ノーマリーオンのMOSトランジスタとなる。また、p型MOS トランジスタPM15のドレイン端子は、n型MOSトランジスタNM14のドレイン端 子に接続されている。これらp型MOSトランジスタPM15とn型MOSトランジスタ NM14との間のノードから、ワード線WL1、WL2を駆動するための電圧が出力され る。

[0070]

n型MOSトランジスタNM14のゲート端子には、電位VCCが供給されている。このため、n型MOSトランジスタNM14は、ノーマリーオンのMOSトランジスタとなる。n型MOSトランジスタNM14のソース端子は、n型MOSトランジスタNM15の ドレイン端子に接続されている。このn型MOSトランジスタNM15のゲート端子は、レベル変換回路C13におけるn型MOSトランジスタNM13のゲート端子に接続されている。また、n型MOSトランジスタNM15のソース端子は、電位VWLLの供給線に接続されている。

【0071】

以上のような構成のロウデコーダ R D E C とワード線ドライバW D D V 1 を用いて、図 7 B に示す電位 V W L H、 V W L L を生成し、ワード線 W L 1、 W L 2 に供給する。なお、 図 7 C においては、各 M O S トランジスタでバックゲート接続がなされているが、これは 必ずしも必要なものではない。

(15)

【0072】

なお、このワード線ドライバWDDV1の出力バッファ回路C14は、ノーマリーオンの MOSトランジスタPM15、NM14を備えているが、これは、MOSトランジスタP M14、NM15に、直接、電位VWLHと電位VWLLの電位差が印加しないようにす るためである。すなわち、ノーマリーオンのMOSトランジスタPM15、NM14によ リ、そのしきい値落ちをする分の電圧だけ、電位差が減少する。したがって、直接この電 位差が、MOSトランジスタPM14、PM15に印加されてもよいのであれば、MOS トランジスタPM15、NM14は、図7Dに示すように、省略することも可能である。 【0073】

これら図7 C又は図7 Dに示したロウデコーダRDECとワード線ドライバWDDV1と を、メモリセルアレイMCAに配置したレイアウト図を、図7 Eに示す。この図7 Eに示 すように、ワード線ドライバWDDV1のレイアウトピッチが、ワード線WL1、WL2 の配線ピッチと一致する場合は、メモリセルアレイMCAの片側に、ロウデコーダRDE Cとワード線ドライバWDDV1とを配置することができる。

[0074]

これに対して、ワード線ドライバWDDV1のレイアウト面積が大きくなり、ワード線ド ライバWDDV1のレイアウトピッチを、ワード線WL1、WL2の配線ピッチに一致さ せることができない場合、図7Fに示すようなレイアウトが考えられる。すなわち、メモ リセルアレイMCAの両側にロウデコーダRDECとワード線ドライバWDDV1とを配 置し、例えば、メモリセルアレイMCAの左側のロウデコーダRDECとワード線ドライ バWDDV1で、奇数番目のワード線WL1、WL2のデコードと駆動を行い、メモリセ ルアレイMCAの右側のロウデコーダRDECとワード線ドライバWDDV1で、偶数番 目のワード線WL1、WL2のデコードと駆動を行うようにする。

【0075】

次に、図7Aに対応するロウデータとワード線ドライバの回路構成を説明する。図7Gは 30 、ロウデコーダの一例と、図7Aに示したワード線WL1、WL2の電圧波形を生成する ためのワード線ドライバWDDV2の一例を示す図である。

【0076】

この図7Gに示すように、ロウデコーダRDECは、NAND回路C10により構成され ており、ワード線ドライバWDDV2は、インバータ回路C11と、レベル変換回路C2 2と、レベル変換回路C23と、出力バッファ回路C24と、レベル変換回路C25と、 出力バッファ回路C26とにより構成されている。ここでの電圧の高低関係は、図7Aの 例に従って、VWL1H>VSS>VWL2H>VWL1L>VWL2Lである。

【 0 0 7 7 】

図7Cと異なる点のみ説明すると、レベル変換回路C22は基本的に図7Cのレベル変換 40 回路C12と同様の構成であり、p型MOSトランジスタPM20、PM21と、n型M OSトランジスタNM20、NM21とを備えている。但し、p型MOSトランジスタP M20、PM21のソース端子は、電位VWL1Hの供給線に接続されている。 【0078】

レベル変換回路 C 2 3 も、基本的に図 7 C のレベル変換回路 C 1 3 と同様の構成であり、 p型MOSトランジスタPM 2 2 、 PM 2 3 と、 n型MOSトランジスタNM 2 2 、 NM 2 3 とを備えている。但し、 n型MOSトランジスタNM 2 2 、 NM 2 3 のソース端子は 、電位 VWL 1 L の供給線に接続されている。

【 0 0 7 9 】

出力バッファ回路C24も、基本的に図7Cの出力バッファ回路C14と同様の構成であ 50

り、直列的に接続された p 型 M O S トランジスタ P M 2 4 、 P M 2 5 と、 n 型 M O S トラ ンジスタ N M 2 4 、 N M 2 5 とを備えている。但し、 p 型 M O S トランジスタ P M 2 4 の ソース端子は、電位 V W L 1 H の供給線に接続されており、 n 型 M O S トランジスタ N M 2 5 の ソース端子は、電位 V W L 1 L の供給線に接続されている。

【 0 0 8 0 】

これに加えて、図7Gのワード線ドライバWDDV2は、レベル変換回路C25と出力バッファ回路C26とを備えている。レベル変換回路C25の構成はレベル変換回路C23の構成と同様であり、p型MOSトランジスタPM26、PM27と、n型MOSトランジスタNM26、NM27とを備えている。但し、n型MOSトランジスタNM26、NM27のソース端子は、電位VWL2Lの供給線に接続されている。

【0081】

出力バッファ回路C26は、出力バッファ回路C24と同様の構成であるが、 p型MOS トランジスタPM28とn型MOSトランジスタNM28の2つのMOSトランジスタに より構成されている。そして、 p型MOSトランジスタPM28のソース端子は、電位V WL2Hの供給線に接続されており、 n型MOSトランジスタNM28のソース端子は、 電位VWL2Lの供給線に接続されている。

【0082】

[0083]

ノーマリーオンのMOSトランジスタが挿入されていないのは、図7Aからも分かるよう に、電位VWL2Hと電位VWL2Lとの電位差はそれほど大きくないので、この電位差 が直接MOSトランジスタPM28、NM28に印加されても、問題が生じないからであ る。

20

10

この構成から分かるように、出力バッファ回路C24の出力は、電位VWL1Hと電位VWL1Lとの間で振幅し、これにより、第1のワード線WL1が駆動される。また、出力バッファ回路C26の出力は、電位VWL2Hと電位VWL2Lとの間で、出力バッファ回路C24の出力と同期して振幅し、これにより、第2のワード線WL2が駆動される。 なお、図7Gにおいては、各MOSトランジスタでバックゲート接続がなされているが、これは必ずしも必要なものではない。

[0084]

また、図7Dに示したワード線ドライバWDDV1と同様に、図7Hに示すようにワード 30 線ドライバWDDV2においても、p型MOSトランジスタPM25とn型MOSトラン ジスタNM24とを、省くことも可能である。

[0085]

これら図7G又は図7Hに示したロウデコーダRDECとワード線ドライバWDDV2と を、メモリセルアレイMCAに配置したレイアウト図を、図7Iに示す。図7G及び図7 Hに示したワード線ドライバWDDV2においては、第1のワード線WL1と第2のワー ド線WL2を異なる電位で同期的に駆動する関係上、そのレイアウト面積が図7C及び図 7Dに示したワード線ドライバWDDV1よりも大きくなってしまう。したがって、ワー ド線WL1、WL2の配線ピッチに、ワード線ドライバWDDV2のレイアウトピッチを 一致させることは困難であると考えられる。このため、図7Iに示したレイアウトにおい ては、メモリセルアレイMCAの両側に、ロウデコーダRDECとワード線ドライバWD DV2とを配置している。すなわち、メモリセルアレイMCAの左側のロウデコーダRD ECとワード線ドライバWDDV2で、奇数番目のワード線WL1、WL2のデコードと 駆動を行い、メモリセルアレイMCAの右側のロウデコーダRDECとワード線ドライバ WDDV2で、偶数番目のワード線WL1、WL2のデコードと駆動を行う。 【0086】

また、図7Jに示すように、例えば、第1のワード線WL1用のワード線ドライバWDD V3を、メモリセルアレイMCAの左側に配置し、第2のワード線WL2のワード線ドラ イバWDDV4を、メモリセルアレイMCAの右側に配置するようにしてもよい。このよ うに配置することにより、電源配線の引き回しを楽にすることができる。すなわち、第1

(16)

のワード線WL1用のワード線ドライバWDDV3のあるメモリセルアレイMCAの左側 にのみ、電位VWL1Hと電位VWL1Lの電位供給線を配線し、第2のワード線WL2 用のワード線ドライバWDDV4のあるメモリセルアレイMCAの右側にのみ、電位VW L2Hと電位VWL2Lの電位供給線を配線すればよい。

【 0 0 8 7 】

但し、このレイアウトの場合、ワード線ドライバWDDV3とワード線ドライバWDDV 4の双方に、個別にロウデコーダRDECが必要になる。そのようなワード線ドライバW DDV3の例を図7Kに示し、ワード線ドライバWDDV4の例を図7Lに示す。

【 0 0 8 8 】

図7 K に示すように、第1のワード線WL1用のワード線ドライバWDDV3は、インバ 10 ータ回路C11を介してロウデコーダRDECに接続されたレベル変換回路C22と、直 接ロウデコーダRDECに接続されたレベル変換回路C23と、出力バッファ回路C24 とを備えている。これらの構成は上述した図7Gのワード線ドライバWDDV2と同様で ある。

[0089]

一方、図7Lに示すように、第2のワード線WL2用のワード線ドライバWDDV4は、 ロウデコーダRDECと、インバータ回路C11と、レベル変換回路C25と、出力バッ ファ回路C26とを備えて構成されている。レベル変換回路C25と出力バッファ回路C 26の構成は、上述した図7Gのワード線ドライバWDDV2と同様である。但し、ワー ド線ドライバWDDV4はメモリセルアレイMCAの右側に設けられているため、ロウデ コーダRDECをワード線ドライバWDDV3と共用することができないため、独自にロ ウデコーダRDECとインバータ回路C11とを設けている。

20

30

40

[0090]

ワード線ドライバWDDV3のロウデコーダRDECと、WDD4のロウデコーダRDE Cとには、ロウアドレス信号RADDとWLENとが同期して入力されるので、結果的に 、異なる電圧振幅で同期したワード線駆動電位が出力される。

【0091】

なお、図7K及び図7Lにおいては、各MOSトランジスタでバックゲート接続がなされ ているが、これは必ずしも必要なものではない。また、図7Kに示したワード線ドライバ WDDV3においても、図7Mに示すように、p型MOSトランジスタPM25とn型M OSトランジスタNM24とを、省くことも可能である。

【0092】

図7Nは、上述したメモリセルアレイMCAとロウデコーダRDECとワード線ドライバ WDDVとを有するメモリチップMCPの全体レイアウトの一例を示す図である。この図 7Nに示すように、低電圧側の供給電圧であるVSSと、高電圧側の供給電圧であるVC Cとが入力される。この電位VSSと電位VCCは、昇圧回路群とそれらのドライバから なる回路BSTに供給され、このメモリチップMCPで必要となる各種の電圧が生成され る。ここでは、図7Bの電圧波形に対応して、4種類の電位VWLH、VWLL、VBL H、VBLLとを生成する例を示している。図7Aの電圧波形を用いるメモリセルアレイ MCAを用いる場合は、6種類の電位VWL1H、VWL1L、VWL2L 、VBLH、VBLLを生成することとなる。この回路BSTで生成された各種の電位は 、電位供給線により必要な回路に供給される。特に、この図に示した4種類の電位は、上 述したように、ロウデコーダRDECとワード線ドライバWDDVとに供給される。 【0093】

また、このメモリチップMCPには、メモリチップMCPに対してデータ書き込み、デー タ読み出しを行うメモリセルを特定するためのアドレスが入力される。このアドレスは、 アドレスレシーバADRVに入力され、ロウアドレス信号とカラムアドレス信号に分離さ れる。そして、ロウアドレス信号は、ロウアドレスデコーダRDECに供給され、カラム アドレス信号は、カラムアドレスデコーダCDECに供給される。 【0094】

データI/O端子からは、データの入出力が行われる。すなわち、メモリセルアレイMC Aに書き込むデータは、このデータI/O端子から入力され、入力レシーバINRVに入 力される。そして、データドライバDTDVを介して、カラム選択ゲートCSGに供給さ れ、メモリセルアレイMCAに対するデータ書き込みが行われる。 [0095]一方、メモリセルアレイMCAから読み出された信号は、カラム選択ゲートCSGからセ ンスアンプSAに出力され、このセンスアンプSAでデータの検出が行われる。検出され たデータは、出力ドライバOTDVを介して、データI/O端子から出力される。 [0096]また、このメモリチップMCPには、各種の制御信号が入力される制御信号レシーバCS 10 R V を有している。この制御信号レシーバCSRVは、このメモリチップMCPの外部か ら入力された制御信号に基づいて、内部で必要な各種の制御信号を生成し、出力する。 [0097]なお、この図7NのメモリチップMCPにおいては、メモリセルアレイMCAの両側にロ ウデコーダRDECとワード線ドライバWDDVとを設ける場合のレイアウトを例示した が、上述したように、メモリセルアレイMCAの片側にのみロウデコーダRDECとワー ド線ドライバWDDVとを設ける場合もある。 [0098]なお、これまで説明したワード線ドライバWDDV1、WDDV2、WDDV3、WDD V4の構成や、メモリチップMCPの構成は、以下に説明する各実施の形態でも、それぞ 20 れ適用することが可能である。 [0099][実施の形態2] 図8は、実施の形態2によるDRAMセル構造を、図3に対応させて示している。この実 施の形態では、第1のゲート(G1)13がシリコン層12の下の埋め込み酸化膜11内 に埋め込まれている。第2のゲート(G2)20は、シリコン層12の上方に配置される が、直接的にはシリコン層12に対向しない。即ち、シリコン層12と第2のゲート20 との間には、シリコン層12に接続される中継電極25が設けられている。そして、第2 のゲート20は、絶縁膜26を介して、中継電極25に対向しており、これによりキャパ シタを構成している。 30 [0100]この実施の形態の場合も、第2のゲート20がシリコン層12に対して容量結合による電 位制御を行うことは、先の実施の形態と同様である。そして、メモリセルMCの第1のゲ ート13,第2のゲート20はそれぞれ第1,第2のワード線WL1,WL2に接続され 、ドレイン14はビット線BLに接続されて、図4のようなメモリセルアレイを構成する [0101]この実施の形態によっても、先の実施の形態と同様の効果が得られる。また、第1のゲー ト20は、チャネルボディに対して直接対向させず、中継電極25との間でキャパシタを

(18)

構成するようにしているので、中継電極25の面積を実際のチャネルボディ領域の面積よ 4 り大きくすることで、より大きな容量結合を与えることが可能になる。

【0102】

[実施の形態3]

図9は、実施の形態3によるDRAMセル構造を、図3に対応させて示している。この実施の形態では、第1のゲート13が、図3と同様に、シリコン層12の上面に対向するように形成され、第2のゲート20が図8と同様のキャパシタ構造を形成するように、シリコン層12の下に、酸化膜11に埋め込まれて作られている。 【0103】

この実施の形態によっても、先の実施の形態と同様の効果が得られる。また実施の形態2 と同様の理由で、第2のゲート20のチャネルボディに対する容量結合を大きくすること 50 ができる。

【0104】

[実施の形態4]

図10Aは、実施の形態4によるDRAMセルアレイのレイアウトを示し、図10BはそのA-A'線断面を示しており、図10CはそのB-B'線断面を示している。

【0105】

この実施の形態の場合、図10Bに示すように、シリコン層12の上面に対向するように 第2のゲート(G2)20が形成され、図10A及び図10Cに示すように、シリコン層 12の両側面に対向するように、第1のゲート(G1)13が形成されている。即ちシリ コン層12の側面をチャネルとするMISトランジスタが構成されている。このことから 分かるように、この実施の形態においては、シリコン層の両側面にチャネルが形成される 。図10Aに示すように、第1のゲート13は、ビット線BLの方向には各メモリセルM C毎に不連続に配置される。そして、第2のゲート20が、これら第1のゲート13を共 通接続してワード線WLとして連続的に形成される。従って、第1及び第2のゲート13 及び20は同電位で制御されることになる。

【0106】

層間絶縁膜17は、第1層17aと第2層17bの二層構造であり、第1層17a上に、 ソース15を共通接続する固定電位線23が配設され、第2層17b上にビット線18が 配設される。

【0107】

この実施の形態の場合、第1のゲート13によるシリコン層12の側面にチャネルが形成 されるときに同時に、第2のゲート20の直下にチャネルが形成されることを避けて、第 2のゲート20によりその直下のボディの電位制御ができるようにすることが必要である 。このため、第1のゲート13と第2のゲート20には仕事関数が異なる材料が用いられ る。例えば、この実施の形態のようにメモリセルMCがnチャネルMISトランジスタの 場合であれば、第1のゲート13には、n型ポリシリコンを用い、第2のゲート20には 、シリコン層12をp型ボディとして蓄積状態を保持できるように、n型ポリシリコンよ り仕事関数の大きいp型ポリシリコン或いはプラチナ等の金属を用いる。また、第2のゲ ート20の下のゲート絶縁膜(キャパシタ絶縁膜)19には例えばシリコン窒化膜を用い る。

[0108]

メモリセルが p チャネルの場合であれば、第1のゲート13として p 型ポリシリコンを用い、第2のゲート20として例えばハフニウム等の金属を用いればよい。

[0109]

この実施の形態によっても、先の実施の形態と同様の効果が得られる。

[0110]

「実施の形態51

図11は、実施の形態5によるDRAMセルの断面構造を示している。この実施の形態で は、SOI基板ではなく、シリコン基板10上に形成されたp型柱状シリコン部30に縦 型MISトランジスタを構成している。即ち、柱状シリコン部30の上部にn型ドレイン 14が形成され、底部にn型ソース15が形成されている。また、柱状シリコン部30の 両側面に相対向するように第1のゲート(G1)13と第2のゲート(G2)20が形成 されている。従って、SOI基板ではないが、柱状シリコン部30をフローティングのチ ャネルボディとする縦型MISトランジスタによりメモリセルMCが構成される。 【0111】 この縦型MISトランジスタ構造は、SGT(Surrounding Gate Tr

ansistor)として知られている。

**[**0 1 1 2 **]** 

この実施の形態によっても、先の実施の形態と同様の効果が得られる。

【0113】

10

20

次に、上記各実施の形態対応の製造工程を説明する。

[0114]

[実施の形態1対応の製造工程]

図12~図18は、図3に示す実施の形態1対応のDRAMセルの製造工程を示している。この実施の形態では、二つのゲート13,20をシリコン層の上下に配置するために、2枚のシリコン基板を用いる。図12に示すように、第1のシリコン基板101には、セルアレイ領域の外側に合わせマークとして、溝102を加工する。そして図13に示すように、溝102に酸化膜103を埋め込む。溝102の深さは、後にシリコン基板101を削って厚み調整されるSOI層より深くする。より具体的には、後述するように、このシリコン基板101は図3のシリコン層12となるため、このシリコン層12の厚さよりも深くなるように、溝102を形成する。

【0115】

この後、図14に示すように、シリコン基板101上に、ゲート絶縁膜19を介して第2 のゲート20(G2)をワード線WL2として連続するようにパターン形成する。第2の ゲート20を形成した面は、シリコン酸化膜106等の絶縁膜で覆って平坦化する。平坦 化には、CMP(Chemical Mechanical Polishing)を用 いる。その後、図15に示すように、平坦化したシリコン酸化膜106の面に第2のシリ コン基板201を貼り合わせる。

[0116]

この後、図16に示すように、第1のシリコン基板101を予定しているSOI層の厚み 20 になるまで研磨する。このように研磨されたシリコン基板101が図3のシリコン層12 となる。このとき、先に埋め込んだシリコン酸化膜103が突出すため、次の第1のゲー ト13を形成する工程で、これを既に形成された第2のゲート20に位置合わせするため のマークとして利用することができる。

【 0 1 1 7 】

即ち、図17に示すように、シリコン基板101に横方向の素子分離を行う素子分離酸化 膜115をSTI法により埋め込み、その後ゲート絶縁膜16を介して第1のゲート(G 1)13をワード線WL1として連続するようにパターン形成する。素子分離絶縁膜11 5は、図ではビット線方向についてのみ示しているが、ワード線方向にも所定間隔で形成 して、各メモリセルMC領域毎に他から分離されたシリコン層12を形成する。更にイオ ン注入を行ってドレイン14及びソース15を形成する。そして、図18に示すように、 層間絶縁膜17を形成し、この上にビット線18を形成する。

30

10

[0118]

[実施の形態2対応の製造工程]

図19~図26は、図8に示す実施の形態2対応のDRAMセルの製造工程を示している。この実施の形態でも、二つのゲート13,20をシリコン層の上下に配置するために、2枚のシリコン基板を用いる。図19に示すように、第1のシリコン基板101には、セルアレイ領域の外側に合わせマークとして、溝102を加工する。そして図20に示すように、溝102に酸化膜103を埋め込む。溝102の深さは、後にシリコン基板101 を削って厚み調整されるSOI層より深くする。より具体的には、後述するように、このシリコン基板101は図8のシリコン層12となるため、このシリコン層12の厚さよりも深くなるように、溝102を形成する。

[0119]

この後、図21に示すように、シリコン基板101上に、ゲート絶縁膜16を介して第1 のゲート13(G1)をワード線WL1として連続するようにパターン形成する。第1の ゲート13を形成した面は、シリコン酸化膜106等の絶縁膜で覆って平坦化する。平坦 化には、CMP(Chemical Mechanical Polishing)を用 いる。その後、図22に示すように、平坦化したシリコン酸化膜106の面に第2のシリ コン基板201を貼り合わせる。

[0120]

この後、図23に示すように、第1のシリコン基板101を予定しているSOI層の厚み になるまで研磨する。このように研磨されたシリコン基板101が図8のシリコン層12 となる。このとき、先に埋め込んだシリコン酸化膜103が突出すため、次の第2のゲー ト20を形成する工程で、これを既に形成された第1のゲート13に位置合わせするため のマークとして利用することができる。

(21)

[0121]

厚み調整されたシリコン基板101には、図24に示すように、素子分離酸化膜115を 埋め込んだ後、シリコン酸化膜203を堆積し、トランジスタのチャネルボディに対応す る位置に開口204を開ける。素子分離絶縁膜115は、図ではビット線方向についての み示しているが、ワード線方向にも所定間隔で形成して、各メモリセルMC領域毎に他か ら分離されたシリコン層12を形成する。そして、図25に示すように、開口を介してチ ャネルボディに接続される中継電極25を形成し、この上にキャパシタ絶縁膜26を介し て第2のゲート20(G2)を形成する。中継電極25と第2のゲート20とは、キャパ シタ絶縁膜26を挟んで連続的に成膜した後、これらを一体にワード線WL2としてパタ ーニングすればよい。そして、第2のゲート20をマスクとして、シリコン酸化膜203 上からシリコン層12にイオン注入を行って、ドレイン14及びソース15を形成する。 その後、図26に示すように、層間絶縁膜17を形成し、この上にビット線18を形成す る。

[0122]

[実施の形態3対応の製造工程]

図 2 7 ~ 図 3 3 は、図 9 に示す実施の形態 3 対応の D R A M セルの製造工程を示している 。この実施の形態でも、二つのゲート13,20をシリコン層の上下に配置するために、 2枚のシリコン基板を用いる。図27に示すように、第1のシリコン基板101には、セ ルアレイ領域の外側に合わせマークとして、溝102を加工する。そして図28に示すよ うに、溝102に酸化膜103を埋め込む。溝102の深さは、後にシリコン基板101 を削って厚み調整されるSOI層より深くする。より具体的には、後述するように、この シリコン基板101は図9のシリコン層12となるため、このシリコン層12の厚さより も深くなるように、溝102を形成する。

[0123]

この後、図29に示すように、シリコン酸化膜209を堆積し、トランジスタのチャネル 30 ボディに対応する位置に開口209aを形成する。そして、この開口209aを介してチ ャネルボディに接続される中継電極25を形成し、この上にキャパシタ絶縁膜26を介し て第2のゲート20(G2)を形成する。中継電極25と第2のゲート20とは、キャパ シタ絶縁膜26を挟んで連続的に成膜した後、一体にワード線WL2としてパターニング すればよい。

[0124]

第2のゲート20を形成した面は、シリコン酸化膜210等の絶縁膜で覆って平坦化する 。平坦化には、CMP(Chemical Mechanical Polishing )を用いる。その後、図30に示すように、平坦化したシリコン酸化膜210の面に第2 のシリコン基板201を貼り合わせる。

**[**0125**]** 

この後、図31に示すように、第1のシリコン基板101を予定しているSOI層の厚み になるまで研磨する。このように研磨されたシリコン基板101が図9のシリコン層12 となる。このとき、先に埋め込んだシリコン酸化膜103が突出すため、次の第1のゲー ト13を形成する工程で、これを既に形成された第2のゲート20に位置合わせするため のマークとして利用することができる。

[0126]

**厚み調整されたシリコン基板101には、図32に示すように、素子分離酸化膜115を** 埋め込んだ後、ゲート絶縁膜16を介して第1のゲート13(G1)をワード線WL1と して連続するようにパターン形成する。素子分離絶縁膜115は、図ではビット線方向に 10

20

ついてのみ示しているが、ワード線方向にも所定間隔で形成して、各メモリセルMC領域 毎に他から分離されたシリコン層12を形成する。更にイオン注入により、ドレイン14 及びソース15を形成する。その後、図33に示すように、層間絶縁膜17を形成し、こ の上にビット線18を形成する。

【0127】

[実施の形態4対応の製造工程]

図34A及び図34B~図38A及び図38Bは、図10A乃至図10Cに示した実施の 形態4対応のセルアレイの製造工程を、図10B及び図10Cの断面に対応させて示して いる。

[0128]

10

40

図34A及び図34Bに示すように、シリコン基板10上に酸化膜11を形成し、この酸 化膜11上に所定の厚さのp型シリコン層12を形成する。このシリコン層12上に、キ ャパシタ絶縁膜として、例えばシリコン窒化膜19とシリコン酸化膜301とからなる、 積層膜を形成する。続いて、この積層膜のシリコン酸化膜301をワード線方向に連続す るストライプパターンに形成し、これをマスクとしてシリコン窒化膜19及びシリコン層 12を酸化膜11に達するようにエッチングして、素子分離絶縁膜302を埋め込む。こ れによりシリコン層12は、ビット線の方向に連続する複数のストライプパターンの素子 形成領域として区画される。

【0129】

続いて、図35A及び図35Bに示すように、第1のゲート13を埋め込むべき領域のシ 20 リコン酸化膜301と302とシリコン窒化膜19をエッチングして、p型シリコン層1 2のトランジスタ形成領域の側面を露出させる。このときワード線方向に隣接するp型シ リコン層12の間では、シリコン酸化膜302を除去し、更に下地の酸化膜11を一部オ ーバーエッチングする。

[0130]

そして、図36A及び図36Bに示すように、シリコン層12の両側面にゲート絶縁膜1 6を形成した後、多結晶シリコンの堆積とエッチングにより、第1のゲート(G1)13 を、各メモリセルMC領域のシリコン層12の間に埋め込み形成する。

【0131】

次に、図37A及び図37Bに示すように、酸化膜301の間に、第1のゲート13を共 30 通接続してワード線WLとなる第2のゲート20を埋め込む。第2のゲート20には前述 のように、第1のゲート13より仕事関数の大きいプラチナ等の金属材料を用いる。なお 、第1のゲート13の多結晶シリコンと第2のゲート20のプラチナとの反応をおさえる ために、第1のゲート13堆積後に、反応防止用のバリア金属(例えば、TiNやTaN など)を堆積しておいてもよい。その後、酸化膜301上からシリコン層12にイオン注 入を行って、シリコン層12にドレイン14及びソース15を形成する。

【0132】

次に、図38A及び図38Bに示すように、層間絶縁膜17aを堆積し、これにコンタクト孔を開けて、ソース15をワード線方向に共通接続する固定電位線23を形成する。この後、図10B及び図10Cに示すように、層間絶縁膜17bを堆積し、コンタクト孔を開けて、ドレイン14を接続するビット線18を形成する。

**[**0133**]** 

[実施の形態5対応のセルアレイと製造工程]

図39Aは、図11に示すDRAMセルの具体的なセルアレイのレイアウトを示し、図3 9BはそのA-A'線断面を示し、図39CはそのB-B'線断面を示している。第1の ゲート13と第2のゲート30は同じ材料を用いて柱状シリコン部30の側面に形成され る。これらのゲート13,20は、一方向に連続的にパターニングされて、それぞれ第1 のワード線WL1,第2のワード線WL2となる。 【0134】

図 4 0 A 及び図 4 0 B ~ 図 4 4 A 及び図 4 4 B は、図 3 9 B 及び図 3 9 C に対応する断面 50

を用いた、製造工程を説明する図である。図40A及び図40Bに示すように、シリコン 基板10には予めソース15となるn型層が全面に形成されいる。そして、このn型層の 上に、p型シリコン層400がエピタキシャル成長される。この様なエピタキシャル基板 に、シリコン窒化膜401のマスクをパターン形成し、シリコン層400をエッチングし てビット線方向に連続するストライプ状の溝を加工し、その溝に素子分離酸化膜402を 埋め込む。

(23)

【0135】

なお、別例として、エピタキシャル成長法を使わずに、通常の p 型シリコン基板にイオン 注入することにより、ソース15となる n 型層を形成するようにしてもよい。

【0136】

更に、図41A及び図41Bに示すように、シリコン窒化膜401をビット線方向にも分離したパターンに変形する。そして、このシリコン窒化膜401をマスクとして用いて、 ストライプ状になっているシリコン層400を再度、エッチングする。これにより、シリ コン層400はビット線方向及びワード線方向に分離され、各メモリセルMC領域毎に分離された柱状シリコン部30が得られる。

【0137】

次いで、素子分離酸化膜402のうち、ワード線を埋め込む領域の部分を選択的にエッチングした後、シリコン窒化膜401を除去し、図42A及び図42Bに示すように、柱状シリコン部30の周囲にゲート絶縁膜403(図11のゲート絶縁膜16,19に対応する)を形成し、多結晶シリコン膜404を堆積する。

[0138]

次に、図43A及び図43Bに示すように、この多結晶シリコン膜404をRIEにより エッチングして、ワード線WL1及びWL2として連続する第1のゲート13及び第2の ゲート20を形成する。すなわち、多結晶シリコン膜404を側壁残し技術によりエッチ ングして、ゲート13,20を形成する。

【0139】

その後、図44A及び図44Bに示すように、イオン注入を行って柱状シリコン部30の 上部にn型ドレイン14を形成する。続いて、シリコン酸化膜405を堆積した後、これ を平坦化する。この後は、図39B及び図39Cに示すように、層間絶縁膜17を堆積し 、これにコンタクト孔を開けてビット線18を形成する。

【0140】

[実施の形態5対応の他のセルアレイとその製造工程]

図39A及び図39Bでは、第1のゲート13と第2のゲート20として同じ電極材料を 用いたが、同様のセルアレイ構造で第1のゲート13と第2のゲート20に別の電極材料 を用いる場合の構造を、図39A乃至図39Cに対応させて図45A乃至図45Cに示す

[0141]

柱状シリコン部30の両側にゲート酸化膜16,19を介して第1のゲート(G1)13 と第2のゲート(G2)20が形成される点は、図39A乃至図39Cと同じである。但 し、これらのゲート13、20に異なる材料を用いる関係で、ビット線BL方向に隣接す るメモリセルMCの間で第1のゲート13と第2のゲート20が交互に逆の配置となる点 が、相違している。即ち、第1のワード線WL1と第2のワード線WL2が異なる工程で 形成され、柱状シリコン部30の間に2本ずつ交互に配置されるようにしている。 【0142】

図46A及び図46B~図53A及び図53Bは、その製造工程を、図45B及び図45 Cの断面に対応させて、説明する図である。図46A及び図46Bに示すように、シリコン基板10には予めソース15となるn型層が全面に形成されている。このn型層の上に、p型シリコン層400がエピタキシャル成長される。この様なエピタキシャル基板に、シリコン窒化膜401のマスクをパターン形成し、シリコン層400をエッチングしてビット線方向に連続するストライプ状の溝を加工し、その溝に素子分離酸化膜402を埋め 10

20

40

50

込む。

【0143】

なお、別例として、エピタキシャル成長法を使わずに、通常の p 型シリコン基板にイオン 注入することにより、ソース 1 5 となる n 型層を形成するようにしてもよい。 【 0 1 4 4 】

(24)

更に、図47A及び図47Bに示すように、シリコン窒化膜401をビット線方向にも分離したパターンに変形する。そして、このシリコン窒化膜401をマスクとして用いて、 ストライプ状になっているシリコン層400を再度、エッチングする。これにより、シリ コン層400はビット線方向及びワード線方向に分離され、各メモリセルMC領域毎に分離された柱状シリコン部30として残す。

【0145】

次いで、素子分離酸化膜402のうち、ワード線を埋め込む領域の部分を選択的にエッチ ングした後、シリコン窒化膜401を除去し、図48A及び図48Bに示すように、柱状 シリコン部30の周囲にゲート酸化膜16を形成し、多結晶シリコン膜404を堆積する 。この多結晶シリコン膜404をRIEによりエッチングして、図49A及び図49Bに 示すように、ワード線WL1として連続する第1のゲート13を形成する。すなわち、多 結晶シリコン膜404を側壁残し技術によりエッチングして、第1のゲート13を形成す る。

[0146]

この段階で、連続的に形成された第1のゲート13からなるワード線WL1が、柱状シリ 20 コン部30の両側面に形成される。その後、図50A及び図50Bに示すように、イオン 注入を行ってシリコン層30の上部にn型ドレイン14を形成する。そして、シリコン酸 化膜405を堆積した後、柱状シリコン部30が露出しないように、このシリコン酸化膜 405を平坦化する。

【0147】

そして、図51A及び図51Bに示すように、第2のゲート20を埋め込むべき領域で、 シリコン酸化膜405に開口を開け、この開口から露出した第1のゲート13及びゲート 酸化膜16を除去する。その後、図52A及び図52Bに示すように、露出した柱状シリ コン部30の側面にゲート酸化膜19を形成し、第1のゲート13とは異なる材料で、ゲ ート電極材料膜406を堆積する。

【0148】

次に、図53A及び図53Bに示すように、このゲート電極材料膜406をエッチングして、連続的に形成された第2のゲート20からなる第2のワード線WL2を形成する。すなわち、ゲート電極材料膜406を側壁残し技術でエッチングして、第2のゲート20を 形成する。この後、図45B及び図45Cに示すように、層間絶縁膜17を介してビット 線18を形成する。

**[**0149**]** 

[実施の形態5対応のさらに他のセルアレイ]

図54Aは、図39Aの実施の形態のセルアレイに、ワード線WL1,WL2を低抵抗化 するためのシャント配線を付加した実施の形態のレイアウトを示す図である。図54Bは 40 そのC-C'線断面を示しており、図54CはそのD-D'線断面を示している。即ち、 図39A乃至図39Cで説明したと同様のセルアレイを形成した後、ビット線18上に層 間絶縁膜409を形成し、この層間絶縁膜409上にシャント配線500を形成している

【0150】

シャント配線500は、適当なビット線18の間に、層間絶縁膜409及び17を貫通し て第1及び第2のゲート13及び20に達するコンタクト孔501を形成して、このコン タクト孔501を介してゲート13及び20にコンタクトさせる。このとき、ビット線1 8の間にコンタクト孔501をセルフアラインさせて形成するために、ビット線18はシ リコン窒化膜408で覆われている。

50

30

(25)

[0151]

この様なシャント配線500を形成することにより、ワード線WL1,WL2の信号伝搬 遅延を小さくすることができる。

【0152】

さらに図55A及び図55Bは、図54B及び図54Cにおいて、ワード線WL1(第1 のゲート13)とワード線WL2(第2のゲート20)に対するシャント配線層あるいは 配線材料を異ならせた場合を示している。この場合、ビット線18を覆う層間絶縁膜50 2aにまず、第1のゲート13に対するコンタクト孔501を形成して第1のシャント配 線500aを形成する。

**[**0153**]** 

次いで、層間絶縁膜502bを堆積し、この層間絶縁膜502bに第2のゲート20に対 するコンタクト孔を開けて、第2のシャント配線500bを形成する。この場合、第2の シャント配線500bを、第1のシャント配線500aの間に短絡を生じることなく形成 するために、第1のシャント配線500aの周囲はシリコン窒化膜504で覆うようにす る。

【0154】

なお、図45A乃至図45Cに示したように、ワード線WL1,WL2を異なる材料によ り形成したセルアレイにも、同様のシャント配線を形成するようにしてもよい。その際、 ゲート電極材料と同様に、第1のゲート13に対するシャント配線と第2のゲート20に 対するシャント配線の材料を異ならせるとすれば、図55A及び図55Bのシャント配線 構造を適用すればよい。但し、この場合、第1のワード線WL1と第2のワード線WL2 は2本ずつ交互に配置されているので、シャント配線についても、2本ずつ交互に異なる 材料でシャント配線を形成することになる。

【0155】

[実施の形態1対応セルのシミュレーション]

次に、図3で説明した実施の形態1対応のDRAMセルの二次元デバイスシミュレーション結果を説明する。図61は、デバイスパラメータを示しており、p型シリコン層(チャネルボディ)は厚みがtSi=50nm、アクセプタ濃度N<sub>A</sub>=5×10<sup>18</sup>/cm<sup>3</sup>であり、ソース及びドレイン拡散層はドナー濃度N<sub>D</sub>=2×10<sup>19</sup>/cm<sup>3</sup>である。主ゲートG1 及び補助ゲートG2共に、p<sup>+</sup>型多結晶シリコンであり、ゲート長L=0.07μm、主 ゲートG1側のゲート酸化膜厚toxf、補助ゲートG2側のゲート酸化膜厚toxb共 に、toxf=toxb=4nmである。

30

10

20

図62は、"0"書き込みとその後の読み出し動作のシミュレーション結果である。書き 込み時、主ゲートG1には、VWL1=0~2Vの振幅、補助ゲートG2には、VWL2 =-1.5~0Vの振幅を与え、ドレイン(ビット線)には、VBL=-1.5Vを与え ている。時刻t0-t5で書き込みが行われ、時刻t5でデータ保持(ポイントのみ)、 その後読み出し動作になる。図62にはこの動作時の、チャネルボディのホールの擬フェ ルミレベルを示している。

**[**0157**]** 

[0156]

40

ホールの擬フェルミレベルをチャネルボディの電位と考えれば、データ保持時(時刻 t 5)、 - 1 . 6 V になっている。

【0158】

図63は、"1"書き込みとその後の読み出し動作のシミュレーション結果である。書き 込み時、主ゲートG1には、VWL1=0~2Vの振幅、補助ゲートG2には、VWL2 = -1.5~0Vの振幅を与え、ドレイン(ビット線)には、VBL=1.5Vを与えて いる。この場合、データ保持時(時刻t5)のチャネルボディ電位は、-0.6Vになっ ている。

【0159】

以上の結果から、データ "0"と "1"のチャネルボディの電位差は、1Vであり、この 50

基板バイアス効果によるしきい値の差を利用してデータ読み出しが可能であることがわかる。 0 ", "1"データの読み出し時のドレイン電流Idsとゲート電圧Vgsの関係は、図64のようになる。"1"データのしきい値はVth1=1.6V、"0"データのしきい値はVth0=1.9Vであり、しきい値差 Vth=300mVが得られる。 【0160】

(26)

以上のセル動作で重要なことは、"0"書き込み時、選択ビット線(VBL=-1.5V)につながる非選択セル(主ゲートが0V,補助ゲートが-1.5Vに保持される)の" 1"データを破壊することなく、選択セルのデータを"1"から"0"に反転できるかどうかである。その条件は、"1"データセルのチャネルボディ電位が保持状態で"0"書 き込みデータのセルのチャネルボディ電位と等しいか、より低いことである。上の例では 、"1"データセルのボディ電位は保持状態で-0.6Vであるのに対し、"0"データ の書き込み時(時刻t4)のボディ電位は-0.75Vであり、僅かに(0.15V)逆 転しているものの、データ破壊が生じない程度になっている。

【0161】

補助ゲートG2を主ゲートG1に対して、2Vオフセットの状態で同期させて振幅させて いる理由は、各ゲートとチャネルボディ間の容量カップリングを、主ゲートG1だけの場 合、或いは補助ゲートG2を固定電位とした場合に比べて大きくして、チャネルボディの ゲートへの追随性を良くし、選択ビット線に沿った非選択の"1"データセルのチャネル ボディを破壊させないレベルまで下げるためである。これにより、主ゲートG1の保持レ ベルを0Vとし、ワード線振幅を2Vに抑えることができる。

[0162]

参考までに、補助ゲートG2を固定電位(VWL2=-1.5V)とした場合の"0"書 き込み及び"1"書き込みのシミュレーション結果を、それぞれ図62,図63及び図6 4に対応して、図65,図66及び図67に示す。主ゲートG1は、VWL1=-2.5 V~2Vの振幅としている。

[0163]

この結果から、補助ゲートG2を固定した場合には、データ保持時、主ゲートG1を-2.5 Vまで下げないと、"1"データのチャネルボディ電位を-0.7 Vまで下げることができない。従って、補助ゲートを主ゲートと同期させて振幅させることが、低電圧化のために有効であることがわかる。

【0164】

ここでは、主ゲートG1,補助ゲートG2共にp<sup>+</sup>型多結晶シリコンの場合を説明したが 、n<sup>+</sup>型多結晶シリコンを用いることもできる。特に、主ゲートG1側だけn<sup>+</sup>型多結晶シ リコンにすることは、一層の低電圧化に好ましい。即ち、主ゲートG1をn<sup>+</sup>型多結晶シ リコンにすると、主ゲートG1の電位を負側に1Vシフトすることができる。ビット線は "0"書き込み時、-1.5Vになるから、ゲート・ドレイン間の最大電圧は2.5Vに なる。"0"書き込み時のビット線電位を-1Vに上げることができれば、ゲート絶縁膜 にかかる最大電圧は2.0Vとなり、低電圧化される。

**[**0165**]** 

[実施の形態6のセルアレイと製造工程]

図3~図6の実施の形態1では、4F<sup>2</sup>のセル面積のセルアレイを簡単に説明したが、これをより具体化した実施の形態6を次に説明する。図68Aは、実施の形態6に係るセルアレイのレイアウトであり、図68BはそのI-I'線断面図であり、図68Cは同じくII-II'断面図である。

[0166]

この実施の形態では、二枚のシリコン基板601,701の貼り合わせ基板を用いて、ダ ブルゲート構造のMISトランジスタからなるメモリセルアレイを作っている。第1のシ リコン基板601の表面に、シリコン酸化膜層の絶縁膜602を介して、補助ゲート(G 2)20が一方向に連続するワード線WL2として形成される。但し、補助ゲート20の パターン形成は、ゲート電極材料膜が全面に形成された状態でシリコン基板601を貼り 10

20

30

合わせた後に行われる。この補助ゲート20を分離しているのが、絶縁膜803,804 である。

【0167】

第2のシリコン基板701は、補助ゲート20の表面にゲート絶縁膜19が形成された状態で貼り合わされる。シリコン基板701は、貼り合わせ後、厚みが調整され、またビット線の方向に連続するストライプ状の素子形成領域が区画される。その各素子形成領域にゲート絶縁膜16を介して主ゲート(G1)13が、補助ゲート20と並行して連続するワード線WL1としてパターン形成されている。具体的な工程は後に詳細に説明するが、基板貼り合わせ後に補助ゲート20を分離する溝を形成し、その分離溝に絶縁膜と半導体層の埋め込みを行い、その後、補助ゲート20とセルフアラインされた主ゲート13の埋め込みを行うことになる。

【0168】

主ゲート13の上面及び側面は、層間絶縁膜等に対してエッチング選択比の大きい保護膜であるシリコン窒化膜809,807で覆われる。そして主ゲート13の間隙部には、ドレイン,ソース拡散層14,15が形成される。ソース拡散層15には、ワード線WL1,WL2と並行するソース配線902が裏打ちされている。ソース配線902が形成された面にシリコン酸化膜等の層間絶縁膜900が形成され、この上にドレイン拡散層14にコンタクトするビット線(BL)18が形成されている。

【0169】

具体的な製造工程を、図69乃至図91を参照して説明する。以下の説明では、主として 20 、図68Bの断面に対応する断面図を用いる。まず、図69に示すように、第1のシリコ ン基板601に、シリコン酸化膜等の絶縁膜602を形成し、この上に多結晶シリコン膜 等のゲート電極材料膜603を堆積する。ゲート電極材料膜603は、後にパターニング されて補助ゲート20となるものである。

【 0 1 7 0 】

一方、図70に示すように、第2のシリコン基板701に犠牲酸化膜702を形成し、この状態で、H<sup>+</sup>イオン注入を第2のシリコン基板701に行い所定深さ位置にイオン注入 層703を形成する。そして、第2のシリコン基板701の犠牲酸化膜702を一旦除去して、図71に示すように改めてシリコン酸化膜等のゲート絶縁膜19を形成する。その後、この第2のシリコン基板701のゲート絶縁膜19の面を、第1のシリコン基板60 1のゲート電極材料膜603の面に、接着する。基板貼り合わせ後、第2のシリコン基板 701をイオン注入層703の位置で剥離して、図72に示すように、厚み調整されたシリコン基板701を能動素子領域として残す(M.Bruel:Electronics Letters,Vol.31,p.1201,1995参照)。

**[**0171**]** 

次に、シリコン基板701に、素子分離絶縁膜を形成する。その様子を図73Aと図73 Bに示す。図73Aは、平面図であり、図73BはそのII-II'断面図(図68Cの断面 に対応する)である。即ち、STI(Shallow Trench Isolatio n)法により、ゲート絶縁膜19に達する深さに素子分離絶縁膜704を埋め込むことに より、ビット線方向に連続する複数本のストライプ状の素子形成領域が、ワード線方向に 所定ピッチで配列された状態で区画される。

40

30

10

【0172】

この様に素子分離されたシリコン基板701上に、図74に示すようにシリコン酸化膜等 の絶縁膜801を堆積する。そして、図75に示すように、絶縁膜801を、ダミーゲー ト(ダミーワード線)としてパターン形成し、更にこれをマスクとして、シリコン基板7 01、ゲート絶縁膜19、ゲート電極材料膜603を順次エッチングして、分離溝802 を形成する。この分離溝エッチングは、絶縁膜602の途中で止まるようにする。これに より、ゲート電極材料膜603は、ワード線WL2として連続する補助ゲート20として 、パターニングされる。

【0173】

この後、図76に示すように、全面に薄くシリコン窒化膜803を堆積した後、図77に 示すように、分離溝802内にシリコン酸化膜804を埋め込む。これは、シリコン酸化 膜を堆積し、全面エッチングすることにより、得られる。埋め込まれるシリコン酸化膜8 04の表面位置は、シリコン基板701の厚みの途中に位置するようにする。 【0174】

(28)

その後、図78に示すように、埋め込まれたシリコン酸化膜804より上にあるシリコン 窒化膜803をエッチング除去し、シリコン基板701の側面を分離溝802に露出させ た状態とする。この状態で、図79に示すように、分離溝802内にシリコン層805を エピタキシャル成長させる。シリコン層805は、シリコン基板701の側面から結晶成 長して、良質の結晶性を有するものとなる。シリコン層805は、ワード線と平行の方向 即ち、ストライプ状の素子形成領域の長手方向と直交する方向に連続的に形成され、シリ コン窒化膜807で覆われた状態とする。

10

20

【0175】

なお、シリコン層 8 0 5 は、ソース及びドレイン拡散層として用いられるものであり、必ずしも良質の結晶である必要はなく、例えば多結晶シリコン層を埋め込んでも良い。 【 0 1 7 6 】

次に、図80に示すように、ダミーワード線として用いたシリコン酸化膜801をエッチ ング除去する。そして、図81に示すように、シリコン層805の側壁にもシリコン窒化 膜を形成した後、シリコン酸化膜801を除去して底部に露出したシリコン基板701の 表面にシリコン酸化膜等によるゲート絶縁膜16を形成する。そして、多結晶シリコン膜 等のゲート電極材料膜の堆積とエッチングにより、図82に示すように、シリコン層80 5の間にワード線WL1として連続する主ゲート(G1)13を埋め込み形成する。これ により、シリコン基板701の上面の主ゲート13と下面の補助ゲート20とがセルフア ラインされて、素子形成領域の長手方向と直交する方向にそれぞれワード線WL1,WL 2として連続するようにパターン形成されたことになる。

【 0 1 7 7 】

この後、図83に示すように、シリコン窒化膜809を全面に堆積し、平坦化する。そして、このシリコン窒化膜809,807を、シリコン層805が露出するまで全面エッチングする。図84Aはこの状態の平面図であり、図84BはそのI-I'断面図である。 これにより、主ゲート13の上面及び側面をシリコン窒化膜809,807で覆った状態でシリコン層805が露出した状態が得られる。

【 0 1 7 8 】

この段階でシリコン層 8 0 5 は、図 8 4 A に示すように、ワード線(主ゲート 1 3 及び補助ゲート 2 0 )の間隙にストライプ状に連続している。シリコン層 8 0 5 は前述のようにドレイン及びソース拡散層の領域であり、少なくともドレイン拡散層は、ワード線方向に分離されることが必要である。そこで、STI法によって、図 8 5 に示すように、シリコン層 8 0 5 のうちドレイン拡散層を形成する領域について、素子分離絶縁膜 9 0 5 を埋め込み形成する。素子分離絶縁膜 9 0 5 は、先に図 7 3 A で説明した素子分離絶縁膜 7 0 4 と等ピッチで埋め込まれる。

【0179】

この後n型不純物をイオン注入して、図86に示すようにシリコン層805の底部のシリ コン酸化膜804に達する深さにn型のドレイン,ソース拡散層14,15を形成する。 ドレイン拡散層14は、ワード線方向には飛び飛びに形成され、ソース拡散層15はワー ド線方向に連続して共通ソース線となる。但し、上述の素子分離絶縁膜905をソース拡 散層15の領域にも同様に形成して、ソース拡散層15がドレイン拡散層14と同様にワ ード線方向に飛び飛びになるようにしてもよい。

【0180】

次に、図87に示すように、シリコン酸化膜等の層間絶縁膜900aを堆積する。そして、リソグラフィとエッチングにより、図88に示すように、層間絶縁膜900aのソース 拡散層15に対応する位置に、ワード線方向に連続するストライプ状の配線溝901を開 40

50

10

20

40

ける。次いで、多結晶シリコン膜の堆積とエッチングにより、図89に示すように、配線 溝901にソース配線902を埋め込め形成する。このソース配線902により、ソース 拡散層15が連続に形成されている場合にはその低抵抗化が図られ、飛び飛びに形成され ている場合にはこれらが共通接続されることになる。

【0181】

この後再度、図90に示すように、シリコン酸化膜等の層間絶縁膜900bを堆積する。 そして、図91に示すように、デュアルダマシーン(Dual Damascene)法 により、ビット線の埋め込み用溝とコンタクト孔903を形成した後、図68Bに示すよ うにビット線18を埋め込む。

[0182]

以上のようにこの実施の形態によれば、貼り合わせによるSOI基板を用いて、しかもM ISトランジスタの上下の主ゲート13と補助ゲート20をセルフアラインされた状態で ワード線WL1,WL2としてパターン形成することができる。ワード線WL1,WL2 とビット線BLを最小加工寸法Fの幅とピッチで形成すれば、図68Aに一点鎖線で示し たように、4F<sup>2</sup>の単位セル面積のセルアレイが得られる。また、主ゲート13の上面及 び側面はシリコン窒化膜809,807で覆われているから、層間絶縁膜902aに埋め 込まれるソース配線902は、シリコン窒化膜で覆われた主ゲート13にセルフアライン されて、ソース拡散層15にコンタクトさせることができる。ビット線コンタクトも同様 に、主ゲート13にセルフアラインされる。従って、微細トランジスタ構造を持つ信頼性 の高いDRAMセルアレイが得られる。

【0183】

図68Bに示すように、この実施の形態では、ソース配線902は保護膜で覆われていない。主ゲート13は、シリコン窒化膜809,807で覆われているため、層間絶縁膜に ビット線コンタクト孔を形成する時、シリコン酸化膜からなる層間絶縁膜とシリコン窒化 膜のエッチング選択比により、ビット線コンタクト孔を主ゲート13にセルフアラインさ せることができる。しかし、コンタクト孔を大きくとった場合には、合わせずれによりビ ット線とソース配線902との短絡が生じる可能性がある。これを防止するためには、ソ ース配線902についても、シリコン窒化膜等の保護膜で覆うことが好ましい。

【0184】

その様な好ましい構造を、図68Bに対応させて図92に示す。ソース配線902の上面 30 及び側面がシリコン窒化膜905により覆われている。具体的にこの構造を得るためには 、図87~図89で説明したソース配線902の埋め込み法に代わって、次のようにすれ ばよい。即ち、図86の状態で、多結晶シリコン膜とシリコン窒化膜の積層膜を堆積し、 この積層膜をパターン形成してソース配線902を形成する。次いでソース配線902の 側壁にシリコン窒化膜を形成する。これにより、シリコン窒化膜で覆われてソース配線9 02を得ることができる。

【0185】

図92では、ビット線形成工程も上の実施の形態とは異なる例を示している。即ち、層間 絶縁膜900を堆積し、これにビット線コンタクト孔を形成して、多結晶シリコン等によ るコンタクトプラグ906を埋め込み形成する。その後、ビット線18を形成する。 【0186】

この様に、ソース配線902をシリコン窒化膜905で覆うことにより、コンタクトプラ グ906の埋め込み工程で、多少のビット線コンタクト孔の位置ずれがあったとしても、 ソース配線902との短絡が防止される。従って、ビット線コンタクト孔を大きくして、 ビット線18を確実にドレイン拡散層14に対して低抵抗コンタクトさせることができる

【0187】

「上述した実施の形態の変形例 ]

ここまでの実施の形態は、DRAMセルをnチャネル型MISトランジスタにより構成したが、pチャネル型MISトランジスタを用いることもできる。例えば、図3に対応して 50

、 p チャネル型 M I S トランジスタを用いた場合のセル構造を示すと、 図 5 6 のようになる。 p 型シリコン層 1 2 の部分が n 型シリコン層 1 2 a となり、これに p 型のドレイン拡 散層 1 4 a およびソース拡散層 1 5 a が形成される。同様に、図 8 、図 9 、図 1 0 B 及び 図 1 0 C 、図 1 1 対応の p チャネル D R A M セル構造を示すと、それぞれ、図 5 7 、図 5 8 、図 5 9 A 及び図 5 9 B 、図 6 0 A となる。

【0188】

p チャネル型の D R A M セルを用いた場合の書き込み、読み出し等の電位関係は、ソース が接続される固定電位線を基準電位として、 n チャネル型の場合とは逆にすればよい。具 体的な電圧波形の一例を、上述した図 7 A 及び図 7 B に対応して示すと、図 6 0 B 及び図 6 0 C のようになる。

【0189】

すなわち、図60Bに示すように、第1のワード線WL1と第2のワード線WL2を同じ 材料で形成した場合、"1"データ書き込みの際には、選択された第1のワード線に基準 電位VSSより低い電位VWL1Lを与え、選択された第2のワード線WL2にはこの電 位VWL1Lより高い電位VWL2L(図の例では、基準電位VSSより高い正電位)を 与える。また、選択されたビット線BLには、基準電位VSSより低い電位VBLLを与 える。これにより選択されたメモリセルMCにおいて、5極管動作によるインパクトイオ ン化が生じ、多数キャリアであるエレクトロンがチャネルボディに蓄積される。

【0190】

データ保持は、第1のワード線WL1に基準電位VSSより高い正の電位VWL1Hを与 20 え、第2のワード線WL2にはこの電位VWL1Hよりも更に高い電位VWL2Hを与え る。これにより、チャネルボディに過剰エレクトロンを蓄積した状態である"1"データ を保持する。

[0191]

"0"データ書き込み時は、選択された第1及び第2のワード線WL及びWL2に、それ ぞれ、"1"データ書き込みの際と同様の電位VWL1L及びVWL2Lを与える。そし て、選択されたビット線BLには、基準電位VSSより高い正の電位VBLHを与える。 これにより、選択されたメモリセルMCにおいて、ドレイン接合が順バイアスになり、チ ャネルボディのエレクトロンがドレインに排出されて、ボディ電位が高い状態である"0 "データが書き込まれる。

【0192】

一方、図60Cは、第1のゲート13と第2のゲート20に仕事関数の異なる材料を用いて、これら第1のゲート13と第2のゲート20に同じ電位を与えて駆動する場合を示している。この図60Cに示すように、"1"データ書き込みの際には、選択された第1及び第2のワード線WL1及びWL2に、基準電位VSSより低い負の電位VWLLを与え、選択されたビット線BLにも、基準電位VSSより低い負の電位VBLLを与える。これにより、選択されたメモリセルMCにおいて、5極管動作によるインパクトイオン化が生じ、エレクトロンがチャネルボディに蓄積される。

[0193]

データ保持は、第1及び第2のワード線WL1及びWL2に、基準電位VSSより高い正 40 の電位VWLHを与える。これにより、チャネルボディに過剰エレクトロンを蓄積した状態である"1"データを保持する。

[0194]

"0"データ書き込み時は、選択された第1及び第2のワード線WL1及びWL2に、" 1"書き込み時と同様の電位VWLLを与え、選択されたビット線BLには基準電位VS Sより高い正の電位VBLHを与える。これにより、選択されたメモリセルMCでドレイ ン接合が順バイアスになり、チャネルボディのエレクトロンがドレインに排出されて、ボ ディ電位の高い状態である"0"データが書き込まれる。

【0195】

【発明の効果】

30

(31)

以上述べたようにこの発明によれば、単純なトランジスタ構造を用いて、チャンネルボディを記憶ノードとして電荷を蓄え、そのチャネルボディの電位の差によりデータを記憶す る半導体メモリ装置であって、第1のゲートによるチャネル制御と同時に第2のゲートに よりボディ電位制御を行うことにより、読み出しマージンを大きいものとすることができ る。

【図面の簡単な説明】

【図1】各実施形態で用いるDRAMセルの基本構造を示す図である。

【図 2 】同 D R A M セルの動作原理を説明するためのボディ電位とゲートバイアスの関係 を示す図である。

【図3】この発明の実施の形態1によるDRAMセルの断面構造を示す図である。

【図4】同DRAMセルを用いたセルアレイの等価回路である。

【図5】同セルアレイのレイアウトである。

【図6A】図5のA-A、線断面図である。

【図6B】図5のB-B '線断面図である。

【図7A】第1のゲートと第2のゲートとを同じ材料で形成した場合における、同DRA Mセルの書き込み動作を示す波形図である。

【図7B】第1のゲートと第2のゲートとを異なる仕事関数を持つ材料で形成した場合に おける、同DRAMセルの書き込み動作を示す波形図である。

【図7C】図7Bの書き込み動作波形を生成するためのワード線ドライバとロウデコーダの回路構成の一例を示す図である。

【図7D】図7Cに示したワード線ドライバの変形例を示す図である。

【図7E】図7C又は図7Dに示したロウデコーダとワード線ドライバとを、メモリセル アレイに対して配置した場合のレイアウトの一例を示す図である(片側配置)。

【図7F】図7C又は図7Dに示したロウデコーダとワード線ドライバとを、メモリセル アレイに対して配置した場合のレイアウトの一例を示す図である(両側配置)。

【図7G】図7Aの書き込み動作波形を生成するためのワード線ドライバとロウデコーダの回路構成の一例を示す図である。

【図7日】図7Gに示したワード線ドライバの変形例を示す図である。

【図7I】図7G又は図7Hに示したロウデコーダとワード線ドライバとを、メモリセル アレイに対して配置した場合のレイアウトの一例を示す図である(第1のワード線と第2 30 のワード線とからなる対のワード線に対して、左右交互にロウデコーダとワード線ドライ バとを設けた場合)。

【図7J】図7G又は図7Hに示したロウデコーダとワード線ドライバとを、メモリセル アレイに対して配置した場合のレイアウトの一例を示す図である(片側に第1のワード線 用のロウデコーダとワード線ドライバとを設け、もう片側に第2のワード線のロウデコー ダとワード線ドライバとを設けた場合)。

【図7K】図7」に示したレイアウトを採用する場合における、第1のワード線用のロウ デコーダとワード線ドライバの回路構成の一例を示す図である。

【図7L】図7Jに示したレイアウトを採用する場合における、第2のワード線用のロウ デコーダとワード線ドライバの回路構成の一例を示す図である。

【図7M】図7Kに示したワード線ドライバの変形例を示す図である。

【図7N】各実施の形態におけるメモリセルを用いて構成されたメモリセルアレイと、そのロウデコーダとワード線ドライバとを配置した、メモリチップのレイアウトの一例を示す図である。

【図8】実施の形態2によるDRAMセルの断面構造を示す図である。

【図9】実施の形態3によるDRAMセルの断面構造を示す図である。

【図10A】実施の形態4によるDRAMセルアレイのレイアウトである。

【図10B】図10AのA-A ′線断面図である。

【図10C】図10AのB-B'線断面図である。

【図11】実施の形態5によるDRAMセルの断面構造を示す図である。

40

50

【図12】図3に示した実施の形態1に係るメモリセルの製造工程におけるマーク形成工 程を示す図である。 【図13】同製造工程のマーク形成工程を示す図である。 【図14】同製造工程のゲート(G2)形成工程を示す図である。 【図15】同製造工程の基板貼り合わせ工程を示す図である。 【図16】同製造工程の基板研磨工程を示す図である。 【図17】同製造工程のゲート(G1)形成工程を示す図である。 【図18】同製造工程のビット線形成工程を示す図である。 【図19】図8に示した実施の形態2に係るメモリセルの製造工程におけるマーク形成工 程を示す図である。 10 【図20】同製造工程のマーク形成工程を示す図である。 【図21】同製造工程のゲート(G1)形成工程を示す図である。 【図22】同製造工程の基板貼り合わせ工程を示す図である。 【図23】同製造工程の基板研磨工程を示す図である。 【図24】同製造工程の絶縁膜形成工程を示す図である。 【図25】同製造工程のゲート(G2)形成工程を示す図である。 【図26】同製造工程のビット線形成工程を示す図である。 【図27】図9に示した実施の形態3に係るメモリセルの製造工程におけるマーク形成工 程を示す図である。 【図28】同製造工程のマーク形成工程を示す図である。 20 【図29】同製造工程のゲート(G2)形成工程を示す図である。 【図30】同製造工程の基板貼り合わせ工程を示す図である。 【図31】同製造工程の基板研磨工程を示す図である。 【図32】同製造工程のゲート(G1)形成工程を示す図である。 【図33】同製造工程のビット線形成工程を示す図である。 【図34A】図10A乃至図10Cに示した実施の形態4に係るメモリセルの製造工程に おける素子分離工程を示す図である(図10AにおけるA-A '線断面図)。 【図34B】図10A乃至図10Cに示した実施の形態4に係るメモリセルの製造工程に おける素子分離工程を示す図である(図10AにおけるB-B'線断面図)。 【図35A】同製造工程のゲート埋め込み部形成工程を示す図である(図10Aにおける 30 A - A ' 線断面図 )。 【図35B】同製造工程のゲート埋め込み部形成工程を示す図である(図10Aにおける B-B'線断面図)。 【図36A】同製造工程のゲート(G1)埋め込み工程を示す図である(図10Aにおけ るA-A'線断面図)。 【図36B】同製造工程のゲート(G1)埋め込み工程を示す図である(図10Aにおけ る B - B ' 線断面図)。 【図37A】同製造工程のゲート(G2)形成工程を示す図である(図10AにおけるA - A ' 線断面図 )。 【図37B】同製造工程のゲート(G2)形成工程を示す図である(図10AにおけるB 40 - B ' 線断面図)。 【図38A】同製造工程の固定電位線形成工程を示す図である(図10AにおけるA-A ' 線断面図)。 【図38B】同製造工程の固定電位線形成工程を示す図である(図10AにおけるB-B '線断面図)。 【図39A】図11の実施の形態対応のセルアレイのレイアウトである。 【図39B】図39AのA - A '線断面図である。 【図39C】図39AのB - B ' 線断面図である。 【図40A】図39のセルアレイの製造工程における柱状シリコン形成工程を示す図であ る(図39AにおけるA-A'線断面図)。 50

【図40B】図39のセルアレイの製造工程における柱状シリコン形成工程を示す図であ る(図39AにおけるB-B<sup>'</sup>線断面図)。 【図41A】同製造工程の柱状シリコン形成工程を示す図である(図39AにおけるA-A ' 線断面図)。 【図41B】同製造工程の柱状シリコン形成工程を示す図である(図39Aにおける B-B'線断面図)。 【図42A】同製造工程のゲート電極材料堆積工程を示す図である(図39AにおけるA - A ' 線断面図)。 【図42B】同製造工程のゲート電極材料堆積工程を示す図である(図39AにおけるB - B ' 線断面図 )。 【図43A】同製造工程のゲート形成工程を示す図である(図39AにおけるA-A^線 断面図)。 【図43B】同製造工程のゲート形成工程を示す図である(図39AにおけるB-B^線 断面図)。 【図44A】同製造工程の平坦化工程を示す図である(図39AにおけるA-A'線断面 図)。 【図44B】同製造工程の平坦化工程を示す図である(図39Aにおける B-B'線断面 図)。 【図45A】図11に示した実施の形態5に係るメモリセルにおける他のセルアレイのレ イアウトである。 20 【図45B】図45AのA - A線断面図である。 【図45C】図45AのB-B'線断面図である。 【図46A】図45のセルアレイの製造工程における柱状シリコン形成工程を示す図であ る(図45AにおけるA-A'線断面図)。 【図46B】図45のセルアレイの製造工程における柱状シリコン形成工程を示す図であ る<br />
(図45AにおけるB-B'線断面図)。 【図47A】同製造工程の柱状シリコン形成工程を示す図である(図45AにおけるA-A ' 線断面図)。 【図47B】同製造工程の柱状シリコン形成工程を示す図である(図45AにおけるB-B ' 線断面図)。 【図48A】同製造工程のゲート電極材料堆積工程を示す図である(図45AにおけるA - A ' 線断面図)。 【図48B】同製造工程のゲート電極材料堆積工程を示す図である(図45AにおけるB - B ' 線断面図)。 【図49A】同製造工程のゲート(G1)形成工程を示す図である(図45AにおけるA - A ' 線断面図 )。 【図49B】同製造工程のゲート(G1)形成工程を示す図である(図45AにおけるB - B ' 線断面図)。 【図50A】同製造工程の平坦化工程を示す図である(図45AにおけるA-A'線断面 図)。 【図50B】同製造工程の平坦化工程を示す図である(図45AにおけるB-B'線断面 図)。 【図51A】同製造工程のゲート(G2)形成領域の開口工程を示す図である(図45A における A - A ' 線断面図)。 【図51B】同製造工程のゲート(G2)形成領域の開口工程を示す図である(図45A における B - B ' 線断面図)。 【図52A】同製造工程のゲート電極材料堆積工程を示す図である(図45AにおけるA - A ' 線断面図 )。 【図52B】同製造工程のゲート電極材料堆積工程を示す図である(図45AにおけるB - B ' 線断面図)。

10

30

【図53A】同製造工程のゲート(G2)形成工程を示す図である(図45AにおけるA - A ' 線断面図)。 【図53B】同製造工程のゲート(G2)形成工程を示す図である(図45AにおけるB - B ' 線断面図)。 【図54A】図39Aの実施の形態にシャント配線を追加した実施の形態のレイアウトで ある。 【図 5 4 B】図 5 4 A の A - A '線断面図である。 【図54C】図54AのB-B'線断面図である。 【図55A】他のシャント配線構造を用いた場合の図54AのA-A '線断面図である。 【図55B】他のシャント配線構造を用いた場合の図54AのB-B'線断面図である。 【図56】実施の形態1に係るnチャネル型のMISトランジスタを、pチャネル型に変 形した場合における、メモリセル構造を図3に対応させて示す図である。 【図57】実施の形態2に係るnチャネル型のMISトランジスタを、pチャネル型に変 形した場合における、メモリセル構造を図8に対応させて示す図である。 【図58】実施の形態3に係るnチャネル型のMISトランジスタを、pチャネル型に変 形した場合における、メモリセル構造を図9に対応させて示す図である。 【図59A】実施の形態4に係るnチャネル型のMISトランジスタを、pチャネル型に 変形した場合における、メモリセル構造を図10Bに対応させて示す図である。 【図59B】実施の形態4に係るnチャネル型のMISトランジスタを、pチャネル型に 変形した場合における、メモリセル構造を図10Cに対応させて示す図である。 【図60A】実施の形態5に係るnチャネル型のMISトランジスタを、pチャネル型に 変形した場合における、メモリセル構造を図11に対応させて示す図である。 【図60B】pチャネル型のMISトランジスタを用いた場合における、駆動電圧波形を 図7Aに対応させて示す図。 【図60C】pチャネル型のMISトランジスタを用いた場合における、駆動電圧波形を 図 7 B に対応させて示す図。 【図61】図3の実施の形態のセルのシミュレーションに用いたデバイスパラメータを示 す図である。 【図62】同シミュレーションによる"0"書き込みとその後の読み出し動作の電圧波形 を示す図である。 【図63】同シミュレーションによる"1"書き込みとその後の読み出し動作の電圧波形 を示す図である。 【図64】同シミュレーションによる"0","1"データ書き込み時のセルのドレイン 電流-ゲート電圧特性を示す図である。 【図65】補助ゲートを固定電位としたシミュレーションによる"0"書き込みとその後 の読み出し動作の電圧波形を示す図である。 【図66】同シミュレーションによる"1"書き込みとその後の読み出し動作の電圧波形 を示す図である。 【図67】同シミュレーションによる"0", "1"データ書き込み時のセルのドレイン 電流 - ゲート電圧特性を示す図である。 【図68A】実施の形態6によるセルアレイの平面図である。 【図68B】図68AのI-I '断面図である。 【図68C】図68AのII-II '断面図である。 【図69】同実施の形態の製造工程における第1のシリコン基板にゲート電極材料膜を形 成する工程を示す断面図である。 【図70】同製造工程における第2のシリコン基板に水素イオン注入を行う工程を示す断 面図である。 【図71】同製造工程における基板貼り合わせの工程を示す断面図である。 【図72】同製造工程における貼り合わせ基板の厚み調整工程を示す図である。 【図73A】同製造工程における素子分離工程を示す平面図である。

20

30

40

50

【図73B】図73AのII-II<sup>,</sup>断面図である。 【図74】同製造工程におけるダミーワード線用絶縁膜堆積工程を示す断面図である。 【図75】同製造工程におけるダミーワード線形成とこれを用いた補助ゲート分離工程を 示す断面図である。 【図76】同製造工程におけるシリコン窒化膜形成工程を示す断面図である。 【図77】同製造工程における分離溝への絶縁膜埋め込み工程を示す断面図である。 【図78】同製造工程におけるシリコン窒化膜除去の工程を示す断面図である。 【図79】同製造工程におけるシリコン層成長の工程を示す断面図である。 【図80】同製造工程おけるダミーワード線除去の工程を示す断面図である。 【図81】同製造工程におけるゲート絶縁膜形成工程とシリコン窒化膜形成工程を示す断 10 面図である。 【図82】同製造工程における主ゲート埋め込み工程を示す断面図である。 【図83】同製造工程におけるシリコン窒化膜堆積の工程を示す断面図である。 【図84A】同製造工程におけるシリコン窒化膜エッチングの工程を示す平面図である。 【図 8 4 B】図 8 4 A の I - I '断面図である。 【図85】同製造工程の素子分離工程を示す平面図である。 【図86】同製造工程におけるソース、ドレイン拡散層形成工程を示す断面図である。 【図87】同製造工程における層間絶縁膜形成工程を示す断面図である。 【図88】同製造工程におけるソース配線埋め込み溝形成工程を示す断面図である。 【図89】同製造工程におけるソース配線層埋め込み工程を示す断面図である。 20 【図90】同製造工程における層間絶縁膜形成工程を示す断面図である。 【図91】同製造工程におけるビット線コンタクト孔及び配線溝形成工程を示す断面図で ある。 【図92】他の実施の形態によるセルアレイの図68B対応の断面図である。 【符号の説明】 10 シリコン基板 シリコン酸化膜 1 1 12 シリコン層 13 主ゲート(第1のゲート) 16 ゲート絶縁膜 30 17 層間絶縁膜 18 ビット線 19 ゲート絶縁膜

20 補助ゲート(第2のゲート)









【図4】







【図7A】 VWL1H 〈 VBLH VWL1H VWL1L BL Vss WL1 ----VWL2H VBLL VWL2L 11書き込み ♪ \* 0\* 書き込み 保持

【図78】

























- \_\_ \_



【図7M】























【図13】





(40)











【図20】











【図 2 5】 20(G2)





















【図33】



【図34A】



【図34B】



【図35A】



【図35B】



【図36A】



【図36B】





【図37B】





【図38B】



【図39A】



【図39B】



【図39C】











【図41A】



【図41B】







【図42B】



【 🛛 4 3 A 】



【 🛛 4 3 B 】



【 🛛 4 4 A 】







【図45A】



【 🛛 4 5 B 】



【図45C】



【図46A】



【図46B】



【図47A】



【図478】







【 🛛 4 8 B 】



【図49A】



【図498】







【図 5 0 B】



【図 5 1 A】



【図 5 1 B】





【図 5 2 B】











【図 5 4 B】







【図 5 5 A】



【図 5 5 B】



【図56】



【図57】









【図60B】



【図60C】





【図 6 0 A】







 $N_{D}=2 \times 10^{19}$ /cm<sup>3</sup> VWL2  $N_{A}=5 \times 10^{18}$ /cm<sup>3</sup>

【図62】













【図66】



【図67】



【図 6 8 A】



































【図78】











【図82】



807 809 807 (13(G1) 805 13 807 805 13( 805 809 -805 13 16 701 19 р 20 804 -803 602 803 20(G2) 804 20 803 20 601~ T' I

【図85】

【図 8 4 B】



【図83】



【図 8 4 A】







900a

15 16

-19

















フロントページの続き

- (51) Int .CI .
- H01L 29/786 (2006.01)
- (72)発明者 岩 田 佳 久
   神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロエレクトロニクスセンター内
   (72)発明者 大 沢 隆
- 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロエレクトロニクスセンター内
- (72)発明者山田 敬 神奈川県横浜市磯子区新杉田町8番地株式会社東芝横浜事業所内

FΙ

- 審査官井原純
- (56)参考文献 特開平11-238811(JP,A) 特開平07-099251(JP,A) 特開昭56-105666(JP,A) 特開平07-321332(JP,A) 特開平08-162640(JP,A) 特開平05-198812(JP,A)
- (58)調査した分野(Int.Cl., DB名)

H01L 21/8242 G11C 11/401 G11C 11/404 G11C 11/407 H01L 27/108 H01L 29/786