(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号 **特許第**7046981**号** (P7046981) ◇和4万○日○5日(2000 0.05)

(45)発行日 **令和4年4月4日(2022.4.4)**

(24)登録日 令和4年3月25日(2022.3.25)

 (51)国際特許分類
 FI

 H03H
 7/06 (2006.01)
 H03H
 7/06

			請求項の数 6 (全22頁)
(21)出願番号	特願2019-561017(P2019-561017)	(73)特許権者	000004226
(86)(22)出願日	平成30年12月13日(2018.12.13)		日本電信電話株式会社
(86)国際出願番号	PCT/JP2018/045860		東京都千代田区大手町一丁目5番1号
(87)国際公開番号	WO2019/124211	(74)代理人	100128314
(87)国際公開日	令和1年6月27日(2019.6.27)		弁理士 沖川 仁
審査請求日	令和1年11月22日(2019.11.22)	(74)代理人	100189898
審判番号	不服2021-9572(P2021-9572/J1)		弁理士 永田 健悟
審判請求日	令和3年7月19日(2021.7.19)	(72)発明者	長谷 宗彦
(31)優先権主張番号	特願2017-241532(P2017-241532)		東京都千代田区大手町一丁目5番1号
(32)優先日	平成29年12月18日(2017.12.18)		日本電信電話株式会社内
(33)優先権主張国・地域又は機関		(72)発明者	野坂 秀之
	日本国(JP)		東京都千代田区大手町一丁目5番1号
			日本電信電話株式会社内
		(72)発明者	中野 慎介
			東京都千代田区大手町一丁目5番1号 最終頁に続く

(54)【発明の名称】 ICチップ

(57)【特許請求の範囲】

【請求項1】

チップ外部の第1の伝送線路と接続されたパッドと、

一端が前記パッドに接続された信号線と、

この信号線の他端に接続され、前記第1の伝送線路を終端するように構成された終端抵抗 と、

送信側から前記第1の伝送線路を介して伝送される信号を受信するように構成された受信 側入力部回路と、

前記信号線と前記終端抵抗との接続点と、前記受信側入力部回路の入力端子との間に挿入 されたコンデンサとを備え、

前記受信側入力部回路は、ベースまたはゲートを入力端子とするトランジスタを入力段に 備え、

前記第1の伝送線路の特性インピーダンスが50 であり、

前記信号線と前記終端抵抗との接続点から、前記受信側入力部回路の入力端子までの長さ が、前記受信側入力部回路で取り扱う信号の最大周波数成分の波長の1/20未満である ことを特徴とするICチップ。

【請求項2】

請求項1記載のICチップにおいて、

前記受信側入力部回路の入力端子に直流バイアス電圧を与えるように構成されたバイアス 印加回路をさらに備えることを特徴とするICチップ。

10

20

30

40

【請求項3】 請求項1または2記載のICチップにおいて、 前記信号線中に直列に挿入されたインダクタをさらに備えることを特徴とするICチップ。 【請求項4】 請求項1または2記載のICチップにおいて、 前記信号線中に直列に挿入された、特性インピーダンスが50 以上の第2の伝送線路を さらに備えることを特徴とするICチップ。 【請求項5】 請求項4記載のICチップにおいて、 前記パッドと前記第2の伝送線路との間の前記信号線中に直列に挿入された第1のインダ クタと、 前記信号線と前記終端抵抗との接続点と、前記第2の伝送線路との間の前記信号線中に直 列に挿入された第2のインダクタとをさらに備えることを特徴とするICチップ。 【請求項6】 請求項5記載のICチップにおいて、 前記第2の伝送線路は、直列に接続された2本の伝送線路からなり、 前記2本の伝送線路の間の信号線に接続された静電気放電保護回路をさらに備えることを 特徴とするICチップ。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、小型で広帯域なDCブロック回路を備えたICチップに関するものである。 【背景技術】 [0002]IC (Integrated Circuit)間で高速な電気信号の通信を行う際、IC間は一般的に特性 インピーダンスZ0が50 の伝送線路(伝送媒体)によって接続されている。そして、 伝送線路の送端側および受端側にはそれぞれインピーダンス整合用の50 抵抗が配置さ れる。また、送信側のICと受信側のIC間で動作電圧(DC動作点)に違いがある場合 、信号の直流成分をカットするようなDCブロック用のコンデンサがIC間に配置される。 [0003]DCブロックコンデンサを含む一般的な送受信構成の例を図33に示す。図33の例では 、送信側のIC1-1に送信側回路10-1とインピーダンス整合用の50 の抵抗11 - 1 とが設けられ、受信側のIC1 - 2 に受信側回路10 - 2 とインピーダンス整合用の 50の抵抗11-2とが設けられている。そして、IC1-1とIC1-2との間は、 伝送線路101によって接続され、伝送線路101の途中にDCブロックコンデンサ3が 設けられている。 [0004]図33の例では、DCブロックコンデンサ3と受端側の50 抵抗11-2とがハイパス フィルタを構成しているため、信号の直流成分を含む低周波の成分がカット(遮断)され る。ただし、数Gbps~数十Gbpsの広帯域なベースバンド信号を扱うようなアプリ ケーションの場合、~1MHz程度以上の信号周波数成分を通過させる必要があり、ハイ パスフィルタのカットオフ周波数を~1MHz程度以下にする必要が生じる。 [0005]容量Cと抵抗Rとを用いた図34のようなハイパスフィルタの伝達関数は次式のようにな る。 Vout(s)/Vin(s)=1/{1+(1/sCR)} $\cdot \cdot \cdot (1)$ [0006]式(1)によれば、インピーダンス整合を担保するために抵抗Rの値が固定値50 であ るとすると、1MHz程度のカットオフ周波数を実現するためには、容量Cが5nF程度

以上(nFオーダー)必要となることが分かる。nFオーダーの容量を、一般的な半導体

プロセスでオンチップに作製することは専有面積上困難であり、DCブロックコンデンサ を外付け(オフチップ)で実装する必要が生じる(非特許文献1参照)。 しかしながら、外付けのコンデンサが数百um~mm角のサイズを有するため、外付けの コンデンサが搭載されるモジュール等の小型化を阻害するという課題があった。 【先行技術文献】 【非特許文献】 [0007]【文献】H.Wakita, et al.,"36-GHz-Bandwidth Quad-channel Driver Module usi ng Compact QFN Package for Optical Coherent Systems", Electrical Performa nce of Electronic Packaging and Systems (EPEPS), 2015 【発明の概要】 【発明が解決しようとする課題】 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 本発明は、上記課題を解決するためになされたもので、インピーダンス整合を担保しなが ら、ICチップ上に搭載可能な小型で広帯域なDCブロック回路を実現することを目的と する 【課題を解決するための手段】 [0009]本発明のICチップは、チップ外部の第1の伝送線路と接続されたパッドと、一端が前記 パッドに接続された信号線と、この信号線の他端に接続され、前記第1の伝送線路を終端 するように構成された終端抵抗と、送信側から前記第1の伝送線路を介して伝送される信 号を受信するように構成された受信側入力部回路と、前記信号線と前記終端抵抗との接続 点と、前記受信側入力部回路の入力端子との間に挿入されたコンデンサとを備え、前記受 信側入力部回路は、ベースまたはゲートを入力端子とするトランジスタを入力段に備え、 前記第1の伝送線路の特性インピーダンスが50 であり、前記信号線と前記終端抵抗と の接続点から、前記受信側入力部回路の入力端子までの長さが、前記受信側入力部回路で 取り扱う信号の最大周波数成分の波長の1/20未満であることを特徴とするものである。 【発明の効果】 [0010]本発明によれば、ICチップの信号線と終端抵抗との接続点と、受信側入力部回路の入力 端子との間にコンデンサを設けることにより、ICチップ上に搭載可能な小型で広帯域な DCブロック回路を実現することができる。その結果、本発明では、小型で広帯域なDC ブロック回路を備えたICチップを実現することができる。 【図面の簡単な説明】 [0011]【図1】図1は、本発明の第1の実施例に係る受信側ICチップの構成を示す回路図であ る。 【図2】図2は、本発明の第2の実施例に係る受信側ICチップの構成を示す回路図であ る。 【図3】図3は、本発明の第3の実施例に係る受信側ICチップの構成を示す回路図であ る. 【図4】図4は、本発明の第4の実施例に係る受信側ICチップの構成を示す回路図であ る。 【図5】図5は、本発明の第5の実施例に係る受信側ICチップの構成を示す回路図であ る。 【図6】図6は、本発明の第5の実施例に係る受信側ICチップの別の構成を示す回路図 である。 【図7】図7は、本発明の第6の実施例に係る受信側ICチップの構成を示す回路図であ ລ. 【図8】図8は、本発明の第6の実施例に係る受信側ICチップの別の構成を示す回路図

10

20

30

40

である。

【図9】図9は、本発明の第7の実施例に係る受信側ICチップの構成を示す回路図であ る. 【図10】図10は、本発明の第7の実施例に係る受信側ICチップの他の構成を示す回 路図である。 【図11】図11は、本発明の第8の実施例に係る受信側ICチップの構成を示す回路図 である。 【図12】図12は、本発明の第8の実施例に係る受信側ICチップの他の構成を示す回 路図である。 【図13A-13B】図13A-図13Bは、本発明の第1~第4の実施例に係る受信側 入力部回路の入力段の構成例を示す回路図である。 【図14A-14B】図14A-図14Bは、本発明の第5~第8の実施例に係る受信側 入力部回路の入力段の構成例を示す回路図である。 【図15】図15は、本発明の第3、第4、第7、第8の実施例に係るバイアス印加回路 の構成例を示す回路図である。 【図16】図16は、本発明の第12の実施例に係る受信側ICチップの構成を示す回路 図である。 【図17】図17は、本発明の第12の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図18】図18は、シミュレーションによる評価の対象とした従来の受信側ICチップ の構成を示す回路図である。 【図19】図19は、従来の受信側ICチップと本発明の受信側ICチップの周波数特性 のシミュレーション結果を示す図である。 【図20】図20は、本発明の第13の実施例に係る受信側ICチップの構成を示す回路 図である。 【図21】図21は、本発明の第13の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図22】図22は、本発明の第13の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図23】図23は、本発明の第13の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図24】図24は、本発明の第14の実施例に係る受信側ICチップの構成を示す回路 図である。 【図25】図25は、本発明の第14の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図26】図26は、本発明の第14の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図27】図27は、本発明の第14の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図28】図28は、本発明の第15の実施例に係る受信側ICチップの構成を示す回路 図である。 【図29】図29は、本発明の第15の実施例に係る受信側ICチップの静電気放電保護 回路の構成を示す回路図である。 【図30】図30は、本発明の第15の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図31】図31は、本発明の第15の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図32】図32は、本発明の第15の実施例に係る受信側ICチップの他の構成を示す 回路図である。 【図33】図33は、一般的なDCブロックコンデンサを介したIC間の接続構成例を示

10

20

30

す図である。

【図34】図34は、ハイパスフィルタの構成と伝達関数を説明する図である。

【発明を実施するための形態】

【0012】

本発明は、上記で述べた課題を解決するため、50 インピーダンス整合を担保しながら ICチップ上に搭載可能な小型で広帯域なDCブロック回路を提供するものである。本発 明では、従来、送信側のICチップと受信側のICチップ間の伝送線路に設けていたDC ブロックコンデンサを無くし、DCブロックコンデンサを受信側のICチップ上に設ける。 【0013】

「第1の実施例1

以下、本発明の実施例について図面を参照して説明する。図1は本発明の第1の実施例に 係る受信側ICチップの構成を示す回路図である。受信側ICチップ1aは、チップ外部 の特性インピーダンスZ0が50の伝送線路2と接続されたパッド15と、一端がパッ ド15に接続された信号線16と、送信側のICチップ(不図示)から伝送線路2を介し て伝送される信号Sを受信する受信側入力部回路10と、所定の電圧と信号線16の他端 との間に接続され、伝送線路2を終端するインピーダンス整合用の50の終端抵抗11 と、信号線16と終端抵抗11との接続点Aと、受信側入力部回路10の入力端子Inと の間に挿入されたコンデンサ12とを少なくとも備えている。

[0014]

このような受信側ICチップ1aにおいて、本実施例のオンチップDCブロック回路は、 コンデンサ12からなる。

本実施例では、コンデンサ12をオンチップに実装可能なサイズとするため、受信側入力 部回路10の入力インピーダンスZinを高くすることが必要となる。入力インピーダン スZinをどの程度に設定すればよいかについては後述する。

【0015】

[第2の実施例]

次に、本発明の第2の実施例について説明する。図2は本発明の第2の実施例に係る受信 側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1bは、第1の実 施例と同様の構成を有するものであるが、信号線16と終端抵抗11との接続点Aから受 信側入力部回路10の入力端子Inまでの長さLが、受信側ICチップ1b(受信側入力 部回路10)で取り扱う信号Sの最大周波数成分の波長よりも十分に短いことを特徴とす る。

【0016】

例えば、長さLは、受信側ICチップ1b(受信側入力部回路10)で取り扱う信号Sの 最大周波数成分の波長の1/20未満とすればよい。一般に信号波長の1/20未満のサ イズは集中定数回路として扱えることが知られている。すなわち、信号波長の1/20未 満のサイズであれば、反射波などが生じる状況下であっても信号波形に影響を及ぼすこと はない。

【0017】

「第3の実施例]

次に、本発明の第3の実施例について説明する。図3は本発明の第3の実施例に係る受信 側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1cは、第1の実 施例の構成に対して、受信側入力部回路10の入力端子Inに直流バイアス電圧を与える バイアス印加回路13を追加したものである。

【0018】

本実施例では、オンチップDCブロック回路のコンデンサ12をオンチップに実装可能な サイズとするため、受信側入力部回路10の入力インピーダンスZinとバイアス印加回 路13の出力インピーダンスZoutとを高くすることが必要となる。入力インピーダン スZinおよび出力インピーダンスZoutをどの程度に設定すればよいかについては後 述する。 10

[0019]

「第4の実施例]

次に、本発明の第4の実施例について説明する。図4は本発明の第4の実施例に係る受信 側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1dは、第3の実 施例と同様の構成を有するものであるが、信号線16と終端抵抗11との接続点Aから受 信側入力部回路10の入力端子Inまでの長さLが、受信側ICチップ1d(受信側入力 部回路10)で取り扱う信号Sの最大周波数成分の波長よりも十分に短いことを特徴とす る。第3の実施例と同様に、長さLは、受信側ICチップ1d(受信側入力部回路10) で取り扱う信号Sの最大周波数成分の波長の1/20未満とすればよい。

[0020]

以上のように、第1~第4の実施例で説明した特徴を有するDCブロック回路の構成を用 いると、コンデンサ12の前に配置した50の終端抵抗11によってインピーダンスの 整合が担保されると共に、信号線16と終端抵抗11との接続点Aから受信側入力部回路 10を見たとき、図34の回路で示すところの抵抗値Rを十分に大きく設計することが可 能となり、コンデンサ12の値を小さくしてもハイパスフィルタのカットオフ周波数を低 域まで拡張することが可能となる。

【0021】

例えば第1、第2の実施例の場合、受信側入力部回路10の入力インピーダンスZinと コンデンサ12とによってハイパスフィルタが構成される。このハイパスフィルタのカッ トオフ周波数とコンデンサ12の容量とが、それぞれ所望の値になるように、式(1)に 基づいて入力インピーダンスZin(抵抗Rの値)を設定すればよい。

【0022】

また、第3、第4の実施例の場合、受信側入力部回路10の入力インピーダンスZinお よびバイアス印加回路13の出力インピーダンスZoutの合成抵抗と、コンデンサ12 とによってハイパスフィルタが構成される。このハイパスフィルタのカットオフ周波数と コンデンサ12の容量とが、それぞれ所望の値になるように、入力インピーダンスZin および出力インピーダンスZoutを設定すればよい。例えば、受信側入力部回路10の 入力インピーダンスZinおよびバイアス印加回路13の出力インピーダンスZoutの 合成抵抗値を1M 程度に設計した場合、1MHzのカットオフ周波数を実現するために 必要なコンデンサ12の容量値は1pF以下でよいことになる。すなわち、コンデンサ1 2がオンチップに実装可能なサイズとなる。

[0023]

また、第2、第4の実施例では、信号線16と終端抵抗11との接続点Aから受信側入力 部回路10の入力端子Inまでの長さLを、取り扱う信号Sの最大周波数成分の波長に対 して十分に短く設計することで高周波での特性劣化(接続点Aと受信側入力部回路10間 でのインピーダンス不整合による反射の影響)を抑えることが可能である。

【0024】

以上のように、第1~第4の実施例の回路構成を用いることで、50 インピーダンス整 合を担保しながらICチップ上に搭載可能な小型で広帯域なDCプロック回路を実現する ことができる。

【0025】

[第5の実施例]

第1~第4の実施例では、単相信号Sを取り扱う回路への適用例を示したが、本発明を差動回路に適用することも可能である。図5は本発明の第5の実施例に係る受信側ICチップの構成を示す回路図である。受信側ICチップ1eは、特性インピーダンスZ0が50の非反転側の伝送線路2pと接続されたパッド15pと、特性インピーダンスZ0が50の反転側の伝送線路2nと接続されたパッド15nと、一端がパッド15p,15nに接続された信号線16p,16nと、送信側のICチップ(不図示)から差動構成の伝送線路2p,2nを介して伝送される差動信号DSを受信する受信側入力部回路10eと、所定の電圧と信号線16pの他端との間に接続され、伝送線路2pを終端するインピー

10

ダンス整合用の50 の終端抵抗11pと、所定の電圧と信号線16nの他端との間に接 続され、伝送線路2nを終端するインピーダンス整合用の50 の終端抵抗11nと、信 号線16pと終端抵抗11pとの接続点Apと、受信側入力部回路10eの非反転入力端 子Inpとの間に挿入されたコンデンサ12pと、信号線16nと終端抵抗11nとの接 続点Anと、受信側入力部回路10eの反転入力端子Innとの間に挿入されたコンデン サ12nとを少なくとも備えている。

【 0 0 2 6 】

このような受信側 I C チップ 1 e において、本実施例のオンチップ D C ブロック回路は、 コンデンサ 1 2 p , 1 2 n からなる。

【0027】

10

本実施例では、コンデンサ12p,12nをオンチップに実装可能なサイズとするため、 受信側入力部回路10eの非反転側の入力インピーダンスZinpおよび反転側の入力イ ンピーダンスZinnを高くすることが必要となる。入力インピーダンスZinp,Zi nnをどの程度に設定すればよいかについては後述する。

[0028]

なお、差動回路のインピーダンス整合用の終端抵抗11p,11nの配置については幾通 りか考えられ、コモンモードノイズ対策のために図5に示したようにT型終端の構成とし てもよいし、図6の受信側ICチップ1fのように 型終端の構成をとってもよい。

【 0 0 2 9 】

[第6の実施例]

次に、本発明の第6の実施例について説明する。図7は本発明の第6の実施例に係る受信 側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1gは、第5の実 施例と同様の構成を有するものであるが、非反転側の信号線16pと終端抵抗11pとの 接続点Apから受信側入力部回路10eの非反転入力端子Inpまでの長さLp、および 反転側の信号線16nと終端抵抗11nとの接続点Anから受信側入力部回路10eの反 転入力端子Innまでの長さLnが、受信側ICチップ1g(受信側入力部回路10e) で取り扱う信号DSの最大周波数成分の波長よりも十分に短いことを特徴とする。

【 0 0 3 0 】

第2の実施例と同様に、長さLp,Lnは、受信側ICチップ1g(受信側入力部回路1 0e)で取り扱う信号DSの最大周波数成分の波長の1/20未満とすればよい。 第5の実施例で説明したとおり、コモンモードノイズ対策のために図7に示したようにT 型終端の構成としてもよいし、図8の受信側ICチップ1hのように 型終端の構成をと ってもよい。

[第7の実施例]

次に、本発明の第7の実施例について説明する。図9は本発明の第7の実施例に係る受信 側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1iは、第5の実 施例の構成に対して、受信側入力部回路10eの非反転入力端子Inpに直流バイアス電 圧を与えるバイアス印加回路13pと、受信側入力部回路10eの反転入力端子Innに 直流バイアス電圧を与えるバイアス印加回路13nとを追加したものである。

【 0 0 3 2 】

本実施例では、コンデンサ12p,12nをオンチップに実装可能なサイズとするため、 受信側入力部回路10eの入力インピーダンスZinp,Zinnとバイアス印加回路1 3p,13nの出力インピーダンスZoutp,Zoutnとを高くすることが必要とな る。入力インピーダンスZinp,Zinnおよび出力インピーダンスZoutp,Zo utnをどの程度に設定すればよいかについては後述する。

【 0 0 3 3 】

第5の実施例で説明したとおり、コモンモードノイズ対策のために図9に示したようにT型終端の構成としてもよいし、図10の受信側ICチップ1jのように 型終端の構成を とってもよい。

20

[0034]

[第8の実施例]

次に、本発明の第8の実施例について説明する。図11は本発明の第8の実施例に係る受信側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1kは、第7の実施例と同様の構成を有するものであるが、非反転側の信号線16pと終端抵抗11pとの接続点Apから受信側入力部回路10eの非反転入力端子Inpまでの長さLp、および反転側の信号線16nと終端抵抗11nとの接続点Anから受信側入力部回路10eの反転入力端子Innまでの長さLnが、受信側ICチップ1k(受信側入力部回路10e)で取り扱う信号DSの最大周波数成分の波長よりも十分に短いことを特徴とする。第6の実施例と同様に、長さLp,Lnは、受信側ICチップ1k(受信側入力部回路10e)で取り扱う信号DSの最大周波数成分の波長の1/20未満とすればよい。

(8)

【 0 0 3 5 】

第5の実施例で説明したとおり、コモンモードノイズ対策のために図11に示したように T型終端の構成としてもよいし、図12の受信側ICチップ11のように 型終端の構成 をとってもよい。

【 0 0 3 6 】

以上のように、第5~第8の実施例で説明した特徴を有するICチップの構成を用いると、差動回路において第1~第4の実施例と同様の効果を得ることができる。第5、第6の 実施例の場合、受信側入力部回路10 eの非反転側の入力インピーダンスZinpとコン デンサ12 pとによってハイパスフィルタが構成される。このハイパスフィルタのカット オフ周波数とコンデンサ12 pの容量とが、それぞれ所望の値になるように、式(1)に 基づいて入力インピーダンスZinp(抵抗Rの値)を設定すればよい。同様に、受信側 入力部回路10 eの反転側の入力インピーダンスZinnとコンデンサ12 nとによって ハイパスフィルタが構成されるので、このハイパスフィルタのカットオフ周波数とコンデ ンサ12 nの容量とが、それぞれ所望の値になるように、入力インピーダンスZinn(抵抗Rの値)を設定すればよい。

【0037】

また、第7、第8の実施例の場合、受信側入力部回路10eの非反転側の入力インピーダンスZinpおよびバイアス印加回路13pの出力インピーダンスZoutpの合成抵抗 と、コンデンサ12pとによってハイパスフィルタが構成される。このハイパスフィルタ のカットオフ周波数とコンデンサ12pの容量とが、それぞれ所望の値になるように、入 カインピーダンスZinpおよび出力インピーダンスZoutpを設定すればよい。同様 に、受信側入力部回路10eの反転側の入力インピーダンスZinnおよびバイアス印加 回路13nの出力インピーダンスZoutnの合成抵抗と、コンデンサ12nとによって ハイパスフィルタが構成されるので、このハイパスフィルタのカットオフ周波数とコンデ ンサ12nの容量とが、それぞれ所望の値になるように、入力インピーダンスZinnお よび出力インピーダンスZoutnを設定すればよい。

【0038】

[第9の実施例]

次に、第1~第4の実施例の受信側入力部回路10の構成例について説明する。前述のと おり第1~第4の実施例のICチップを実現するためには入力インピーダンスの高い受信 側入力部回路10を備える必要がある。その回路構成として、バイポーラトランジスタを 用いる場合にはベースを入力とし、FET(電界効果トランジスタ)を用いる場合にはゲ ートを入力とするような回路が適する。

【0039】

すなわち、バイポーラトランジスタの場合には、受信側入力部回路10の入力段の構成として、図13AのようにバイポーラトランジスタQ1と電流源IS1とからなるエミッタフォロワを使用することが好ましい。また、FETの場合には、受信側入力部回路10の入力段の構成として、図13BのようにFETQ2と電流源IS2とからなるソースフォロワを使用することが好ましい。

10

[0040]

「第10の実施例]

次に、第5~第8の実施例の受信側入力部回路10eの構成例について説明する。第1~ 第4の実施例と同様に、第5~第8の実施例のICチップを実現するためには入力インピ ーダンスの高い受信側入力部回路10eを備える必要がある。

【0041】

バイポーラトランジスタの場合には、受信側入力部回路10 e の入力段の構成として、図 14AのようにバイポーラトランジスタQ3,Q4と抵抗R1,R2と電流源IS3とか らなる差動回路を使用することが好ましい。また、FETの場合には、受信側入力部回路 10 e の入力段の構成として、図14BのようにFETQ5,Q6と抵抗R3,R4と電 流源IS4とからなる差動回路を使用することが好ましい。

【0042】

[第11の実施例]

次に、第3、第4、第7、第8の実施例のバイアス印加回路13,13p,13nの構成 例について説明する。第3、第4の実施例のバイアス印加回路13は、例えば図15に示 すように一端が正の電源電圧VCC(受信側入力部回路10がFETで構成される場合に はVDD)に接続され、他端がバイアス印加回路13の出力端子に接続された抵抗R5と 、一端がバイアス印加回路13の出力端子に接続され、他端が負の電源電圧VEE(受信 側入力部回路10がFETで構成される場合にはVSS)に接続された抵抗R6とからな る分圧回路で実現することができる。

第7、第8の実施例のバイアス印加回路13p,13nについても同様に分圧回路で実現 することができる。

【0043】

前述のとおりコンデンサ12,12p,12nをオンチップに実装可能なサイズとするため、バイアス印加回路13,13p,13nの出力インピーダンスZout,Zoutp,Zoutpとなるので、抵抗R5,R6の抵抗値を高くする必要がある。具体的には、バイアス印加回路13,13p,13nから出力するバイアス電圧と、必要な出力インピーダンスZout,Zoutp,Zoutpに応じて、抵抗R5,R6の値を設定すればよい。

[0044]

「第12の実施例]

次に、本発明の第12の実施例について説明する。図16は本発明の第12の実施例に係 る受信側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1mは、第 1、第2の実施例の構成に対して、特性インピーダンスZ0が50 以上の伝送線路14 を信号線16中に直列に挿入したことを特徴とする。

【0045】

本実施例では、伝送線路14を挿入することにより、受信側ICチップ1mの入力部について、入力ポート(伝送線路2と接続される信号入力のためのパッドなど)から終端抵抗 11までの寄生容量の影響を抑制することができる。

【0046】

伝送線路14は第1~第8の実施例のいずれにも適用可能である。第5~第8の実施例に 適用する場合には、図17に示すように、信号線16p,16nのそれぞれについて直列 に、特性インピーダンスZ0が50 以上の伝送線路14p,14nを挿入すればよい。 図17の構成は、伝送線路14p,14nを図5に適用した場合を示しているが、図6~ 図12にも同様に適用可能である。

【 0 0 4 7 】

最後に、本発明の効果を以下に示す。本発明の効果を確認するため、オンチップで実装可能なサイズのコンデンサ2.5pFを、従来構成の配置で用いた場合と、本発明の構成で 用いた場合について、広帯域アンプを例にとり回路シミュレータにて比較した。 【0048】 10

20

従来の構成としては、図18に示すように伝送線路2の終端と、終端抵抗11と受信側入 力部回路10の入力端子との接続点との間に2.5pFのコンデンサ120を挿入した構 成を用いた。

ー方、本発明の構成としては、図4に示した第4の実施例の受信側ICチップ1dにおいてコンデンサ12の容量を2.5pFとした構成を用いた。

【0049】

図19は従来の受信側ICチップと本発明の受信側ICチップの周波数特性のシミュレーション結果を示す図である。図19の180は従来の受信側ICチップの周波数特性を示し、181は本発明の受信側ICチップの周波数特性を示している。

【 0 0 5 0 】

図19によれば、本発明の構成を用いることによって高周波での特性を劣化させることな く、低域のカットオフ周波数を600MHzから20kHzまで拡張できていることが分 かる。以上のように、本発明を用いることで、ICチップ上に搭載可能な小型で広帯域な DCブロック回路が実現可能となる。

【0051】

[第13の実施例]

次に、本発明の第13の実施例について説明する。図20は本発明の第13の実施例に係 る受信側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1nは、第 1、第2の実施例の構成に対して、インダクタ17を信号線16中に直列に挿入したこと を特徴とする。

【 0 0 5 2 】

第1~第12の実施例において、終端抵抗11,11p,11p,11nとコンデンサ12,12 P,12nとの接続点A,Ap,Anには回路レイアウト起因の寄生容量が付加されてし まうため、高周波側でのインピーダンス整合・反射特性の劣化が生じてしまう。この高周 波側での反射特性の劣化を抑えるためには、図20に示したようにインダクタ17を挿入 すればよい。このとき、インダクタ17は、例えばpHオーダーの小さなインダクタンス 値を有するものであるから、低周波ではほぼ短絡とみなすことができる。したがって、イ ンダクタ17が、本発明で担保したい低域のカットオフ周波数に大きな影響を与えること はない。

【0053】

第3、第4の実施例の図3、図4にインダクタ17を適用した場合の受信側ICチップ1 oの構成を図21に示す。

第5の実施例の図5において、信号線16p,16nのそれぞれに直列にインダクタ17 p,17nを挿入した場合の受信側ICチップ1pの構成を図22に示す。図22の構成 は、インダクタ17p,17nを図5に適用した場合を示しているが、図6~図8にも同 様に適用可能である。

【0054】

第7の実施例の図9において、信号線16p,16nのそれぞれに直列にインダクタ17 p,17nを挿入した場合の受信側ICチップ1qの構成を図23に示す。図23の構成 は、インダクタ17p,17nを図9に適用した場合を示しているが、図10~図12に も同様に適用可能である。

【0055】

[第14の実施例]

次に、本発明の第14の実施例について説明する。図24は本発明の第14の実施例に係 る受信側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1rは、第 12の実施例の構成に対して、パッド15と伝送線路14との間の信号線16中にインダ クタ18を直列に挿入し、さらに信号線16と終端抵抗11との接続点Aと、伝送線路1 4との間の信号線16中にインダクタ19を直列に挿入したことを特徴とする。 【0056】 これにより、本実施例では、パッド15の寄生容量による高周波での反射特性劣化を抑え 10

ることができる。

第3、第4の実施例の図3、図4にインダクタ18,19を適用した場合の受信側ICチ ップ1sの構成を図25に示す。

【 0 0 5 7 】

第12の実施例の図17において、信号線16p,16nのそれぞれに直列にインダクタ 18p,19p,18n,19nを挿入した場合の受信側ICチップ1tの構成を図26 に示す。図26の構成は、インダクタインダクタ18p,19p,18n,19nを図1 7に適用した場合を示しているが、図6~図8の信号線16p,16nのそれぞれについ て直列に伝送線路14p,14nを挿入した構成にも同様に適用可能である。 【0058】

第7の実施例の図9において、信号線16p,16nのそれぞれについて直列に伝送線路 14p,14nを挿入し、さらに信号線16p,16nのそれぞれに直列にインダクタ1 8p,19p,18n,19nを挿入した場合の受信側ICチップ1uの構成を図27に 示す。図27の構成は、インダクタインダクタ18p,19p,18n,19nを図9に 適用した場合を示しているが、図10~図12の信号線16p,16nのそれぞれについ て直列に伝送線路14p,14nを挿入した構成にも同様に適用可能である。

【0059】

[第15の実施例]

次に、本発明の第15の実施例について説明する。図28は本発明の第15の実施例に係 る受信側ICチップの構成を示す回路図である。本実施例の受信側ICチップ1vは、第 14の実施例の図24に示した構成において、伝送線路14を、直列に接続された2本の 伝送線路14-1,14-2からなるものとし、この2本の伝送線路14-1,14-2 の間の信号線16に接続された静電気放電(ESD:Electro Static Discharge)保護回 路20を備えることを特徴とする。

【0060】

例えば実装工程時におけるICの取扱いに際して、ESDにより抵抗、コンデンサ、ある いは受信側入力部回路のトランジスタがダメージを受ける可能性がある。このESD耐性 を向上させるために、ICチップにESD保護回路20を設ける。ただし、ESD保護回 路20の付加による寄生容量の影響(反射特性の劣化など)を抑えるために、特性インピ ーダンスZ0が50 以上の伝送線路14-1,14-2を2本設け、これら2本の伝送 線路14-1,14-2の接続点にESD保護回路20を設ける。

[0061]

ESD保護回路20の構成を図29に示す。ESD保護回路20は、正の電源電圧VCC (受信側入力部回路10がFETで構成される場合にはVDD)と信号線16との間に逆 バイアスになるように接続されたN個のダイオードD1と、信号線16と負の電源電圧V EE(受信側入力部回路10がFETで構成される場合にはVSS)との間に逆バイアス になるように接続されたM個のダイオードD2とから構成される。

【 0 0 6 2 】

ダイオードD1,D2の段数N,Mは、信号線16の電圧(動作状態における直流動作点)に応じてダイオードD1,D2がブレークダウンしない範囲で任意に設定されるパラメ ータである。すなわち、N 0かつM 0である。

【 0 0 6 3 】

こうして、本実施例では、ICチップ上に搭載可能な小型で広帯域、かつESD耐性の高いDCブロック回路が実現可能となる。

第14の実施例の図25に示した構成において、伝送線路14を、直列に接続された2本の伝送線路14-1,14-2からなるものとし、この2本の伝送線路14-1,14-2の間の信号線16にESD保護回路20を接続した場合の受信側ICチップ1wの構成を図30に示す。

【0064】

第14の実施例の図26に示した構成において、伝送線路14pを特性インピーダンスZ

10

20

0 が 5 0 以上の2本の伝送線路14p-1,14p-2からなるものとし、伝送線路1 4 nを特性インピーダンスZ0が50 以上の2本の伝送線路14n-1,14n-2からなるものとし、直列に接続された2本の伝送線路14p-1,14p-2の間の信号線 16pにESD保護回路20pを接続し、直列に接続された2本の伝送線路14n-1, 14n-2の間の信号線16nにESD保護回路20p,20nの構成は、ESD保護回路 20と同様である。図31の構成は、ESD保護回路20p,20nを図26に適用した 場合を示しているが、図6~図8の信号線16pに直列に伝送線路14p-1,14p-2とインダクタ18p,19pとを挿入し、信号線16nに直列に伝送線路14n-1, 14n-2とインダクタ18n,19nとを挿入した構成にも同様に適用可能である。 【0065】

第14の実施例の図27に示した構成において、伝送線路14pを特性インピーダンスZ 0が50 以上の2本の伝送線路14p-1,14p-2からなるものとし、伝送線路1 4nを特性インピーダンスZ0が50 以上の2本の伝送線路14n-1,14n-2か らなるものとし、直列に接続された2本の伝送線路14p-1,14p-2の間の信号線 16pにESD保護回路20pを接続し、直列に接続された2本の伝送線路14n-1, 14n-2の間の信号線16nにESD保護回路20nを接続した場合の受信側ICチッ プ1yの構成を図32に示す。図32の構成は、ESD保護回路20p,20nを図27 に適用した場合を示しているが、図10~図12の信号線16pに直列に伝送線路14p -1,14p-2とインダクタ18p,19pとを挿入し、信号線16nに直列に伝送線 路14n-1,14n-2とインダクタ18n,19nとを挿入した構成にも同様に適用 可能である。

【産業上の利用可能性】

[0066]

本発明は、高速な電気信号の通信を行うICチップに適用することができる。

【符号の説明】

【 0 0 6 7 】

1 a ~ 1 y …受信側 I C チップ、2,2 p,2 n,1 4,1 4 - 1,1 4 - 2,1 4 p, 1 4 p - 1,1 4 p - 2,1 4 n,1 4 n - 1,1 4 n - 2 … 伝送線路、1 0,1 0 e … 受信側入力部回路、1 1,1 1 p,1 1 n …終端抵抗、1 2,1 2 P,1 2 n … コンデン サ、1 3,1 3 p,1 3 n … バイアス印加回路、1 5,1 5 p,1 5 n … パッド、1 6, 1 6 p,1 6 n …信号線、1 7,1 7 p,1 7 n,1 8,1 8 p,1 8 n,1 9,1 9 p ,1 9 n … インダクタ、2 0,2 0 p,2 0 n …静電気放電保護回路、Q 1,Q 3,Q 4 …バイポーラトランジスタ、Q 2,Q 5,Q 6 … F E T、I S 1 ~ I S 4 …電流源、R 1 ~ R 6 …抵抗、D 1,D 2 … ダイオード。

30

20

【図面】 【図1】



【図2】



10

20

【図3】

1c IC _ 13 バイアス 印加回路 Zin=High 50Ω × s ⇔ 15 E 12 16 A In Zout=High 2 Z0=50Ω 10

【図4】



30

【図5】





【図7】

Lp 1g 6 IC Zinp,Zinn=High 50Ω 2p 11p 15p^{16p} In DS $\implies Z0 = 50\Omega$ 15n 16n 12p / 2n Inn 11n / 12n . 10e 50Ω 1 ≻ Ln

【図8】



30

10

20

【図10】







【図12】





20

10

30







10

【図14A】



【図148】



20

【図15】



【図16】



(17)







10

20



【図20】











10e Zinp,Zinn=High 7 <u>1</u> Inn 1 Zoutp,Zoutn=High Ē バイアス 印加回路 バイアス 印加回路 13p 13n 1² → 12p 50Ω 500 15p 7p 15n Ŋ 11n DS ⊏)=500 2p 2¹





20

10

30

10e

12n 🥕

2¹

In

Inp

Z0≥50Ω

16n

15n

DS ⇔ Z0 =50Ω

Zin=High

13 バイアス 印加回路

> 50Ω 19

> > ŝ

15

ப் s

Ŋ

Zout=High



10



【図27】



【図28】



30





10

20

【図31】



【図32】



30

【図34】

【図33】





10

20

フロントページの続き

日本電信電話株式会社内

合議体

- 審判長 佐藤 智康
- 審判官 法田 隆之
- 審判官 衣鳩 文彦
- (58)調査した分野 (Int.Cl., DB名)

Н03Н