



(12) 发明专利申请

(10) 申请公布号 CN 104378909 A

(43) 申请公布日 2015. 02. 25

(21) 申请号 201310349958. 7

(22) 申请日 2013. 08. 12

(71) 申请人 英业达科技有限公司

地址 201114 上海市闵行区漕河泾出口加工  
区浦星路 789 号

申请人 英业达股份有限公司

(72) 发明人 杨龙

(74) 专利代理机构 北京律诚同业知识产权代理  
有限公司 11006

代理人 梁挥 常大军

(51) Int. Cl.

H05K 1/02(2006. 01)


权利要求书1页 说明书6页 附图8页

(54) 发明名称

印刷电路板

(57) 摘要

一种印刷电路板,此印刷电路板包括本体、第一信号层与第一阻抗测试单元。本体具有分别位于本体相对两面的第一表面与第二表面。第一信号层设置于该本体内,第一信号层相对靠近第二表面。第一阻抗测量单元位于第一表面,且包括接地点与至少一测量点。接地点耦接于贯穿第一表面与第二表面的第一导体通孔,第一导体通孔耦接接地层。所述至少一测量点耦接第一信号层。其中,当需要测量第一信号层的阻抗时,以测量工具耦接所述至少一测量点及接地点进行测量。



1. 一种印刷电路板,其特征在于,包括:
  - 一本体,具有分别位于该本体相对两面的一第一表面与一第二表面;
  - 一第一信号层,设置于该本体内,该第一信号层相对靠近该第二表面;以及
  - 一第一阻抗测量单元,位于该第一表面,该第一阻抗测量单元包括:
    - 一接地点,耦接于贯穿该第一表面与该第二表面的一第一导体通孔,该第一导体通孔耦接一接地层;以及
    - 至少一测量点,耦接该第一信号层;其中,当需要测量该第一信号层的阻抗时,以一测量工具耦接该至少一测量点及该接地点进行测量。
2. 根据权利要求1所述的印刷电路板,其特征在于,该印刷电路板更包括一第二阻抗测量单元,该第二阻抗测量单元位于该第二表面,适于测量相对靠近该第一表面的一第二信号层。
3. 根据权利要求1所述的印刷电路板,其特征在于,该第一信号层电性连接一第二导体通孔,且通过该第二导体通孔贯穿该印刷电路板的该本体。
4. 根据权利要求3所述的印刷电路板,其特征在于,该第一阻抗测量单元的该接地点正对该第一导体通孔,且该至少一测量点通过一导线连接至该第二导体通孔。
5. 根据权利要求1所述的印刷电路板,其特征在于,该本体内设置有该接地层、一电源层和多个信号传输层,该第一信号层为该些信号传输层其中之一。
6. 一种印刷电路板,其特征在于,包括:
  - 一本体,具有分别位于该本体相对两面的一第一表面与一第二表面;
  - 一表面信号层,设置于该第一表面或该第二表面;以及
  - 一第一阻抗测量单元,位于该表面信号层所在的表面,该第一阻抗测量单元包括:
    - 一接地点,耦接于贯穿该第一表面与该第二表面的一第一导体通孔,该第一导体通孔耦接一接地层;以及
    - 至少一测量点,耦接该表面信号层;其中,当需要测量该表面信号层的阻抗时,以一测量工具耦接该至少一测量点及该接地点进行测量。
7. 根据权利要求6所述的印刷电路板,其特征在于,该印刷电路板更包括一第二阻抗测量单元,该第二阻抗测量单元位于另一表面,适于测量另一表面信号层的阻抗。
8. 根据权利要求6所述的印刷电路板,其特征在于,该第一阻抗测量单元的该接地点正对该第一导体通孔,且该至少一测量点通过一导线连接至该表面信号层。
9. 根据权利要求6所述的印刷电路板,其特征在于,该本体内设置有该接地层、一电源层和多个信号传输层。

## 印刷电路板

### 技术领域

[0001] 本发明涉及一种印刷电路板,且特别涉及一种可降低残段效应的印刷电路板。

### 背景技术

[0002] 印刷电路板 (printed circuit board, PCB) 是一种依照电路设计,而将欲设置于其上的多个电子零件之间的电气布线绘制成布线图形,并经由特定的制成方式 (例如减去法或加成法) 而形成。换句话说,印刷电路板是用于搭配电子零件的基板,以使设置于印刷电路板上的电子零件得以发挥其功能,达到信号处理的目的。

[0003] 请一并参照图 1,图 1 为根据现有的印刷电路板的一侧向剖视示意图。如图 1 所示,印刷电路板 9 为一种具有六层的多层板 (multi-layer boards),其主要包括本体 90、四层信号传输层 92、接地层 94、电源层 96。本体 90 具有第一表面 900、相对于第一表面 900 的第二表面 902 以及贯穿孔 (via、through hole,亦称通孔) 904,其中贯穿孔 904 内设置有导体 906。所述多个信号传输层 92 包括有信号层 920、信号层 922、信号层 924 与信号层 926,其中信号层 920 与信号层 926 分别暴露于第一表面 900 与第二表面 902,且接地层 94 位于信号层 920 与信号层 922 之间,电源层 96 位于信号层 924 与信号层 926 之间。

[0004] 请参照图 2A,图 2A 为根据图 1 印刷电路板于检测阻抗时的一侧向剖视示意图。如图 2A 所示,若欲检测信号层 920 的布线的阻抗值时,会将用以测试印刷电路板 9 的测量工具 2 设置在最接近欲检测层的表面上 (即信号层 920) 上,且测量工具 2 的两端分别耦接有第一导线 (未绘示于附图) 与第二导线 3b,其中第一导线与第二导线 3b 皆耦接于信号层 920,以检测出信号层 920 的布线的阻抗值。然而,这种检测方式却会使得信号层 920 以外的导体 906 部分 (即区段 91a,亦可视为接地层 94 至信号层 926 的区段) 不是信号必经的路径,而造成残段效应 (stub effect) 并降低所检测出的信号层 920 的布线的阻抗值的准确度。

[0005] 同样地,若欲检测信号层 926 的布线的阻抗值时 (未绘示于附图),会将用以测试印刷电路板 9 的测量工具 2 设置在信号层 926 上,使得信号层 926 以外的导体 906 部分 (可视为信号层 920 至电源层 96 的区段) 不是信号必经的路径,而造成残段效应并降低所检测出的信号层 926 的布线的阻抗值的准确度。

[0006] 请参照图 2B,图 2B 为根据图 1 印刷电路板于检测阻抗时的另一侧向剖视示意图。如图 2B 所示,若欲检测信号层 922 的布线的阻抗值时,会将用以测试印刷电路板 9 的测量工具 2 设置在信号层 920 上,且测量工具 2 的两端分别耦皆有第一导线 (未绘示于附图) 与第二导线 3b,其中第一导线耦接信号层 920 而第二导线 3b 则通过贯穿孔 904 耦接信号层 922,以检测出信号层 922 的布线的阻抗值。然而,这种检测方式却会使得信号层 920 至信号层 922 以外的导体 906 部分 (即区段 91b,亦可视为信号层 924 至信号层 926 的区段) 不是信号必经的路径,而造成残段效应并降低所检测出的信号层 922 的布线的阻抗值的准确度。

[0007] 同样地,若欲检测信号层 924 的布线的阻抗值时 (未绘示于附图),会将用以测试

印刷电路板 9 的测量工具 2 设置在信号层 926 上,使得信号层 924 至信号层 926 以外的导体 906 部分(可视为信号层 920 至信号层 922 的区段)不是信号必经的路径,而造成残段效应并降低所检测出的信号层 924 的布线的阻抗值的准确度。

## 发明内容

[0008] 有鉴于以上的问题,本发明的目的在于提出一种印刷电路板,通过利用阻抗测量单元上的测量点可以选择性地耦接任意一个信号传输层的设计来降低残断效应,提升了欲检测的信号传输层的布线的阻抗值的准确度。

[0009] 根据本发明一实施例中的一种印刷电路板,此印刷电路板包括本体、第一信号层以及第一阻抗测量单元。本体具有分别位于本体相对两面的第一表面与第二表面。第一信号层设置于本体内,且此第一信号层相对靠近第二表面。第一阻抗测量单元位于第一表面,且此第一阻抗测量单元更包括有接地点以及至少一测量点。接地点耦接于贯穿第一表面与第二表面的第一导体通孔,且此第一导体通孔耦接接地层。所述至少一测量点耦接第一信号层。其中,当需要测量第一信号层的阻抗时,以测量工具耦接所述至少一测量点及接地点进行测量。

[0010] 在一实施例中,印刷电路板更包括第二阻抗测量单元,此第二阻抗测量单元位于第二表面,适于测量相对靠近第一表面的第二信号层。

[0011] 在一实施例中,第一信号层电性连接第二导体通孔,且通过此第二导体通孔贯穿印刷电路板的本体。

[0012] 在一实施例中,第一阻抗测量单元的接地点正对第一导体通孔,且所述至少一测量点通过导线连接至第二导体通孔。

[0013] 在一实施例中,本体内设置有接地层、电源层和多个信号传输层,第一信号层为所述多个信号传输层其中之一。

[0014] 根据本发明一实施例中的一种印刷电路板,此印刷电路板包括本体、表面信号层以及第一阻抗测量单元。本体具有分别位于本体相对两面的第一表面与第二表面。表面信号层设置于第一表面或第二表面。第一阻抗测量单元位于表面信号层所在的表面,且此第一阻抗测量单元更包括有接地点以及至少一测量点。接地点耦接于贯穿第一表面与第二表面的第一导体通孔,且此第一导体通孔耦接接地层。所述至少一测量点耦接表面信号层。其中,当需要测量表面信号层的阻抗时,以测量工具耦接所述至少一测量点及接地点进行测量。

[0015] 在一实施例中,印刷电路板更包括第二阻抗测量单元,此第二阻抗测量单元位于另一表面,适于测量另一表面信号层的阻抗。

[0016] 在一实施例中,第一阻抗测量单元的接地点正对第一导体通孔,且所述至少一测量点通过导线连接至表面信号层。

[0017] 在一实施例中,本体内设置有该接地层、电源层和多个信号传输层。

[0018] 综合以上所述,本发明提供一种印刷电路板,通过将两个阻抗测试单元分别设置于本体的相对两面的设计,使得检测者可以依据欲检测的信号传输层来选择测量工具欲连接的阻抗测试单元,并通过阻抗测试单元上的测量点可以通过导线而选择性地耦接任意一个信号传输层,以检测出欲检测的信号传输层的布线的阻抗值。

[0019] 以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。

### 附图说明

- [0020] 图 1 为根据现有的印刷电路板的一侧向剖视示意图；
- [0021] 图 2A 为根据图 1 印刷电路板于检测阻抗时的一侧向剖视示意图；
- [0022] 图 2B 为根据图 1 印刷电路板于检测阻抗时的另一侧向剖视示意图；
- [0023] 图 3 为根据本发明一实施例的印刷电路板的一侧向剖视示意图；
- [0024] 图 4 为根据图 3 的第一阻抗量测单元的一俯视图；
- [0025] 图 5A 为根据图 3 印刷电路板于检测阻抗时的一侧向剖视示意图；
- [0026] 图 5B 为根据图 3 印刷电路板于检测阻抗时的另一侧向剖视示意图；
- [0027] 图 5C 为根据图 3 印刷电路板于检测阻抗时的又一侧向剖视示意图。
- [0028] 其中,附图标记
- [0029] 1、9 印刷电路板
- [0030] 10、90 本体
- [0031] 100、900 第一表面
- [0032] 102、902 第二表面
- [0033] 104、904 贯穿孔
- [0034] 106、906 导体
- [0035] 12、92 信号传输层
- [0036] 120、122、124、126、920、922、924、926 信号层
- [0037] 14、94 接地层
- [0038] 16、96 电源层
- [0039] 18 第一阻抗测量单元
- [0040] 180 第一接地点
- [0041] 182 第一测量点
- [0042] 184 第二测量点
- [0043] 19 第二阻抗测量单元
- [0044] 2 测量工具
- [0045] 3a、3b 导线
- [0046] 91a、91b、11a、11b 区段

### 具体实施方式

[0047] 以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施,且根据本说明书所发明的内容、权利要求范围及附图,任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点,但非以任何观点限制本发明的范畴。

[0048] 需注意的是,所附的附图均为简化的示意图,仅以示意方式说明本发明的基本结构与方法。因此,在该些附图中仅标示与本发明有关的元件,且所显示的元件并非以实际实施时的数目、形状、尺寸比例等加以绘制,其实际实施时的规格尺寸实为一种选择性的设

计,且其元件布局形态可能更为复杂,先予叙明。

[0049] 请参照图 3,图 3 为根据本发明一实施例的印刷电路板的一侧向剖视示意图。如图 3 所示,印刷电路板 1 主要包括本体 10、多个信号传输层 12、接地层 14、电源层 16、第一阻抗量测单元 18 以及第二阻抗量测单元 19。以下将分别就印刷电路板 1 中的各部元件作详细的说明。

[0050] 本体 10 具有分别位于本体 10 相对两面的第一表面 100 与第二表面 102 以及贯穿孔 (via、through hole, 亦称通孔) 104, 其中贯穿孔 104 内设置有导体 106。于实际应用上, 本体 10 可以为一种电木板、玻璃纤维板以及各式的塑胶板, 但不以此为限。此外, 本发明在此不加以限制贯穿孔 104 的制成方式、贯穿孔 104 的孔径大小以及导体 106 所使用的材料。

[0051] 所述多个信号传输层 12 包括有信号层 120、信号层 122、信号层 124 与信号层 126, 其中信号层 120 与信号层 126 分别设置于第一表面 100 与第二表面 102, 故信号层 120 与信号层 126 亦可称为表面信号层。信号层 122 与信号层 124 设置于本体 10 内, 且信号层 124 相对靠近第二表面 102, 信号层 122 相对靠近第一表面 100。此外, 信号层 120、信号层 122、信号层 124 与信号层 126 系通过导体 106 而互相耦接, 换句话说, 信号层 120、信号层 122、信号层 124 与信号层 126 系通过导体 106 而耦接接地层 14 以及电源层 16。于本实施例中, 接地层 14 位于信号层 120 与信号层 122 之间, 电源层 16 位于信号层 124 与信号层 126 之间, 但本发明在此不加以限制接地层 14 以及电源层 16 位于印刷电路板 1 内的实际位置。

[0052] 值得注意的是, 虽然本实施例的印刷电路板 1 为一种具有六层的多层板 (multi-layer boards), 然而本发明在此不加以限制印刷电路板内的层数多寡, 亦及本发明在此不加以限制印刷电路板内的信号传输层的数目。于实际应用上, 所述多个信号传输层 12、接地层 14 以及电源层 16 的每一层之间会设置有一层绝缘层 (亦称介电层), 其可以为玻璃纤维、不织物料以及树脂等介电材料, 本发明在此不加以限制。

[0053] 第一阻抗量测单元 18 以及第二阻抗量测单元 19 分别位于本体 10 的第一表面 100 以及第二表面 102 上 (即第一阻抗量测单元 18 以及第二阻抗量测单元 19 分别位于上述两个表面信号层所在的表面), 且第二阻抗量测单元 19 相对应于第一阻抗量测单元 18 而设置。更详细来说, 第一阻抗量测单元 18 设置于位于第一表面 100 的贯穿孔 104 的开口处, 而第二阻抗量测单元 19 设置于位于第二表面 102 的贯穿孔 104 的开口处, 亦即第一阻抗量测单元 18 设置于贯穿孔 104 的其中的一开口处, 而第二阻抗量测单元 19 设置于贯穿孔 104 的另一开口处。本发明在此不加以限制第一阻抗量测单元 18 以及第二阻抗量测单元 19 设置于贯穿孔 104 的开口处的方式, 以及第一阻抗量测单元 18 以及第二阻抗量测单元 19 是否需完全覆盖贯穿孔 104。

[0054] 为了更清楚说明第一阻抗量测单元 18 以及第二阻抗量测单元 19, 请一并参照图 3 与图 4, 图 4 为根据图 3 的第一阻抗量测单元的一俯视图。须先一提的是, 由于第二阻抗量测单元 19 的结构相同于第一阻抗量测单元 18, 故不再特别绘示。如图 4 所示, 第一阻抗量测单元 18 具有第一接地点 180、第一测量点 182 以及第二测量点 184。第一接地点 180 耦接于贯穿第一表面 100 与第二表面 102 的第一导体通孔, 且此第一导体通孔耦接接地层 14。第一测量点 182 可以选择性地耦接信号层 120 或是信号层 124。同样地, 第二阻抗量测单元 19 具有第二接地点、第三测量点以及第四测量点。在实际的操作中, 第二接地点耦接于贯穿第一表面 100 与第二表面 102 的第一导体通孔, 第三测量点可以选择性地耦接信号层

126 或是信号层 122。

[0055] 第一阻抗量测单元 18 中的第一接地点 180 与第一测量点 182 以及第二阻抗量测单元 19 中的第二接地点与第三测量点系用以供测量工具（未绘示于图 3 与图 4）的两端耦接。详细来说，当需要测量信号层 120 或是信号层 124 的阻抗时，测量工具通常会设置于本体 10 的第一表面 100 上，且测量工具的一端会耦接第一阻抗量测单元 18 的第一接地点 180，而测量工具的另一端则会耦接第一阻抗量测单元 18 的第一测量点 182，以进行测量；当需要测量信号层 122 或是信号层 126 的阻抗时，测量工具通常会设置于本体 10 的第二表面 102 上，且测量工具的一端会耦接第二阻抗量测单元 19 的第二接地点，而测量工具的另一端则会耦接第二阻抗量测单元 19 的第三测量点，以进行测量。于实际应用上，测量工具为一种用以检测电阻值的工具，例如可以为欧姆计 (ohmmeter, 亦称电阻表)、三用电表 (multimeter) 或是测量仪器 (measuring instrument)，本发明在此不加以限制。

[0056] 此外，信号层 122 与信号层 124 电性连接第二导体通孔，并且通过第二导体通孔贯穿印刷电路板 1 的本体 10。因此，当需要测量信号层 124 的阻抗时，第一阻抗量测单元 18 的第一接地点 180 正对上述的第一导体通孔，第一测量点 182 通过导线而连接至上述的第二导体通孔。当需要测量信号层 122 的阻抗时，第二阻抗量测单元 19 的第二接地点正对上述的第一导体通孔，第三测量点通过导线而连接至上述的第二导体通孔。当需要测量信号层 120 的阻抗时，第一阻抗量测单元 18 的第一接地点 180 正对上述的第一导体通孔，第一测量点 182 通过导线而连接至信号层 120。当需要测量信号层 126 的阻抗时，第二阻抗量测单元 19 的第二接地点正对上述的第一导体通孔，第三测量点通过导线而连接至信号层 126。换句话说，第一阻抗量测单元 18 除了适于测量信号层 120 的阻抗之外，亦能适于测量相对靠近第二表面 102 的信号层 124 的阻抗；第二阻抗量测单元 19 除了适于测量信号层 126 的阻抗之外，亦能适于测量相对靠近第一表面 100 的信号层 122 的阻抗。

[0057] 请参照图 5A，图 5A 为根据图 3 印刷电路板于检测阻抗时的一侧向剖视示意图。如图 5A 所示，若欲检测信号层 120 的布线的阻抗值时，测量工具 2 会设置在本体 10 的第一表面 100 上，且测量工具 2 的两端分别耦皆有第一导线（未绘示于附图）与第二导线 3b，并通过第一导线与第二导线 3b 分别耦接至第一阻抗量测单元 18 中的第一接地点 180 与第一测量点 182（此时第一测量点 182 通过其中一导线而选择耦接至信号层 120），使得测量工具 2 的两端分别耦接至信号层 120，进而检测出信号层 120 的布线的阻抗值。此外，由于通过第一阻抗量测单元 18 来进行检测的关系，使得检测信号仅会经过信号层 120，而不会有除了信号层 120 以外的传输路径，进而不会造成残段效应 (stub effect)，而能十分精确地检测出信号层 120 的布线的阻抗值。

[0058] 同样地，若欲检测信号层 126 的布线的阻抗值时（未绘示于附图），测量工具 2 会设置在本体 10 的第二表面 102 上，且测量工具 2 的两端分别通过第一导线与第二导线 3b 而耦接至第二阻抗量测单元 19 中的第二接地点与第三测量点（此时第三测量点通过其中一导线而选择耦接至信号层 126），使得测量工具 2 的两端分别耦接至信号层 126，进而检测出信号层 126 的布线的阻抗值。由于通过第二阻抗量测单元 19 来进行检测的关系，使得检测信号仅会经过信号层 126，而不会有除了信号层 126 以外的传输路径，进而不会造成残段效应，而能十分精确地检测出信号层 126 的布线的阻抗值。

[0059] 请参照图 5B，图 5B 为根据图 3 印刷电路板于检测阻抗时的另一侧向剖视示意图。

如图 5B 所示,若欲检测信号层 124 的布线的阻抗值时,测量工具 2 会设置在远离欲检测层的表面(即本体 10 的第一表面 100)上,测量工具 2 的两端分别通过第一导线与第二导线 3b 而耦接至第一阻抗量测单元 18 中的第一接地点 180 与第一测量点 182(此时第一测量点 182 通过其中一导线而选择耦接至电性连接信号层 124 的第二导体通孔),进而检测出信号层 124 的布线的阻抗值。由于通过第一阻抗量测单元 18 来进行检测的关系,可以使得信号层 120 至信号层 124 以外的导体 106 部分(即区段 11a,亦可视为电源层 16 至信号层 126 的区段)为形成残段效应的区域,此区段 11a 较现有的检测方式来的小,进而使得藉由本发明的所检测出的信号层 124 的布线的阻抗值较现有的检测方式检测出来的阻抗值有较高的准确度。

[0060] 请参照图 5C,图 5C 为根据图 3 印刷电路板于检测阻抗时的又一侧向剖视示意图。如图 5C 所示,若欲检测信号层 122 的布线的阻抗值时,测量工具 2 会设置在远离欲检测层的表面(即本体 10 的第二表面 102)上,测量工具 2 的两端分别通过第一导线与第二导线 3b 而耦接至第二阻抗量测单元 19 中的第二接地点与第三测量点(此时第三测量点通过其中一导线而选择耦接至电性连接信号层 122 的第二导体通孔),进而检测出信号层 122 的布线的阻抗值。由于通过第二阻抗量测单元 19 来进行检测的关系,可以使得信号层 122 至信号层 126 以外的导体 106 部分(即区段 11b,亦可视为信号层 120 至接地层 14 的区段)为形成残段效应的区域,此区段 11b 较现有的检测方式(如图 2B 所示的区段 91b)来的小,进而使得藉由本发明的所检测出的第二信号层 124 的布线的阻抗值较现有的检测方式检测出来的阻抗值有较高的准确度。

[0061] 综合以上所述,本发明实施例提供一种用于印刷电路板的阻抗测试系统及其印刷电路板,通过将两个阻抗测试单元分别设置于本体的相对两面的设计,使得检测者可以依据欲检测的信号传输层来选择测量工具欲连接的阻抗测试单元,并通过阻抗测试单元上的测量点可以通过导线而选择性地耦接任意一个信号传输层,以检测出欲检测的信号传输层的布线的阻抗值。藉此,本发明的用于印刷电路板的阻抗测试系统及其印刷电路板可以有效地降低残段效应,进而提升欲检测的信号传输层的布线的阻抗值的准确度,十分具有实用性。

[0062] 当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。






图 1




图 2A




图 2B



18




图 4




图 5A




图 5B

