(12)公表特許公報(A)

(11)特許出願公表番号

特表2013-500662

(P2013-500662A)

- (43) 公表日 平成25年1月7日(2013.1.7)
- (51) Int.Cl.
 FI
 テーマコード(参考)

 HO3M 3/02
 (2006.01)
 HO3M 3/02
 5 J O 6 4

審查請求 未請求 予備審查請求 未請求 (全 34 頁)

 (21)出願番号 (86)(22)出願日 (85)翻訳文提出日 (86)国際出願番号 (87)国際公開日 (87)國際公開日 (31)優先権主張番号 (32)優先日 (33)優先権主張国 	特願2012-522227 (P2012-522227) 平成22年7月28日 (2010.7.28) 平成24年3月23日 (2012.3.23) PCT/FR2010/051603 W02011/012812 平成23年2月3日 (2011.2.3) 0955351 平成21年7月30日 (2009.7.30) フランス (FR)	(71)出願人 (74)代理人 (74)代理人 (74)代理人 (74)代理人	512024440 グループ・デ・エコール・デ・テレコミュ ニカシオン-エコール・ナショナル・シュ ペリュール・デ・テレコミュニカシオン フランス・F-75634・パリ・セデッ クス・13・リュ・バロー・46 100108453 弁理士 村山 靖彦 100064908 弁理士 志賀 正武 100089037 弁理士 渡邊 隆 100110364 弁理士 実広 信哉
			最終頁に続く

(54) 【発明の名称】特にマルチスタンダードなソフトウェア無線、および/またはコグニティブ無線の使用のための 並列アナログーデジタル変換器中のアナログ欠陥の訂正方法

(57)【要約】

本発明は、時間インタリーブ・マルチチャネルアーキ テクチャを有するアナログ-デジタル変換器の信号処理 に関する。本発明によれば、デジタル・フィルタリング (H(z))は、少なくとも、変換器のオフセット誤差を推定 するために各チャネルに適用されるとともに、オフセッ トに対する補償は、推定オフセット誤差に基づいて適用 される。有利には、オフセットを推定するために、シグ マ-デルタ変調器を有する変換器中のくし形フィルタの ような、量子化ノイズをフィルタするために通常使われ るデジタル・フィルタ(H(z))の存在から利益を得ること ができる。同様のフィルタリングは、異なるチャネル間 のゲイン差異を推定するためにも適用されうる。



(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

マルチチャネル時間インタリーブ・アーキテクチャを有するアナログ・デジタル変換器 中で、信号を処理するための方法であって、

- 少なくとも前記変換器のオフセット誤差を推定するために、各チャネル中でデジタル ・フィルタリング(H(z))するステップと、
- 推定オフセット誤差の関数として、前記オフセットに対して補償するステップと を有することを特徴とする方法。

【請求項2】

前記変換器は、各チャネル中に少なくとも1のシグマ-デルタ変調器を有し、前記デジ ¹⁰ タル・フィルタリング(H(z))は、

- アナログ・デジタル変換から発生する有用な信号を復元すること、および

- 前記オフセット誤差を推定すること

の両方のために、各チャネルに適用されることを特徴とする請求項1に記載の方法。

【請求項3】

オフセットの補償ステップは、

-出力として、単独で前記オフセットを取得するために、前記変換器への入力としてヌ ル信号を印加するステップ(S1)と、

- 各チャネルに対するオフセット値を推定するために、前記デジタル・フィルタリングを使用するステップ(S2)と、

20

- 各チャネル上の前記オフセットの推定値に対して補償するステップ(S3)と、

を有することを特徴とする請求項1または2のいずれか1項に記載の方法。

【請求項4】

前記オフセット誤差の推定は、選択的なデジタル・ローパス・フィルタリングによって 実行されることを特徴とする請求項1から3のいずれか1項に記載の方法。

【請求項5】

前記フィルタリングは、各チャネル中のくし形フィルタ(H(z))によって適用されること を特徴とする請求項4に記載の方法。

【請求項6】

前記オフセット誤差は、10^{-(0.3n+1.9)}未満の精度で推定され、ここで、nは前記変換器 30 の分解能(ビット数)である、ことを特徴とする請求項4または5のいずれか1項に記載の 方法。

【請求項7】

前記精度で推定されたオフセット誤差の補償は、信号対ノイズ比の損失を3dB未満に制限することを特徴とする請求項6に記載の方法。

【請求項8】

前記デジタル・フィルタリングは、オフセットに対する補償(COF)の後、マルチチャネ ル・アーキテクチャの異なるチャネルにわたってゲインを等化する(EG)するために、追加 的に適用されることを特徴とする請求項1から7のいずれか1項に記載の方法。

【請求項9】

-同一の一定信号が、各チャネルに印加され(S4)、

40

- 前記同一の信号と各チャネルに固有のゲインとの積に対応する出力信号が収集され(S5)、

- 各チャネルからの積は、基準チャネルからの積と比較され(S6)、各チャネルに対して 、前記基準チャネルに関連するゲイン等化重みを推定する(S7)

ことを特徴とする請求項8に記載の方法。

【請求項10】

チャネルに対する重み推定は、最小平均二乗法を使用する反復処理を適用することによって実行される(S8)、ことを特徴とする請求項9に記載の方法。

【請求項11】

前記処理は、 【数1】

$\hat{w}_i[n+1] = \hat{w}_i[n] + \mu f_i[n]$

の形式の関係に従い、ここで、

【数 2 】

 $\hat{w}_i[n+1]$ および $\hat{w}_i[n]$

10

は、反復n+1およびnに対して、それぞれ、チャネルiに対する重みの推定であり、

-µは、定数であり、

-f_i[n]は、

・基準チャネルおよびチャネルiからの出力信号間の差と、前記チャネルiからの出力信号の符号との積か、

・または、チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号間の差の符号との積か、

・または、チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号間 20 の差との積か、

・または、チャネルiからの出力信号の符号と、基準チャネルおよびチャネルiからの出力 信号間の差の符号との積

であることを特徴とする請求項10に記載の方法。

【請求項12】

前記処理は、

【数3】

 $\hat{w}_i[n+1] = \hat{w}_i[n] + \mu \left(y_{ref}[n] - y_i[n] \right) \times \operatorname{sgn} \left(y_i[n] \right)$

30

40

の式関係に従い、ここで、

-y_{ref}[n]およびy_i[n]は、基準チャネルおよびチャネルiからのそれぞれの出力信号であり、

- 表記sgn(x) は、 実数xの符号を表す、

ことを特徴とする請求項11に記載の方法。

【請求項13】

前記等化重みは、10^{-(0.34n-0.65)}未満の精度で推定され、ここで、nは前記変換器の分 解能(ビット数)である、ことを特徴とする請求項 8 から 1 2 のいずれか 1 項に記載の方法

【請求項14】

前記定数 µ は、反復処理の収束速度を最適化するとともに、前記精度を達成するために 選択される、ことを特徴とする請求項13と組み合わせで取られる、請求項11または1 2のいずれか1項に記載の方法。

【請求項15】

前記処理中の反復回数の合計は、前記定数μの関数として選択されることを特徴とする 請求項11から14のいずれか1項に記載の方法。

【請求項16】

前記精度への重みの推定に基づくゲイン等化は、3dB未満まで信号対ノイズ比の損失を 制限することを特徴とする請求項15に記載の方法。

(4)

【請求項17】

推定されるための前記重み値は、n+1とn+4との間のビット数で符号化され、ここで、n は前記変換器の分解能(ビット数)である、ことを特徴とする請求項9から15のいずれか 1項に記載の方法。

【請求項18】

マルチチャネル時間インタリーブ・アーキテクチャを有するアナログ-デジタル変換器 であって、

- 少なくとも前記変換器のオフセット誤差に対する各チャネル(H(z))中のデジタル・フィルタと、

- 前記推定オフセット誤差の関数として、前記オフセットに対する補償手段(MC)と、 を有することを特徴とする変換器。

【請求項19】

前記変換器は、異なるチャネルのゲインを等化する(EG)手段を追加的に有するとともに、前記デジタル・フィルタはまた、前記オフセットに対する補償の後に、前記マルチチャネル・アーキテクチャの異なるチャネルにわたってゲイン等化を推定するために利用されることを特徴とする請求項18に記載の変換器。

【請求項20】

このプログラムがプロセッサによって実行されるとき、請求項1から17のいずれか1 項に記載の方法を実行するための命令を有するコンピュータプログラム。

【発明の詳細な説明】

20

30

10

【技術分野】

本発明は、アナログ-デジタル変換から発生する信号の処理に関する。

【背景技術】

[0002]

電気通信システムでの現在のトレンドは、様々な受信規格を利用するサービスおよびア プリケーションの高集積化(マルチメディア、インターネット、テレビ、GPS、WiFiアプリ ケーションなど)である。

規格の増加に加えて、伝送帯域幅の拡張は、広い帯域にわたって動作する一方で、異なる規格に適合する受信機を設計する必要性につながっている。マルチスタンダード(multi-standard)な機能性について、ソフトウェアを使用してオンラインに受信機を再構成することの可能性は、特に有益で、そのような装置のために「ソフトウェア無線」という用語を生じさせている。さらに、そのような受信機は、インテリジェントなスペクトル管理のために、周波数帯の状態のリアルタイム解析を可能にする。これは「コグニティブ無線」と呼ばれる。

[0003]

そのような目的を達成するために、受信信号は、ソフトウェア処理およびインテリジェントなスペクトル管理を可能にするために、アンテナのできるだけ近くでデジタル化されなければならない。本明細書では、ある有望な解決策は、時間インタリーブ技術を使用して、マルチチャネル・アーキテクチャの並列アナログ-デジタル変換器を具備することである。例えば、適切な補間を行った革新的なシグマ-デルタ変調器(sigma-delta modulator)を使用する4チャネルを有するシステムは、102dBの理想的な信号対ノイズ比(SNR)を提供できる。そのようなシグマ-デルタ変調器は、文書FR-08 58632およびFR-08 53213中に特に記述されている。

[0004]

しかしながら、製造工程に起因するアナログ誤差の不可避な存在(チャネル・アーキテクチャの様々なチャンネル中のオフセット差異、ゲイン差異の存在)は、この種の変換器 に期待される性能(performance)をかなり制限する。例えば、非常に小さいオフセット(標 準偏差が2×10⁻⁶)に従って、SNR比(SNR ratio)は30dBずつ劣化する。ゲイン差によるSNR 比の30dBの降下(drop)はまた、0.1%だけの標準偏差とともに観測される。

いくつかの解決策が、これらの誤差を訂正するために提案されている。これらの解決策 は、3つの以下のアプローチのうちの1つに分類されうる。

[0006]

[0005]

最 初 の ア プ ロ ー チ は 、 各 チ ャ ン ネ ル 上 の 絶 対 誤 差 の 除 去 か ら 成 る 。 こ の 技 術 は 、 出 力 信 号にゲインを訂正(correct)するために推定されたゲインの逆数を乗算し、かつオフセッ トを訂正するために推定されたオフセットを減算することによって、ゲインおよびオフセ ットを訂正するために、各変調器に対するオフセットおよびゲインを推定することに基づ く。いくつかの方法が、これを達成するために提案されている。

第一の方法は、文献「Calibration of parallel ADCs_R. Batten, A. Eshraghi, T. Fiez著、IEEE transactions on circuits and systems-II analog and digital sign al processing、第49巻、第6号、2002年6月、390-399頁、中に記述されている。 [0008]

この方法は、誤差を推定するとともに誤差を補償するために、アナログ変調器の上流で 、 デジタル・シグマ - デルタ変調器を使用するステップから成る。この方法は、リアルタ イムでの訂正を行なわない。オフセットとゲインの推定は、グランドあるいは一定の基準 電圧にアナログ変調器の入力を接続して、デジタル変調器によって行われる。訂正は、デ ジタル変調器のリターンパス中で値を調整することによって行う。デジタル変調器のオー ダは、ノイズレベルの増加を避けるために、アナログ変調器のオーダよりも高くなければ ならない。デジタル処理に加えて、アナログ変調器と同数のデジタル変調器を追加する必 要があるため、この解決策は、使用リソースおよび消費電力の点で最適ではない。

20

30

10

[0009]

第二の方法では、文献「Digital offset compensation of time-interleaved ADC usin g random chopper sampling」 JE Eklund, F Gustafsson著、IEEE ISCAS 2000、ジュネー ブ、スイス、2000年5月、に記載されているように、リアルタイムのオフセット訂正が提 案される。

この方法は、入力信号を白く(whiten)するために、疑似ランダムシーケンス {+1,-1} に各変調器の入力信号を乗算するステップから成る。その後、変調器の出口で、N点に対 して平均値を計算するステップは、オフセット値の推定を提供する。最後に、推定された 値は、有用な信号を得るために、同一の疑似ランダムシーケンスに信号を乗算する前に、 信号から差し引かれる。この第二の方法は、以下の問題を有する。

[0011]

- 疑似ランダムシーケンスとの乗算は、アナログ領域中に発生し、あまり正確ではない 。加えて、このアナログ乗算は、シグマ-デルタ変調器の第一ステージに制約を加える。 - 変調器への入力において信号を白くすることは、より低いオーダのものであるとき、

ノイズのレベルを上げるとともに、変調器によって量子化ノイズの形を複雑にし、かつル ー プ 中 の ア ナ ロ グ - デ ジ タ ル 変 換 器 (又 は ADC) は 、 ビ ッ ト 数 が 少 な い 。

40 - 変調器の信号伝達関数(STF)のゲインが1と等しくない場合、出力での同一シーケンス の乗算は、有用な信号を回復することができない。

- 変調器への入力における疑似ランダムシーケンスの乗算の前に、導入された受信チェ ーン中で誤差を訂正できない。

高域のシグマ-デルタ変調器中の絶対ゲイン誤差の訂正に専念する第三の方法は、非リ アルタイムで、文献:「Advantages of high-pass modulators in interleaved

analog to digital converter」 V.T. Nguyen, P. Loumeau, J.F. Naviner著、Circui ts and Systems, MWSCAS-2002 (第45回 中西部シンポジウム(45th Midwest Symposium)) 第1巻、第4~7巻、Ⅰ-136~Ⅰ-139頁、2002年8月、中に提案されている。

【0013】

10

20

30

40

50

この方法は、各チャネル上のゲインの逆数を推定するために、実装の簡潔性の利点を提 供する確率的な最小二乗法アルゴリズムを使用する。しかしながら、この方法の欠点は、 それがオフセットの存在なしに適用されなければならないということであり、そうでなけ れば、ゲインの逆数の推定における誤差は高すぎる。概して、したがってゲイン誤差訂正 を始める前にオフセット訂正を適用することが、ローパス変調器の場合には望ましい。加 えて、この方法には、入力基準信号への時間インタリーブ・アーキテクチャ(time-interl eaved architecture)の理想的な応答を知ることが必要とされ、シグマ-デルタ変調器のカ オス的振る舞いのために、実装の困難さを引き起こす。

[0014]

第二のアプローチは、異なるチャネル上の誤差の等化(equalization)に基づく。 【0015】

出力中のスペクトル線ノイズの出現が、シグマ-デルタ変調器のゲイン誤差およびオフ セット誤差間のミスマッチ(mismatch)によるものであるとすれば、この第二のアプローチ はまた、これらのゲイン誤差およびオフセット誤差を等化することを目標とする。 【0016】

すべてのチャンネル上の誤差を等化するために、ドキュメントEP1401105は、基準変換 器として補足的アナログ-デジタル変換器を使用するステップから成る方法を提案する。 その後、この補足的変換器は、基準変換器のオフセットおよびゲインと、変換器のオフセ ットおよびゲインを等化するために、訂正段階(correction phase)の変換器と並列して接 続される。この方法は、リアルタイムに訂正を行なうという利点があるが、オフセット訂 正は、克服できないゲイン誤差の存在のために、完全になりえない。加えて、ゲイン誤差 を等化するデジタル処理は、かなり複雑である。

[0017]

リアルタイムにゲイン訂正を実行するために補足的変換器の追加を回避するために、補足的アナログ-デジタル変換器をシングルビットのデジタル-アナログ変換器、疑似ランダム信号 {+1,-1} 生成器、およびゲインの等化のために最小平均二乗(LMS)アルゴリズムが組み込まれているデジタルユニットに置き換えることが、文献:「A digital background calibration technique for time-interleaved analog-to-digital converters」 D. Fu, K.C. Dyer, S.H. Lewis, P.J. Hurst著、IEEE Journal of Solid-State Circuits、1998年12月、中に提案されている。

【0018】

この方法の欠点は、処理が、変調器への入力、つまりアナログ領域で発生し、オフセットを推定できないことである。

【0019】

第三のアプローチは、全周波数範囲にわたって、これらの誤差から発生するスペクトル 線のエネルギを拡散することによって、ゲイン誤差およびオフセット誤差を白くするステ ップから成る。これを行うために、次の文献:「A comparative analysis of parallel d elta-sigma ADC architectures」 A. Eshraghi および T. Fiez著、Circuits and System s I: Regular Papers, IEEE Transactions on、第51巻、第3号、450-458頁、2004年、で は、時間インタリーブ変換器の適切な動作を確保する一方で、ランダムチャネル選択の技 術とともに時間インタリーブ・アーキテクチャに補足的変換器を追加することが提案され る。

[0020]

しかしながら、この技術は補足的変調器を要求することによって、変換器中に追加の計 算リソース(または、必要な「表面積」と呼ぶ)を必要とする。さらに、ゲイン誤差および オフセット誤差のホワイトニング(whitening)後のノイズレベルの増加のために、所望のS NR比の減少に帰着する。

[0021]

上記の技術のどれも、あまりに多くの資源を要求せずに、かつSNR比を著しく下げることをせずに、オフセットおよびゲインの両方のミスマッチを効果的に訂正することに十分

ではないと思われる。

【発明の概要】

【課題を解決するための手段】

[0022]

本発明は、状況の改善を目的とする。

マルチチャネル時間インタリーブ・アーキテクチャを備えたアナログ-デジタル変換器 中で信号を処理するための方法を提案する。

- 変換器のオフセット誤差を少なくとも推定するために各チャネル中のデジタル・フィ ルタリング

- 推定されたオフセット誤差の関数として、オフセットに対する補償

10

20

30

が適用される。 【0023】

したがって、本発明は、それらを効果的に訂正する目的で、オフセット差異および場合 によってはゲイン差異などの欠陥の正確な推定を提案する。オフセットの正確な推定の主 な利点は、以下の詳細な説明に表示される。本発明は、アナログの欠陥に起因するすべて の望ましくない影響をかなり低減することができる。たとえば、非常に小さなオフセット (2×10⁻⁶の標準偏差)で、SNR比は通常30dBごとに劣化し、および/またはSNR比の30dBの降 下は通常、ゲイン値中のわずか0.1%の標準偏差で、ゲイン差異に起因して観測される。 本発明によって提案されるデジタル訂正は、100dB(SNR比の減衰なしの理想的な処理に比 べ約2dBの減少である)を超えるシステムの一般的なSNR比を維持することができる。 【0024】

有利な実施形態において、本発明は、各チャネルのシグマ-デルタ変調器を有するマル チチャネル・アーキテクチャを利用するとともに、特に、デジタル・フィルタリングは、 次の両方のために、各チャネルに適用される。

- アナログ - デジタル変換器から発生する有用な信号を復元 (reconstruct) する

- オフセット誤差を推定する

【 0 0 2 5 】

オフセット誤差の推定は、好ましくは、以下に示されるように、選択的なデジタル・ローパス・フィルタリングによって達成される。例えば、測定値は、ローパスフィルタの帯域幅(-3dB帯域幅)が、0.0025*f_e(ここで、f_eは、変換器のサンプリング周波数である)に等しい。

[0026]

有利には、フィルタリングは、くし形フィルタによって各チャネルに適用される。この ことは、オフセットを補償するためのオフセットの正確な推定を得るために、時間インタ リーブ・アーキテクチャを有する変換器中のそのようなフィルタの通常の存在を活用する

【0027】

オフセット補償自体は、好ましくは、

- 出力として単独でオフセットを取得するために、変換器への入力としてNULL信号を印 加するステップ、

40

- 各チャネルに対するオフセット値を推定するためにデジタル・フィルタリングを使用 するステップ、

- 各 チャネル上のオフセットの推定値を補償するステップ

を有する。

【0028】

以下に詳細に説明する好ましい実施形態では、オフセット誤差は、10^{-(0.3n+1.9)}未満の精度で推定される。ここで、nは前記変換器の分解能(ビット数)である。例示的な実施 形態では、この精度で推定されたオフセット誤差の補償が、3dB未満に信号対ノイズ比の 損失を制限することが以下に示される。

【0029】

有利な実施形態において、本発明はさらに、変換器の異なるチャネル間のゲインを等化 するステップを提供する。有利には、上記のデジタル・フィルタリングは、オフセットに 対する訂正後、マルチチャネル・アーキテクチャの異なるチャネル間でのゲインを等化す るように適用される。

[0030]

一実施形態では、以下のステップが実行される。

- 同一の一定信号が、各チャネルに印加され、

- 出力信号は、この同じ信号と、各チャネルに固有のゲインとの積に対応して、収集される、

- 各チャネルからの積は、基準チャネルに関するゲイン等化の重みを各チャネルについ 10 て推定するために、基準チャネルからの積と比較される

[0031**]**

チャネルに対する重みの推定は、好ましくは、

【0032】

【数1】

$$\hat{w}_i[n+1] = \hat{w}_i[n] + \mu f_i[n]$$

【 0 0 3 3 】

の式関係で、最小平均二乗を使用して反復処理(iterative processing)を適用することに よって行われる。

-ここで、

(0034**)**

【数 2 】

 $\hat{w}_i[n+1]$ および $\hat{w}_i[n]$

【 0 0 3 5 】

は、反復n+1およびnのそれぞれについての、チャネルiに対する重みの推定である

- μ は、定数である

-f_i[n]は、

・基準チャネルおよびチャネルiからの出力信号の間の差分と、チャネルiからの出力信号の符号(sign)との積、

・または、チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号の間の差分の符号との積、

・チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号の間の差 分との積、

・または、チャネルiからの出力信号の符号と、基準チャネルおよびチャネルiからの出 40 力信号の間の差分の符号との積

である。

【0036】

上述の処理の、有効な処理は、関係式

[0037]

【数3】

 $\hat{w}_{i}[n+1] = \hat{w}_{i}[n] + \mu \left(y_{ref}[n] - y_{i}[n] \right) \times \operatorname{sgn} \left(y_{i}[n] \right)$

30

【 0 0 3 8 】

に従う。ここで、

- y_{ref}[n]および y_i[n]は、基準チャネルおよびチャネルiからのそれぞれの出力信号で あり、

-表記sgn(x)は、実数xの符号を示す。

【0039】

有効な実施形態では、等化重み(equalization weight)は、10^{-(0.34n-0.65)}未満の精度 で推定される。ここで、nは、変換器の分解能(ビット数)である。上記定数μは、好まし くは反復処理の収束速度を最適化するように選択され、この精度を達成する。後述の典型 的な実施形態では、定数μに対して1の値が、満足するように見出される。

【0040】

処理の反復の全回数は、定数μの関数として選択される。上述の典型的な例では、有効 な数は、μ=1に対して15と20の間である。

【0041】

典型的な例では、10^{-(0.34n-0.65)}未満の、上述の精度への重みの推定に基づくゲイン 等化は、3dB未満まで信号対ノイズ比の損失を制限する。

[0042]

[0043]

推定された重み値は、好ましくは、n+1とn+4の間のビット数で符号化される。ここで、 nは変換器の分解能(ビット数)であり、図30から図33を参照して、以降に記載される典型 例で見られる。

20

40

10

このような発明は、以降の利点を提供する。

- 異なる変調器中でオフセットのミスマッチの効果を訂正する狙いだけの他の解決策と は違い、デジタル領域内の各変調器に対するオフセット値を補償し、

- 追加の変調器を必要とせず、アーキテクチャ内で変調器に関連するシグマ-デルタ変換器のゲイン誤差を等化し、

- 基準信号が不要であり、

- 欠 陥 の 推 定 お よ び 訂 正 に 非 常 に 短 い 収 束 時 間 で 良 好 な 精 度 を 得 る 。

[0044]

ー実施形態では、以降に見られるように、本発明は、有効な信号のデジタル復元のため ³⁰ に使用される外部の物理リソースに加えて、各チャネルに加えられる累算器(加算のため) のみを必要とする。

【0045】

実際、有効な実施形態では、オフセット値の推定は、ほとんどの既存の構造体内で提供 されるもの以上に、物理的なリソースを必要としない。以降に見られるように、本発明は 、通常、有用な信号のデジタル復元のために既に存在しているデジタル・フィルタを使用 する。

[0046]

また、ゲイン等化は、基準信号または補足的な変調器のいずれかを必要としない。実際、アーキテクチャの変調器は、有利には、他の変調器の基準変調器として機能する。 【0047】

本発明の意味での変換器は、有利には、マルチスタンダードおよび複数のアプリケーション(GSM(登録商標)、UMTS、WiMAXまたは他のネットワーク内、またはGPS測位システム内)で動作できる再構成可能な無線アプリケーション中と、異なる動作帯域幅を有するコグニティブ無線アプリケーション(一般にOFDMA広帯域変調)中とで使用できる。本発明は、変換器の動作帯域幅の増加を必要とする他のデータ取得システムでも使用できる。

【0048】

本発明の別の目的では、アナログ-デジタル変換器は、マルチチャネル時間インタリー ブ・アーキテクチャを有し、前記変換器は、特に、

- 少なくとも変換器のオフセット誤差を推定するための各チャネル中のデジタル・フィ ⁵⁰

(9)

ルタ、および

- 推定されたオフセット誤差の関数としてオフセットを補償するための手段 を有する。

【 0 0 4 9 】

有利には、変換器は、異なるチャネルのゲインの等化手段を追加的に有するとともに、 デジタル・フィルタがまた、前記オフセットに対する補償の後に、前記マルチチャネル・ アーキテクチャの異なるチャネルにわたって、ゲイン等化を推定するために、利用される

[0050]

本発明はまた、このプログラムが、プロセッサ、本発明の意味で特に変換器によって、 ¹⁰ 実行されているとき、本発明の方法を実施するための命令を有するコンピュータプログラ ムに関連する。

【0051】

本発明の他の特徴および利点は、以降の詳細な説明と添付の図面とから明らかになる。 【図面の簡単な説明】

【0052】

【図1】変調器中でゲイン誤差およびオフセット誤差を有する時間インタリーブ・アーキ テクチャを説明する図である。

【図2】サンプリング周波数Feに関連する相対度数(f=F/Fe)であるx軸上のスケールで、 理想的なケースの時間インタリーブ・アーキテクチャからの出力信号のスペクトル密度の 例を表す図である。

20

【図3】全ての変調器中で理想的なオフセットを有する時間インタリーブ・アーキテクチャからの出力信号のスペクトル密度を表す図である。

【図4】出力された(例示される例では4つのチャネルに対する)有用な信号のスペクトル についてのミスマッチなオフセットの影響を説明する図である。

【図 5】全ての変調器中で異なるオフセットを有する出力信号のスペクトル密度を説明す る図である。

【図6】時間インタリーブ・アーキテクチャのチャネルに適用されたオフセット値の標準 偏差の関数として、信号対ノイズ比(SNR)の変化を説明する図である。

【図 7 】 ₀ =2 × 10⁻⁶であるランダムオフセットの標準偏差を有する、500反復で得られ る信号対ノイズ比(SNR)のヒストグラムを示す図である。

- 【図8】各チャネルに対する推定されたオフセットの精度の関数として、SNR比の変化を 示す図である。
- 【図9】各チャネルについてガウスランダムなオフセット誤差およびゲイン誤差を有する 変換器からの出力信号のスペクトル密度を表す図である。

【図10】DS変調器およびくし形フィルタの周波数応答RFからの出力信号のスペクトル密 度を表す図である。

【図11】(a)は、オフセット推定誤差を示す図であり、一方(b)は、少ないクロックサイクル(1ダース(dozen)未満)後の誤差の安定を示す図であり、(c)は、安定後の誤差(それでも約10⁻⁷)の変化を表す図である。

40

30

【図12】異なる反復に対して、2つの標準偏差値 ₀=0.002および ₀=0.2である推定 誤差E,およびE, mを示す図である。

- 【図13】補償なしのオフセット誤差を有する出力信号のスペクトル密度を示す図である。
- 【図14】図13と同じ例について、オフセット誤差の訂正後の出力信号のスペクトル密度を示す図である。

【図15】出力された有用な信号のスペクトル上のミスマッチなゲインの影響を示す図で ある。

【図16】チャネル中のゲイン差異を有する出力信号のスペクトル密度を示す図である。 【図17a】ゲイン誤差の標準偏差値の関数として、SNR比の変化(概要)を示す図である (11)

【図17b】ゲイン誤差の標準偏差値の関数として、SNR比の変化(詳細)を示す図である 0 【図18】 _{。=10⁻⁴であるランダムゲインの標準偏差を有する、500反復で得られるSNR比} のヒストグラムを示す図である。 【図19】各チャネルに対する推定されたゲイン値の精度の関数として、SNR比の変化を 示す図である。 【図20】時間インタリーブ・アーキテクチャ内の異なるチャネルに対するゲイン等化の ブロック図である。 【図21a】収束ステップサイズ μ に対して異なる値を有する重み推定w₂を示す図である 【図21b】x軸のスケールを0 n 100に制限した、収束ステップサイズµに対して異な る値を有する重み推定w。を示す図である。 【図22】収束ステップサイズµに対して異なる値を有する重み推定w₂の誤差の変化を示 す図である。 【図23】ステップサイズµの関数として、重み推定w₂で最大誤差を示す図である。 【図24】µ=1のようなステップサイズに対して時間の関数として重み推定wの収束を示 す図である。 【図25】重み値wに対して推定時間の関数としてSNR比の収束を示す図である。 【図26】ゲイン誤差の等化の後、出力信号のスペクトル密度を示す図である。 【図27】ゲイン誤差およびオフセット誤差の両方を考慮した出力信号のスペクトル密度 を示す図である。 【図28】収束ステップサイズ μ =1 に対して時間にわたって重みwの収束を示す図である 【図29】ゲイン誤差およびオフセット誤差の訂正後、出力信号のスペクトル密度を示す 図である。 【図30】重み値wを量子化するビット数の関数として、SNR比の変化(evolve)を示す図で ある。 【図31】数Nbwの異なる値に対して μ =1として時間にわたって、重みwの収束を示す図で ある。 【図 3 2 】数Nbwの異なる値に対して、重み値wに対する推定誤差を示す図である。 【図33】数Nbwの異なる値に対して、重みwによってゲインが等化されるとき、出力され るスペクトル密度を示す図である。 【図34】発明の一実施形態による方法のメインステップを示す図である。 【図35】理論計算および2つの連続する推定の差の計算の各々を用いて、重み推定のた めにSD-LMS反復処理を使用する収束に対して、反復NthおよびNdiffの数を示す図である。 【図36】伝送関数が、Lf=3の場合のタイプ(1-z^{Lf})であるフィルタで得られる収束速度 を示す図である。 【発明を実施するための形態】 [0053]まず、アナログ-デジタル変換器の時間インタリーブ・アーキテクチャを表す図1を参 照する。 [0054]- アナログ・デマルチプレクサDEMUXは、入力信号を、M個の同一の並列シグマ-デルタ変 調 器(∧と表記)に分配し、 1 , . . . , - オーダNの補間器INTは、前記信号の2つの連続するサンプル間にN-1個の0を挿入し、 - 各チャネル i 中のシグマ - デルタ変調器 i は、量子化ノイズを形成し、 - デジタル・フィルタH(z)は、 有効な帯域の外で量子化ノイズを推定し、 - デジタル・マルチプレクサMUXは、デジタル化した出力信号を復元する。

[0055]

10

20

30

そのようなアーキテクチャは、4つの重要なパラメータを有する。

- 使用されるシグマ - デルタ変調器のアーキテクチャおよびそのオーダ (P)

- 並列チャネルの数 (M)

- 補 間 率 (N)

- 変調器の動作周波数((N/M). f_eに等しいと定義されるf_{op}、ここでf_eは、変換器のサン プリング周波数である)

【0056】

個々のアナログ誤差(構成要素の規定値の誤差、増幅器の有限ゲイン、または他の誤差) 、そのような構造の製造工程の間に導入される、時間インタリーブ・アーキテクチャ中の 各チャネルから出力される信号中の電圧のオフセット誤差およびゲイン誤差として、シグ マ-デルタ変調器に反映される。

【0057】

このような誤差は、並列時間インタリーブ・アーキテクチャの性能をかなり制限する。 実際には、オフセット値間のミスマッチは、正規化された周波数k/Mでのスペクトル線と して出力される有用な信号のスペクトル中では、はっきりとしている。ここで、kは整数 である。さらに、単一の変調器中または並列アーキテクチャ中のいずれかのオフセット電 圧は、ヌル周波数に存在する有用な情報を不明瞭にし得る。すべての変調器に対して同一 である場合でも、このオフセット電圧は、変換器の信号対ノイズ比(SNR)中で、かなりの 降下を引き起こす。

【0058】

さらに、ゲインミスマッチは、出力信号のスペクトル中で有用な信号の全てのk/M周波 数の複製を作成する。有用な信号の望ましくない複製は、変換器からの出力においてSNR 比中の降下を引き起こす。

【0059】

したがって、並列時間インタリーブ・アーキテクチャの所望の性能を維持するために、 これらの誤差を精密に推定するとともに訂正することが提案される。この目的のために、 ステップは、

- 各変調器からの出力におけるオフセット値に対して補償する、および

- 異なるチャネルのゲインを等化する

ために処理される。

【0060】

限定する目的でなく純粋に説明的な例として、変調器への入力時に補間率80(M=80)で4 つのチャネル(M=4)を有する並列アーキテクチャの場合が以下に示される。使用されるシ グマ-デルタ変調器のオーダは、4(P=4)に等しい。使用されるデジタル・フィルタH(z)は 、6次のくし形フィルタである。入力信号は、0.6の正規化された振幅と、正規化された周 波数f_o=0.02(したがって、絶対値周波数は0.02f_e)を有する正弦波信号である。誤差のな い状態での出力における有用な信号SUのスペクトル密度は、図2に示されている。この理 想的なケースで推定される信号対ノイズ比(SNR)は、102dBに等しい。

[0061]

オフセット誤差の影響は、以降に記載されている。

シグマ-デルタ変調器が、各チャネル中で誘発するオフセットは、SNR比中の強力な降下 を引き起こすとともに、時間インタリーブ・アナログ-デジタル変換器の性能を制限する 。この効果を説明するために、以下の2つのケースに分けられる。

- 全ての変調器に対して同一のオフセットの場合

- 様々な変調器に対して異なるオフセットの場合

【 0 0 6 2 】

第一の場合、基準電圧に関連する導入オフセットの正規化された値は、あるシミュレーション例では、4.11×10⁻⁴に等しい。図3は、誤差のこの種類を用いて得られる出力信号のスペクトル密度を示す。寄生的なスペクトル線RPは、80dBのSNR比中で降下を誘発するとき、有用な信号として同じ振幅のヌル周波数で出現する。

10

20

【0063】

チャネルの全てで同一のオフセットを有することは、有用な信号中で全く歪みを誘発し ない。しかしながら、変換器に追随するデジタル処理中での誤差(しきい値、変調等につ いて)の主要源を誘発するため、ヌル周波数での有用な情報は誤っている。 【0064】

この第一のケースは、あまり現実的ではないが、そのシミュレーションは、オフセット が全ての変調器に対して同一である場合でさえ、オフセット補償が既に有用であることを 示すために、ここに提示される。

[0065]

オフセットが様々な変調器に対して異なる第二のケースは、より現実的である。異なる ¹⁰ 変調器のオフセット間のミスマッチは、出力される有用な信号のスペクトルのスペクトル 線として反映されている。この現象は、時間領域(左側)と周波数領域(右側)において図4 で明らかになる。時間インタリーブ・アーキテクチャからの出力での周期的多重化は、有 用な信号に、異なるオフセットO_iによって形成された周期信号を追加する。この信号は 、周波数

[0066]

【数4】

20

30

【 0 0 6 7 】

では周波数領域にスペクトル線を導入する期間M(ここでM=4)で周期的である(したがって、例示されているとおり、f_/4ごとに離れた4本の線がある)。

[0068]

図5は、ゼロ平均のガウス分布のランダム信号と標準偏差 ₀=2×10⁻⁶((N(0, ₀))と によって生成された、基準電圧を基準に正規化されている異なるオフセットを考慮した出 力信号のスペクトル密度を示す。最初の3つの寄生的な線のみがここに表される。RP₀(ヌ ル周波数)、RP₁(周波数f_e/4)、およびRP₂(周波数f_e/2)、4番目の線は、周波数3f_e/4で見 出される。特に、標準偏差 ₀の関数である線の変動振幅が観測される。 【0069】

2×10⁻⁶のこの値の標準偏差とともに、SNR比の著しい降下(約30dB)を図5に既にみることができる。所望のSNR比を維持可能なオフセット間のミスマッチの大きさのオーダを決定するために、SNR比は、各チャネルに加えられるオフセットの標準偏差。の関数として計算されている。得られた結果が、図6に示されている。得られた曲線は、アーキテクチャが、オフセット誤差に対して非常に敏感であることを示している。約10⁻⁵の誤差は、50dBのSNR比の降下を引き起こしうる。

【 0 0 7 0 】

標準偏差 ₀=2×10⁻⁶でのガウス分布N(0, ₀)のランダムオフセットを考慮する一方 40 、SNR比の変化の範囲を決定するために、500反復の間実行するモンテカルロ・シミュレー ションが行われた。純粋に例示目的のために、図7にSNR比に対して得られた値のヒストグ ラムを示す。4dBの標準偏差で30dBのSNR比の平均降下に留意してください。 【0071】

これらの結果に基づいて、オフセットの間のわずかなマッチング誤差が、所望のSNR比 からの30dBの損失につながりうることをみることができる。したがって、所望のSNR比に 対して可能な限り正確に、各チャネル上のオフセットを補償することが望ましい。この目 的のために、オフセットの値を正確に決定し、各変調器から出力される信号から、減算す る必要がある。

【0072】

(14)

推定段階に進む前に、まず推定値に対する所望の精度を決定することが好ましい。これ を行うには、SNR比は、

[0 0 7 3]

【数5】

estimated_value = theoretical_value $(1 + \varepsilon)$

【0074】

によって定義されたオフセットの推定値に相対誤差を導入することによって計算される。 ここで、 は、オフセットの推定値と理論値との間の相対誤差である。

【0075】

10

図 8 は、どのようにSNR比が相対誤差 の関数として変化するかを示す。約10⁻⁷の精度 で始まる平坦域が表れる。そのような精度は、オフセット補償を確保するためと、時間イ ンタリーブ・アーキテクチャから予想される理論上のSNR比を維持するためとに好適であ る。

[0076]

実際には、オフセットのミスマッチによって生成された寄生線の振幅が量子化ノイズのレベルまで低下して飽和に達する前に、精度の関数として実質的に線形である、図8にSNR 比の変化に留意してください。

[0077]

このことから、線形部分では、SNR比と精度との間の関係は、式SNR=20×k-36で決定さ 20 れうる。その結果、オフセット推定の精度は、

【0078】

【数6】

precision =
$$10^{-k} = 10^{-\left(\frac{SNR+36}{20}\right)}$$

【 0 0 7 9 】

と記述される。SNR比は、変換器(変換器の分解能)の同等のビットの数nの関数として、SN ³⁰ R=6.02n+1.76によって与えられることを考えると、オフセットに対する推定値の精度は、 precision=10^{-k}=10^{-(0.3n+1.9)}によって表される。以下に説明する例示的な実施形態では 、変換器の分解能nは、例えば、16(n=16)に等しい。

[0080]

本発明によって提案された訂正は、次のように記述できる。

ゲイン誤差とオフセット誤差とを考慮して、シグマ-デルタ変調器から出力される信号 は、

【 0 0 8 1 】 【 数 7 】

$$y[n] = (x(n-M) + (z^{-1}NTF(z)) * e[n]) \times g + O$$

40

【0082】 として表される。ここで、 -e[n]は、アナログ-デジタル変換器によって必然的に生成される量子化ノイズであり、 -NTF(z)は、ノイズ伝達関数であり、 - 0は、オフセットを示し、 -gは、ゲインを示す。 【0083】

変調器の入力が、グランドに接続されている場合、出力信号は、 【0084】 【数8】

$$y[n] = \left(\left(z^{-1} NTF(z) \right) * e[n] \right) \times g + O$$

【 0 0 8 5 】

として表されます。ゆえに、有用な信号が存在しない場合に、問題は、もはや異なる変調 10 器間のゲインミスマッチに起因する出力スペクトルのスペクトル線を発生しない。図9は 、ガウス分布N(0.1%)のランダムなゲイン誤差とオフセット誤差とを考慮した、出力での スペクトル密度を示す。オフセットミスマッチに起因するRP線は、有用な信号とは独立に 表れる。

(15)

【0086】

変調器から出力される信号は、ホワイトノイズと仮定されるとともに、変調器によって 形成されるオフセット + 量子化ノイズから構成される。したがって、変調器から出力され る信号に基づくオフセット値の推定は、

【0087】 【数9】

20

 $\hat{O} = \frac{1}{Nech} \sum_{i=0}^{Nech-1} y(i)$

【0088】

と表される既知の推定法、最小二乗法によって行うことができる。したがって、表記 【 0 0 8 9 】 【 数 1 0 】

30

Ô

[0090]

は、出力信号y(i)に対する値の個数Nechに基づいて、オフセットの推定を示す。この推定 法の実装では、この数が2のべき乗である場合、数Nechで割るために、Nechデータとシフ ト操作とを加算する加算器のみを必要する。推定値の分散は、

【0091】 【数11】

40

$$\sigma_{\hat{O}}^2 = \frac{\sigma_y^2}{Nech}$$

[0092]

で与えられる。

【 0 0 9 3 】

信号に存在するノイズ電力はかなり大きいので、数Nechは推定値で10⁻⁷の精度を達成す るために高くなければならない。達成される最大精度が5×10⁻⁶であることが、2¹⁸のサン 50 プルのシミュレーションによって検証されている。

[0094]

オフセットの推定値の精度を向上させるために、特に有利な実施形態では、信号中に存 在するノイズ電力を減少させるために、各チャネルに存在するくし形フィルタ(通常は有 用な信号のデジタル復元専用)を使用する。図10は、変調器から出力される信号のスペク トル密度DSと、くし形フィルタの周波数応答RFとを示す。くし形フィルタは、ヌル周波数 で見つけられるオフセットの値を取得し、かつ信号中に存在するとともに最高周波数中に 見つけられるノイズの強い減衰(特に量子化ノイズ)を確保することができることに留意し てください。

(16)

[0095]

推定オフセット値の精度を決定するために、オフセットのくし形フィルタからの出力と 理論値との誤差が計算されている。得られた結果は、図11の(a)から(c)に示されている。 10⁻⁷の精度は、プロセッサの10クロックサイクルだけに対応する(図11の(b)は、0 n 30 の最初のクロックサイクルを示す)高々10のシンプルな動作(示される例では特に6つの動 作)の後に、有利に達成される(図11の(c))。ここで達成した精度は、良好なオフセット訂 正を確保にするために十分である。さらに精度を向上させるためには、くし形フィルタか らの出力でノイズに埋もれた定数値の従来の最小二乗推定を使用することもできる。 [0096]

他のオフセット値を用いて得られた精度を確認するために、間隔 [0...20%] 中で標準 oの値を変化させながら、他のシミュレーションが行われている。標準偏差 oの 偏差 各値に対して、モンテカルロ・シミュレーションは、500反復を使用して行われた。各反 復に対し、以下が計算された。

- 理論オフセットと、時間インタリーブ・アーキテクチャの全てのチャネル上のくし形 フィルタからの出力との間の最大誤差Er、つまり、 [0097]

【数12】

 $Er = \max\left(\left(offset_i - Filter _Output_i\right)\Big|_{i=1}\right)$

[0098]

- 理論オフセットと、時間インタリーブ・アーキテクチャの全てのチャネル上のくし形 フィルタからの出力に適用された最小二乗推定を使用して推定されたオフセットとの間の 最大誤差Erm、つまり、

[0099]

【数13】

$$Erm = \max\left[\left(Offset_{i} - \frac{1}{Nech}\sum_{k=1}^{Nech}Filter_Output_{i}(k)\right)\right]_{i=1...M}\right] \qquad 40$$

[0100]

図12は、実装された反復数の関数として、標準偏差 ₀=0.002(図中左側)と ₀=0.02(図 中 右 側) で 得 ら れ た 誤 差 E , お よ び E , m の 値 の 例 を 示 す 。

[0101**]**

この図は、

- 最 小 二 乗 推 定 は 、 わ ず か に 精 度 を 改 善 す る 。Nech=100 で 、 以 前 は オ ー ダ 10⁻⁷の 精 度 が 、オーダ10⁻⁸の精度になる。精度の改善は、最終的にわずかに寄生スペクトル線の振幅を

10

20

減少させるだけであり、特に、10⁻⁸の精度を超えて、SNR比の大幅な改善は、現実には期 待できない(図8を参照して上記に示すように)。

- 推定誤差は、実際にはオフセットの値に依存しないが、くし形フィルタの周波数応答R Fには依存する。

【0102】

これらの結果は、くし形フィルタを用いてオフセットを推定することは、良好なオフセット訂正を確保するために十分であることを示している。この推定の有効性を説明するために、次のオフセット値[-0.202; 0.717; 0.765; 0.1832]×10⁻⁴が、シミュレーションにおける時間インタリーブ・アーキテクチャの異なるチャネルに追加された。

【0103】

図13と図14は、各チャンネルのオフセット訂正の前後それぞれの出力信号のスペクトル 密度を示す。図14に示されるように、オフセット訂正は、ほぼ量子化ノイズのレベルまで 、寄生スペクトル線RPの振幅の急激な減少を達成できた。SNR比は、このように、本発明 の意味での訂正を使用して60dBごとに改善される。理想的なSNR比に比べ、訂正後に得ら れたSNR比の2dBのわずかな減衰がある。

【0104】

従って、本発明の意味でのオフセット補償技術は、従来の方法に比べて次の利点を提供 する。

- シグマ - デルタ変調器では避けられないゲイン誤差の存在にもかかわらず、良好な精度 を確保し、

20

10

- すでにデジタル復元に専用化されたリソース(特に、くし形フィルタ)とは別に、どんな追加の物理的なリソースも必要とせず、

- 高速であり、プロセッサのクロックの10サイクル未満で良好な推定値への収束を提供 する。

【0105】

これから、異なるチャネル間のゲイン差の訂正について説明する。まず、そのような差 異の影響を示し、言い換えると、時間インタリーブ構造上のゲイン誤差の影響を示す。 【0106】

図15(左側に時間領域、および右側に周波数領域)に示すように、時間インタリーブ・ア ーキテクチャの各チャネルi上の各変調器からの出力のゲインgiとの乗算は、異なるゲイ ンgiによって形成される周期Mの周期信号によって有用な信号の乗算に等しい。時間領域 における周期信号とのこの乗算は、有用な信号のスペクトルと、異なるチャネルで導入さ れたすべてのゲインgiに依存する振幅を有する周波数k/fe(kは整数)でのディラックピー クからなる周期信号のスペクトルとの間でコンボリューションすることにより、周波数領 域で表現される。このコンボリューションは、周期信号のスペクトル線のゲインによって 重み付けされた周波数

【 0 1 0 7 】 【 数 1 4 】

 $\frac{kf_e}{M}\Big|_{k=0,\dots,N}$

40

30

[0108]

における有用な信号のスペクトルの複製の、出力信号のスペクトル中での、出現を意味する。

【0109】

図16は、ゲインの差異によって、有用な信号の寄生複製(parasitic replica)RP0、RP1 、RP2に適用され、各チャネル中に導入されたゲインg_i((1+ g)と等しい、ここで gは、

ゼロ平均と標準偏差 g=1%を有するガウス確率変数である)として、出力において有用な 信号SUのスペクトル密度を示す。各チャネルに対する理想的なゲインの1%の誤差では、60 dBのSNR比の降下がみられる。したがって、時間インタリーブ・アーキテクチャの期待さ れる性能を維持するために、これらの誤差を訂正することが提案される。

[0 1 1 0 **]**

SNR比の過剰な降下を回避するようにチャネル間の最大相対誤差を決定するために、SNR 比は、各チャネルに追加されたゲイン誤差の標準偏差の関数として計算した。得られた結 果を図17a(標準偏差の急速な変化)および17b(標準偏差の緩慢な変化)に示す。図17bでは 、SNR比が、標準偏差 gの値が10⁻⁵未満であるランダム誤差に対して維持されており、そ のことはゲインミスマッチ誤差への時間インタリーブ・アーキテクチャの高感度を説明し ていることに留意してください。より大きな標準偏差の誤差は、例えば g=10⁻⁴、既にSN R比30dBの降下を引き起こす。SNR比の変化の範囲を決定するために、500反復のモンテカ ルロ・シミュレーションを行った。図18は、SNRの比に対して得られた値のヒストグラム を示す。4dBの標準偏差において、30dB(82dBまで)のSNR比の平均降下に留意ください。 【0111】

これらのゲイン誤差の訂正は、好ましくはゲインw_i=1/g_iの逆数に等しい重みw_iに、各 チャンネルからの出力信号を乗算することによって発生する。これらのエラーの訂正に進 む前に、重みw_iに必要な精度を決定することが好ましい。この目的のために、SNRの比は

【0112】

【数15】

estimated value=theoretical value x $(1 + \varepsilon)$,

【0113】

で定義される推定値への相対誤差を導入することによって算出される。ここで、 は、重 みw_iの推定値と理論値との間の相対誤差である。

【0114】

図19は、相対誤差の関数として、SNR比の変化を示している。

図19では、約10⁻⁶の精度が、ゲイン誤差の良好な訂正を確保し、時間インタリーブ・アーキテクチャで予想されるほぼ理想的なSNR比を維持できるようにすることが望ましいことを示している。ここで再び、重みの値の精度は、変換器の一般的な分解能nの関数として、次のように得られる。

[0115]

【数16】

 $SNR = 17.38 \times k + 13.23$

【 0 1 1 6 】 したがって、ゲイン推定の精度は、 【 0 1 1 7 】 【 数 1 7 】

precision = $10^{-k} = 10^{-\left(\frac{SNR-13.23}{17.38}\right)}$

【0118】 に等しくなければならない。SNR比が、変換器の同等のビット数(分解能)nに依存するよう に、SNR比は、SNR=6.02n+1.76によって与えられ、推定ゲイン値の精度は、 【0119】 20

10

40

【数18】

$$precision = 10^{-k} = 10^{-(0.35n - 0.66)}$$

【0120】

で表される。

【0121】

異なる変調器のゲイン間の差異の影響を訂正するために、新しい技術が、異なるチャネ 10 ル間でのゲイン等化の原理に基づいて提案される。しかしながら、あらかじめオフセット 誤差の訂正を適用することが望ましい。この手法は、他の従来技術に比べて次の利点を提 示する。

(19)

- どんな基準信号も必要とせず、

- どんな補足的な変調器も必要とせず、

- 有用な信号を復元するために既に存在しているデジタル処理に加えて、加算器と乗算 器のみを使用する。

【0122】

図20を参照して、好ましくは次の手順が実施される。

- 連続的な入力信号V_{in}が同時に全ての変調器に印加される:この一定信号の振幅は、V_r 20 _{e f} / 2の値で説明した例では固定されている、ここで、V_{r e f}は、回路の基準電圧(他の値は

、選択された振幅が変調器を不安定にしないことを条件に、選ばれうる)を示し、

- 変調器からの出力信号は、変調器のゲインg_i + 形としてあらわれた量子化ノイズ(既に 訂正されていることを前提としているため、変調器のオフセットがそれに入ることはない) 乗算された入力である一定信号から形成されており、

-くし形フィルタH(z)は、各チャネルからの出力時に、信号V_{in}×g_iを回復でき、

-最小平均二乗アルゴリズム(又は確率勾配)を使用する処理、LMSと記載する、は、基準 チャネルに関連する全てのチャネルに対して、ゲインを等化するように使用されるために 重みw_iの異なる値を計算するように適合される。

【0123】

図20の例では、最初のチャネルは、

[0 1 2 4 **]**

【数19】

$$g_i \times w_i = g_1 \Big|_{i=2...M}$$

【0125】

のような、基準チャネルとして選択される。LMSアルゴリズムと、

- 符 号 デ ー タLMS を 表 す SD - LMS

- 符号 誤 差 LMSを 表 す SE - LMS

- 符 号 デ ー タ 符 号 誤 差 LMS を 表 す SS - LMS

などそれらの省略形のような変化形とは、推定アルゴリズムの他の種類に比べて、実装時 に多大な簡潔性を提供する。

【0126】

これらのアルゴリズムによる重みの値wiの推定は、次の漸化式によって決定される 【0127】

【数20】

LMS	•	$\hat{w}_{i}[n+1] = \hat{w}_{i}[n] + \mu (y_{1}[n] - y_{i}[n]) \times y_{i}[n]$
SD-LMS	:	$\hat{w}_i[n+1] = \hat{w}_i[n] + \mu(y_1[n] - y_i[n]) \times \text{sgn}[y_i[n]]$
SE - LMS	•	$\hat{w}_i[n+1] = \hat{w}_i[n] + \mu \operatorname{sgn}[(y_1[n] - y_i[n])] \times y_i[n]$
SS-LMS	•	$\hat{w}_i[n+1] = \hat{w}_i[n] + \mu \operatorname{sgn}[(y_1[n] - y_i[n])] \times \operatorname{sgn}[y_i[n]]$

【0128】

アルゴリズムのこれらの4つの種類は、収束時間と推定値の精度に関し、テストおよび 比較されている。以下では、SD-LMSアルゴリズムを用いて得られた結果だけが、動作原理 を説明するとともに、本発明の実装の性能を推定するために提示されている。他の手法を 用いて得られる性能は、以下の概略表(表 1)に示されている。

【0129】

この実装の動作原理を説明するために、ゲイン [1,0113 ; 1,0146 ; 1.0029 ; 0,9884]が、それぞれのチャネルに導入されている。

【0130】

収束速度とアルゴリズムの精度を決定するパラメータの一つは、アルゴリズムのステップ 20 サイズμである。ステップサイズμの最適な値を決定するために、第ニチャネルの重みw₂ が、ステップサイズμと異なる値を用いて推定される。得られた結果は、図21aおよび21b に示されている。

【0131】

ステップサイズµの値を増加させればさせるほど、推定の収束速度が上がることがわか る。しかしながら、ステップサイズµの関数として推定値の精度の挙動を考慮することも 賢明である。ステップサイズµの各値に対して、推定値および理論値の誤差(w₂g₂-g₁)は 、収束が達成された後に算出されている。得られた結果は、ステップサイズµの異なる値 で、図22に示される。

【0132】

図23は、ステップサイズµの関数として誤差に対して得られる最大値を示している。ス テップサイズµの値が増加すればするほど、重みw₂の推定値に対する誤差は増加する。収 束ステップサイズµの最適な選択は、ここに例示されているように、µ=1である。この選 択はまた、図23に示すように、推定のための約5×10⁻⁷の良好な精度を確保する一方、乗 算動作を排除することによって(そうでなければ、それ以外の因数によって)、アルゴリズ ムを簡素化する。

[0133]

図24は、ステップサイズµ=1でSD-LMSアルゴリズムを使用して、計算動作数の関数として(したがって、プロセッサの演算時間の関数として)、異なるチャネル(w₂、w₃、w₄、基準チャネルであるインデクスi=1のチャネル)に対して、重みの値の推定の変化を示している。収束は急速である(n=20プロセッサクロックサイクルの終了時点)。対応するゲイン値による各チャネルに対する重みの値を乗算した結果は、実際に基準チャネル1.0113として使用される第一チャネルに対するゲイン値に等しい。

【0134】

変数として、時間の関数としての重みベクトル [w₂、w₃、w₄]の各推定を用いて出力されるSNR比を計算することによって、収束速度を推定することが可能である。得られた結果が図25に示されている。所望のSNR比を見つけることができる重みベクトルの良好な推定は、n=20クロックサイクル (n=16ですでに十分である)後に達成される。

[0135**]**

図26は、20クロックサイクル後に推定された重みを持つゲイン誤差を訂正した後の出力 50

10

信号のスペクトル密度を示している。量子化ノイズのレベルまで寄生線RPが明確に減少し ていることは明白であり、そのことは102dBのSNR比を意味する。 【0136】

本発明の意味で、ゲインマッチング誤差およびオフセットマッチング誤差両方の同時処 理を使用する実用的なケースが、以下に提示される。本明細書では、ゲインとオフセット の値は、次のように、各チャネルに追加される。 【0137】

_ 【数 2 1 】

$O = [-0.202; 0.717; 0.765; 0.1832] \times 10^{-4}$ g = [1.0113; 1.0146; 1.0029; 0.9884]

[0138]

ゲイン誤差(RPG線)とオフセット誤差(RPO線)とを考慮した出力信号(有用な信号SUを含む)のスペクトル密度が、図27に表される。これらの誤差の値は、SNR比の75dBの合計降下を引き起こす。

[0139]

訂正の最初の段階は、各チャンネル中のオフセットに対して補償することである。これ は、好ましくは、これらの変調器の各々に対するオフセットを推定することができるよう にするために、グランドに異なる変調器の入力を接続することによって発生する。オフセ ット補償した後、第二段階は、基準チャネルに関連する全てのチャンネルに対してゲイン を等化できるように、各チャネルに対する重み値を推定するために変調器の入力に一定の 電圧を印加することから成る。この段階では、LMSアルゴリズムを使用する重みベクトル の推定は、図28で表されるように、各チャネルの訂正後の残差オフセットを考慮している 。推定値の最大誤差は、2×10⁻⁷である。

[0140]

図29は、オフセット訂正後およびゲイン誤差の等化後のスペクトル密度を示す。寄生線 30 のかなりの減少が観測され、期待されるSNR比を取得できる。

【0141】

この訂正法の実用的な実装では、LMSアルゴリズムのアーキテクチャの異なる計算ステ ップに対するバッファのサイズと同様に、重みの値wが格納されるバッファのサイズを決 定することが有用である。計算資源とゲイン訂正処理の速度とを最適化するバッファの最 適なサイズを決定するために、性能に影響を与えることなく、重みの値を量子化するため に必要なビット数が最初に決定される。これを行うには、出力されるSNR比は、次の関係 に従って、重み値wに対する量子化ビット数Nbwの関数として計算される。

【0142】

【数22】

40

10

20

$$w_q = \frac{\left| w \times 2^{Nbw} \right|}{2^{Nbw}}$$

【 0 1 4 3 】 ここで、w_qは、量子化された値であり、 【 0 1 4 4 】 【数23】

[]

【0145】 は、丸め演算子である。 【0146】 図30は、重み値に対する量子化ビット数の関数として出力されるSNR比を示す。16ビッ トで重み値wを量子化することで、所望のSNR比を維持するのに十分と思われる。重み値計 算アルゴリズムのレジスタの有限の大きさを考慮するために、LMSアルゴリズムの量子化 されたバージョンが、次式で与えられる。

[0 1 4 7 **]**

【数24】

$$\hat{w}_{qi}[n+1] = \left\langle \hat{w}_{qi}[n] + \mu \left(\left\langle y_1[n] \right\rangle_{Nbr} - \left\langle y_i[n] \right\rangle_{Nbr} \right) \times \left\langle y_i[n] \right\rangle_{Nbr} \right\rangle_{Nbw}$$

20

30

 $\begin{bmatrix} 0 & 1 & 4 & 8 \end{bmatrix}$ 演算子 [0149]【数25】

$$\langle \rangle_{Nb}$$

【0150】 は、Nbビットでの括弧間の値の量子化を表す。それは、 【0151】 【数26】

$$A_q = \frac{\left|A \times 2^{Nb}\right|}{2^{Nb}}$$

【0152】

によって与えられる。Nbrは、説明の例では、25bitであるデジタル・フィルタH(z)からの 出力でのバイナリワードの長さを示す。量子化の影響を考慮しながら、最適ビット数Nbw を決定するために、重み値wは、SD-LMSアルゴリズムによって推定される。図31は、数Nbw の異なる値(16、17、19と20)に対する経時的推定の変化を示す。重み値の量子化は、収束 速度に影響を与えないことに留意してください。推定値の精度についての数Nbwの影響が 、図32に示されており、計算時間nの関数および数Nbw(16、17、18および20)に対する関数 として推定するために、重みの推定値と理論値との間の差異を示す。数Nbwが増加すれば するほど、推定誤差は減少する。20ビットで重み値を量子化することは、約6×10⁻⁷の精 度を確保し、かつ所望の性能を維持するために十分であることがわかる。実際には、最適

50

な数Nbwは、変換器の分解能(nと表記し、ここでは16に等しい)に関連していることがわかる。nとn+4の間であることが、好ましくはn+1とn+4の間であることが、ビット数Nbwに対して一般的に有利であると判明している。

【0153】

数Nbwの効果を説明するために、図33に異なる数Nbwで推定された重み値wを使用して等 化されたゲインを有する出力信号のスペクトル密度を示す。数Nbwが増加すればするほど 、寄生線RPGの振幅が減少し、SNR比を改善する。数Nbwに対して20という値が、所望のSNR 比を維持するのに十分である。

【0154】

最小平均二乗(LMS)ファミリの中でアルゴリズムの他のタイプを使用して、重み値推定 ¹⁰の結果が以下の表1に要約されている。

【0155】

【表1】

アルゴリズム	μ	乗算器	加算器	収束時間	Nbw
LMS	1	1	2	$Tc = 35 \frac{N}{f_{op}}$	18
SD-LMS	1	0	2	$Tc = 20 \frac{N}{f_{op}}$	17
SE-LMS	$\frac{1}{2^{16}}$	1 (shift)	2	$Tc = 780 \frac{N}{f_{op}}$	17
SS-LMS	$\frac{1}{2^{16}}$	0	2	$Tc = 1550 \frac{N}{f_{op}}$	17

表1:最小平均二乗(LMS)アルゴリズムの異なるタイプに対して必

要な物理リソースの概要

【 0 1 5 6 】

SE-LMSとSS-LMSアルゴリズムは、LMSとSD-LMSアルゴリズムよりも実装が容易であるが 、それらはより多くの収束時間を有する。物理的な複雑性と収束時間の間に妥協点を提供 するアルゴリズムは、SD-LMSアルゴリズムであると思われる。アルゴリズムのこのタイプ は、ステップサイズµ=1で、乗算器を必要とせず、マルチチャンネル時間インタリーブ変 換器アーキテクチャの従来構造に比べて、加算を実行するための1つの加算器のみが各チ ャネルに追加される。

【 0 1 5 7 】

次に本発明の意味での一般的な処理を要約しながら、図34を参照する。処理は、好ましくは、以下のステップを含むオフセット補償COFから始める。

- ステップS1では、出力としてオフセットのみを取得するために、変換器への入力としてヌル信号を印加し、

-S2のステップで、各チャンネルに対するオフセット値を推定するために、デジタル・ フィルタリングH(z)を使用し、かつ

- ステップS3では、補償手段MCを利用することによって、各チャネルのオフセットの推 定値を補償する。

【0158】

処理は、ゲインの等化EGを続行し、ここで、

20

30

- 同一の一定信号Vinが、各チャネルに印加され(ステップS4)、

- ステップS5で、この同じ信号と、各チャンネルに固有のゲインg,との積に対応する出 力信号が得られ、かつ

- 各チャンネルからの積は、基準チャネルからの積と比較され(ステップS6)、各チャネ ルに対して、基準チャネルからの相対ゲイン等化重みw_iの推定を決定する(ステップS7)。 [0159]

チャネルに対する重みを推定することは、好ましくは、最小平均二乗法LMSを使用して(ステップS8)、かつ好ましくは、時間インタリーブ・アーキテクチャの各チャネル中で、 単 一 の 加 算 器 (図 20 中 の 基 準 LMS) の 追 加 だ け を 必 要 と す る SD - LMS を 使 用 し て 、 処 理 を 繰 り 返すことによって行われる。反復処理は、2つの連続した反復間の重みの差が、所望の精 度 未 満 に な る ま で 実 行 さ れ る (OK 矢 印 は テ ス ト T9 を 終 了 す る) 。 そ の 後 、 推 定 重 み พ ¦ の 関 数 として、ゲインg,の等化が実行される(ステップS10)。

10

20

[0160]

図34は、本発明のコンピュータプログラムに対する一般的なフローチャートの一例を示す

[0161]

SD-LMS反復処理の停止条件(テストT9中)は、以下に指定される。理論的には、重み [0162]【数27】

 $\hat{w}_{i}[n+1]$

の推定値と、理論値 [0164] 【数28】

 W_i^{th}

[0165]

との間の差が、要求精度より小さくなるときに、停止すべきである。このケースでは、収 束は達成される。しかしながら、理論値 [0166]

【数29】

$$W_i^{th}$$

は、未知である。連続する重み推定の差 [0168] 【数30】

$$\left(\hat{w}_i[n+1] - \hat{w}_i[n]\right)$$

[0169]

.

が、所望の精度未満になるときに、反復処理を停止することがここでは提案される。この 50

40

差は、 タイプ(1-z⁻¹)のフィルタ伝達関数によって、SD-LMSアルゴリズム(【 0 1 7 0 】 【 数 3 1 】

 $\hat{w}_i[n+1]$

【0171】

と表記)を用いて推定値をフィルタリングすることによって計算される。実際には、この フィルタからの最初の2つの出力は、フィルタの過渡応答を表すので、考慮されない。図3 ¹⁰ 5は、本実施形態において標準偏差 _g=1%での異なるチャネル中のゲイン値の300反復のモ ンテカルロ・シミュレーションに基づいて、理論計算と、その差の計算とを用いてそれぞ れ得られた反復NthおよびNdiffの数を示す。差

【0172】 【数32】

$$\left(\hat{w}_i[n+1] - \hat{w}_i[n]\right)$$

【0173】

を使用した計算は、理論計算によって得られた収束時間と同一の収束時間を提示している ことに留意ください。

【0174】

また、あるケースでは、推定重み値の変化は単調ではない場合があり、収束の達成前に LMSの反復の実行を停止する安定領域を通過する場合がある、ことが示されている。その ような状況を回避するために、タイプ(1-z^{L f})の高次の伝達関数が使用される場合がある 。図36には、3次のフィルタ(Lf=3)を用いた収束時間を示す。ここでは、そのようなフィ ルタを使用すると、理論計算によって得られた収束との比較において、高々Lfクロックサ イクル後に、収束が確実であることに留意してくだい。

【0175】

もちろん、本発明は、例として上記実施形態に限定されず、他の変形に適用される。

【 0 1 7 6 】

たとえば、上記提案の訂正方法は、特に文書FR-08 54846で説明したように、フィルタ バンクを使用して並列変換器アーキテクチャの他のタイプに適用されてもよい。

【 0 1 7 7 】

より一般的に、オフセット差異およびゲイン差異を推定するためのくし形フィルタの使 用が上述された。上述の例示的な実施形態では、選択的なローパスフィルタで十分である

【0178】

また、上述したことは、シグマ-デルタ変調器を使用した時間インタリーブ・アーキテ 40 クチャである。しかしながら、本発明はもちろん、変調器の他のタイプを使用した時間イ ンタリーブ・アーキテクチャに適用できる。

【符号の説明】

【0179】

DEMUX アナログ・デマルチプレクサ

MUX デジタル・マルチプレクサ

20





f

























【図10】



【図15】

















【図17b】



【図18】









【図23】









5000 10000 FIG. 22

5000 10000 n 8L 80









【図28】





























150

【図35a)】

€¹⁵ 10

50

100

20

5 L



【図36】



【国際調査報告】

	INTERNATIONAL SEARCH F	EPORT				
			International application No PCT/FR2010/051603			
A. CLASSI INV. ADD. According to B. FIELDS	FICATION OF SUBJECT MATTER H03M3/00 H03M1/10 H03M1/12 o International Patent Classification (IPC) or to both national classificat SEARCHED	ion and IPC				
Minimum do H03M Documentat	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched					
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, WPI Data, COMPENDEX, INSPEC, IBM-TDB						
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of doournent, with indication, where appropriate, of the rele	vant passages		Relevant to olaim No.		
x	ROBERT D BATTEN ET AL: "Calibrat Parallel Delta-Sigma ADCs", IEEE TRANSACTIONS ON CIRCUITS AND II: EXPRESS BRIEFS, IEEE SERVICE NEW YORK, NY, US, vol. 49, no. 6, 1 June 2002 (2002 XPO11071590, ISSN: 1057-7130 cited in the application page 396, left-hand column, line 9 page 397, left-hand column, line 8 figures 6-8	1,3-20				
Furth	her doournents are listed in the continuation of Box C.	See patent	family annex.			
* Special c "A" docume consid "E" earlier c filing d "L" docume which citation "O" docume docume later th Date of the o	ategories of sited documents : ent defining the general state of the art which is not leved to be of particular relevance document but published on or after the international ate ont which may throw doubts on priority claim(s) or is cited to establish the publication date of another n or other special reason (as specified) ent referring to an oral disclosure, use, exhibition or means ent published prior to the international filing date but nan the priority date claimed actual completion of the international search	 Inter document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered novel or an inventive step when the document is combined with one or more other such docu- ments, such combination being obvious to a person skilled in the art. document member of the same patent family Date of mailing of the international search report 				
1	7 February 2011	25/02,	/2011			
Name and n	nailing address of the ISA/ European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijewijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016	Authorized officer Beindorff, Henk				

Form PCT/ISA/210 (second sheet) (April 2005)

RAPPORT DE RECHERCHE INTERNATIONALE

R	APPORT DE RECHERCHE INTERNATION	ALE j	Domondo interno			
		Demande internationale n° PCT/FR2010/051603				
A.CLASSE INV. ADD.	A. CLASSEMENT DE L'OBJET DE LA DEMANDE INV. HO3M3/00 HO3M1/10 ADD. HO3M1/12					
Selon la clas	ssification internationale des brevets (CIB) ou à la fois selon la classifica	tion nationale et la Cl	В			
B. DOMAIN	NES SUR LESQUELS LA RECHERCHE A PORTE					
HO3M	Documentation minimale consultée (système de classification suivi des symboles de classement) H03M					
Documentat recherche	Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche					
Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si cela est réalisable, termes de recherche utilisés) EPO-Internal, WPI Data, COMPENDEX, INSPEC, IBM-TDB						
C. DOCUME	ENTS CONSIDERES COMME PERTINENTS					
Catégorie*	Identification des documents cités, avec, le cas échéant, l'indication de	es passages pertinen	ts	no. des revendications visées		
x	ROBERT D BATTEN ET AL: "Calibrati Parallel Delta-Sigma ADCs", IEEE TRANSACTIONS ON CIRCUITS AND II: EXPRESS BRIEFS, IEEE SERVICE C NEW YORK, NY, US, vol. 49, no. 6, 1 juin 2002 (2002- XP011071590, ISSN: 1057-7130 cité dans la demande page 396, colonne de gauche, ligne ligne 9 page 397, colonne de gauche, ligne ligne 8 figures 6-8	1,3-20				
Voir I	la suite du oadre C pour la fin de la liste des doouments	Les dooument	s de familles de brev	vets sont indiqués en annexe		
 Catégorie "A" docume consid "E" docume gu apriorité autre ou "O" docume une ex "O" docume postéri Date à laque 	se spéciales de documents cités: "T' ent définissant l'état général de la technique, non léré comme particulièrement pertinent ent antérieur, mais publié à la date de dépôt international ès cette date "X' n' pouvant jeter un doute sur une revendication de n' pouvant jeter un doute sur une revendication d' e ou cité pour déterminer la date de publication d' ne d'épour une raison spéciale (felle qu'indiquée) ent se référant à une divulgation orale, à un usage, à position ou tous autres moyens int publié avant la date de dépôt international, mais leurement à la date de priorité revendiquée "& elle la reoherohe internationale a été effectivement achevée	 document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais clié pour comprendre le principe ou la théorie constituant la base de l'invention document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré solément document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive loraque le document est associé à lun ou plueieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier document qui fait partie de la même famille de brevete 				
1	7 février 2011	25/02/2011				
Nom et adre	sse postale de l'administration ohargée de la reoherohe internationale Office Européen des Brevets, P.B. 5818 Patentiaan 2 NL - 220 hV Rigewijk Tei. (+31-70) 340-2040, Fax: (+31-70) 340-3016	Fonotionnaire autorisé Beindorff, Henk				

Formulaire PCT/ISA/210 (deuxième feuille) (avril 2005)

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,T M),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,S E,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG, BH,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,I L,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ ,OM,PE,PG,PH,PL,PT,RO,RS,RU,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA, ZM,ZW

- (72)発明者 アリ・ベイドゥン
- フランス・F-86550・ミニャル・ボーヴォワール・ルート・ドゥ・ショヴィニー・850 (72)発明者 ヴァン・タム・グエン
- フランス・F-92160・アントニー・リュ・アルベール・カミュ・5
- (72)発明者 パトリック・ルモー
- フランス・F 9 4 4 4 0 ・マロル・サン・ブリ・リュ・デ・ゲレ・5
- Fターム(参考) 5J064 AA01 BA03 BC08 BC09 BC11 BD01