(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)公開番号 特開2024-28273 (P2024-28273A)

(43)公開日 令和6年3月4日(2024.3.4)

(51)国際特許分類 FΤ

H 0 1 L H 0 1 L 27/146 (2006.01) 27/146 C 6 1 3 Z H 0 1 L 29/786 (2006.01) H 0 1 L 29/78

H 0 4 N 25/70 (2023.01) H 0 4 N 25/70

審査請求 有 請求項の数 6 O L (全69頁)

(21)出願番号 特願2023-213829(P2023-213829) (22)出願日 令和5年12月19日(2023.12.19) (62)分割の表示 特願2022-177828(P2022-177828

)の分割

原出願日 平成23年8月24日(2011.8.24) (31)優先権主張番号 特願2010-190239(P2010-190239) 平成22年8月27日(2010.8.27) (32)優先日

(33)優先権主張国・地域又は機関

(31)優先権主張番号 特願2011-107813(P2011-107813) (32)優先日 平成23年5月13日(2011.5.13)

(33)優先権主張国・地域又は機関

日本国(JP)

日本国(JP)

(71)出願人 000153878

> 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

(72)発明者 黒川 義元

神奈川県厚木市長谷398番地 株式会

社半導体エネルギー研究所内

(54)【発明の名称】 半導体装置、電子機器及び携帯型情報端末

(57)【要約】

【課題】光電変換素子に対するトランジスタの数を低減

【解決手段】表示データ信号のデータに応じた表示状態 になる表示回路と、それぞれ入射

する光の照度に応じた光データを生成する複数の光検出 回路と、を含み、光検出回路は、

X個(Xは2以上の自然数)の光電変換素子と、ソース 及びドレインの一方がX個の光電


変換素子のうちの一つの光電変換素子の第2の電流端子 に電気的に接続され、ゲートに光

検出回路制御部からX個の電荷蓄積制御信号うち一つの 電荷蓄積制御信号が入力されるX


個の電荷蓄積制御トランジスタと、ゲートがX個の電荷 蓄積制御トランジスタのソース及

びドレインの一方のそれぞれに電気的に接続される増幅 トランジスタと、を備える。

【選択図】図1



(C)



【特許請求の範囲】

【請求項1】

第 1 のトランジスタと、第 2 のトランジスタと、第 3 のトランジスタと、第 4 のトラン ジスタと、第 1 のフォトダイオードと、第 2 のフォトダイオードと、を有し、

前記第1のフォトダイオードのアノードは、第1の導電層と電気的に接続され、

前記第1の導電層は、第2の導電層と電気的に接続され、

前記第1のフォトダイオードのカソードは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、

前記第1のトランジスタのソース又はドレインの他方は、第3の導電層と電気的に接続され、

前記第2のフォトダイオードのアノードは、第4の導電層と電気的に接続され、

前記第4の導電層は、第5の導電層と電気的に接続され、

前記第2のフォトダイオードのカソードは、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、

前記第2のトランジスタのソース又はドレインの他方は、前記第3の導電層と電気的に接続され、

前 記 第 3 の 導 電 層 は 、 前 記 第 3 の トラン ジス タ の ゲ ー ト と 電 気 的 に 接 続 さ れ 、

前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、

前記第3のトランジスタのソース又はドレインの他方は、第6の導電層と電気的に接続され、

前記第6の導電層は、第7の導電層と電気的に接続され、

前記第4のトランジスタのソース又はドレインの他方は、信号を出力する配線として機能する領域を有する第8の導電層と電気的に接続され、

前記第1の導電層と前記第3の導電層と前記第4の導電層と前記第7の導電層とは、同層に配置され、

前記第1の導電層と前記第2の導電層とは、前記第1のフォトダイオードの受光面側とは逆側に配置され、

前記第1の導電層と前記第2の導電層とは、電気的に接続され、

前記第4の導電層と前記第5の導電層とは、前記第2のフォトダイオードの受光面側とは逆側に配置され、

前記第4の導電層と前記第5の導電層とは、電気的に接続され、

第1の絶縁層は、前記第1のフォトダイオードの側面の少なくとも一部を覆う領域を有 」,

平面視において、前記第3の導電層は、第2の絶縁層を介して前記第2の導電層と重なる領域を有する、半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明の一態様は、入出力装置に関する。

【背景技術】

[0002]

近年、情報を出力する機能を有し、且つ光の入射により情報を入力する機能を有する装置 (入出力装置ともいう)の技術開発が進められている。

[0003]

入出力装置としては、行列方向に配置された複数の表示回路及び複数の光検出回路(光センサともいう)を画素部に備え、光センサに入射する光の照度を検出することにより、画素部に重畳する被読み取り物の座標を検出する機能(座標検出機能ともいう)及び被読み取り物の画像データを生成する機能(読み取り機能)を有する入出力装置が挙げられる(例えば特許文献1)。特許文献1に示す入出力装置では、フォトダイオード、増幅トラン

10

20

30

40

ジスタ、初期化(リセット)トランジスタ、及び選択トランジスタにより光検出回路が構成されている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2010-182064号公報

【発明の概要】

【発明が解決しようとする課題】

[00005]

従来の入出力装置では、光電変換素子であるフォトダイオード毎に増幅トランジスタ、初期化(光検出リセット)トランジスタ、及び選択トランジスタを設けるため、1つの光電変換素子に対するトランジスタの数が多いといった問題があった。トランジスタの数が多いと、例えば画素のサイズの縮小が難しく、また、トランジスタのリーク電流における影響も大きくなる。

[0006]

本発明の一態様は、1つの光電変換素子に対するトランジスタの数を少なくすること及びトランジスタのリーク電流における影響を小さくすることの一つ又は複数を課題の一つとする。

【課題を解決するための手段】

[0007]

本発明の一態様は、光電変換素子、電荷蓄積制御トランジスタ、及び増幅トランジスタを備える光検出回路を含み、少なくとも増幅トランジスタを複数の光電変換素子により共有させて光検出回路を構成するものである。これにより、画素部におけるトランジスタの数の低減を図る。

[0 0 0 8]

また、本発明の一態様は、光電変換素子、電荷蓄積制御トランジスタ、増幅トランジスタ 、及び出力選択トランジスタを備える光検出回路を含み、少なくとも増幅トランジスタ及 び出力選択トランジスタを複数の光電変換素子により共有させて光検出回路を構成するも のである。これにより、画素部におけるトランジスタの数の低減を図る。

[0009]

また、本発明の一態様は、光電変換素子、電荷蓄積制御トランジスタ、増幅トランジスタ 、出力選択トランジスタ、及び光検出リセットトランジスタを備える光検出回路を含み、 少なくとも増幅トランジスタ、出力選択トランジスタ、及び光検出リセットトランジスタ を複数の光電変換素子により共有させて光検出回路を構成するものである。これにより、 画素部におけるトランジスタの数の低減を図る。

[0010]

また、本発明の一態様は、光電変換素子毎に、オフ電流の少ない電荷蓄積制御トランジスタを設け、光電変換素子に入射する光の照度に応じた量の電荷を一定期間保持するものである。これにより、トランジスタのリーク電流における影響の低減を図る。

【発明の効果】

[0011]

本発明の一態様により、光電変換素子の数に対するトランジスタの数を少なくすることができるため、画素部におけるトランジスタの数を少なくすることができる。

【図面の簡単な説明】

[0012]

【図1】実施の形態1における入出力装置を説明するための図。

【図2】実施の形態2における光検出回路の例を説明するための図。

【図3】実施の形態3における光検出回路の例を説明するための図。

【図4】実施の形態4における表示回路の例を説明するための図。

【図5】実施の形態5におけるトランジスタの例を説明するための図。

20

10

30

40

- 【 図 6 】 図 5 (A) に 示 す ト ラ ン ジ ス タ の 作 製 方 法 例 を 説 明 す る た め の 断 面 模 式 図 。
- 【図7】特性評価回路を説明するための図。
- 【図8】SMP4、SMP5、及びSMP6における測定に係る経過時間Timeと、出力電圧Vout及び該測定によって算出されたリーク電流との関係を示す図。
- 【図9】測定により見積もられたノードAの電圧とリーク電流の関係を示す図。
- 【 図 1 0 】 測 定 に よ り 見 積 も ら れ た ノ ー ド A の 電 圧 と リ ー ク 電 流 の 関 係 を 示 す 図 。
- 【図11】測定により見積もられたノードAの電圧とリーク電流の関係を示す図。
- 【 図 1 2 】 測 定 に よ り 見 積 も ら れ た ノ ー ド A の 電 圧 と リ ー ク 電 流 の 関 係 を 示 す 図 。
- 【図13】実施の形態6の入出力装置におけるアクティブマトリクス基板の構造例を示す図。
- 【図14】実施の形態6の入出力装置におけるアクティブマトリクス基板の構造例を示す図。
- 【図15】実施の形態6における入出力装置の構造例を示す図。
- 【図16】実施の形態6における入出力装置の構造例を示す図。
- 【図17】実施の形態7における電子機器の構成例を示す模式図。
- 【図18】本発明の一態様に係る酸化物材料の構造を説明する図。
- 【図19】本発明の一態様に係る酸化物材料の構造を説明する図。
- 【図20】本発明の一態様に係る酸化物材料の構造を説明する図。
- 【図21】計算によって得られた移動度のゲート電圧依存性を説明する図である。
- 【図22】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。
- 【 図 2 3 】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図 である。
- 【 図 2 4 】計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図 である。
- 【図25】計算に用いたトランジスタの断面構造を説明する図である。
- 【図26】本発明の一態様であるトランジスタの上面図及び断面図。
- 【 図 2 7 】 試 料 1 乃 至 試 料 6 に 対 応 す る ト ラ ン ジ ス タ の 構 造 を 示 す 上 面 図 及 び 断 面 図 。
- 【図28】試料3及び試料4であるトランジスタのVg-Id特性及び電界効果移動度を示す図。
- 【図29】試料1であるトランジスタのBT試験前後のVg-Id特性及び電界効果移動度を示す図。
- 【図30】試料4であるトランジスタのBT試験前後のVg-Id特性及び電界効果移動度を示す図。
- 【 図 3 1 】 試 料 4 で あ る ト ラ ン ジ ス タ の 測 定 温 度 に よ る V g I d 特 性 及 び 電 界 効 果 移 動 度 を 示 す 図 。
- 【図32】試料4であるトランジスタの閾値電圧及び電界効果移動度の温度特性を示す図
- 【図33】In-Sn-Zn-O膜のXRDスペクトルを示す図。
- 【図34】In-Sn-Zn-O膜を用いたトランジスタのオフ電流を示す図。
- 【発明を実施するための形態】
- [0013]

本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。

[0014]

なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態 の内容を互いに置き換えることができる。

[0 0 1 5]

10

20

30

また、第1、第2などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、各構成要素は、序数の数に限定されない。

[0016]

(実施の形態1)

本実施の形態では、画像を表示することにより情報の出力が可能であり、且つ入射する光により情報の入力が可能な入出力装置の例について説明する。

[0017]

本実施の形態における入出力装置の例について、図1を用いて説明する。図1は、本実施の形態における入出力装置の例を説明するための図である。

[0018]

まず、本実施の形態における入出力装置の構成例について、図1(A)を用いて説明する。図1(A)は、本実施の形態における入出力装置の構成例を示す模式図である。

[0019]

図 1 (A) に示す入出力装置は、表示回路制御部 1 0 1 a と、光検出回路制御部 1 0 1 b と、光源部 1 0 1 c と、画素部 1 0 1 d と、を含む。

[0020]

表示回路制御部101aは、表示駆動回路(DISPDRVともいう)111と、表示データ信号出力回路(DDOUTともいう)112と、を含む。

[0021]

光検出回路制御部 1 0 1 b は、光検出駆動回路(PSDRVともいう) 1 1 3 と、読み出し回路 1 1 6 と、を含む。

[0022]

光源部101cは、ライトユニット(LIGHTともいう)114を含む。

[0023]

画素部101dは、複数の表示回路(DISPともいう)115dと、複数の光検出回路(PSともいう)115pと、を含む。なお、1個以上の表示回路115dにより1つの画素が構成される。また、画素に1個以上の光検出回路115pが含まれてもよい。また、複数の表示回路115dは、画素部101dにおいて、行列方向に配置される。また、複数の光検出回路115pは、画素部101dにおいて、行列方向に配置される。

[0024]

表示駆動回路111は、パルス信号である複数の表示選択信号(信号DSELともいう)を出力する機能を有する。

[0025]

表示駆動回路111は、例えばシフトレジスタを備える。表示駆動回路111は、シフトレジスタからパルス信号を出力させることにより、表示選択信号を出力することができる

[0026]

表示データ信号出力回路112には、画像信号が入力される。表示データ信号出力回路112は、入力された画像信号を元に電圧信号である表示データ信号(信号DDともいう)を生成し、生成した表示データ信号を出力する機能を有する。

[0 0 2 7]

表示データ信号出力回路112は、例えばスイッチングトランジスタを備える。

[0028]

なお、入出力装置において、トランジスタは、2つの端子と、印加される電圧により該2つの端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、素子において、互いの間に流れる電流が制御される端子を電流端子ともいい、2つの電流端子のそれぞれを第1の電流端子及び第2の電流端子ともいう。

[0029]

また、入出力装置において、トランジスタとしては、例えば電界効果トランジスタを用いることができる。電界効果トランジスタの場合、第1の電流端子は、ソース及びドレイン

10

20

30

40

の一方であり、第2の電流端子は、ソース及びドレインの他方であり、電流制御端子は、 ゲートである。

[0030]

また、一般的に電圧とは、ある二点間における電位の差(電位差ともいう)のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト(V)で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位(基準電位ともいう)との電位差を、該一点の電圧として用いる場合がある。

[0031]

表示データ信号出力回路112は、スイッチングトランジスタがオン状態のときに画像信号のデータを表示データ信号として出力することができる。スイッチングトランジスタは、電流制御端子にパルス信号である制御信号を入力することにより制御することができる。なお、表示回路115dの数が複数である場合には、複数のスイッチングトランジスタを選択的にオン状態又はオフ状態にすることにより、画像信号のデータを複数の表示データ信号として出力してもよい。

[0032]

光検出駆動回路113は、パルス信号である光検出リセット信号(信号PRSTともいう)、パルス信号である蓄積制御信号(信号TXともいう)を出力する機能を有する。なお、必要に応じて光検出駆動回路113がパルス信号である出力選択信号(信号OSELともいう)を出力する機能を有する構成にしてもよい。

[0033]

光検出駆動回路 1 1 3 は、例えばシフトレジスタを備える。このとき、光検出駆動回路 1 1 3 は、シフトレジスタからパルス信号を出力させることにより、光検出リセット信号及び蓄積制御信号、又は光検出リセット信号、蓄積制御信号、及び出力選択信号を出力することができる。

[0034]

ライトユニット114は、光源を備える発光ユニットである。

[0 0 3 5]

光源としては、例えば冷陰極管又は発光ダイオードを用いることができる。発光ダイオードは、可視光領域(例えば光の波長が360nm乃至830nmである領域)の波長を有する光を発する発光ダイオードである。発光ダイオードとしては、例えば白色発光ダイオードを用いることができる。なお、それぞれの色の発光ダイオードの数は、複数でもよい。また、発光ダイオードとして、例えば赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを用いることにより、例えば1つのフレーム期間中に表示選択信号に従って、赤色発光ダイオード、緑色発光ダイオードの一つ又は複数を順次切り替えて発光させることにより、フルカラーの画像を表示する駆動方式(フィールドシーケンシャル駆動方式)を用いることができ、且つフルカラーでの被読み取り物の読み取りを行うことができる。

[0036]

なお、例えば発光ダイオードの点灯を制御する制御回路を設け、パルス信号であり、該制御回路に入力される制御信号に従って、発光ダイオードの点灯を制御することもできる。

[0037]

表示回路115dは、ライトユニット114に重畳する。表示回路115dには、ライトユニット114から光が入射する。また、表示回路115dには、パルス信号である表示選択信号が入力され、且つ入力された表示選択信号に従って表示データ信号が入力される。表示回路115dは、入力された表示データ信号のデータに応じた表示状態になる機能を有する。

[0038]

表示回路115dは、例えば表示選択トランジスタ及び表示素子を備える。

20

10

30

40

[0039]

表示選択トランジスタは、表示素子に表示データ信号のデータを入力させるか否かを選択 する機能を有する。

[0040]

表示素子は、表示選択トランジスタに従って表示データ信号のデータが入力されることにより、表示データ信号のデータに応じた表示状態になる機能を有する。

[0041]

表示素子としては、例えば液晶素子などを用いることができる。

[0042]

また、液晶素子を備える入出力装置の表示方式としては、TN(Twisted Nematic)モード、IPS(In Plane Switching)モード、STN(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVA(Multi-Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、PVA(Patterned Super View)モード、又はFFS(Fringe Field Switching)モードなどを用いてもよい。

[0043]

光検出回路115pは、ライトユニット114に重畳する。例えば画素部101dに被読み取り物がある場合、ライトユニット114から照射された光が被読み取り物により反射し、該反射した光が光検出回路115pに入射する。光検出回路115pには、光検出リセット信号及び電荷蓄積制御信号が入力される。また、赤色用、緑色用、及び青色用の光検出回路115pを設けることもできる。例えば、赤色、緑色、及び青色のカラーフィルタを設け、赤色、緑色、及び青色のカラーフィルタを介してそれぞれの色用の光検出回路115pにより光データを生成し、生成した複数の光データを合成して画像データを生成することにより、フルカラーの画像データを生成することもできる。

[0 0 4 4]

光検出回路115pは、X個(Xは2以上の自然数)の光電変換素子(PCEともいう)と、X個の電荷蓄積制御トランジスタ、及び増幅トランジスタを少なくとも備える。

[0 0 4 5]

X個の光電変換素子のそれぞれは、第1の電流端子及び第2の電流端子を有し、X個の光電変換素子の第1の電流端子のそれぞれには、単位電圧又はX個の光検出リセット信号のうち、互いに異なる光検出リセット信号が入力される。光電変換素子は、第1の光が入射することにより、入射した光の照度に応じて電流(光電流ともいう)が流れる機能を有する。なお、光電変換素子の第1の電流端子に単位電圧が入力される場合、光電変換素子の第1の電流端子に入力される単位電圧の値は適宜設定される。

[0046]

X個の電荷蓄積制御トランジスタの第1の電流端子のそれぞれは、X個の光電変換素子のうち、互いに異なる光電変換素子の第2の電流端子に電気的に接続され、X個の電荷蓄積制御トランジスタの電流制御端子のそれぞれには、X個の電荷蓄積制御信号のうち、互いに異なる電荷蓄積制御信号が入力される。

[0047]

増幅トランジスタの第 1 の電流端子及び第 2 の電流端子の一方には、単位電圧が入力され、増幅トランジスタの第 1 の電流端子及び第 2 の電流端子の他方を介して光データが光データ信号として出力され、増幅トランジスタの電流制御端子は、 X 個の電荷蓄積制御トランジスタの第 2 の電流端子のそれぞれに電気的に接続される。つまり、 X 個の電荷蓄積制

10

20

30

40

御トランジスタにより 1 つの増幅トランジスタが共有して用いられる。なお、単位電圧の 値は適宜設定される。

[0048]

なお、光検出回路115pは、増幅トランジスタの第1の電流端子又は第2の電流端子を介して光データを光データ信号として出力する。

[0049]

読み出し回路116は、光データを読み出す光検出回路115pを選択し、選択した光検出回路115pから光データを読み出す機能を有する。

[0050]

読み出し回路116は、例えば選択回路を用いて構成される。例えば、選択回路は、スイッチングトランジスタを備え、該スイッチングトランジスタに従って光検出回路115pから光データ信号が入力されることにより光データを読み出すことができる。

[0051]

さらに、光検出回路 1 1 5 p の構成例について、図 1 (B)を用いて説明する。図 1 (B)は、図 1 (A)に示す入出力装置における光検出回路の構成例を示す回路図である。

[0052]

[0053]

光電変換素子131_K(Kは1乃至Zの自然数)の第1の電流端子には、光検出リセット信号PRST_Kが入力される。

[0054]

光電変換素子131<u></u>1万至光電変換素子131<u></u>2のそれぞれとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第1の電流端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第2の電流端子に相当する。また、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第1の電流端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第2の電流端子に相当する。

[0055]

トランジスタ134_Kのソース及びドレインの一方は、光電変換素子131_Kの第2の電流端子に接続され、トランジスタ134_Kのゲートには、電荷蓄積制御信号TX_Kが入力される。なお、トランジスタ134_Kのソース及びドレインの一方と光電変換素子131_Kとの接続箇所をノードN11_Kともいう。

[0056]

トランジスタ134<u>__</u>1乃至トランジスタ134<u>__</u>2のそれぞれは、電荷蓄積制御トランジスタとしての機能を有する。

[0057]

トランジスタ134 $_$ 1万至トランジスタ134 $_$ 2のそれぞれとしては、例えばチャネルが形成される酸化物半導体層を含むトランジスタを用いることができる。上記酸化物半導体層は、真性(I型ともいう)、又は実質的に真性である半導体層であり、キャリアの数が極めて少なく、キャリア濃度は、1×10¹⁴/cm³未満、好ましくは1×10¹2/cm³未満、さらに好ましくは1×10¹¹/cm³未満である。

[0058]

また、上記酸化物半導体層を含むトランジスタのオフ電流は、チャネル幅 1 μ m あたり 1 0 a A (1 × 1 0 $^{-1}$ A) 以下、好ましくは 1 a A (1 × 1 0 $^{-1}$ 8 A) 以下、さらには好ましくは 1 0 z A (1 × 1 0 $^{-2}$ 0 A) 以下、さらに好ましくは 1 z A (1 × 1 0 $^{-2}$ 1 A) 以下、さらに好ましくは 1 0 0 y A (1 × 1 0 $^{-2}$ 2 A) 以下である。

20

10

30

30

[0059]

また、上記酸化物半導体層は、キャリア濃度が低いため、該酸化物半導体層を含むトランジスタは、温度が変化した場合であっても、オフ電流が低い。例えばトランジスタの温度が150 であっても、オフ電流は、100 z A / μ m 以下である。

[0060]

トランジスタ 1 3 2 のソース及びドレインの一方には、電圧 V_0 が入力され、トランジスタ 1 3 2 のゲートは、トランジスタ 1 3 4 $_$ 1 乃至トランジスタ 1 3 4 $_$ 2 のソース及びドレインの他方のそれぞれに接続される。なお、トランジスタ 1 3 2 のゲートと、トランジスタ 1 3 4 $_$ 1 乃至トランジスタ 1 3 4 $_$ 2 のソース及びドレインの他方のそれぞれとの接続箇所をノード N 1 2 ともいう。また、電圧 V_0 の値は、適宜設定される。

[0061]

トランジスタ132は、増幅トランジスタとしての機能を有する。

[0062]

トランジスタ 1 3 3 のソース及びドレインの一方は、トランジスタ 1 3 2 のソース及びドレインの他方に接続され、トランジスタ 1 3 3 のゲートには、信号 O S E L が入力される

[0063]

なお、トランジスタ132及びトランジスタ133としては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又はチャネルが形成される酸化物半導体層を含むトランジスタを用いることができる。酸化物半導体層を含むトランジスタとしては、トランジスタ134_1乃至トランジスタ134_2に適用可能な酸化物半導体層を用いたトランジスタを用いることができる。

[0064]

また、トランジスタ134_1乃至トランジスタ134_Z及びトランジスタ133としてチャネルが形成される酸化物半導体層を用い、トランジスタ132として、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層を用いることもできる。

[0065]

次に、図1(B)に示す光検出回路の駆動方法例について、図1(C)を用いて説明する。図1(C)は、図1(B)に示す光検出回路の駆動方法例を説明するためのタイミングチャートであり、信号PRST_1乃至信号PRST_Z、信号TX_1乃至信号TX_ 2、及び信号OSELのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子131_1乃至光電変換素子131_2のそれぞれがフォトダイオードであり、電圧Voの値が基準電位と同じ値である場合について説明する。

[0066]

図1(B)に示す光検出回路の駆動方法例では、期間T11において、信号PRST_1のパルス(p1sともいう)及び信号TX_1のパルスが入力され、さらに、期間T12において、信号PRST_2のパルス及び信号TX_2のパルスが入力される。その後、期間毎に、異なる信号PRST及び信号TXのパルスが順次入力され、期間T13において、信号PRST_Zのパルス及び信号TX_Zのパルスが入力される。

[0 0 6 7]

信号 P R S T __ K 及び信号 T X __ K のパルスが入力されている間、光電変換素子131 __ K は、順方向に電流が流れる状態になり、且つトランジスタ134 __ K がオン状態になる。これにより、ノードN11 __ K 及びノードN12の電圧は、一定の値にリセットされる。よって、ノードN11 __ 1 乃至ノードN11 __ Z の電圧は、順次リセットされ、またノードN12の電圧もリセットされる。

[0068]

なお、期間T11乃至期間T13において、信号PRST_ K のパルス幅は、信号TX_ K のパルス幅より長いことが好ましく、信号TX_ K のパルスの入力が終わったときに信号PRST_ K のパルスがまだ入力されていることが好ましい。

10

20

30

40

20

[0069]

さらに、期間T11乃至期間T13において、信号PRST_Kのパルスが入力された後、再度信号TX_Kのパルスが入力されるまで、光電変換素子131_Kは、第1の電流端子及び第2の電流端子の間に、順方向とは逆方向に電圧が印加された状態になる。このとき、光電変換素子131_Kには、入射する光の照度に応じて電流が流れ、光電変換素子131_Kに流れる電流に応じてノードN11_Kの電圧値が変化する。なお、期間T11乃至期間T13において、信号PRST_Kのパルスが入力された後、再度信号TXKのパルスが入力されるまでの期間を蓄積期間ともいう。

[0070]

さらに、期間T14において、信号TX_1のパルスが入力され、期間T15において、信号OSELのパルスが入力される。さらに、期間T16において、信号TX_2のパルスが入力され、期間T17において、信号OSELのパルスが入力される。その後、異なる信号PRSTのパルスが順次入力され、信号PRSTのパルスが入力された後の期間において、信号OSELのパルスが入力され、期間T18において、信号TX_2のパルスが入力され、期間T19において、信号OSELのパルスが入力される。

[0 0 7 1]

期間T14乃至期間T19において、信号TX_Kのパルスが入力されている間、トランジスタ134_Kがオン状態になり、ノードN11_Kの電圧及びノードN12の電圧が変化する。このとき、ノードN11_Kの電圧及びノードN12の電圧は、それぞれに付加する容量比に応じた値に変化する。ノードN12の電圧が変化するとトランジスタ132のソース及びドレインの間のチャネル抵抗の値が変化する。

[0072]

また、信号OSELのパルスが入力されている間、トランジスタ133がオン状態になり、トランジスタ132のソース及びドレイン、並びにトランジスタ133のソース及びドレイン、並びにトランジスタ133のソース及びドレインを介して流れる電流は、ノードN12の電圧、すなわちトランジスタ132のゲートの電圧の値に依存する。よって、トランジスタ132のソース及びドレイン、並びにトランジスタ133のソース及びドレインを介して流れる電流は、メードN12の電圧、すなわっス及びドレイン、並びにトランジスタ133のソース及びドレインを介して流れる電流は、蓄積期間に光電変換素子131_Kに入射する光の照度に応じた値となる。例えば、光電変換素子131_Kに入射する光の照度が高いほど、光データの電圧を低くすることもできる。図1(B)に示す光検出回路は、トランジスタ133のソース及びドレインの他方から光データを光データ信号として出力する。

[0073]

なお、期間T14乃至期間T19において、信号OSELのパルスが入力された後、次の信号TX_M(Mは2乃至Zの自然数)のパルスが入力される前に、信号TX_M-1及び信号PRST_M-1のパルスを入力してノードN12を再びリセット状態にしてもよい。このように、期間T14乃至期間T19において、信号OSELのパルスが入力された後、次の信号TX_M(Mは2乃至Zの自然数)のパルスが入力される前に、信号TX_M-1及び信号PRST_M-1のパルスを入力することにより、改めてリセット動作を行う必要がないため、読み取り(撮像ともいう)の周期を短くすることができる。以上が図1(B)に示す光検出回路の駆動方法例である。

[0074]

次に、本実施の形態における入出力装置の駆動方法例として、図1(A)に示す入出力装置の駆動方法例について説明する。

[0075]

図 1 (A) に示す入出力装置の駆動方法例では、表示選択信号のパルスに従って表示回路 1 1 5 d に表示データ信号が入力され、表示回路 1 1 5 d は、入力された表示データ信号のデータに応じた表示状態になり、画素部 1 0 1 d は、画像を表示する。

[0076]

50

20

40

50

また、図1(A)に示す入出力装置の駆動方法例では、図1(C)を用いて説明した光検出回路の駆動方法を用いて複数の光検出回路115pのそれぞれに入射する光の照度に応じた複数の光データを生成し、光データ信号として順次出力する。

[0077]

さらに、読み出し回路116により複数の光検出回路115pから出力された光データを順次読み出す。読み出された光データは、例えば被読み取り物の座標検出又は画像データ生成など、所定の処理に用いられる。

[0078]

なお、上記生成した光データから画像信号を生成し、該画像信号を用いて表示データ信号を生成してもよい。これにより、光データに応じて表示画像を変化させることもできる。 【 0 0 7 9 】

図1を用いて説明したように、本実施の形態における入出力装置の一例は、光検出回路において、1つの増幅トランジスタ及び1つの出力選択トランジスタを複数の電荷蓄積制御トランジスタ及び複数の光電変換素子により共有して用いる構成である。上記構成にすることにより、画素部におけるトランジスタの数を少なくすることができる。画素部におけるトランジスタの数を少なくすることにより、1つの画素のサイズの縮小又は光電変換素子のサイズの拡大を行うことができる。例えば光電変換素子のサイズが大きくなるほど入射する光の感度が向上する。

[0800]

[0081]

(実施の形態2)

本実施の形態では、上記実施の形態の入出力装置における光検出回路の他の例について説明する。なお、本実施の形態における光検出回路の例において、上記実施の形態の入出力装置における光検出回路と同じ部分については、上記実施の形態の入出力装置における光検出回路の説明を適宜援用する。

[0082]

本実施の形態における光検出回路の例について、図2を用いて説明する。図2は、本実施の形態における光検出回路を説明するための図である。

[0 0 8 3]

まず、本実施の形態における光検出回路の構成例について、図 2 (A) を用いて説明する。図 2 (A) は、本実施の形態における光検出回路の構成例を示す回路図である。

[0084]

図 2 (A) に示す光検出回路は、図 1 (B) に示す光検出回路と同様に光電変換素子 1 3 1 _ 2 の 2 個の光電変換素子と、トランジスタ 1 3 2 と、トランジスタ 1 3 3 と、トランジスタ 1 3 4 _ 2 の 2 個のトランジスタと、を備える。さらに、図 2 (A) に示す光検出回路は、トランジスタ 1 3 5 を

備える。

[0085]

図 2 (A) に示す光検出回路において、光電変換素子131 _ K の第1の電流端子には、電圧 V b が入力される。

[0086]

トランジスタ134_ K のソース及びドレインの一方は、光電変換素子131_ K の第 2 の電流端子に接続され、トランジスタ134_ K のゲートには、電荷蓄積制御信号 T X _ K が入力される。

[0087]

トランジスタ132のソース及びドレインの一方には、電圧Voが入力され、トランジスタ132のゲートは、トランジスタ134_1乃至トランジスタ134_ Z のソース及びドレインの他方のそれぞれに接続される。

[0088]

トランジスタ 1 3 3 のソース及びドレインの一方は、トランジスタ 1 3 2 のソース及びドレインの他方に接続され、トランジスタ 1 3 3 のゲートには、信号 O S E L が入力される

[0089]

トランジスタ 1 3 5 のソース及びドレインの一方には、電圧 V a が入力され、トランジスタ 1 3 5 のソース及びドレインの他方は、トランジスタ 1 3 2 のゲートに接続され、トランジスタ 1 3 5 のゲートには、光検出リセット信号 P R S T が入力される。

[0090]

トランジスタ 1 3 5 は、トランジスタ 1 3 2 のゲート (ノード N 1 2) の電圧をリセットする光検出リセットトランジスタとしての機能を有する。

[0091]

なお、電圧Va及び電圧Vbの一方は、高電源電圧Vdddであり、電圧Va及び電圧Vbの他方は、低電源電圧Vssである。電圧Va及び電圧Vbの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。

[0092]

次に、図 2 (A)に示す光検出回路の駆動方法例について、図 2 (B)を用いて説明する。図 2 (B)は、図 2 (A)に示す光検出回路の駆動方法例を説明するためのタイミングチャートであり、信号 P R S T 、信号 T X $_$ 1 乃至信号 T X $_$ Z 、及び信号 O S E L のそれぞれの状態を示す。なお、ここでは、一例として光電変換素子 1 3 1 $_$ 1 乃至光電変換素子 1 3 1 $_$ 2 のそれぞれがフォトダイオードであり、電圧 V a が高電源電圧であり、電圧 V b が低電源電圧であり、電圧 V O の値が基準電位と同じ値である場合について説明する。

[0093]

図 2 (A)に示す光検出回路の駆動方法例では、期間T21において、信号TX_1のパルスが入力され、さらに、期間T22において、信号TX_2のパルスが入力される。その後、期間毎に、異なる信号TXのパルスが順次入力され、期間T23において、信号TX_2のパルスが入力される。また、信号PRSTの1つのパルスが期間T21乃至期間T23にかけて入力される。

[0094]

信号 P R S T 及び信号 T X _ K のパルスが入力されている間、トランジスタ 1 3 5 がオン状態になり、光電変換素子 1 3 1 _ K は、順方向に電流が流れる状態になり、且つトランジスタ 1 3 4 _ K がオン状態になる。これにより、ノード N 1 1 _ K 及びノード N 1 2 の電圧は、一定の値にリセットされる。よって、ノード N 1 1 _ 1 乃至ノード N 1 1 _ Z の電圧は、順次リセットされる。

[0095]

さらに、期間T21乃至期間T23において、信号TX_Kのパルスが入力された後、再度信号TX_Kのパルスが入力されるまで、光電変換素子131_Kは、第1の電流端子

20

10

30

40

20

30

40

50

及び第2の電流端子の間に、順方向とは逆方向に電圧が印加された状態になる。このとき、光電変換素子131_Kには、入射する光の照度に応じて電流が流れ、光電変換素子131_Kに流れる電流に応じてノードN11_Kの電圧値が変化する。なお、期間T21乃至期間T23において、信号TX_Kのパルスが入力された後、再度信号TX_Kのパルスが入力されるまでの期間を蓄積期間ともいう。

[0096]

さらに、期間T24において、信号PRSTのパルスが入力され、期間T25において、信号TX_1のパルスが入力され、期間T26において、信号OSELのパルスが入力され、期間T28において、信号TX_2のパルスが入力され、期間T29において、信号OSELのパルスが入力される。その後、信号PRSTのパルスが複数回入力され、信号PRSTのパルスが入力される毎にその後の期間において、異なる信号TXのパルスが入力され、信号TXのパルスが入力された後の期間において、信号OSELのパルスが入力され、期間T30において、信号PRSTのパルスが入力され、期間T31において信号TX_2のパルスが入力され、期間T31において信号TX_2のパルスが入力され、期間T32において、信号OSELのパルスが入力される。

[0097]

期間 T 2 4 乃至期間 T 3 2 において、信号 P R S T のパルスが入力されている間、ノード N 1 2 の電圧がリセットされる。

[0098]

また、期間T24乃至期間T32において、信号TX_Kのパルスが入力されている間、トランジスタ134_Kがオン状態になり、ノードN11_Kの電圧及びノードN12の電圧が変化する。このとき、ノードN11_Kの電圧及びノードN12の電圧は、それぞれに付加する容量比に応じた値に変化する。ノードN12の電圧が変化するとトランジスタ132のソース及びドレインの間のチャネル抵抗の値が変化する。

[0099]

また、期間T24乃至期間T32において、信号OSELのパルスが入力されている間、トランジスタ133がオン状態になり、トランジスタ132のソース及びドレイン、並びにトランジスタ133のソース及びドレインを介して電流が流れる。トランジスタ132のソース及びドレイン、並びにトランジスタ133のソース及びドレインを介して流れる電流は、ノードN12の電圧、すなわちトランジスタ132のゲートの電圧の値に依存する。よって、トランジスタ132のソース及びドレイン、並びにトランジスタ133のソース及びドレインを介して流れる電流は、蓄積期間に光電変換素子131_Kの入射する光の照度が高いほど、光データの電圧を低くすることもできる。なお、これに限定されず、光電変換素子131_Kの入射する光の照度が高いほど、光データの電圧を高くすることもできる。図2(A)に示す光検出回路は、トランジスタ133のソース及びドレインの他方から光データを光データ信号として出力する。

[0100]

なお、期間T24乃至期間T32において、信号OSELのパルスが入力された後、次の信号TX_M(Mは2乃至Zの自然数)のパルスが入力される前に、信号TX_M-1及び信号PRST_M-1のパルスを入力してノードN12を再びリセット状態にしてもよい。このように、期間T24乃至期間T32において、信号OSELのパルスが入力された後、次の信号TX_M(Mは2乃至Zの自然数)のパルスが入力される前に、信号TX_M-1及び信号PRST_M-1のパルスを入力することにより、改めてリセット動作を行う必要がないため、読み取り(撮像ともいう)の周期を短くすることができる。以上が図2(A)に示す光検出回路の駆動方法例である。

[0101]

図2を用いて説明したように、本実施の形態における光検出回路の一例は、1つの増幅トランジスタ及び1つの出力選択トランジスタを複数の電荷蓄積制御トランジスタ及び複数の光電変換素子により共有して用いる構成である。上記構成にすることにより、画素部に

おけるトランジスタの数を少なくすることができる。画素部におけるトランジスタの数を 少なくすることにより、 1 つの画素のサイズの縮小又は光電変換素子のサイズの拡大を行 うことができる。例えば光電変換素子のサイズが大きくなるほど入射する光の感度が向上 する。

[0102]

さらに、本実施の形態における光検出回路の一例は、増幅トランジスタのゲートの電圧を リセットさせるか否かを選択する光検出リセットトランジスタを備える構成である。上記 構成にすることにより、光検出回路に入射する光の照度に応じた光データの精度を向上さ せることができる。

[0103]

(実施の形態3)

上記実施の形態の入出力装置における光検出回路の他の例について説明する。なお、本実施の形態における光検出回路の例において、上記実施の形態の入出力装置における光検出回路と同じ部分については、上記実施の形態の入出力装置における光検出回路の説明を適宜援用する。

[0104]

本実施の形態における光検出回路の例について、図3を用いて説明する。図3は、本実施の形態における光検出回路を説明するための図である。

[0105]

まず、本実施の形態における光検出回路の構成例について、図3(A)を用いて説明する。図3(A)は、本実施の形態における光検出回路の構成例を示す回路図である。

[0106]

図3(A)に示す光検出回路は、図2(A)に示す光検出回路と同様に光電変換素子131_1乃至光電変換素子131_2の2個の光電変換素子と、トランジスタ132と、トランジスタ134_1の2個のトランジスタ2と、トランジスタ134_2の2個のトランジスタと、トランジスタ135を備える。また、図3(A)に示す光検出回路と図2(A)に示す光検出回路を比較すると、図3(A)に示す光検出回路には、トランジスタ133が設けられていない

[0107]

図3(A)に示す光検出回路において、光電変換素子131_Kの第1の電流端子には、電圧Vbが入力される。

[0108]

トランジスタ134_ K のソース及びドレインの一方は、光電変換素子131_ K の第2の電流端子に接続され、トランジスタ134_ K のゲートには、電荷蓄積制御信号 T X _ K が入力される。

[0109]

[0110]

トランジスタ135のソース及びドレインの一方には、リセット電圧信号(信号 V R S ともいう)が入力され、トランジスタ135のソース及びドレインの他方は、トランジスタ132のゲートに接続され、トランジスタ135のゲートには、光検出リセット信号 P R S T が入力される。

[0111]

次に、図3(A)に示す光検出回路の駆動方法例について、図3(B)を用いて説明する。図3(B)は、図3(A)に示す光検出回路の駆動方法例を説明するためのタイミングチャートであり、信号PRST、信号TX_1乃至信号TX_2、及び信号OSELのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子131_1乃至光電変換素子131_2のそれぞれがフォトダイオードであり、電圧Vaが高電源電圧であり、電

10

20

30

40

圧 V b が低電源電圧であり、電圧 V o の値が基準電位と同じ場合について説明する。

[0112]

図3 (A)に示す光検出回路の駆動方法例では、期間 T 4 1 において、信号 P R S T のパルスが入力される。また、信号 V R S の 1 つのパルスが期間 T 4 1 乃至期間 T 4 5 にかけて入力される。

[0113]

信号 P R S T 及び信号 V R S のパルスが入力されている間、トランジスタ 1 3 5 がオン状態になり、ノード N 1 2 の電圧は、一定の値にリセットされる。

[0114]

さらに、期間T42において信号TX_1のパルスが入力され、期間T42において信号TX_1のパルスが入力されている間に信号PRSTのパルスが入力される。さらに、期間T43において、信号TX_2のパルスが入力され、期間T43において信号TX_2のパルスが入力されている間に信号PRSTのパルスが入力される。その後、異なる信号TXのパルスが順次入力され、信号TXのパルスが入力されている間に信号PRSTのパルスが入力され、期間T44において、信号TX_2のパルスが入力され、期間T44においてに信号TX_2のパルスが入力される。

[0115]

期間T42乃至期間T44において、信号PRST_Kのパルスが入力される前に信号TX_Kのパルスが入力されている間、トランジスタ134_Kがオン状態になり、ノードN11_Kの電圧及びノードN12の電圧が変化する。このとき、ノードN11_Kの電圧及びノードN12の電圧は、それぞれに付加する容量比に応じて変化する。ノードN12の電圧が変化するとトランジスタ132のソース及びドレインの間のチャネル抵抗の値が変化する。

[0116]

さらに、トランジスタ132のソース及びドレインを介して電流が流れる。トランジスタ 132のソース及びドレインを介して流れる電流は、ノードN12の電圧、すなわちトランジスタ132のゲートの電圧の値に依存する。

[0117]

また、期間T42乃至期間T44において、信号TX_K及び信号VRSのパルスが入力されている間、ノードN12の電圧がリセットされ、電圧Vaと同等の値になる。

[0 1 1 8]

さらに、期間T42乃至期間T44において、信号PRST_Kのパルスが入力された後、再度信号TX_Kのパルスが入力されるまで(例えば次の読み取り期間における信号TX_Kのパルスが入力されるまで)、光電変換素子131_Kは、第1の電流端子及び第2の電流端子の間に、順方向とは逆方向に電圧が印加された状態になる。このとき、光電変換素子131_Kには、入射する光の照度に応じて電流が流れ、光電変換素子131_Kに流れる電流に応じてノードN11_Kの値が変化する。なお、期間T42乃至期間T44において、信号PRST_Kのパルスが入力された後、再度信号TX_Kのパルスが入力されるまでの期間を蓄積期間ともいう。

[0119]

なお、トランジスタ132のソース及びドレインを介して流れる電流は、蓄積期間に光電変換素子131_Kに入射する光の照度に応じた値となる。例えば、光電変換素子131 _Kの入射する光の照度が高いほど、光データの電圧を低くすることもできる。図3(A)に示す光検出回路は、トランジスタ132のソース及びドレインの他方から光データを表す光データ信号を出力する。

[0120]

さらに、期間T45において、信号VRSのパルスが入力された後に信号PRSTのパルスが入力される。

[0121]

期間T45において、信号PRSTのパルスが入力されている間、トランジスタ135が

10

20

30

30

40

オン状態になる。このとき、ノードN 1 2 の電圧がリセットされ、ノードN 1 2 の電圧は信号 V R S の電圧と同等の値になり、トランジスタ 1 3 2 がオフ状態になる。以上が図 3 (A) に示す光検出回路の駆動方法例である。

[0 1 2 2]

図3を用いて説明したように、本実施の形態における光検出回路の一例は、1つの増幅トランジスタを複数の電荷蓄積制御トランジスタ及び複数の光電変換素子により共有して用いる構成である。上記構成にすることにより、画素部におけるトランジスタの数を少なくすることにより、1つの画素のサイズの縮小又は光電変換素子のサイズの拡大を行うことができる。例えば光電変換素子のサイズが大きくなるほど入射する光の感度が向上する。

[0 1 2 3]

さらに、本実施の形態における光検出回路の一例は、増幅トランジスタのゲートの電圧を リセットさせるか否かを選択する光検出リセットトランジスタを備える構成である。上記 構成にすることにより、光検出回路に入射する光の照度に応じた光データの精度を向上さ せることができる。

[0 1 2 4]

図3を用いて説明したように、本実施の形態における光検出回路の一例は、光電変換素子、電荷蓄積制御トランジスタ、増幅トランジスタ、及び該増幅トランジスタのゲートの電圧をリセットさせるか否かを選択する光検出リセットトランジスタを備える構成である。上記構成にすることにより、光検出回路に入射する光の照度に応じた光データの生成精度を向上させつつ、出力選択トランジスタが無い分、トランジスタの数を低減することができる。

[0125]

(実施の形態4)

本実施の形態では、上記実施の形態の入出力装置における表示回路の例について説明する

[0126]

本実施の形態における表示回路の例について、図4を用いて説明する。図4は、本実施の形態における表示回路の例を説明するための図である。

[0127]

まず、本実施の形態における表示回路の構成例について、図4(A)及び図4(B)を用いて説明する。図4(A)及び図4(B)は、本実施の形態における表示回路の構成例を示す図である。

[0128]

図 4 (A) に示す表示回路は、トランジスタ 1 6 1 a と、液晶素子 1 6 2 a と、容量素子 1 6 3 a と、を備える。

[0129]

なお、図4(A)に示す表示回路において、トランジスタ161aは、電界効果トランジスタである。

[0 1 3 0]

また、入出力装置において、液晶素子は、第1の表示電極、第2の表示電極、及び液晶層により構成される。液晶層は、第1の表示電極及び第2の表示電極の間に印加される電圧に応じて光の透過率が変化する。

[0131]

また、入出力装置において、容量素子は、第1の容量電極、第2の容量電極、並びに第1の容量電極及び第2の容量電極に重畳する誘電体層を含む。容量素子は、第1の容量電極及び第2の容量電極の間に印加される電圧に応じて電荷が蓄積される。

[0132]

トランジスタ161aのソース及びドレインの一方には、信号DDが入力され、トランジスタ161aのゲートには、信号DSELが入力される。

10

20

30

[0133]

液晶素子162aの第1の表示電極は、トランジスタ161aのソース及びドレインの他方に電気的に接続され、液晶素子162aの第2の表示電極には、電圧Vcが入力される。電圧Vcの値は、適宜設定することができる。

[0134]

容量素子163aの第1の容量電極は、トランジスタ161aのソース及びドレインの他方に電気的に接続され、容量素子163aの第2の容量電極には、電圧Vcが入力される

[0 1 3 5]

図 4 (B) に示す表示回路は、トランジスタ 1 6 1 b と、液晶素子 1 6 2 b と、容量素子 1 6 3 b と、容量素子 1 6 4 と、トランジスタ 1 6 5 と、トランジスタ 1 6 6 と、を備える。

[0136]

なお、図 4 (B) に示す表示回路において、トランジスタ 1 6 1 b 、トランジスタ 1 6 5 、及びトランジスタ 1 6 6 は、電界効果トランジスタである。

[0 1 3 7]

トランジスタ165のソース及びドレインの一方には、信号DDが入力され、トランジスタ165のゲートには、パルス信号である書き込み選択信号(信号WSELともいう)が入力される。

[0138]

容量素子164の第1の容量電極は、トランジスタ165のソース及びドレインの他方に電気的に接続され、容量素子164の第2の容量電極には、電圧Vcが入力される。

[0139]

トランジスタ161bのソース及びドレインの一方は、トランジスタ165のソース及びドレインの他方に電気的に接続され、トランジスタ161bのゲートには、信号DSELが入力される。

[0140]

液晶素子162bの第1の表示電極は、トランジスタ161bのソース及びドレインの他方に電気的に接続され、液晶素子162bの第2の表示電極には、電圧Vcが入力される

[0141]

容量素子163bの第1の容量電極は、トランジスタ161bのソース及びドレインの他方に電気的に接続され、容量素子163bの第2の容量電極には、電圧Vcが入力される。電圧Vcの値は、表示回路の仕様に応じて適宜設定される。

[0142]

トランジスタ166のソース及びドレインの一方には、基準となる電圧が入力され、トランジスタ166のソース及びドレインの他方は、トランジスタ161bのソース及びドレインの他方に電気的に接続され、トランジスタ166のゲートには、パルス信号である表示リセット信号(信号DRSTともいう)が入力される。

[0143]

さらに、図4(A)及び図4(B)に示す表示回路の各構成要素について説明する。

[0144]

トランジスタ 1 6 1 a 及びトランジスタ 1 6 1 b は、表示選択トランジスタとしての機能を有する。

[0 1 4 5]

液晶素子162a及び液晶素子162bにおける液晶層としては、第1の表示電極及び第 2の表示電極に印加される電圧が0Vのときに光を透過する液晶層を用いることができ、 例えば電気制御複屈折型液晶(ECB型液晶ともいう)、二色性色素を添加した液晶(G 日液晶ともいう)、高分子分散型液晶、又はディスコチック液晶を含む液晶層などを用い ることができる。また、液晶層としては、ブルー相を示す液晶層を用いてもよい。ブルー 20

10

30

40

20

30

40

50

相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、応答速度が 1 msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。

[0146]

容量素子163a及び容量素子163bは、トランジスタ161a又はトランジスタ161bに従って第1の容量電極及び第2の容量電極の間に信号DDに応じた値の電圧が印加される保持容量としての機能を有する。容量素子163a及び容量素子163bを必ずしも設けなくてもよいが、容量素子163a及び容量素子163bを設けることにより、表示選択トランジスタのリーク電流に起因する液晶素子に印加された電圧の変動を抑制することができる。

[0147]

容量素子164は、トランジスタ165に従って第1の容量電極及び第2の容量電極の間に信号DDに応じた値の電圧が印加される保持容量としての機能を有する。

[0 1 4 8]

トランジスタ165は、容量素子164に信号DDを入力させるか否かを選択する書き込み選択トランジスタとしての機能を有する。

[0149]

トランジスタ166は、液晶素子162bに印加される電圧をリセットさせるか否かを選択する表示リセット選択トランジスタとしての機能を有する。

[0 1 5 0]

なお、トランジスタ161a、トランジスタ161b、トランジスタ165、及びトランジスタ166としては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。

[0151]

次に、図4(A)及び図4(B)に示す表示回路の駆動方法例について説明する。

[0152]

まず、図4 (A)に示す表示回路の駆動方法例について、図4 (C)を用いて説明する。図4 (C)は、図4 (A)に示す表示回路の駆動方法例を説明するためのタイミングチャートであり、信号DD及び信号DSELのそれぞれの状態を示す。

[0153]

図4(A)に示す表示回路の駆動方法例では、信号DSELのパルスが入力されると、トランジスタ161aがオン状態になる。

[0154]

トランジスタ161aがオン状態になると、表示回路に信号DDが入力され、液晶素子162aの第1の表示電極及び容量素子163aの第1の容量電極の電圧が信号DDの電圧と同等の値になる。

[0155]

このとき、液晶素子162aは、書き込み状態(状態wtともいう)になり、信号DDに応じた光の透過率になる。これにより、表示回路は、信号DDのデータ(データD1乃至データDQ(Qは2以上の自然数)のそれぞれ)に応じた表示状態になる。

[0156]

その後、トランジスタ161aがオフ状態になり、液晶素子162aは、保持状態(状態h1dともいう)になり、第1の表示電極及び第2の表示電極の間に印加される電圧を、次に信号DSELのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子162aが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。

[0157]

次に、図4(B)に示す表示回路の駆動方法例について、図4(D)を用いて説明する。

20

30

40

50

図4(D)は、図4(B)に示す表示回路の駆動方法例を説明するためのタイミングチャートである。

[0158]

図4(B)に示す表示回路の駆動方法例では、信号 DRS Tのパルスが入力されると、トランジスタ166がオン状態になり、液晶素子162bの第1の表示電極及び容量素子163bの第1の容量電極の電圧が基準となる電圧にリセットされる。

[0159]

また、信号WSELのパルスが入力されると、トランジスタ165がオン状態になり、信号DDが表示回路に入力され、容量素子164の第1の容量電極が信号DDの電圧と同等の値になる。

[0160]

その後、信号 D S E L のパルスが入力されると、トランジスタ 1 6 1 b がオン状態になり、液晶素子 1 6 2 b の第 1 の表示電極及び容量素子 1 6 3 b の第 1 の容量電極の電圧が容量素子 1 6 4 の第 1 の容量電極の電圧と同等の値になる。

[0161]

このとき、液晶素子162bは、書き込み状態になり、信号DDに応じた光の透過率になる。これにより、表示回路は、信号DDのデータ(データD1乃至データDQのそれぞれ)に応じた表示状態になる。

[0162]

その後、トランジスタ161bがオフ状態になり、液晶素子162bは、保持状態になり、第1の表示電極及び第2の表示電極の間に印加される電圧を、次に信号DSELのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子162bが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。

[0163]

図4(A)及び図4(B)を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トランジスタ及び液晶素子を備える構成である。上記構成にすることにより、表示回路を表示データ信号に応じた表示状態にすることができる。

[0164]

また、図4(B)を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トランジスタ及び液晶素子に加え、書き込み選択トランジスタ及び容量素子を備える構成である。上記構成にすることにより、液晶素子をある表示データ信号のデータに応じた表示状態に設定している間に、容量素子に次の表示データ信号のデータを書き込むことができる。よって、表示回路の動作速度を向上させることができる。

[0165]

(実施の形態5)

本実施の形態では、上記実施の形態を用いて説明した入出力装置におけるトランジスタに適用可能なトランジスタについて説明する。

[0166]

上記実施の形態を用いて説明した入出力装置において、トランジスタとしては、例えばチャネルが形成され、元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャネル形成層ともいう。

[0167]

なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質 半導体層でもよい。

[0168]

さらに、上記実施の形態を用いて説明した入出力装置において、トランジスタとして適用可能な酸化物半導体層を含むトランジスタとしては、例えば高純度化することにより、真性(I型ともいう)、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを

用いることができる。

[0169]

上記酸化物半導体層を含むトランジスタの構造例について、図5を用いて説明する。図5は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。

[0170]

図 5 (A) に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。

[0171]

図 5 (A) に示すトランジスタは、導電層 4 0 1 a と、絶縁層 4 0 2 a と、酸化物半導体層 4 0 3 a と、導電層 4 0 5 a と、導電層 4 0 6 a と、を含む。

10

[0 1 7 2]

導電層401aは、基板400aの上に設けられる。

[0173]

絶縁層402aは、導電層401aの上に設けられる。

【 0 1 7 4 】

酸化物半導体層403aは、絶縁層402aを介して導電層401aに重畳する。

[0 1 7 5]

導電層405a及び導電層406aのそれぞれは、酸化物半導体層403aの一部の上に設けられる。

[0176]

20

さらに、図 5 (A) において、トランジスタの酸化物半導体層 4 0 3 a の上面の一部(上面に導電層 4 0 5 a 及び導電層 4 0 6 a が設けられていない部分)は、絶縁層 4 0 7 a に接する。

[0177]

また、絶縁層407aは、導電層405a、導電層406a、及び酸化物半導体層403 aが設けられていない箇所において絶縁層402aに接する。

[0178]

図 5 (B) に示すトランジスタは、図 5 (A) に示す構造に加え、導電層 4 0 8 a を含む

[0179]

30

導電層408aは、絶縁層407aを介して酸化物半導体層403aに重畳する。

[0180]

図5(C)に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。

[0181]

図 5 (C) に示すトランジスタは、導電層 4 0 1 b と、絶縁層 4 0 2 b と、酸化物半導体層 4 0 3 b と、導電層 4 0 5 b と、導電層 4 0 6 b と、を含む。

[0182]

導電層401bは、基板400bの上に設けられる。

【0183】

絶 縁 層 4 0 2 b は、 導電 層 4 0 1 b の 上 に 設 け ら れ る 。

40

[0 1 8 4]

導電層405b及び導電層406bは、絶縁層402bの一部の上に設けられる。

[0185]

酸化物半導体層403bは、絶縁層402bを介して導電層401bに重畳する。

[0186]

さらに、図5(C)において、トランジスタにおける酸化物半導体層403bの上面及び 側面は、絶縁層407bに接する。

[0187]

また、絶縁層 4 0 7 b は、導電層 4 0 5 b、導電層 4 0 6 b、及び酸化物半導体層 4 0 3 b が設けられていない箇所において絶縁層 4 0 2 b に接する。

[0 1 8 8]

なお、図5(A)及び図5(C)において、絶縁層の上に保護絶縁層を設けてもよい。

[0189]

図 5 (D) に示すトランジスタは、図 5 (C) に示す構造に加え、導電層 4 0 8 b を含む

[0190]

導電層408bは、絶縁層407bを介して酸化物半導体層403bに重畳する。

[0191]

図5(E)に示すトランジスタは、トップゲート構造のトランジスタの一つである。

[0192]

図 5 (E) に示すトランジスタは、導電層 4 0 1 c と、絶縁層 4 0 2 c と、酸化物半導体層 4 0 3 c と、導電層 4 0 5 c 及び導電層 4 0 6 c と、を含む。

[0193]

酸化物半導体層403cは、絶縁層447を介して基板400cの上に設けられる。

[0194]

導電層 4 0 5 c 及び導電層 4 0 6 c は、それぞれ酸化物半導体層 4 0 3 c の上に設けられる。

[0195]

絶縁層402cは、酸化物半導体層403c、導電層405c、及び導電層406cの上に設けられる。

[0196]

導電層401cは、絶縁層402cを介して酸化物半導体層403cに重畳する。

[0197]

さらに、図5(A)乃至図5(E)に示す各構成要素について説明する。

[0198]

基板 4 0 0 a 乃至基板 4 0 0 c としては、例えば透光性を有する基板を用いることができ、透光性を有する基板としては、例えばガラス基板又はプラスチック基板を用いることができる。

[0199]

導電層401a乃至導電層401cのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する導電層をゲート電極又はゲート配線ともいう。

[0 2 0 0]

導電層401a乃至導電層401cとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層401a乃至導電層401cの形成に適用可能な材料の層の積層により、導電層401a乃至導電層401cを構成することもできる。

[0201]

絶 縁 層 4 0 2 a 乃 至 絶 縁 層 4 0 2 c の それ ぞれ は、 トラン ジス タ の ゲート 絶 縁 層 と し て の 機 能 を 有 す る 。

[0202]

絶縁層402a乃至絶縁層402cとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層により絶縁層402a乃至絶縁層402cを構成することもできる。

[0203]

また、絶縁層402a乃至絶縁層402cとしては、例えば元素周期表における第13族元素及び酸素元素を含む材料の絶縁層を用いることもできる。酸化物半導体層403a乃

10

20

30

40

20

30

40

50

至酸化物半導体層 4 0 3 c が第 1 3 族元素を含む場合に、酸化物半導体層 4 0 3 a 乃至酸化物半導体層 4 0 3 c に接する絶縁層として第 1 3 族元素を含む絶縁層を用いることにより、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。

[0204]

第13族元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量(原子%)が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量(原子%)がアルミニウムの含有量(原子%)以上の物質のことをいう。

[0205]

[0206]

例えば、絶縁層 4 0 2 a 乃至絶縁層 4 0 2 c として、酸化ガリウムを含む絶縁層を用いることにより、絶縁層 4 0 2 a 乃至絶縁層 4 0 2 c と、酸化物半導体層 4 0 3 a 乃至酸化物半導体層 4 0 3 c との界面における水素又は水素イオンの蓄積を低減することができる。

また、例えば、絶縁層402a乃至絶縁層402cとして、酸化アルミニウムを含む絶縁層を用いることにより、絶縁層402a乃至絶縁層402cと、酸化物半導体層403a乃至酸化物半導体層403cとの界面における水素又は水素イオンの蓄積を低減することができる。また、酸化アルミニウムを含む絶縁層は、水が通りにくいため、酸化アルミニウムを含む絶縁層を介して酸化物半導体層への水の侵入を抑制することができる。

[0207]

また、絶縁層 4 0 2 a 乃至絶縁層 4 0 2 c として、例えば、A 1_2 O $_x$ (x=3+ 、 は 0 より大きく 1 より小さい値)、G a $_2$ O $_x$ (x=3+ 、 は 0 より大きく 1 より小さい値)、又は G a $_x$ A 1_2 - $_x$ O $_3$ + ($_x$ は 0 より大きく 2 より小さい値、 は 0 より大きく 1 より小さい値)で表記される材料を用いることもできる。また、絶縁層 4 0 2 a 乃至絶縁層 4 0 2 c に適用可能な材料の層の積層により絶縁層 4 0 2 a 乃至絶縁層 4 0 2 c を構成してもよい。また、G a $_2$ O $_x$ で表記される酸化ガリウムを含む 絶縁層 0 2 a 乃至絶縁層 0 2 c を構成してもよい。また、G a $_2$ O $_x$ で表記される酸化ガリウムを含む 絶縁層 0 2 c を構成してもよい。

[0208]

絶縁層447は、基板400cからの不純物元素の拡散を防止する下地層としての機能を有する。なお、絶縁層447を図5(A)乃至図5(D)に示す構造のトランジスタに設けてもよい。

[0209]

絶縁層447としては、例えば絶縁層402a乃至絶縁層402cに適用可能な材料の層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層により絶縁層447を構成してもよい。

[0210]

酸化物半導体層403a乃至酸化物半導体層403cのそれぞれは、トランジスタのチャネルが形成される層としての機能を有する。なお、トランジスタのチャネルが形成される層としての機能を有する層をチャネル形成層ともいう。酸化物半導体層403a乃至酸化物半導体層403cに適用可能な酸化物半導体としては、少なくともインジウム(In)又は亜鉛(Zn)を含む酸化物半導体を用いることが好ましい。また、アロングスタの電気酸化物などを用いることが好ましい。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、上記酸化物半導体にガリウム(Ga)を有することが好ましい。また、スタビライザーとして上記酸化物半導体にハフニウム(Hf)を有することが好ましい。また、スタビライザーとして上記酸化物半導体にアフニウム(Hf)を有することが好ましい。また、スタビライザーとして上記酸化物半導体にア

20

30

40

ルミニウム(Al)を有することが好ましい。

[0211]

また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種或いは複数種を上記酸化物半導体に有してもよい。

[0 2 1 2]

[0 2 1 3]

なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。

[0214]

In-Zn系金属酸化物を用いる場合、例えば、In:Zn=50:1乃至In:Zn=1:2(モル数比に換算するとIn2O3:ZnO=25:1乃至In2O3:ZnO=1:4)、好ましくはIn:Zn=20:1乃至In:Zn=1:1(モル数比に換算するとIn2O3:ZnO=1:1(モル数比に換算するとIn2O3:ZnO=1:1)、さらに好ましくはIn:Zn=15:1乃至In:Zn=1.5:1(モル数比に換算するとIn2O3:ZnO=15:2)、さらに好ましくはIn:Zn=15:1乃至In:Zn=1.5:1(モル数比に換算するとIn2O3:ZnO=15:2乃至In2O3:ZnO=3:4)の組成比である酸化物ターゲットを用いてIn-Zn系金属酸化物の半導体層を形成することができる。例えば、In-Zn系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=P:U:Rのとき、R>1.5P+Uとする。Inの量を多くすることにより、トランジスタの移動度(電界効果移動度ともいう)を向上させることができる。

[0215]

[0216]

例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或いはIn:Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。或いは、In:Sn:Zn=1:1:1(=1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或いはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。

[0217]

20

30

40

50

しかし、これらに限られず、必要とする半導体特性(移動度、閾値電圧、その他の電気特性のばらつきなど)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度などを適切なものとすることが好ましい。

[0218]

例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を挙げることができる。

[0219]

なお、例えば、I n、G a、Z nの原子数比がI n:G a:Z n = a:b : c (a + b + c = 1) である酸化物の組成が、原子数比がI n:G a:Z n = A:B : C (A + B + C = 1) の酸化物の組成だけ近傍であるとは、a、b、cが(a A) 2 + (b B) 2 + (c C) 2 r 2 を満たすことをいう。r としては、例えば、0 . 0 5 とすればよい。他の酸化物でも同様である。

[0220]

酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。

[0221]

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、 これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高 い移動度を得ることができる。

[0222]

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。

[0223]

なお、Raは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張した値であり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。

[0224]

【数1】

$$Ra = \frac{1}{S_0} \int_{y_1}^{y_2} \int_{x_1}^{x_2} |f(x, y) - Z_0| dx dy$$

[0225]

なお、上記において、 S_0 は、測定面(座標(x_1 , y_1)(x_1 , y_2)(x_2 , y_1)(x_2 , y_2)で表される 4 点によって囲まれる長方形の領域)の面積を指し、 Z_0 は 測定面の平均高さを指す。 Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。なお、測定面とは、全測定データの示す面であり、三つのパラメータ(X, Y, Z)から成り立っており、Z = F(X, Y)で表される。なお、X の(X00)の範囲は X10 の範囲は X10 の範囲は X20 であり、X30 であり、X30 であり、X40 であり、X50 であり、

[0226]

また、酸化物半導体としては、 c 軸配向し、かつ a b 面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、 c 軸においては金属原子が層状又は金属原子と酸素原子とが層状に配列しており、 a b 面においては a 軸又は b 軸の向きが異なる(c 軸を

20

30

40

50

中心に回転した)結晶(CAAC: C Axis Aligned Crystalともいう。)を含む酸化物を用いてもよい。次にCAACについて説明する。

[0227]

CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形又は正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物をいう。

[0228]

CAACは、単結晶ではなく、全てが非晶質でもない。また、CAACは、結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。

[0229]

CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向(例えば、CAACが形成される基板面、CAACの表面などに垂直な方向)に揃っていてもよい。又は、CAACを構成する個々の結晶部分のab面の法線は一定の方向(例えば、CAACを支持する基板面、CAACの表面などに垂直な方向)を向いていてもよい。

[0 2 3 0]

CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。

[0231]

このような C A A C の例として、膜状に形成され、膜表面又は支持する基板面に垂直な方向から観察すると三角形又は六角形の原子配列が認められ、かつその膜断面を観察すると金属原子又は金属原子及び酸素原子(又は窒素原子)の層状配列が認められる結晶を挙げることもできる。

[0232]

次に、 C A A C に含まれる結晶構造の一例について図18乃至図20を用いて詳細に説明する。なお、特に断りがない限り、図18乃至図20は上方向を c 軸方向とし、 c 軸方向と直交する面を a b 面とする。なお、単に上半分、下半分という場合、 a b 面を境にした場合の上半分、下半分をいう。

[0 2 3 3]

図18(A)に、1個の6配位のInと、Inに近接の6個の4配位の酸素原子(以下4配位のO)と、を有する構造を示す。ここでは、金属原子が1個に対して、金属原子に近接の酸素原子のみ示した構造を小グループという。図18(A)の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図18(A)の上半分及び下半分にはそれぞれ3個ずつ4配位のOがある。図18(A)に示す小グループは電荷が0である。

[0234]

図18(B)に、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子(以下3配位のO)と、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図18(B)の上半分及び下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図18(B)に示す構造をとりうる。図18(B)に示す小グループは電荷が0である。

[0235]

図18(C)に、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図18(C)の上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図18(C)の上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図18(C)に示す小グループは電荷が0である。

[0236]

図18(D)に、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構

造を示す。図18(D)の上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図18(D)に示す小グループは電荷が+1となる。

[0237]

図 1 8 (E) に、 2 個の Z n を含む小グループを示す。図 1 8 (E) の上半分には 1 個の 4 配位の O があり、下半分には 1 個の 4 配位の O がある。図 1 8 (E) に示す小グループは電荷が・1 となる。

[0238]

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を 大グループ(ユニットセルともいう。)という。

[0 2 3 9]

ここで、これらの小グループ同士が結合する規則について説明する。図18(A)に示す6配位のInの上半分の3個のOは下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは上方向にそれぞれ3個の近接Inを有し、下半分の1個のの近接Inを有し、下半分の1個の近接Gaを有し、下半分の3個である。5配位のZnの上半分の1個のOは上方向に1個の近接Gaを有のの3位上方向にそれぞれ3個の近接Znを有し、下半分の3個である近接金属原子の数は等しく、同様に金属原子の下方向にある近接金属原子の数は等しい。Oは4配位ののの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位のので、下方向にある近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位ででる。例えば、6配位の金属原子で「In又はSn)が下半分の4配位のOを介して結合する。例えば、6配位の金属原子(Cn)のいずれかと結合することになる。

[0240]

これらの配位数を有する金属原子は、 c 軸方向において、 4 配位の O を介して結合する。 また、この他にも、層構造の合計の電荷が 0 となるように複数の小グループが結合して中 グループを構成する。

[0 2 4 1]

図19(A)に、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示す。図19(B)に、3つの中グループで構成される大グループを示す。なお、図19(C)は、図19(B)の層構造をc軸方向から観察した場合の原子配列を示す。

[0242]

図19(A)においては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分及び下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図19(A)において、Inの上半分及び下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図19(A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。

[0 2 4 3]

図19(A)において、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるSnが、4配位のOが1個ずつ上半分及び下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。

[0 2 4 4]

10

20

30

20

30

40

ここで、3配位のO及び4配位のOの場合、結合1本当たりの電荷はそれぞれ・0.667、・0.5と考えることができる。例えば、In(6配位又は5配位)、Zn(4配位)、Sn(5配位又は6配位)の電荷は、それぞれ+3、+2、+4である。従って、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成するためには、電荷+1を打ち消す電荷・1が必要となる。電荷・1をとる構造として、図18(E)に示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。

[0245]

具体的には、図19(B)に示した大グループが繰り返されることにより、In-Sn-Zn-O系の結晶(In₂SnZn₃O8)を得ることができる。なお、得られるIn-Sn-Zn-O系の層構造は、In₂SnZn₂О₇(ZnO)_m(mは0又は自然数)とする組成式で表すことができる。

[0246]

[0247]

例えば、図 2 0 (A) に、In - G a - Z n - O 系の層構造を構成する中グループのモデル図を示す。

[0248]

図20(A)において、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分及び下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分及び下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。

[0249]

図 2 0 (B) に 3 つの中グループで構成される大グループを示す。なお、図 2 0 (C) は、図 2 0 (B) の層構造を c 軸方向から観察した場合の原子配列を示している。

[0 2 5 0]

ここで、 In (6配位又は5配位)、 Zn (4配位)、 Ga (5配位)の電荷は、それぞれ+3、+2、+3であるため、In、Zn 及び Ga のいずれかを含む小グループは、電荷が 0 となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に 0 となる。

[0251]

また、In-Ga-Zn-O系の層構造を構成する中グループは、図20(A)に示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループもとりうる。

[0 2 5 2]

以上がCAACに含まれる結晶構造の一例の説明である。

[0 2 5 3]

さらに、図5に示す導電層405a乃至導電層405c及び導電層406a乃至導電層406cのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する導電層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する導電層をドレイン電極又はドレイン配線ともいう。

[0254]

導電層405a乃至導電層405c及び導電層406a乃至導電層406cとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層405a乃至導電層405c、及び導電層406a乃至導電層406cに適用可能な材料の層の積層により、導電層405a乃至導電層405c、及び導電層406a乃至導電層406cを構成することもできる。

[0 2 5 5]

また、導電層405a乃至導電層405c及び導電層406a乃至導電層406cとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層405a乃至導電層405c及び導電層406a乃至導電層406cに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。

[0256]

絶縁層 4 0 7 a 及び絶縁層 4 0 7 b としては、絶縁層 4 0 2 a 乃至絶縁層 4 0 2 c と同様に、例えば元素周期表における第 1 3 族元素及び酸素元素を含む材料の絶縁層を用いることができる。また、絶縁層 4 0 7 a 及び絶縁層 4 0 7 b としては、例えば、A l $_2$ O $_x$ 、G a $_2$ O $_x$ 、又はG a $_x$ A l $_2$ - $_x$ O $_3$ + で表記される材料を用いることもできる。

[0 2 5 7]

例えば、絶縁層402a乃至絶縁層402c並びに絶縁層407a及び絶縁層407bを、Ga20xで表記される酸化ガリウムを含む絶縁層により構成してもよい。また、絶縁層402a乃至絶縁層402c、並びに絶縁層407a及び絶縁層407bの一方を、Ga20xで表記される酸化ガリウムを含む絶縁層により構成し、絶縁層402a乃至絶縁層402c、並びに絶縁層407a及び絶縁層407bの他方を、A120xで表記される酸化アルミニウムを含む絶縁層により構成してもよい。

[0258]

導電層408a及び導電層408bのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタが導電層408a及び導電層408bを有する構造である場合、導電層401a及び導電層408aの一方、又は導電層401b及び導電層408bの一方を、バックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートとしての機能を有する層を、チャネル形成層を介して複数設けることにより、トランジスタの閾値電圧を制御することができる。

[0 2 5 9]

導電層408a及び導電層408bとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層408a及び導電層408bのそれぞれを構成することもできる。

[0260]

また、導電層408a及び導電層408bとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層408a及び導電層408bに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。

20

10

30

- -

[0261]

なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である場合、絶縁層は、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう)としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば絶縁層402a乃至絶縁層402cに適用可能な材料の層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の層の積層によりチャネル保護層としての機能を有する絶縁層を構成してもよい。

[0262]

なお、図 5 (A) 乃至図 5 (E) に示すように、本実施の形態のトランジスタを、必ずしも酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にしなくてもよいが、酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にすることにより、酸化物半導体層への光の入射を抑制することができる。

[0263]

なお、酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、様々な理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。

[0264]

半導体本来の移動度をµ0、測定される電界効果移動度をµとし、半導体中に何らかのポテンシャル障壁(粒界など)が存在すると仮定すると以下の式で表現できる。

[0265]

【数2】

$$\mu = \mu_0 \exp(-\frac{E}{kT})$$

[0266]

ここで、Eはポテンシャル障壁の高さであり、kがボルツマン定数、Tは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルにおいて、Eは以下の式で表される。

[0267]

【数3】

$$E = \frac{e^2 N^2}{8\epsilon n} = \frac{e^3 N^2 t}{8\epsilon CoxVg}$$

[0268]

ここで、 e は電気素量、 N はチャネル内の単位面積当たりの平均欠陥密度、 は半導体の誘電率、 n は単位面積当たりのチャネルに含まれるキャリア数、 C o x は単位面積当たりの容量、 V g はゲート電圧、 t はチャネルの厚さである。なお、厚さ 3 0 n m 以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。また、線形領域におけるドレイン電流 I d は、以下の式で表される。

[0269]

【数4】

$$Id = \frac{W \mu \ VgVdCox}{L} \exp(-\frac{E}{kT})$$

10

20

30

[0270]

ここで、 L はチャネル長、 W はチャネル幅であり、ここでは、 L = W = 1 0 μ m である。また、 V d はドレイン電圧である。

上式の両辺をVgで割り、さらに両辺の対数をとると、以下の式のようになる。

[0271]

【数5】

$$\ln\left(\frac{Id}{Vg}\right) = \ln\left(\frac{W \,\mu \, VdCox}{L}\right) - \frac{E}{kT} = \ln\left(\frac{W \,\mu \, VdCox}{L}\right) - \frac{e^3 N^2 t}{8kT \,\varepsilon \, CoxVg}$$

[0272]

数 5 の右辺(一番右の部分)は V g の関数である。この式からわかるように、縦軸を 1 n (I d / V g)、横軸を 1 / V g として実測値をプロットして得られるグラフの直線の傾きから欠陥密度 N が求められる。すなわち、トランジスタの I d V g 特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム(I n)、スズ(S n)、亜鉛(Z n)の比率が、 I n : S n : Z n = 1 : 1 : 1 のものでは欠陥密度 N は 1 × 1 0 ^{1 2} / c m ² 程度である。

[0273]

このようにして求めた欠陥密度などをもとに数 2 及び数 3 より μ $_0$ = 1 2 0 c m 2 / V s が導出される。欠陥のある I n - S n - Z n 酸化物で測定される移動度は 4 0 c m 2 / V s 程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度 μ $_0$ は 1 2 0 c m 2 / V s となると予想できる。

[0274]

ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、チャネルとゲート絶縁層との界面から×だけ離れた場所における移動度 μ 1 は、次の式で表される。

[0275]

【数6】

$$\frac{1}{\mu_1} = \frac{1}{\mu_0} + \frac{D}{B} \exp\left(-\frac{x}{l}\right)$$

[0276]

ここで、 D はゲート方向の電界、 B 、 1 は定数である。 B 及び 1 は、実際の測定結果より求めることができ、上記の測定結果からは、 B = 4 . 7 5 × 1 0 7 c m / s 、 1 = 1 0 n m (界面散乱が及ぶ深さ) である。 D が増加する(すなわち、ゲート電圧が高くなる)と数 6 の第 2 項が増加するため、移動度 μ 1 は低下することがわかる。

[0277]

半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度 μ_2 を計算した結果を図 2 1 に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Sentaurus Deviceを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。

[0278]

さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、 5 . 5 電子ボルト、 4 . 6 電子ボルト、 4 . 6 電子ボルトとした。また、ゲート絶縁層の厚さは 1 0 0 n m、比誘電率は 4 . 1 とした。チャネル長及びチャネル幅はともに 1 0 μ m、ドレイン電圧 V d は 0 . 1 V である。

[0279]

10

20

30

40

図 2 1 に示すように、ゲート電圧 1 V で移動度 1 0 0 c m ² / V s 以上であるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること(Atomic Layer Flatness)が望ましい。

[0280]

このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図22乃至図24に示す。なお、計算に用いたトランジスタの断面構造を図25に示す。図25に示すトランジスタは、酸化物半導体層にn⁺の導電型を呈する半導体領域703a及び半導体領域703cを有する。半導体領域703a及び半導体領域703cmとする。

[0 2 8 1]

図25(A)に示すトランジスタは、下地絶縁層701と、下地絶縁層701に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物702の上に形成される。トランジスタは半導体領域703a、半導体領域703cと、それらに挟まれ、チャネル形成領域となる真性の半導体領域703bと、ゲート電極705を有する。ゲート電極705の幅を33nmとする。

[0282]

ゲート電極 7 0 5 と半導体領域 7 0 3 b の間には、ゲート絶縁層 7 0 4 を有し、また、ゲート電極 7 0 5 の両側面には側壁絶縁物 7 0 6 a 及び側壁絶縁物 7 0 6 b、ゲート電極 7 0 5 の上部には、ゲート電極 7 0 5 と他の配線との短絡を防止するための絶縁物 7 0 7 を有する。側壁絶縁物の幅は 5 n m とする。また、半導体領域 7 0 3 a 及び半導体領域 7 0 3 c に接して、ソース電極 7 0 8 a 及びドレイン電極 7 0 8 b を有する。なお、図 2 5 (A)に示すトランジスタのチャネル幅を 4 0 n m とする。

[0 2 8 3]

図 2 5 (B) に示すトランジスタは、下地絶縁層 7 0 1 と、酸化アルミニウムよりなる埋め込み絶縁物 7 0 2 の上に形成され、半導体領域 7 0 3 a、半導体領域 7 0 3 c と、それらに挟まれた真性の半導体領域 7 0 3 b と、幅 3 3 n mのゲート電極 7 0 5 と、ゲート絶縁層 7 0 4 と、側壁絶縁物 7 0 6 a 及び側壁絶縁物 7 0 6 b と、絶縁物 7 0 7 と、ソース電極 7 0 8 a 及びドレイン電極 7 0 8 b と、を含む点で図 2 5 (A) に示すトランジスタと同じである。

[0284]

図25(A)に示すトランジスタと図25(B)に示すトランジスタの相違点は、側壁絶縁物706a及び側壁絶縁物706bの下の半導体領域の導電型である。図25(A)に示すトランジスタでは、側壁絶縁物706a及び側壁絶縁物706bの下の半導体領域はn + の導電型を呈する半導体領域703a及び半導体領域703cであるが、図25(B)に示すトランジスタでは、真性の半導体領域703bである。すなわち、図25(B)に示す半導体層において、半導体領域703a(半導体領域703c)とゲート電極705がLoffだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物706a(側壁絶縁物706b)の幅と同じである。

[0 2 8 5]

その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Sentaurus Deviceを使用した。図22は、図25(A)に示す構造のトランジスタのドレイン電流(Id、実線)及び移動度(μ、点線)のゲート電圧(Vg)依存性を示す。ドレイン電流Idは、ドレイン電圧を+ 1 Vとし、移動度μはドレイン電圧を+ 0 . 1 Vとして計算したものである。

[0286]

図 2 2 (A) はゲート絶縁層の厚さを 1 5 n m としたときの図であり、図 2 2 (B) はゲート絶縁層の厚さを 1 0 n m としたときの図であり、図 2 2 (C) はゲート絶縁層の厚さを 5 n m としたときの図である。ゲート絶縁層が薄くなるほど、特にオフ状態でのドレイ

10

20

30

40

ン電流 I d (オフ電流)が顕著に低下する。一方、移動度 μ のピーク値やオン状態でのドレイン電流 I d (オン電流)には目立った変化が無い。ゲート電圧 1 V 前後で、ドレイン電流は 1 0 μ A を超えることが示された。

[0 2 8 7]

図 2 3 は、図 2 5 (B) に示される構造のトランジスタで、オフセット長Loffを5nmとしたときのドレイン電流Id(実線)及び移動度 μ (点線)のゲート電圧 V g 依存性を示す図である。なお、ドレイン電圧を + 1 V としてドレイン電流Idを計算し、ドレイン電圧を + 0 .1 V として移動度 μ を計算した。図 2 3 (A) は、ゲート絶縁層の厚さを 1 5 nmとしたときの図であり、図 2 3 (B) は、ゲート絶縁層の厚さを 1 0 nmとしたときの図であり、図 2 3 (C) は、ゲート絶縁層の厚さを 5 nmとしたときの図である。

[0 2 8 8]

また、図 2 4 は、図 2 5 (B) に示す構造のトランジスタで、オフセット長Loffを15 n m としたときのドレイン電流Id(実線)及び移動度 μ (点線)のゲート電圧依存性を示す図である。なお、ドレイン電圧を + 1 V としてドレイン電流Idを計算し、ドレイン電圧を + 0 .1 V として移動度 μ を計算した。図 2 4 (A) は、ゲート絶縁層の厚さを 1 5 n m としたときの図であり、図 2 4 (B) は、ゲート絶縁層の厚さを 1 0 n m としたときの図であり、図 2 4 (C) は、ゲート絶縁層の厚さを 5 n m としたときの図である。

[0289]

いずれもゲート絶縁層が薄くなるほど、オフ電流が顕著に低下する一方、移動度 μ のピーク値やオン電流には目立った変化が無い。

[0290]

なお、移動度 μ のピークは、図22では80cm² / Vs 程度であるが、図23では60 c m 2 / Vs 程度、図24では40 c m 2 / Vs 程度と、オフセット長 L o f f が増加するほど移動度 μ は低下する。また、オフ電流も同様に低下する傾向がある。一方、オン電流はオフセット長 L o f f の増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧1V前後で、ドレイン電流は10 μ Aを超えることが示された。

[0291]

また、In、Sn、Znを主成分とする酸化物半導体をチャネル形成領域とするトランジスタでは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体層を形成した後に熱処理を行うことにより良好な特性を得ることができる。なお、主成分とは組成比で5atomic%以上含まれる元素をいう。

[0292]

In、Sn、Znを主成分とする酸化物半導体層の成膜後に基板を意図的に加熱することにより、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタの閾値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。

[0 2 9 3]

例えば、図 2 8 は、 I n 、 S n 、 Z n を主成分とし、チャネル長 L が 3 μ m 、チャネル幅 W が 1 0 μ m である酸化物半導体層と、厚さ 1 0 0 n m のゲート絶縁層を用いたトランジスタの特性を示す図である。なお、ここでは V d を 1 0 V とした。

[0 2 9 4]

図28(A)は、基板を意図的に加熱せずにスパッタリング法でIn、Sn、Znを主成分とする酸化物半導体層を形成したときのトランジスタ特性を示す図である。このとき、電界効果移動度は、18.8cm²/Vsecである。一方、基板を意図的に加熱してIn、Sn、Znを主成分とする酸化物半導体層を形成すると電界効果移動度を向上させることが可能となる。図28(B)は、基板を200 に加熱してIn、Sn、Znを主成分とする酸化物半導体層を形成したときのトランジスタ特性を示す図である。このとき、電界効果移動度は、32.2cm²/Vsecである。

[0295]

電界効果移動度は、In、Sn、Znを主成分とする酸化物半導体層を形成した後に熱処

10

20

30

40

20

30

40

50

理をすることによって、さらに高めることができる。図28(C)は、In、Sn、Znを主成分とする酸化物半導体層を200 でスパッタリング成膜した後、650 で熱処理をしたときのトランジスタ特性を示す図である。このとき、電界効果移動度は、34.5cm²/Vsecである。

[0296]

基板を意図的に加熱することによりスパッタリング成膜中の水分が酸化物半導体層中に取り込まれるのを低減することができる。また、成膜後に熱処理をすることによっても、酸化物半導体層から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することにより結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には100cm²/Vsecを超える電界効果移動度を実現することも可能になると推定される。

[0 2 9 7]

In、Sn、Znを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させてもよい。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。

[0298]

基板を意図的に加熱して成膜すること及び/又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたIn、Sn、Znを主成分とする酸化物半導体層をチャネル形成領域としたトランジスタは、閾値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体層を用いた場合、この閾値電圧のマイナスシフト化は解消される。つまり、閾値電圧はトランジスタがノーマリ・オフとなる方向に動き。このような傾向は図28(A)と図28(B)の対比からも確認することができる。

[0299]

なお、In、Sn及びZnの比率を変えることによっても閾値電圧を制御することが可能であり、組成比としてIn:Sn:Zn=2:1:3とすることにより、トランジスタをノーマリ・オフ化しやすくすることができる。また、ターゲットの組成比をIn:Sn:Zn=2:1:3とすることにより結晶性の高い酸化物半導体層を得ることができる。

[0300]

意図的な基板加熱温度若しくは熱処理温度は、150 以上、好ましくは200 以上、より好ましくは400 以上であり、より高温で成膜し或いは熱処理することによりトランジスタのノーマリ・オフ化を図ることが可能となる。

[0301]

また、意図的に基板を加熱した成膜及び/又は成膜後に熱処理をすることにより、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、2 M V / c m、 1 5 0 、 1 時間印加の条件において、しきい値電圧のドリフトがそれぞれ±1.5 V 未満、好ましくは1.0 V 未満を得ることができる。

[0 3 0 2]

実際に、酸化物半導体層成膜後に加熱処理を行っていない試料 1 と、 6 5 0 の加熱処理を行った試料 2 のトランジスタに対して B T 試験を行った。

[0303]

まず基板温度を 2 5 とし、 V d を 1 0 V とし、トランジスタの V g - I d 特性の測定を行った。次に、基板温度を 1 5 0 とし、 V d (ドレインとソースの間の電圧)を 0 . 1 V とした。次に、ゲート絶縁層 6 0 8 に印加される電界強度が 2 M V / c m となるように V g (ゲートとソースの間の電圧)に 2 0 Vを印加し、そのまま 1 時間保持した。次に、

Vgを 0 Vとした。次に、基板温度 2 5 とし、Vdを 1 0 Vとし、トランジスタのVg- I d 測定を行った。これをプラス B T 試験という。

[0304]

同様に、まず基板温度を 2 5 とし、 V d を 1 0 V とし、トランジスタの V g - I d 特性の測定を行った。次に、基板温度を 1 5 0 とし、 V d を 0 . 1 V とした。次に、ゲート絶縁層 6 0 8 に印加される電界強度が - 2 M V / c m となるように V g に - 2 0 V を印加し、そのまま 1 時間保持した。次に、 V g を 0 V とした。次に、 基板温度 2 5 とし、 V d を 1 0 V とし、トランジスタの V g - I d 測定を行った。これをマイナス B T 試験という。

[0305]

試料1のプラスBT試験の結果を図29(A)に、マイナスBT試験の結果を図29(B)に示す。また、試料2のプラスBT試験の結果を図30(A)に、マイナスBT試験の結果を図30(B)に示す。

[0306]

試料 1 のプラス B T 試験及びマイナス B T 試験による閾値電圧の変動は、それぞれ 1 . 8 0 V 及び - 0 . 4 2 V であった。また、試料 2 のプラス B T 試験及びマイナス B T 試験による閾値電圧の変動は、それぞれ 0 . 7 9 V 及び 0 . 7 6 V であった。

試料1及び試料2のいずれも、BT試験前後における閾値電圧の変動が小さく、信頼性が高いことがわかる。

[0307]

熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、又は減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行ってもよい。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることにより、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体層に注入する方法を適用してもよい。

[0308]

酸化物半導体中及び該酸化物半導体に積層される膜との界面には、酸素欠損による欠陥が生成されやすいが、係る熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は 1×10^{-16} / c m 3 以上 2×10^{-20} / c m 3 以下とすれば、結晶に歪みなどを与えることなく酸化物半導体中に含ませることができる。

[0309]

また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることにより、安定な酸化物半導体層を得ることができる。例えば、組成比In:Sn:Zn=1:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体層は、 X 線回折(X RD: X -Ray Diffraction)でハローパタンが観測される。この成膜された酸化物半導体層を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば650 の熱処理を行うことにより、 X 線回折により明確な回折ピークを観測することができる。

[0310]

実際に、In-Sn-Zn-O膜のXRD分析を行った。XRD分析には、Bruker AXS社製X線回折装置D8 ADVANCEを用い、Out-of-Plane法で 測定した。

[0311]

XRD分析を行った試料として、試料A及び試料Bを用意した。以下に試料A及び試料Bの作製方法を説明する。

[0312]

まず、脱水素化処理済みの石英基板上にIn-Sn-Zn-O膜を100nmの厚さで成膜した。

10

20

30

[0313]

In - Sn - Zn - O膜は、スパッタリング装置を用い、酸素雰囲気で電力を100W(DC)として成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]のIn - Sn - Zn - Oターゲットを用いた。なお、成膜時の基板加熱温度は200 とした。このようにして作製した試料を試料Aとした。

[0314]

次に、試料 A と同様の方法で作製した試料に対し加熱処理を 6 5 0 の温度で行った。加熱処理は、はじめに窒素雰囲気で 1 時間の加熱処理を行い、温度を下げずに酸素雰囲気で さらに 1 時間の加熱処理を行っている。このようにして作製した試料を試料 B とした。

[0315]

図 3 3 に試料 A 及び試料 B の X R D スペクトルを示す。 試料 A では、結晶由来のピークが 観測されなかったが、試料 B では、 2 が 3 5 d e g 近傍及び 3 7 d e g ~ 3 8 d e g に 結晶由来のピークが観測された。

[0316]

このように、In、Sn、Znを主成分とする酸化物半導体は成膜時に基板を意図的に加熱すること及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。

[0317]

この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することにより高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を1 a A / μ m 以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅1 μ m あたりの電流値を示す。

[0318]

具体的には、図 3 4 に示すように、基板温度が 1 2 5 の場合には 1 a A / μ m (1 x 1 0 $^{-1}$ 8 A / μ m) 以下、 8 5 の場合には 1 0 0 z A / μ m (1 x 1 0 $^{-1}$ 9 A / μ m) 以下、室温(2 7)の場合には 1 z A / μ m (1 x 1 0 $^{-2}$ 1 A / μ m) 以下にすることができる。好ましくは、 1 2 5 において 1 0 0 z A / μ m (1 x 1 0 $^{-2}$ 0 A / μ m) 以下に、 α 2 α 3 α 3 α 4 α 6 α 7 α 8 5 において 1 0 z A / α 7 α 8 5 において 1 0 z A / α 8 5 において 1 0 z A / α 7 α 8 5 において 1 0 z A / α 8 5 において 1 0 z A / α 7 α 8 5 において 2 α 8 5 において 3 α 7 α 8 5 において 1 0 z A / α 7 α 8 5 において 5 α 8 5 において 1 0 z A / α 7 α 9 α 7 α 8 5 において 1 0 z A / α 9 α 9 以下にすることができる。

[0319]

もっとも、酸化物半導体層の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点・70 以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。 In、Sn、Znを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。

[0 3 2 0]

また、酸化物半導体層成膜後に650 の加熱処理を行った試料を用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。

[0321]

測定に用いたトランジスタは、チャネル長 L が 3μ m、チャネル幅 W が $1 0 \mu$ m、 L o v が片側 3μ m(合計 6μ m)、 d W が 0μ m である。なお、 V d は 1 0 V とした。なお、基板温度は - 4 0 、 - 2 5 、 2 5 、 7 5 、 1 2 5 及び 1 5 0 で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅を L o v と呼び、酸化物半導体層に対する一対の電極のはみ出しを d W という。

[0 3 2 2]

20

10

30

図31に、Id(実線)及び電界効果移動度(点線)のVg依存性を示す。また、図32 (A)に基板温度と閾値電圧の関係を、図32(B)に基板温度と電界効果移動度の関係 を示す。

[0323]

図32(A)より、基板温度が高いほど閾値電圧は低くなることがわかる。なお、その範囲は-40~150~で0.38V~-1.08Vであった。

[0324]

また、図32(B)より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は - 40 ~ 150 で 37.4 c m 2 / V s ~ 33.4 c m 2 / V s であった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。

[0325]

[0326]

次に、In-Sn-Zn-O膜を酸化物半導体層に用いたトランジスタの一例について、図26などを用いて説明する。

[0327]

図 2 6 は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図及び断面図である。図 2 6 (A) にトランジスタの上面図を示す。また、図 2 6 (B) に図 2 6 (A) の一点鎖線 A - B に対応する断面 A - B を示す。

[0328]

図26(B)に示すトランジスタは、基板750と、基板750上に設けられた下地絶縁層752と、下地絶縁層752の周辺に設けられた保護絶縁層754と、下地絶縁層752及び保護絶縁層754上に設けられた高抵抗領域756a及び低抵抗領域756bを有する酸化物半導体層756と、酸化物半導体層756上に設けられたゲート絶縁層758と、ゲート絶縁層758を介して酸化物半導体層756と重畳して設けられたゲート電極760と、ゲート電極760の側面と接して設けられた側壁絶縁物762と、少なくとも低抵抗領域756bと接して設けられた一対の電極764と、少なくとも酸化物半導体層756、ゲート電極760及び一対の電極764を覆って設けられた層間絶縁層766と、層間絶縁層766に設けられた開口部を介して少なくとも一対の電極764の一方と接続して設けられた配線768と、を有する。

[0329]

なお、図示しないが、層間絶縁層766及び配線768を覆って設けられた保護膜を有していても構わない。該保護膜を設けることにより、層間絶縁層766の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。

[0330]

次に、上記とは異なるIn-Sn-Zn-O膜を酸化物半導体層に用いたトランジスタの他の一例について示す。

[0331]

図27は、本実施の形態で作製したトランジスタの構造を示す上面図及び断面図である。 図27(A)はトランジスタの上面図である。また、図27(B)は図27(A)の一点

20

10

30

40

鎖線A-Bに対応する断面図である。

[0 3 3 2]

図27(B)に示すトランジスタは、基板600と、基板600上に設けられた下地絶縁層602と、下地絶縁層602上に設けられた酸化物半導体層606と、酸化物半導体層606と、酸化物半導体層606及び一対の電極614上に設けられたゲート絶縁層608と、ゲート絶縁層608を介して酸化物半導体層606と重畳して設けられたゲート電極610と、ゲート絶縁層608及びゲート電極610を覆って設けられた層間絶縁層616と、層間絶縁層616に設けられた開口部を介して一対の電極614と接続する配線618と、層間絶縁層616及び配線618を覆って設けられた保護膜620と、を有する。

[0333]

基板600としてはガラス基板を、下地絶縁層602としては酸化シリコン膜を、酸化物半導体層606としてはIn-Sn-Zn-O膜を、一対の電極614としてはタングステン膜を、ゲート絶縁層608としては酸化シリコン膜を、ゲート電極610としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁層616としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線618としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜620としてはポリイミド膜を、それぞれ用いた。

[0334]

なお、図27(A)に示す構造のトランジスタにおいて、ゲート電極610と一対の電極614との重畳する幅をLovという。同様に、酸化物半導体層606に対する一対の電極614のはみ出しをdWという。

[0335]

さらに、本実施の形態におけるトランジスタの作製方法例として、図 5 (A) に示すトランジスタの作製方法例について、図 6 (A) 乃至図 6 (E) を用いて説明する。図 6 (A) 乃至図 6 (E) は、図 5 (A) に示すトランジスタの作製方法例を説明するための断面模式図である。

[0336]

まず、図6(A)に示すように、基板400aを準備し、基板400aの上に第1の導電膜を形成し、第1の導電膜の一部をエッチングすることにより導電層401aを形成する

[0337]

例えば、スパッタリング法を用いて導電層 4 0 1 a に適用可能な材料の膜を形成することにより第 1 の導電膜を形成することができる。また、導電層 4 0 1 a に適用可能な材料の膜を積層させ、第 1 の導電膜を形成することもできる。

[0338]

なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減することができる。

[0339]

なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室に て予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分などの 不純物を脱離することができる。

[0340]

また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、 又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧 を印加し、プラズマを形成して被形成面を改質する処理(逆スパッタともいう)を行って もよい。逆スパッタを行うことにより、被形成面に付着している粉状物質(パーティクル 、ごみともいう)を除去することができる。

[0341]

10

20

30

また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて、膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の残留水分を除去することもできる。

[0342]

また、上記導電層 4 0 1 a の形成方法のように、本実施の形態におけるトランジスタの作製方法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフィエ程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成することができる。なお、この場合、層の形成後にレジストマスクを除去する。

[0343]

また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を用いることにより、フォトマスクが不要になるため、製造コストを低減することができる。また、透過率の異なる複数の領域を有する露光マスク(多階調マスクともいう)を用いてレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジストマスクの数を低減することができる。

[0344]

次に、図6(B)に示すように、導電層401aの上に第1の絶縁膜を形成することにより絶縁層402aを形成する。

[0345]

例えば、スパッタリング法やプラズマ C V D 法などを用いて絶縁層 4 0 2 a に適用可能な材料の膜を形成することにより第 1 の絶縁膜を形成することができる。また、絶縁層 4 0 2 a に適用可能な材料の膜を積層させることにより第 1 の絶縁膜を形成することもできる。また、高密度プラズマ C V D 法(例えば μ 波(例えば、周波数 2 . 4 5 G H z の μ 波)を用いた高密度プラズマ C V D 法)を用いて絶縁層 4 0 2 a に適用可能な材料の膜を形成することにより、絶縁層 4 0 2 a の絶縁耐圧を向上させることができる。

[0346]

次に、図6(C)に示すように、絶縁層402aの上に酸化物半導体層を形成し、その後酸化物半導体層の一部をエッチングすることにより酸化物半導体層403aを形成する。

[0347]

例えば、スパッタリング法を用いて酸化物半導体層 4 0 3 a に適用可能な酸化物半導体材料の膜を形成することにより酸化物半導体層を形成することができる。なお、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体層を形成してもよい。

[0348]

また、スパッタリングターゲットとして、 I n 2 O 3 : G a 2 O 3 : Z n O = 1 : 1 : 1 [m o 1 数比] の組成比である酸化物ターゲットを用いて酸化物半導体層を形成することができる。また、例えば、 I n 2 O 3 : G a 2 O 3 : Z n O = 1 : 1 : 2 [m o 1 数比] の組成比である酸化物ターゲットを用いて酸化物半導体層を形成してもよい。

[0 3 4 9]

また、酸化物半導体として I n - S n - Z n - O 系の材料を用いる場合、用いるターゲットの組成比は、 I n : S n : Z n が原子数比で、 1 : 2 : 2 : 2 : 1 : 3 、 1 : 1 : 1 、 又は 2 0 : 4 5 : 3 5 などとなる酸化物ターゲットを用いる。なお、 I n - S n - Z n 系酸化物は、 I T Z O ということができる。

[0350]

また、スパッタリング法を用いて酸化物半導体層を形成する際に、基板400aを減圧状態にし、基板400aを100 以上600 以下、好ましくは200 以上400 以

10

20

30

40

20

30

40

50

下に加熱してもよい。基板 4 0 0 a を加熱することにより、酸化物半導体層の上記不純物濃度を低減することができ、また、スパッタリング法による酸化物半導体層の損傷を軽減することができる。

[0351]

次に、図6(D)に示すように、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成し、第2の導電膜の一部をエッチングすることにより導電層405a及び 導電層406aを形成する。

[0 3 5 2]

例えば、スパッタリング法などを用いて導電層 4 0 5 a 及び導電層 4 0 6 a に適用可能な材料の膜を形成することにより第 2 の導電膜を形成することができる。また、導電層 4 0 5 a 及び導電層 4 0 6 a に適用可能な材料の膜を積層させることにより第 2 の導電膜を形成することもできる。

[0353]

次に、図6(E)に示すように、酸化物半導体層403aに接するように絶縁層407a を形成する。

[0354]

例えば、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、スパッタリング法を用いて絶縁層407aに適用可能な膜を形成することにより、絶縁層407aを形成することができる。スパッタリング法を用いて絶縁層407aを形成することにより、トランジスタのバックチャネルとしての機能を有する酸化物半導体層403aの部分の抵抗の低下を抑制することができる。また、絶縁層407aを形成する際の基板温度は、室温以上300 以下であることが好ましい。

[0355]

また、絶縁層407aを形成する前にN20、N2、又はArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層407aを形成することが好ましい。

[0356]

さらに、図5(A)に示すトランジスタの作製方法の一例では、例えば400 以上750 以下、又は400 以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半導体層を形成した後、酸化物半導体層の一部をエッチングした後、第2の導電膜を形成した後、第2の導電膜の一部をエッチングした後、又は絶縁層407aを形成した後に上記加熱処理を行う。

[0357]

なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばGRTA(Gas Rapid Thermal Annealing)装置又はLRTA(Lamp Rapid Thermal Annealing)装置などのRTA(Rapid Thermal Annealing)装置などのRTA(Rapid Thermal Annealing)装置を用いることができる。LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体(例えば窒素)を用いることができる。

[0358]

また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で上記加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア(露点が・40 以下、好ましくは・60 以下の雰囲気)を導入してもよい。このとき、酸素ガス又はN2Oガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上、好ましくは

20

30

40

7 N以上、すなわち、酸素ガス又はN $_2$ O ガス中の不純物濃度を 1 p p m以下、好ましくは 0 . 1 p p m以下とすることが好ましい。酸素ガス又はN $_2$ O ガスの作用により、酸化物半導体層 4 0 3 a 中の酸素欠乏に起因する欠陥を低減することができる。

[0359]

さらに、上記加熱処理とは別に、絶縁層407aを形成した後に、不活性ガス雰囲気下、 又は酸素ガス雰囲気下で加熱処理(好ましくは200 以上400 以下、例えば250 以上350 以下)を行ってもよい。

[0360]

また、絶縁層402a形成後、酸化物半導体層形成後、ソース電極又はドレイン電極となる導電層形成後、絶縁層形成後、又は加熱処理後に酸素プラズマによる酸素ドーピング処理を行ってもよい。例えば2.45GHzの高密度プラズマにより酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる。例えば、酸素ドーピング処理を行い、絶縁層402a及び絶縁層407aの一方又は両方を、化学量論的組成比より酸素が多い状態にする。これにより、絶縁層中の過剰な酸素が酸化物半導体層403aに供給されやすくなる。よって、酸化物半導体層403aとの界面における酸素欠陥を低減することができる。酸化物半導体層403aのキャリア濃度をより低減することができる。

[0361]

例えば、絶縁層402a及び絶縁層407aの一方又は両方として、酸化ガリウムを含む 絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をGa₂O_×にす ることができる。

[0362]

また、絶縁層 4 0 2 a 及び絶縁層 4 0 7 a の一方又は両方として、酸化アルミニウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成を A 1 $_2$ O $_x$ にすることができる。

[0363]

また、絶縁層402a及び絶縁層407aの一方又は両方として、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をGaxAl2-xO3+ とすることができる。

[0364]

以上の工程により、酸化物半導体層403aから、水素、水、水酸基、又は水素化物(水素化合物ともいう)などの不純物を排除し、且つ酸化物半導体層403aに酸素を供給することにより、酸化物半導体層を高純度化させることができる。

[0365]

なお、図 5 (A)に示すトランジスタの作製方法例を示したが、これに限定されず、例えば図 5 (B)乃至図 5 (E)に示す各構成要素において、名称が図 5 (A)に示す各構成要素と同じであり且つ機能の少なくとも一部が図 5 (A)に示す各構成要素と同じであれば、図 5 (A)に示すトランジスタの作製方法例の説明を適宜援用することができる。

[0366]

図5及び図6を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲート絶縁層としての機能を有する導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。

[0367]

また、本実施の形態におけるトランジスタの一例は、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層が設けられていない箇所において酸化物半導体層に接する絶縁層がゲート絶縁層としての機能を有する絶縁層に接する構造である。上記構造にすることにより、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層が酸化物半導体層に接する絶縁層及びゲート絶縁層としての機能を有する絶縁層に囲まれるため、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層への不純物の侵入を抑制することができる。

[0368]

また、チャネルが形成される酸化物半導体層に含まれるアルカリ金属の濃度は低いことが好ましい。例えばチャネルが形成される酸化物半導体層にナトリウムが含まれる場合、チャネルが形成される酸化物半導体層にカトリウムの濃度は、 5 × 1 0 1 6 / c m 3 以下、さらには、 1 × 1 0 1 6 / c m 3 以下、さらには、 1 × 1 0 1 6 / c m 3 以下、さらには、 1 × 1 0 1 5 / c m 3 以下であることが好ましい。また、例えばチャネルが形成される酸化物半導体層にリチウムの濃度は、 5 × 1 0 1 5 / c m 3 以下、さらには、 1 × 1 0 1 5 / c m 3 以下であることが好ましい。また、例えばチャネルが形成される酸化物半導体層にカリウムが含まれる場合、チャネルが形成される酸化物半導体層にカリウムが含まれる場合、チャネルが形成される酸化物半導体層にカリウムが含まれる場合、チャネルが形成される酸化物半導体層にカリウムが含まれる場合、チャネルが形成される酸化物半導体層に接する絶縁層が酸化物であることが好ましい。例えば、ナトリウムは、酸化物半導体層に接する絶縁層が酸化物である場合、酸化物絶縁層内に入り、トランジスタの特性の劣化を抑制することができる。

[0369]

[0370]

本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態における入出力装置の表示回路、表示選択信号出力回路、表示データ信号出力回路、光検出回路、光検出リセット信号出力回路、及び出力選択信号出力回路の一つ又は複数におけるトランジスタに用いることにより、入出力装置の信頼性を向上させることができる。

[0371]

さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態における酸化物半 導体層を含むトランジスタの一例におけるオフ電流の値の算出例について以下に説明する

[0372]

特性評価用回路によるリーク電流測定について、図7を用いて説明する。図7は、特性評価用回路を説明するための図である。

10

20

30

[0373]

まず、特性評価用回路の回路構成について図 7 (A) を用いて説明する。図 7 (A) は、特性評価用回路の回路構成を示す回路図である。

[0374]

図7(A)に示す特性評価用回路は、複数の測定系801を備える。複数の測定系801 は、互いに並列に接続される。ここでは、一例として8個の測定系801が並列に接続される構成とする。複数の測定系801を用いることにより、同時に複数の測定を行うことができる。

[0375]

測定系 8 0 1 は、トランジスタ 8 1 1 と、トランジスタ 8 1 2 と、容量素子 8 1 3 と、トランジスタ 8 1 4 と、トランジスタ 8 1 5 と、を含む。

[0376]

トランジスタ 8 1 1 、トランジスタ 8 1 2 、トランジスタ 8 1 4 、及びトランジスタ 8 1 5 は、N型の電界効果トランジスタである。

[0377]

トランジスタ811のソース及びドレインの一方には、電圧V1が入力され、トランジスタ811のゲートには、電圧Vext_aが入力される。トランジスタ811は、電荷注入用のトランジスタである。

[0378]

トランジスタ812のソース及びドレインの一方は、トランジスタ811のソース及びドレインの他方に接続され、トランジスタ812のソース及びドレインの他方には、電圧V2が入力され、トランジスタ812のゲートには、電圧Vext_bが入力される。トランジスタ812は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。

[0 3 7 9]

容量素子813の第1の容量電極は、トランジスタ811のソース及びドレインの他方に接続され、容量素子813の第2の容量電極には、電圧V2が入力される。なお、ここでは、電圧V2は、0Vである。

[0380]

トランジスタ814のソース及びドレインの一方には、電圧 V 3 が入力され、トランジスタ814のゲートは、トランジスタ811のソース及びドレインの他方に接続される。なお、トランジスタ814のゲートと、トランジスタ811のソース及びドレインの他方、トランジスタ812のソース及びドレインの一方、並びに容量素子813の第1の電極との接続箇所をノードAともいう。なお、ここでは、電圧 V 3 は、5 V である。

[0381]

トランジスタ815のソース及びドレインの一方は、トランジスタ814のソース及びドレインの他方に接続され、トランジスタ815のソース及びドレインの他方には、電圧V4が入力され、トランジスタ815のゲートには、電圧Vext_cが入力される。なお、ここでは、電圧Vext_cは、0.5Vである。

[0 3 8 2]

さらに、測定系801は、トランジスタ814のソース及びドレインの他方と、トランジスタ815のソース及びドレインの一方との接続箇所の電圧を出力電圧Voutとして出力する。

[0383]

ここでは、トランジスタ 8 1 1 の一例として、酸化物半導体層を含み、チャネル長 L = 1 0 μm、チャネル幅 W = 1 0 μmのトランジスタを用いる。

[0384]

また、トランジスタ 8 1 4 及びトランジスタ 8 1 5 の一例として、酸化物半導体層を含み、チャネル長 L = 3 μ m 、チャネル幅 W = 1 0 0 μ m のトランジスタを用いる。

[0 3 8 5]

50

10

20

30

また、トランジスタ 8 1 2 の構造について、図 7 (B) に示す。図 7 (B) は、トランジスタの構造を示す断面模式図である。

[0386]

図7(B)に示すように、トランジスタ812は、ゲートとしての機能を有する導電層901と、ゲート絶縁層としての機能を有する絶縁層902と、絶縁層902を介して導電層901の上に設けられ、チャネル形成層としての機能を有する酸化物半導体層903に接し、ソース及びドレインの一方としての機能を有する導電層905及びドレインの他方としての機能を有する導電層906と、で多に、トランジスタ812は、酸化物半導体層903、導電層905、及び導電層906に接替の上に絶縁層907及び平坦化層908が積層され、平坦化層908の上に、開口部を介して導電層905に接する導電層906と、導電層901とが重量せず、偏1910が設けられ、導電層905及び導電層906と、導電層901とが重量せず、幅10万とができる。さらに、トランジスタ812としては、チャネル長L及びチャネル個の異なる6つのトランジスタのサンプル(SMPともいう)を用いる(表1参照)。

[0387]

【表1】

	$L[\mu m]$	W[μm]
SMP1	1.5	1×10 ⁵
SMP2	3	1×10 ⁵
SMP3	10	1×10 ⁵
SMP4	1.5	1×10 ⁶
SMP5	3	1×10 ⁶
SMP6	10	1×10 ⁶

[0388]

次に、トランジスタ812の作製方法について以下に説明する。

[0389]

まず、基板900となるガラス基板を準備し、基板900の上に絶縁層927を形成する。ここでは、基板900の上に厚さが100nmの窒化シリコン膜を形成し、該窒化シリコン膜の上に厚さが150nmの酸化窒化シリコン膜を形成することにより絶縁層927を形成する。

[0390]

次に、絶縁層927を介して基板900の上に導電層901を形成する。ここでは、絶縁層927を介して基板900の上に、スパッタリング法により、厚さが100nmのタングステン膜を形成し、該タングステン膜の一部をエッチングすることにより導電層901を形成する。

[0391]

次に、導電層901及び絶縁層927の上に絶縁層902を形成する。ここでは、導電層901及び絶縁層927の上に、CVD法により、厚さが100mmの酸化窒化シリコン膜を形成することにより絶縁層902を形成する。

[0392]

次に、絶縁層902を介して導電層901の上に酸化物半導体層903を形成する。ここでは、絶縁層902を介して導電層901の上に、スパッタリング法により酸化物半導体層を形成し、該酸化物半導体層の一部をエッチングすることにより酸化物半導体層903を形成する。なお、酸化物半導体層の作製工程では、In203:Ga203:ZnO=1:1:2[mo1]の金属酸化物ターゲットを用い、基板温度を200 とし、スパッタリング装置におけるチャンバー内の圧力を0.6Paとし、スパッタリング装置における直流電源を5kVとし、成膜雰囲気を酸素及びアルゴンの混合雰囲気(酸素流量50sccm、アルゴン流量50sccm)として上記酸化物半導体層を形成する。

20

10

30

50

40

[0393]

次に、窒素及び酸素の混合雰囲気(窒素 8 0 %、酸素 2 0 %)下で 4 5 0 、 1 時間の熱処理を行う。

[0394]

次に、絶縁層902の一部をエッチングし、導電層901に貫通する開口部を形成する。

[0395]

次に、酸化物半導体層903の上に導電層905及び導電層906を形成する。ここでは、スパッタリング法により、酸化物半導体層903の上に厚さが100nmのチタン膜を形成し、該チタン膜の上に、厚さが200nmのアルミニウム膜を形成し、該アルミニウム膜の上に厚さが100nmのチタン膜を形成し、該チタン膜、アルミニウム膜、及びチタン膜の積層の一部をエッチングすることにより導電層905及び導電層906を形成する。

[0396]

次に、窒素雰囲気下で300、1時間の熱処理を行う。

[0397]

次に、絶縁層902、酸化物半導体層903、導電層905、及び導電層906の上に、絶縁層907を形成する。ここでは、絶縁層902、酸化物半導体層903、導電層905、及び導電層906の上に、厚さが300mmの酸化シリコン膜を形成することにより絶縁層907を形成する。

[0398]

次に、絶縁層907の一部をエッチングすることにより、導電層905に貫通する開口部及び導電層906に貫通する開口部を形成する。

[0399]

次に、絶縁層907の上に平坦化層908を形成する。ここでは、厚さが1.5μmのアクリル層を塗布し、該アクリル層の一部を露光することにより平坦化層908を形成する

[0400]

さらに、窒素雰囲気下で250、1時間の熱処理を行う。

[0401]

次に、平坦化層 9 0 8 の上に、導電層 9 0 5 に接する導電層 9 0 9 及び導電層 9 0 6 に接する導電層 9 1 0 を形成する。ここでは、スパッタリング法により、平坦化層 9 0 8 の上に厚さが 2 0 0 n m のチタン膜を形成し、該チタン膜の一部をエッチングすることにより 導電層 9 0 9 及び導電層 9 1 0 を形成する。

[0402]

次に、窒素雰囲気下で 2 5 0 、 1 時間の熱処理を行う。以上がトランジスタ 8 1 2 の作製方法である。

[0 4 0 3]

図7(A)に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。

[0 4 0 4]

また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタのチャネル幅wを、電荷注入用のトランジスタのチャネル幅wよりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、リーク電流評価用トランジスタのチャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響もない。

10

20

30

40

[0405]

次に、図7(A)に示す特性評価回路のリーク電流測定方法について、図7(C)を用いて説明する。図7(C)は、図7(A)に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。

[0406]

図7(A)に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。

[0407]

書き込み期間では、電圧Vext_bとして、トランジスタ812がオフ状態となるような電圧VL(-3V)を入力する。また、電圧V1として、書き込み電圧Vwを入力した後、電圧Vext_aとして、一定期間トランジスタ811がオン状態となるような電圧VH(5V)を入力する。これによって、ノードAに電荷が蓄積され、ノードAの電圧は、書き込み電圧Vwと同等の値になる。その後、電圧Vext_aとして、トランジスタ811がオフ状態となるような電圧VLを入力する。その後、電圧V1として、電圧VSS(0V)を入力する。

[0408]

また、保持期間では、ノードAが保持する電荷量の変化に起因して生じるノードAの電圧の変化量の測定を行う。電圧の変化量から、トランジスタ812のソース電極とドレイン電極との間を流れる電流値を算出することができる。以上により、ノードAの電荷の蓄積とノードAの電圧の変化量の測定とを行うことができる。

[0409]

このとき、ノードAの電荷の蓄積及びノードAの電圧の変化量の測定(蓄積及び測定動作ともいう)を繰り返し行う。まず、第1の蓄積及び測定動作を15回繰り返し行う。第1の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして5Vの電圧を入力し、保持期間に1時間の保持を行う。次に、第2の蓄積及び測定動作を2回繰り返し行う。第2の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして3.5Vの電圧を入力し、保持期間に50時間の保持を行う。次に、第3の蓄積及び測定動作を1回行う。第3の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして4.5Vの電圧を入力し、保持期間に10時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、別定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードAを流れる電流 IAのうち、過渡電流(測定開始後から時間経過とともに減少していく電流成分)を除くことができる。その結果、より高い精度でリーク電流を測定することができる。

[0410]

一般に、ノードAの電圧VAは、出力電圧Voutの関数として次の式のように表される

- [0411]
- 【数7】

 $V_{A} = F(Vout)$

[0412]

また、ノードAの電荷 Q_A は、ノードAの電圧 V_A 、ノードAに接続される容量 C_A 、定数(const)を用いて、次の式のように表される。

[0413]

【数8】

 $Q_A = C_A V_A + const$

[0414]

10

20

30

-

ここで、ノードAに接続される容量 CAは、容量素子 8 1 3 の容量と容量素子 8 1 3 以外の容量成分の和である。

[0 4 1 5]

ノードAの電流 I A は、ノードAに流れ込む電荷(又はノードAから流れ出る電荷)の時間微分であるから、ノードAの電流 I A は、次の式のように表される。

[0416]

【数9】

$$I_A \equiv \frac{\Delta Q_A}{\Delta t} = \frac{C_A \cdot \Delta F(Vout)}{\Delta t}$$

10

20

30

[0417]

なお、ここでは、一例として、 tを約54000secとする。このように、ノードAに接続される容量CAと、出力電圧Voutから、リーク電流であるノードAの電流IAを求めることができるため、特性評価回路のリーク電流を求めることができる。

[0 4 1 8]

次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値について、図8を用いて説明する。

[0419]

図8(A)に、一例として、SMP4、SMP5、及びSMP6におけるトランジスタの上記測定(第1の蓄積及び測定動作)に係る経過時間Timeと、出力電圧Voutとの関係を示し、図8(B)に、上記測定に係る経過時間Timeと、該測定によって算出された電流IAとの関係を示す。測定開始後から出力電圧Voutが変動しており、定常状態に到るためには10時間以上必要であることがわかる。

[0420]

また、図 9 に、上記測定により得られた値から見積もられた S M P 1 乃至 S M P 6 におけるノード A の電圧とリーク電流の関係を示す。図 9 では、例えば S M P 4 において、ノード A の電圧が 3 . 0 Vの場合、リーク電流は 2 8 y A / μ m である。リーク電流にはトランジスタ 8 1 2 のオフ電流も含まれるため、トランジスタ 8 1 2 のオフ電流も 2 8 y A /μ m 以下とみなすことができる。

[0 4 2 1]

また、図 1 0、図 1 1、及び図 1 2 に、 8 5 、 1 2 5 、 及び 1 5 0 における上記測定により見積もられた S M P 1 乃至 S M P 6 における ノード A の電圧とリーク電流の関係を示す。図 1 0 乃至図 1 2 に示すように、 1 5 0 の場合であっても、リーク電流は、 1 0 0 z A / μ m 以下であることがわかる。

[0422]

以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電流は、温度が上昇した場合であっても十分に低いことがわかる。

[0 4 2 3]

(実施の形態6)

本実施の形態では、上記実施の形態における入出力装置の構造例について説明する。

[0 4 2 4]

本実施の形態における入出力装置は、トランジスタなどの半導体素子が設けられた第1の基板(アクティブマトリクス基板)と、第2の基板と、第1の基板及び第2の基板の間に設けられた液晶層と、を含む。

[0425]

まず、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例について、図13及び図14を用いて説明する。図13及び図14は、本実施の形態の入出力装置に

50

おけるアクティブマトリクス基板の構造例を示す図であり、図13(A)は、平面模式図であり、図13(B)は、図13(A)における線分A-Bの断面模式図であり、図14(A)は、平面模式図であり、図14(B)は、図14(A)における線分C-Dの断面模式図である。なお、図14では、光検出回路の一例として、図1(B)に示す構成の光検出回路を用いる場合を示し、一例として2つの光電変換素子、2つの電荷蓄積制御トランジスタ、増幅トランジスタ、及び出力選択トランジスタを示す。また、図13及び図14では、トランジスタの一例として図5(A)を用いて説明した構造のトランジスタを用いる場合を示す。

[0 4 2 6]

図13及び図14に示すアクティブマトリクス基板は、基板500と、導電層501a乃至導電層501kと、絶縁層502と、半導体層503a乃至半導体層503eと、導電層504a乃至導電層504nと、絶縁層505と、半導体層506aと、半導体層506bと、半導体層507bと、半導体層508aと、半導体層508bと、絶縁層509と、導電層510a乃至導電層510cと、を含む。

[0 4 2 7]

導電層 5 0 1 a 乃至導電層 5 0 1 k のそれぞれは、基板 5 0 0 の一平面に設けられる。

[0428]

導電層 5 0 1 a は、表示回路における表示選択トランジスタのゲートとしての機能を有する。

[0429]

導電層 5 0 1 b は、表示回路における保持容量の第 1 の容量電極としての機能を有する。なお、容量素子(保持容量)の第 1 の容量電極としての機能を有する層を第 1 の容量電極ともいう。

[0 4 3 0]

導電層 5 0 1 c は、第 1 の光検出リセット信号が入力される配線としての機能を有する。なお、配線としての機能を有する層を配線ともいう。

[0431]

導電層 5 0 1 d は、第 2 の光検出リセット信号が入力される配線としての機能を有する。

[0432]

導電層 5 0 1 e は、光検出回路における第 1 の電荷蓄積制御トランジスタのゲートとしての機能を有する。

[0 4 3 3]

導電層 5 0 1 f は、光検出回路における第 2 の電荷蓄積制御トランジスタのゲートとしての機能を有する。

[0434]

導電層 5 0 1 g は、第 1 の電荷蓄積制御信号が入力される信号線としての機能を有する。なお、信号線としての機能を有する層を信号線ともいう。

[0435]

導電層501hは、第2の電荷蓄積制御信号が入力される信号線としての機能を有する。

[0 4 3 6]

導電層 5 0 1 i は、光検出回路における出力選択トランジスタのゲートとしての機能を有する。

[0 4 3 7]

導電層 5 0 1 j は、光検出回路における増幅トランジスタのゲートとしての機能を有する

[0438]

導電層 5 0 1 k は、電圧 V o が入力される配線としての機能を有する。

[0439]

絶縁層 5 0 2 は、導電層 5 0 1 a 乃至導電層 5 0 1 k を介して基板 5 0 0 の一平面に設けられる。

10

20

30

40

[0 4 4 0]

絶縁層 5 0 2 は、表示回路における表示選択トランジスタのゲート絶縁層、表示回路における保持容量の誘電体層、光検出回路における X 個の電荷蓄積制御トランジスタのそれぞれのゲート絶縁層、光検出回路における増幅トランジスタのゲート絶縁層、及び光検出回路における出力選択トランジスタのゲート絶縁層としての機能を有する。

[0 4 4 1]

半導体層503 a は、絶縁層502を介して導電層501 a に重畳する。半導体層503 a は、表示回路における表示選択トランジスタのチャネル形成層としての機能を有する。

[0442]

半導体層 5 0 3 b は、絶縁層 5 0 2 を介して導電層 5 0 1 d に重畳する。半導体層 5 0 3 b は、光検出回路における第 1 の電荷蓄積制御トランジスタのチャネル形成層としての機能を有する。

[0443]

半導体層 5 0 3 c は、絶縁層 5 0 2 を介して導電層 5 0 1 f に重畳する。半導体層 5 0 3 c は、光検出回路における第 2 の電荷蓄積制御トランジスタのチャネル形成層としての機能を有する。

[04444]

半導体層 5 0 3 d は、絶縁層 5 0 2 を介して導電層 5 0 1 i に重畳する。半導体層 5 0 3 d は、光検出回路における出力選択トランジスタのチャネル形成層としての機能を有する

[0445]

半導体層 5 0 3 e は、絶縁層 5 0 2 を介して導電層 5 0 1 j に重畳する。半導体層 5 0 3 j は、光検出回路における増幅トランジスタのチャネル形成層としての機能を有する。

[0446]

導電層 5 0 4 a は、半導体層 5 0 3 a に電気的に接続される。導電層 5 0 4 a は、表示回路における表示選択トランジスタのソース及びドレインの一方としての機能を有する。

[0 4 4 7]

導電層 5 0 4 b は、導電層 5 0 1 b 及び半導体層 5 0 3 a に電気的に接続される。導電層 5 0 4 b は、表示回路における表示選択トランジスタのソース及びドレインの他方としての機能を有する。

[0448]

導電層 5 0 4 c は、絶縁層 5 0 2 を介して導電層 5 0 1 b に重畳する。導電層 5 0 4 c は、表示回路における保持容量の第 2 の容量電極としての機能を有する。

[0449]

導電層 5 0 4 d は、絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 c に電気的に接続される。導電層 5 0 4 d は、光検出回路における第 1 の光電変換素子の第 1 の電流端子及び第 2 の電流端子の一方としての機能を有する。

[0 4 5 0]

導電層 5 0 4 e は、絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 d に電気的に接続される。導電層 5 0 4 e は、光検出回路における第 2 の光電変換素子の第 1 の電流端子及び第 2 の電流端子の一方としての機能を有する。

[0451]

導電層504fは、半導体層503bに電気的に接続される。導電層504fは、光検出回路における第1の電荷蓄積制御トランジスタのソース及びドレインの一方としての機能を有する。

[0452]

導電層 5 0 4 g は、半導体層 5 0 3 c に電気的に接続される。導電層 5 0 4 g は、光検出回路における第 2 の電荷蓄積制御トランジスタのソース及びドレインの一方としての機能を有する。

[0453]

10

20

30

20

30

導電層 5 0 4 h は、絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 e 及び導電層 5 0 1 g に電気的に接続される。導電層 5 0 4 h は、第 1 の電荷蓄積制御信号が入力される信号線としての機能を有する。

[0454]

導電層 5 0 4 i は、絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 f 及び導電層 5 0 1 h に電気的に接続される。導電層 5 0 4 i は、第 2 の電荷蓄積制御信号が入力される信号線としての機能を有する。

[0455]

導電層 5 0 4 j は、半導体層 5 0 3 b 及び半導体層 5 0 3 c に電気的に接続され、且つ絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 j に電気的に接続される。導電層 5 0 4 j は、光検出回路における第 1 の電荷蓄積制御トランジスタ及び第 2 の電荷蓄積制御トランジスタのソース及びドレインの他方としての機能を有する。

[0456]

導電層 5 0 4 k は、半導体層 5 0 3 d に電気的に接続される。導電層 5 0 4 k は、光検出回路における出力選択トランジスタのソース及びドレインの一方としての機能を有する。

[0457]

導電層 5 0 4 1 は、半導体層 5 0 3 d 及び半導体層 5 0 3 e に電気的に接続される。導電層 5 0 4 1 は、光検出回路における出力選択トランジスタのソース及びドレインの他方、並びに光検出回路における増幅トランジスタのソース及びドレインの一方としての機能を有する。

[0458]

導電層 5 0 4 m は、半導体層 5 0 3 e に電気的に接続され、絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 k に電気的に接続される。導電層 5 0 4 m は、光検出回路における増幅トランジスタのソース及びドレインの他方としての機能を有する。

[0 4 5 9]

導電層 5 0 4 n は、絶縁層 5 0 2 を貫通する開口部において導電層 5 0 1 k に電気的に接続される。導電層 5 0 4 n は、電圧 V n が入力される配線としての機能を有する。

[0460]

絶縁層 5 0 5 は、導電層 5 0 4 a 乃至導電層 5 0 4 k を介して半導体層 5 0 3 a 乃至半導体層 5 0 3 d に接する。

[0461]

半導体層 5 0 6 a は、絶縁層 5 0 5 を貫通して設けられた開口部において導電層 5 0 4 d に電気的に接続される。

[0462]

半導体層 5 0 6 b は、絶縁層 5 0 5 を貫通して設けられた開口部において導電層 5 0 4 e に電気的に接続される。

[0463]

半導体層507aは、半導体層506aに接する。

【0464】

半導体層507bは、半導体層506bに接する。

[0465]

半導体層508aは、半導体層507aに接する。

[0466]

半導体層508bは、半導体層507bに接する。

[0467]

絶縁層509は、絶縁層505、半導体層506a、半導体層506b、半導体層507 a、半導体層507b、半導体層508a、及び半導体層508bに重畳する。絶縁層509は、表示回路及び光検出回路における平坦化絶縁層としての機能を有する。なお、必ずしも絶縁層509を設けなくてもよい。

[0468]

50

導電層 5 1 0 a は、絶縁層 5 0 5 及び絶縁層 5 0 9 を貫通する開口部において導電層 5 0 4 b に電気的に接続される。また、導電層 5 1 0 a を、導電層 5 0 1 a に重畳させることにより、光漏れを防止することができる。導電層 5 1 0 a は、表示回路における表示素子の画素電極としての機能を有する。なお、画素電極としての機能を有する層を画素電極ともいう。

[0469]

導電層 5 1 0 b は、絶縁層 5 0 5 及び絶縁層 5 0 9 を貫通する開口部において導電層 5 0 4 f に電気的に接続され、絶縁層 5 0 5 及び絶縁層 5 0 9 を貫通する開口部において半導体層 5 0 8 a に電気的に接続される。

[0 4 7 0]

導電層 5 1 0 c は、絶縁層 5 0 5 及び絶縁層 5 0 9 を貫通する開口部において導電層 5 0 4 g に電気的に接続され、絶縁層 5 0 5 及び絶縁層 5 0 9 を貫通する開口部において半導体層 5 0 8 b に電気的に接続される。

[0 4 7 1]

さらに、本実施の形態における入出力装置の構造例について、図15及び図16を用いて説明する。図15及び図16は、図13及び図14に示すアクティブマトリクス基板を用いた入出力装置の構造例を示す図であり、図15(A)は、平面模式図であり、図15(B)は、図15(A)における線分A-Bの断面模式図であり、図16(A)は、平面模式図であり、図16(B)は、図16(A)における線分C-Dの断面模式図である。なお、一例として光電変換素子をフォトダイオードとし、表示素子を液晶素子とする。

[0 4 7 2]

図 1 5 及び図 1 6 に示す入出力装置は、図 1 3 及び図 1 4 に示すアクティブマトリクス基板に加え、基板 5 1 2 と、遮光層 5 1 3 と、絶縁層 5 1 6 と、導電層 5 1 7 と、液晶層 5 1 8 と、を含む。なお、図 1 5 (A) 及び図 1 6 (A) では、便宜のため、導電層 5 1 7 を省略する。

[0473]

遮光層 5 1 3 は、基板 5 1 2 の一平面の一部に設けられる。例えば遮光層 5 1 3 は、光電変換素子が形成された部分を除く基板 5 1 2 の一平面に設けられる。

[0474]

絶 縁 層 5 1 6 は 、 遮 光 層 5 1 3 を 介 し て 基 板 5 1 2 の 一 平 面 に 設 け ら れ る 。

[0 4 7 5]

導電層 5 1 7 は、基板 5 1 2 の一平面に設けられる。導電層 5 1 7 は、表示回路における 共通電極としての機能を有する。なお、光検出回路において、必ずしも導電層 5 1 7 が設 けられなくてもよい。

[0 4 7 6]

液晶層 5 1 8 は、導電層 5 1 0 a 及び導電層 5 1 7 の間に設けられ、絶縁層 5 0 9 を介して半導体層 5 0 8 に重畳する。

[0477]

なお、導電層 5 1 0 a 、液晶層 5 1 8 、及び導電層 5 1 7 は、表示回路における表示素子としての機能を有する。

[0 4 7 8]

さらに、図15及び図16に示す入出力装置の各構成要素について説明する。

[0479]

基板 5 0 0 及び基板 5 1 2 としては、図 5 (A)における基板 4 0 0 aに適用可能な基板を用いることができる。

[0480]

導電層 5 0 1 a 乃至導電層 5 0 1 k としては、図 5 (A) における導電層 4 0 1 a に適用可能な材料の層を用いることができる。また、導電層 4 0 1 a に適用可能な材料の層を積層して導電層 5 0 1 a 乃至導電層 5 0 1 k を構成してもよい。

[0481]

10

20

30

絶縁層502としては、図5(A)における絶縁層402aに適用可能な材料の層を用いることができる。また、絶縁層402aに適用可能な材料の層を積層して絶縁層502を構成してもよい。

[0 4 8 2]

半導体層 5 0 3 a 乃至半導体層 5 0 3 e としては、図 5 (A) に示す酸化物半導体層 4 0 3 a に適用可能な材料の層を用いることができる。

[0 4 8 3]

導電層 5 0 4 a 乃至導電層 5 0 4 n としては、図 5 (A) における導電層 4 0 5 a 又は導電層 4 0 6 a に適用可能な材料の層を用いることができる。また、導電層 4 0 5 a 又は導電層 4 0 6 a に適用可能な材料の層を積層して導電層 5 0 4 a 乃至導電層 5 0 4 n を構成してもよい。

[0484]

絶縁層 5 0 5 としては、図 5 (A) における絶縁層 4 0 7 a に適用可能な材料の層を用いることができる。また、絶縁層 4 0 7 a に適用可能な層を積層して絶縁層 5 0 5 を構成してもよい。

[0485]

半導体層 5 0 6 a 及び半導体層 5 0 6 b は、一導電型 (P 型及び N 型の一方)の半導体層である。半導体層 5 0 6 a 及び半導体層 5 0 6 b としては、例えばシリコンを含有する半導体層を用いることができる。

[0486]

半導体層 5 0 7 a 及び半導体層 5 0 7 b は、半導体層 5 0 6 より抵抗の高い半導体層である。半導体層 5 0 7 a 及び半導体層 5 0 7 b としては、例えばシリコンを含有する半導体層を用いることができる。

[0487]

半導体層 5 0 8 a 及び半導体層 5 0 8 b は、半導体層 5 0 6 とは異なる導電型(P型及びN型の他方)の半導体層である。半導体層 5 0 8 a 及び半導体層 5 0 8 b としては、例えばシリコンを含有する半導体層を用いることができる。

[0 4 8 8]

絶縁層 5 0 9 及び絶縁層 5 1 6 としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また絶縁層 5 0 9 としては、低誘電率材料(1 o w - k 材料ともいう)の層を用いることもできる。

[0489]

導電層 5 1 0 乃至導電層 5 1 0 c、及び導電層 5 1 7 としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物(IZO:indium zinc oxideともいう)、酸化インジウムに酸化珪素(SiO₂)を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。

[0490]

また、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて導電層 5 1 0 a 乃至導電層 5 1 0 c、及び導電層 5 1 7 を形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が 1 0 0 0 0 / 以下、波長 5 5 0 n m における透光率が 7 0 %以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、 0 . 1 ・ c m 以下であることが好ましい。

[0491]

導電性高分子としては、いわゆる 電子共役系導電性高分子が用いることができる。 電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などが挙げられる。

10

20

30

30

[0492]

また、グラフェンを用いて導電層 5 1 0 a 乃至導電層 5 1 0 c 、及び導電層 5 1 7 を形成することもできる。

[0 4 9 3]

遮光層513としては、例えば金属材料の層を用いることができる。

[0494]

液晶層 5 1 8 としては、例えばTN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。なお、液晶層 5 1 8 として、導電層 5 1 0 c 及び導電層 5 1 7 に印加される電圧が 0 V のときに光を透過する液晶を用いることが好ましい。

[0495]

図13万至図16を用いて説明したように、本実施の形態における入出力装置の構造例は、トランジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。上記構造にすることにより、同一工程により同一基板上に表示回路及び光検出回路を作製することができるため、製造コストを低減することができる。

[0496]

また、図13乃至図16を用いて説明したように、本実施の形態における入出力装置の構造例は、光を透過させる部分を除き、遮光層が設けられた構造である。上記構造にすることにより、例えばアクティブマトリクス基板に設けられたトランジスタへの光の入射を抑制することができるため、光によるトランジスタの電気的特性(例えば閾値電圧など)の変動を抑制することができる。

[0497]

また、本実施の形態における入出力装置において、表示回路及び光検出回路と同一基板上に表示駆動回路及び光検出駆動回路などの回路を設けてもよい。このとき、表示駆動回路及び光検出駆動回路などの回路のトランジスタの構造を、表示回路及び光検出回路におけるトランジスタの構造と同じにしてもよい。

[0498]

(実施の形態7)

本実施の形態では、上記実施の形態における入出力装置を備えた電子機器の例について説明する。

[0499]

本実施の形態における電子機器の構成例について、図17(A)乃至図17(D)を用いて説明する。図17(A)乃至図17(D)は、本実施の形態における電子機器の構成例を説明するための模式図である。

[0500]

図 1 7 (A) に示す電子機器は、携帯型情報端末の例である。図 1 7 (A) に示す情報端末は、筐体 1 0 0 1 a と、筐体 1 0 0 1 a に設けられた表示部 1 0 0 2 a と、を具備する

[0501]

なお、筐体1001aの側面1003aに外部機器に接続させるための接続端子、及び図17(A)に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい

[0502]

図17(A)に示す携帯型情報端末は、筐体1001aの中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、外部機器との信号の送受信を行うアンテナと、を備える。なお、筐体1001aの中に、特定の機能を有する集積回路を一つ又は複数設けてもよい。

[0 5 0 3]

図17(A)に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュー

10

20

30

40

タ、及び遊技機の一つ又は複数としての機能を有する。

[0504]

図 1 7 (B) に示す電子機器は、折り畳み式の携帯型情報端末の例である。図 1 7 (B) に示す携帯型情報端末は、筐体 1 0 0 1 b と、筐体 1 0 0 1 b に設けられた表示部 1 0 0 2 b と、筐体 1 0 0 4 と、筐体 1 0 0 4 に設けられた表示部 1 0 0 5 と、筐体 1 0 0 1 b 及び筐体 1 0 0 4 を接続する軸部 1 0 0 6 と、を具備する。

[0 5 0 5]

また、図17(B)に示す携帯型情報端末では、軸部1006により筐体1001b又は筐体1004を動かすことにより、筐体1001bを筐体1004に重畳させることができる。

[0506]

なお、筐体1001bの側面1003b又は筐体1004の側面1007に外部機器に接続させるための接続端子、及び図17(B)に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。

[0507]

また、表示部1002b及び表示部1005に、互いに異なる画像又は一続きの画像を表示させてもよい。なお、表示部1005を必ずしも設けなくてもよく、表示部1005の代わりに、入力装置であるキーボードを設けてもよい。

[0508]

図17(B)に示す携帯型情報端末は、筐体1001b又は筐体1004の中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、筐体1001b又は筐体1004の中に、特定の機能を有する集積回路を1つ又は複数設けてもよい。また、図17(B)に示す携帯型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。

[0509]

図 1 7 (B) に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。

[0510]

図 1 7 (C) に示す電子機器は、設置型情報端末の例である。図 1 7 (C) に示す設置型情報端末は、筐体 1 0 0 1 c と、筐体 1 0 0 1 c に設けられた表示部 1 0 0 2 c と、を具備する。

[0511]

なお、表示部 1 0 0 2 c を、筐体 1 0 0 1 c における甲板部 1 0 0 8 に設けることもできる。

[0512]

また、図17(C)に示す設置型情報端末は、筐体1001cの中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、を備える。なお、筐体1001cの中に、特定の機能を有する集積回路を一つ又は複数設けてもよい。また、図17(C)に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。

[0 5 1 3]

さらに、図17(C)に示す設置型情報端末における筐体1001cの側面1003cに 券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい

[0514]

図 1 7 (C) に示す設置型情報端末は、例えば現金自動預け払い機、券などの注文をするための情報通信端末(マルチメディアステーションともいう)、又は遊技機としての機能を有する。

[0 5 1 5]

図17(D)は、設置型情報端末の例である。図17(D)に示す設置型情報端末は、筐

10

20

30

40

体 1 0 0 1 d と、筐体 1 0 0 1 d に設けられた表示部 1 0 0 2 d と、を具備する。なお、筐体 1 0 0 1 d を支持する支持台を設けてもよい。

[0516]

なお、筐体 1 0 0 1 d の側面 1 0 0 3 d に外部機器に接続させるための接続端子、及び図1 7 (D)に示す設置型情報端末を操作するためのボタンの一つ又は複数を設けてもよい

[0517]

また、図17(D)に示す設置型情報端末は、筐体1001dの中に、CPUと、メインメモリと、外部機器とCPU及びメインメモリとの信号の送受信を行うインターフェースと、を備えてもよい。また、筐体1001dの中に、特定の機能を有する集積回路を一つ又は複数設けてもよい。また、図17(D)に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。

[0518]

図17(D)に示す設置型情報端末は、例えばデジタルフォトフレーム、入出力モニタ、 又はテレビジョン装置としての機能を有する。

[0519]

上記実施の形態の入出力装置は、例えば電子機器の表示部として用いられ、例えば図17(A)乃至図17(D)に示す表示部1002a乃至表示部1002dとして用いられる。また、図17(B)に示す表示部1005として上記実施の形態の入出力装置を用いてもよい。

[0520]

図17を用いて説明したように、本実施の形態における電子機器の一例は、上記実施の形態における入出力装置が用いられた入出力部を具備する構成である。上記構成にすることにより、例えば指又はペンを用いて電子機器の操作又は電子機器への情報の入力を行うことができる。

[0521]

また、本実施の形態における電子機器の一例では、筐体に、入射する照度に応じて電源電圧を生成する光電変換部、及び入出力装置を操作する操作部のいずれか一つ又は複数を設けてもよい。例えば光電変換部を設けることにより、外部電源が不要となるため、外部電源が無い場所であっても、上記電子機器を長時間使用することができる。

【符号の説明】

[0 5 2 2]

- 101a 表示回路制御部
- 101b 光検出回路制御部
- 1 0 1 c 光源部
- 1 0 1 d 画素部
- 1 1 1 表示駆動回路
- 1 1 2 表示データ信号出力回路
- 1 1 3 光 検 出 駆 動 回 路
- 114 ライトユニット
- 1 1 5 d 表示回路
- 1 1 5 p 光検出回路
- 1 1 6 読み出し回路
- 1 3 1 光電変換素子
- 132 トランジスタ
- 133 トランジスタ
- 134 トランジスタ
- 135 トランジスタ
- 161a トランジスタ
- 161b トランジスタ

20

10

30

40

```
液晶素子
1 6 2 a
1 6 2 b
         液晶素子
1 6 3 a
         容量素子
1 6 3 b
         容量素子
1 6 4
        容量素子
1 6 5
        トランジスタ
        トランジスタ
1 6 6
4 0 0 a
         基 板
4 0 0 b
         基板
4 0 0 c
         基 板
                                                                         10
4 0 1 a
         導電層
4 0 1 b
         導電層
4 0 1 c
         導電層
4 0 2 a
         絶縁層
4 0 2 b
         絶縁層
4 0 2 c
         絶縁層
4 0 3 a
         酸化物半導体層
4 0 3 b
         酸化物半導体層
4 0 3 c
         酸化物半導体層
4 0 5 a
                                                                         20
         導電層
4 0 5 b
         導電層
4 0 5 c
         導電層
4 0 6 a
         導電層
4 0 6 b
         導電層
4 0 6 c
         導電層
4 0 7 a
         絶縁層
4 0 7 b
         絶縁層
4 0 8 a
         導電層
4 0 8 b
         導電層
4 4 7
        絶縁層
                                                                         30
5 0 0
        基板
         導電層
5 0 1 a
5 0 1 b
         導電層
5 0 1 c
         導電層
5 0 1 d
         導電層
5 0 1 e
         導電層
5 0 1 f
         導電層
5 0 1 g
         導電層
5 0 1 h
         導電層
5 0 1 i
         導電層
                                                                         40
5 0 1 j
         導電層
5 0 1 k
         導電層
5 0 2
        絶縁層
5 0 3 a
         半導体層
5 0 3 b
         半導体層
5 0 3 c
         半導体層
5 0 3 d
         半導体層
5 0 3 e
         半導体層
5 0 3 j
         半導体層
5 0 4 a
         導電層
                                                                         50
```

- ^			<u>₩</u> =	
5 0			導電	
5 0 5 0		d	導 ¹ 導 ¹	
5 0			等 章 導 章	
5 0			導電	
5 0				宇電
		h		算電
	4			導電
	4	-		導 電 導 電
5 0				導 電 導 電
0				導電
0		n		導電
	5			絶縁層
	6 6	a		半導体半導
,		a b		半導
	7			半導
		b		半導
	8	а	:	半 導 体 半 導
		a b		半導
	9			絶縁層
	0			導電層
i 1				導電 導電
5 1				等 电 導 電
5 1				基板
5 1				遮光層
5 1				絶縁層
5 1				導電層
5 1 6 0				液 晶 層 基 板
6 0				基 似 下 地 絶
6 0				酸化物
6 0				ゲート
6 1				ゲート
6 1	4			電 極
6 1	6			層間絶
6 1	8			配 線
6 2				保護膜
7 0				下地絶
7 0				絶縁物
7 0				半導
7 0				半導
7 0				半導
7 0				ゲート
7 0				ゲート
7 0	Ь	a		側壁

側壁絶縁物


7 0 6 b

0 7	7		<i>1,1</i> 2 <i>1,</i> 3				
			絶 縁	牣			
0 8			ソ				
0 8					1	•	′ン
5 C)		基 板				
5 2	2		下 地	絶		緣	縁 層
5 4			保 護	絶		縁	縁 層
5 6	õ		酸化	4	勿	勿 半:	物 半 導
5 6	5 a	3	高	j	5 抵	§抵抗	高抵 抗 領
5 6	5 b)		低	低抵	低抵抗	低抵抗領
5 8							ゲート絶縁
6 0							ゲート電極
6 2							側壁絶縁物
6 4					電 極		
6 6							層間絶縁層
6 8					配線		
0 1					測定系		
1 1							トランジス
1 2							トランジス
1 3						容量素子	
1 4							トランジス
1 5							トランジス
0 0					基板		
0 1					導電層		
0 2					絶縁層		
0 3							酸化物半導
0 5					導電層		
0 6					導電層		
0 7					絶縁層		
0 0						平坦化層	
0 9					導電層		
1 0					導電層		
2 7 0 0			-		絶縁層		
0 0							
0 0							
0 0							
0 0							
0 0							
0 0							
0 0							
0 0							
0 0							
0 0							
0 0			C				
0 0					筐体		
0 0						表示部	
0 0					軸部		
0 0					側面		
0 0	8 (3		甲	甲板	甲板部	甲 板 部

20

30

40




pls


time

20


(59) 【図5】 【図6】 (A) (B) (A) 407a 408a 403a 407a 400a 401a (B) 400a 401a 400a 401a 402a 400a 401a (C) (D) 407b 408b 403b (C) 403b 400a 401a 402a 400b 401b 400b 401b 402b 402b (E) (D) 403a 406a 402c 400a 401a 402a (E) 400c 403c 400a 401a 402a 【図8】 【図7】 (A) (A)




【図9】




【図10】



【図11】



【図12】




40


10

20

【図13】




【図14】




10

(B)




(B)




20

【図15】





【図16】





30


(B)




































【図24】








30


【図25】 (A)




【図26】

(A)

(B)



10




762 175 758 768 764 764 756 756 756 756

20


【図27】

(A)




【図28】


(A)




30



40




(B)




【図29】







【図30】






10






20

【図31】




【図32】

(A)




30






【図33】



【図34】



10

20

30

【手続補正書】

【提出日】令和6年1月17日(2024.1.17)

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

シリコンを有する第1の光電変換素子と、

10

20

30

シリコンを有する第2の光電変換素子と、

ソースまたはドレインの一方が前記第1の光電変換素子のカソードと電気的に接続される 第1のトランジスタと、

ソ - ス ま た は ド レ イ ン の 一 方 が 前 記 第 2 の 光 電 変 換 素 子 の カ ソ ー ド と 電 気 的 に 接 続 さ れ る _ 第2のトランジスタと、

ゲートが第1の導電層を介して前記第1のトランジスタのソースまたはドレインの他方、 及び、前記第2のトランジスタのソースまたはドレインの他方と電気的に接続される第3 のトランジスタと、

ソースまたはドレインの一方が前記第3のトランジスタのソースまたはドレインの一方と <u>電気的に接続される第4のトランジスタと、</u>

前記第1の光電変換素子のアノードは、第2の導電層を介して第3の導電層と電気的に接 続され、

前記第3のトランジスタのソースまたはドレインの他方は、第4の導電層と電気的に接続」 され、

<u>前 記 第 4 の トランジス タ の ソ ー ス ま た は ド レ イ ン の 他 方 は 、 信 号 を 出 力 す る 配 線 と し て 機 _</u> 能する第5の導電層と電気的に接続され、

前記第1の導電層、前記第2の導電層、前記第3の導電層、前記第4の導電層、及び、前 記第5の導電層は、銅を有し、

前記第1の導電層及び前記第2の導電層は、第1の絶縁層に接して配置され、

前記第2の導電層及び前記第3の導電層は、前記第1の光電変換素子の受光面側とは逆側 に配置され、

前記第1の光電変換素子の受光面側に配置された第2の絶縁層は、前記第1の光電変換素 子の側面を覆う領域を有し、

平面視において、前記第1の導電層は、前記第1の絶縁層を介して前記第3の導電層と重 なりを有し、

平面視において、前記第1の絶縁層に設けられ、前記第2の導電層と前記第3の導電層を 電気的に接続するコンタクトホールは、前記第1の光電変換素子の受光面側に配置された <u>遮光層と重なりを有する、半導体装置。</u>

【請求項2】

40

<u>シリコンを有する第1の光電変換素子と、</u>

シリコンを有する第2の光電変換素子と、

ソースまたはドレインの一方が前記第1の光電変換素子のカソードと電気的に接続される 第1のトランジスタと、

ソースまたはドレインの一方が前記第2の光電変換素子のカソードと電気的に接続される 第2のトランジスタと、

<u>ゲートが第1の導電層を介して前記第1のトランジスタのソースまたはドレインの他方、</u> 及び、前記第2のトランジスタのソースまたはドレインの他方と電気的に接続される第3 のトランジスタと、

<u>ソースまたはドレインの一方が前記第3のトランジスタのソースまたはドレインの一方と</u>

電気的に接続される第4のトランジスタと、

前記第1の光電変換素子のアノードは、第2の導電層を介して第3の導電層と電気的に接

前記第3のトランジスタのソースまたはドレインの他方は、第4の導電層と電気的に接続 され、

<u>前 記 第 4 の トランジス タ の ソ ー ス ま た は ド レ イ ン の 他 方 は 、 信 号 を 出 力 す る 配 線 と し て 機 _</u> 能する第5の導電層と電気的に接続され、

前記第1の導電層、前記第2の導電層、前記第3の導電層、前記第4の導電層、及び、前 記第5の導電層は、銅を有し、

前記第1の導電層及び前記第2の導電層は、第1の絶縁層に接して配置され、

前記第2の導電層及び前記第3の導電層は、前記第1の光電変換素子の受光面側とは逆側

前記第1の光電変換素子の受光面側に配置された第2の絶縁層は、前記第1の光電変換素 子の側面を覆う領域を有し、

平面視において、前記第1の導電層は、前記第1の絶縁層を介して前記第3の導電層と重 なりを有し、

平面視において、前記第1の絶縁層に設けられ、前記第2の導電層と前記第3の導電層を 電気的に接続するコンタクトホールは、前記第1の光電変換素子の受光面側に配置された 遮光層と重なりを有し、

平面視において、前記コンタクトホールは、前記第1の光電変換素子のカソードと重なら ないように配置される、半導体装置。

【請求項3】

シリコンを有する第1の光電変換素子と、

シリコンを有する第2の光電変換素子と、

ソースまたはドレインの一方が前記第1の光電変換素子のカソードと電気的に接続される 第1のトランジスタと、

<u>ソースまたはドレインの一方が前記第2の光電変換素子のカソードと電気的に接続される</u> <u>第2のトランジスタと、</u>

ゲートが第1の導電層を介して前記第1のトランジスタのソースまたはドレインの他方、 <u>及び、前記第2のトランジスタのソースまたはドレインの他方と電気的に接続される第3</u> <u>のトランジスタと、</u>

ソースまたはドレインの一方が前記第3のトランジスタのソースまたはドレインの一方と <u>電気的に接続される第4のトランジスタと、</u>

を有し、

前記第1の光電変換素子のアノードは、第2の導電層を介して第3の導電層と電気的に接 続され、

前記第3のトランジスタのソースまたはドレインの他方は、第4の導電層と電気的に接続 され、

前記第4のトランジスタのソースまたはドレインの他方は、信号を出力する配線として機 <u>能 す る 第 5 の 導 電 層 と 電 気 的 に 接 続 さ れ 、</u>

前記第1の導電層、前記第2の導電層、前記第3の導電層、前記第4の導電層、及び、前 記第5の導電層は、銅を有し、

前記第1の導電層及び前記第2の導電層は、第1の絶縁層に接して配置され、

前記第2の導電層及び前記第3の導電層は、前記第1の光電変換素子の受光面側とは逆側 に配置され、

前記第1の光電変換素子の受光面側に配置された第2の絶縁層は、前記第1の光電変換素 子の側面を覆う領域を有し、

平面視において、前記第1の導電層は、前記第1の絶縁層を介して前記第3の導電層と重 <u>なりを有し、</u>

10

20

30

40

平面視において、前記第1の絶縁層に設けられ、前記第2の導電層と前記第3の導電層を 電気的に接続するコンタクトホールは、前記第1の光電変換素子の受光面側に配置された 遮光層と重なりを有し、

平面視において、前記第1の光電変換素子のカソードの全体は、前記第1の光電変換素子 のアノードと重なるように配置される、半導体装置。

【請求項4】

- シリコンを有する第1の光電変換素子と、
- シリコンを有する第2の光電変換素子と、
- <u>ソースまたはドレインの一方が前記第1の光電変換素子のカソードと電気的に接続される</u> 第1のトランジ<u>スタと、</u>

<u>ソースまたはドレインの一方が前記第2の光電変換素子のカソードと電気的に接続される</u> 第2のトランジスタと、

ゲートが第1の導電層を介して前記第1のトランジスタのソースまたはドレインの他方、 及び、前記第2のトランジスタのソースまたはドレインの他方と電気的に接続される第3 のトランジスタと、

<u>ソースまたはドレインの一方が前記第3のトランジスタのソースまたはドレインの一方と</u> <u>電気的に接続される第4のトランジスタと、</u>

を有し、

前記第1の光電変換素子のアノードは、第2の導電層を介して第3の導電層と電気的に接 続され、

<u>献 ら 16 、</u> 前 記 第 3 の トランジスタのソースまたはドレインの他方は、第 4 の導電層と電気的に接続 され、

前記第4のトランジスタのソースまたはドレインの他方は、信号を出力する配線として機 能する第5の導電層と電気的に接続され、

前記第1の導電層、前記第2の導電層、前記第3の導電層、前記第4の導電層、及び、前記第5の導電層は、銅を有し、

前記第1の導電層及び前記第2の導電層は、第1の絶縁層に接して配置され、

前記第2の導電層及び前記第3の導電層は、前記第1の光電変換素子の受光面側とは逆側に配置され、

前記第1の光電変換素子の受光面側に配置された第2の絶縁層は、前記第1の光電変換素 子の側面を覆う領域を有し、

平面視において、前記第1の導電層は、前記第1の絶縁層を介して前記第3の導電層と重なりを有し、

平面視において、前記第1の絶縁層に設けられ、前記第2の導電層と前記第3の導電層を 電気的に接続するコンタクトホールは、前記第1の光電変換素子の受光面側に配置された 遮光層と重なりを有し、

<u>平面視において、前記コンタクトホールは、前記第1の光電変換素子のカソードと重なら</u>ないように配置され、

平面視において、前記第1の光電変換素子のカソードの全体は、前記第1の光電変換素子のアノードと重なるように配置される、半導体装置。

【請求項5】

<u>請求項1乃至請求項4のいずれか一において、</u>

前記半導体装置を有する、電子機器。

【請求項6】

請求項1乃至請求項4のいずれか一において、

前記半導体装置とCPUとアンテナとを有する、携帯型情報端末。

20

30

10

50