

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5104758号
(P5104758)

(45) 発行日 平成24年12月19日(2012.12.19)

(24) 登録日 平成24年10月12日(2012.10.12)

(51) Int. Cl.	F I
G09G 3/28 (2006.01)	G09G 3/28 H
G09G 3/20 (2006.01)	G09G 3/20 670J
	G09G 3/20 622C
	G09G 3/20 612U
	G09G 3/20 660U

請求項の数 2 (全 28 頁)

(21) 出願番号	特願2008-524299 (P2008-524299)	(73) 特許権者	000005821
(86) (22) 出願日	平成20年2月25日(2008.2.25)		パナソニック株式会社
(86) 国際出願番号	PCT/JP2008/000322		大阪府門真市大字門真1006番地
(87) 国際公開番号	W02008/105159	(74) 代理人	100109667
(87) 国際公開日	平成20年9月4日(2008.9.4)		弁理士 内藤 浩樹
審査請求日	平成20年5月22日(2008.5.22)	(74) 代理人	100109151
(31) 優先権主張番号	特願2007-46484 (P2007-46484)		弁理士 永野 大介
(32) 優先日	平成19年2月27日(2007.2.27)	(74) 代理人	100120156
(33) 優先権主張国	日本国(JP)		弁理士 藤井 兼太郎
(31) 優先権主張番号	特願2007-46485 (P2007-46485)	(72) 発明者	吉濱 豊
(32) 優先日	平成19年2月27日(2007.2.27)		大阪府門真市大字門真1006番地 松下
(33) 優先権主張国	日本国(JP)		電器産業株式会社内
		(72) 発明者	木子 茂雄
			大阪府門真市大字門真1006番地 松下
			電器産業株式会社内

最終頁に続く

(54) 【発明の名称】 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

(57) 【特許請求の範囲】

【請求項1】

走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、

初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド期間内に複数設け、前記初期化期間には前記走査電極に緩やかに上昇する傾斜波形電圧を印加する駆動回路と、前記プラズマディスプレイパネルに表示する画像が静止画かどうかを判定する静止画判定回路と、前記プラズマディスプレイパネルを駆動した累積時間と前記累積時間に対する前記プラズマディスプレイパネルに前記静止画を表示する期間の割合を計測する累積加算回路とを備え、

前記駆動回路は、前記プラズマディスプレイパネルに静止画を表示する期間の割合が大きいほど前記傾斜波形電圧の最大電圧を高くするプラズマディスプレイ装置。

【請求項2】

走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド期間内に複数設け、前記初期化期間には前記走査電極に緩やかに上昇する傾斜波形電圧を印加して駆動するプラズマディスプレイパネルの駆動方法であって、

前記プラズマディスプレイパネルに表示する画像が静止画かどうかを判定し、前記プラズマディスプレイパネルを駆動した累積時間と前記累積時間に対する前記プラズマディスプレイパネルに前記静止画を表示する期間の割合を計測し、前記プラズマディスプレイパネ

ルに静止画を表示する期間の割合が大きいほど前記傾斜波形電圧の最大電圧を高くするプラズマディスプレイパネルの駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。

【背景技術】

【0002】

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成されている。誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（R）

10

20

【0003】

パネルを駆動する方法としては、サブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。

【0004】

各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電が発生し、続く書込み動作に必要な壁電荷が各電極上に形成されるとともに、書込み放電を安定して発生させるためのプライミング粒子（放電のための起爆剤である励起粒子）が発生する。書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させて壁電荷が形成される（以下、この動作を「書込み」とも記す）。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルス電圧を印加し、書込み放電を起こした放電セルで維持放電が発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示が行なわれる。

30

【0005】

また、サブフィールド法の中でも、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。この駆動方法は、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上

40

【0006】

この駆動方法は、例えば、複数のサブフィールドのうち、1つのサブフィールドの初期化期間においては全ての放電セルで初期化放電を発生させる初期化動作（以下、「全セル初期化動作」と略記する）を行う。そうして、他のサブフィールドの初期化期間においては維持放電を行った放電セルだけで初期化放電を発生させる初期化動作（以下、「選択初期化動作」と略記する）を行う。このように駆動することによって、画像の表示に関係のない発光は全セル初期化動作の放電にともなう発光のみとなる。その結果、黒表示領域の輝度（以下、「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。この駆動方法は、例えば、特許文献1に開

50

示されている。

【0007】

ところで、近年においては、パネルの高精細化や大画面化にともない、プラズマディスプレイ装置におけるさらなる画像表示品質の向上が望まれている。しかしながら、パネルの放電特性は、パネルに通電した時間の累積時間（以下、「通電累積時間」と記す）に応じて変化（以下、「経時変化」と記す）する。加えて、パネルの放電特性の経時変化は、パネルに表示してきた画像によってもその進行度合いが変化する。そのため、放電を安定に発生させる制御を、通電累積時間およびパネルに表示してきた画像によらずに最適に行うことは容易ではない。

【特許文献1】特開2000-242224号公報

10

【発明の開示】

【0008】

本発明は上述の課題に鑑みなされたものであり、本発明はパネルの通電累積時間およびパネルに表示してきた画像に応じて進行する放電特性の経時変化に応じて放電を安定に発生させる制御を最適に行うことを可能とする。また、本発明は画像表示品質を向上させることができるプラズマディスプレイ装置およびパネルの駆動方法を提供する。

【0009】

プラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、駆動電圧波形を表示電極対に印加してプラズマディスプレイパネルを駆動する駆動回路と、駆動回路がプラズマディスプレイパネルを駆動した累積時間を計測する通電累積時間計測回路と、プラズマディスプレイパネルに表示する画像の性質を判定して判定結果を出力する画像判定回路とを備え、駆動回路は累積時間に応じて駆動電圧波形を変化させるとともに、画像判定回路の判定結果に応じて駆動電圧波形を変化させる時間間隔を制御する。

20

【0010】

プラズマディスプレイパネルの駆動方法は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを1フィールド期間内に複数設けプラズマディスプレイパネルを駆動した累積時間に応じて駆動電圧波形を変化させて駆動するプラズマディスプレイパネルの駆動方法であって、プラズマディスプレイパネルに表示する画像の性質を判定して判定結果を出力し、判定結果に応じて駆動電圧波形の変化を早く生じさせる。

30

【発明を実施するための最良の形態】

【0011】

以下、本発明の実施の形態1および実施の形態2におけるプラズマディスプレイ装置について、図面を用いて説明する。

【0012】

（実施の形態1）

図1は、本発明の実施の形態1におけるパネル10の構造を示す分解斜視図である。ガラス製の前面板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。

40

【0013】

また、保護層26は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ne）およびキセノン（Xe）ガスを封入した場合に2次電子放出係数が大きく耐久性に優れたMgOを主成分とする材料から形成されている。

【0014】

背面板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色（R）、緑色（G）および青色（B）の各色に発光する蛍光体層35が設けられている。

50

【0015】

これら前面板21と背面板31とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

【0016】

なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

10

【0017】

図2は、本発明の実施の形態1におけるパネル10の電極配列図である。パネル10には、行方向に長いn本の走査電極SC1~SCn(図1の走査電極22)およびn本の維持電極SU1~SUn(図1の維持電極23)が配列され、列方向に長いm本のデータ電極D1~Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1~n)および維持電極SUiと1つのデータ電極Dj(j=1~m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。

【0018】

次に、パネル10を駆動するための駆動電圧波形とその動作について説明する。実施の形態1におけるプラズマディスプレイ装置は、サブフィールド法、すなわち1フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは、初期化期間、書込み期間および維持期間を有する。

20

【0019】

各サブフィールドにおいて、初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷が各電極上に形成される。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング粒子(放電のための起爆剤である励起粒子)を発生させるという働きを持つ。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と、1つ前のサブフィールドで維持放電を行った放電セルで初期化放電を発生させる選択初期化動作とがある。

30

【0020】

書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に書込み放電を発生し壁電荷が形成される。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対24に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させてパネルは発光する。このときの比例定数を「輝度倍率」と呼ぶ。

【0021】

なお、実施の形態1では、1フィールドを10のサブフィールド(第1SF、第2SF、・・・、第10SF)で構成し、各サブフィールドはそれぞれ、例えば、1、2、3、6、11、18、30、44、60、80の輝度重みを持つものとする。そして、第1SFの初期化期間では全セル初期化動作を行い、第2SF~第10SFの初期化期間では選択初期化動作を行うものとする。そして、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対24のそれぞれに印加される。

40

【0022】

しかし、実施の形態1は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切替える構成であってもよい。

【0023】

また、詳細に関しては後述するが、実施の形態1では、パネルに通電している期間中、単位時間(実施の形態1では30分)毎に所定値を累積加算するとともに、パネルに表示

50

する画像にもとづきその所定値の大きさを変更する累積加算回路を備えた構成としている。そして、この累積加算回路からの出力値に応じてパネルを駆動するための駆動波形を制御している。

【 0 0 2 4 】

これにより、パネルの通電累積時間およびパネルに表示してきた画像に依存して進行する放電特性の経時変化に応じて、放電を安定に発生させる制御を最適に行い、安定した放電を発生させることを実現している。

【 0 0 2 5 】

以下、駆動電圧波形の概要についてまず説明し、続いて、実施の形態 1 におけるプラズマディスプレイ装置の回路構成とその詳細を説明し、その後、累積加算値と駆動電圧波形との関係について説明する。

10

【 0 0 2 6 】

図 3 は、実施の形態 1 におけるパネル 1 0 の各電極に印加する駆動電圧波形図である。図 3 は、2 つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールドと、選択初期化動作を行うサブフィールドとを示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。

【 0 0 2 7 】

第 1 S F の初期化期間の前半部では、データ電極 $D 1 \sim D m$ 、維持電極 $S U 1 \sim S U n$ にそれぞれ $0 (V)$ が印加される。走査電極 $S C 1 \sim S C n$ には、維持電極 $S U 1 \sim S U n$ に対して放電開始電圧以下の電圧 $V i 1$ から、放電開始電圧を超える電圧 $V i 2$ に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形電圧」と呼称する）が印加される。以下、走査電極 $S C 1 \sim S C n$ に印加する上りランプ波形電圧の最大値を「初期化電圧 $V i 2$ 」として引用する。また、初期化電圧 $V i 2$ と電圧 $V i 1$ との差を、「 $V s e t$ 」と記す。

20

【 0 0 2 8 】

この上りランプ波形電圧が上昇する間に、走査電極 $S C 1 \sim S C n$ と維持電極 $S U 1 \sim S U n$ 、データ電極 $D 1 \sim D m$ との間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極 $S C 1 \sim S C n$ 上部に負の壁電圧が蓄積されるとともに、データ電極 $D 1 \sim D m$ 上部および維持電極 $S U 1 \sim S U n$ 上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

30

【 0 0 2 9 】

ここで、実施の形態 1 においては、後述する累積加算回路 4 8 A において算出した累積加算値があらかじめ定めたとしきい値以上になったら、初期化電圧 $V i 2$ をより大きくして上りランプ波形電圧を発生させるように構成されている。この構成の詳細については、後述する。これにより、書込み放電を発生させるために必要な電圧を高くすることなく安定した書込み放電を発生させることを実現している。

【 0 0 3 0 】

初期化期間の後半部では、維持電極 $S U 1 \sim S U n$ に正の電圧 $V e 1$ が印加され、データ電極 $D 1 \sim D m$ に $0 (V)$ が印加される。走査電極 $S C 1 \sim S C n$ には、維持電極 $S U 1 \sim S U n$ に対して放電開始電圧以下となる電圧 $V i 3$ から放電開始電圧を超える電圧 $V i 4$ に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称する）が印加される。この間に、走査電極 $S C 1 \sim S C n$ と維持電極 $S U 1 \sim S U n$ 、データ電極 $D 1 \sim D m$ との間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極 $S C 1 \sim S C n$ 上部の負の壁電圧および維持電極 $S U 1 \sim S U n$ 上部の正の壁電圧が弱められ、データ電極 $D 1 \sim D m$ 上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。

40

【 0 0 3 1 】

なお、図 3 の第 2 S F の初期化期間に示したように、初期化期間の前半部を省略した駆動電圧波形を各電極に印加してもよい。すなわち、維持電極 $S U 1 \sim S U n$ に電圧 $V e 1$

50

が、データ電極 $D_1 \sim D_m$ に $0 (V)$ がそれぞれ印加され、走査電極 $SC_1 \sim SC_n$ に電圧 V_{i3} から電圧 V_{i4} に向かって緩やかに下降する下りランプ波形電圧が印加される。これにより前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極 SC_i 上部および維持電極 SU_i 上部の壁電圧が弱められる。また直前の維持放電によってデータ電極 $D_k (k = 1 \sim m)$ 上部に十分な正の壁電圧が蓄積されている放電セルでは、この壁電圧の過剰な部分が放電され書込み動作に適した壁電圧に調整される。一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように前半部を省略した初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。

10

【0032】

続く書込み期間では、維持電極 $SU_1 \sim SU_n$ に電圧 V_{e2} が、走査電極 $SC_1 \sim SC_n$ に電圧 V_c が印加される。

【0033】

まず、1行目の走査電極 SC_1 に負の走査パルス電圧 V_a が印加されるとともに、データ電極 $D_1 \sim D_m$ のうち1行目に発光させるべき放電セルのデータ電極 $D_k (k = 1 \sim m)$ に正の書込みパルス電圧 V_d が印加される。このときデータ電極 D_k 上と走査電極 SC_1 上との交差部の電圧差は、外部印加電圧の差 $(V_d - V_a)$ にデータ電極 D_k 上の壁電圧と走査電極 SC_1 上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極 D_k と走査電極 SC_1 との間および維持電極 SU_1 と走査電極 SC_1 との間

20

【0034】

に書込み放電が起こり、走査電極 SC_1 上に正の壁電圧が蓄積され、維持電極 SU_1 上に負の壁電圧が蓄積され、データ電極 D_k 上にも負の壁電圧が蓄積される。このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧 V_d を印加しなかったデータ電極 $D_1 \sim D_m$ と走査電極 SC_1 との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作が n 行目の放電セルに至るまで行なわれ、書込み期間が終了する。

【0035】

続く維持期間では、まず走査電極 $SC_1 \sim SC_n$ に正の維持パルス電圧 V_s が印加されるとともに維持電極 $SU_1 \sim SU_n$ に $0 (V)$ が印加される。すると書込み放電を起こした放電セルでは、走査電極 SC_i 上と維持電極 SU_i 上との電圧差が維持パルス電圧 V_s に走査電極 SC_i 上の壁電圧と維持電極 SU_i 上の壁電圧との差が加算されたものとなり放電開始電圧を超える。

30

【0036】

そして、走査電極 SC_i と維持電極 SU_i との間に維持放電が起こり、このとき発生した紫外線により蛍光体層 35 が発光する。そして走査電極 SC_i 上に負の壁電圧が蓄積され、維持電極 SU_i 上に正の壁電圧が蓄積される。さらにデータ電極 D_k 上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

40

【0037】

続いて、走査電極 $SC_1 \sim SC_n$ には $0 (V)$ が、維持電極 $SU_1 \sim SU_n$ には維持パルス電圧 V_s がそれぞれ印加される。すると、維持放電を起こした放電セルでは、維持電極 SU_i 上と走査電極 SC_i 上との電圧差が放電開始電圧を超えるので再び維持電極 SU_i と走査電極 SC_i との間に維持放電が起こる。そうして、維持電極 SU_i 上に負の壁電圧が蓄積され走査電極 SC_i 上に正の壁電圧が蓄積される。以降同様に、走査電極 $SC_1 \sim SC_n$ と維持電極 $SU_1 \sim SU_n$ とに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対 24 の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。

【0038】

50

そして、維持期間の最後には最後の維持放電を発生させるための電圧 V_s を走査電極 $SC_1 \sim SC_n$ に印加してから所定時間後にその放電を弱めるための電圧 V_{e1} が維持電極 $SU_1 \sim SU_n$ に与えられる。こうすることで、走査電極 $SC_1 \sim SC_n$ と維持電極 $SU_1 \sim SU_n$ との間にいわゆる細幅パルス状の電圧差を与えて、データ電極 D_k 上の正の壁電圧を残したまま、走査電極 SC_i および維持電極 SU_i 上の壁電圧の一部または全部が消去される(以下、この放電を「消去放電」と呼称する)。

【0039】

このように、最後の維持放電、すなわち消去放電を発生させるための電圧 V_s を走査電極 $SC_1 \sim SC_n$ に印加した後、所定の時間間隔の後、表示電極対24の電極間の電位差を緩和するための電圧 V_{e1} が維持電極 $SU_1 \sim SU_n$ に印加される。こうして維持期間における維持動作が終了する。

10

【0040】

続くサブフィールドの動作は、維持期間の維持パルスの数を除いて上述の動作とほぼ同様であるため説明を省略する。以上が、実施の形態1におけるパネル10の各電極に印加する駆動電圧波形の概要である。

【0041】

次に、実施の形態1におけるプラズマディスプレイ装置の構成について説明する。図4は、実施の形態1におけるプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45、静止画判定回路46、累積加算回路48Aおよび各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。なお、静止画判定回路46は、パネルに表示する画像の性質を判定して判定結果を出力する画像判定回路49の一例である。画像の性質とは、実施の形態1の場合は、例えば静止画の性質を意味している。

20

【0042】

画像信号処理回路41は、入力された画像信号 SIG をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路42はサブフィールド毎の画像データを各データ電極 $D_1 \sim D_m$ に対応する信号に変換し各データ電極 $D_1 \sim D_m$ を駆動する。

【0043】

静止画判定回路46は、パネル10に表示する画像が静止画かどうかを判定し、その判定結果を出力する。

30

【0044】

累積加算回路48Aは、各駆動回路がパネル10を駆動している期間中、すなわちパネル10に通電している期間中、単位時間(実施の形態1では30分)毎に所定値を加算して増加させる累積加算を行う。累積加算結果はリセットされず、パネルの通電累積時間とともに増加される。したがって、累積加算回路48Aは、各駆動回路がパネル10を駆動した累積時間を計測する通電累積時間計測回路としての働きを有する。このとき、累積加算回路48Aは、静止画判定回路46からの出力にもとづき、単位時間に対する静止画の表示期間の割合を判定し、その割合が大きいときにはこの所定値を大きくして累積加算を行う。そして、累積加算回路48Aはこの累積加算値をあらかじめ定めたいしきい値と比較し、累積加算結果がしきい値以上になったら、そのことを表す信号をタイミング発生回路45に出力する。

40

【0045】

タイミング発生回路45は水平同期信号 H 、垂直同期信号 V および累積加算回路48Aからの出力をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。そして、上述したように、実施の形態1においては、初期化期間において走査電極 $SC_1 \sim SC_n$ に印加する上りランプ波形電圧の初期化電圧 V_{i2} の電圧値を、累積加算回路48Aにおける累積加算値にもとづいて制御しており、それに応じたタイミング信号が走査電極駆動回路43に出力される。

50

【 0 0 4 6 】

走査電極駆動回路 4 3 は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路を有し、タイミング信号にもとづいて各走査電極 S C 1 ~ S C n をそれぞれ駆動する。初期化波形発生回路は、初期化期間において走査電極 S C 1 ~ S C n に印加する初期化波形電圧を発生する。維持パルス発生回路は、維持期間において走査電極 S C 1 ~ S C n に印加する維持パルス電圧を発生する。走査パルス発生回路は、書込み期間において走査電極 S C 1 ~ S C n に印加する走査パルス電圧を発生する。維持電極駆動回路 4 4 は、維持パルス発生回路および電圧 V e 1、電圧 V e 2 を発生するための回路を備え、タイミング信号にもとづいて維持電極 S U 1 ~ S U n を駆動する。以上が、実施の形態 1 におけるプラズマディスプレイ装置の回路構成である。

10

【 0 0 4 7 】

次に、上述した静止画判定回路 4 6 の構成について説明する。図 5 は、実施の形態 1 における静止画判定回路の回路ブロック図である。静止画判定回路 4 6 は、遅延回路 6 1、差分回路 6 2、第 1 の比較回路 6 3、第 2 の比較回路 6 5、第 1 の累積カウンタ 6 4 を備えている。

【 0 0 4 8 】

遅延回路 6 1 は、データの書込みと読み出しが可能な一般に R A M と呼ばれる半導体記憶素子から構成された、映像信号を 1 フレーム期間遅延させることができるいわゆるフレームメモリである。遅延回路 6 1 は、画像信号処理回路 4 1 から入力される映像信号を 1 フレーム期間遅延して出力する。

20

【 0 0 4 9 】

差分回路 6 2 は、現フレームの映像信号（遅延回路 6 1 に入力されている映像信号）と、遅延回路 6 1 から出力される 1 フレーム前の映像信号との差の絶対値を画素毎に算出する。差分回路 6 2 は、このようにして、同一画素における 1 フレーム間での映像信号の変化量（発光輝度の変化）を検出する。

【 0 0 5 0 】

第 1 の比較回路 6 3 は、差分回路 6 2 からの出力値とあらかじめ定めた静止画素判定しきい値 S H 1 とを比較する。そうして、第 1 の比較回路 6 3 は、差分回路 6 2 からの出力値が静止画素判定しきい値 S H 1 以上、すなわちその画素において 1 フレーム間で発光輝度に変化があると判定したときには「 1 」を出力する。第 1 の比較回路 6 3 は、差分回路 6 2 からの出力値が静止画素判定しきい値 S H 1 未満、すなわちその画素において 1 フレーム間で発光輝度の変化はないと判定したときには「 0 」を出力する。なお、静止画素判定しきい値 S H 1 は、ノイズや最大階調値等を考慮して値を設定することが望ましく、実施の形態 1 では、「 1 0 」としている。ただし、この値は一例に過ぎず、プラズマディスプレイ装置の仕様やパネルの特性等にあわせて最適に設定すればよい。

30

【 0 0 5 1 】

第 1 の累積カウンタ 6 4 は、第 1 の比較回路 6 3 からの出力を 1 フレーム期間にわたって累積加算する。したがって、第 1 の累積カウンタ 6 4 からは、第 1 の比較回路 6 3 からの出力の 1 フレーム間の総加算値、すなわち 1 フレーム間で発光輝度に変化が生じたと判定された画素数が出力される。例えば、全ての画素において輝度の変化がないと判定された場合には、第 1 の累積カウンタ 6 4 からは最小値の「 0 」が出力される。全ての画素において輝度の変化があると判定された場合には総画素数に等しい値（本実施の形態では、約 2 0 0 万）が最大値として出力される。なお、この累積加算値は、フレームをまたいで累積されることがないように、1 フレーム毎にリセットされる。

40

【 0 0 5 2 】

第 2 の比較回路 6 5 は、第 1 の累積カウンタ 6 4 からの出力値とあらかじめ定めた静止画判定しきい値 S H 2 とを比較し、表示画像が静止画かどうかを判定する。そして、第 2 の比較回路 6 5 は、第 1 の累積カウンタ 6 4 からの出力値が静止画判定しきい値 S H 2 未満の場合には静止画と判定して「 1 」を出力する。第 2 の比較回路 6 5 は、第 1 の累積カウンタ 6 4 からの出力値が静止画判定しきい値 S H 2 以上の場合には静止画でない

50

、すなわち動画と判定して「0」を出力する。したがって、静止画判定回路46からは、表示画像が静止画であれば「1」が、動画であれば「0」が、1フレームに1回の割合で出力される。なお、静止画判定しきい値SH2は、ノイズや総画素数等を考慮して値を設定することが望ましく、実施の形態1では、総画素数約200万に対し「10000」としている。ただし、この値は単なる一例に過ぎず、プラズマディスプレイ装置の仕様やパネルの特性等にあわせて最適に設定すればよい。

【0053】

なお、ここに示した静止画判定回路46の構成は単なる一例に過ぎず、何らこの回路構成に限定されるものではない。例えば、差分回路62からの出力を、第1の比較回路63を通さずに第1の累積カウンタ64で累積加算し、その1フレーム間の総加算値と静止画判定しきい値(この場合、図5における静止画判定しきい値SH2とは異なる値となる)とを第2の比較回路65で比較して静止画かどうかを判定する構成(図示せず)としてもよい。あるいは、その他一般に知られた静止画を判定できる回路構成であってもよい。また、上述した映像信号は、特定の形式の映像信号に限定されるものではなく、RGB信号やYUV信号、その他どのような形態の映像信号であってもよい。そして、静止画判定回路46は、使用する映像信号の形態にあわせて最適に構成にすればよい。例えば、映像信号としてRGB信号を用いる場合、RGBの信号毎に上述の回路を設けてRGBのそれぞれにおける静止画判定を行い、RGBの全てにおいて静止画と判定された場合を静止画と判定することで、静止画判定を行うことができる。

【0054】

次に、上述した累積加算回路48Aの構成について説明する。図6は、実施の形態1における累積加算回路48Aの回路ブロック図である。累積加算回路48Aは、タイマー71、第2の累積カウンタ72、第3の累積カウンタ74、第3の比較回路73、第4の比較回路75を備えている。

【0055】

タイマー71は、時間を計測する一般に知られたタイマー機能を有する。そして、パネル10に通電している期間中タイマー動作を行い、実施の形態1における単位時間(ここでは、30分とする)の時間計測を行って、単位時間経過毎に、単位時間が経過したことを表す信号を出力する。

【0056】

第2の累積カウンタ72は、静止画判定回路46からの出力およびタイマー71からの出力にもとづいて動作し、静止画判定回路46からの出力値を単位時間の期間(30分間)累積加算する。そして、単位時間毎にそれぞれの単位時間における総加算値を出力する。したがって、第2の累積カウンタ72からは、単位時間(30分)内に静止画が表示された期間に応じた数値が出力される。例えば、単位時間(30分)内の全ての期間において動画が表示された場合には、第2の累積カウンタ72からは最小値の「0」が出力される。単位時間(30分)内の全ての期間において静止画が表示された場合には、第2の累積カウンタ72からは最大値の「54000」(この最大値は映像信号によって変動する。これは30フレーム/秒の映像信号の例であり、30フレーム×60秒×30分=54000となる)が出力される。なお、この累積加算値は、単位時間をまたいで累積されることがないように、単位時間毎にリセットされる。また、必ずしも単位時間内の総フレーム数分を累積加算せずともよく、累積加算する際に間引きし、最大値を低減する構成としてもよい。

【0057】

第3の比較回路73は、第2の累積カウンタ72からの出力値とあらかじめ定めたいしきい値との比較を行い、単位時間に対する静止画の表示期間の割合を単位時間毎に判定し、その割合に応じた所定値を出力する。ここでは、単位時間に対する静止画の表示期間の割合を4段階で判定しており、その判定結果に応じて、「1」~「4」のいずれかの数値を出力する構成としている。そのために、3つのしきい値、すなわち第1の静止画期間判定しきい値SH31と、第2の静止画期間判定しきい値SH32と、第3の静止画期間判

10

20

30

40

50

定しきい値SH33とを用いて比較が行われる。

【0058】

具体的には、静止画表示期間を6分未満、6分以上16分未満、16分以上26分未満、26分以上の4段階に分けて判定しており、その判定のために、第1の静止画期間判定しきい値SH31は6分に相当する「10800」(30フレーム×60秒×6分=10800)とし、第2の静止画期間判定しきい値SH32は16分に相当する「28800」(30フレーム×60秒×16分=28800)とし、第3の静止画期間判定しきい値SH33は26分に相当する「46800」(30フレーム×60秒×26分=46800)としている。

【0059】

そして、第3の比較回路73は、単位時間(30分)における静止画表示期間が6分未満のときには「1」を、6分以上16分未満のときには「2」を、16分以上26分未満のときには「3」を、26分以上のときには「4」を、所定値として単位時間毎(30分間隔)に出力する。例えば、パネル10に常に動画を表示するような使用では、第3の比較回路73は常に「1」を出力し、パネル10に常に静止画を表示するような使用では、第3の比較回路73は常に「4」を出力する。また、通常のテレビジョン放送の受信のようにパネル10に動画と静止画とを交互に表示するような使用では、第3の比較回路73は表示画像に応じた「1」～「4」のいずれかを出力する。なお、これらのしきい値は30フレーム/秒の映像信号にもとづく一例を示したものであり、各しきい値は映像信号の種類、プラズマディスプレイ装置の仕様、パネルの特性等にあわせて最適に設定すればよい。また、しきい値の数を何ら3つに限定するものではなく、4つ以上としてもよく、あるいは2つ以下としてもよい。

【0060】

第3の累積カウンター74は、第3の比較回路73から出力される所定値をリセットすることなく累積加算する。すなわち、第3の累積カウンター74からは、第3の比較回路73から出力される所定値の、プラズマディスプレイ装置の使用初期からの総加算値が出力される。したがって、第3の累積カウンター74から出力される数値は、パネル10の通電累積時間に応じて増加し、かつその増加の度合いには、パネル10に静止画を表示した期間が反映される。

【0061】

第4の比較回路75は、第3の累積カウンター74からの出力値とあらかじめ定めたとしきい値との比較を行い、その結果を表す信号をタイミング発生回路45に出力する。ここでは、第3の累積カウンター74からの出力値を4段階に分けて判定している。そのために、第4の比較回路75は、3つのしきい値、すなわち第1の累積加算しきい値SH41と、第2の累積加算しきい値SH42と、第3の累積加算しきい値SH43とを用いて比較を行う。

【0062】

なお、実施の形態1では、第1の累積加算しきい値SH41はパネル10に常に動画を表示した場合の通電累積時間400時間に相当する「800」(所定値「1」×1時間/単位時間30分×400時間=800)とし、第2の累積加算しきい値SH42は同800時間に相当する「1600」(「1」×2×800時間=1600)とし、第3の累積加算しきい値SH43は同1600時間に相当する「3200」(「1」×2×1600時間=3200)としている。ただし、これらのしきい値は単なる一例を示したものであり、各しきい値はプラズマディスプレイ装置の仕様、パネルの特性等にあわせて最適に設定すればよい。また、しきい値の数を何ら3つに限定するものでなく、4つ以上としてもよく、あるいは2つ以下としてもよい。

【0063】

なお、累積加算回路48Aにおいては、累積加算値が最も値の大きい第3の累積加算しきい値を超えた後にその動作を停止する構成としてもかまわない。

【0064】

10

20

30

40

50

累積加算回路 48A について図 7 を用いてさらに説明する。図 7 は、実施の形態 1 における累積加算回路 48A の動作を説明するための図である。図 7 において、横軸はパネル 10 への通電累積時間を表し、縦軸は累積加算回路 48A における第 3 の累積カウンター 74 の出力値である累積加算値を表す。

【0065】

例えば、パネル 10 に常に動画を表示して使用する場合には、第 3 の比較回路 73 から常に「1」が出力される。そのため、第 3 の累積カウンター 74 の出力値は、図 7 のグラフ GA に示すようなパネル 10 の通電累積時間に比例した緩やかな増加となる。一方、パネル 10 に常に静止画を表示して使用する場合には、第 3 の比較回路 73 から常に「4」が出力される。そのため、第 3 の累積カウンター 74 の出力値は、図 7 のグラフ GB に示すように、グラフ GA の 4 倍の傾きで増加していく。

10

【0066】

そのため、例えば、第 3 の累積カウンター 74 の出力値が第 1 の累積加算しきい値 SH41 である「800」に等しくなるのは、パネル 10 に常に動画を表示するグラフ GA の場合には通電累積時間が 400 時間に達したときである。一方、パネル 10 に常に静止画を表示するグラフ GB の場合には、第 3 の累積カウンター 74 の出力値が第 1 の累積加算しきい値 SH41 である「800」に等しくなるのは通電累積時間が 100 時間に達したときである。グラフ GB の場合はグラフ GA と比較して 4 分の 1 の時間で第 1 の累積加算しきい値 SH41 に到達する。第 2 の累積加算しきい値 SH42 である「1600」、第 3 の累積加算しきい値 SH43 である「3200」についても同様に、パネル 10 に常に

20

【0067】

すなわち、第 3 の累積カウンター 74 の出力値は、パネル 10 への静止画の表示期間が長くなるほど、より早く各累積加算しきい値に到達する。実施の形態 1 における累積加算回路 48A をこのような構成としたのは、次のような理由による。

【0068】

放電特性はパネル 10 の通電累積時間に依存して変化し、放電遅れや暗電流といった放電を不安定にする要素はパネル 10 の通電累積時間に依存して変化する。放電遅れは、放電を発生させるための電圧を放電セルに印加してから実際に放電が発生するまでの時間遅れのことである。暗電流は、放電とは無関係に放電セル内に生じる電流のことである。したがって、放電を安定に発生させるために必要な印加電圧もパネル 10 の通電累積時間に依存して変化する。

30

【0069】

図 8 は、パネルの通電累積時間と放電開始電圧との関係を示した模式図であり、横軸はパネルの通電累積時間であり、縦軸は放電開始電圧である。図 8 は、パネルの通電累積時間が大きくなるにつれて放電開始電圧は徐々に高くなる傾向があることを示している。

【0070】

図 8 において、破線で示されたグラフ GC は静止画の表示が長期間連続する場合を示し、実線で示されたグラフ GD は主に動画を表示して使用するような場合を示している。パネル 10 においては、図 8 に示すように、静止画の表示が長期間連続する場合を示すグラフ GC と主に動画を表示して使用するような場合を示すグラフ GD と比べると、静止画の表示が長期間連続する場合には放電特性の経時変化が早く進行することが確認された。パネル 10 では、内部に封印された放電ガスの状態によっても放電特性に変化が生じる。そのため、放電ガスはできるだけ均一であることが望ましい。しかし、静止画の表示が長期間連続すると、発光輝度の高い領域と発光輝度の低い領域との境界付近で放電ガスに若干の移動が生じ、分布に偏りが生じることがその原因と考えられる。

40

【0071】

そこで、実施の形態 1 では、単にパネル 10 の通電累積時間を計測するのではなく、パネル 10 の通電累積時間とともに増加し、かつパネル 10 に表示する画像に応じてその増

50

加分が変化する累積加算値を算出する構成とする。

【 0 0 7 2 】

すなわち、実施の形態 1 では、上述した静止画判定回路 4 6 と累積加算回路 4 8 A とを備えた構成としている。そして、累積加算回路 4 8 A においては、単位時間に対する静止画の表示期間の割合にもとづき変更される数値を第 3 の比較回路 7 3 から出力させ、それを第 3 の累積カウンタ 7 4 で累積加算する構成としている。このような構成とすることで、累積加算回路 4 8 A では、定期的に一定値を累積加算していく単なるタイマー動作ではなく、静止画の表示期間の長さにより加算値が変動する累積加算を行うことができる。

【 0 0 7 3 】

これにより、たとえばパネル 1 0 に静止画を長期間表示して放電特性の経時変化の進行が早められたとしても、静止画の表示期間に応じてその増加分が変化する累積加算値を算出できる。したがって、この累積加算値にもとづき駆動波形を制御することで、放電を安定に発生させる制御を経時変化に応じて最適に行うことが可能となる。

【 0 0 7 4 】

次に、実施の形態 1 における駆動電圧波形の制御について説明する。図 9 は、実施の形態 1 における累積加算回路 4 8 A の出力値と上りランプ波形電圧との関係を示す図である。

【 0 0 7 5 】

上述したように放電特性は経時変化し、パネル 1 0 の通電累積時間が大きくなるにつれて放電開始電圧は徐々に高くなる傾向がある。そのため、通電累積時間の短いパネル 1 0 の放電開始電圧を基準にして初期化電圧 V_{i2} を設定すると、通電累積時間の増加にともない放電開始電圧が上昇することで、放電開始電圧に対して初期化電圧 V_{i2} が相対的に低くなってしまふ。そのような場合、初期化放電が不十分になり、十分な壁電圧が形成できなくなったり、あるいはブライミングが不足して、続く書込み放電が不安定に発生し、画像の表示品質を劣化させてしまふ恐れがある。逆に、放電特性の経時変化を見越して初期化電圧 V_{i2} をあらかじめ高めに設定してしまふと、通電累積時間の短いパネル 1 0 では初期化放電が必要以上に強くなってしまふ。その結果、画像の表示に関係のない発光が強くなって黒輝度が上昇しコントラストを低下させる恐れがある。

【 0 0 7 6 】

すなわち、放電特性の経時変化にともなう放電開始電圧の増加に応じて初期化電圧 V_{i2} を増加させることで、通電累積時間にかかわらずコントラストの高い安定した画像表示が可能となる。

【 0 0 7 7 】

そこで、実施の形態 1 では、上述した累積加算回路 4 8 A における累積加算値と第 1 の累積加算しきい値 SH_{41} ~ 第 3 の累積加算しきい値 SH_{43} との比較にもとづき、全セル初期化動作における上りランプ波形電圧の初期化電圧 V_{i2} を制御する構成である。これにより、安定した書込み放電が実現される。

【 0 0 7 8 】

具体的には、図 9 に示すように、累積加算回路 4 8 A における累積加算値が第 1 の累積加算しきい値 SH_{41} である「800」未満のときには、初期化電圧 V_{i2} と電圧 V_{i1} との差である V_{set} は 220 (V) に設定される。また、この累積加算値が第 1 の累積加算しきい値 SH_{41} である「800」以上で第 2 の累積加算しきい値 SH_{42} である「1600」未満のときには、 V_{set} は 250 (V) に設定される。また、この累積加算値が第 2 の累積加算しきい値 SH_{42} である「1600」以て第 3 の累積加算しきい値 SH_{43} である「3200」未満のときには、 V_{set} は 267 (V) に設定される。そして、この累積加算値が第 3 の累積加算しきい値 SH_{43} である「3200」以上のときには、 V_{set} は 280 (V) に設定される。これにより、パネルの通電累積時間およびパネルに表示してきた静止画の表示期間に応じた最適な駆動波形の制御を行い、安定した書込み放電が実現される。

10

20

30

40

50

【 0 0 7 9 】

なお、上述した各 V_s の電圧値は単なる一例を示したものであり、各電圧値はプラズマディスプレイ装置の仕様、パネルの特性等にあわせて最適に設定すればよい。

【 0 0 8 0 】

次に、走査電極駆動回路 43 の回路構成とその動作について説明する。図 10 は、本発明の実施の形態 1 における走査電極駆動回路 43 の回路図である。走査電極駆動回路 43 は、維持パルスを発生させる維持パルス発生回路 50、初期化波形を発生させる初期化波形発生回路 53、走査パルスを発生させる走査パルス発生回路 54 を備えている。

【 0 0 8 1 】

維持パルス発生回路 50 は、電力回収回路 51 とクランプ回路 52 とを備えている。電力回収回路 51 は、電力回収用のコンデンサ C_1 、スイッチング素子 Q_1 、スイッチング素子 Q_2 、逆流防止用のダイオード D_1 、逆流防止用のダイオード D_2 、共振用のインダクタ L_1 を有している。なお、電力回収用のコンデンサ C_1 は電極間容量 C_p に比べて十分に大きい容量を持ち、電力回収回路 51 の電源として働くように、電圧値 V_s の半分の約 $V_s / 2$ に充電されている。クランプ回路 52 は、走査電極 $SC_1 \sim SC_n$ を電圧 V_s にクランプするためのスイッチング素子 Q_3 、走査電極 $SC_1 \sim SC_n$ を 0 (V) にクランプするためのスイッチング素子 Q_4 を有している。そして、タイミング発生回路 45 から出力されるタイミング信号にもとづき各スイッチング素子を切替えて維持パルス電圧 V_s を発生させる。

【 0 0 8 2 】

初期化波形発生回路 53 は、2つのミラー積分回路と2つの分離回路を備えている。1つ目のミラー積分回路はスイッチング素子 Q_{11} とコンデンサ C_{10} と抵抗 R_{10} とを有し、初期化電圧 V_{i2} までランプ状に緩やかに上昇する上りランプ波形電圧を発生する。2つ目のミラー積分回路はスイッチング素子 Q_{14} とコンデンサ C_{12} と抵抗 R_{11} とを有し、所定の電圧 V_{i4} までランプ状に緩やかに低下する下りランプ波形電圧を発生する。1つ目の分離回路はスイッチング素子 Q_{12} を用いている。2つ目の分離回路はスイッチング素子 Q_{13} を用いている。そして、タイミング発生回路 45 から出力されるタイミング信号にもとづき上述した初期化波形を発生されるとともに、全セル初期化動作における初期化電圧 V_{i2} の制御が行なわれる。なお、図 10 には、ミラー積分回路のそれぞれの入力端子を入力端子 INa 、入力端子 INb として示している。この初期化波形発生回路 53 の動作の詳細については後述する。

【 0 0 8 3 】

走査パルス発生回路 54 は、スイッチ回路 $OUT_1 \sim OUT_n$ と、スイッチング素子 Q_{21} と、制御回路 $IC_1 \sim IC_n$ と、ダイオード D_{21} およびコンデンサ C_{21} とを備えている。スイッチ回路 $OUT_1 \sim OUT_n$ は、走査電極 $SC_1 \sim SC_n$ のそれぞれに走査パルス電圧を出力する。スイッチング素子 Q_{21} は、スイッチ回路 $OUT_1 \sim OUT_n$ の低電圧側を電圧 V_a にクランプするための素子である。制御回路 $IC_1 \sim IC_n$ は、スイッチ回路 $OUT_1 \sim OUT_n$ を制御する。ダイオード D_{21} およびコンデンサ C_{21} は、電圧 V_a に電圧 V_{scn} を重畳した電圧 V_c をスイッチ回路 $OUT_1 \sim OUT_n$ の高電圧側に印加する。そしてスイッチ回路 $OUT_1 \sim OUT_n$ のそれぞれは、電圧 V_c を出力するためのスイッチング素子 $QH_1 \sim QH_n$ と電圧 V_a を出力するためのスイッチング素子 $QL_1 \sim QL_n$ とを備えている。そして、走査パルス発生回路 54 は、タイミング発生回路 45 から出力されるタイミング信号にもとづき、書込み期間において走査電極 $SC_1 \sim SC_n$ に印加する走査パルス電圧 V_a を順次発生する。なお、走査パルス発生回路 54 は、初期化期間では初期化波形発生回路 53 の電圧波形を、維持期間では維持パルス発生回路 50 の電圧波形をそのまま出力する。

【 0 0 8 4 】

なお、スイッチング素子 Q_3 、スイッチング素子 Q_4 、スイッチング素子 Q_{12} 、スイッチング素子 Q_{13} には非常に大きな電流が流れる。そのため、これらのスイッチング素子は FET 、 $IGBT$ 等を複数並列接続して用いインピーダンスを低下するように構成

10

20

30

40

50

されている。

【0085】

また、図示はしていないが、維持電極駆動回路44の維持パルス発生回路は維持パルス発生回路50と同様の構成である。維持電極駆動回路44の維持パルス発生回路は、電力回収回路と、維持電極 $S U 1 \sim S U n$ を電圧 $V s$ にクランプするためのスイッチング素子と、維持電極 $S U 1 \sim S U n$ を0(V)にクランプするためのスイッチング素子とを有する。そして、この維持パルス発生回路は、維持パルス電圧 $V s$ を発生させる。電力回収回路は維持電極 $S U 1 \sim S U n$ を駆動するときの電力を回収して再利用するための回路である。

【0086】

なお、実施の形態1では、初期化波形発生回路53に、実用的であり比較的構成が簡単なFETを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではない。上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。

【0087】

次に、初期化波形発生回路53の動作と初期化電圧 $V i 2$ を制御する方法について、図面を用いて説明する。

【0088】

図11は、本発明の実施の形態1における全セル初期化期間の走査電極駆動回路43の動作の一例を説明するためのタイミングチャートである。図11を用いて、全セル初期化動作を行う駆動電圧波形を期間 $T 1 \sim$ 期間 $T 5$ で示した5つの期間に分割し、それぞれの期間について説明する。また、電圧 $V i 1$ 、電圧 $V i 3$ 、電圧 $V i 3'$ は電圧 $V s$ に等しいものとし、電圧 $V i 2$ は電圧 $V r$ に等しいものとし、電圧 $V i 4$ は負の電圧 $V a$ に等しいものとして説明する。また、走査パルス発生回路54からは、スイッチング素子 $Q L 1 \sim Q L n$ に入力される信号、すなわち初期化波形発生回路53の電圧波形がそのまま出力されるものとする。

【0089】

また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記する。また、図11では、スイッチング素子をオンさせる信号を「Hi」、オフさせる信号を「Lo」と表記する。

【0090】

(期間 $T 1$)

まず、維持パルス発生回路50のスイッチング素子 $Q 1$ がオンされる。すると、電極間容量 $C p$ とインダクタ $L 1$ とが共振し、電力回収用のコンデンサ $C 1$ からスイッチング素子 $Q 1$ 、ダイオード $D 1$ 、インダクタ $L 1$ を通して走査電極 $S C 1 \sim S C n$ の電圧が上がり始める。

【0091】

(期間 $T 2$)

次に、維持パルス発生回路50のスイッチング素子 $Q 3$ がオンされる。するとスイッチング素子 $Q 3$ を介して走査電極 $S C 1 \sim S C n$ に電圧 $V s$ が印加され、走査電極 $S C 1 \sim S C n$ の電位は電圧 $V s$ (実施の形態1では、電圧 $V i 1$ と等しい)となる。

【0092】

(期間 $T 3$)

次に、上りランプ波形電圧を発生するミラー積分回路の入力端子 $I N a$ が「Hi」に設定される。具体的には入力端子 $I N a$ に、例えば電圧15(V)が印加される。すると、抵抗 $R 10$ からコンデンサ $C 10$ に向かって一定の電流が流れ、スイッチング素子 $Q 11$ のソース電圧がランプ状に上昇し、走査電極駆動回路43の出力電圧もランプ状に上昇し始める。この電圧上昇は、入力端子 $I N a$ が「Hi」の間継続する。

【0093】

この出力電圧が電圧 $V r$ (実施の形態1では、初期化電圧 $V i 2$ と等しい)まで上昇し

10

20

30

40

50

たら、その後、入力端子 I N a は「 L o 」に設定される。具体的には入力端子 I N a に、例えば電圧 0 (V) が印加される。

【 0 0 9 4 】

このようにして、放電開始電圧以下となる電圧 V_s から、放電開始電圧を超える電圧 V_r に向かって緩やかに上昇する上りランプ波形電圧が走査電極 S C 1 ~ S C n に印加される。

【 0 0 9 5 】

なお、ここでは、時刻 t_2 において入力端子 I N a を「 L o 」にする例を示している。しかし、図 1 1 の破線に示すとおり、入力端子 I N a を「 L o 」にするタイミングを遅くして入力端子 I N a を「 H i 」にする期間を長くすると、初期化電圧 V_{i2} をさらに高くすることができ、このように、入力端子 I N a を「 H i 」にする期間を制御することで、初期化電圧 V_{i2} を制御することができる。

10

【 0 0 9 6 】

(期間 T 4)

入力端子 I N a を「 L o 」にした後、スイッチング素子 Q 3 をオフにして、続く下りランプ波形電圧の発生に備えられる。

【 0 0 9 7 】

(期間 T 5)

次に、下りランプ波形電圧を発生するミラー積分回路の入力端子 I N b は「 H i 」に設定される。具体的には入力端子 I N b に、例えば電圧 1 5 (V) が印加される。すると、抵抗 R 1 1 からコンデンサ C 1 2 に向かって一定の電流が流れ、スイッチング素子 Q 1 4 のドレイン電圧がランプ状に下降し、走査電極駆動回路 4 3 の出力電圧もランプ状に下降し始める。そして、走査電極駆動回路 4 3 の出力電圧が所定の負の電圧 V_{i4L} に至った後、入力端子 I N b は「 L o 」に設定される。具体的には入力端子 I N b に、例えば電圧 0 (V) が印加される。

20

【 0 0 9 8 】

なお、図 1 1 では、上りランプ波形電圧が初期化 V_{i2} に到達した後すぐに電圧 V_s に切り替わるような波形図となっており、また、下りランプ波形電圧が V_{i4} に到達した後その電圧を一定期間保持するような波形図となっている。しかし、これは、図 1 0 に示した回路の構成上、このような波形になったに過ぎない。実施の形態 1 は何らこの波形や図 1 0 に示した回路構成に限定されるものではない。上りランプ波形電圧が初期化電圧 V_{i2} に到達した後その電圧を一定期間保持するような構成であってもよく、あるいは下りランプ波形電圧が V_{i4} に到達した後すぐに電圧 V_c に切り替わるような構成であってもかまわない。

30

【 0 0 9 9 】

以上のようにして、走査電極駆動回路 4 3 は、走査電極 S C 1 ~ S C n に対して、放電開始電圧以下となる電圧 V_{i1} から放電開始電圧を超える初期化電圧 V_{i2} に向かって緩やかに上昇する上りランプ波形電圧を印加する。その後、走査電極駆動回路 4 3 は、電圧 V_{i3} から電圧 V_{i4} に向かって緩やかに下降する下りランプ波形電圧を印加する。

【 0 1 0 0 】

このように、実施の形態 1 では、走査電極駆動回路 4 3 を図 1 0 に示したような回路構成とすることで、I N a を所望の期間「 H i 」にするだけで、緩やかに上昇する上りランプ波形電圧の最大電圧、すなわち初期化電圧 V_{i2} の電圧値を簡単に制御することができる。

40

【 0 1 0 1 】

なお、実施の形態 1 においては、初期化電圧 V_{i2} を変化させる方法を上述した方法に限定するものではなく、その他の方法であってもかまわない。初期化電圧 V_{i2} を変化させるには、ここで説明した以外にも様々な方法が考えられ、例えば、電圧 V_{i1} から初期化電圧 V_{i2} へ上昇する傾斜の傾きを制御することでも初期化電圧 V_{i2} を制御することができる。

50

【 0 1 0 2 】

以上説明したように、実施の形態 1 では、単にパネル 1 0 の通電累積時間を計測するのではなく、パネル 1 0 の通電累積時間とともに増加し、かつ単位時間に対する静止画の表示期間の割合に応じてその増加分が変化する累積加算値を算出する構成としている。こうすることで、パネル 1 0 に通電した期間に対するパネルに静止画を表示した期間の割合が大きいときには、その割合が小さいときよりも駆動電圧波形の変化を早く生じさせることができる。その結果、パネルの通電累積時間およびパネルに表示してきた画像に応じて放電を安定に発生させる制御、例えば全セル初期化動作における初期化電圧 V_{i2} の制御等を経時変化に応じて最適に行うことが可能となる。

【 0 1 0 3 】

なお、実施の形態 1 では、累積加算回路 4 8 A において所定値を累積加算する構成で説明したが、あらかじめ定めた初期値から単位時間毎に所定値を減算させるような構成としてもかまわない。

【 0 1 0 4 】

また、実施の形態 1 では、累積加算回路 4 8 A において複数の累積加算しきい値を設け、第 3 の累積カウンタ 7 4 から出力される累積加算値と累積加算しきい値とを比較し、累積加算値が各累積加算しきい値以上となる度に初期化電圧 V_{i2} を増加させる構成を説明した。しかし、何らこの構成に限定されるものではなく、例えば、累積加算値の増加とともに連続的に初期化電圧 V_{i2} を増加させるように構成してもよい。

【 0 1 0 5 】

また、実施の形態 1 では、累積加算回路 4 8 A における累積加算値が各累積加算しきい値以上となる度に初期化電圧 V_{i2} を増加させる構成を説明した。しかし、累積加算値が各累積加算しきい値以上となった後、一旦プラズマディスプレイ装置が非動作状態となるまでは、それまでと同様の駆動波形による駆動を継続し、次の動作開始のタイミングで初期化電圧 V_{i2} を変更する構成としてもよい。具体的には、プラズマディスプレイ装置 1 が動作状態のとき、すなわちタイミング発生回路 4 5 が動作状態にあってパネル 1 0 を駆動するための各タイミング信号を出力している途中で、累積加算回路 4 8 A から累積加算値が所定の累積加算しきい値以上となったことを表す信号が出力されても、タイミング発生回路 4 5 はパネル 1 0 を駆動するための各タイミング信号をそれまでと同様のタイミング信号として出力する。そして、一旦プラズマディスプレイ装置の電源がオフとなり、次にプラズマディスプレイ装置の電源がオンされてパネル 1 0 の駆動が開始されるときに、タイミング発生回路 4 5 は、初期化電圧 V_{i2} を変更して上りランプ波形電圧を発生させるためのタイミング信号を出力するように構成してもよい。この構成によれば、プラズマディスプレイ装置 1 の動作途中で初期化波形を変更することにより生じる恐れのある明るさの変動を防止することができ、さらに画像表示品質を高めることができる。

【 0 1 0 6 】

また、実施の形態 1 では、累積加算回路 4 8 A において、静止画判定回路 4 6 からの出力にもとづき、単位時間に対する静止画の表示期間の割合を判定し、その割合が大きいときには所定値を大きくして累積加算を行い、この累積加算値が各累積加算しきい値以上となる度に初期化電圧 V_{i2} を増加させる構成を説明した。しかし、何らこの構成に限定されるものではない。例えば、パネル 1 0 に通電した累積時間を計測する通電累積時間計測回路と、パネル 1 0 に静止画を表示した期間を計測して通電累積時間に対する割合を算出する回路とを設け、その割合と通電累積時間ともとづき初期化電圧 V_{i2} を変化させる構成としても、同様の効果を得ることができる。

【 0 1 0 7 】

また、実施の形態 1 では、静止画判定回路 4 6 および累積加算回路 4 8 A を回路によって形成する構成を説明した。しかし、例えば、同等の動作を実現するアルゴリズムにもとづきプログラムを作成し、そのプログラムをマイクロコンピュータに搭載して実行させる構成としてもよい。

【 0 1 0 8 】

また、累積加算値にもとづき放電を安定に発生させる制御は、必ずしも初期化電圧 V_{i2} を制御する方法に限定されるものではなく、その他の駆動波形制御方法を用いる構成であってもよい。本発明は、パネルの放電特性の経時変化が、単に通電累積時間に応じて一律に変化するのではなく、パネルに表示してきた画像、具体的には、静止画を表示してきた期間の長さに応じて変化することに着目し、パネル 10 の通電累積時間とともに増加し、かつ単位時間に対する静止画の表示期間の割合に応じてその増加分が変化する累積加算値を算出する構成としたものである。すなわち、実施の形態 1 は、放電特性の経時変化にともない駆動波形を制御する手法全般に適用することが可能である。

【0109】

なお、本発明の実施の形態 1 で用いた各しきい値や各電圧値等の具体的な各数値は単一例を示したものであり、何らこれらの数値に限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適な値に設定することが望ましい。

【0110】

(実施の形態 2)

以下、本発明の実施の形態 2 におけるプラズマディスプレイ装置について、図面を用いて説明する。

【0111】

本発明の実施の形態 2 におけるパネル 10 の構造を示す分解斜視図は、実施の形態 1 での説明に使用した図 1 と同じである。したがって、図 1 を用いた実施の形態 2 におけるパネル 10 の構造の詳細な説明は省略する。

【0112】

また、実施の形態 2 におけるパネル 10 の電極配列図は、実施の形態 1 での説明に用いた図と同じである。したがって、図 2 を用いた実施の形態 2 におけるパネル 10 の電極配置に関する詳細な説明は省略する。

【0113】

次に、実施の形態 2 におけるプラズマディスプレイ装置の構成について説明する。図 12 は、実施の形態 2 におけるプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置 1 は、パネル 10、画像信号処理回路 41、データ電極駆動回路 42、走査電極駆動回路 43、維持電極駆動回路 44、タイミング発生回路 45、APL 検出回路 47、累積加算回路 48B および各回路ブロックに必要な電源を供給する電源回路 (図示せず) を備えている。なお、APL 検出回路 47 は、パネルに表示する画像の性質を判定して判定結果を出力する画像判定回路 49 の一例である。画像の性質とは、実施の形態 2 の場合は、例えば平均輝度レベルの観点での性質を意味している。

【0114】

また、図 12 に記載のプラズマディスプレイ装置の回路ブロック図と実施の形態 1 での説明に用いた図 4 と異なる箇所は、累積加算回路 48B と APL 検出回路 47 である。したがって、累積加算回路 48B と APL 検出回路 47 に関する事項を中心に説明し、累積加算回路 48B と APL 検出回路 47 に関する事項以外の詳細な説明は省略する。

【0115】

APL 検出回路 47 は、画像信号処理回路 41 から出力される映像信号の表示画像の平均的な明るさ、すなわち平均輝度レベル (Average Picture Level: 以降、APL とも記載する) を検出する。この APL の検出は、例えば、輝度値を 1 フィールド期間または 1 フレーム期間に亘って累積する等の一般に知られた手法を用いることによって実現される。ただし、入力された映像信号にコントラスト調整や明るさの調整等を施したものがパネル 10 に表示されるため、APL 検出回路 47 はそれらの調整が施された後の映像信号に対して APL 検出を行う。こうして、APL 検出回路 47 はパネル 10 に表示する画像の APL を検出し、その結果を出力する。

【0116】

累積加算回路 48B は、各駆動回路がパネル 10 を駆動している期間中、すなわちパネル 10 に通電している期間中、単位時間 (実施の形態 2 では 30 分) 毎に所定値を加算し

10

20

30

40

50

て増加させる累積加算を行う。累積加算結果はリセットされず、パネルの通電累積時間とともに増加される。したがって、累積加算回路48Bは、各駆動回路がパネル10を駆動した累積時間を計測する通電累積時間計測回路としての働きを有する。このとき、累積加算回路48Bでは、APL検出回路47からの出力を単位時間の間、累積する等して、単位時間におけるAPLの平均値を算出し、その平均値が大きいたまにはこの所定値を大きくして累積加算を行う。そして、この累積加算値をあらかじめ定めたいきい値と比較し、累積加算結果がいきい値以上になったら、そのことを表す信号をタイミング発生回路45に出力する。

【0117】

タイミング発生回路45は水平同期信号H、垂直同期信号Vおよび累積加算回路48Bからの出力をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。そして、実施の形態2においては、初期化期間において走査電極SC1～SCnに印加する上りランプ波形電圧の初期化電圧Vi2の電圧値は、累積加算回路48Bにおける累積加算値にもとづいて制御されている。タイミング発生回路45は、それに応じたタイミング信号を走査電極駆動回路43に出力する。

【0118】

以上が、実施の形態2におけるプラズマディスプレイ装置1の回路構成である。

【0119】

次に、上述した累積加算回路48Bの構成について説明する。図13は、本発明の実施の形態2における累積加算回路48Bの回路ブロック図である。累積加算回路48Bは、タイマー71、第4の累積カウンター76、第5の累積カウンター78、第5の比較回路77、第6の比較回路79を備えている。

【0120】

タイマー71は、時間を計測する一般に知られたタイマー機能を有する。そして、タイマー71はパネル10に通電している期間中タイマー動作を行い、実施の形態2における単位時間(ここでは、30分とする)の時間計測を行って、単位時間経過毎に、単位時間が経過したことを表す信号を出力する。

【0121】

第4の累積カウンター76は、APL検出回路47からの出力およびタイマー71からの出力にもとづき動作し、APL検出回路47から出力されるAPLを単位時間の期間(30分間)累積加算する。第4の累積カウンター76は、単位時間におけるAPLの総加算値を算出したら、この総加算値を単位時間(30分)内の総フレーム数で除算して、APLの平均値を算出する。こうして、第4の累積カウンター76は単位時間毎にそれぞれの単位時間におけるAPLの平均値を出力する。したがって、第4の累積カウンター76からは、表示画像の単位時間(30分)におけるAPLの平均値(以下、「平均輝度」とも記す)を示す数値が出力される。例えば、単位時間(30分)内の全ての期間においてAPLが0%の画像が表示された場合には、第4の累積カウンター76からは最小値の「0」が出力される。単位時間(30分)内の全ての期間においてAPLが100%の画像が表示された場合には、第4の累積カウンター76からは最大値の「100」が出力される。なお、この累積加算値は、単位時間をまたいで累積されることがないように、単位時間毎にリセットされる。また、必ずしも単位時間内の総加算値を単位時間内の総フレーム数で除算せずともよく、その場合には、次段の第5の比較回路77における各いきい値を適切に設定すればよい。

【0122】

第5の比較回路77は、第4の累積カウンター76からの出力値とあらかじめ定めたいきい値との比較を行い、単位時間における平均輝度を単位時間毎に判定し、その判定結果に応じた所定値を出力する。ここでは、平均輝度を5段階で判定しており、その判定結果に応じて、第5の比較回路77は「0」～「4」のいずれかの数値を出力する構成としている。そのために、4つのいきい値、すなわち第1の平均輝度判定いきい値SH51と、第2の平均輝度判定いきい値SH52と、第3の平均輝度判定いきい値SH53と、第4

10

20

30

40

50

の平均輝度判定しきい値SH54とを用いて比較が行なわれる。

【0123】

具体的には、平均輝度を1%未満、1%以上10%未満、10%以上25%未満、25%以上50%未満、50%以上の5段階に分けて判定されている。その判定のために、第1の平均輝度判定しきい値SH51は「1」に、第2の平均輝度判定しきい値SH52は「10」に、第3の平均輝度判定しきい値SH53は「25」に、第4の平均輝度判定しきい値SH54は「50」に設定されている。

【0124】

そして、第5の比較回路77は、単位時間(30分)における平均輝度が1%未満のときには「0」を、1%以上10%未満のときには「1」を、10%以上25%未満のときは「2」を、25%以上50%未満のときには「3」を、50%以上のときには「4」を、所定値として単位時間毎(30分間隔)に出力する。例えば、パネル10に常に平均輝度1%未満の画像を表示するような使用では、第5の比較回路77は常に「0」を出力する。パネル10に常に平均輝度50%以上の明るい画像を表示するような使用では、第5の比較回路77は常に「4」を出力する。また、通常のテレビジョン放送の受信のようにパネル10に様々な明るさの画像を表示するような使用では、第5の比較回路77は表示画像に応じた「0」～「4」のいずれかを出力する。なお、これらのしきい値は単なる一例を示したものであり、各しきい値は映像信号の種類、プラズマディスプレイ装置の仕様、パネルの特性等にあわせて最適に設定すればよい。また、しきい値の数を何ら4つに限定するものではなく、5つ以上としてもよく、あるいは3つ以下としてもよい。

【0125】

第5の累積カウンター78は、第5の比較回路77から出力される所定値をリセットすることなく累積加算する。すなわち、第5の累積カウンター78からは、第5の比較回路77から出力される所定値のプラズマディスプレイ装置の使用初期からの総加算値が出力される。したがって、第5の累積カウンター78から出力される数値は、パネル10の通電累積時間に応じて増加し、かつその増加の割合には、パネル10に表示してきた画像の明るさが反映される。

【0126】

第6の比較回路79は、第5の累積カウンター78からの出力値とあらかじめ定めたいしきい値との比較を行い、その結果を表す信号をタイミング発生回路45に出力する。ここでは、第6の比較回路79は、第5の累積カウンター78からの出力値を4段階に分けて判定しているものとする。具体的には、第6の比較回路79は3つのしきい値、すなわち第1の累積加算しきい値SH61と、第2の累積加算しきい値SH62と、第3の累積加算しきい値SH63とを用いて比較を行う。

【0127】

なお、実施の形態2では、第1の累積加算しきい値はパネル10に常に平均輝度が1%以上10%未満の画像を表示した場合の通電累積時間400時間に相当する「800」(所定値「1」×1時間/単位時間30分×400時間=800)としている。第2の累積加算しきい値は同800時間に相当する「1600」(「1」×2×800時間=1600)としている。第3の累積加算しきい値は同1600時間に相当する「3200」(「1」×2×1600時間=3200)としている。ただし、これらのしきい値は単なる一例を示したものであり、各しきい値はプラズマディスプレイ装置の仕様、パネルの特性等にあわせて最適に設定すればよい。また、しきい値の数を何ら3つに限定するものでなく、4つ以上としてもよく、あるいは2つ以下としてもよい。

【0128】

なお、累積加算回路48Bにおいては、累積加算値が最も値の大きい第3の累積加算しきい値SH63を超えた後にその動作を停止する構成としてもかまわない。

【0129】

累積加算回路48Bについて、実施の形態1の説明で使用した図7を用いてさらに説明する。図7は、本発明の実施の形態2における累積加算回路48Bの動作を説明するため

の図でもある。図7において、横軸はパネル10への通電累積時間を表し、縦軸は累積加算回路48Bにおける第5の累積カウンター78の出力値である累積加算値を表す。

【0130】

例えば、パネル10に平均輝度が1%以上10%未満の暗い画像を常に表示して使用する場合には、第5の比較回路77からは常に「1」が出力される。そのため、第5の累積カウンター78の出力値は、図7のグラフGAに示すようなパネル10の通電累積時間に比例した緩やかな増加となる。一方、パネル10に平均輝度が50%以上の明るい画像を常に表示して使用する場合には、第5の比較回路77からは常に「4」が出力されるため、第5の累積カウンター78の出力値は、図7のグラフGBに示すように、グラフGAの4倍の傾きで増加していく。

10

【0131】

そのため、例えば、第5の累積カウンター78の出力値が第1の累積加算しきい値SH61である「800」に等しくなるのは、グラフGAの場合には通電累積時間が400時間に達したときである。グラフGBの場合には通電累積時間が100時間に達したときであり、グラフGAと比較して4分の1の時間での到達となる。第2の累積加算しきい値SH62である「1600」、第3の累積加算しきい値SH63である「3200」についても同様に、パネル10に常に明るい画像を表示するグラフGBでは、パネル10に常に暗い画像を表示するグラフGAの4分の1の時間での到達となる。

【0132】

すなわち、第5の累積カウンター78の出力値は、パネル10へ明るい画像を表示した期間が長くなるほど、より早く各累積加算しきい値に到達する。本実施の形態における累積加算回路48Bをこのような構成としたのは、次のような理由による。

20

【0133】

放電特性はパネル10の通電累積時間に依存して変化し、放電遅れや暗電流といった放電を不安定にする要素はパネル10の通電累積時間に依存して変化する。放電遅れは、放電を発生させるための電圧を放電セルに印加してから実際に放電が発生するまでの時間遅れのことである。暗電流は、放電とは無関係に放電セル内に生じる電流のことである。したがって、放電を安定に発生させるために必要な印加電圧もパネル10の通電累積時間に依存して変化する。

【0134】

図8は、実施の形態1での説明で用いたパネルの通電累積時間と放電開始電圧との関係を示した模式図である。実施の形態2においても、パネルの通電累積時間と放電開始電圧との関係を示した模式図は図8と同じである。したがって、実施の形態2にける図8を用いたパネルの通電累積時間と放電開始電圧との関係は、実施の形態2での特徴的な事項を中心に説明する。

30

【0135】

そこで、実施の形態2でも、単にパネル10の通電累積時間を計測するのではなく、パネル10の通電累積時間とともに増加し、かつパネル10に表示する画像に応じてその増加分が変化する累積加算値を算出する構成としている。

【0136】

すなわち、実施の形態2は上述したAPL検出回路47と累積加算回路48Bとを備えた構成である。そうして、累積加算回路48Bにおいては、単位時間における表示画像の平均輝度にもとづき変更される数値を第5の比較回路77から出力させ、それを第5の累積カウンター78で累積加算する構成としている。このような構成とすることで、累積加算回路48Bでは、定期的に一定値を累積加算していく単なるタイマー動作ではなく、表示画像の明るさにより加算値が変動する累積加算を行うことができる。

40

【0137】

これにより、たとえパネル10に明るい画像を長期間表示して放電特性の経時変化の進行が早められたとしても、表示画像の明るさに応じてその増加分が変化する累積加算値を算出できる。そのため、この累積加算値にもとづき駆動波形を制御することで、放電を安

50

定に発生させる制御を経時変化に応じて最適に行うことが可能となる。

【 0 1 3 8 】

なお、実施の形態 2 においては、表示画像が全面黒であって、放電セルが発光しないか、もしくは無視できる程度の微弱な発光のとき経時変化は実質的に進行しないと見なし、第 5 の比較回路 7 7 からは所定値として「 0 」を出力している。具体的には、例えば、単位時間における表示画像の平均輝度を示す第 4 の累積カウンタ 7 6 からの出力値が、あらかじめ定められたしきい値である第 1 の平均輝度しきい値 S H 5 1 (「 1 」) 未満のときである。

【 0 1 3 9 】

次に、実施の形態 2 における駆動電圧波形の制御について説明する。

10

【 0 1 4 0 】

発明の実施の形態 2 における累積加算回路 4 8 B の出力値と上りランプ波形電圧との関係は、図 9 を用いて実施の形態 1 で説明した内容と同じである。

【 0 1 4 1 】

上述したように放電特性は経時変化し、パネル 1 0 の通電累積時間が大きくなるにつれて放電開始電圧は徐々に高くなる傾向がある。そのため、通電累積時間の短いパネル 1 0 の放電開始電圧を基準にして初期化電圧 V i 2 を設定すると、通電累積時間の増加にともない放電開始電圧が上昇することで、放電開始電圧に対して初期化電圧 V i 2 が相対的に低くなってしまふ。そのような場合、初期化放電が不十分になり、十分な壁電圧が形成できなくなったり、あるいはブライミングが不足して、続く書込み放電が不安定に発生し、画像の表示品質を劣化させてしまう恐れがある。逆に、放電特性の経時変化を見越して初期化電圧 V i 2 をあらかじめ高めに設定してしまうと、通電累積時間の短いパネル 1 0 では初期化放電が必要以上に強くなってしまい、画像の表示に関係のない発光が強くなって黒輝度が上昇しコントラストを低下させる恐れがある。

20

【 0 1 4 2 】

すなわち、放電特性の経時変化にともなう放電開始電圧の増加に応じて初期化電圧 V i 2 を増加させることで、通電累積時間にかかわらずコントラストの高い安定した画像表示が可能となる。

【 0 1 4 3 】

そこで、実施の形態 2 は、上述した累積加算回路 4 8 B における累積加算値と第 1 の累積加算しきい値 S H 6 1 ~ 第 3 の累積加算しきい値 S H 6 3 との比較にもとづき、全セル初期化動作における上りランプ波形電圧の初期化電圧 V i 2 を制御する構成としている。これにより、安定した書込み放電を実現できる。

30

【 0 1 4 4 】

具体的には、図 9 に示すように、累積加算回路 4 8 B における累積加算値が第 1 の累積加算しきい値 S H 6 1 である「 8 0 0 」未満のときには、初期化電圧 V i 2 と電圧 V i 1 との差である V s e t は 2 2 0 (V) に設定される。また、この累積加算値が第 1 の累積加算しきい値 S H 6 1 である「 8 0 0 」以上で第 2 の累積加算しきい値 S H 6 2 である「 1 6 0 0 」未満のときには、V s e t は 2 5 0 (V) に設定される。また、この累積加算値が第 2 の累積加算しきい値 S H 6 2 である「 1 6 0 0 」以上で第 3 の累積加算しきい値 S H 6 3 である「 3 2 0 0 」未満のときには、V s e t は 2 6 7 (V) に設定される。そして、この累積加算値が第 3 の累積加算しきい値 S H 6 3 である「 3 2 0 0 」以上のときには、V s e t は 2 8 0 (V) に設定される。これにより、パネルの通電累積時間およびパネルに表示してきた画像の明るさに応じた最適な駆動波形の制御が行われ、安定した書込み放電が実現されている。

40

【 0 1 4 5 】

なお、上述した各 V s e t の電圧値は単なる一例を示したものであり、各電圧値はプラズマディスプレイ装置の仕様、パネルの特性等にあわせて最適に設定すればよい。

【 0 1 4 6 】

次に、走査電極駆動回路 4 3 の回路構成とその動作については、図 1 0 を用いて実施の

50

形態 1 で説明した内容と同じである。したがって、図 10 用いた実施の形態 2 での走査電極駆動回路 43 の回路構成とその動作についての詳細な説明は省略する。

【0147】

次に、実施の形態 2 での初期化波形発生回路 53 の動作と初期化電圧 V_{i2} を制御する方法については、図 11 を用いて説明した実施の形態 1 での初期化波形発生回路 53 の動作と初期化電圧 V_{i2} を制御する方法と同じである。したがって、図 11 を用いた実施の形態 2 での初期化波形発生回路 53 の動作と初期化電圧 V_{i2} を制御する方法についての詳細な説明は省略する。

【0148】

なお、実施の形態 2 においては、初期化電圧 V_{i2} を変化させる方法に限定するものではなく、その他の方法であってもかまわない。初期化電圧 V_{i2} を変化させるには、ここで説明した以外にも様々な方法が考えられ、例えば、電圧 V_{i1} から初期化電圧 V_{i2} へ上昇する傾斜の傾きを制御することでも初期化電圧 V_{i2} を制御することができる。

10

【0149】

以上説明したように、実施の形態 2 は、単にパネル 10 の通電累積時間を計測するのではなく、パネル 10 の通電累積時間とともに増加し、かつ単位時間における表示画像の平均輝度に応じてその増加分が変化する累積加算値を算出する構成である。こうすることで、パネルの通電累積時間およびパネルに表示してきた画像に応じて放電を安定に発生させる制御、例えば全セル初期化動作における初期化電圧 V_{i2} の制御等を行うことが可能となる。

20

【0150】

なお、実施の形態 2 では、累積加算回路 48B において所定値を累積加算する構成を説明したが、あらかじめ定めた初期値から単位時間毎に所定値を減算させるような構成としてもかまわない。

【0151】

また、実施の形態 2 では、累積加算回路 48B において複数の累積加算しきい値を設け、第 5 の累積カウンタ 78 から出力される累積加算値と累積加算しきい値とを比較し、累積加算値が各累積加算しきい値以上となる度に初期化電圧 V_{i2} を増加させる構成を説明した。しかし、何らこの構成に限定されるものではなく、例えば、累積加算値の増加とともに連続的に初期化電圧 V_{i2} を増加させるように構成してもよい。

30

【0152】

また、実施の形態 2 では、累積加算回路 48B における累積加算値が各累積加算しきい値以上となる度に初期化電圧 V_{i2} を増加させる構成を説明した。しかし、累積加算値が各累積加算しきい値以上となった後、一旦プラズマディスプレイ装置が非動作状態となるまでは、それまでと同様の駆動波形による駆動を継続し、次の動作開始のタイミングで初期化電圧 V_{i2} を変更する構成としてもよい。具体的には、プラズマディスプレイ装置 1 が動作状態のとき、すなわちタイミング発生回路 45 が動作状態にあってパネル 10 を駆動するための各タイミング信号を出力している途中で、累積加算回路 48B から累積加算値が所定の累積加算しきい値以上となったことを表す信号が出力されても、タイミング発生回路 45 はパネル 10 を駆動するための各タイミング信号をそれまでと同様のタイミング信号として出力する。そして、一旦プラズマディスプレイ装置 1 の電源がオフとなり、次にプラズマディスプレイ装置の電源がオンされてパネル 10 の駆動が開始されるときに、タイミング発生回路 45 は、初期化電圧 V_{i2} を変更して上りランプ波形電圧を発生させるためのタイミング信号を出力するように構成してもよい。この構成によれば、プラズマディスプレイ装置 1 の動作途中で初期化波形を変更することにより生じる恐れのある明るさの変動を防止することができ、さらに画像表示品質を高めることができる。

40

【0153】

また、実施の形態 2 では、累積加算回路 48B を回路によって形成する構成を説明したが、例えば、同等の動作を実現するアルゴリズムにもとづきプログラムを作成し、そのプログラムをマイクロコンピュータに搭載して実行させる構成としてもよい。

50

【 0 1 5 4 】

また、累積加算値にもとづき放電を安定に発生させる制御は、必ずしも初期化電圧 V_{i2} を制御する方法に限定されるものではなく、その他の駆動波形制御方法を用いる構成であってもよい。本発明は、パネルの放電特性の経時変化が、単に通電累積時間に応じて一律に変化するのではなく、パネルに表示してきた画像、具体的には、表示してきた画像の明るさに応じて変化することに着目し、パネル 10 の通電累積時間とともに増加し、かつ単位時間における表示画像の平均輝度に応じてその増加分が変化する累積加算値を算出する構成としたものである。すなわち、本実施の形態は、放電特性の経時変化にともない駆動波形を制御する手法全般に適用することが可能である。

【 0 1 5 5 】

なお、発明の実施の形態 2 で用いた各しきい値や各電圧値等の具体的な各数値は単に一例を示したものであり、何らこれらの数値に限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適な値に設定することが望ましい。

【 0 1 5 6 】

以上の実施の形態 1 および実施の形態 2 の説明から明らかな通り、本発明によれば、パネルの通電累積時間およびパネルに表示してきた画像に応じて進行する放電特性の経時変化に応じて放電を安定に発生させる制御を最適に行うことが可能となるので、画像表示品質を向上させることができるプラズマディスプレイ装置およびパネルの駆動方法を提供することが可能となる。

【産業上の利用可能性】

【 0 1 5 7 】

本発明は、パネルの通電累積時間およびパネルに表示してきた画像に応じて進行する放電特性の経時変化に応じて放電を安定に発生させる制御を最適に行うことを可能とする。したがって、本発明は画像表示品質を向上させることができるプラズマディスプレイ装置およびパネルの駆動方法として有用である。

【図面の簡単な説明】

【 0 1 5 8 】

【図 1】本発明におけるパネルの構造を示す分解斜視図

【図 2】同パネルの電極配列図

【図 3】同パネルの各電極に印加する駆動電圧波形図

【図 4】本発明の実施の形態 1 におけるプラズマディスプレイ装置の回路ブロック図

【図 5】本発明の実施の形態 1 における静止画判定回路の回路ブロック図

【図 6】本発明の実施の形態 1 における累積加算回路の回路ブロック図

【図 7】本発明における累積加算回路の動作を説明するための図

【図 8】パネルの通電累積時間と放電開始電圧との関係を示した模式図

【図 9】本発明における累積加算回路の出力値と上りランプ波形電圧との関係を示す図

【図 10】本発明における走査電極駆動回路の回路図

【図 11】本発明における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート

【図 12】本発明の実施の形態 2 におけるプラズマディスプレイ装置の回路ブロック図

【図 13】本発明の実施の形態 2 における累積加算回路の回路ブロック図

【符号の説明】

【 0 1 5 9 】

- 1 プラズマディスプレイ装置
- 10 パネル
- 21 前面板
- 22 走査電極
- 23 維持電極
- 24 表示電極対
- 25, 33 誘電体層

10

20


30

40


50

2 6	保護層	
3 1	背面板	
3 2	データ電極	
3 4	隔壁	
3 5	蛍光体層	
4 1	画像信号処理回路	
4 2	データ電極駆動回路	
4 3	走査電極駆動回路	
4 4	維持電極駆動回路	
4 5	タイミング発生回路	10
4 6	静止画判定回路	
4 7	A P L 検出回路	
4 8 A	累積加算回路	
4 8 B	累積加算回路	
4 9	画像判定回路	
5 0	維持パルス発生回路	
5 1	電力回収回路	
5 2	クランプ回路	
5 3	初期化波形発生回路	
5 4	走査パルス発生回路	20
6 1	遅延回路	
6 2	差分回路	
6 3	第 1 の比較回路	
6 4	第 1 の累積カウンタ	
6 5	第 2 の比較回路	
7 1	タイマー	
7 2	第 2 の累積カウンタ	
7 3	第 3 の比較回路	
7 4	第 3 の累積カウンタ	
7 5	第 4 の比較回路	30
7 6	第 4 の累積カウンタ	
7 7	第 5 の比較回路	
7 8	第 5 の累積カウンタ	
7 9	第 6 の比較回路	
Q 1 , Q 2 , Q 3 , Q 4 , Q 1 1 , Q 1 2 , Q 1 3 , Q 1 4 , Q 2 1 , Q H 1 ~ Q H n		
, Q L 1 ~ Q L n	スイッチング素子	
C 1 , C 1 0 , C 1 1 , C 1 2 , C 2 1	コンデンサ	
R 1 0 , R 1 1	抵抗	
I N a , I N b	入力端子	
D 1 , D 2 , D 1 0 , D 2 1	ダイオード	40
L 1	インダクタ	
I C 1 ~ I C n	制御回路	


【図1】




【図2】




【図4】




【図3】




【図5】




【図6】



【図7】




【図8】




【図9】

累積加算値	Vset
800 未満	220(V)
1600 未満	250(V)
3200 未満	267(V)
3200 以上	280(V)


【図10】




【図 1 1】



【図 1 2】



【図 1 3】



フロントページの続き

審査官 小川 浩史

- (56)参考文献 特開2006-91437(JP,A)
特開平9-138668(JP,A)
特開2004-61863(JP,A)
特開2003-15590(JP,A)
特開2002-366088(JP,A)
特開2007-128089(JP,A)
特許第4702367(JP,B2)

- (58)調査した分野(Int.Cl., DB名)
G09G 3/20-3/38