(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4632713号

(P4632713)

(45) 発行日 平成23年2月16日(2011.2.16)

- (24) 登録日 平成22年11月26日 (2010.11.26)
- (51) Int.Cl. F I **G 1 1 C 16/02 (2006.01)** G 1 1 C 17/00 6 1 1 G G 1 1 C 17/00 6 4 1

manded the second states			
護支頂の数	(4)	17	白い
	1 H	1.1	

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2004-220595 (P2004-220595) 平成16年7月28日 (2004. 7. 28) 特開2006-40442 (P2006-40442A)	(73)特許権者	音 593102345 イノテック株式会社 神奈川県横浜市港北区新横浜3-17-6
(43) 公開日	平成18年2月9日 (2006.2.9)	(74)代理人	100075281
普宜請水口	平成19年5月28日(2007.5.28)	(72)発明者	并理工 小林 和意 三井田 高
			神奈川県横浜市港北区新横浜3-17-6 イノテック株式会社内
		審査官	高野 芳徳
			ᄐᅋᇴᆂᇉᅊᄼ
			最終貝に続く

(54) 【発明の名称】並列データ書き込み方法

(57)【特許請求の範囲】

【請求項1】

半導体基板に形成され、印加される電圧に応じてソース領域またはドレイン領域として 機能する第1拡散領域及び第2拡散領域と、

前記一対の拡散領域の間に形成されるチャネル領域の導通状態を電圧印加により制御するコントロールゲートと、

前記第1拡散領域をソース領域、前記第2拡散領域をドレイン領域とし、該ソース領域 と該ドレイン領域との間に所定の電圧を印加するとともに、前記コントロールゲートによ り前記チャネル領域を導通させた場合に、該チャネル領域に流れる電荷の一部が注入され る第1電荷蓄積部と、

前記第2拡散領域をソース領域、前記第1拡散領域をドレイン領域とし、該ソース領域 と該ドレイン領域との間に所定の電圧を印加するとともに、前記コントロールゲートによ り前記チャネル領域を導通させた場合に、該チャネル領域に流れる電荷の一部が注入され る第2電荷蓄積部とを有し、前記第1電荷蓄積部及び前記第2電荷蓄積部の電荷蓄積状態 をそれぞれ独立に読み出すことが可能なメモリセルを備え、

前記メモリセルが、ロウ方向及びコラム方向にそれぞれ複数配列され、前記ロウ方向に 配列された前記複数のメモリセルの前記コントロールゲートがワード線により共通に接続 され、前記コラム方向に配列された前記複数のメモリセルの前記第1拡散領域及び前記第 2拡散領域のそれぞれが一体化してビット線を構成したメモリセルアレイを、前記ロウ方 向にブロック分割し、分割した各ブロックからそれぞれ1つのメモリセルを書き込み対象

として選択し、選択された書き込み対象の各メモリセルに対して、「00」、「10」、 「01」、「11」(ここで、「0」は書き込み電荷注入状態、「1」は書き込み電荷非 注入状態に対応し、左側のビットは前記第1電荷蓄積部の電荷状態、右側のビットは前記 第2電荷蓄積部の電荷状態に対応する)からなる2ビットデータからいずれかを書き込み データとしてそれぞれ並列に書き込む並列データ書き込み方法において、

(2)

前記書き込み対象の各メモリセルの初期データが「11」であることを前提とし、

前記書き込み対象のメモリセルのうち、書き込みデータ<u>が「00」であるメモリセル及び書き込みデータが「01」である</u>メモリセルについて、前記第1拡散領域をソース領域、前記第2拡散領域をドレイン領域とし、該ソース領域と該ドレイン領域との間に、第1の電圧を印加するとともに、前記コントロールゲートによりチャネル領域を導通させることで、当該メモリセルの第1電荷蓄積部に電荷を注入する第1ステップと、

前記書き込み対象のメモリセルのうち、書き込みデータ<u>が「10」である</u>メモリセルに ついて、前記第2拡散領域をソース領域、前記第1拡散領域をドレイン領域とし、該ソー ス領域と該ドレイン領域との間に、前記第1の電圧を印加するとともに、前記コントロー ルゲートによりチャネル領域を導通させることで、当該メモリセルの第2電荷蓄積部に電 荷を注入する第2ステップと、

前記書き込み対象のメモリセルのうち、書き込みデータ<u>が「00」である</u>メモリセルに ついて、前記第2拡散領域をソース領域、前記第1拡散領域をドレイン領域とし、該ソー ス領域と該ドレイン領域との間に、前記第1の電圧より大きい所定の第2の電圧を印加す るとともに、前記コントロールゲートによりチャネル領域を導通させることで、当該メモ リセルの第2電荷蓄積部に電荷を注入する第3ステップと、を有し、

<u>第1ステップ、第2ステップ、第3ステップの順、又は、第1ステップ、第3ステップ</u>、第2ステップの順に行われる

ことを特徴とする並列データ書き込み方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体記憶装置に用いられるデータ読出し回路に関するものである。

【背景技術】

[0002]

1つのメモリセル当り2ビットのデータを記憶することが可能な不揮発性の半導体記憶 装置として、NROM型と称されるものが知られている(例えば、特許文献1、非特許文 献1参照)。図16に示すように、このNROM型の半導体記憶装置が有するメモリセル 100は、コントロールゲート101(Metal)、シリコン酸化膜102(Oxide)、シリコン 窒化膜103(Nitride)、シリコン酸化膜104(Oxide)、及びp型シリコン基板105(S emiconductor)で構成された、いわゆるMONOS (Metal Oxide Nitride Oxide Semicon ductor)構造をしている。

【 0 0 0 3 】

p型シリコン基板105には、一対のn型の拡散領域106a,106bが形成されて いる。データの書込み、読出し動作において、拡散領域106a,106bのうち、一方 4 がソース、他方がドレインと設定されるが、拡散領域106a,106bは、ソース・ド レインのどちらか一方に固定的に設定されるのではなく、各動作時においてソース・ドレ インの設定は切り替えられる。

【0004】

図17(A)に示すように、メモリセル100にデータを書込むには、例えば、拡散領 域106aをソースとして接地し、拡散領域106bをドレインとして所定電圧(例えば 3.5V)を印加し、また、コントロールゲート101に所定電圧(例えば9.5V)を 印加する。これによって、ソースから流れ出た電子はソース・ドレイン間の電界で加速さ れ、その一部はドレインの近傍で運動量の大きなホットエレクトロンとなる。ホットエレ クトロンとなった電子は、フォノン等との衝突や、コントロールゲート101の正電圧に 10

20

より、シリコン酸化膜104のエネルギー障壁を越えてシリコン窒化膜103に注入される。シリコン窒化膜103には導電性がないので、注入された電子は、シリコン窒化膜1 03の右側に局在する。この状態を"(1,0)"と表す。これ同じことを、拡散領域1 06aをドレイン、拡散領域106bをソースとして行うと、図17(B)に示すように 、電子がシリコン窒化膜103の左側に局在する。この状態を"(0,1)"と表す。 【0005】

メモリセル100は、シリコン窒化膜103の左右に独立に電子を蓄積することを可能 とし、"(1,1)"、"(1,0)"、"(0,1)"、及び"(0,0)"の4値(2ビット)をとることができる。"(1,1)"は、シリコン窒化膜103の左右いずれ にも電子が蓄積されていない状態(消去状態)を表し、"(0,0)"は、シリコン窒化 膜103の左右両側に電子が蓄積されている状態を表す。

【 0 0 0 6 】

また、本発明者らは、上記とは異なる構成のメモリセルにより、1つのメモリセル当り2ビットのデータを記憶することを可能とした不揮発性半導体記憶装置を提案している(例えば、特許文献2~4参照)。特許文献4に開示されたメモリセルを示す図18において、メモリセル110は、p型シリコン基板111に形成された凸部112の左右に配置され、電気的に孤立した一対のフローティングゲートF1,F2を備えている。メモリセル110は、フローティングゲートF1,F2の各々に、電子が蓄積されているか否かによって、上記と同様な4値をとることができる。

[0007]

メモリセル110にデータを書込むには、例えば、拡散領域113aを接地してソース とし、拡散領域113bに所定電圧を印加してドレインとし、また、コントロールゲート 114に所定電圧を印加する。これによって、凸部112の頂部112cに反転層が生じ 、側部112a 頂部112c 側部112bの経路でソース・ドレイン間を電気的に結 ぶチャネル領域が形成される。ソースから流れ出た電子の一部はチャネル領域で加速され 、その一部はホットエレクトロンとなる。ホットエレクトロンとなった電子は、絶縁膜1 15bの持つエネルギー障壁を乗り越えてフローティングゲートF2に注入される。これ と同じことを、拡散領域113aをドレイン、拡散領域113bをソースとして行うと、 フローティングゲートF1に電子が注入される。メモリセル110では、チャネル領域で 加速された電子は進行方向を変えずに絶縁膜115b(115a)を通過してフローティ ングゲートF2(F1)に進入するので、上記NROM型のメモリセル100より書込み 効率が優れ、高速書込みを可能とする。

【 0 0 0 8 】

図19は、NROM型のメモリセル100に書込まれたデータを読出す際に使用される、非特許文献1に記載されたデータ読出し回路を示す。例えば、メモリセル100のシリコン窒化膜103の右側(右側ビット120)の電荷状態を検出するためには、拡散領域106aに所定電圧(例えば1.5V)を印加してドレインとし、拡散領域106bをソースとし、また、コントロールゲート101に所定電圧(例えば3.5V)を印加する。 拡散領域106a,106bはビット線として機能し、ソース側のビット線(拡散領域1 06b)は、金属配線を介して差動比較器121の一方の入力端子に接続されている。基準セル122も同様に、ソース側のビット線が金属配線を介して差動比較器121の他方の入力端子に接続されている。

【 0 0 0 9 】

同図中のC1,C2は、差動比較器121の入力端子(入力ノード)に生じる寄生容量 を表す。寄生容量C1,C2はそれぞれ自己バイアス動作によって充電され、充電電位V c,Vrを比較することにより右側ビット120の電荷状態(電子蓄積の有無)が判定さ れる。充電電位Vc,Vrの比較は、電位がほぼ飽和した時点で行われ、その比較結果(出力データ)はラッチ回路123にラッチ(保持)される。右側ビット120のデータは 、Vc>Vrの場合には"1"(電子蓄積なし)、Vc<Vrの場合には"0"(電子蓄 積あり)となる。これと同じことを、拡散領域106aをソース、拡散領域106bをド

20

10

50

レインとして行うと、左側ビットのデータを判定することができる。 [0010]メモリセル110の場合も同様なデータ読出し回路を用いることによって、フローティ ングゲートF1,F2の電荷状態を検出し、記憶されたデータを読出すことができる。 [0011]【特許文献1】米国特許第6011725号明細書 【特許文献 2 】特開 2 0 0 3 - 2 0 4 0 0 2 号公報 【特許文献3】特開2003-224215号公報 【特許文献4】特願2003-001189号明細書 10 【非特許文献1】Eduardo Maayan, et al. "A 512Mb NROM Flash Data Storage Memory with 8MB/s Data Rate "2002 IEEE International Solid State Conference, Session 6, SRAM AND NON-VOLATILE MEMORIES. 6.1 【発明の開示】 【発明が解決しようとする課題】 [0012]しかしながら、データ読出し回路においては、自己バイアス動作で差動比較器の入力端 子に生じる寄生容量C1,C2を充電するようにしているので、寄生容量C1,C2の充 電が完了するまでに要される時間は長い。従って、充電電位Vc,Vrが飽和するまでの 時間が長く、読出しが開始してから差動比較器121の出力データがラッチ回路123に ラッチされるまでの時間が長い。よって、データ読出し速度が低速となるといった問題が 20 ある。 [0013]本発明は、上記課題を解決するためになされたものであり、データ読出し速度を高速化 することを可能としたデータ読出し回路を提供することを目的とする。 【課題を解決するための手段】 [0014]本発明のデータ読出し回路は、メモリセルのソースが一方の入力端子に第1配線を介し て接続され、基準セルのソースが他方の入力端子に第2配線を介して接続された差動比較 器と、この差動比較器の出力データを保持するラッチ回路を備えたデータ読出し回路にお いて、前記第1配線及び前記第2配線には、ソースフォロア回路を形成するように、電流 30 源が接続されていること特徴とするものである。 [0015]前記電流源は、ゲートがバイアスされたMOSトランジスタからなることを特徴とする ものである。 【発明の効果】 [0016]本発明のデータ読出し回路によれば、メモリセルのソースが一方の入力端子に第1配線 を介して接続され、基準セルのソースが他方の入力端子に第2配線を介して接続された差 動比較器と、この差動比較器の比較結果を保持するラッチ回路を備えたデータ読出し回路 40 において、第1配線及び第2配線には、ソースフォロア回路を形成するように、電流源が 接続されているので、差動比較器の各入力端子に生じる寄生容量が早期に充電され、デー 夕読出しが高速化する。 【発明を実施するための最良の形態】 [0017]図1において、本発明の半導体記憶装置には、約512Mbitのデータ記憶容量を有 するセルアレイ2がXデコーダ(ロウデコーダ)3の左右に設けられている。Xデコーダ 3には、外部からロウアドレス信号が入力されており、 X デコーダ 3 は、ロウアドレス信

号をデコードしてセルアレイ2内の複数のワード線から1つを選択する。 Y セレクタ4は、コラムアドレス信号及び制御信号によって駆動され、セルアレイ2の金属ビット線を、 データ入出力(I/O)回路5に設けられた電圧ドライバ6、センス回路(読出し回路) 7、グランド8のいずれに接続するか、あるいはいずれにも接続せずにフローティングと するかの制御を行う(図2参照)。

【0018】

セルアレイ2は、さらに、約32Kbitのデータ記憶容量を有するブロック2aにより、X方向(コラム方向)及びY方向(ロウ方向)に各々128分割されており、図2に示すI/O回路は、Y方向に並んだ128個のブロック2aに対して1ずつ設けられている。セルアレイ2の1本のワード線がXデコーダ3によって選択された状態で、Yセレクタ4は、各ブロック2aから1つのメモリセル(セルトランジスタ)を同時に選択することができる。すなわち、X方向に並んだ128個のブロック2aに対して並列にデータを入出力(書込み/読出し)することができる。

【0019】

バッファ9は、256bitのデータを一時的に記憶することができ、書込み時にはI / O回路5に対して書込みデータDinを与え、読出し時にはI/O回路5から読出しデ ータDoutを受ける。SRAM10は、書込みデータDinを一時的に記憶するための メモリであり、約1KByteのデータ記憶容量を備える。

[0020]

図3は、ブロック2aの構成を示す。ブロック2aには、X方向に127個、Y方向に 128個のメモリセル11が配列されている。X方向に隣接するブロック2aの間にはS TI(Shallow Trench Isolation)12が形成されており、書込み時に発生する廻り込み 電流を阻止するための素子間分離が行われている。128本のワード線WL0~WL12 7は、X方向に並んだメモリセル11の各コントロールゲート28(図4参照)を共通に 接続している。128本の拡散ビット線BL0~BL127は、Y方向に並んだメモリセ ル11の拡散領域22a,22b(図4参照)が接続されて一体となったローカルビット 線である。

【0021】

偶数位置の拡散ビット線BL0,BL2,・・・,BL126は、2本一組となって金属ビット線GL0,GL2,・・・,GL62に、nMOSトランジスタからなるスイッチS0,S1を介して接続されている。また、奇数位置の拡散ビット線BL1,BL3, ・・・,BL127は、2本一組となって金属ビット線GL1,GL3,・・・,GL6 3に、nMOSトランジスタからなるスイッチS2,S3を介して接続されている。例え ば、金属ビット線GL0は、スイッチS0を介して拡散ビット線BL0に、スイッチS1 を介して拡散ビット線BL2に接続されており、金属ビット線GL1は、スイッチS2を 介して拡散ビット線BL1に、スイッチS3を介して拡散ビット線BL3に接続されてい る。

[0022]

スイッチS0~S3は、各ゲートに接続された選択信号線SEL0~SEL3の電圧に よってオン / オフされる。金属ビット線GL0~GL63は、アルミニウム等によって形 成され、 Y 方向に並んだブロック2 a の間では分離されず、セルアレイ2をY方向に通し て一体となったグローバルビット線である。金属ビット線GL0~GL63の一端は、 Y セレクタ4に接続されている。

【0023】

図4は、ワード線に沿うメモリセル11の断面図を示す。p型のシリコン基板20には 凸部21が形成されており、凸部21は、対向する一対の側部21a,21bと頂部21 cとを備える。この凸部21を挟むようにシリコン基板20(トレンチ底部)の表層には 、一対のn型の拡散領域22a,22bが形成されている。側部21a,21bの表層に は、浅くn型不純物が注入されてなるn型領域23a,23bが形成されている。拡散領 域22a,22b及び側部21a,21bの表面には、第1絶縁膜24a,24bが積層 されている。

【0024】

また、第1絶縁膜24a,24bを介して、側部21a,21bと拡散領域22a,2 50

2 b とに対向するように一対のフローティングゲート(電荷蓄積部) F 1 , F 2 が形成さ れている。なお、 n 型領域 2 3 a , 2 3 b は、 p 型基板に薄く n 型不純物を注入して形成 されるので、n型とはならず、中性のイントリンジック状態となる場合や、薄いp一型と なる場合がある。このような場合であっても領域23a,23bにはチャネル領域の一部 が形成される。

(6)

[0025]

フローティングゲートF1,F2は、アモルファスシリコン(あるいはポリシリコン) によって形成されており、導電性を備えている。このフローティングゲートF1,F2の 断面形状はほぼ四角形であり、この底面は第1絶縁膜24a,24bを介して拡散領域2 2 a , 2 2 b に対向している。フローティングゲートF1,F2の上面は、第2絶縁膜2 5 a , 2 5 b を介してコントロールゲート 2 8 に対向しており、頂部 2 1 c より上方に位 置している。フローティングゲートF1,F2の凸部21に対向する側面は、 第1絶縁膜 24a,24bを介して側部21a,21bに対向するとともに、第3絶縁膜27の一部 に対向している。また、フローティングゲートF1,F2の他方の側面は、X方向に隣接 するメモリセル11が備えるフローティングゲートF1,F2に絶縁体26を介して対向 している。

[0026]

コントロールゲート28は、アモルファスシリコン(あるいはポリシリコン)で形成さ れており、フローティングゲートF1,F2に対向するとともに、頂部21cに第3絶縁 膜27を介して対向している。なお、第3絶縁膜27は、3層の絶縁膜によって形成され ており、最下層の酸化膜、中間の窒化膜、及びその上に第2絶縁膜25a,25bと同層 に形成された酸化膜から形成されている。フローティングゲートF1,F2は、Y方向(同図の紙面に垂直な方向)に隣接するメモリセル11が備えるフローティングゲートF1 , F2 にも絶縁体を介して対向している。フローティングゲート F1 , F2 は、メモリセ ル11内で電気的に孤立している。

[0027]

コントロールゲート28は、X方向に隣接するメモリセル11によって共有されており 、図3に示したワード線WL0~WL127を構成する。また、拡散領域22a,22b は、Y方向に隣接するメモリセル11によって共有されており、図3に示した拡散ビット 線 B L 0 ~ B L 1 2 7 を構成している。

[0028]

まず、1つのメモリセル11に注目して、データ書込み・読出し動作について説明する 。例えば、図3中の円で囲んだ箇所に位置するメモリセル11のフローティングゲートF 2 にデータを書込む場合、あるいは読出す場合には、 X デコーダ 3 がワード線 W L 0 を選 択するとともに、Yセレクタ4は、金属ビット線GL0,GL1を選択し、さらに、選択 信号線 S E L 1 , S E L 2 を H i g h レベル (例えば 3 V) 、選択信号線 S E L 0 , S E L3をLowレベル(例えば0V)として、スイッチS1,S2をオン、スイッチS0, S3をオフとする。

[0029]

データ書込み時において、Yセレクタ4は、拡散ビット線BL1と導通する金属ビット 線GL1をグランド8に接続し、拡散ビット線BL2と導通する金属ビット線GL0を電 圧ドライバ6に接続する。このとき、例えば図5(A)に示すように、ワード線WL0に 7 V、 拡散ビット線 B L 2 に 5 V の電圧が印加されると、頂部 2 1 c に反転層が生じ、凸 部21の表層に電子の通り道となるチャネル領域CHが形成される。ソース(拡散領域2 2 a)から流れ出た電子の一部はチャネル領域で加速され、その一部はホットエレクトロ ンとなる。ホットエレクトロンとなった電子は、第1絶縁膜24bの持つエネルギー障壁 を乗り越えてフローティングゲートF2に注入される。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

データ読出し時において、Yセレクタ4は、拡散ビット線BL1と導通する金属ビット 線GL1を電圧ドライバ6に接続し、拡散ビット線BL2と導通する金属ビット線GL0 50

10



をセンス回路7に接続する。このとき、例えば図5(B)に示すように、ワード線WL0 に5V、拡散ビット線BL1に1.5Vの電圧が印加されると、頂部21cに反転層が生 じ、凸部21の表層に電子の通り道となるチャネル領域CHが形成される。書込み時と比 べて印加電圧が低いため、チャネル領域CHを流れる電子はホットエレクトロンとなるこ とはない。このチャネル領域CHに流れる電流Icは、ソース(拡散領域22b)側のフ ローティングゲートF2の電荷量によって強く変調されるが、ドレイン(拡散領域22a) 側のフローティングゲートF1の電荷量によっては殆ど変調されない。これは、フロー ティングゲートF1,F2とソース、ドレインとの結合容量がそれぞれ大きいことに起因 している。

(7)

【0031】

図6において、センス回路7には差動比較器30が設けられている。差動比較器30の 反転入力端子には、Yセレクタ4に接続された配線(第1配線)31aの一端が接続され ており、差動比較器30の非反転入力端子には、基準セル32に接続された配線(第2配 線)31bの一端が接続されている。差動比較器30の出力端子には、所定のタイミング で、出力データDout("0"又は"1")をラッチ(保持)するラッチ回路33が接 続されている。

[0032]

基準セル32は、基準電流Irを配線31bに流し、差動比較器30の非反転入力端子 に基準電位Vrを生成する。基準セル32は、メモリセル11と同様な構成のトランジス タであり、そのフローティングゲートの電荷状態が基準電流Ir及び基準電位Vrに反映 される。読出し時にメモリセル11のチャネル領域CHに生じた電流Icは、ソース側の 拡散ビット線BL2から金属ビット線GL0とYセレクタ4とを介して配線31aに流れ 出て、差動比較器30の反転入力端子に電位Vcを生成する。

【 0 0 3 3 】

差動比較器30は、電位Vcを基準電位Vrと比較し、比較結果に応じた出力データD outを出力端子から出力する。Vc < Vrの場合にはDout="0"、Vc>Vrの 場合にはDout="1"となる。電位Vcは、ソース側のフローティングゲートF2の 蓄積電子数に強く依存する。すなわち、前述のデータ書込みによって、フローティングゲ ートF2に数多くの電子が注入された場合には、電位Vcは基準電位Vrより低くなり、 Dout="0"となる。データ書込みがなされず、フローティングゲートF2に電子が 注入されていない場合には、電位Vcは基準電位Vrより高くなり、Dout="1"と なる。

【0034】

また、センス回路7には n M O S トランジスタ34a,34 b が設けられており、 n M O S トランジスタ34a,34 b のドレインは配線31a,31 b にそれぞれ接続され、 ソースは接地されている。 n M O S トランジスタ34a,34 b のゲートは配線35 によって互いに接続されており、配線35 にはゲートバイアス電圧 V c g s が印加されている。 ゲートがバイアスされた n M O S トランジスタ34a,34 b は、ソース・ドレイン間 に電流 I s を流し、電流源として機能する。

【0035】

同図中のC1,C2は、差動比較器30の入力端子(入力ノード)に生じる寄生容量を 表す。さらに詳しく、寄生容量C1は、1つの金属ビット線の配線(線間)容量と、ブロ ック2a内の全拡散ビット線の拡散容量との和(0.4pF程度)である。同様に、寄生 容量C2は、配線容量と拡散容量との和である。このように、読出し対象のメモリセル1 1は、ソースに電流源が接続されており、差動比較器30に接続される端子を出力端子と するソースフォロア回路が形成されている。同様に、基準セル32のソースにも電流源が 接続されており、ソースフォロア回路が形成されている。

【0036】

図 7 に示すように、電位 V c 及び基準電位 V r は、読出しが開始し(t 0)、寄生容量 C 1 , C 2 が充電されるとともに上昇し、飽和レベルに近づく。電位 V c 及び基準電位 V

10

20

30

rがほぼ飽和レベルに達したとき(t1)、差動比較器30の出力データ(比較結果)が ラッチ回路33にラッチされる。このとき、電流Isによって、寄生容量C1,C2が早 期に充電されるので、電位Vc及び基準電位Vrは短時間で飽和レベルに達する。この結 果、ラッチ回路33がデータDoutのラッチを行う時間t1を早めて、読出しを高速化 することができる。

[0037]

図8は、ゲートバイアス電圧Vcgsを変化させて電位Vc(ソースフォロア回路の出 力電位)を測定した測定結果の一例である。同図中には、メモリセル11のフローティン グゲートF1,F2に格納されたデータを各々"1"又は"0"として得られた4種類の 測定結果が示されている。ゲートバイアス電圧Vcgsを約1.05Vとして、電流Is を約4.8µAとしたとき、約580mVの電圧ウィンドウが確保される。 [0038]

電位Vcは、ソース側に位置するフローティングゲートF2のデータに強く依存するが ドレイン側に位置するフローティングゲートF1のデータにもある程度の依存性を有す る。フローティングゲートF1が"0"の場合には、"1"の場合と比べて電位Vcは低 下する。上記電圧ウィンドウとは、"(0,1)"状態と"(1,0)"状態との差を指 し、基準電位Vrは、この電圧ウィンドウ内の電位に設定されている。 [0039]

なお、メモリセル11は、図4に示したような構造であるので、チャネル領域CHの形 20 成 / 非形成をコントロールゲート28の印加電圧によって直接制御することができ、フロ ーティングゲートF1,F2を過消去(ホールが注入された状態)することが許容される 。これは、コントロールゲート28に電圧が印加されていない場合に、過消去されたフロ ーティングゲートF1,F2の正電荷によってチャネル領域CHが形成され、ソース・ド レイン間に不要なリーク電流が流れることがないためである。また、従来のNROM型メ モリセルで電荷蓄積部として用いられるシリコン窒化膜と比べ、フローティングゲートF 1, F2は、書込み時に多数の電子を蓄積することができる。このように、フローティン グゲートF1,F2は、書込み状態 "0"と消去状態 "1"とで電荷量を大きく変化させ ることができるため、上記のような大きな電圧ウィンドウが確保される。 [0040]

30 以上説明したように、図3中の円で囲んだ箇所に位置するメモリセル11のフローティ ングゲートF2にデータを書込む際には、ワード線WL0を7V(Highレベル)とし た状態で、拡散ビット線BL1は0V(Lowレベル)、拡散ビット線BL2は5V(H ighレベル)に設定される。拡散ビット線BL1,BL2は、X方向に隣接するメモリ セル11に共有されているので、拡散ビット線BL0,BL3の設定電圧が不適切(例え ば、拡散ビット線BLOが5V、拡散ビット線BL3が0V)であると、その隣接するメ モリセル11に誤書込みが発生してしまう。従って、書込み対象外のメモリセル11に誤 書込みが発生しないように、この場合は、拡散ビット線BL0~BL1を0V、拡散ビッ ト線BL2~BL127を5Vと設定して書込みを行う必要がある。

[0041]

40 しかし、拡散ビット線BL0,BL2はスイッチS0,S1を介して共通の金属ビット 線GL0に接続されており、一度のステップで拡散ビット線BL0,BL2に異なる電圧 を与えることはできない。このため、図9(A)に示すプリチャージ工程を行った後、図 9(B)に示す書込み工程を行うことで、拡散ビット線BL0~BL1を0V、拡散ビッ ト線BL2~BL127を5Vとすることができる。

[0042]

図9(A)のプリチャージ工程では、ワード線WL0を0V、金属ビット線GL0を0 Ⅴ、金属ビット線GL1~GL3を5∨とした状態において、選択信号線SEL0,SE L3を3V、選択信号線SEL1,SEL2を0Vとする。これにより、スイッチS0, S3はオン、スイッチS1,S2はオフとなるので、拡散ビット線BL0は0V、拡散ビ ット線BL3は5Vに設定される。

10

[0043]

続いて、図9(B)の書込み工程では、ワード線WL0を7V、金属ビット線GL1を 0V、金属ビット線GL0,GL2,GL3を5Vとした状態において、選択信号線SE L0,SEL3を0V、選択信号線SEL1,SEL2を3Vとする。これにより、スイ ッチS0,S3はオフとなり、フローティング状態となった拡散ビット線BL0,BL3 はプリチャージ工程で与えられた電圧(プリチャージ電圧)を保持する。また、スイッチ S1,S2はオンとなるので、拡散ビット線BL1が0V、拡散ビット線BL2が5Vに 設定され、図中円で囲んだメモリセル11のフローティングゲートF2に書込みが行われ る。なお、このプリチャージ工程及び書込み工程において、ブロック2a内の他のワード 線WL1~WL127は0V、ブロック2a内の他の金属ビット線GL4~GL63は5 Vに設定されている。

(9)

【0044】

図10に示すように、フローティングゲートF1,F2を、拡散ビット線BL0,BL 1に接続されたメモリセル11から順に、ビット0,1,2,3,・・・,255と称す ることにする。図9(A),(B)では、このビット3に書込みを行う際のプリチャージ 工程及び書込み工程について説明した。

【0045】

ビット0~7に書込みを行う際には、プリチャージ工程及び書込み工程において選択信 号線SEL0~3、金属ビット線GL0~GL63、及びワード線WL0~WL127の 電圧(Lowレベル/Highレベル)を、図11の表に示すように設定すればよい。な お、選択信号線SEL0~3に設定されるLowレベルとは、スイッチS0~S3をオフ とする電圧であり、HighレベルとはスイッチS0~S3をオンとする電圧である。ま た、金属ビット線GL0~GL63に設定されるLowレベルとは、グランド電位(ソー ス電圧)であり、Highレベルとは書込みに印加されるドレイン電圧である。また、ワ ード線WL0~WL127に対するLowレベルとは、ワード線を非選択にする電圧、H ighレベルとは書込み時に印加されるゲート電圧である。これらの電圧は、適宜変更可 能である。

[0046]

この表に示すように、ビット6,7についてはプリチャージ工程を行うことなく書込み を行うことができる。これは、拡散ビット線BL0~BL3と、拡散ビット線BL4~B L127とをそれぞれ一度のステップで同一電圧に設定することができるためである。な お、ビット8~255への書込みについては、ビット0~7と同様であるので説明を省略 する。また、他のワード線WL1~127を選択した場合も同様であることは言うまでも ない。

【0047】

次に、 X 方向に並んだブロック 2 a に対する並列データ書込みについて説明する。図 1 2 は、簡単のため 4 つのブロック 2 a の各メモリセル 1 1 に対して 2 ビットずつ、計 8 ビ ットのデータD i n を並列に書込む際のシーケンスを示す。書込み前において、全ビット (フローティングゲートF 1, F 2)は、"1111111111"と消去状態である(ステ ップ S T 1)。書込みデータD i n を"01101100"とし、これをバッファ 9 から I / O回路 5 に入力すると、書込み対象のビットのうち、まず、左側ビット(フローティ ングゲートF 1)のみに書込みが行われ、データのベリファイ(読出し確認)が行われる (ステップ S T 2)。続いて、ステップ S T 2 において左側ビットに書込みが行われなか ったメモリセル 1 1 に対して、その右側ビット(フローティングゲートF 2)に書込みが 行われ、データのベリファイが行われる(ステップ S T 3)。そして、ステップ S T 2で 左側ビットに書込みが行われたメモリセル 1 1 に対して、その右側ビットに書込みが行わ れる(ステップ S T 4)。

[0048]

なお、ステップST2, ST3では、メモリセル11の有する右側ビット及び左側ビットのうち、書込み対象外のビットの状態が"1"であるので、書込み条件を同一とし、同 50

10

20

ーのドレイン電圧(例えば3.5V)が用いられる。一方、ステップST4では、書込み 対象外のビットの状態が"0"であるので、ステップST2,ST3と比べて書込み時に チャネル領域CHに流れる電流が低下する。これを補正するために、ステップST4では ステップST2,ST3より高いドレイン電圧(例えば4.5V)を用いることが好まし い。これにより、右側ビット及び左側ビットに注入される電子数がほぼ一定となる。なお 、上記シーケンスでは、ステップST2で左側ビットの書込みを行い、ステップST3, ST4では右側ビットの書込みを行うようにしたが、逆に、ステップST2で右側ビット の書込みを行い、ステップST3,ST4では左側ビットの書込みを行うようにすること も可能である。

(10)

【0049】

上記実施形態では、図3で示したように、金属で形成された1本の金属ビット線に拡散 領域で形成された2本の拡散ビット線をスイッチを介して選択的に接続するようにしたが 、これに限られず、1つの金属ビット線に接続する拡散ビット線の数を3本以上にするこ とも可能であり、これにより金属配線数を減らしてコストを削減することができる。図1 3は、1つの金属ビット線に4本の拡散ビット線を接続した例であり、金属ビット線GL 0には偶数位置の拡散ビット線BL0,BL2,BL4,BL6がスイッチS0~S3を 介して接続されており、金属ビット線GL1には奇数位置の拡散ビット線BL1,BL3 ,BL5,BL7がスイッチS4~S7を介して接続されている。なお、図示されてない 金属ビット線及び拡散ビット線の接続に関しても同様である。

【 0 0 5 0 】

1つの金属ビット線に複数の拡散ビット線が接続されている場合には、書込み時において、上記と同様なプリチャージ工程を行う必要がある。プリチャージ工程は、一般に、共通の金属ビット線に(スイッチを介して)接続された複数の拡散ビット線の間に位置する メモリセルに対して書込みを行う際に行う必要があり、これらの複数の拡散ビット線のうち、書込み対象のメモリセルに接続された拡散ビット線を基準に該メモリセルを挟んで反対側に位置する拡散ビット線がプリチャージの対象となる。

【0051】

また、図14に示すように、1つの金属ビット線に複数の拡散ビット線を接続するので はなく、1つの金属ビット線に1つの拡散ビット線のみを接続するようにしてもよい。こ の場合、拡散ビット線は金属ビット線によってそれぞれ独立して電圧が与えられるため、 プリチャージ工程を行う必要がなく、書込み、読出し動作が単純化され、制御回路の複雑 化が避けられる。

[0052]

また、上記実施形態において図4に示したメモリセル11の構造を、図15に示すメモ リセル40のように変形することも好適である。メモリセル40では、頂部21cの上に 積層された第3絶縁膜41は、酸化物のみで形成されており、窒化物は排除されている。 また、コントロールゲート42は、第2絶縁膜43a,43bを介してフローティングゲ ートF1,F2の上面に、第3絶縁膜41を介して頂部21cに対向するとともに、第4 絶縁膜44a,44bを介してフローティングゲートF1,F2の一方の側面に対向する ように形成されている。なお、メモリセル11とほぼ同一の構造を有する部分については 、メモリセル11と同一の符号を付している。

【 0 0 5 3 】

メモリセル40において、第4絶縁膜44a,44bの膜厚は、第2絶縁膜43a,4 3bの膜厚より薄く形成されており、フローティングゲートF1,F2に蓄積された電子 をコントロールゲート42に放出してデータの消去を行う際に、電子の大部分は第4絶縁 膜44a,44bを通過する。フローティングゲートF1,F2がコントロールゲート4 2とシリコン基板20(拡散領域22a,22b及び側部21a,21b)とに結合する 割合を示す結合比CRは、コントロールゲート42との対向容量をシリコン基板20との 対向容量で割った値として表わされ、この結合比CRが小さいほどデータの消去特性及び 読出し特性が良好となる。第1~第4絶縁膜の膜厚は、結合比CRができるだけ小さくな

10

20

るように設定される。

【0054】

また、上記実施形態では、2つのフローティングゲートF1,F2によって2ビットの データを記憶することを可能としたメモリセル11,40を例示したが、本発明はこれに 限られず、図16に示した従来のNROM型のメモリセルを用いることも可能である。ま た、1ビットのデータを記憶する周知のスタックトゲート型のメモリセルを用いることも 可能である。

【図面の簡単な説明】

[0055]

- 【図1】半導体記憶装置の構成を示すブロック図である。
- 【図2】データ入出力回路の構成を示すブロック図である。

【図3】セルアレイ内のブロックの構成を示す回路図である。

【図4】メモリセルのワード線に沿った断面図である。

【図5】(A)は、メモリセルの書込み動作を説明する図であり、(B)は、メモリセルの読出し動作を説明する図である。

【図6】センス回路の構成を示すブロック図である。

【図7】読出し動作時における電位Vc及び基準電位Vrの変化を示すグラフである。

- 【図8】電位Vcのゲートバイアス電圧Vcgsに対する測定値を示すグラフである。
- 【図9】(A)は、プリチャージ工程における電圧設定を例示する図であり、(B)は、
- 書込み工程における電圧設定を例示する図である。
- 【図10】各フローティングゲートとビットとの対応を示す図である。
- 【図11】各ビットに対するプリチャージ工程及び書込み工程における電圧設定を説明す る図である。
- 【図12】並列データ書込みを説明する図である。
- 【図13】1つの金属ビット線に4本の拡散ビット線を接続した例を示す回路図である。
- 【図14】1つの金属ビット線に1本の拡散ビット線を接続した例を示す回路図である。
- 【図15】メモリセルの変形例を示す断面図である。
- 【図16】NROM型メモリセルの構造を示す断面図である。
- 【図17】右側ビットへ書込みを行った"(1,0)"状態を示す図であり、左側ビット へ書込みを行った"(0,1)"状態を示す図である。
- 【図18】2つのフローティングゲートを有するメモリセルの構造を示す断面図である。 【図19】従来のデータ読出し回路を示す回路図である。
- 【符号の説明】
- [0056]
 - 2 セルアレイ
 - 2 a ブロック
 - 3 X デコーダ
 - 4 Yセレクタ
 - 5 データ入出力回路
 - 6 電圧ドライバ
 - 7 センス回路
 - 8 *グ*ランド

 - 11 メモリセル
 - 22a,22b 拡散領域
 - 30 差動比較器
 - 32 基準セル
 - 3 3 ラッチ回路
 - 34a,34b nMOSトランジスタ
 - F1,F2 フローティングゲート
 - BL0~BL127 拡散ビット線

40

10

G L 0 ~ G L 6 3 金属ビット線 S E L 0 ~ S E L 3 選択信号線 S 0 ~ S 3 スイッチ W L 0 ~ W L 1 2 7 ワード線

【図1】







【図3】



【図4】









【図6】











【図9】





(B) 書込み工程



【図10】



【図11】

	WL1~WL127	Γ	L	L	L	L	L	L	L	L	L	L	L	L	L
2	WL0	L	н	Г	Н	-	Н	Г	н		Н	Г	Н	Н	Н
H: Highレベル	GL2~GL63	L	Г	Н	Н	L	L	Н	н	L	L	Н	Н	Γ	Н
<i>べ</i> ル,	GL1	Γ	Ц	Н	Н	Г	Н	Н	Ц	н	Ц	Ц	Η	Н	Г
LowL~	0TD	Γ	Н	Н	L	Н	L	L	Н	Н	Н	Γ	L	Н	Ţ
Ŀ	SEL3	Н	Н	Н	Н	Н	L	Η	L	L	Н	L	Н	Н	Н
	SEL2	Н	Η	Н	Н	Г	Н	Г	н	н	Г	Н	L	Н	Н
	SEL1	Н	Ц	Н	Γ	L	Н	L	н	н	Н	Н	Н	Н	Н
	SEL0	L	Н	L	Н	Н	Г	Н	Ļ	н	Н	Η	Н	Н	Н
	工程	シーチチリル	書込み	シーチチリチ	書込み	シーチチージ	書込み	プリチャージ	書込み	プリチャージ	書込み	シーチチージ	書込み	書込み	書込み
	ビット	0	>	-	1	c	4	ç	ç		4	ц	ŋ	6	7

【図12】



【図13】



【図14】

【図15】





【図16】



【図17】

(A)



(B)



【図18】

【図19】





フロントページの続き

(56)参考文献 特開2004-072060(JP,A) 特開2003-152117(JP,A) 国際公開第2002/097821(WO,A1)

(58)調査した分野(Int.Cl., DB名)

G11C 16/00