(19) 日本国特許庁(JP)

(12) 特許公報(B2)

434

371

БI

特許第3743189号

(P3743189)

(45) 発行日 平成18年2月8日 (2006.2.8)

(24) 登録日 平成17年11月25日 (2005.11.25)

(51) Int (1

J_{J} Inc. or.			1, 1	
H01L	21/8247	(2006.01)	HO1L	27/10
H01L	27/115	(2006.01)	HO1L	29/78
H01L	29/792	(2006.01)		
H01L	29/788	(2006.01)		

請求項の数 10 (全 16 頁)

 (21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日 	特願平11-19162 平成11年1月27日 (1999.1.27) 特開2000-223676 (P2000-223676A) 平成12年8月11日 (2000.8.11) 平成14年8月29日 (2002.8.29)	(73)特許権者 (74)代理人 (72)発明者	 6 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号 100108187 弁理士 横山 淳一 中川 進一 神奈川県川崎市中原区上小田中4丁目1番
		審査官	 1号 富士通株式会社内 松嶋 秀忠 最終頁に続く

(54) 【発明の名称】不揮発性半導体記憶装置及びその製造方法

(57)【特許請求の範囲】

【請求項1】

ー導電型半導体基板表面に画定されたひとつの素子領域において、該基板表面に形成さ れた逆導電型のソース層と、該ソース層表面に形成された一導電型半導体層と、該一導電 型の半導体層表面に形成されたドレイン層と、該ドレイン層と該一導電型の半導体層とを いずれも貫通し、該基板表面に垂直な側壁を有する該ソース層に達する溝と、該溝の内壁 を覆うように形成された第1絶縁層と、該溝内において該第1絶縁層表面を覆うように形 成された第1導体層と、該溝内において該第1導体層表面を覆うように形成された第2絶 縁層と、該溝内において該第2絶縁層を覆うように形成された第2導体層とを有し、該溝 の少なくとも該ドレイン層上面での開口部の周辺長が、該溝の該ソース層上面での開口部 の周辺長より大であることを特徴とする不揮発性半導体記憶装置。 【請求項2】

請求項1記載の不揮発性半導体記憶装置において、前記半導体基板の前記表面は互いに 交叉する境界線により分割された複数の区画を含み、前記素子領域の各々が該区画の各々 を占有し、該交叉する境界線の第1の方向に平行な境界線上に、前記ドレイン層上面から 前記ソース層下面より深い位置にまで達する連続した絶縁分離層を有し、隣り合う一対の 該絶縁分離層に挟まれた領域内に、互いに隣接して並ぶ第1グループに属する一連の複数 の素子領域にわたり前記ソース層が連続して延在し、該第1グループに属する一連の複数 の素子領域毎の少なくも1個所に、該延在するソース層から前記表面絶縁層上面に達する 導出電極とを有し、該導出電極にソース配線層が電気的に接続され、更に、該挟まれた領

域に並ぶ第2グループに属する一連の複数の素子領域にわたり前記第2導体層が連続して 延在し、該第2グループに属する一連の複数の素子領域毎の少なくも1個所に、ワード配 線層が電気的に接続され、該第1の方向と交叉する第2の方向に並ぶ第3グループに属す る一連の複数の素子領域にわたりビット配線層が連続して延在し、該第3グループに属す る各素子領域の前記ドレイン層毎に、該ビット配線層が各々電気的に接続されていること を特徴とする不揮発性半導体記憶装置。

【請求項3】

請求項1記載の不揮発性半導体記憶装置において、前記ソース層と前記ドレイン層との 間の前記一導電型の半導体層にあって、前記第1絶縁層で覆われた前記溝の内壁をチャネ ル領域とし、前記第1絶縁層をゲート絶縁層、前記第1導体層をフローティングゲート電 極、前記第2絶縁層をフローティングゲート・コントロールゲート電極間絶縁層、前記第 2導体層をコントロールゲート電極とすることを特徴とする不揮発性半導体記憶装置。 【請求項4】

請求項3記載の不揮発性半導体記憶装置において、前記コントロールゲート電極と前記 フローティングゲート電極間の静電容量をC₂とし、前記フローティングゲート電極と前 記ソース層間の静電容量をC₄とするとき、C₂ C₄なる関係が成立することを特徴と する不揮発性半導体記憶装置。

【請求項5】

請求項1記載の不揮発性半導体記憶装置において、前記溝の底面が前記ソース層の下面 より下に位置していることを特徴とする不揮発性半導体記憶装置。

【請求項6】

請求項1記載の不揮発性半導体記憶装置において、前記溝の前記ドレイン層の下面での 開口部の周辺長が上面での開口部の周辺長より小であることを特徴とする不揮発性半導体 記憶装置。

【請求項7】

請求項3記載の不揮発性半導体記憶装置において、前記ゲート絶縁層は、前記ソース配線層、前記ビット配線、前記ワード配線層の各配線層に与える電圧値の所定の組み合せにより、所定の前記素子領域のドレイン層と隣接する前記一導電型の半導体層間のアバランシェブレークダウン(Avalanche breakdown)によって発生したホットエレクトロン(Hot-electron)が透過して前記フローティングゲート電極に蓄積し、また該電圧値の他の所定の組み合せにより、ファウラー・ノードハイム型トンネリング(Fowler-Nordheim tunneling)により、該フローティングゲート電極から蓄積電荷をソース層に引き抜くことが可能な膜厚を有することを特徴とする不揮発性半導体記憶装置。

【請求項8】

一導電型の半導体基板表面に、第1逆導電型半導体層を形成する工程と、該第1逆導電 型半導体層上に一導電型の半導体層を形成する工程と、該一導電型の半導体層表面から該 第1逆導電型半導体層の底面より深い位置にまで達する絶縁分離層を互いに平行で等間隔 に形成する工程と、該絶縁分離層に挟まれた該一導電型の半導体層表面に、該絶縁分離層 に平行な方向に等間隔で互いに離間し、且つ該第1逆導電型半導体層上面より上方に所定 距離離間した複数の第2逆導電型半導体層を形成する工程と、該第2逆導電型半導体層の 各々の略中央に、該第1逆導電型半導体層より浅い第1の溝を形成する工程と、該第1の 溝の底部略中央に、開口部の周辺長が、該第2逆導電型半導体層の上面での該第1の溝の 開口部の周辺長より小なる開口を有し、少なくも該第1逆導電型半導体層の上面に達する 第2の溝を形成する工程と、少なくも該第1及び第2の溝内の表面を覆うように、膜厚が 略均一な第1絶縁層を形成する工程と、少なくも該第1及び第2の溝内の該第1の絶縁層 の表面を覆い、且つ、該第2逆導電型半導体層領域毎に少なくも該絶縁分離層に平行な方 向に関しては互いに分離された第1導体層を形成する工程と、該第1導体層の表面上に、 該第1及び第2の溝内の表面を覆うように、膜厚が略均一な第2絶縁層を形成する工程と 、該第2の絶縁層表面を含む該半導体基板表面に、該第1及び第2の溝を埋め戻し、且つ 上面が略平坦な第2導体層を形成する工程と、該第2導体層、該第2絶縁層、及び該第1

10

30

20

の導体層を形成する工程と、該第2の導体層の少なくも該第2の溝の開口の上部を覆い、 該絶縁分離層に垂直な方向に関しては互いに分離され、且つ該絶縁分離層に平行な方向に 連続する該第2の導体層の領域を残し、他の領域を除去する工程と、該残された第2導体 層の領域直下の該第2の絶縁層及び該第1の導体層を残し、他の領域の該第2の絶縁層及 び該第1の導体層を除去する工程と、少なくも該残された第2の導体層及び該第1導体層 の露出表面に酸化膜を形成する工程と、続いて全表面に層間絶縁層を形成する工程とを有 することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項9】

請求項8記載の不揮発性半導体記憶装置の製造方法において、前記第1の溝を形成後、 前記表面に、前記第1の溝の側面上と底面上での膜厚が略均一なシリコン酸化膜を形成す る工程と、前記第1の溝の側面上に該シリコン酸化膜を残し、前記表面の平面上の該シリ コン酸化膜及び前記第1の溝の底面上の該シリコン酸化膜の平坦部を除去する工程と、前 記第1の溝の側面上に残された該シリコン酸化膜をマスクとして、前記第1の溝の露出さ れた底面の半導体層に垂直方向に異方性エッチングを行い、前記第2の溝を形成する工程 とを有することを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項10】

請求項8記載の不揮発性半導体記憶装置の製造方法において、前記第1の溝を形成する 工程において、前記第2逆導電型半導体層形成後、前記第2逆導電型半導体層の略中央に 、開口を有する窒化膜を形成する工程と該窒化膜をマスクとして、下層の半導体層に等方 性エッチングを行い、前記第1の溝を形成する工程と、該マスクを再度用いて垂直方向に 異方性エッチングを行い、前記第2の溝を形成する工程とを有することを特徴とする不揮 発性半導体記憶装置の製造方法。

20

10

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、不揮発性半導体記憶装置に係り、特に、電気的に書き込み及び消去可能なMO S型半導体記憶装置及びその製造方法に関する。

[0002]

【従来の技術】

図21は、従来のNOR型フラッシュメモリのメモリセルの断面構造を示す。1はp-型シ 30 リコン半導体基板、2は素子分離の400nm ~ 800nm 程度の厚さの酸化膜、3は不揮発性メ モリの第1ゲート絶縁膜として、シリコン半導体基板を熱酸化してできる法により形成し た10nm程度の厚さの酸化膜、4は第1多結晶シリコン膜からなるフローティングゲート、 5は厚さ20nm程度の第2ゲート絶縁膜、6は第2多結晶シリコン膜からなるコントロール ゲート、7はソース拡散層を高耐圧にするための基板と逆導電型の不純物拡散層、8と9 は各々ソースとドレインの n+ 拡散層、10はゲート電極の側壁絶縁膜、11は層間絶縁 膜、12、13及び14は各々ソース、ドレイン及びコントロールゲートの導出電極用の 金属配線である。このような構造の不揮発性半導体記憶装置の動作特性としては、書き込 み時にはコントロールゲート電極14とドレイン電極13の間に電圧を印加し、ドレイン 9と基板1間にアバランシェホットエレクトロン(Avalanche Hot-electron)を発生させ 40 、フローティングゲート4にエレクトロンを注入する。また消去時にはコントロールゲー ト電極14とソース電極12の間に電圧を印加し、ファウラー・ノードハイム型トンネリ ング(Fowler-Nordheim tunneling 又は

F-Nトンネル)電流によりフローティングゲート4からソース8にエレクトロンを引き抜いている。

【0003】

【発明が解決しようとする課題】

従来例の構造では、メモリの大容量化に伴うMOSトランジスタのスケーリングに際し、 次のような不都合が生じる。(1)F-N トンネル電流を利用するメモリセルでは、トンネ ル酸化膜の薄膜限界が約 8 nmと言われており、それ以下の膜厚の薄膜では、スケーリング 50 則(微細化の際の素子寸法と印加電圧との比例縮小則)が成り立たなくなる、(2)微細 化に伴い、実効チャネル長を狭くしていくと、パンチスルー耐圧やリーク電流の制御が困 難になる、(3)フローティングゲートに結合する静電容量の減少に伴い消去や書き込み 特性の劣化が起きる。下記に上記第3項の問題をより詳しく述べる。 【0004】 図1は、フローティング型半導体メモリセルの静電容量モデルを示す。これを用いて、書 き込み時及び消去時における各々のフローティングゲート電圧 V_{fg}(W)及び V_{fg}(E) は次式で表せる。 【0005】 書き込み:

- 【0006】 【数1】
 - $V_{fg}(W) = (C_2 \cdot V_{cg} + C_3 \cdot V_d) / (C_1 + C_2 + C_3 + C_4)$
 - - - (1)

<u>消去</u>: 【0007】 【数2】

 $V_{fg}(E) = (C_2 \cdot V_{cg} + C_4 \cdot V_s) / (C_1 + C_2 + C_3 + C_4)$

30

10

20

(2)

ここで C₁ , C₂ , C₃ 及び C₄ は各々フローティングゲート 4 と基板 1 間の静電容量、 コントロールゲート 6 とフローティングゲート 4 間の静電容量、フローティングゲート 4 とドレイン拡散 9 間の静電容量、及びフローティングゲート 4 とソース拡散 8 間の静電容 量、また、 V cg , V s 及び V d は各々コントロールゲート電圧、ソース電圧及びドレイン 電圧である。

【0008】

ー般に、書き込み効率を向上させるには、 V_{cg}及び V_d は共に正なので、式(1)におい 40 て、 C₂ 及び C₃ の静電容量値を大きく取れば、フローティングゲートにかかる実効的な 電圧 V_{fg}(W)が高くなり、アバランシェホットエレクトロンのフローティングゲート 注入効率、即ち、書き込み効率が向上し、その結果、書き込み時間が早くなる。 【0009】

一方、消去時には、V_{cg}は負又は零、V_sは正であるから、式(2)において、C₂ C ₄ なる静電容量値の関係が最適条件であり、この条件の時フローティングゲートにかかる 実効的な電圧V_{fg}(E)が高くなる。従って、F - Nトンネル電流によるフローティング ゲート からソースへのエレクトロンの引き抜き効率、即ち、消去効率が向上し、その結 果、消去時間が早くなる。

[0010]

以上の理由から、MOSトランジスタの形状を変えずにスケーリング則のみに従って微細 化を進めると、上記静電容量値の選択の余地が狭まってしまうという不都合が生じる。そ こで、微細化に際し、このような不都合が生じ難い不揮発性半導体記憶装置が望まれてい た。

[0011]

【課題を解決するための手段】

本発明の不揮発性半導体記憶装置は、半導体基板に対し深さ方向に形成した<u>半導体基</u> <u>板表面に垂直な側壁を有する</u>溝の内壁面を素子形成領域とし、チャネル領域が深さ方向に 形成されるようにソースとドレイン拡散層、フローティングゲート電極及びコントロール ゲート電極を配置した不揮発性半導体記憶装置であって、しかも溝底面を狭く、またドレ イン拡散層とフローティングゲートとをオーバーラップさせて溝上部の周辺長を長くとり 、併せて長い周辺長をとり囲むことによりフローティングゲートとコントロールゲートの 重なりも大きくなるように溝を形成することにより構成される。このような溝構造により 、MOSトランジスタのスケーリングに対して、C<u>2</u>及びC<u>3</u>の静電容量値を大きく取り 、且つC<u>2</u> С<u>4</u> となるような不揮発性半導体記憶装置が実現される。

【0012】

【発明の実施の形態】

図 2 は、メモリセルが、交叉するビットライン(BL)とワードライン(WL)の各交点に配置され、ソース(S)を共通とするフローティング型半導体メモリセル(Tr)で構成されるNOR 接続型フラッシュメモリセルアレイの等価回路の4 ビット分を示す。

図3は、図2に対応する部分の本発明によるメモリセルアレイのレイアウト図を示す。半 導体素子領域は、ワードライン(WL)方向に連続し、且つビットライン(BL)方向には等間隔 で配置された溝型絶縁分離層(トレンチアイソレーション)26で絶縁分離される。その 溝型絶縁分離層間の半導体素子領域全面にワードライン(WL)方向に連続した埋め込みソー ス拡散層が形成され、埋め込みソース拡散層上部のエピタキシャル層25の表面には、各 メモリセル毎に孤立したドレイン拡散層28で形成され、エピタキシャル層25の両拡散 層間に上下に挟まれた部分を貫通する第1及び第2の溝30と32とが形成され、その側 壁にチャネルが形成されるようにフローティング型半導体メモリセル(Tr)が構成される。 ビットライン(BL)40は、ドレイン導出電極41によってドレイン拡散層28と接続し、 ワードライン(WL)43は溝を埋めるフローティングゲート電極に接続している。A-A, とB-B, は、ビットライン(BL)40とワードライン(WL)43の各々に沿っての切断面を 表し、以下で示す工程の断面図で参照される。

30

20

10

(0013**)**

実施例 1

図4 - 図6は、本発明の不揮発性半導体記憶装置の第1の実施の形態で、図4は各々の製造工程毎に途中の装置断面を示す装置断面図、図5は図4の工程途中での断面斜視図、図 6は図4の最終工程での断面図である。

[0014]

図4(a)参照: P型半導体基板21上のイオン注入時のダメージ及びコンタミネーション防止 のためのスルー(through)膜として、酸化膜22を10nm 程度形成し、その上からヒ素イオ 40 ン(As+)23を加速電圧 60keV,ドーズ量 3.0 x10¹⁵dose/cm² でイオン注入し、900 のア ニールで活性化を行い、ソース領域になりうるn+ 拡散層24を形成し、その後で酸化膜22 を除去する。

【0015】

図4(b)参照:P型半導体基板に設けた n+ 拡散層24上に P型エピタキシャル層25を1µm 成長する。この P型エピタキシャル層25は縦形MOSトランジスタのチャネルが形成され る領域であるから、不純物濃度や膜厚は、MOSトランジスタのソース・ドレイン間耐圧 やチャネル長などに合わせて選択される。

[0016]

図4(c)参照:エピタキシャル層25上全面に窒化膜(膜厚200nm Si3N4)などの絶縁膜を成長 50

し、フォトリソグラフィ技術でワードライン(図3の43)に平行な素子分離領域上にのみ に狭い窓を持つパターンを形成し(図3の26の位置)、これをマスクにして、シリコン(Si)を垂直にエッチングし、素子分離領域に深さ1.5 µmの溝を形成する。引き続いて図 4(c)を参照する。溝の深さは埋没した n+ 拡散層24の下部より深く、完全に n+ 拡散層24 を分断する。次に、通常の方法で溝を酸化膜で埋め戻し、溝型絶縁分離層(トレンチアイ ソレーション)26を形成し、ソースn+拡散層24は帯状に分離される。尚、溝を酸化膜で埋 め戻す前に、斜め方向からのイオン注入で、溝の側壁及び底面に溝型絶縁分離層26の接す る P型エピタキシャル層25及び P型基板21の界面に、チャネルカット用のP⁺ 拡散層が形 成される(図示せず)。

(6)

【0017】

図4(d)参照:フォトリソグラフィー技術でレジスト等のマスクにパターンを設け、P型エ ピタキシャル層25表面に選択的にヒ素イオン(As+)27をイオン注入し、各素子毎に分離し たドレイン領域(図3の28)を形成する。ワードライン方向に隣り合うドレイン領域間に 、ボロンイオン(B⁺)の注入を行い寄生チャネルを防止するチャネルカットを形成する

[0018]

図5(e)参照:窒化膜(膜厚150nm Si₃N₄)などの絶縁膜29をマスクにして各素子領域のほぼ 中央に異方性エッチングにより、ドレインn+拡散層28より深い第1の溝30を形成し、全面 に酸化膜(膜厚150nm CVD SiO₂)を堆積した後、異方性エッチングにより、その酸化膜の 平坦部分を除去し第1の溝30の側壁部にのみサイドウォール(側壁絶縁膜)31を残す。 【0019】

20

30

40

10

図5(f)参照:このサイドウォール31と絶縁膜29をマスクにして、第1の溝30の中央に再度 異方性エッチングにより、ソースn+拡散層24に達する第2の溝32を形成する。

【0020】

図5(g)参照:サイドウォール31と絶縁膜29を除去し,露出したシリコン(Si)表面を熱酸 化により、トンネル酸化膜33(膜厚10nmのSiO₂)を成長し、その上にフローティングゲー ト電極になるリンをドープした多結晶シリコン膜34(膜厚100nmのpoly-Si)を堆積し、フ ォトリソグラフィー技術で、第2の溝32の上部を覆い、ワードライン(WL)方向には各素子 領域毎で分離し、且つビットライン(BL)方向には連続した帯状パターンを形成する。 【0021】

図6(h)参照:帯状多結晶シリコン膜34上に熱酸化により層間絶縁膜36 (膜厚20nmの Si0 2 又は Si02 とSi3N4 の積層膜)を成長し、続いて、コントロールゲート電極となるリン をドープした多結晶シリコン膜37(又は高融点メタル、例えば、タングステン(W)、コ バルト(Co)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)等、或いは、 これらの高融点メタルシリサイド、例えば、タングステンシリサイド(WSi2)、コバルト シリサイド(CoSi2)、タンタルシリサイド(TaSi2),モリブデンシリサイド(MoSi2), チタンシリサイド(TiSi2)等、或いは、リンをドープした多結晶シリコン膜とメタルシリ サイド膜の2層構造等、或いは、リンをドープした多結晶シリコン膜と高融点メタル間に チタンナイトライド(TiN)等のバリアメタルを挟んだサンドウイッチ構造等でもよい)を 溝部が平坦化するように形成する。

【0022】

図6(i)参照:フォトリソグラフィー技術で、第2の溝32の上部を覆い、ビットライン(BL) 方向には各素子領域毎で上下多結晶シリコン膜34及び37と層間絶縁膜36を切断分離し、且 つワードライン(WL)方向には多結晶シリコン膜37が連続した帯状パターンを形成する。こ の状態は図5の断面斜視図に示す。

【 0 0 2 3 】

図8(j)参照:露出したシリコン表面に酸化膜(SiO₂:100nm)と第1の層間絶縁膜(BPSG:90 0nm等)39 を形成した後、ドレイン拡散層28のコンタクト41とビットライン(BL)40のパタ ーニングと、第2の層間絶縁膜44を堆積し、更に、コントロールゲートの抵抗を低減させ るための金属配線43を形成する。図6は、ワードライン(WL)43の各々に沿った切断面

(B-B')での断面図を表し、コントロールゲート38の導出電極42とソース拡散の導出 電極45が各々形成されることを示す。図示されてないが、更に、パッシベーション用のカ バー膜をウエーハ全面に堆積し、ボンディングパッド用のコンタクトホールを形成しウエ ーハプロセスが完成する。

【0024】

実施例 2

本発明の実施例2について図7-9を参照して説明する。

先ず、ウエーハプロセス工程の最初から第2の溝のエッチングによる形成直前までは、実施例1の図4(a)-(d),図5(e)-(f) と全く同じであるので、説明と図面を省略する。実施例1の図5(f)では第2の溝32は埋め込みソース拡散層24に達した位置で止めてあるが、実施例2の図10(g)では、第2の溝32は埋め込みソース拡散層24を貫通し、その下の半導体基板21にまで達している。この点が実施例1との構造上の違いである。製造方法としては、シリコンの異方性エッチングの時間を溝32の深い分だけ長くすればよい。第2の溝32の形成後の工程は実施例1と本質的に同じであり、図10(h) - 図12は図6(h) - 図9に各々対応させて理解することができる。デバイス特性上では、実施例1と2とどちらが有利かは、主にソース拡散層24と第1のゲート酸化膜33との重なりの面積による静電容量C4 の大小関係と、半導体基板21と第1のゲート酸化膜33との重なりの面積による静電容量C4 の増加分とを勘案して決められる。

[0 0 2 5]

<u>実施例3</u>

本発明の実施例3について図14-18を参照して説明する。

先ず、ウエーハプロセス工程の最初から第1の溝のエッチングによる形成直前までは、実施例1の図4(a)-(d) と本質的には同じであるので、説明と図面を省略する。実施例1の図5(e) では第1の溝30は、シリコンの異方性エッチングによって、垂直な側壁が作られているのに対し、図14(e) では第1の溝50は、シリコンの等方性エッチングによって、溝50の側壁は曲面をなしている点が構造的に異なる。等方性エッチングでは、エッチングマスク(絶縁膜)29の開口は、出来上がった第1の溝50の開口部より小さめに設計しなければならないことは当然である。図14(f) では、エッチングマスクを再度用いて、シリコンの異方性エッチングを行い、垂直な側壁を持った第2の溝52を形成する。第2の溝52は底面は埋め込みソース拡散層24に達した位置で止めてある。第1の溝の等方性エッチング後、同一のエッチングマスクで直ちに異方性エッチングを行い、第2の溝52を形成できるので、工程の簡略化の点で利がある。第2の溝52を形成以降の工程は、実施例1の場合本質的に同じであるので、説明を繰り返すのを省略する。

[0026]

<u>実施例 4</u>

本発明の実施例4について図19を参照して説明する。

構造に関しては、第1の溝は、実施例3と同様に、等方性エッチングによって、溝の側壁 は曲面をなし、第2の溝は、実施例3と同様に、第2の溝は埋め込みソース拡散層24を貫 通し、その下の半導体基板21にまで達している。従って、製造工程に関しては、第1の溝 のエッチングによる形成直前までは、実施例1の図4(a)-(d)と本質的には同じであり、 第1の溝の形成は実施例3と本質的には同じであり、第2の溝の形成は実施例2と本質的 には同じであるので、説明と工程途中の図面を省略する。

【0027】

実施例1から実施例4では、何れも、第1の溝の深さがドレイン拡散層28より深く形成されているが、これは発明の必要条件ではない。ただ素子の微細化に伴って、一般に、浅いドレイン拡散層の形成技術は成熟しているが、それよりもさらに浅い第2の溝の形成は必ずしも容易とは言えない。従って、ドレイン拡散層が極端に浅い場合には、第2の溝の深さはそれより深くなるように設計しておいた方が、素子特性のバラ付きを狭く押さえる観点から有利である。

10

20



[0028]

実施例 5

本発明の実施例5について図20を参照して説明する。

【0029】

構造上の特徴は、第1の溝の深さがドレイン拡散層28より浅く形成されている点である。 工程上は、上述の様に、ドレイン拡散層が極端に浅い場合には、第1の溝の深さがドレイ ン拡散層より深くならぬように、細心の注意が必要である。素子特性上では、第1 と第2 の溝の開口エリアをS1とS2とすると、実施例1の場合と比較して、両開口に挟まれたエリ ア(S1-S2)に対応してドレインとフローティングゲート間の静電容量C₃が増大し、逆 に、(S1-S2)のエリアに対応してチャネルが形成される領域エピタキシャル層25とフロ ーティングゲート間の静電容量C₁が減少する。また付随的に、C₂ > C₁も可能になる 。これらの傾向は、上述した高速の書き込みと読み出しが可能なフローティング型半導体 メモリセルに対する技術的要請である「C₂ とC₃が共に大で、C₂ > > C₄」の上から も望ましいと言える。

【 0 0 3 0 】

【発明の効果】

本発明によれば、メモリセル構造を半導体基板表面に対し縦方向に形成することにより、 半導体素子のスケーリング則に拘束されないメモリセルの形成が可能となる。フローティ ングゲート電極とコントロールゲート電極の対向面積を縦型溝の側壁部全表面も含むよう に形成することにより、コントロールゲートとフローティングゲート電極間の静電容量C 2 を一般的な従来型のメモリセル構造に比べ大きく取ることができ、縦型溝の開口周囲長 を上部ドレイン領域で広く、下部ソース領域で狭く形成することで静電容量C3 を大きく し、下部ソースでの静電容量C4 を小さくすることができ、C2 >> C4 が可能となる。 これらのことからフローティングゲートにかかる実効的なV_{fg}が高くなり、結果として、 書き込み時間の短縮と消去時間の短縮とが可能となる。また、n+ソース拡散層を絶縁分離 層で挟まれた全領域に広げることにより、低抵抗な埋め込みソースラインの形成が可能と なった。これも消去効率の向上に寄与している。言い換えれば、素子性能を維持したまま 、高集積な不揮発性半導体記憶装置を製造することができる。

【図面の簡単な説明】

【図1】 フローティング型半導体メモリセルの静電容量モデル

30

40

20

10

- 【図2】 本発明の実施例1-5によるフローティング型半導体メモリセルアレイの等価 回路
- 【図3】 図2に対応したレイアウト図
- 【図4】 実施例1のフローティング型半導体メモリセルアレイの製造工程を示し、図3 のA - A 'に示す線で切断した断面図(その1)

【図5】 実施例1のフローティング型半導体メモリセルアレイの製造工程を示し、図3 のA-A'に示す線で切断した断面図(その2)

【図6】 実施例1のフローティング型半導体メモリセルアレイの製造工程を示し、図3 のA-A'に示す線で切断した断面図(その3)

【図7】 実施例1の図6の工程(i)における、図3のA-A'に示す線で切断した断

面斜視図

- 【図8】 実施例1のフローティング型半導体メモリセルアレイの製造工程を示し、図3 のA-A'に示す線で切断した断面図(その4)
- 【図9】 実施例1の図8の工程(j)における、図3のB-B'に示す線で切断した断 面図
- 【図10】 実施例2のフローティング型半導体メモリセルアレイの製造工程を示し、 図3のA-A'に示す線で切断した断面図(その1)
- 【図11】 実施例2の図7の工程(i)における、図3のA A 'に示す線で切断した 断面斜視図
- 【図12】 実施例2のフローティング型半導体メモリセルアレイの製造工程を示し、図 50

3のA - A ' に示す線で切断した断面図(その 2) 【図13】 実施例2の図12の工程(j)における、図3のB-B'に示す線で切断し た断面図 【図14】 実施例3のフローティング型半導体メモリセルアレイの製造工程を示し、図 3のA - A ' に示す線で切断した断面図(その1) 実施例3のフローティング型半導体メモリセルアレイの製造工程を示し、図 【図15】 3のA - A ' に示す線で切断した断面図(その2) 実施例3の図16の工程(1)における、図3のA-A、に示す線で切断し 【図16】 た断面斜視図 【図17】 実施例3のフローティング型半導体メモリセルアレイの製造工程を示し、図 10 3のA - A ' に示す線で切断した断面図(その3) 【図18】 実施例3の図17の工程(j)における、図3のB-B'に示す線で切断し た断面図 【図19】 実施例4の、図3のA-A'に示す線で切断した断面図であり、実施例3の 図15の工程(i)に対応する工程 【図20】 実施例 5 の、図 3 の A - A 'に示す線で切断した断面斜視図 【図21】 従来のMOS型不揮発性半導体記憶装置のメモリセルの断面図 【符号の説明】 1、21 半導体基板 2 素子分離の酸化膜 20 3、33、53 第1ゲート酸化膜 4、フローティングゲート 5、36、56 第2ゲート酸化膜 6、38、58 コントロールゲート 7 低濃度ソース不純物拡散層 8、24 高濃度ソース不純物拡散層 9、28 ドレイン不純物拡散層 10、31サイドウォール(側壁絶縁膜) 11、39、44 層間絶縁膜 12、45 ソース導出電極 30 13、41
 ドレイン導出電極 14、42 コントロールゲート導出電極 C1 フローティングゲートと半導体基板間の静電容量 コントロールゲートとフローティングゲート間の静電容量 C 2 フローティングゲートとドレイン不純物拡散層間の静電容量 C 3 C 4 フローティングゲートとソース不純物拡散層間の静電容量 BL、40 ビットライン WL、43 ワードライン Tr トランジスタ ソースライン 40 S、 22 酸化膜 23、27 イオン注入 2.5 エピタキシャル層 26 溝型絶縁分離層 29 絶縁膜(エッチングマスク) 30、50 第1の溝 32、52 第2の溝 34、37、54、57 多結晶シリコン膜

【図2】



フローティング型半導体メモリセルの静電容量モデル

本発明の実施例1-5による7日-ティング型半導体 メモリセルアレイの等価回路



【図3】

図2に対応したレイアウト図



【図4】

実施例1のフローティング型半導体メモリセルアレイの 製造工程を示し、図3のA-A'に示す線で切断した 断面図(その!)



【図5】

実施例1のフローティング型半導体メモリセルアレイの 製造Ⅰ程を示し、図3のA-A'に示す線で切断した 断面図(その2) 24,30 28





【図7】

実施例1の図6の工程(i)における、図3のA-A'に 示す線で切断した断面斜視図



【図6】

実施例1のフローティング型半導体メモリセルアレイの 製造工程を示し、図3のA-A^ に示す線で初断した 断面図(その3)



【図8】

実施例1のフローティング型半導体メモリセルアレイの 製造工程を示し、図3のA-A'に示す線で切断した 断面図(その4)



【図9】

実施例1の図8の1程(j)における、図3のB-B'に 示す線で切断した断面図



【図10】

実施例2のフローティング型半導体メモリセルアレイの 製造工程を示し、図3のA-A'に示す線で切断した断面図 (その1)



【図11】

実施例2の図7の工程(i)における、図3のA-A'に 示す線で切断した断面斜視図



【図12】

実施例2のフローティング型半導体メモリセルアレイの 製造工程を示し、図3のA-A。に示す線で切断した断 面図(その2)



【図13】

実施例2の図12の工程(j)における、図3のB - B' に示す線で切断した断面図



【図14】

実施例3のフローティング型半導体メモリセルアレイの 製造工程を示し、図3のA-A、に示す線で切断した 断面図 (その1)



【図15】

【図16】

実施例3の7日- ティング型半導体メモリセルアレイの 製造Ⅰ程を示し、図3のA-A'に示す線で切断した 断面図 (ぎの2)



実売例3の図 15 の工程(i)における、図3のA-A' に示す線で切断した断面斜視図



【図17】

実施例3の7日-ティング型半導体メモリセルアレイの 製造Ⅰ程を示し、図3のA - A'に示す線で切断した 断面図(その3)



【図18】

実施例3の図17の工程(j)にまける、図3のB-B' に示す線で切断した断面図



【図19】

実施例4の、図3のA-А'に示す線で切断した断面図であり、 実施例3の図15の工程(i)に対応する工程 【図20】

実施例5の図3のA-A'に示す線で切断した断面斜視図





【図21】 従来のM0S型不揮発性半導体記憶装置の メモリセルの断面図



(56)参考文献 特開昭53-099885(JP,A) 特開平06-237003(JP,A) 特開平10-209407(JP,A) 特開昭63-160279(JP,A) 特開平02-128478(JP,A) 特開昭60-194573(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/8247H01L 27/115H01L 29/788H01L 29/792