



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I852650 B

(45)公告日：中華民國 113 (2024) 年 08 月 11 日

(21)申請案號：112124062

(22)申請日：中華民國 112 (2023) 年 06 月 28 日

(51)Int. Cl. : H01L27/146 (2006.01)

H04N25/50 (2023.01)

H04N25/70 (2023.01)

(71)申請人：力晶積成電子製造股份有限公司 (中華民國) POWERCHIP SEMICONDUCTOR
MANUFACTURING CORPORATION (TW)

新竹科學工業園區新竹市力行一路 18 號

(72)發明人：李世平 LEE, SHIH-PING (TW)；陳鵬澤 CHEN, PENG-TSE (TW)；鍾志平 CHUNG,
CHIH-PING (TW)

(74)代理人：葉璟宗；卓俊傑

(56)參考文獻：

TW I672806B

TW I675465B

TW 202025472A

CN 115668500A

審查人員：陳昇聰

申請專利範圍項數：20 項 圖式數：5 共 43 頁

(54)名稱

影像感測器及其製造方法

(57)摘要


一種影像感測器，包括基底、全域快門組件、接地摻雜區以及遮光層。基底至少具有相鄰的像素陣列區與邊界區。全域快門組件位於像素陣列區，其中全域快門組件包括儲存節點。接地摻雜區位於邊界區。遮光層位於像素陣列區與邊界區上且電性連接至接地摻雜區，其中遮光層包括第一遮光層與第二遮光層，第一遮光層在像素陣列區上且覆蓋儲存節點，且第二遮光層在邊界區上且圍繞全域快門組件。另提供一種影像感測器的製造方法。

An image sensor includes a substrate, a global shutter component, a ground doped region, and a light-shielding layer. The substrate has at least an adjacent pixel array area and a border area. The global shutter component is located in the pixel array area, wherein the global shutter component includes storage node. The ground doped region is located in the border area. The light-shielding layer is located in the pixel array area and the boundary area and is electrically connected to the ground doped region, wherein the light-shielding layer includes a first light-shielding layer and a second light-shielding layer, the first light-shielding layer is in the pixel array area and covers the storage node, and the second light-shielding layer is in the border area and surrounds the global shutter component. A manufacturing method of the image sensor is also provided.

指定代表圖：

I852650

TW I852650 B



符號簡單說明：

20:虛線框線

L/E:光入射/電連接部分

LS:遮光層

SL:雜散光

【圖2】



I852650

【發明摘要】

【中文發明名稱】影像感測器及其製造方法

【英文發明名稱】IMAGE SENSOR AND MANUFACTURING

METHOD THEREOF

【中文】一種影像感測器，包括基底、全域快門組件、接地摻雜區以及遮光層。基底至少具有相鄰的像素陣列區與邊界區。全域快門組件位於像素陣列區，其中全域快門組件包括儲存節點。接地摻雜區位於邊界區。遮光層位於像素陣列區與邊界區上且電性連接至接地摻雜區，其中遮光層包括第一遮光層與第二遮光層，第一遮光層在像素陣列區上且覆蓋儲存節點，且第二遮光層在邊界區上且圍繞全域快門組件。另提供一種影像感測器的製造方法。

【英文】An image sensor includes a substrate, a global shutter component, a ground doped region, and a light-shielding layer. The substrate has at least an adjacent pixel array area and a border area. The global shutter component is located in the pixel array area, wherein the global shutter component includes storage node. The ground doped region is located in the border area. The light-shielding layer is located in the pixel array area and the boundary area and is electrically connected to the ground doped region, wherein the light-shielding layer includes a first light-shielding layer and a second light-shielding layer, the first light-shielding layer is in the

pixel array area and covers the storage node, and the second light-shielding layer is in the border area and surrounds the global shutter component. A manufacturing method of the image sensor is also provided.

【指定代表圖】圖2。

【代表圖之符號簡單說明】

20:虛線框線

L/E:光入射/電連接部分

LS:遮光層

SL:雜散光

【特徵化學式】無。

【發明說明書】

【中文發明名稱】影像感測器及其製造方法

【英文發明名稱】IMAGE SENSOR AND MANUFACTURING

METHOD THEREOF

【技術領域】

【0001】本發明是有關於一種感測器及其製造方法，且特別是有關於一種影像感測器及其製造方法。

【先前技術】

【0002】目前常使用的捲簾式快門(rolling shutter)影像感測器，由於其是使用依序讀取訊號的方式，因此前述讀取訊號的時間差容易會造成影像變形，如模糊、扭曲和晃動等，進而有影像失真(image distortion)的情況發生，因此漸漸採用全域快門(global shutter)影像感測技術取而代之。

【0003】進一步而言，全域快門影像感測器具有儲存節點(storage node)可以作為訊號暫存區，以減少前述因時間差所造成的影像失真的情況，然而，由於儲存節點較容易受到光的影響，而具有寄生光敏感度高的問題，因此如何改善前述問題實為一種挑戰。

【發明內容】

【0004】本發明提供一種影像感測器及其製造方法，其可以有效

地降低其寄生光敏度。

【0005】 本發明的影像感測器，包括基底、全域快門組件、接地摻雜區以及遮光層。基底至少具有相鄰的像素陣列區與邊界區。全域快門組件位於像素陣列區，其中全域快門組件包括儲存節點。接地摻雜區位於邊界區。遮光層位於像素陣列區與邊界區上且電性連接至接地摻雜區，其中遮光層包括第一遮光層與第二遮光層，第一遮光層在像素陣列區上且覆蓋儲存節點，且第二遮光層在邊界區上且圍繞全域快門組件。

【0006】 本發明的影像感測器至少包括以下步驟。提供基底，其中基底至少具有相鄰的像素陣列區與邊界區；形成全域快門組件於像素陣列區，其中全域快門組件包括儲存節點；形成接地摻雜區於邊界區；形成環形凹槽於邊界區，以圍繞全域快門組件，其中環形凹槽暴露出接地摻雜區；以及形成遮光層於像素陣列區與邊界區且電性連接至接地摻雜區，其中遮光層包括第一遮光層與第二遮光層，第一遮光層覆蓋所述儲存節點，至少部分第二遮光層填入環形凹槽。

【0007】 基於上述，本發明的影像感測器於像素陣列區上的遮光層阻擋了由上方而來的光線，而於邊界區上的遮光層阻擋了由側向而來的雜散光(stray light)，如此一來，可以顯著地減少入射到儲存節點區域上的光線，有效地降低其引起的寄生光敏度。

【0008】 為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【圖式簡單說明】

【0009】

圖 1 是本發明一實施例的影像感測器的部分俯視示意圖。

圖 2 是圖 1 本發明一實施例的影像感測器的部分立體示意圖，其示出了形成至遮光層的中間結構。

圖 3A 至圖 3G 是本發明沿圖 1 剖線 A-A' 的一實施態樣的製造步驟的部分剖面示意圖。

圖 4A 至圖 4H 是本發明沿圖 1 剖線 A-A' 的另一實施態樣的製造步驟的部分剖面示意圖。

圖 5 是本發明一實施例的影像感測器的部分製造流程示意圖。

【實施方式】

【0010】 參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

【0011】 本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。

【0012】 除非另有定義，本文使用的所有術語(包括技術和科學術

語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。

【0013】 圖 1 是本發明一實施例的影像感測器的部分俯視示意圖。圖 2 是圖 1 本發明一實施例的影像感測器的部分立體示意圖，其示出了形成至遮光層的中間結構。圖 3A 至圖 3G 是本發明沿圖 1 剖線 A-A' 的一實施態樣的製造步驟的部分剖面示意圖。圖 4A 至圖 4H 是本發明沿圖 1 剖線 A-A' 的另一實施態樣的製造步驟的部分剖面示意圖。

【0014】 應說明的是，圖 2 的影像感測器的中間結構於垂直剖面上可以至少具有兩種實施態樣，如圖 3E 的影像感測器 100 的中間結構或圖 4C 的影像感測器 200 的中間結構，且以下將先說明影像感測器 100 的製造步驟，接著，說明影像感測器 200 的製造步驟，而影像感測器 100 與影像感測器 200 於本文中所述的結構與製造方法皆屬於本發明的保護範圍。

【0015】 請參照圖 1 與圖 3A，提供基底 110，其中基底 110 例如是具有像素陣列區 RA、邊界區 RB 與周邊區 RP。進一步而言，像素陣列區 RA 相鄰於邊界區 RB，且邊界區 RB 介於像素陣列區 RA 與周邊區 RP 之間，且像素陣列區 RA、邊界區 RB 與周邊區 RP 可以由基底 110 的中心朝外依序排列，但本發明不限於此。

【0016】 接著，分別於像素陣列區 RA 形成全域快門組件 120，於邊界區 RB 形成接地摻雜區 130，於周邊區 RP 形成周邊電路元件 140。在此，本發明不加以限制上述各個區域內的構件的形成先後

順序，上述各個區域內的構件的形成順序可以依照實際設計上的需求而定。

【0017】 在本實施例中，全域快門組件 120 包括光電元件(photodiode)121、閘極 122、儲存節點 123、閘極 124 與浮動擴散(floating diffusion)區 125，其中前述構件朝邊界區 RB 方向依序排列，因此閘極 122 位於光電元件 121 與儲存節點 123 之間，閘極 124 位於儲存節點 123 與浮動擴散區 125 之間，以達到經由光電元件 121 收集光子，藉由閘極 122 將通道開啟(為轉移閘極)，使光子傳輸到儲存節點 123，於需要時，使用閘極 124 將通道開啟(為轉移閘極)，使訊號傳輸到浮動擴散區 125 等操作。在此，光電元件 121、儲存節點 123 與浮動擴散區 125 可以位於基底 110 內，而閘極 122、124 可以位於基底 110 的表面上。

【0018】 在本實施例中，全域快門組件 120 更包括如圖 3A 的實線框線 10 中所配置的閘極 126 與摻雜區 127，以提供電晶體等功能，因此隨著浮動擴散區 125 渾取的訊號多寡改變相應位能(potential)後，可以連接到由閘極 126 與摻雜區 127 等所構成的金氧半場效電晶體(MOSFET)，讀取相應訊號，而使全域快門組件 120 有效地運作。

【0019】 應說明的是，實線框線 10 中的構件為可選地配置，依照實際設計上的需求可以有其他適宜的構件與配置方式，且其上的線路層(如圖 3G 的線路層 M1、M2 等)的設置方式也可以依照實際設計上的需求進行調整。此外，在本發明的圖式中僅示意地繪示像

素陣列區 RA 上最邊緣的全域快門組件 120，亦即圖 1 的像素陣列區 RA 上可以具有多組全域快門組件 120 排列而成，而每一組全域快門組件 120 可以視為一個像素。

【0020】 此外，周邊區 RP 的周邊電路元件 140 可以包括基底 110 內的摻雜區 141(如作為源/汲極)與閘極 142，且可以於基底 110 內形成多個隔離結構 110a，以界定出基底 110 上的多個主動區域，如界定出全域快門組件 120 的主動區域、接地摻雜區 130 的主動區域以及周邊電路元件 140 的主動區域，其中隔離結構 110a 例如是淺溝槽隔離(shallow trench isolation，STI)結構，周邊電路元件 140 可以是邏輯電路或其他適宜的周邊電路元件，本發明不加以限制。

【0021】 在一些實施例中，基底 110 為半導體基底(如矽基底)且可以具有與光電元件 121、儲存節點 123、浮動擴散 125、摻雜區 127、141 及接地摻雜區 130 不同的摻雜型態，以形成相應構件，如基底 110 為 P 型摻雜基底 110，光電元件 121 可以是 N 型摻雜區 121a 與 P 型摻雜基底 110 所構成的光電二極體，儲存節點 123 可以是 N 型摻雜區 123a 與 P 型摻雜基底 110 所構成的 PN 二極體，而浮動擴散 125 為 N 型摻雜區。另一方面，摻雜區 127、接地摻雜區 130 與摻雜區 141 亦可以為 N 型摻雜區，但本發明不限於此。在此，上述摻雜區皆例如是由適宜的摻質使用離子植入法所形成，且可以選擇性地為重摻雜區(P+或 N+)。

【0022】 在一些實施例中，閘極 122、124、126、142 可以是藉由

摻雜多晶矽或其類似者使用化學氣相沉積製程、物理氣相沉積製程或其類似者)、微影製程與蝕刻製程等所製成，但本發明不限於此，閘極 122、124、126、142 亦可以使用其它適宜的材料與製程所形成。

【0023】 請繼續參照圖 3A，形成閘極 122、124、126、142 後，可以於閘極 122、124、126、142 的側壁上形成間隙壁 101，其中在本實施例中，間隙壁 101 可以是單層結構，但本發明不限於此，在未繪示的實施例中，間隙壁亦可以是多層結構。在此，間隙壁 101 的材料例如是氧化矽、氮化矽或其組合，且其形成方法可以是先在閘極上共形地形成間隙壁材料層(未示出)，再對間隙壁材料層進行蝕刻等製程，但本發明不限於此。

【0024】 此外，形成間隙壁 101 後，可以於基底 110 上全面地形成蝕刻停止層(contact etch stop layer, CESL)102，舉例而言，蝕刻停止層 102 可以形成於像素陣列區 RA、邊界區 RB 與周邊區 RP 上且覆蓋閘極 122、124、126、142 的頂面與間隙壁 101，其中本實施例的蝕刻停止層 102 可以是使用如氮化矽所形成的單層結構，但本發明不限於此，蝕刻停止層 102 亦可以是將氧化矽與氮化矽依序沉積於基底 110 上的多層結構。

【0025】 接著，於基底 110 上全面地形成介電層 103，舉例而言，介電層 103 可以直接形成於像素陣列區 RA、邊界區 RB 與周邊區 RP 的蝕刻停止層 102 上，其中介電層 103 的材料可以包括氧化矽或其類似的介電材料且可以藉由沉積或其類似的製程所形成。在

此，介電層 103 可以稱為第一介電層。

【0026】 然後，以圖案化光阻為罩幕(未繪示)，移除光電元件 121 上的部分介電層 103(例如是藉由蝕刻製程)，以形成多個接觸通孔 V11，其中接觸通孔 V11 可以是暴露出蝕刻停止層 102，也就是說，接觸通孔 V11 的底面可與蝕刻停止層 102 的頂面共平面，但本發明不限於此，在未繪示的實施例中，接觸通孔可以是形成於介電層中而未暴露出蝕刻停止層的頂面，也就是說，接觸通孔的底面可高於蝕刻停止層 102 的頂面。在此，蝕刻停止層 102 可避免在利用蝕刻製程形成接觸通孔 V11 的製程中傷害到基底 110 的表面，且前述圖案化光阻可以稱為第一圖案化光阻，而接觸通孔 V11 可以稱為第一接觸通孔。

【0027】 請參照圖 3A 與圖 3B，沉積遮光材料 160a 於接觸通孔 V11 內且延伸至介電層 103 的頂表面 103t 上，以於接觸通孔 V11 內形成多個接觸件 150，且於介電層 103 的頂表面 103t 上形成部分遮光層 160(如圖 3B 所示)，其中像素陣列區 RA 上的遮光材料 160a 可以覆蓋儲存節點 123，以阻擋由上方而來入射至儲存節點 123 的光線。在此，可以是藉由鎢(W)或其他適宜的遮光材料以沉積或其他適宜的製程所形成，且遮光材料 160a 可以稱為第一遮光材料，接觸件 150 可以稱為第一接觸件。

【0028】 在一些實施例中，可以是先將遮光材料 160a 填充至接觸通孔 V11 且全面地形成於基底 110 上，接著，使用微影圖案化製程，以形成多個開口，其中前述多個開口可以對應至圖 2 中像素

陣列區 RA 上的光入射/電連接部分 L/E，舉例而言，光入射/電連接部分 L/E 中的光入射部分可以對應光電元件 121，且光入射/電連接部分 L/E 的電連接部分可以對應閘極 122、124、126、142，但本發明不限於此。應說明的是，圖 2 的光入射/電連接部分 L/E 僅為示意地繪示，並沒有依據圖 3B 的開口大小而繪製。

【0029】 在本實施例中，部分遮光材料 160a 可以由像素陣列區 RA 的介電層 103 的頂表面 103t 延伸形成到邊界區 RB 的介電層 103 的頂表面 103t 上，且接觸件 150 可以實體連接於遮光材料 160a，另一方面，於此階段，由於接地摻雜區 130 並未被暴露出來，因此遮光材料 160a 並不會直接接觸到接地摻雜區 130。

【0030】 請參照圖 3C，於基底 110 上全面地形成介電層 104，舉例而言，介電層 104 可以形成於基底 110 的像素陣列區 RA、邊界區 RB 與周邊區 RP 的基底 110 上且包覆遮光材料 160a。在此，介電層 104 的材料可以包括氧化矽或其類似的介電材料且可以藉由沉積或其類似的製程所形成，且介電層 103 與介電層 104 的材料可以相同或不同，而介電層 104 可以稱為第二介電層。

【0031】 在一些實施例中，形成介電層 104 後可以進一步執行平坦化製程，如化學機械研磨(CMP)製程，以提升介電層 104 的表面平整度，但本發明不限於此。

【0032】 請參照圖 3D，以圖案化光阻 105 為罩幕，移除接地摻雜區 130 上的部分介電層 103 與部分介電層 104(例如是藉由蝕刻製程)，以形成環形凹槽 C1，其中環形凹槽 C1 圍繞全域快門組件 120

且暴露出接地摻雜區 130，以用於後續的電性連接。在此，圖案化光阻 105 可以稱為第二圖案化光阻。

【0033】 在本實施例中，環形凹槽 C1 可以是於深度方向 D1 上貫穿介電層 103 與介電層 104，且於寬度方向 D2 上具有漸變尺寸(如上寬下窄)，以暴露出部分遮光材料 160a，使得後續可以形成共享接觸件(share contact)的結構。另一方面，以圖案化光阻 105 為罩幕還可以一併移除閘極 122、124、126、142 與摻雜區 127、141 上的部分介電層 103 與部分介電層 104(例如是藉由蝕刻製程)，以形成暴露出閘極 122、124、126、142 與摻雜區 127、141 的多個接觸通孔 V21，換句話說，環形凹槽 C1 與接觸通孔 V21 可以是於同一道製程中藉由同一道圖案化光阻 105 所形成，如此一來，可以節省光阻的使用數量，有效地降低製造成本，但本發明不限於此。在此，像素陣列區 RA 上的接觸通孔 V21 可以稱為第二接觸通孔。

【0034】 請參照圖 3E，例如藉由灰化製程移除圖案化光阻 105 後，沉積遮光材料 160b，以填滿環形凹槽 C1 與接觸通孔 V21，形成接觸件 170 與另一部分的遮光層 160，其中遮光材料 160a 與遮光材料 160b 可以一起構成遮光層 160，在像素陣列區 RA 上的遮光層 160 覆蓋儲存節點 123，且在邊界區 RB 上的遮光層 160 圍繞全域快門組件 120。在此，遮光材料 160b 可以稱為第二遮光材料，接觸件 170 可以稱為第二接觸件，在像素陣列區 RA 上的遮光層 160 可以稱為第一遮光層，在邊界區 RB 上的遮光層 160 可以稱為第二遮光層。另一方面，遮光層 160 可以電性連接至接地摻雜區 130

形成接地，使遮光層 160 非處於浮置(floating)狀態，避免產生電性上的問題。

【0035】 據此，本實施例的影像感測器 100 於像素陣列區 RA 上的遮光層 160 阻擋了由上方而來的光線，而於邊界區 RB 上的遮光層 160 阻擋了由側向而來的雜散光，如此一來，可以顯著地減少入射到儲存節點 123 區域上的光線，有效地降低其引起的寄生光敏感度。

【0036】 進一步而言，圖 2 的虛線框線 20 的具體態樣可以對應至圖 3E 的虛線框線 20，而圖 2 的遮光層 LS 可以對應至圖 3E 的遮光層 160，因此遮光層 LS(遮光層 160)可以將像素陣列區 RA 的多個面(如頂面與側面)皆圍繞住，以形成如連續牆面的結構，進而可以大幅降低雜散光 SL 對儲存節點 123 產生的不良影響，不良影響例如是由於雜散光 SL 干擾了儲存節點 123 內儲存的訊號，使基底 110 內產生的電子擴散進入儲存節點 123 中，成為訊號污染的來源，但本發明不限於此。

【0037】 在一些實施例中，如圖 2 所示，遮光層 LS(遮光層 160)僅暴露出像素陣列區 RA 的光入射/電連接部分 L/E，其中光入射部分對應光電元件 121，且電連接部分對應閘極 122、124、126、142，但本發明不限於此。

【0038】 在本實施例中，由於遮光材料 160b 一起填入環形凹槽 C1 與接觸通孔 V21 內，因此接觸通孔 V21 內的接觸件 170 可以是與邊界區 RB 上的遮光層 160 一同形成，且部分遮光材料 160b 可以

沉積於遮光材料 160a 上。此外，沉積遮光材料 160b 後，視實際設計上的需求，可以進一步對介電層 104 與遮光材料 160b 的表面進行平坦化製程，如 CMP 製程，如此一來，介電層 104 的頂表面 104t、在邊界區 RB 上的遮光層 160 的頂表面 160t1 與接觸件 170 的頂表面 170t 可以共面，且在邊界區 RB 上的遮光層 160 的頂表面 160t1 高於在像素陣列區 RA 上的遮光層 160 的頂表面 160t2，但本發明不限於此。在此，接觸件 170 與閘極 122、124、126、142 電性連接。

【0039】 在一些實施例中，接觸件 150 實體連接在像素陣列區 RA 上的遮光層 160，且接觸件 150 的寬度可以小於其上的遮光層 160 的寬度，但本發明不限於此。

【0040】 在本實施例中，由於遮光層 160 是由遮光材料 160a 與遮光材料 160b 所形成的共享接觸件，因此可以具有階梯狀輪廓，如圖 3E 所示，但本發明不限於此。

【0041】 在一些實施例中，在邊界區 RB 上的遮光層 160 阻隔開像素陣列區 RA 的全域快門組件 120 與周邊區 RP 的周邊電路元件 140，但本發明不限於此。

【0042】 請參照圖 3F，於遮光層 160 上形成線路層 M1，其中線路層 M1 可以是藉由適宜的沉積製程全面地形成導電材料(如鋁或銅)於基底 110 上，接著，藉由微影圖案化製程形成所需的線路部分，但本發明不限於此。

【0043】 請參照圖 3G，於線路層 M1 上形成互連層 MV、線路層

M2 與介電層 D，其中線路層 M1 藉由互連層 MV 電性連接至線路層 M2，線路層 M2 類似於線路層 M1，而互連層 MV 藉由適宜的通孔製程形成，且線路層 M1、M2 與互連層 MV 皆埋設於介電層 D 內，以形成內連線結構 180。經由上述製作即可大致上完成本實施例之影像感測器 100 的製作。在此，本發明不限制內連線結構中線路層與介電層的數量、材料與製程，可以依照實際設計上的需求而定。

【0044】 在本實施例中，邊界區 RB 上可以不具有線路層 M1 與互連層 MV，但本發明不限於此，在未繪示的實施例中，線路層 M2 與遮光層 160 之間亦可以形成線路層 M1 與互連層 MV。

【0045】 在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

【0046】 請參照圖 4A，類似於圖 3A，差異在於，形成介電層 103 後，先以圖案化光阻 106 為罩幕，移除接地摻雜區 130 上的部分介電層 103(例如是藉由蝕刻製程)，以於邊界區 RB 形成環形凹槽 C2，其中環形凹槽 C2 圍繞全域快門組件 120 且暴露出接地摻雜區 130。在此，圖案化光阻 106 可以稱為第三圖案化光阻。

【0047】 請參照圖 4A 至圖 4B，例如是藉由灰化製程移除圖案化光阻 106 後，以圖案化光阻 107 為罩幕，移除光電元件 121 上的部分介電層 103(例如是藉由蝕刻製程)，以形成多個接觸通孔 V11，

亦即環形凹槽 C2 是於接觸通孔 V11 之前所形成，且是使用不同的圖案化光阻所形成。在此，圖案化光阻 107 亦可以稱為第一圖案化光阻。

【0048】 請參照圖 4B 至圖 4C 與圖 2，例如是藉由灰化製程移除圖案化光阻 107 後，沉積遮光材料 260 於接觸通孔 V11 與環形凹槽 C2 內且延伸至介電層 103 的頂表面 103t 上，以於接觸通孔 V11 內形成多個接觸件 150 且於介電層 103 的頂表面 103t 上與環形凹槽 C2 內形成遮光層 260，其中在像素陣列區 RA 上的遮光層 260 覆蓋儲存節點 123，且在邊界區 RB 上的遮光層 260 圍繞全域快門組件 120。在此，在像素陣列區 RA 上的遮光層 260 可以稱為第一遮光層，在邊界區 RB 上的遮光層 260 可以稱為第二遮光層。另一方面，遮光層 260 可以電性連接至接地摻雜區 130 形成接地，使遮光層 260 非處於浮置(floating)狀態。在此，沉積遮光材料 260 材料的細節可以類似於沉積遮光材料 160a，以形成多個開口，對應至圖 2 中像素陣列區 RA 上的光入射/電連接部分 L/E，於此不再贅述。

【0049】 據此，本實施例的影像感測器 200 於像素陣列區 RA 上的遮光層 260 阻擋了由上方而來的光線，而於邊界區 RB 上的遮光層 260 阻擋了由側向而來的雜散光，如此一來，可以顯著地減少入射到儲存節點 123 區域上的光線，有效地降低其引起的寄生光敏感度。

【0050】 進一步而言，圖 2 的虛線框線 20 的具體態樣可以對應至

圖 4C 的虛線框線 20，而圖 2 的遮光層 LS 可以對應至圖 4C 的遮光層 260，因此遮光層 LS(遮光層 260)可以將像素陣列區 RA 的多個面(如頂面與側面)皆圍繞住，以形成如連續牆面的結構，進而大幅降低雜散光 SL 對儲存節點 123 產生的不良影響，但本發明不限於此。在此，可以是藉由鎢(W)或其他適宜的遮光材料以沉積製程或其他適宜的製程製成遮光層 260。

【0051】 在本實施例中，由於遮光層 260 僅使用一道製程所完成，因此其不具有階梯狀輪廓，但本發明不限於此。

【0052】 請參照圖 4D，於基底 110 上全面地形成介電層 104，舉例而言，介電層 104 可以形成於基底 110 的像素陣列區 RA、邊界區 RB 與周邊區 RP 的基底 110 上且包覆遮光層 260，但本發明不限於此。

【0053】 在一些實施例中，形成介電層 104 後可以進一步執行平坦化製程，如 CMP 製程，以提升介電層 104 的表面平整度，但本發明不限於此。

【0054】 請參照圖 4E 至圖 4F，以圖案化光阻 108 為罩幕，移除閘極 122、124、126、142 與摻雜區 127、141 上的部分介電層 103 與部分介電層 104(例如是藉由蝕刻製程)，以形成暴露出閘極 122、124、126、142 與摻雜區 127、141 的多個接觸通孔 V22，接著，例如是藉由灰化製程移除圖案化光阻 108 後，形成多個接觸件 270 於接觸通孔 V22 內，其中由於圖案化光阻 108 沒有暴露出邊界區 RB 上的遮光層 260，因此形成接觸件 270 的導電材料不會直接接

觸遮光層 260，且接觸件 270 的材料可以與遮光層 260 的材料相同或不同，如可以皆為鎢(W)。在此，圖案化光阻 108 可以稱為第四圖案化光阻。

【0055】 在本實施例中，介電層 104 的頂表面 104t 與接觸件 270 的頂表面 270t 可以高於在邊界區 RB 上的遮光層 260 的頂表面 260t1 與在像素陣列區 RA 上的遮光層 260 的頂表面 260t2，且在邊界區 RB 上的遮光層 260 的頂表面 260t1 與在像素陣列區 RA 上的遮光層 260 的頂表面 260t2 共面，但本發明不限於此。

【0056】 在一些實施例中，形成接觸件 270 後可以進一步執行平坦化製程，如 CMP 製程，以提升接觸件 270 的表面平整度，但本發明不限於此。

【0057】 請參照圖 4G 與圖 4H，於接觸件 270 上形成線路層 M1、互連層 MV、線路層 M2 與介電層 D，其中線路層 M1 藉由互連層 MV 電性連接至線路層 M2，而線路層 M1、線路層 M2 與互連層 MV 埋設於介電層 D 內，以形成內連線結構 180。經由上述製作即可大致上完成本實施例之影像感測器 200 的製作。

【0058】 圖 5 是本發明一實施例的影像感測器的部分流程示意圖。以下藉由流程圖來說明本發明的影像感測器的主要製造步驟。

【0059】 首先，提供基底，其中基底至少具有相鄰的像素陣列區與邊界區(步驟 S100)。接著，形成全域快門組件於像素陣列區，其中全域快門組件包括儲存節點(步驟 S200)，亦形成接地摻雜區於邊界區(步驟 S300)。然後，形成環形凹槽於邊界區，以圍繞全域快門

組件，其中環形凹槽暴露出接地摻雜區(步驟 S400)，且形成遮光層於像素陣列區與邊界區且電性連接至接地摻雜區，其中遮光層的第一遮光層覆蓋儲存節點，至少部分遮光層的第二遮光層填入環形凹槽(步驟 S500)。

【0060】 綜上所述，本發明的影像感測器於像素陣列區上的遮光層阻擋了由上方而來的光線，而於邊界區上的遮光層阻擋了由側向而來的雜散光(stray light)，如此一來，可以顯著地減少入射到儲存節點區域上的光線，有效地降低其引起的寄生光敏感度。

【0061】 雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

【符號說明】

【0062】

10:實線框線

20:虛線框線

101:間隙壁

102:蝕刻停止層

103、104:介電層

103t、104t、160t1、160t2、170t、260t1、260t2、270t:頂表面

105、106、107、108:圖案化光阻

100、200:影像感測器

110:基底

120:全域快門組件

121:光電元件

121a、123a:N型摻雜區

122、124、126、142:閘極

123:儲存節點

125:動擴散區

127、141:摻雜區

130:接地摻雜區

140:周邊電路元件

150、170、270:接觸件

160a、160b:遮光材料

180:內連線結構

LS、160、260:遮光層

C1、C2:環形凹槽

D1:深度方向

D2:寬度方向

L/E:光入射/電連接部分

M1、M2:線路層

MV:互連層

RA:像素陣列區

RB:邊界區

RP:周邊區

S100、S200、S300、S400、S500:步驟

SL:雜散光

V11、V21、V22:接觸通孔

【發明申請專利範圍】

【請求項1】 一種影像感測器，包括：

基底，至少具有相鄰的像素陣列區與邊界區；

全域快門組件，位於所述像素陣列區，其中所述全域快門組件包括儲存節點；

接地摻雜區，位於所述邊界區；以及

遮光層，位於所述像素陣列區與所述邊界區上且電性連接至所述接地摻雜區，其中所述遮光層包括第一遮光層與第二遮光層，所述第一遮光層在所述像素陣列區上且覆蓋所述儲存節點，且所述第二遮光層在所述邊界區上且圍繞所述全域快門組件。

【請求項2】 如請求項1所述的影像感測器，更包括位於所述像素陣列區的多個第一接觸件，其中所述多個第一接觸件實體連接於所述遮光層。

【請求項3】 如請求項1所述的影像感測器，其中所述遮光層僅暴露出所述像素陣列區的光入射/電連接部分，其中所述光入射/電連接部分中的光入射部分對應所述全域快門組件中的光電二極體，且所述光入射/電連接部分中的電連接部分對應所述全域快門組件中的多個閘極。

【請求項4】 如請求項1所述的影像感測器，其中所述基底更包括周邊區，所述邊界區位於所述像素陣列區與所述周邊區之間，且所述第二遮光層阻隔開所述像素陣列區的所述全域快門組件與所述周邊區的周邊電路元件。

【請求項5】 如請求項1所述的影像感測器，其中所述第二遮光層的頂表面高於在所述第一遮光層的頂表面。

【請求項6】 如請求項5所述的影像感測器，更包括位於所述像素陣列區的多個第二接觸件，其中所述多個第二接觸件與所述全域快門組件電性連接，且所述多個第二接觸件的頂表面與所述第二遮光層的所述頂表面共面。

【請求項7】 如請求項5所述的影像感測器，其中所述第二遮光層具有階梯狀輪廓。

【請求項8】 如請求項1所述的影像感測器，其中所述第一遮光層的頂表面與所述第二遮光層的頂表面共平面。

【請求項9】 如請求項8所述的影像感測器，更包括位於所述像素陣列區的多個第二接觸件，其中所述多個第二接觸件與所述全域快門組件電性連接，且所述多個第二接觸件的頂表面高於所述第一遮光層的所述頂表面與所述第二遮光層的所述頂表面。

【請求項10】 如請求項8所述的影像感測器，其中所述第二遮光層不具有階梯狀輪廓。

【請求項11】 一種影像感測器的製造方法，包括：

 提供基底，其中所述基底至少具有相鄰的像素陣列區與邊界區；

 形成全域快門組件於所述像素陣列區，其中所述全域快門組件包括儲存節點；

 形成接地摻雜區於所述邊界區；

形成環形凹槽於所述邊界區，以圍繞所述全域快門組件，其中所述環形凹槽暴露出所述接地摻雜區；以及

形成遮光層於所述像素陣列區與所述邊界區且電性連接至所述接地摻雜區，其中所述遮光層包括第一遮光層與第二遮光層，所述第一遮光層覆蓋所述儲存節點，至少部分所述第二遮光層填入所述環形凹槽。

【請求項12】 如請求項11所述的影像感測器的製造方法，更包括：

形成第一介電層於所述基底上；

以第一圖案化光阻為罩幕，移除所述全域快門組件中的光電二極體上的部分所述第一介電層，以形成多個第一接觸通孔；以及

沉積第一遮光材料於所述多個第一接觸通孔且延伸至所述第一介電層的頂表面上，以形成多個第一接觸件、所述第一遮光層與至少部分所述第二遮光層。

【請求項13】 如請求項12所述的影像感測器的製造方法，其中沉積所述第一遮光材料後更包括：

形成第二介電層於所述基底上；

以第二圖案化光阻為罩幕，移除所述邊界區的所述接地摻雜區上的部分所述第一介電層與部分所述第二介電層，以形成所述環形凹槽；以及

沉積第二遮光材料填滿所述環形凹槽內，其中所述第二遮光層由部分所述第一遮光材料與部分所述第二遮光材料所構成。

【請求項14】 如請求項13所述的影像感測器的製造方法，其中所述環形凹槽暴露出部分所述第一遮光材料。

【請求項15】 如請求項13所述的影像感測器的製造方法，其中部分所述第二遮光材料沉積於所述第一遮光材料上。

【請求項16】 如請求項13所述的影像感測器的製造方法，更包括：

以所述第二圖案化光阻為罩幕，移除所述像素陣列區的所述全域快門組件中的多個閘極上的部分所述第一介電層與部分所述第二介電層，以形成暴露出所述全域快門組件中的多個閘極的多個第二接觸通孔；以及

部分所述第二遮光材料填入所述多個第二接觸通孔，以形成多個第二接觸件。

【請求項17】 如請求項13所述的影像感測器的製造方法，其中沉積所述第二遮光材料後，對所述第二介電層與所述第二遮光材料進行平坦化製程。

【請求項18】 如請求項12所述的影像感測器的製造方法，更包括：

形成所述多個第一接觸通孔前，以第三圖案化光阻為罩幕，移除所述邊界區的所述接地摻雜區上的部分所述第一介電層，以形成所述環形凹槽；以及


將所述第一遮光材料填入所述環形凹槽內，以形成所述第二遮光層。

【請求項19】 如請求項18所述的影像感測器的製造方法，更包括：

沉積所述第一遮光材料之後形成第二介電層於所述基底上；以第四圖案化光阻為罩幕，移除所述像素陣列區的所述全域快門組件中的多個閘極上的部分所述第一介電層與部分所述第二介電層，以形成暴露出所述全域快門組件中的多個閘極的多個第二接觸通孔；以及
形成多個第二接觸件於所述多個第二接觸通孔內。


【請求項20】 如請求項19所述的影像感測器的製造方法，其中所述第四圖案化光阻沒有暴露出所述邊界區上的所述第一遮光材料。

【發明圖式】




100

【圖1】




【圖2】


$\left\{ \begin{array}{l} 121 \\ 122 \\ 123 \\ 124 \\ 125 \\ 126 \\ 127 \end{array} \right.$ $140 \left\{ \begin{array}{l} 141 \\ 142 \end{array} \right.$




121
 122
 123
 124
 125
 126
 127
 120




121
 122
 123
 124
 125
 126
 127
 120







121	122	140 { 141
123	124	142 }
125	126	
127		




121
122
123
124
125
126
127
120






121
 122
 123
 124
 125
 126
 127
 120




【圖4A】

121
 122
 123
 124
 125
 126
 127
 120




【圖4B】

121
 122
 123
 124
 125
 126
 127
 120




【圖4C】


121
 122
 123
 124
 125
 126
 127
 120




121
 122
 123
 124
 125
 126
 127
 120





121
 122
 123
 124
 125
 126
 127
 120



121
 122
 123
 124
 125
 126
 127
 120







【圖5】