



(12) 发明专利

(10) 授权公告号 CN 101351092 B

(45) 授权公告日 2010.06.02

(21) 申请号 200710136822.2

审查员 段小晋

(22) 申请日 2007.07.17

(73) 专利权人 欣兴电子股份有限公司

地址 中国台湾桃园县

(72) 发明人 陈宗源 江书圣

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 陶凤波

(51) Int. Cl.

H05K 3/46 (2006.01)

H05K 3/42 (2006.01)

(56) 对比文件

CN 1115083 C, 2003.07.16, 全文.

US 2005/0247665 A1, 2005.11.10, 全文.

CN 1536951 A, 2004.10.13, 全文.

JP 特开平 2005-45228 A, 2005.02.17, 全文.


权利要求书 1 页 说明书 4 页 附图 5 页

(54) 发明名称

具有导电孔的内埋式线路板工艺

(57) 摘要

本发明公开了一种具有导电孔的内埋式线路板工艺，其包括下列步骤：首先，提供内埋式线路基板，其包括介电层、第一线路层以及第二线路层。其中，介电层具有第一表面与第二表面，第一线路层内埋于第一表面，且第一线路层的外侧表面与第一表面共平面，而第二线路层内埋于第二表面，且第二线路层的外侧表面与第二表面共平面。然后，在内埋式线路基板上形成开孔。接着，在该第一表面、第二表面以及开孔的内壁上形成导电层。之后，移除第一表面、第二表面上以及开孔外侧的导电层，以形成导电孔。



1. 一种具有导电孔的内埋式线路板工艺，包括：

提供内埋式线路基板，其包括介电层、第一线路层以及第二线路层，其中该介电层具有相对应的第一表面与第二表面，该第一线路层内埋于该第一表面，且该第一线路层的外侧表面与该第一表面共平面，而该第二线路层内埋于该第二表面，且该第二线路层的外侧表面与该第二表面共平面；

在该内埋式线路基板上形成开孔；

在该第一表面、该第二表面以及该开孔的内壁上形成电镀种子层，该电镀种子层为化学铜层；

在该电镀种子层上形成电镀层，而导电层包括该电镀层以及该电镀种子层；以及移除该第一表面、该第二表面上以及该开孔外侧的该导电层，以形成导电孔。

2. 如权利要求1所述的具有导电孔的内埋式线路板工艺，其中在该第一表面、该第二表面以及该开孔的内壁上形成该导电层之后，还包括：

在该开孔中填充绝缘材料；

移除该第一表面、该第二表面上以及该开孔外侧的该导电层；以及使该绝缘材料与该第一表面与该第二表面共平面。

## 具有导电孔的内埋式线路板工艺

### 技术领域

[0001] 本发明涉及一种线路板工艺 (Circuit Board Process), 且特别涉及一种具有导电孔的内埋式线路板工艺。

### 背景技术

[0002] 近年来随着电子工业的生产技术的突飞猛进, 线路板 (Circuit Board) 可搭载各种体积精巧的电子零件, 以广泛地应用于各种不同功能的电子产品。下文将说明已知的线路板的制作过程。请参考图 1A 至图 1F, 图 1A 至图 1F 绘示为已知的一种线路板工艺的流程剖面图。已知的线路板工艺包括下列步骤: 首先, 如图 1A 所示, 提供基板 110。其中, 基板 110 具有一介电层 112 以及二铜箔层 114, 介电层 112 配设于二铜箔层 114 之间。然后, 如图 1B 所示, 以机械钻孔的方式于基板 110 上形成通孔 120。

[0003] 接着, 如图 1C 所示, 利用电镀工艺于铜箔层 114 以及通孔 120 内壁上形成导电层 130, 导电层 130 可电学连接介电层 112 两侧的线路。紧接着, 如图 1D 所示, 在导电层 130 上形成图案化光刻胶层 140, 其中图案化光刻胶层 140 暴露出部分导电层 130。接着, 如图 1E 所示, 以图案化光刻胶层 140 为掩模, 并利用蚀刻技术对图案化光刻胶层 140 暴露的部分导电层 130 以及铜箔层 114 进行图案化工艺, 以形成图案化导电层 130' 以及图案化铜箔层 114', 而图案化导电层 130' 以及图案化铜箔层 114' 即构成图案化线路层 150。之后, 如图 1F 所示, 移除图案化光刻胶层 140, 以完成已知的线路板 100 的制作。

[0004] 值得一提的是, 在集成电路的设计愈趋复杂以及愈趋精细的情况下, 线路板中的线路设计亦愈趋精细。然而, 在上述形成图案化线路层 150 的过程中, 已知技术是应用蚀刻工艺来移除图案化光刻胶层 140 暴露的部分导电层 130 以及铜箔层 114, 以制作出图案化线路层 150。其中, 由于铜箔层 114 以及材料例如是铜的导电层 130 在形成过程中其厚度有较大的变异性 (即图案化线路层 150 的表面较不平整), 且已知技术无法稳定地控制蚀刻变异性 (蚀刻液对铜箔层 114 以及导电层 130 的蚀刻程度), 因此已知技术制作出的图案化线路层 150 其线路宽度不易符合细线路的规格 (蚀刻液会对铜箔层 114 以及导电层 130 过度蚀刻而导致线路宽度不易符合细线路的规格)。换言之, 已知的线路板工艺不易制作出具有细线路的线路板。此外, 在已知技术中, 图案化线路层 150 与介电层 112 间仅具有一接触面, 因此已知的图案化线路层 150 容易因不当之外力而自介电层 112 上剥落, 导致线路板 100 的可靠度降低。

[0005] 此外, 在后续的芯片封装工艺中, 由于图案化线路层 150 的表面较不平整。因此, 当芯片配设于线路板 100 上时, 芯片无法有效地与线路板 100 接合, 造成芯片与线路板 100 间的电学连接品质不佳。另一方面, 由于图案化线路层的表面不平整, 因此当芯片配设于线路板 100 时, 芯片与线路板 100 间的接触应力分布即不平均, 进而影响芯片封装结构的可靠度。

### 发明内容

[0006] 本发明是提供一种具有导电孔的内埋式线路板工艺, 其制作出具有较佳可靠度的

线路板，且线路板表面有较佳的平整度，以有效地与芯片接合。

[0007] 为达上述或是其他目的，本发明提出一种具有导电孔的内埋式线路板工艺，其包括下列步骤：首先，提供内埋式线路基板，其包括介电层、第一线路层以及第二线路层。其中，介电层具有相对应的第一表面与第二表面，第一线路层内埋于第一表面，且第一线路层的外侧表面与第一表面共平面，而第二线路层内埋于第二表面，且第二线路层的外侧表面与第二表面共平面。然后，在内埋式线路基板上形成开孔。接着，在该第一表面、第二表面以及开孔的内壁上形成导电层。之后，移除第一表面、第二表面上以及开孔外侧的导电层，以形成导电孔。

[0008] 在本发明的一实施例中，在第一表面、第二表面以及开孔的内壁上形成导电层的方式包括下列步骤：首先，在第一表面、第二表面以及开孔的内壁上形成电镀种子层。接着，在电镀种子层上形成电镀层，而导电层包括电镀层以及电镀种子层。

[0009] 在本发明的一实施例中，电镀种子层为化学铜层。

[0010] 在本发明的一实施例中，在第一表面、第二表面以及开孔的内壁上形成导电层之后还包括下列步骤：首先，在开孔中填充绝缘材料。接着，移除第一表面、第二表面上以及开孔外侧的导电层。之后，使绝缘材料与第一表面与第二表面共平面。

[0011] 在本发明所制作出的线路板中，线路层是内埋于介电层的第一表面与第二表面，且线路层的外侧表面与第一表面以及第二表面共平面，而导电层则是配设于介电层的开孔内壁，以电学连接位于介电层两侧的线路层。相较于已知技术，本发明所制作出的内埋式线路板有较平整的表面，以利后续的芯片封装工艺。此外，由于上述线路层是内埋于介电层的第一表面以及第二表面，因此线路层与介电层之间有较佳的接合性质。另外，由于线路层是内埋于介电层中，因此本发明在制作具有导电孔的内埋式线路板时，线路层的线路宽度即不易受到工艺中所应用的蚀刻液影响，即线路层的线路宽度能符合细线路的规格。换言之，本发明能制作出品质较佳的细线路板。

[0012] 为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

## 附图说明

[0013] 图 1A 至图 1F 绘示为已知的一种线路板工艺的流程剖面图。

[0014] 图 2 绘示为本发明优选实施例的一种具有导电孔的内埋式线路板的制作流程图。

[0015] 图 3A 至 3E 绘示为图 2 的具有导电孔的内埋式线路板的工艺剖面图。

[0016] 图 4A 至 4B 绘示为本发明优选实施例的另一种具有导电孔的内埋式线路板的部分工艺剖面图。

[0017] 附图标记说明

[0018] 100 : 线路板 110 : 基板

[0019] 112 : 介电层 114 : 铜箔层

[0020] 114' : 图案化铜箔层 120 : 通孔

[0021] 130 : 导电层 130' : 图案化导电层

[0022] 140 : 图案化光刻胶层 150 : 图案化线路层

[0023] 200、200' : 内埋式线路板 210 : 内埋式线路基板

[0024]	212 :介电层	212a :第一表面
[0025]	212b :第二表面	214 :第一线路层
[0026]	216 :第二线路层	220 :开孔
[0027]	230 :导电层	232 :电镀种子层
[0028]	234 :电镀层	240 :导电孔
[0029]	250 :绝缘材料	S1 ~ S4 :各个步骤

## 具体实施方式

[0030] 图 2 绘示为本发明优选实施例的一种具有导电孔的内埋式线路板的制作流程图。请参考图 2, 本实施例的内埋式线路板工艺包括下列步骤:首先, 执行步骤 S1, 提供内埋式线路基板。接着, 执行步骤 S2, 在内埋式线路基板上形成开孔。然后, 执行步骤 S3, 在内埋式线路基板的第一表面、第二表面以及开孔内壁上形成导电层。之后, 执行步骤 S4, 移除第一表面、第二表面上以及开孔外侧的导电层, 以形成导电孔。下文中, 本实施例将以详细的流程剖面图来说明上述的线路板工艺。

[0031] 图 3A 至 3E 绘示为图 2 的具有导电孔的内埋式线路板的工艺剖面图。此内埋式线路板的制作方法如下所述:首先, 如图 3A 所示, 提供内埋式线路基板 210, 其包括介电层 212、第一线路层 214 以及第二线路层 216。其中, 介电层 212 具有相对应的第一表面 212a 与第二表面 212b, 而第一线路层 214 是内埋于第一表面 212a, 且第一线路层 214 的外侧表面与第一表面 212a 共平面。此外, 第二线路层 216 是内埋于第二表面 212b, 且第二线路层 216 的外侧表面与第二表面 212b 共平面。接着, 如图 3B 所示, 在内埋式线路基板 210 上形成开孔 220。举例来说, 开孔 220 可以是通孔 (through hole) 或是盲孔 (blind via), 图 3B 绘示的开孔 220 是以通孔为例, 而形成开孔 220 的方式可以是机械钻孔、激光烧孔或是其他适当的方式。

[0032] 在内埋式线路基板 210 上形成开孔 220 之后, 接着如图 3C 至图 3D 所示, 在第一表面 212a、第二表面 212b 以及开孔 220 的内壁上形成导电层 230。在本实施例中, 形成导电层 230 例如是包括下列步骤:首先, 如图 3C 所示, 在第一表面 212a、第二表面 212b 以及开孔 220 的内壁上形成电镀种子层 232。其中, 电镀种子层 232 例如是利用化学铜工艺而形成于第一表面 212a、第二表面 212b 以及开孔 220 内壁上的化学铜层。接着, 如图 3D 所示, 在电镀种子层 232 上形成电镀层 234。电镀层 234 例如是通过电镀工艺而形成的电镀铜层, 而本实施例的导电层 230 即包括电镀种子层 232 以及形成于电镀种子层 232 上的电镀层 234。

[0033] 在第一表面 212a、第二表面 212b 以及开孔 220 内壁上形成导电层 230 之后, 接着如图 3E 所示, 移除第一表面 212a、第二表面 212b 上以及开孔 220 外侧的导电层 230。举例来说, 本实施例可以利用机械研磨或是化学研磨等适当方式来移除第一表面 212a、第二表面 212b 上以及开孔 220 外侧的导电层 230。在执行图 3E 的步骤后, 导电层 230 仅配设于开孔 220 内壁, 且分布于第一线路层 214 以及第二线路层 216 的侧面, 以电学连接第一线路层 214 与第二线路层 216。如此一来, 内埋式线路板 200 即具有电学连接第一线路层 214 与第二线路层 216 的导电孔 240。此外, 本实施例可以有效地改善已知的线路板表面不平整的问题 (线路板的表面不平整是由导电层的形成厚度变异性所导致)。换言之, 本实施例的内埋式线路板 200 即具有较佳的表面平整度。

[0034] 此外,为防止外界环境的水气进入开孔230中,造成爆米花效应(PopcornEffect)。在另一优选实施例中,在第一表面212a、第二表面212b以及开孔220的内壁上形成导电层230(如图3D所示)之后可以在开孔220中填充例如是油墨的绝缘材料250(如图4A所示),以防止爆米花效应劣化内埋式线路板。当然,在开孔220中填充绝缘材料250之后,本实施例同样可利用机械研磨或是其他适当的方式来移除第一表面212a、第二表面212b上、开孔220外侧的导电层230以及部分位于开孔220外侧的绝缘材料250(如图4B所示),以使填充于开孔220的绝缘材料250与第一表面212a与第二表面212b共平面。换言之,本实施例的内埋式线路板200'除了有较佳的表面平整度之外,本实施例亦能有效地防止爆米花效应劣化内埋式线路板。亦即,本实施例的内埋式线路板200'有较佳的结构可靠度。

[0035] 综上所述,本发明是在内埋式线路基板中制作导电孔,以电学连接介电层两侧的线路层。相较于已知技术,本发明的内埋式线路板有下列优点:

[0036] (一)由于本发明的内埋式线路板其线路层是内埋于介电层的第一表面以及第二表面,因此线路层与介电层之间有较佳的接合性质。换言之,本发明的内埋式线路板其线路层具有较佳的可靠度。

[0037] (二)由于本发明的线路层是内埋于介电层中,因此本发明在制作具有导电孔的内埋式线路板时,线路层不易受到工艺所应用的蚀刻液作用而影响到线路层的线路宽度,线路层的线路宽度即能符合细线路的规格。换言之,本发明所制作出的内埋式线路板为具有较佳品质的细线路板。

[0038] (三)在本发明中,线路层是内埋于介电层的第一表面与第二表面,且线路层的外侧表面与第一表面以及第二表面共平面。此外,电学连接介电层两侧的导电层仅配设于导电孔中,因此本发明的内埋式线路板有较平整的表面。

[0039] (四)在本发明中,由于本发明的内埋式线路板有较平整的表面。因此,在后续的芯片封装工艺中,芯片能有效地与内埋式线路板接合,芯片与内埋式线路板之间即具有较佳的电学连接品质。此外,由于本发明的内埋式线路板有较平整的表面,因此当芯片配置于内埋式线路板时,芯片与内埋式线路板之间即具有较平均的应力分布。换言之,由芯片与内埋式线路板所构成的芯片封装结构有较佳的可靠度。

[0040] 虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。




图 1A




图 1B




图 1C




图 1D




图 1E




图 1F




图 2




图 3A




图 3B




图 3C




图 3D




图 3E




图 4A




图 4B