

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.
H05K 9/00 (2006.01)



[12] 发明专利申请公开说明书

[21] 申请号 200480017188.5

[43] 公开日 2006 年 7 月 26 日

[11] 公开号 CN 1810068A

[22] 申请日 2004.6.18

[74] 专利代理机构 中原信达知识产权代理有限责任

[21] 申请号 200480017188.5

公司

[30] 优先权

代理人 黄启行 谢丽娜

[32] 2003.6.19 [33] US [31] 60/479,460

[86] 国际申请 PCT/US2004/019716 2004.6.18

[87] 国际公布 WO2004/114731 英 2004.12.29

[85] 进入国家阶段日期 2005.12.19

[71] 申请人 波零公司

地址 美国加利福尼亚州

[72] 发明人 罗基·R·阿诺德


权利要求书 10 页 说明书 24 页 附图 8 页

[54] 发明名称

印刷电路板的 EMI 吸收屏蔽

[57] 摘要

本发明提供印刷电路板、EMI 屏蔽以及提供 EMI 吸收材料和 EMI 反射材料的方法。在一个实施例中，EMI 屏蔽包括屏蔽体和连接到屏蔽体的 EMI 吸收材料。



1. 一种 EMI 屏蔽，包括：

包括连接到聚合物衬底的导电层的屏蔽体；

5 连接到导电层的聚合物层；以及

连接到聚合物层的 EMI 吸收材料。

2. 如权利要求 1 所述的 EMI 屏蔽，其中 EMI 吸收材料电连接到所述导电层。

10

3. 如权利要求 1 所述的 EMI 屏蔽，其中 EMI 吸收材料包括开放室式骨架结构。

15

4. 如权利要求 3 所述的 EMI 屏蔽，其中所述开放室式骨架结构是导电的。

5. 如权利要求 3 所述的 EMI 屏蔽，其中所述导电的开放室式骨架结构包括网状泡沫，该网状泡沫包含在开放室式骨架结构的至少一部分上的金属层。

20

6. 如权利要求 5 所述的 EMI 屏蔽，其中网状泡沫包括在除了配置来与印刷电路板、电子元件和印刷电路板上的线中的至少一个接触的底面外所有内部表面和所有外部表面上的金属层。

25

7. 如权利要求 5 所述的 EMI 屏蔽，其中所述网状泡沫包括贯穿所述开放室式骨架结构以便维持贯穿所述开放室式骨架结构的电力连续性的金属层。

30

8. 如权利要求 5 所述的 EMI 屏蔽，其中所述网状泡沫包括在每英寸 10 个左右的细孔和每英寸 80 个左右的细孔之间。

9. 如权利要求 5 所述的 EMI 屏蔽，其中所述金属层包括在所述开放室式骨架结构上小于 1.0 微米左右的平均厚度。

5 10. 如权利要求 9 所述的 EMI 屏蔽，其中所述金属层包括在 50 欧姆左右和 500 欧姆左右之间的体积电阻率。

11. 如权利要求 10 所述的 EMI 屏蔽，其中所述开放室式骨架结
构上的金属层包括比所述导电层更高的电阻率。

10 12. 如权利要求 1 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包
括比所述导电层更高的介电常数和更高的渗透性。

15 13. 如权利要求 1 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包
括镍铁高磁导率合金。

14. 如权利要求 1 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包
括碳毡。

20 15. 如权利要求 1 所述的 EMI 屏蔽，其中所述聚合物层包括聚亚
安酯、交联聚乙烯、交联聚对苯二甲酸乙二醇酯、聚丙烯、聚氯乙稀、
聚碳酸酯或聚对苯二甲酸丁二酯。

25 16. 如权利要求 1 所述的 EMI 屏蔽，其中所述聚合物层比所述聚
合物衬底薄。

17. 如权利要求 1 所述的 EMI 屏蔽，其中所述屏蔽体包括顶表面
和多个与侧壁成一个角度延伸的侧壁，以限定容纳电子元件的室。

30 18. 如权利要求 17 所述的 EMI 屏蔽，其中所述 EMI 吸收材料仅

部分地填充由屏蔽体所限定的室。

19. 如权利要求 17 所述的 EMI 屏蔽，其中所述 EMI 吸收材料基
本完全添满由屏蔽体所限定的室。

5

20. 一种 EMI 屏蔽，包括：

包括第一表面和第二表面的聚合物衬底；

连接到聚合物衬底的第一表面的导电层，其中该导电层具有足够
高的厚度和足够的电阻率来反射 EMI；以及

10 连接到聚合物衬底的第二表面的 EMI 吸收材料，其中该 EMI 吸
收材料包括高的介电常数和渗透性，以便吸收 EMI。

15 21. 如权利要求 20 所述的 EMI 屏蔽，其中所述导电层包括在 0.01
欧姆左右每平方面积和 3 欧姆左右每平方面积之间的电阻率，并且所
述 EMI 吸收材料包括在 50 欧姆左右每平方面积和 500 欧姆左右每平
方面积之间的表面电阻率。

22. 如权利要求 20 所述的 EMI 屏蔽，其中所述 EMI 吸收材料通
过聚合物衬底中的开口与所述导电层电气通信。

20

23. 如权利要求 20 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包
括导电的开放室式骨架结构。

25 24. 如权利要求 23 所述的 EMI 屏蔽，其中所述导电的开放室式
骨架结构包括网状泡沫，该网状泡沫包含在开放室式骨架结构上的金
属层。

30 25. 如权利要求 24 所述的 EMI 屏蔽，其中所述金属层包括在所
述开放室式骨架结构上的 0.01 微米左右和 0.1 微米左右之间的平均厚
度。

26. 如权利要求 25 所述的 EMI 屏蔽，其中所述导电层包括在 1.0 微米和 50.0 微米左右之间的平均厚度。

5 27. 如权利要求 20 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括比导电层更高的介电常数和更高的渗透性。

28. 如权利要求 20 所述的 EMI 屏蔽，其中所述导电层包括由铝、铜、镍、银、锡、钢或金制成的至少一个薄膜。

10 29. 如权利要求 20 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括镍铁高磁导率合金。

15 30. 如权利要求 20 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括碳毡。

31. 一种 EMI 屏蔽，包括：
包括连接到聚合物衬底的 EMI 反射导电层的屏蔽体；以及
连接到所述屏蔽体的导电层的 EMI 吸收材料，该 EMI 吸收材料
20 包括具有比所述导电层高的表面电阻率的表面电阻率导电层。

32. 如权利要求 31 所述的 EMI 屏蔽，其中所述高表面电阻率的导电层包括在 50 欧姆左右和 500 欧姆左右每平方面积之间的表面电阻率，而所述导电层具有在 0.01 欧姆左右每平方面积和 3 欧姆左右每平方面积之间的表面电阻率。
25

33. 如权利要求 31 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括具有 1 微米左右和 50 微米左右之间的厚度的金属层，
其中所述导电层具有 0.01 微米左右和 0.1 微米左右之间的厚度。
30

34. 如权利要求 31 所述的 EMI 屏蔽，其中所述金属层被布置在开放室式骨架结构上。

5 35. 如权利要求 31 所述的 EMI 屏蔽，其中导电的开放室式骨架结构包括网状泡沫或装满碳的网状泡沫。

10 36. 一种 EMI 屏蔽，包括：
连接到第一聚合物衬底的第一导电层；
连接到第二聚合物衬底的第二导电层；以及
安置在第一聚合物衬底和第二聚合物衬底之间并电连接到第一导电层和第二导电层的 EMI 吸收材料。

15 37. 如权利要求 36 所述的 EMI 屏蔽，其中第一导电层和第二导电层中的至少一个具有足以反射 EMI 的厚度。

38. 如权利要求 36 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括导电的开放室式骨架结构。

20 39. 如权利要求 38 所述的 EMI 屏蔽，其中所述导电的开放室式骨架结构包括网状泡沫，该网状泡沫包含在开放室式骨架结构的至少一个部分之上的金属层。

25 40. 如权利要求 39 所述的 EMI 屏蔽，其中所述网状泡沫包括贯穿开放室式骨架结构，以便维持贯穿开放室式骨架结构的电力连续性的金属层。

41. 如权利要求 39 所述的 EMI 屏蔽，其中所述网状泡沫包括在每英寸 10 个左右的细孔和每英寸 80 个左右的细孔之间。

30 42. 如权利要求 39 所述的 EMI 屏蔽，其中所述金属层包括在所

述开放室式骨架结构之上的 0.01 微米左右和 0.1 微米左右之间的平均厚度。

5 43. 如权利要求 42 所述的 EMI 屏蔽，其中所述金属层包括 50 欧姆左右每平方面积和 500 欧姆左右每平方面积之间的表面电阻率。

44. 如权利要求 43 所述的 EMI 屏蔽，其中所述开放室式骨架结构上的金属层包括比第一和第二导电层高的电阻率。

10 45. 如权利要求 36 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括比第一和第二导电层更高的介电常数和更高的渗透性。

46. 如权利要求 36 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括镍铁高磁导率合金。

15 47. 如权利要求 36 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括碳毡。

48. 一种 EMI 屏蔽，包括：

20 包括连接到聚合物衬底的导电层的屏蔽体，其中该导电层具有足以反射 EMI 的厚度；以及

电连接到所述导电层的 EMI 吸收材料，其中该 EMI 吸收材料包括比所述导电层更高的渗透性和介电常数。

25 49. 如权利要求 48 所述的 EMI 屏蔽，其中所述 EMI 吸收材料包括具有开放室式骨架结构的衬底和淀积在所述开放室式骨架结构的至少一部分之上的导电金属层。

30 50. 如权利要求 48 所述的 EMI 屏蔽，其中网状泡沫包括在除了配置来与印刷电路板、电子元件和印刷电路板上的线中的至少一个接

触的底面外的所有内部表面和所有外部表面上的金属层。

51. 如权利要求 48 所述的 EMI 屏蔽，其中所述网状泡沫包括贯穿开放室式骨架结构，以便维持贯穿衬底的电力连续性的金属层。

5

52. 如权利要求 48 所述的 EMI 屏蔽，其中所述屏蔽体包括顶表面和多个与侧壁成一定角度延伸的侧壁，以便限定容纳电子元件的室。

10

53. 如权利要求 48 所述的 EMI 屏蔽，其中所述网状泡沫仅部分地填充由屏蔽体限定的室。

54. 如权利要求 48 所述的 EMI 屏蔽，其中所述网状泡沫基本完全填满了由屏蔽体限定的室。

15

55. 如权利要求 48 所述的 EMI 屏蔽，其中所述屏蔽体包括内层和外层，其中所述 EMI 吸收材料安置在该内层和该外层之间。

20

56. 如权利要求 48 所述的 EMI 屏蔽，其中所述 EMI 吸收材料是镍铁高磁导率合金。

57. 如权利要求 48 所述的 EMI 屏蔽，其中所述 EMI 吸收材料是碳毡。

25

58. 一种印刷电路板，包括：

包括地电位面的衬底；

连接到所述衬底的电子元件；

安置在所述电子元件之上的衬底上并电连接到所述地电位面的 EMI 屏蔽，其中所述 EMI 屏蔽包括：

30

屏蔽体；以及

连接到所述屏蔽体的 EMI 吸收材料，

其中所述 EMI 吸收材料包括 EMI 反射和 EMI 吸收特性。

5 59. 如权利要求 58 所述的印刷电路板，其中所述衬底包括在表面上与地电位面电通信的接地线，其中所述 EMI 屏蔽与所述接地线电接触。

10 60. 如权利要求 58 所述的印刷电路板，其中所述屏蔽体和 EMI 吸收材料中至少一个的导电层用接插件电连接到所述接地线。

15 61. 如权利要求 58 所述的印刷电路板，其中所述 EMI 吸收材料包括具有开放室式骨架结构的衬底和淀积在所述开放室式骨架结构的至少一部分上的导电金属层。

20 62. 如权利要求 61 所述的印刷电路板，其中所述开放室式骨架结构包括网状泡沫。

25 63. 如权利要求 62 所述的印刷电路板，其中所述网状泡沫具有在每英寸 10 个左右细孔和每英寸 80 个左右细孔之间的孔隙率。

64. 如权利要求 62 所述的印刷电路板，其中所述网状泡沫包括在除了配置来与印刷电路板、电子元件印刷电路板上的线中的至少一个接触的底面外的所有内部表面和所有外部表面上的金属层。

25 65. 如权利要求 62 所述的印刷电路板，其中所述网状泡沫包括贯穿开放室式骨架结构，以便维持贯穿衬底的电力连续性的金属层。

30 66. 如权利要求 62 所述的印刷电路板，其中所述屏蔽体包括顶表面和多个与侧壁成一定角度延伸的侧壁，以便限定容纳电子元件的室。

67. 如权利要求 66 所述的印刷电路板，其中所述网状泡沫仅部分地填充由屏蔽体限定的室。

5 68. 如权利要求 66 所述的印刷电路板，其中所述网状泡沫基本完全填满了由屏蔽体限定的室，并且与印刷电路板上的电子元件接触。

10 69. 如权利要求 66 所述的印刷电路板，其中接触所述电子元件的部分是导电的。

70. 如权利要求 66 所述的印刷电路板，其中接触所述电子元件的部分不是导电的。

15 71. 如权利要求 58 所述的印刷电路板，其中所述屏蔽体的顶表面的至少一部分被配置成接触电子元件露出的表面。

20 72. 如权利要求 58 所述的印刷电路板，其中所述屏蔽体顶部上的导电层接触所述电子元件的导电部分。

73. 如权利要求 58 所述的印刷电路板，其中所述屏蔽体包括内层和外层，其中所述 EMI 吸收材料安置在该内层和该外层之间。

25 74. 如权利要求 58 所述的印刷电路板，其中所述屏蔽体包括连接到绝缘衬底的导电层。

75. 如权利要求 74 所述的印刷电路板，其中所述导电层接触 EMI 吸收材料。

30 76. 如权利要求 74 所述的印刷电路板，其中所述绝缘衬底安置

在所述导电层和 EMI 吸收材料之间。

77. 如权利要求 58 所述的印刷电路板，其中所述印刷电路板包括多个从印刷电路板的表面延伸到地电位面以便将 EMI 屏蔽电连接到地电位面的导电通路，其中相邻居电通路之间的间隔足够小，减少了来自所述电子元件的电磁辐射的通过。
5

印刷电路板的 EMI 吸收屏蔽

5 相关申请的交叉参考

本申请要求 2003 年 6 月 19 日提交的、题为“印刷电路板的电场和 H-场屏蔽（E-field and H-field EMI shielding for the printed circuit board）”、序号为 60/479,460 的美国临时申请的优先利益，该申请的全部公开被结合于此作为参考。

10

发明背景

本发明一般地涉及 EMI 屏蔽。更具体地，本发明涉及包括能够吸收电磁辐射的吸收材料的 EMI 屏蔽。

15

所有电子产品都发射电磁辐射，一般在 50MHz. 至 1GHz. 的范围之间，但是并不限于这个范围，特别是考虑到在高速处理器设计中的许多进步以及不断迅速增加的高速连网和交换的能力。电磁辐射的发射问题对于电子装备的设计者来说并不陌生；实际上，作了相当大的努力来降低电磁干扰（EMI）和电磁辐射（EMR），而且事实上每个国家都有控制辐射或电子设备所截取的辐射（也叫做磁化率）没有通过严格的 EMI/EMR 规定的电子装备的市场交易和销售的控制机构（例如，美国的 FCC）。

20

今天的解决方案典型地包括使用通过焊接或相似的方法固定到印刷电路板上的导电上漆的塑料罩、导电垫片和/或金属罐。在几乎所有的情况下，现有的解决方案都是昂贵的，而且追加了制造诸如手机、个人数字助理、膝上型计算机、机顶盒、线缆调制解调器、包括开关、桥以及交叉连接的连网装备此类的电子装备的成本。

25

更近一些，金属化聚合物衬底的技术已经显而易见。例如，

5

Koskenmaki（编号为 5,028,490 的美国专利）提供了一种聚合物衬底，它是用铝纤维层铺的并被烧结，以形成用来提供 EMI 控制（也是 FCC 或其它外国机构的法律规定，一般称作电磁兼容或 EMC）的具有金属层的平整的材料。这个产品由 3-M 公司制造和销售。在大约 2002 年时，这个产品从市场上退出。该材料被证明是昂贵、难以使用的，并且易遭受由金属化的层的破裂而引起差的性能。

10

Gabower（编号为 5,811,050 的美国专利）已提供了一种可供选择的方法，其中首先形成可热成型的衬底（许多种类的聚合物），然后将其金属化。这个方法提供了不使金属化的层遭受在模制过程中造成的应力。该产品被证明是非常有效的并且是相对低成本的。

15

20

大部分在衬底上提供导电涂层或层的方法通常包括（1）选择性化学镀铜/镍，（2）化学镀层，（3）导电漆和墨水，以及（4）真空金属喷镀。总起来说，这些在这里相当于“金属化方法”。在这些典型应用的每一个中，由金属或塑料制成的平的或成形的衬底被“处理”，形成导电屏蔽。每一种方法最后的质量、性能以及成本有很大不同，但是最后金属化的可热成型的屏蔽都被形成为（1）以某种方式包围印刷电路板的整体解决方案（也叫做“包围”级别的解决方案），或（2）被形成装在 PCB 的防护线上的间隔化的屏蔽（“板”级别的解决方案），或（3）被形成套在个别使用防护线的元件上的更小的屏蔽。（“元件”级别的解决方案）。

25

30

当到达元件级别的板上的 EMI 屏蔽的时候，今天所使用的特征是（1）直接通过金属化 EMI 屏蔽表面并和防护线接触地放置它，或（2）通过金属化“外”表面（从所屏蔽的元件来看）然后使用某一将金属化的外表面和防护线连接的联接方法，来和防护线接触地放置 EMI 屏蔽的导电表面。基于焊接的金属罐的历史用途，防护线的目的是提供 EMI 屏蔽和 PCB 之间的接触点，其中，PCB 会遭受标准表面组装技术（SMT）回流焊加工，该加工最后提供金属罐屏蔽和 PCB 之

间的坚固的结合。而且，虽然金属罐和防护线在至少一点接地到信号、电源、或地电位面，屏蔽和金属罐之间的周边接触量还主要是为了达到紧密机械接缝的目的。

5 作为结果而发生的 EMI 屏蔽和电子元件的组装提供了对于许多应用来说都是足够的屏蔽；但是，随着芯片的频率增长和数据传输速率增长，错误的辐射（EMI）的产生变得更加容易，并且对位于附近的电路和元件更加有害。事实上，随着芯片密度的增长，（一个芯片相对于另一个芯片的）抗干扰性问题就变得越发重要。因此，一般而言，传统 EMI 解决方案会逐渐发现它们自己对于抗干扰性来说是不够的，实际上所辐射的发射物也成为越来越大的问题。此外，对于微波设备来说，特别是那些在大约 10GHz. 的谐频工作的，所辐射的发射物会是很大的顾虑。
10

15 由印刷电路板和 EMI 屏蔽所限定的内部空间的辐射场是由非常复杂的电场(E-场)和磁场 (H-场) 的组合所组成的，这两个场正从芯片和屏蔽结构弹回，形成具有许多谐振的复杂的场。这些谐振在场强方面会非常强，并且在从 EMC 的观点看来麻烦的频率上会被容易地观测到。一般而言，除了来自地电位面（“图像”平面）的反射现象之外，没有任何抑制从芯片底部漏出的辐射的东西，该反射现象在有的情况下能够改善辐射发射物问题，但是从设计和制造角度而言要实现它是有问题的。
20

25 尽管电磁辐射（EMR）场非常复杂，EMI 屏蔽的性能还是能够根据屏蔽效果（SE）的测量来加以确定。典型地，这是在远场中进行的，在远场中，EMR 场形式上明显是平面波。在近场中，EMR 不是被反射就是被吸收，而且对于多数部分来说，由于轻量设备的驱动和屏蔽，反射已经是唯一的可行的屏蔽方法。于是控制 EMR 就是设计增加 SE 的围绕芯片的实心或断续的屏蔽。
30

5

一种可能限制 EMI 屏蔽结构的效果的现象通常叫做空腔或围绕谐振——具有反射表面的被围空间逐渐形成具有各不相同的振幅的驻波的趋势。驻波的峰值超过所辐射的发射物的并不罕见。这些谐振的波长在简化的意义上是半波长的函数，结构的外形尺寸和它的配置（方形、矩形、圆形，等等）具有包括整数个半波长的约束。在实际情况中，这些空腔谐振是由于中间或内部结构（即芯片和电子元件）的出现而误调离理论的。一般而言，只有精密复杂的数值分析代码组才能够预测这些谐振。更重要的是，没有任何可容易接受的改变谐振频率或它们的振幅的方法。

10

这些难以处理的谐振的出现使得 EMC 设计很难。因此，所需要的是能够吸收 EMI 屏蔽内的谐振的方法和 EMI 屏蔽。

发明内容

15

本发明提供 EMI 屏蔽、屏蔽的电路板、屏蔽的电子设备以及屏蔽印刷电路板的方法。

20

在一个方面，本发明提供一种 EMI 屏蔽。该 EMI 屏蔽包括屏蔽体和连接到屏蔽体上 EMI 吸收材料。该 EMI 屏蔽提供 EMI 反射和 EMI 吸收特性。

25

屏蔽体可以由诸如可热成型的树脂或聚合物衬底此类的绝缘衬底的一个或更多的层组成。导电层，例如金属层，可以可选择地连接到或施加于聚合物衬底。在可供选择的实施例中，绝缘衬底可以被浸渍或被处理，使得衬底导电并且不需要附加的导电层。

30

导电层接地，可以具有足以充分反射 EMI 的厚度和电阻率。导电层典型地具有 1.0 微米左右和 50.0 微米左右之间的平均厚度。在一些配置中，导电层具有 0.01 欧姆左右每平方面积和 3 欧姆左右每平方面积之间的表面电阻率。在其它实施例中，导电层可以具有更高的表

面电阻率，如果希望的话。

在一个实施例中，屏蔽体包括第一层和连接到第一层的 EMI 吸收材料。第一层典型地包括聚合物衬底和导电层，但是它可以只包括聚合物衬底（导电或不导电）。在其它实施例中，屏蔽体包括第一层和第二层，EMI 吸收材料安置在第一层和第二层之间。在其它的实施例中，保护性聚合物层可以在导电层上施加，物理地分隔导电层和 EMI 吸收层。在上述实施例中，导电层和 EMI 吸收层可以仍电气连接到彼此，如果希望的话。

10

EMI 吸收材料吸收电磁能量的能力部分地基于在导电层、衬底和 EMI 吸收材料中使用的材料的介电常数和渗透率。此外，具有较高电阻率的导电材料，能使电磁能量耗散为热，被证实在吸收电磁能量方面很有效。诸如镍铁高导磁率合金、不锈钢、镍和其它制造出的合金此类的材料具有吸收磁场的能力是众所周知的。其它材料虽然比较不适合于吸收磁能，可是具有在有限的空间内反射和改变能量的物理位置的能力。申请人已经发现本发明的 EMI 吸收材料能够吸收 100Khz 左右和 3GHz. 左右之间，或以上的电场和磁场。

15

在一些实施例中，EMI 吸收材料可以采取高电阻率导电层（例如，钢、铝、铜，等等），诸如镍铁高导磁率合金、碳毡以及至少部分导电或金属化的网状泡沫结构，等等此类的高介电常数和渗透性的材料的形式。

20

在使用高电阻率导电层来耗散 H 场的实施例中，EMI 吸收材料会具有比导电层要高的电阻率。高电阻率导电层的体积电阻率典型地在 50 欧姆左右和 500 欧姆左右之间。可替换地，它可以具有 50 欧姆左右每平方面积和 500 左右每平方面积之间的表面电阻率。在其它实施例中，EMI 材料可以具有更高或更低的电阻率。例如，在依赖高介电常数和渗透性的材料（比导电层高）的实施例中，这样的 EMI 吸收

30

材料不必要求这么高的电阻率水平。

5 在一个实施例中，EMI 吸收材料具有至少部分导电的开放室式（open-celled）骨架结构。开放室式骨架结构典型地具有在开放室式骨架结构的至少一部分之上的导电层（例如，金属层）。可以理解，代替在开放室式骨架结构之上的金属层，开放室式骨架它本身也可以由导电材料构成。EMI 吸收材料可以贯穿地导电，仅沿着一些表面导电，或仅沿着材料的一部分导电。

10 在优选实施例中，EMI 吸收材料包含由网状泡沫组成的开放室式骨架结构。网状泡沫可以具有多种不同的细孔数每英寸，但是典型地是在 10 个细孔左右每英寸和 80 个细孔左右每英寸之间。网状泡沫可以具有沿着它的长度不同的细孔数每英寸，或沿着它的长度相同的细孔数每英寸。网状泡沫微结构它本身可以是导电的（例如，它可以是装满碳的）或网状泡沫可以沿着至少一个表面加以金属化。网状泡沫上的金属层典型地具有小于 1 微米左右的平均厚度。具体地，金属层可以在 0.5 微米左右和 0.8 微米左右之间，更优选的是在几埃至不到 0.1 微米之间。

15

20 EMI 吸收材料可以只填充由屏蔽体限定的室的一部分，或者它可以完全地填满该室。在一些实施例中，EMI 吸收材料室与该室中的电子元件接触，而在其它实施例中，EMI 吸收材料室安置在该室中，留出了电子元件附件的间隔空间。

25 EMI 吸收材料可以多种方式接地。例如，EMI 吸收材料可以直接与接地线接触，与屏蔽体的一个或更多的接地导电层电接触，等等。

30 在另一方面，本发明提供屏蔽的印刷电路板。该印刷电路板包括包含地电位面的衬底。电子元件连接到衬底。EMI 屏蔽安置在电子元件之上的衬底上，并且电气地连接到地电位面。EMI 屏蔽包括屏蔽体

和连接到屏蔽体的 EMI 吸收材料。EMI 吸收材料包括 EMI 反射和 EMI 吸收特性。

5 EMI 屏蔽典型地通过表面接地线连接到地电位面。印刷电路板还可以包括由通路构成的网络，其与 EMI 屏蔽和地电位面电气通信。由通路的网络提供印刷电路板的 EMI 屏蔽内部结构。

通过参考说明书的剩余部分以及附图，对该发明的特征和优势的进一步理解会变得显而易见。

10

附图说明

图 1 示出了屏蔽印刷电路板上的电子元件的传统方法。

图 1A 示出了本发明所包含的一个示范性 EMI 屏蔽，包括聚合物衬底和一个或更多的导电层。

15

图 1B 是具有选择性彼此格开的孔的 EMI 屏蔽的凸缘的顶视图，该孔可以容纳导电或不导电的粘合剂。

图 1C 和 1D 分别示出了由粘合剂构成的球，和压扁的由粘合剂球，该球安置在凸缘上，并且穿过本发明的 EMI 屏蔽的凸缘中有策略地放置的孔。

20

图 2 示出了印刷电路板和包括完全填满 EMI 屏蔽的内部空间的 EMI 吸收材料的 EMI 屏蔽。

图 3 示出了印刷电路板和 EMI 屏蔽，其中部分 EMI 吸收材料被导电镀层，而部分 EMI 吸收材料是不导电的。

25

图 4 示出了印刷电路板和 EMI 屏蔽，其中 EMI 吸收材料只填充 EMI 屏蔽的内部空间的一部分，并且不接触电子元件。

图 5 示出了印刷电路板和包括安置在第一衬底层和第二衬底层之间的 EMI 吸收材料的 EMI 屏蔽的实施例。

图 5A 示出了将 EMI 吸收材料接地到接地线的 EMI 屏蔽上的导电填充的孔。

30

图 5B 示出了 EMI 吸收材料和表面接地线之间的直接接触。

图 6 和 7 示出了印刷电路板和接触电子元件的表面的 EMI 屏蔽的实施例。

图 8 示出了包括在导电层和 EMI 吸收材料之间的聚合物层的 EMI 屏蔽。

5 图 9 示出了安置在导电层和 EMI 吸收材料之间的聚合物衬底。

图 10 和图 11 示出了简化的制造各种本发明的 EMI 屏蔽的实施例的方法。

发明的详细说明

10 本发明提供印刷电路板和 EMI 屏蔽，包括屏蔽体（例如，诸如金属化热成型的此类的成形树脂或聚合物衬底）和 EMI 吸收材料的整合，以提供在反射和吸收从电子元件发射的电和磁场方面很有效的 EMI 屏蔽，减轻室谐振（chamber resonance）。

15 本发明的 EMI 屏蔽可以包括 EMI 吸收材料。EMI 吸收材料可以完全填满由屏蔽体限定的空间，覆盖屏蔽体的所有内和/或外表面，或仅覆盖屏蔽体的内和/或外表面的选定部分。此外，EMI 吸收材料可以针对特定应用局部地放置，仍然提供重要的 EMI 吸收。

20 EMI 吸收材料典型地具有高的介电常数和渗透性（即，分别是好的存储电和磁能的能力）和/或高的表面电阻率，以便耗散和吸收 EMI 屏蔽内的磁场。EMI 吸收材料包括磁性或导电的金属、镍铁高导磁率合金、炭毡、至少部分导电或金属化的网状泡沫结构，等等，但并不限于此。

25 众所周知许多天然金属（例如，铁、镍，等等）具有可使它们吸收磁场形式的能量的特性，并且这些上述材料具有传导电场的能力。任何材料所提供的反射（在 E 场管理的意义上）和吸收（在 H 场或磁场管理的方面）的程度取决于该材料的介电常数和渗透性。实际上，30 通过各种金属薄膜的适当层铺，构造提供好的电和磁的特性平衡的特

制层是完全有可能的。许多人造金属（不锈钢、镍铁高导磁率合金，等等）具有更高的固有渗透性，因此当作吸收磁场的薄层很有用。

5 在一个配置中，EMI 吸收材料是网状泡沫（reticulated foam），由具有开放室式骨架结构的轻量聚合材料构成。开放室式结构可以包括很多种类的聚合物，并且骨架结构的形状是受所选择的特定加工控制的。网状泡沫可以拥有各种不同的细孔数每英寸，但是典型地是在 10 PPI 和 80 PPI 左右之间。

10 网状泡沫可以具有或不具有淀积在开放室式骨架结构的至少一部分上的一个或更多的导电或金属的层。网状泡沫可以通过由金属、导电聚合材料、或聚合复合材料（其中聚合物装满了附加的金属性的微粒或薄片，例如炭）制成来提供吸收性。在包括网状泡沫上的导电层的实施例中，导电层能够增强下面的泡沫结构的反射、吸收或它们的 15 任何组合，这取决于导电层的厚度和电阻特性。

20 在一个实施例中，一个或更多的导电层被施加到网状泡沫。导电层典型地包括铝、铜、镍、银、锡、钢、金，等等。在遍及开放室式骨架结构的所希望的部分的结构上，泡沫上的导电层通常具有小于 1 微米左右的厚度，优选的是在 0.5 微米左右和 0.8 微米左右之间，更优选的是在几埃至不到 0.1 微米之间。在一些但不是全部的实施例中，网状泡沫上的导电层具有在 50 欧姆左右和 500 欧姆左右每平方面积之间的表面电阻。

25 开放室式骨架结构可以沿着一个或更多的表面来加以金属化。例如，开放室式骨架结构可以贯穿该结构地加以金属化，以便维持通过开放室式骨架结构的电力连续性。在其它实施例中，开放室式骨架机构可以沿着除了一个用来接触印刷电路板、线、或电子元件的外部表面之外的所有内部和外部表面加以金属化。在一些实施例中，开放室式骨架结构可以包括导电材料，或聚合物骨架结构可以包括在聚合体 30

的微结构中形成的导电微粒或纤维，因而不需要金属层。

网状泡沫可以容易地切割成各种形状，以及通过各种类型的模制加工来形成相应于电子元件和/或屏蔽体的内部形状。网状泡沫典型地容易压缩，所以，一般而言，可以使泡沫超过尺寸然后压缩它使其适合由屏蔽体和所包围的元件所限定的内部空间。当网状泡沫以某种方式加以金属化的时候（例如，真空淀积、涂、化学镀层、化学镀层或电镀），网状泡沫变成既有反射特性（由于选作镀层的导电材料）又有吸收特性（由于例如聚合物、导电聚合物或包含微粒（石墨、镍包着的微粒，等等）的聚合物中的聚合物的性质）的 EMI 屏蔽材料。更完整的金属化网状泡沫的方法的说明在共同自身拥有的并且共同未决的 2002 年 8 月 28 日提交的，题为“EMI Air Filter”，序号为 10/230,996 的美国专利申请中描述了，其全部公开被结合于此作为参考。

本发明的 EMI 吸收材料并不限于网状泡沫。网状泡沫可以用任何相似的开放室式结构（在几何结构和形式上常规或非常规的）来代替，并可以由诸如导电聚合物、装满导电微粒的聚合物或金属此类的材料构造的组合组成。换句话说，其它有用的用于吸收磁场或“H 场”的材料是由炭毡，典型地具有小于 1 微米左右的厚度的薄的、电阻性金属层（例如铝、铜、锡、镍铁高导磁率合金，等等），或任何能够将磁场耗散为热的诸如导电聚合物（聚苯胺，例如）此类的电阻性、导电的物质。

图 1 示出了一种屏蔽解决方案，其中描绘了具有诸如半导体芯片此类的发射电子元件 12 以及 EMI 屏蔽 14 的 PCB 10（不是按比例的）。EMI 屏蔽 14 通过焊接或其它接插件放置在 PCB 的第一表面上的表面接地线 16 上，这提供电力连续性和电子元件 12 的包围。示为辐射波的辐射 18，可以带来 EMI 屏蔽内的驻波，也可以通过在印刷电路板结构的下面不导电的部件，例如 PCB 玻璃/聚合物结构，举例来说，阻燃剂 4 层板（例如 FR4），“泄漏”出印刷电路板 10。在图 1 中，

5

辐射 18 被示为正从内部地电位面 20 弹回，出现在该环境内或接近另一芯片（未示出）。应当理解该辐射场是由非常复杂的电和磁场的组合组成的，该电和磁场从电子元件和屏蔽弹回形成具有许多谐振的非常复杂的场。这些谐振在场强方面会非常强，从 EMC 的观点看来，在令人忧虑的频率上会被容易地观测到。

10

15

图 1A 示出了本发明所包含的 EMI 屏蔽 14 的简化的剖面图。EMI 屏蔽 14 可以包括一个或更多的容纳并屏蔽电子元件 12 的隔间。在 EMI 屏蔽 14 具有用于多个电子元件的多个隔间的实施例中，每一个隔间会有一定大小和形状以把电子元件彼此隔开。同样地，EMI 屏蔽 14 可以呈现各种形状、大小和形式，以便适合所屏蔽的印刷电路板和电子元件的特定形状和配置。本发明的 EMI 屏蔽 14 典型地包括屏蔽体 12。屏蔽体 12 可以由诸如非导电聚合物膜（例如，包括聚对苯二甲酸丁二酯、聚氯乙烯、聚碳酸酯、聚对苯二甲酸乙二醇酯、具有乙二醇的聚对苯二甲酸乙二醇酯、聚碳酸酯/ABS 混合物，等等的可热成型的膜），已“装满”导电微粒或 EMI/RFI 吸收材料（例如，RAM 或雷达信号吸收材料，例如隐形飞机中所使用的）的挤塑薄膜，导电聚合物，金属膜，等等此类的一个或更多的层组成。

20

25

在优选实施例中，屏蔽体 22 由聚合物衬底 30 组成，该衬底可以通过各种塑料加工方法形成为所希望的形状，部分地或完全地包围印刷电路板 10 上的电子元件 12。在示范性实施例中，聚合物衬底 30 是使用热成型技术（例如，真空、压或机械力）来成形的可热成型的聚合物。然而，聚合物衬底 30 也可以使用任何传统或专利的方法来成形。

30

EMI 屏蔽 14 的屏蔽体 22 典型地具有在聚合物衬底 30 的至少一侧上的至少一个导电或金属的层 32。金属层 32 会具有一个或更多的层，并且具有足以阻塞或反射 EMI 的传输的厚度，典型的是在 1 微米左右和 50 微米左右之间。金属层可以包括一个或更多的由铝、镍、

铜，等等构成的层。

在树脂薄膜层的成形之后，本发明的金属层 32 可以可选地施加于聚合物衬底 30。如果金属层 32 在聚合物衬底 30 的成形之前施加，那么成形工序（例如，热成型）有伸长的趋势并且使金属层 30 的部分变弱。这样的拉伸和变薄被确定削弱而且有时摧毁金属层 32 的 EMI 屏蔽能力。本发明的 EMI 屏蔽一般会在金属层中具有基本均匀的厚度，该厚度足以阻塞 EMI 的通过。一些可以本发明的方式使用的 EMI 屏蔽的更详细的说明在共同自身拥有的编号为 5,811,050 的专利以及共同自身拥有的 2001 年 2 月 16 日提交的、题为“EMI&RFI Shielding for Printed Circuit Boards”、编号为 09/788,263 的美国专利申请，2001 年 9 月 4 日提交的、题为“Multi-Layered Structures and Methods for Manufacturing the Multi-Layered Structures”、编号为 09/947,229 的美国专利申请，2000 年 10 月 10 日提交的、题为“EMI&RFI Containment Enclosure for Electronic Devices”、编号为 09/685,969 的美国专利申请，以及 2000 年 10 月 6 日提交的、题为“EMI Containment Apparatus”、编号为 00/27610 的 PCT 专利申请中描述了，它们的全部公开被结合于此作为参考。

典型地，使用真空金属化将金属薄膜层 32 淀积在聚合物衬底 30 的一个或更多的表面上。尽管所示实施例示出了单个在聚合物衬底 30 的内表面上的金属层，应当理解一个或更多的金属层也可以施加于聚合物衬底 30 的内表面和外表面中的至少一个。真空金属化是一种优选的方法，因为基本均匀的金属层可以被施加到成形的聚合物衬底 30，建立 EMI 屏蔽 14。但是应当理解，在不偏离本发明的范围的情况下也可以使用将金属层 32 淀积到聚合物衬底 30 的其它方法。例如，可以使用诸如淀积随机的垫子或纤维织物、溅射、涂、电镀、淀积镀层、化学镀层、层压导电层，等等此类的其它方法，代替真空金属化，将金属层淀积在成形树脂薄膜层上。金属层 32 会典型地接地到具有表面接地线 16 和/或附加通路中的至少一些的地电位面 20，以便建立

环绕电子元件 12 的法拉第筒 (Faraday cage)。

在图 1A 中所示的 EMI 屏蔽 14 的简化实施例中，EMI 屏蔽包括顶面 34 和多个与顶面成一定角度延伸的侧壁 36，以便限定室或内部空间 26。凸缘 38 可以侧向地从多个侧壁延伸出来，并在与印刷电路板 10 的第一外部表面 28 基本平行的平面中延伸。在优选实施例中，顶面、侧壁以及凸缘在至少一个表面加以金属化。

金属罐 EMI 屏蔽可以使用回流焊加工连接到表面接地线 16。但是，由于聚合物衬底 30 的聚合物熔化温度常常低于回流温度，回流工序一般不应用于基于树脂的 EMI 屏蔽。这样，所希望的是使用非焊料接插件来将 EMI 屏蔽 14 连接到印刷电路板 14 中的地电位面 20。该接插件包括导电粘合剂、可拆卸或固定的机械接插件、肋条和凹槽，等等，但并不限于此。与本发明的 EMI 屏蔽一起使用的适合的接插件的更完整说明在共同自身拥有且未决的 2004 年 2 月 26 日提交的、题为“将 EMI 屏蔽连接和接地到印刷电路板的方法和器件 (Methods and Devices for Connecting and Grounding an EMI Shield to a Printed Circuit Board)”、序号为 10/789,176 的美国专利申请中描述了，其全部公开被结合于此作为参考。

20

25

如图 1B 中所示，如果金属化的热成型 EMI 屏蔽 14 包含凸缘 38，可选地选择性放置开口 40 在凸缘 38 上，其中可以将导电或不导电的粘合剂 42 或相似的导电材料 (均匀焊料) 放置在开口 40 之上，以将凸缘 38 (以及 EMI 吸收材料) 的导电部分连接到表面接地线 16 和/或通路。这样的配置在金属层放置在 EMI 屏蔽 14 的外层，以便导电粘合剂建立到 EMI 屏蔽的外表面上的金属层的电路径的时候特别有益。粘合剂的类型以及它的特性可以选择，致使要是要求修理在下面的电子电路或元件的话还容许容易的除去。一种适合的粘合剂是 3M®PSA 粘合剂 (3M 零件号码 9713 和 9703)。

30

尽管没有示出，但应当理解，如果希望的话，基本连续的粘合剂线可以放置在凸缘上（例如，在凸缘和印刷电路板之间，或放置在凸缘的上表面上），机械地和/或电气地将凸缘连接到表面接地线 16 或其它接地部件（例如，通路），而不是选择性地将粘合剂放入开口 40。

5

现在参考图 1C 和 1D，粘合剂球 44 可以在 EMI 屏蔽 14 放置到印刷电路板 10 上之前或之后放置。因此，粘合剂球 44 可以安置在凸缘 38 的顶上或凸缘 38 和印刷电路板 10 之间。由于 EMI 屏蔽 14 不必具有整个连续的与通路和/或接地线 16 的周边电接触，可以使用导电或不导电的粘合剂。如果希望的话，如图 1D 中所示，粘合剂球 44 可以被弄平以缩减粘合剂球的外形。另外的将 EMI 屏蔽连接到印刷电路板的方法可以在共同自身拥有并且未决的，2004 年 2 月 26 日提交的、题为“将 EMI 屏蔽连接和接地到印刷电路板的方法和器件(Methods and Devices for Connecting and Grounding an EMI Shield to a Printed Circuit Board)”、序号为 10/789,176，以及 2004 年 4 月 15 日提交的、题为“印刷电路板的电磁干扰屏蔽(Electromagnetic Interference Shielding for a Printed Circuit Board)”、序号为 10/825,999 的美国专利申请中找到，它们的全部公开被结合于此作为参考。

20

25

虽然本发明的优选实施例包括真空金属化的热成型屏蔽体 22，但是本发明并不限于这样的 EMI 屏蔽 14。例如，代替金属化的热成型，本发明可以使用金属罐、具有纤维小垫的基于聚合物的屏蔽、注模塑料罩以及制造的金属片组件，等等。为了便于参考，图 2-7 中所示的 EMI 屏蔽 14 会像屏蔽体 22 一样以简化的形式显示。应当理解，屏蔽体 22 可以包含这里所描述的 EMI 屏蔽 14 中的任何一个，包括包含一个或更多的金属层 32 的真空金属化的 EMI 屏蔽体 22，如图 1A 中所示。

30

图 2 示出了本发明所包含的 EMI 屏蔽 14 和印刷电路板 10 的实施例。在所示的实施例中，EMI 屏蔽 14 包括包含至少一个金属层（未

5

示出)的屏蔽体 22, 以及连接到屏蔽体 22 的内表面 25 的 EMI 吸收材料 24。屏蔽体 22 的内表面可以是聚合物衬底, 或者它可以是一个或更多的金属层。在所示的实施例中 EMI 吸收材料 24 可以配置为完全填满由印刷电路板 10、电子元件 12 和屏蔽体的内表面 25 限定的内部空间 26。在上述实施例中, 印刷电路板的表面 28 和放置在空间 26 内的电子元件 12 会镀上绝缘层, 以防止短路或干扰任何在印刷电路板的第一表面上露出的引线或导电部件。

10

15

尽管没有示出, 在大部分实施例中, EMI 屏蔽 14 的金属层 32 会与 EMI 吸收材料 24 电接触。例如, 金属层 32 可以沿着屏蔽体 22 的内表面布置, 并与 EMI 吸收材料 24 直接接触。如图 2 中所示, 凸缘 38 上的金属层(未示出)也会与表面接地线 16 接触, 以便 EMI 吸收材料 24 可以电气接地(也参见图 1A)。在其它实施例中, EMI 屏蔽 14 可以不包括金属层 32, 并且 EMI 吸收材料 24 可以直接接触接地部件, 例如接地线 16(未示出)。尽管图 2 示出了一种将 EMI 吸收材料 14 接地的方法, 各种其它的将屏蔽体 22 和 EMI 吸收材料 24 接地的方法也是可用的, 并且在本发明的范围之内, 包括在选择的接触点上的粘合剂、机械固定以及设计来特别容纳内部吸收材料的作为容纳形式的组成部分的专用功能部件的应用。

20

25

图 3 示出了本发明的一个实施例, 其中内部空间 26 中的 EMI 吸收材料 24 不是贯穿它的厚度地导电的。在所示的实施例中, EMI 吸收材料 24 的第一部分 50 是导电的(例如, 金属化的), 而 EMI 吸收材料 24 的第二部分 52 是不导电的。第一导电部分 50 典型地与 EMI 屏蔽 14 的导电表面(例如, 金属层)接触以便接地。不导电的部分 52 可以接触印刷电路板 10 上的线和电子元件 12, 而不用担心干扰来自电子元件的信号。

30

可以理解, 第一部分 50 和第二部分 52 可以由单块 EMI 吸收材料组成, 或者它可以由多个彼此附着的块组成。在一种配置中, EMI

5

吸收材料 24 被形成为部分金属化的网状泡沫。如果网状泡沫足够厚并且具有大数目的细孔数每英寸 (PPI)，并且只有泡沫的一侧真空金属化了，那么该金属不会金属化所有穿过泡沫的路。表 I 示出了网状泡沫的厚度与它的细孔数每英寸，并且示出了单侧的真空金属化是否会导致完全 (“穿过 (Thru)”) 或仅部分地 (“部分的 (Partial)”) 金属化泡沫。

表 I：网状泡沫的厚度与渗透

厚度/PPI	渗透					
	10PPI	18PPI	28PPI	38PPI	50PPI	80PPI
.1 英寸	穿过	穿过	穿过	穿过	穿过	部分的
.2 英寸	穿过	穿过	穿过	穿过	部分的	部分的
.3 英寸	穿过	穿过	穿过	部分的	部分的	部分的
.4 英寸	穿过	穿过	穿过	部分的	部分的	部分的
.5 英寸	穿过	部分的	部分的	部分的	部分的	部分的
1.0 英寸	部分的	部分的	部分的	部分的	部分的	部分的

10

15

20

尽管图 3 的实施例会典型地落入 “部分” 金属化的网状泡沫的种类，将全部或部分金属化的或导电的网状泡沫 24 连接到未金属化的网状泡沫以制造图 3 中所示的 EMI 吸收材料 24 也是有可能的。在这样的实施例中，第一部分 50 可以具有与第一部分 52 相同或不同的 PPI。第一部分和第二部分可以使用任何传统方法来连接，例如粘合剂，等等。正如在其它实施例中得到理解的那样，网状泡沫的两个或更多的不同部分可以与彼此连接，提供不同 PPI 部分。吸收结构的密度 (在 PPI 或细孔数每英寸中所反映的) 对的反射和吸收相对量有很强的影响。因此，PPI 越高，网状泡沫就越致密，会有改善的 EMI 吸收和反射。相反地，PPI 越低，细孔就越大，允许通过的频率量就越高，会有比较低的反射和吸收。

5

图 4 示出了本发明所包含的 EMI 屏蔽 14 的另一实施例，其中由 EMI 屏蔽 14 限定的内部空间 26 没有用 EMI 吸收材料填充，并且吸收材料 24 没有与印刷电路板或电子元件接触。在这样的实施例中，间隔空间 54 包围着电子元件 12。EMI 吸收材料 24 典型地与 EMI 屏蔽 14 的内表面 25 接触，并通过 EMI 屏蔽的导电部分（例如，金属层）接地连接到接地部件，例如接地线 16。

10

图 5 示出了本发明所包含的另一实施例，其中 EMI 屏蔽 14 的屏蔽体由多个层 58、60 组成。EMI 吸收材料 24 可以放置在第一层 58 和第二层 60 之间。在第一层和第二层是聚合物树脂层的实施例中，第一层 58 和第二层 60 可以在它们表面的一面或两面加以金属化（未示出）。如果聚合物衬底层 58、60 中的一个或两个金属化了，那么第一和第二层 58、60 上的一个或更多的金属层就可以通过与表面接地线 16 电接触而电气连接到地电位平面 20。例如，如图 5 中所示，第一层 58 的内表面上的金属层（未示出）可以直接与接地线 16 接触。在所示实施例中，第一层 58 的金属层是与 EMI 吸收材料 24 电接触的，这反过来也可以与第二层 60 的可选的金属层电接触。

15

20

换句话说，第一和第二层 58、60 中的一个或两个可以是不导电的（例如，没有金属化）。如果第一和第二层没有金属化，那么 EMI 吸收材料 24 可以通过 EMI 吸收材料 24 和接地线 16 的直接接触，或通过安置在 EMI 屏蔽 10 的凸缘中的孔 32，连接到印刷电路板 10 上的接地线 16，其中，通过孔 32 安置了导电粘合剂或相似的导电连接构件（参见例如图 1B 至 1D）。

25

30

例如，在图 5A 的实施例中，第一层 58 和第二层 60 二者都可以包括凸缘 38，泡沫在第一层 58 和第二层 60 的凸缘 38 之间延伸。第一层 58 和第二层 60 可以包括在至少一个表面上的导电层。孔 100 可以在通路中建立，导电部件 102，例如导电粘合剂或焊接可以填充该通路，建立接地线 16 和 EMI 吸收材料（以及第一或第二层 58、60 上

的导电层)之间的导电路径。

在图 5B 中所示的再另一实施例中，EMI 吸收材料可以安置为直接接触接地线。机械接插件可以用来连接 EMI 屏蔽 14，以便 EMI 吸收材料 24 被安置在接地线 16 之上。
5

将 EMI 屏蔽连接和接地到印刷电路板的有用方法的更完整说明在共同自身拥有的 2004 年 2 月 24 日提交的、题为“将 EMI 屏蔽连接和接地到印刷电路板的方法和器件 (Methods and Devices for Connecting and Grounding an EMI Shield to a Printed Circuit Board)”、
10 序号为 10/789,176 的美国专利申请，以及 2004 年 4 月 15 日提交的、题为“印刷电路板的电磁干扰屏蔽 (Electromagnetic Interference Shielding for a Printed Circuit Board)”、序号为 10/825,999 的美国专利申请中描述了，它们的全部公开被结合于此作为参考。
15

在一些实施例中，EMI 屏蔽 14 和/或网状泡沫 24 可以设计成与电子元件 12 连接，如图 6 和 7 所示。图 6 和图 7 所示的配置修改并减少了内部空间 26 的几何结构，改变了谐振，这在某些情况中证明是有用的，特别在谐波是明显的时候。这些谐波是难以控制的，除非通过容纳腔的几何构造修改，或借助于 EMI 吸收材料。此外，电子元件 12 可以可选地修改，以容纳内部金属的结构或上升到电子元件的顶面的表面 62，在表面 62 接触 EMI 屏蔽 14，从而进一步增强 EMI 屏蔽 14 的总的屏蔽效果。
20

如图 6 和 7 中所示，EMI 屏蔽 14 的导电表面 61 可以接触到电子元件 12 的导电表面 62 的上面。如果电子元件 12 的接触表面 62 被连接到地电位面 20，那么与 EMI 屏蔽的导电表面的接触就提供另一个 EMI 屏蔽 14 的接地点。如果不同地 EMI 屏蔽的金属表面 61 没有直接连接到地电位面 20 (例如，通过表面接地线)，那么 EMI 屏蔽 14 的导电表面 61 和电子元件的表面 62 之间的电接触为 EMI 噪音提供返回
30

地电位面 20 的更直接的路径。

与图 5 中所示的实施例相似，图 6 中的 EMI 吸收材料安置在 EMI 屏蔽 14 的第一层 58 和第二层 60 之间。因为吸收材料安置在第一层 58 和第二层 60 之间，所以任何来自电子元件 12 进入 EMI 吸收材料的 EMI 噪音都可以通过 EMI 吸收材料 24 在第一层 58 和第二层 60 之间再反射。例如，如 EMI 吸收材料 24 中的三个箭头所示，EMI 噪音可以从电子元件 12 开始通过 EMI 屏蔽的第二层 60，被 EMI 吸收材料 24 吸收并返回到地，或被第一层 58 上形成的金属层反射并往回反射进入 EMI 吸收材料 24，直到 EMI 被完全耗散和/或返回到地。

在任何情况下都是，一定量的能量被反射，留下剩余能量通过导电层。导电层的渗透性和介电常数控制反射多少和吸收多少。通过 EMI 吸收材料 24 的能量会易于激励 EMI 吸收材料 24，从而通过将它的部分能量转换成热能或热而耗散它。到达金属导电材料的远侧的剩余能量可以出去，虽然是小很多的能量，它还是可以通过 EMI 吸收材料 24 反射回从而进一步耗散能量。EMI 吸收材料 24 的各不相同的导电性影响材料的吸收性。大部分 EMI 吸收材料实际上是半导电的。许多是填满碳或填满石墨的，以提升一些横过材料表面或通过材料的体积的导电性。如果吸收材料太导电，那么它就可以反射比它吸收的更多的 EMI 噪音，从而通过热转换取消或最小化 EMI 吸收。具有最低限度地导电的材料，通过提供改善 EMI 噪音的热转换的可电激励的粒子，例如石墨或碳粒子，帮助改善材料的 EMI 吸收能力。相似地，通过轻微金属化（例如具有.01 微米左右和 0.5 微米左右之间的平均厚度的在开放式骨架结构之上的金属层），泡沫结构实际上变成半导电的，从而以与保存了碳或石墨的材料相同的方式运行。尽管应当理解确切的导电水平或网状泡沫材料可以通过我们的金属化技术来加以改变，以吸收特定 EMI 噪音频率范围，但是通常的网状泡沫吸收材料的体积电阻率水平会在 50 欧姆和 500 欧姆之间。

在图 7 中所示的本发明的另一实施例中，屏蔽体可以仅由单个层 58 组成，由衬底 58 所限定的两个或更多的内部空间 26、26'可能是部分或完全地用 EMI 吸收材料 24 填充的。尽管图 7 示出了在 EMI 吸收材料 24 的下面的间隔空间 54，也可以提供图 2 和 3 中的 EMI 吸收配置中的任何一个，其中整个内部空间都是填满的。在这样的实施例中，
5 EMI 吸收材料 24 和屏蔽体 22 是通过电连接到表面接地线 16 和/或表面 62 来接地的。在一些含有不导电（塑料或陶瓷）封装的应用中，EMI 吸收材料 24 可以与 IC 和电路接触。在其它应用中，也许所希望的是 EMI 屏蔽 14 由毗邻电子元件 12 的不导电的层组成。该发明的特征是
10 这样的，可以比较不费力地使用导电和不到电的表面的处理。

图 8 示出了本发明所包含的再另一个实施例。与在前的实施例相似，图 8 中所示的 EMI 屏蔽 14 包括由聚合物衬底 30 和导电层 32 组成的屏蔽体 22。如图 8 中所示，导电层 32 在聚合物衬底的内表面上，并可以直接附着于安置在凸缘 38 下面的表面接地线 16。与前面的实施例不同的是，聚合物层 63 可以施加在金属层上。聚合物层 63 会具有小于聚合物衬底的厚度的。典型地，聚合物衬底 30 和聚合物层 63 会由不同的材料构成。例如，聚合物衬底 30 典型地是包括聚对苯二甲酸丁二酯、聚氯乙烯、聚碳酸酯、聚对苯二甲酸乙二醇酯、具有乙二醇的聚对苯二甲酸丁二酯、聚碳酸酯/ABS 混合物，等等的热成型材料，而聚合物层 63 典型地是喷涂到导电层 32 上，并且由聚亚安酯、交联聚乙烯、交联聚对苯二甲酸乙二醇酯、聚丙烯、聚氯乙稀、聚碳酸酯、聚对苯二甲酸丁二酯，等等构成。聚合物层应当具有足够的厚度来防止可能减小 EMI 吸收材料 24 的吸收特性的导电层 32 和 EMI
20 吸收材料 24 之间的不想要的电连接。
25

EMI 吸收材料 24 可以连接到聚合物层 63 的内表面，以便将 EMI 吸收材料安置在由 EMI 屏蔽 14 限定的室 26 内。与其它实施例相似，EMI 吸收材料 24 会具有比导电层 32 高的电阻率和高的渗透性和介电常数中的至少一个，以便 EMI 吸收材料 24 会具有提供 H-场吸收的特
30

性。

考虑到 EMI 吸收材料 24 和导电层 32 之间的电连接，在将聚合物层 63 施加到导电层 32 期间，金属层的一部分可以被掩模，以便提供导电层 32 和 EMI 吸收材料之间的电路径。
5

在一些例子中，也许所希望的是 EMI 吸收材料 24 连接到聚合物衬底 30，而不是导电层。因此，尽管没有示出，图 8 中所示的吸收材料 24 和导电层 32 的位置可以转换。
10

图 9 示出了本发明所包含的再另一个实施例。在图 9 中所示的实施例中，聚合物衬底可以具有第一、内表面 65 和第二、外表面 67。在所示的实施例中，EMI 反射导电层 30 连接到聚合物衬底 30 的内表面 65，EMI 吸收材料 24 连接到聚合物衬底的外表面 67。在其它实施例中（未示出），EMI 吸收材料连接到内表面 65，而 EMI 反射导电表面 32 连接到外表面 67。
15

与本发明的其它实施例相似，EMI 吸收材料会具有比导电层 32 高的电阻率和高的渗透性和介电常数中的至少一个，以便 EMI 吸收材料 24 会吸收 H-场。
20

考虑到 EMI 吸收层和导电层 32 的接地，可以使用多种接插件构件。例如，在一个实施例中，开口（图 1B）可以穿过 EMI 屏蔽 14 的凸缘 38 地建立，并且导电部件 42 可以用来将 EMI 吸收材料 24 机械地和电气地连接到表面接地线 16。
25

图 10 和 11 示出了简化的制造本发明的各种实施例的方法。

再次参考图 2—9，为了改善印刷电路板 10 的衬底内的电屏蔽，
30 多个导电部件，典型地以导电地镀层或填满的通路 64 的形式，可以

可选地在印刷电路板 10 的层中选择性地形成，以便通路 64 中的至少一些从诸如地电位面 20 此类的接地层延伸到印刷电路板 10 的第一表面 28。此外，通路 64 中的一些可以用来将一个接地层互连到另一个接地层，例如地电位面 20。

5

典型地，通路 64 与印刷电路板 10 的表面 28 的平面基本垂直地延伸到地电位面 20，并且是用传统方法形成的。通路 64 可以在印刷电路板 10 的层中建立，以便通路的一个末端延伸到外表面 28，提供最上面的表面，对于该最上面的表面来说电连接到 EMI 屏蔽 14 是可能的。导电通路 64 的至少一部分可以与地电位面 20 接触。因此，当 EMI 屏蔽与第一外表面 28 上的通路 64 导电接触的时候，EMI 屏蔽 14 接地。

10

通路 64 的网络通常提供少到四个左右的通路和多到几百个的通路之间的通路，这些通路从表面 28 向下延伸到每一个电子元件附近的地电位面 20。典型地，通路 64 会以对应于屏蔽 14 的凸缘 38 或侧壁 36 的周边的形状形成，以便提供沿着 EMI 屏蔽 14 的周边的通路-屏蔽接触。因此，通路 64 的网络和地电位面的形状会取决于对应的 EMI 屏蔽的形状（例如，如果屏蔽周边是圆的，通路就会安置在围绕电子元件的圆上；如果屏蔽周边是矩形，那么通路 64 就会安置在围绕电子元件的独立的矩形上）。

15

所用通路 64 的数目可以通过电子元件的工作频率或它的任何谐频来确定。在比较高的工作频率的情况下，太少的通路会可能允许辐射在通路 64 之间漏过去。在比较高的频率，辐射的波长比较短，能够在比较小的空间中间泄漏。因此，如果存在的通路 64 太少，那么通路就会更远离彼此地隔开，会允许更多辐射漏过去。

20

可以根据被屏蔽的电子设备内的电子元件的工作频率来部署通路 64 的数目和位置。优选地，通路 64 放置离开另一个通路的距离约等

30

于最高频率的波长或它的谐波的?左右和?左右之间，以建立有效屏蔽，防止辐射从通路 64 中间漏出。例如，邻近的通路 64 可以彼此隔开 1mm 左右和 200mm 左右之间，这取决于最高频率的波长。

5 典型地，通路 64 是用铜、镍、金、银、锡或焊料（典型的是锡/铅组合）等等来镀层的。通路 64 一般通过化学镀层或电镀加工来镀层。镀层可以穿过通路 64 延伸，并在印刷电路板的平整表面上露出，该平整表面会允许通路 64 的导电表面的小圈露出来，并被允许与 EMI 屏蔽或接地线接触。

10

通路 64 的直径在一些情况下可以介于.015''和.040''的范围之间。通路 64 的直径越小，典型地制造印刷电路板就越昂贵。此外，如果通路 64 的直径太小，就难以导电地对通路的整个深度进行镀层。另一方面，如果通路 64 的直径太大，当焊料施加于印刷电路板的时候，它就可能上涌，在板上造成焊料隆起，这会是所不希望的。同样，如果通路直径太大，当施加不导电的焊料掩模的时候，它会覆盖进入通路 64，从而在印刷电路板上造成下陷，这也是所不希望的。

15

20

25





沿着 EMI 屏蔽的每一侧安置的通路 64 的数目会取决于正被屏蔽的元件的工作频率。该频率越高，通路 64 就会放置在一起更近，因此更多的通路会沿着屏蔽的每一侧放置。通路 64 的高度取决于印刷电路板上的层数，以及该通路会需要经过多少层才到达地电位面。例如，4 层的印刷电路板典型地是总计.064''厚（~.016''每层）。通路 64 可以在 1 层之间或全部的 4 层之间通过。同样的会适用于具有更高层数的印刷电路板。

30

如图 2-7 中所示，多个通路 64 形成具有彼此格开的导电部件的互连网络，其贯穿印刷电路板 10 的内部结构地延伸，形成电子元件 12 的开放的、像网的 EMI 屏蔽。当与外部 EMI 屏蔽 14 连接的时候，该组合提供基本彻底包围电子元件下面的印刷电路板的体积，减少了电

磁辐射发射到周围的电子元件。在两个实施例中，EMI 屏蔽的顶基本是实心的（虽然 EMI 屏蔽 14 可以包含通风孔）。尽管底部（例如，导电通路和接地层）不是“实心的”，但是网孔或方格以及通路之间的间隔中较多的是足够小的，充分减少了会漏出的电磁干扰量。通路的更完整的说明可以在共同自身拥有的 2004 年 4 月 15 日提交的，题为“Electromagnetic Interference Shielding for a Printed Circuit Board”，序号为 10/825,999 的美国专利申请中找到，其全部公开被结合于此作为参考。

尽管已经描述了本发明的优选实施例，本领域的普通技术人员会认识到，可以在不偏离本发明的精神和范围的情况下使用各种各样的修改、替换和相等物。






图1D




图2




图3




图4




图5




图5A




图5B




图6




图7




图8




图9




图10




图11