

(12) 发明专利申请

(10) 申请公布号 CN 102522383 A

(43) 申请公布日 2012. 06. 27

(21) 申请号 201110455052. 4

H01L 21/48 (2006. 01)

(22) 申请日 2011. 12. 31

H01L 21/50 (2006. 01)

(71) 申请人 天水华天科技股份有限公司

地址 741000 甘肃省天水市秦州区双桥路
14 号

申请人 华天科技(西安)有限公司

(72) 发明人 朱文辉 郭小伟 慕蔚 李习周

(74) 专利代理机构 甘肃省知识产权事务中心
62100

代理人 鲜林

(51) Int. Cl.

H01L 23/49 (2006. 01)

H01L 23/495 (2006. 01)

H01L 23/498 (2006. 01)


权利要求书 2 页 说明书 8 页 附图 2 页

(54) 发明名称

一种中心布线双圈排列 IC 芯片堆叠封装件
及其生产方法

(57) 摘要

一种中心布线双圈排列 IC 芯片堆叠封装件及其制备方法，引线框架载体上粘接、堆叠有二层 IC 芯片，第一 IC 芯片外侧设有中心布线环，中心布线环的外部设有两圈内引脚，中心布线环上设有内外两圈焊盘，所述内圈焊盘分别与第一 IC 芯片和第二 IC 芯片的焊盘打线，所述外圈焊盘分别与第一内引脚和第二内引脚打线。本发明把中心布线环和双圈排列凸点巧妙结合，中心布线环通过高强度胶与引线框架载体相接或镶嵌，增强了塑封料与框架的结合，减薄了框架厚度，防止分层，有利于提高产品的可靠性。中心布线环上 2 圈焊盘通过 PCB 设计线路相通，并作为 IC 芯片通过中心布线环内部线路的转换实现与内引脚间导通，减少焊线长度，节约焊线成本，尤其是金线的使用成本。



1. 一种中心布线双圈排列 IC 芯片堆叠封装件,包括引线框架载体、框架引线内引脚、IC 芯片、键合线及塑封体,其特征在于:所述引线框架载体(1)上粘接第一 IC 芯片(4),所述第一 IC 芯片(4)上堆叠有第二 IC 芯片(10),所述第一 IC 芯片(4)外侧设有中心布线环(2),所述中心布线环(2)的外部设有两圈内引脚,分别为第一内引脚(17)和第二内引脚(19),所述两圈内引脚之间正面腐蚀出深度为引线框架厚度的 1/2 的第一凹坑(18),第一内引脚(17)和第二内引脚(19)底部腐蚀出深度为引线框架厚度的 1/2 的第二凹坑(27),所述中心布线环(2)上设有内圈焊盘(22)和外圈焊盘(23)两圈焊盘,所述内圈焊盘(22)分别与第一 IC 芯片(4)和第二 IC 芯片(10)的焊盘打线,所述外圈焊盘(23)分别与第一内引脚(17)和第二内引脚(19)打线。

2. 根据权利要求 1 所述的一种中心布线双圈排列 IC 芯片堆叠封装件,其特征在于:所述第一 IC 芯片(4)与第二 IC 芯片(10)打线连接形成第五键合线(11),所述第一 IC 芯片(4)与中心布线环(2)的内圈焊盘(22)打线连接形成第一键合线(5)和第二键合线(6);所述第二 IC 芯片(10)与中心布线环(2)的内圈焊盘(22)打线连接形成第六键合线(12)和第七键合线(13);所述外圈焊盘(23)打线后拉弧在第一内引脚(17)上形成第三键合线(7)和第八键合线(14),打线后拉弧在第二内引脚(19)上形成第四键合线(8)和第九键合线(15)。

3. 根据权利要求 1 或 2 所述的一种中心布线双圈排列 IC 芯片堆叠封装件,其特征在于:所述中心布线环(2)镶嵌或粘贴在引线框架载体(1)上,所述内圈焊盘(22)和外圈焊盘(23)之间通过中心布线环(2)相通。

4. 根据权利要求 1 所述的一种中心布线双圈排列 IC 芯片堆叠封装件的制备方法,工艺流程为减薄、划片、上芯、压焊、塑封、后固化、打印、分离引脚、电镀、产品分离、外观检验、包装、入库,其中除压焊、分离引脚、电镀工序以外,其它工序均采用相关封装形式的常规工艺方法,其特征在于所述工艺过程为:

步骤 1 减薄、划片

采用相关封装形式的常规方法进行;

步骤 2 上芯

a、双芯片堆叠一次上芯

当第一 IC 芯片(4)的各边长度比第二 IC 芯片(10)的各边长度大于 1.2mm 时,堆叠封装的第一 IC 芯片(4)和第二 IC 芯片(10)采用一次分别上芯,一次烘烤;

b、双芯片堆叠二次上芯

当第一 IC 芯片(4)的各边长度比第二 IC 芯片(10)的各边长度小于 1.2mm 时,堆叠封装的第一 IC 芯片(4)和第二 IC 芯片(10)采用二次上芯分别烘烤;

步骤 3 压焊

堆叠封装二次上芯压焊材料也是金线和铜线,第二 IC 芯片(10)上的焊盘既与第一 IC 芯片(4)进行焊线,又与中心布线环(2)的内焊盘组(22)间压焊,中心布线环(2)的外焊盘组(23)既与第一内引脚(17)间打线,又与外圈第二内引脚(19)间打线,要选择正打、反打,多种线弧形式,防止线与线间短路;

步骤 4 塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印;

步骤 5 分离引脚

磨削法分离, 将打印完的半成品框架底部先进行腐蚀, 引线框架背面腐蚀掉 $0.045\text{mm} \sim 0.065\text{mm}$, 然后进行磨削、抛光厚度为 $0.065\text{mm} \sim 0.045\text{mm}$;

步骤 6 电镀

对磨削法分离引脚间连筋, 采用化学镀方法先电镀一层 $8\mu\text{m} \sim 10\mu\text{m}$ 的铜, 然后电镀 $7\mu\text{m} \sim 15\mu\text{m}$ 的纯锡;

步骤 7 产品分离、外观检验、包装

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装。

5. 根据权利要求 4 所述的一种中心布线双圈排列 IC 芯片堆叠封装件的制备方法, 其特征在于所述步骤 b 双芯片堆叠二次上芯, 当使用绝缘胶二次上芯时, 在第一 IC 芯片(4)正面先点上第二粘片胶绝缘胶(9), 再将第二 IC 芯片(10)吸附粘在第二粘片胶(9)上面, 粘完第二 IC 芯片(10)后, 将上芯好的半成品引线框架送烘烤, 在 150°C 下烘烤 3 小时烤。

6. 根据权利要求 4 所述的一种中心布线双圈排列 IC 芯片堆叠封装件的制备方法, 其特征在于所述步骤 b 双芯片堆叠二次上芯, 当使用胶膜片二次上芯时, 使用具有胶膜片上芯功能的设备, 划片前在第二 IC 芯片(10)的背面贴上胶膜片(16), 先固定好第二 IC 芯片(10)的晶圆, 衬底加热 $120^\circ\text{C} \sim 150^\circ\text{C}$, 将带胶膜片(16)的第二 IC 芯片(10)吸附, 放在第一 IC 芯片(4)正面, 粘完第二 IC 芯片(10)后, 上芯的引线框架半成品在 150°C 下烘烤 3 小时。

7. 根据权利要求 4 所述的一种中心布线双圈排列 IC 芯片堆叠封装件的制备方法, 其特征在于所述步骤 5 分离引脚: 采用激光法分离, 将打印完的半成品框架底部用激光方法将内外引脚的连筋切断, 激光切口 21 的切割深度为 $0.11\text{mm} + 0.01\text{mm}$; 步骤 6 电镀: 对激光法分离引脚间连筋, 采用化学镀方法直接电镀 $7\mu\text{m} \sim 15\mu\text{m}$ 的纯锡。

一种中心布线双圈排列 IC 芯片堆叠封装件及其生产方法

技术领域

[0001] 本发明涉及电子信息自动化元器件制造技术领域，尤其涉及一种中心布线双圈排列 IC 芯片堆叠封装件，本发明还包括该封装件的生产方法。

背景技术

[0002] 长期以来，受蚀刻模板及蚀刻工艺技术的限制，QFN 产品一直延续着 90 年代开发出来的单圈引线框架模式。QFN 封装经过近几年的发展，特别是 2006 年以来，市场需求增加，推动了 QFN 封装技术的快速发展，材料配套技术、制造工艺技术和封装应用技术都有了突破性的进展，实现双圈 QFN 产品成为可能。QFN(Quad Flat No Lead Package) 型双圈排列封装的集成电路封装技术是近几年国外发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。目前，普通四边扁平无引脚封装(QFN) 单面封装时引脚数少、焊线长、造成焊线成本高。

发明内容

[0003] 本发明所要解决的技术问题是在已有的较为成熟的 QFN 集成电路封装技术和单圈扁平的无引脚封装技术的基础上，吸取 BGA 用中心布线环设计制作特点，提供一种把中心布线环和双圈排列凸点巧妙结合的中心布线双圈排列 IC 芯片堆叠封装件，本发明的另一目的是提供一种上述封装件的制备方法。

[0004] 为解决上述技术问题采用如下技术方案：

一种中心布线双圈排列 IC 芯片堆叠封装件，包括引线框架载体、框架引线内引脚、IC 芯片、键合线及塑封体，所述引线框架载体上粘接第一 IC 芯片，所述第一 IC 芯片上堆叠有第二 IC 芯片，所述第一 IC 芯片外侧设有中心布线环，所述中心布线环的外部设有两圈内引脚，分别为第一内引脚和第二内引脚，所述两圈内引脚之间正面腐蚀出深度为引线框架厚度的 1/2 的第一凹坑，第一内引脚和第二内引脚底部腐蚀出深度为引线框架厚度的 1/2 的第二凹坑，所述中心布线环上设有内圈焊盘和外圈焊盘两圈焊盘，所述内圈焊盘分别与第一 IC 芯片和第二 IC 芯片的焊盘打线，所述外圈焊盘分别与第一内引脚和第二内引脚打线。

[0005] 所述第一 IC 芯片与第二 IC 芯片打线连接形成第五键合线，所述第一 IC 芯片与中心布线环的内圈焊盘打线连接形成第一键合线和第二键合线；所述第二 IC 芯片与中心布线环的内圈焊盘打线连接形成第六键合线和第七键合线；所述外圈焊盘打线后拉弧在第一内引脚上形成第三键合线和第八键合线，打线后拉弧在第二内引脚上形成第四键合线和第九键合线。

[0006] 所述中心布线环镶嵌或粘贴在引线框架载体上，所述内圈焊盘和外圈焊盘之间通过中心布线环相通。

[0007] 所述一种中心布线双圈排列 IC 芯片堆叠封装件的制备工艺流程为减薄、划片、上芯、压焊、塑封、后固化、打印、分离引脚、电镀、产品分离、外观检验、包装，其中除压焊、电镀工序以外，其它工序均采用相关封装形式的常规方法，所述工艺过程为：

步骤 1 减薄、划片

采用相关封装形式的常规方法进行；

步骤 2 上芯

a、双芯片堆叠一次上芯

当第一 IC 芯片的各边长度比第二 IC 芯片的各边长度大于 1.2mm 时，堆叠封装的第一 IC 芯片和第二 IC 芯片采用一次分别上芯，一次烘烤；

b、双芯片堆叠二次上芯

当第一 IC 芯片的各边长度比第二 IC 芯片的各边长度小于 1.2mm 时，堆叠封装的第一 IC 芯片和第二 IC 芯片采用二次上芯分别烘烤；

所述步骤 b 双芯片堆叠二次上芯，当使用绝缘胶二次上芯时，在第一 IC 芯片正面先点上第二粘片胶绝缘胶，再将第二 IC 芯片吸附粘在第二粘片胶上面，粘完第二芯片后，将上芯好的半成品引线框架送烘烤，在 150℃下烘烤 3 小时；

所述步骤 b 双芯片堆叠二次上芯，当使用胶膜片二次上芯时，使用具有胶膜片上芯功能的设备，划片前在第二 IC 芯片的背面贴上胶膜片，先固定好第二 IC 芯片的晶圆，衬底加热 120℃～150℃，将带胶膜片的第二 IC 芯片吸附，放在第一 IC 芯片正面，粘完第二 IC 芯片后，上芯的引线框架半成品在 150℃下烘烤 3 小时。

[0008] 步骤 3 压焊

堆叠封装二次上芯压焊材料也是金线和铜线，第二 IC 芯片上的焊盘既与第一 IC 芯片进行焊线，又与中心布线环的内焊盘组间压焊，中心布线环的外焊盘组既与第一内引脚间打线，又与外圈第二内引脚间打线，要选择正打、反打，多种线弧形式，防止线与线间短路；

步骤 4 塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印；

步骤 5 分离引脚

a 磨削法分离，将打印完的半成品框架底部先进行腐蚀，引线框架背面腐蚀掉 0.045mm～0.065mm，然后进行磨削，抛光厚度为 0.065mm～0.045mm；

b 激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口 21 的切割深度为 0.11mm+0.01mm；

步骤 6 电镀

a 对磨削法分离引脚间连筋，采用化学镀方法先电镀一层 8 μm～10 μm 的铜，然后电镀 7 μm～15 μm 的纯锡；

b 对激光法分离引脚间连筋，采用化学镀方法直接电镀 7 μm～15 μm 的纯锡。

[0009] 步骤 7 产品分离、外观检验、包装

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装。

[0010] 本发明的中心布线环通过高强度胶与引线框架载体相接或镶嵌，载体通过 4 个边筋分别与中筋和框架相连；同列内引脚通过连筋分别与中筋和相邻框架的引脚相连，通过中筋和边筋与框架相连；直线式第一内引脚和第二内引脚相连，并且第一内引脚和第二内引脚之间的上表面和底面都有凹坑，上表面凹坑（第一凹坑）减少了分离引脚厚度，底面凹坑（第二凹坑）塑封料嵌入，增强了塑封料与框架的结合，又减薄了框架厚度（框架厚度的 1/2）方便引脚分离，防止分层有利于提高产品的可靠性。中心布线环上有 2 圈焊盘通过 PCB

设计线路相通，并作为 IC 芯片通过中心布线环内部线路的转换实现与内引脚间导通，减少焊线长度，节约焊线成本，主要是金线。

附图说明

[0011] 图 1 为本发明框架局部图；

图 2 为本发明分离引脚前剖面图；

图 3 为本发明背面蚀刻减薄后剖面示意图；

图 4 为本发明磨削分离引脚后剖面图；

图 5 为本发明激光分离引脚后剖面图。

[0012] 图中：1—引线框架载体；2—中心布线环；3—第一粘片胶(导电胶)；4—第一 IC 芯片；5—第一键合线；6—第二键合线；7—第三键合线；8—第四键合线；9—第二粘片胶(绝缘胶)；10—第二 IC 芯片；11—第五键合线；12—第六键合线；13—第七键合线；14—第八键合线；15—第九键合线；16—胶膜片；17—第一内引脚；18—第一凹坑；19—第二内引脚；20—塑封体；21—激光切口；22—内焊盘组；23—外焊盘组；24—连筋；25—中筋；26—高强度胶；27—第二凹坑；28—边筋。

具体实施方式

[0013] 下面结合附图对本发明做进一步的详细叙述：

如图所示，一种中心布线双圈排列 IC 芯片堆叠封装件，包括引线框架载体 1、框架引线内引脚、凹坑、中心布线环 2 及内、外焊盘组、IC 芯片、键合线及塑封体 20。IC 芯片分为第一 IC 芯片 4 和第二 IC 芯片 10，引线框架载体 1 上通过粘片胶 3 粘接有第一 IC 芯片 4，第一 IC 芯片 4 上堆叠有第二 IC 芯片 10。该引线框架的中心布线环 2 通过高强度胶 26 与引线框架载体 1 相接或镶嵌，引线框架载体 1 通过 4 个边筋 28 分别与中筋 25 和框架相连；同列内引脚通过连筋分别与中筋和相邻框架的引脚相连，通过中筋和边筋与框架相连。第一 IC 芯片 4 外侧设有中心布线环 2，中心布线环 2 的外部设有两圈内引脚，第一内引脚 17 和第二内引脚 19，两圈内引脚之间正面腐蚀出深度为引线框架厚度的 1/2 的第一凹坑 18，减少了分离引脚厚度。第一内引脚 17 和第二内引脚 19 底面腐蚀出深度为引线框架厚度的 1/2 的第二凹坑 27，第二凹坑 27 塑封料嵌入，增强了塑封料与框架的结合，又减薄了框架厚度(框架厚度的 1/2)方便引脚分离，防止分层有利于提高产品的可靠性。所述中心布线环 2 上设有内圈焊盘 22 和外圈焊盘 23 两圈焊盘，内圈焊盘 22 分别与第一 IC 芯片 4 和第二 IC 芯片 10 的焊盘打线，外圈焊盘 23 分别与第一内引脚 17 和第二内引脚 19 打线。中心布线环上 2 圈焊盘通过 PCB 设计线路相通，并作为 IC 芯片通过中心布线环 2 内部线路的转换实现与内引脚间导通，减少焊线长度，节约焊线成本，主要是金线。第一 IC 芯片 4 与第二 IC 芯片 10 打线连接形成第五键合线 11，第一 IC 芯片 4 与中心布线环 2 的内圈焊盘 22 打线连接形成第一键合线 5 和第二键合线 6；所述第二 IC 芯片 10 与中心布线环 2 的内圈焊盘 22 打线连接形成第六键合线 12 和第七键合线 13；所述外圈焊盘 23 打线后拉弧在第一内引脚 17 上形成第三键合线 7 和第八键合线 14，外圈焊盘 23 打线后拉弧在第二内引脚 19 上形成第四键合线 8 和第九键合线 15。

[0014] 实施例 1

步骤 1 减薄、划片

晶圆减薄厚度 210 μm , 其中第一层 IC 芯片 4 的厚度为 180 μm , 第二层 IC 芯片 10 的厚度为 150 μm ;

步骤 2 上芯

第一 IC 芯片 4 的各边长度比第二 IC 芯片 10 的各边长度大于 1.2mm 时, 堆叠封装的第一 IC 芯片 4 和第二 IC 芯片 10 采用一次分别上芯, 一次烘烤;

先在引线框架载体 1 上粘贴第一 IC 芯片 4, 粘贴第一 IC 芯片 4 后, 将已完成第一 IC 芯片 4 上芯的半成品传递盒送回到上芯机的上料台, 更换第二粘片胶 9(绝缘胶)和第二 IC 芯片 10 晶圆, 先在第一 IC 芯片 4 中央点上第二粘片胶 9(绝缘胶), 设备自动吸取第二 IC 芯片 10 放置在第二粘片胶 10 上, 以此方法完成所有第二 IC 芯片 10 上芯; 装成品送烘烤, 采用防离层烘烤技术烘烤 3 小时, 烘烤温度 150°C;

步骤 3 压焊

先将粘有第二 IC 芯片 10 的中心布线环 2 的半成品引线框架传递盒放置在压焊机的上料台, 然后将金线或铜线轴固定于压焊台上, 启动压焊机的自动上料装置, 成品引线框架传递盒自动上升到设定位置, 推出一条半成品引线框架到轨道并送入压焊工作台加热, 温度 180°C, 按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线, 第二 IC 芯片 10 上的焊盘既与第一 IC 芯片 4 进行焊线, 又与中心布线环 2 的内焊盘组 22 间压焊, 中心布线环 2 的外焊盘组 23 既与第一内引脚 17 间打线, 又与第二内引脚 19 间打线, 选择正打、反打, 多种线弧形式, 防止线与线间短路;

步骤 4

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。

[0015] 步骤 5 分离引脚

磨削法分离, 将打印完的半成品框架底部先进行腐蚀, 引线框架背面腐蚀掉 0.065mm, 然后进行磨削、抛光厚度为 0.045mm;

步骤 6 电镀

对磨削法分离引脚间连筋, 采用化学镀方法先电镀一层 8 μm 的铜, 然后电镀 7 μm 的纯锡;

步骤 7

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装、入库, 制成中心布线的四边扁平无引脚双圈排列单芯片封装件产品。

[0016] 实施例 2

步骤 1 减薄、划片

晶圆减薄厚度 110 μm , 其中第一层 IC 芯片 4 的厚度为 210 μm , 第二层 IC 芯片 10 的厚度为 110 μm ;

步骤 2 上芯

第一 IC 芯片 4 的各边长度比第二 IC 芯片 10 的各边长度大于 1.2mm 时, 堆叠封装的第一 IC 芯片 4 和第二 IC 芯片 10 采用一次分别上芯, 一次烘烤;

先在引线框架载体 1 上粘贴第一 IC 芯片 4, 粘贴第一 IC 芯片 4 后, 更换具有胶膜片 16 功能粘片的上芯机, 固定好已划片的背面带胶膜片 16 的第二 IC 芯片 10 晶圆, 调整上芯机

衬底加热温度,将传递盒升降到设定位置,传送一条半成品框架到轨道中央,上芯机自动吸取1只第二IC芯片10放置在第一IC芯片4的中央,依次粘完本条框架的所有第二IC芯片10收进传递盒,粘完本批所有第二IC芯片10后装成品送烘烤,采用防离层烘烤技术烘烤3小时,烘烤温度150℃;

步骤3压焊

先将粘有第二IC芯片10的中心布线环2的半成品引线框架传递盒放置在压焊机的上料台,然后将金线或铜线轴固定于压焊台上,启动压焊机的自动上料装置,成品引线框架传递盒自动上升到设定位置,推出一条半成品引线框架到轨道并送入压焊工作台加热,温度为220℃,按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线,第二IC芯片10上的焊盘既与第一IC芯片4进行焊线,又与中心布线环2的内焊盘组22间压焊,中心布线环2的外焊盘组23既与第一内引脚17间打线,又与第二内引脚19间打线,要选择正打、反打,多种线弧形式,防止线与线间短路;

步骤4塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。

[0017] 步骤5分离引脚

磨削法分离,将打印完的半成品框架底部先进行腐蚀,引线框架背面腐蚀掉0.045mm,然后进行磨削、抛光厚度为0.065mm;

步骤6电镀

对磨削法分离引脚间连筋,采用化学镀方法先电镀一层10μm的铜,然后电镀15μm的纯锡;

步骤7分离、外观检验、包装

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装,制成本发明的封装件产品。

[0018] 实施例3

步骤1 减薄、划片

晶圆减薄厚度210μm,其中第一层IC芯片4的厚度为180μm,第二层IC芯片10的厚度为150μm;

步骤2 上芯

当第一IC芯片4的各边长度比第二IC芯片10的各边长度小于1.2mm时,堆叠封装的第一IC芯片4和第二IC芯片10采用二次上芯分别烘烤,其一次上芯同常规上芯;

绝缘胶二次上芯

本封装绝缘胶二次上芯,在第一IC芯片4正面先点上第二粘片胶9(绝缘胶QMI538),再将第二IC芯片吸附粘在第二粘片胶9(绝缘胶QMI538)的上面,粘完本条所有第二IC芯片10送到传递盒,依此方法粘完本批所有第二IC芯片10后,将上芯好的半成品引线框架送烘烤,在150℃下,采用防分层工艺烘烤3小时;

步骤3压焊

先将粘有第二IC芯片10的中心布线环2的半成品引线框架传递盒放置在压焊机的上料台,然后将金线或铜线轴固定于压焊台上,启动压焊机的自动上料装置,成品引线框架传递盒自动上升到设定位置,推出一条半成品引线框架到轨道并送入压焊工作台加热,温度

200℃，按设定程序进行焊线。堆叠封装二次上芯压焊材料也是金线和铜线，第二 IC 芯片 10 上的焊盘既与第一 IC 芯片 4 进行焊线，又与中心布线环 2 的内圈焊盘 22 间压焊，中心布线环 2 的外圈焊盘 23 既与第一内引脚间 17 打线，又与第二内引脚 19 间打线，选择正打、反打，多种线弧形式，防止线与线间短路；

步骤 4 塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。

[0019] 步骤 5 分离引脚

激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口 21 的切割深度为 0.11mm；

步骤 6 电镀

对激光法分离引脚间连筋，采用化学镀方法直接电镀 7 μm 的纯锡。

[0020] 步骤 7 产品分离、外观检验、包装

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装，制成封装件产品。

[0021] 实施例 4

步骤 1 减薄、划片

晶圆减薄厚度 210 μm，其中第一层 IC 芯片 4 的厚度为 180 μm，第二层 IC 芯片 10 的厚度为 150 μm；

步骤 2 上芯

当第一 IC 芯片 4 的各边长度比第二 IC 芯片 10 的各边长度小于 1.2mm 时，堆叠封装的第一 IC 芯片 4 和第二 IC 芯片 10 采用二次上芯分别烘烤，其一次上芯同常规上芯；

胶膜片二次上芯

使用具有胶膜片 16 上芯功能的设备，划片前已在第二 IC 芯片 10 的背面贴上胶膜片 16，先固定好带胶膜片 16 的第二 IC 芯片 10 的晶圆，设备自动上料后送一条已一次压焊的装成品框架到粘片台，衬底加热 150℃，将带胶膜片 16 的第二 IC 芯片 10 吸附，放在第一 IC 芯片 4 正面，粘完本条所有第二 IC 芯片 10 送到传递盒，依此方法粘完本批所有第二 IC 芯片 10 上芯的框架半成品在 150℃下，采用防分层工艺烘烤 3 小时烤；

步骤 3 压焊

先将粘有第二 IC 芯片 10 的中心布线环 2 的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度为 180℃，按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线，第二 IC 芯片 10 上的焊盘既与第一 IC 芯片 4 进行焊线，又与中心布线环 2 的内圈焊盘 22 间压焊，中心布线环 2 的外圈焊盘 23 既与第一内引脚 17 间打线，又与第二内引脚 19 间打线，选择正打、反打，多种线弧形式，防止线与线间短路；

步骤 4 塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。

[0022] 步骤 5 分离引脚

激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切

□ 21 的切割深度为 0.12mm；

步骤 6 电镀

对激光法分离引脚间连筋，采用化学镀方法直接电镀 15 μm 的纯锡。

[0023] 步骤 7 产品分离、外观检验、包装

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装，制成封装件产品。

[0024] 实施例 5

步骤 1 减薄、划片

晶圆减薄厚度 210 μm，其中第一层 IC 芯片 4 的厚度为 180 μm，第二层 IC 芯片 10 的厚度为 150 μm；

步骤 2 上芯

当第一 IC 芯片 4 的各边长度比第二 IC 芯片 10 的各边长度小于 1.2mm 时，堆叠封装的第一 IC 芯片 4 和第二 IC 芯片 10 采用二次上芯分别烘烤，其一次上芯同常规上芯；

胶膜片二次上芯

使用具有胶膜片上芯功能的设备，划片前已在第二 IC 芯片 10 的背面贴上胶膜片 16，先固定好带胶膜片 16 的第二 IC 芯片 10 的晶圆，设备自动上料后送一条已一次压焊的装成品框架到粘片台，衬底加热 120°C，将带胶膜片 16 的第二 IC 芯片 10 吸附，放在第一 IC 芯片 4 正面，粘完本条所有第二 IC 芯片 10 送到传递盒，依此方法粘完本批所有第二 IC 芯片 10 上芯的框架半成品在 150°C 下，采用防分层工艺烘烤 3 小时；

步骤 3 压焊

先将粘有第二 IC 芯片 10 的中心布线环的半成品引线框架传递盒放置在压焊机的上料台，然后将金线或铜线轴固定于压焊台上，启动压焊机的自动上料装置，成品引线框架传递盒自动上升到设定位置，推出一条半成品引线框架到轨道并送入压焊工作台加热，温度为 180°C，按设定程序进行焊线。堆叠封装件二次上芯压焊材料也是金线和铜线，第二 IC 芯片 10 上的焊盘既与第一 IC 芯片 4 进行焊线，又与中心布线环 2 的内圈焊盘 22 间压焊，中心布线环 2 的外圈焊盘 23 既与第一内引脚 17 间打线，又与第二内引脚 19 间打线，选择正打、反打，多种线弧形式，防止线与线间短路；

步骤 4 塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。

[0025] 步骤 5 分离引脚

激光法分离，将打印完的半成品框架底部用激光方法将内外引脚的连筋切断，激光切口 21 的切割深度为 0.12mm；

步骤 6 电镀

对激光法分离引脚间连筋，采用化学镀方法直接电镀 15 μm 的纯锡。

[0026] 步骤 7 产品分离、外观检验、包装

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装、入库，制成封装件产品。

[0027] 实施例 6

步骤 1 减薄、划片

晶圆减薄厚度 210 μm , 其中第一层 IC 芯片 4 的厚度为 180 μm , 第二层 IC 芯片 10 的厚度为 150 μm ;

步骤 2 上芯

当第一 IC 芯片 4 的各边长度比第二 IC 芯片 10 的各边长度小于 1.2mm 时, 堆叠封装的第一 IC 芯片 4 和第二 IC 芯片 10 采用二次上芯分别烘烤, 其一次上芯同常规上芯;

绝缘胶二次上芯

本封装绝缘胶二次上芯, 在第一 IC 芯片 4 正面先点上第二粘片胶 9(绝缘胶 2025), 再将第二 IC 芯片吸附粘在第二粘片胶 9(绝缘胶 2025)的上面, 粘完本条所有第二 IC 芯片 10 送到传递盒, 依此方法粘完本批所有第二 IC 芯片 10 后, 将上芯好的半成品引线框架送烘烤, 在 150℃下, 采用防分层工艺烘烤 3 小时烤;

步骤 3 压焊

先将粘有第二 IC 芯片 10 的中心布线环的半成品引线框架传递盒放置在压焊机的上料台, 然后将金线或铜线轴固定于压焊台上, 启动压焊机的自动上料装置, 成品引线框架传递盒自动上升到设定位置, 推出一条半成品引线框架到轨道并送入压焊工作台加热, 温度 200℃, 按设定程序进行焊线。堆叠封装二次上芯压焊材料也是金线和铜线, 第二 IC 芯片上的焊盘既与第一 IC 芯片进行焊线, 又与中心布线环的内圈焊盘间压焊, 中心布线环的外圈焊盘既与第一内引脚间打线, 又与第二内引脚间打线, 选择正打、反打, 多种线弧形式, 防止线与线间短路;

步骤 4 塑封、后固化、打印

采用相关封装形式的常规方法对压焊后形成的器件进行塑封、后固化、打印。

[0028] 步骤 5 分离引脚

激光法分离, 将打印完的半成品框架底部用激光方法将内外引脚的连筋切断, 激光缺口 21 的切割深度为 0.11mm;

步骤 6 电镀

对激光法分离引脚间连筋, 采用化学镀方法直接电镀 7 μm 的纯锡。

[0029] 步骤 7

采用相关封装形式的常规方法对电镀后形成的器件进行产品分离、外观检验、包装、入库, 制成中心布线的四边扁平无引脚双圈排列堆叠封装件及其生产方法

虽然结合优选实施例已经示出并描述了本发明, 本领域技术人员可以理解, 在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。




图 1




图 2




图 3




图 4




图 5