



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I405209B1

(45)公告日：中華民國 102 (2013) 年 08 月 11 日

(21)申請案號：098110901

(22)申請日：中華民國 98 (2009) 年 04 月 01 日

(51)Int. Cl. : G11C16/10 (2006.01)

G06F12/08 (2006.01)

(71)申請人：群聯電子股份有限公司 (中華民國) PHISON ELECTRONICS CORP. (TW)

苗栗縣竹南鎮群義路 1 號

(72)發明人：朱健華 CHU, CHIEN HUA (TW) ; 葉志剛 YEH, CHIH KANG (TW)

(74)代理人：詹銘文；蕭錫清

(56)參考文獻：

TW 200419345A

TW 200426586A

TW 200527201A

US 7076605B1

US 2003/0193856A1

US 2006/0136656A1

審查人員：鄧嘉琳

申請專利範圍項數：27 項 圖式數：11 共 0 頁

(54)名稱

資料管理方法及使用此方法的快閃儲存系統與控制器

DATA MANAGEMENT METHOD AND FLASH MEMORY STROAGE SYSTEM AND
CONTROLLER USING THE SAME

(57)摘要

一種資料管理方法，適用於具快取記憶體的快閃記憶體儲存系統。此資料管理方法包括當執行寫入指令時先將寫入資料暫存於快取記憶體中，並且確認目前暫存快取記憶體中所有寫入資料的狀態，其中倘若所確認的狀態顯示在快閃記憶體中寫入目前暫存在快取記憶體中的所有寫入資料所需的寫入時間會超過一處理時間上限值時，則將暫存於快取記憶體中的一部份寫入資料先寫入至快閃記憶體中。基此，根據本發明的資料管理方法能夠有效地避免當主機系統下達清空快取記憶體的指令時所產生的逾時問題。

A data management method for a flash memory storage system equipped with a cache and a flash memory. The data management method includes, when a write command is executed by a host for writing data into the flash memory, temporarily storing the written data in the cache and determining a state of all the written data currently storing in the cache. And, the data management method also includes writing a portion of all the written data currently storing in the cache into the flash memory, when the state shows that time needed for writing all the writing data currently storing in the cache may exceed the processing time limit. Accordingly, the data management method can effectively avoid a delay because of a flush command from the host for flushing the cache.




圖 6

六、發明說明：

【發明所屬之技術領域】

本發明是有關於一種用於快閃記憶體儲存系統的資料管理方法，且特別是有關於一種適用於具有快取記憶體的快閃記憶體儲存系統的資料管理方法及使用此方法來管理資料的快閃記憶體儲存系統與快閃記憶體控制器，其能夠有效地縮短清空(flush)快取記憶體中之暫存資料的時間。

【先前技術】

數位相機、手機與 MP3 在這幾年來的成長十分迅速，使得消費者對數位內容的儲存需求也急速增加。由於快閃記憶體(Flash Memory)具有資料非揮發性、省電、體積小與無機械結構等的特性，適合使用者隨身攜帶作為數位檔案傳遞與交換的儲存媒體。固態硬碟(Solid State Drive, SSD)就是以快閃記憶體作為儲存媒體的一個例子，並且已廣泛使用於電腦主機系統中作為主硬碟。

在快閃記憶體儲存系統的設計上，一般來說，快閃記憶體儲存系統的快閃記憶體實體區塊會分組為多個實體單元並且這些實體單元會分組為資料區(data area)與備用區(spare area)。歸類為資料區的實體單元中會儲存由寫入指令所寫入的有效資料，而備用區中的實體單元是用以在執行寫入指令時替換資料區中的實體單元。具體來說，當快閃記憶體儲存系統接受到主機的寫入指令而欲對資料區的

實體單元進行寫入時，快閃記憶體儲存系統會從備用區中提取一實體單元並且將在資料區中欲寫入的實體單元中的有效舊資料與欲寫入的新資料寫入至從備用區中提取的實體單元並且將已寫入新資料的實體單元關聯為資料區，並且將原本資料區的實體單元進行抹除並關聯為備用區。為了能夠讓主機能夠順利地存取以輪替方式儲存資料的實體單元，快閃記憶體儲存系統會提供邏輯單元給主機。也就是說，快閃記憶體儲存系統會透過在邏輯位址-實體位址對映表(logical address-physical address mapping table)中記錄與更新邏輯單元與資料區的實體單元之間的對映關係來反映實體單元的輪替，所以主機僅需要針對所提供之邏輯單元進行寫入而快閃記憶體儲存系統會依據邏輯位址-實體位址對映表對所對映的實體單元進行讀取或寫入資料。

然而，相較於電腦主機系統的運作(例如，資料傳輸)，快閃記憶體儲存裝置執行上述實體單元輪替以寫入資料的所需時間是相對較長，因此為了提升快閃記憶體儲存裝置的效率，一般來說快閃記憶體儲存裝置內會配置快取記憶體以縮短其完成相關指令的時間。

例如，在快閃記憶體儲存裝置需花費相對多的時間才能完成電腦主機系統的寫入指令下，當電腦主機系統下達寫入指令時，快閃記憶體儲存系統會將欲寫入的資料暫存於快取記憶體中並回覆電腦主機系統已完成寫入指令。之後，當快取記憶體已存滿資料時，快閃記憶體儲存裝置才會將資料寫入至其快閃記憶體中。

然而，在使用快取記憶體加入存取的快閃記憶體儲存裝置的架構中，倘若快取記憶體暫存相當大資料量的資料或者所暫存的資料是需寫入至多個不同的邏輯單元時，當電腦主機系統下達清空(flush)快取記憶體的指令時，快閃記憶體儲存系統會需要很長的時間方能將暫存快取記憶體中的資料寫入至實體單元中，因此會造成嚴重延遲電腦主機系統的運作。

【發明內容】

本發明提供一種資料管理方法，適用於使用快取記憶體的快閃記憶體儲存系統，其能夠有效地避免當主機系統下達清空快取記憶體的指令時所產生的逾時。

本發明提供一種快閃記憶體控制器，適用於控制具快取記憶體的快閃記憶體儲存系統，其能夠有效地避免當主機系統下達清空快取記憶體的指令時所產生的逾時。

本發明提供一種具快取記憶體的快閃記憶體儲存系統，其能夠有效地避免當主機系統下達清空快取記憶體的指令時所產生的逾時。

本發明提出一種資料管理方法，適用於一快閃記憶體儲存系統，其中此快閃記憶體儲存系統包括快取記憶體與快閃記憶體，並且此快閃記憶體具有多個實體區塊。此資料管理方法包括：在快取記憶體中暫存來自於一主機系統的多個寫入資料；判斷在快閃記憶體中寫入上述寫入資料的時間是否大於一處理時間上限值；以及當在快閃記憶體

中寫入上述寫入資料的時間大於處理時間上限值時，則將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體中。

在本發明之一實施例中，上述之資料管理方法更包括將至少一部份的實體區塊分組為多個實體單元以及配置多個邏輯單元，其中每一邏輯單元對映至少一個實體單元，並且每一寫入資料是被寫入至邏輯單元的其中之一。

在本發明之一實施例中，上述之判斷在快閃記憶體中寫入上述寫入資料的時間是否大於處理時間上限值的步驟包括：判斷暫存於快取記憶體中的寫入資料的資料量是否大於一資料量門檻值，其中當暫存於快取記憶體中的寫入資料的資料量大於資料量門檻值時，則判斷在快閃記憶體中寫入上述寫入資料的時間是大於處理時間上限值。

在本發明之一實施例中，上述之判斷在快閃記憶體中寫入上述寫入資料的時間是否大於處理時間上限值的步驟包括：判斷寫入上述寫入資料的邏輯單元的數目是否大於一資料分散門檻值，其中當寫入上述寫入資料的邏輯單元的數目大於資料分散門檻值時，則判斷在快閃記憶體中寫入上述寫入資料的時間是大於處理時間上限值。

在本發明之一實施例中，上述之資料管理方法更包括將實體單元至少分組為一資料區與一備用區。

在本發明之一實施例中，上述之判斷在快閃記憶體中寫入上述寫入資料的時間是否大於處理時間上限值的步驟包括：依據寫入上述寫入資料的邏輯單元的數目與備用區

中可用的實體單元的數目來獲取一單元處理數；以及判斷單元處理數是否大於一單元處理數上限，其中當單元處理數大於單元處理數上限時，則判斷寫入上述寫入資料的時間大於處理時間上限值。

在本發明之一實施例中，上述之將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體中的步驟包括：從寫入上述寫入資料的邏輯單元中選擇至少一個邏輯單元；從備用區的實體單元之中選擇至少一個實體單元；以及將在快取記憶體中寫入至所選擇的邏輯單元的寫入資料以及所選擇的邏輯單元所對映的實體單元中的有效資料寫入至所選擇的實體單元中。

在本發明之一實施例中，上述之將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體中的步驟更包括：判斷在快取記憶體中寫入至上述所選擇的邏輯單元的寫入資料的資料量佔上述所選擇的邏輯單元的容量的比例是否大於一比例門檻值；以及當在快取記憶體中寫入至上述所選擇的邏輯單元的寫入資料的資料量佔上述所選擇的邏輯單元的容量的比例大於比例門檻值時，則將上述所選擇的邏輯單元所對映的實體單元中的有效資料複製到快取記憶體中，並與所選擇之邏輯單元整合。

在本發明之一實施例中，上述之資料管理方法更包括在快閃記憶體儲存系統中配置一快閃記憶體暫存區，以及當在快閃記憶體中寫入上述寫入資料的時間大於處理時間上限值時，將暫存於快取記憶體中的寫入資料的至少一部

份寫入至快閃記憶體暫存區。

本發明提出一種快閃記憶體控制器，適用於控制一快閃記憶體儲存系統，其中快閃記憶體儲存系統包括一快取記憶體與一快閃記憶體，並且快閃記憶體具有多個實體區塊。快閃記憶體控制器包括微處理器單元、一主機系統的主機介面單元、快閃記憶體介面單元以及記憶體管理單元。主機介面單元、快閃記憶體介面單元與記憶體管理單元分別耦接至微處理器單元。記憶體管理單元會在快取記憶體中暫存來自於主機系統的多個寫入資料。再者，記憶體管理單元會判斷在快閃記憶體中寫入上述寫入資料的時間是否大於一處理時間上限值，並且當在快閃記憶體中寫入上述寫入資料的時間大於處理時間上限值時，則記憶體管理單元會將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體中。

在本發明之一實施例中，上述之記憶體管理單元用以將至少一部份的實體區塊分組為多個實體單元，並且配置多個邏輯單元，其中每一邏輯單元對映至少一個實體單元並且每一寫入資料是被寫入至邏輯單元的其中之一。

在本發明之一實施例中，上述之記憶體管理單元會判斷暫存於快取記憶體中的寫入資料的資料量是否大於一資料量門檻值，其中當暫存於快取記憶體中的寫入資料的資料量大於資料量門檻值時，則該記憶體管理單元會判斷在快閃記憶體的所述實體單元中寫入上述寫入資料的時間是大於處理時間上限值。

在本發明之一實施例中，上述之記憶體管理單元會判斷寫入上述寫入資料的邏輯單元的數目是否大於一資料分散門檻值，其中當寫入上述寫入資料的邏輯單元的數目大於資料分散門檻值時，則記憶體管理單元會判斷在快閃記憶體的實體單元中寫入上述寫入資料的時間是大於處理時間上限值。

在本發明之一實施例中，上述之記憶體管理單元將實體單元至少分組為一資料區與一備用區。

在本發明之一實施例中，上述之記憶體管理單元會依據寫入上述寫入資料的邏輯單元的數目與備用區中可用的實體單元的數目來獲取一單元處理數，以及判斷單元處理數是否大於一單元處理數上限，其中當單元處理數大於單元處理數上限時，則記憶體管理單元判斷寫入上述寫入資料的時間大於處理時間上限值。

在本發明之一實施例中，上述之記憶體管理單元會從寫入上述寫入資料的邏輯單元中選擇至少一個邏輯單元，從備用區的實體單元之中選擇至少一個實體單元，並且將在快取記憶體中寫入至所選擇的邏輯單元的寫入資料和所選擇的邏輯單元所對映的實體單元中的有效資料寫入至所選擇的實體單元中。

在本發明之一實施例中，上述之記憶體管理單元會判斷在快取記憶體中寫入至所選擇的邏輯單元的寫入資料的資料量佔所選擇的邏輯單元的容量的比例是否大於一比例門檻值，其中當在快取記憶體中寫入至所選擇的邏輯單元

的寫入資料的資料量佔所選擇的邏輯單元的容量的比例大於比例門檻值時，則記憶體管理單元會將所選擇的邏輯單元所對映的實體單元中的有效資料複製到快取記憶體中，並與所選擇之邏輯單元的寫入資料整合。

在本發明之一實施例中，上述之快閃記憶體儲存系統更包括一快閃記憶體暫存區，其中當在快閃記憶體中寫入上述寫入資料的時間大於處理時間上限值時，記憶體管理單元會將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體暫存區。

本發明提出一種快閃記憶體儲存系統，包括快取記憶體、具有多個實體區塊的快閃記憶體以及快閃記憶體控制器。快閃記憶體控制器是耦接至快取記憶體與快閃記憶體，並且快閃記憶體控制器會在快取記憶體中暫存來自於一主機系統的多個寫入資料。再者，快閃記憶體控制器會判斷在快閃記憶體中寫入上述寫入資料的時間是否大於一處理時間上限值，其中當在快閃記憶體中寫入上述寫入資料的時間大於處理時間上限值時，則快閃記憶體控制器會將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體中。

在本發明之一實施例中，上述之快閃記憶體控制器用以將至少一部份的實體區塊分組為多個實體單元，並且配置多個邏輯單元，其中每一邏輯單元對映至少一個實體單元，並且每一寫入資料是被寫入至邏輯單元的其中之一。

在本發明之一實施例中，上述之快閃記憶體控制器會

判斷暫存於快取記憶體中的寫入資料的資料量是否大於一資料量門檻值，其中當暫存於快取記憶體中的寫入資料的資料量大於資料量門檻值時，則快閃記憶體控制器會判斷在快閃記憶體的實體單元中寫入上述寫入資料的時間是大於處理時間上限值。

在本發明之一實施例中，上述之快閃記憶體控制器會判斷寫入上述寫入資料的邏輯單元的數目是否大於一資料分散門檻值，其中當寫入上述寫入資料的邏輯單元的數目大於資料分散門檻值時，則快閃記憶體控制器會判斷在快閃記憶體的實體單元中寫入上述寫入資料的時間是大於處理時間上限值。

在本發明之一實施例中，上述之快閃記憶體控制器將實體單元至少分組為一資料區與一備用區。

在本發明之一實施例中，上述之快閃記憶體控制器會依據寫入上述寫入資料的邏輯單元的數目與備用區中可用的實體單元的數目來獲取一單元處理數，以及判斷單元處理數是否大於一單元處理數上限，其中當單元處理數大於單元處理數上限時，則快閃記憶體控制器會判斷寫入上述寫入資料的時間大於處理時間上限值。

在本發明之一實施例中，上述之快閃記憶體控制器會從寫入上述寫入資料的邏輯單元中選擇至少一個邏輯單元，從備用區的實體單元之中選擇至少一個實體單元，並且將在快取記憶體中寫入至所選擇的邏輯單元的寫入資料和所選擇的邏輯單元所對映的實體單元中的有效資料寫入

至所選擇的實體單元中。

在本發明之一實施例中，上述之快閃記憶體控制器會判斷在快取記憶體中寫入所選擇的邏輯單元的寫入資料的資料量佔所選擇的邏輯單元的容量的比例是否大於一比例門檻值，其中當在快取記憶體中寫入所選擇的邏輯單元的寫入資料的資料量佔所選擇的邏輯單元的容量的比例大於比例門檻值時，則快閃記憶體控制器會將所選擇的邏輯單元所對映的實體單元中的有效資料複製到快取記憶體中，並與所選擇之邏輯單元的寫入資料整合。

在本發明之一實施例中，上述之快閃記憶體儲存系統更包括一快閃記憶體暫存區，其中當在快閃記憶體中寫入上述寫入資料的時間大於處理時間上限值時，快閃記憶體控制器會將暫存於快取記憶體中的寫入資料的至少一部份寫入至快閃記憶體暫存區。

基於上述，本發明能夠有效地管理在快取記憶體中的資料，由此避免當主機系統下達清空指令時所產生的逾時。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【實施方式】

本發明所提出的資料管理方法是在主機系統寫入資料至快取記憶體之前、或寫入資料至快取記憶體之後或者以定期或不定期方式來偵測快取記憶體內所儲存之寫入資料的狀態，並且判斷在快閃記憶體儲存系統的實體單元中

寫入所有暫存之寫入資料所需的時間是否會超過一處理時間上限值。此外，當判斷寫入所有暫存之寫入資料所需的時間會超過此處理時間上限值時，則將暫存於快取記憶體中的部分寫入資料先寫入至實體單元中。

在此，處理時間上限值是由使用者所設定的預期值，其表示使用者能容許系統處於忙碌狀態而無法回應其他指令的時間。在以下範例實施例中，此處理時間上限值是設定為 800 毫秒(millisecond)。基此，根據本發明的資料管理方法能夠在具有快取記憶體的快閃記憶體儲存系統中當主機系統下達清空(flush)快取記憶體內大量或分散的資料時所發生上述時間延遲的問題。以下將以數個範例實施例並配合圖式詳細說明本發明。

[第一範例實施例]

圖 1 是根據本發明一範例實施例所繪示的快閃記憶體儲存系統的概要方塊圖。

請參照圖 1，通常快閃記憶體儲存系統 100 會與主機系統 200 一起使用，以使主機系統 200 可將資料寫入至快閃記憶體儲存系統 100 或從快閃記憶體儲存系統 100 中讀取資料。在本實施例中，快閃記憶體儲存系統 100 為固態硬碟(Solid State Drive, SSD)。但必須瞭解的是，在本發明另一實施例中快閃記憶體儲存系統 100 亦可以是記憶卡或隨身碟。

快閃記憶體儲存系統 100 包括快閃記憶體控制器

110、快取記憶體 120 與快閃記憶體晶片 130。

快閃記憶體控制器 110 會執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統 200 的指令在快閃記憶體晶片 130 中進行資料的寫入、讀取與抹除等運作。快閃記憶體控制器 110 包括微處理器單元 110a、記憶體管理單元 110b、快閃記憶體介面單元 110c 與主機介面單元 110d。

微處理器單元 110a 用以控制快閃記憶體控制器 110 的整體運作。具體來說，微處理器單元 110a 是與記憶體管理單元 110b、快閃記憶體介面單元 110c 與主機介面單元 110d 等一起運作以進行快閃記憶體儲存系統 100 的寫入、讀取、抹除等運作。

記憶體管理單元 110b 是耦接至微處理器單元 110a，並且用以執行根據本範例實施例的區塊管理機制與資料管理與寫入機制。

在本實施例中，記憶體管理單元 110b 是以一韌體型式實作在控制器 110 中。例如，將包括多個控制指令燒錄至一程式記憶體(例如，唯讀記憶體(Read Only Memory, ROM))中並且將此程式記憶體嵌入在快閃記憶體控制器 110 中以實作出記憶體管理單元 110b，其中當快閃記憶體儲存系統 100 啟動時，記憶體管理單元 110b 的多個機器指令會由微處理器單元 110a 來執行以完成根據本發明實施例的區塊管理機制與資料寫入機制。

在本發明另一實施例中，記憶體管理單元 110b 的控制

指令亦可以軟體型式儲存於快閃記憶體晶片 130 的特定區域(例如，快閃記憶體中專用於存放系統資料的系統區)中。同樣的，當快閃記憶體儲存系統 100 啟動時，記憶體管理單元 110b 的控制指令會由微處理器單元 110a 來執行。此外，在本發明另一實施例中，記憶體管理單元 110b 亦可以一硬體型式實作在快閃記憶體控制器 110 中。

快閃記憶體介面單元 110c 是耦接至微處理器單元 110a 並且用以存取快閃記憶體晶片 130。也就是說，欲寫入至快閃記憶體晶片 130 的資料會經由快閃記憶體介面單元 110c 轉換為快閃記憶體晶片 130 所能接受的格式。

主機介面單元 110d 是耦接至微處理器單元 110a 並且用以接收與識別主機系統 200 所傳送的指令。也就是說，主機系統 200 所傳送的指令與資料會透過主機介面單元 110d 來傳送至微處理器單元 110a。在本範例實施例中，主機介面單元 110d 為 SATA 介面。然而，必須瞭解的是本發明不限於此，主機介面單元 110d 亦可以是 USB 介面、IEEE 1394 介面、PCI Express 介面、MS 介面、MMC 介面、SD 介面、CF 介面、IDE 介面或其他適合的資料傳輸介面。

此外，雖未繪示於本實施例，但快閃記憶體控制器 110 亦更包括緩衝記憶體、錯誤校正單元與電源管理單元等用於控制快閃記憶體的一般功能模組。

快取記憶體 120 是耦接至快閃記憶體控制器 110 並且用以暫存主機系統 200 所存取的資料。在此範例實施例中，快取記憶體 120 為動態隨機存取記憶體(Dynamic

Random Access memory, DRAM)。然而，必須瞭解的是，本發明不限於此，磁阻式記憶體(Magnetoresistive Random Access Memory, MRAM)、相變化記憶體(Phase Change Random Access Memory, PRAM)、單層記憶胞(Single Level Cell, SLC)NAND 快閃記憶體或其他適合的記憶體亦可應用於本發明。特別是，快取記憶體 120 亦可以是快閃記憶體晶片 130 中的部分儲存空間來實作或者在快閃記憶體控制器中配置一記憶體來實作。

快閃記憶體晶片 130 是耦接至快閃記憶體控制器 110 並且用以儲存資料。在本範例實施中，快閃記憶體晶片 130 為多層記憶胞(Multi Level Cell, MLC)NAND 快閃記憶體。然而，必須瞭解的是，本發明不限於此。在本發明另一實施例中，SLC NAND 快閃記憶體亦可應用於本發明。

圖 2 是繪示圖 1 的快閃記憶體晶片的概要方塊圖。

在本範例實施例中，快閃記憶體晶片 130 包括第一快閃記憶體模組 210、第二快閃記憶體模組 220、第三快閃記憶體模組 230 與第四快閃記憶體模組 240，其中第一快閃記憶體模組 210 具有實體區塊 210-(0)~210-(N)；第二快閃記憶體模組 220 具有實體區塊 220-(0)~220-(N)；第三快閃記憶體模組 230 具有實體區塊 230-(0)~230-(N)；以及第四快閃記憶體模組 240 具有實體區塊 240-(0)~240-(N)。值得一提的是，雖然本發明範例實施例是以包括 4 個快閃記憶體模組的快閃記憶體晶片 130 來描述，然而本發明不限於此。

在快閃記憶體晶片 130 中實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。每一實體區塊通常會分割為數個頁面(page)。由於在本範例實施例中，快閃記憶體晶片 130 為 MLC NAND 快閃記憶體，因此，頁面為程式化(program)的最小單元。換言之，頁面為寫入資料或讀取資料的最小單元。每一頁面通常包括使用者資料區 D 與冗餘區 R。使用者資料區用以儲存使用者的資料，而冗餘區用以儲存系統的資料(例如，錯誤檢查與校正碼>Error Checking and Correcting Code, ECC Code)。在本範例實施例中，快閃記憶體晶片 130 的每一頁面具有 8 個扇區的容量，一般來說，一個扇區為 512 位元組，因此一個頁面為 4 千位元組。

但要特別說明的是，在其他快閃記憶體設計中(例如，SLC NAND 快閃記憶體)，最小的程式化單位亦可為一個扇區，也就是說，以一個扇區為程式化的最小單元。此外，第一快閃記憶體模組 210、第二快閃記憶體模組 220、第三快閃記憶體模組 230 與第四快閃記憶體模組 240 的實體區塊也可被分組為數個區域(zone)，以每一獨立的區域來管理實體區塊 210-(0)~210-(N)、實體區塊 220-(0)~220-(N)、實體區塊 230-(0)~230-(N)與實體區塊 240-(0)~240-(N)可增加操作執行的平行程度且簡化管理的複雜度。

在本範例實施例中，快閃記憶體控制器 110 會將第一快閃記憶體模組 210、第二快閃記憶體模組 220、第三快閃記憶體模組 230 與第四快閃記憶體模組 240 中的實體區塊

邏輯地分組為多個實體單元來管理，例如 1 個實體單元包括 4 個實體區塊。由於以實體單元進行管理時，快閃記憶體控制器 110 是以較大的單位(即實體單元)來維護邏輯位址-實體位址對映表，因此可節省所需使用之緩衝記憶體的空間。在本發明範例實施例中，實體區塊 210-(0)~210-(N)、實體區塊 220-(0)~220-(N)、實體區塊 230-(0)~230-(N)與實體區塊 240-(0)~240-(N)會被邏輯地分組為實體單元 310-(0)~310-(N)。必須瞭解的是，在本範例實施例中，將實體區塊分組為實體單元來管理，可有效地減輕系統資源的負載。然而，本發明不限於此，在本發明另一範例實施例中，亦可直接以實體區塊來進行根據本範例實施例的資料管理與寫入機制。

圖 3A~3C 是根據本發明一範例實施例所繪示的快閃記憶體晶片的運作示意圖。

必須瞭解的是，在此描述快閃記憶體實體區塊的運作時，以“提取”、“搬移”、“交換”、“替換”、“輪替”、“分組”等詞來操作快閃記憶體晶片 130 的實體區塊是邏輯上的概念。也就是說，快閃記憶體之實體區塊的實際位置並未更動，而是邏輯上對快閃記憶體的實體區塊進行操作。值得一提的是，下述的運作是由快閃記憶體控制器 110 的記憶體管理單元 110b 所完成。

請參照圖 3A，記憶體管理單元 110b 會將快閃記憶體晶片 130 的實體區塊會邏輯地分組為實體單元 310-(0)~310-(N)，並且會將實體單元 310-(0)~310-(N)邏輯

地分組為儲存區 320 以及取代區 330。

在儲存區 320 中的實體單元 310-(0)~310-(P)是快閃記憶體儲存系統 100 中正常被使用的實體單元。也就是說，記憶體管理單元 110b 會將資料寫入至屬於儲存區 320 的實體單元。

在取代區 330 中的實體單元 310-(P+1)~310-(N)是替代實體單元。例如，快閃記憶體晶片 130 於出廠時會預留 4% 的實體區塊作為更換使用。也就是說，當儲存區 320 中的實體區塊損毀時，預留於取代區 330 中的實體區塊可用以取代損壞的實體區塊(即，壞的實體區塊(bad block))。因此，倘若取代區 330 中仍存有可用之實體區塊時，若發生實體區塊損毀，記憶體管理模組 110b 會從取代區 330 中提取可用的實體區塊來更換損毀的實體區塊。倘若取代區 330 中無可用之實體區塊且發生實體區塊損毀時，快閃記憶體儲存系統 100 將會被宣告無法再使用。

請參照圖 3B，記憶體管理單元 110b 會將儲存區 320 的實體區塊邏輯地分組成一系統區 302、一資料區 304 與一備用區 306。

系統區 302 包括實體單元 310-(0)~實體單元 310-(S)，資料區 304 包括實體單元 310-(S+1)~實體單元 310-(S+M)，並且備用區 306 包括實體單元 310-(S+M+1)~實體單元 310-(P)。在本實施例中，上述 S、M 與 P 為正整數，其代表各區配置的實體區塊數量，其可由快閃記憶體儲存系統的製造商依據所使用的快閃記憶體模組的容量而

設定。

邏輯上屬於系統區 302 中的實體單元用以記錄系統資料，此系統資料包括關於快閃記憶體晶片的製造商與型號、每一快閃記憶體模組的區域數、每一區域的實體區塊數、每一實體區塊的頁面數等。

邏輯上屬於資料區 304 中的實體單元用以儲存使用者的資料，一般來說就是主機系統 200 所存取之邏輯單元所對映的實體單元。也就是說，資料區 304 的實體單元為儲存有效資料的單元。

邏輯上屬於備用區 306 中的實體單元是用以輪替資料區 304 中的實體單元，因此在備用區 306 中的實體單元為空或可使用的單元，即無記錄資料或標記為已沒用的無效資料。也就是說，資料區 304 與備用區 306 的實體單元會以輪替方式來儲存主機系統 200 對快閃記憶體儲存系統 100 寫入的資料。

如前所述，快閃記憶體晶片 130 的實體單元會以輪替方式提供主機系統 200 來儲存資料，因此記憶體管理單元 110b 會提供邏輯單元 350-1~350-M 給主機系統 200 以進行資料存取，並且透過維護邏輯位址-實體位址對映表 (logical address-physical address mapping table)來記錄邏輯單元所對映的實體單元。

請同時參照圖 3B 與圖 3C，例如，當主機系統欲寫入資料至邏輯單元 350-1 時，記憶體管理單元 110b 會透過邏輯位址-實體位址對映表得知邏輯單元 350-1 目前是對映邏

輯上屬於資料區 304 的實體單元 310-(S+1)。因此，記憶體管理單元 110b 會對實體單元 310-(S+1)中的資料進行更新，期間，快閃記憶體控制器 110 會從備用區 306 中提取實體單元 310-(S+M+1)來輪替資料區 304 的實體單元 310-(S+1)。然而，當記憶體管理單元 110b 將新資料寫入至實體單元 310-(S+M+1)的同時，記憶體管理單元 110b 不會立刻將實體單元 310-(S+1)中的所有有效資料搬移至實體單元 310-(S+M+1)而抹除實體單元 310-(S+1)。具體來說，記憶體管理單元 110b 會將實體單元 310-(S+1)中欲寫入頁面之前的有效資料(即，頁 P0 與 P1)複製至實體單元 310-(S+M+1)(如圖 3C 的(a))，並且將新資料(即，實體單元 310-(S+M+1) 的 頁 P2 與 P3)寫入至實體單元 310-(S+M+1)(如圖 3C 的(b))。此時，記憶體管理單元 110b 即完成寫入的動作。因為實體單元 310-(S+1)中的有效資料有可能在下個操作(例如，寫入指令)中變成無效，因此立刻將實體單元 310-(S+1)中的所有有效資料搬移至替換實體單元 310-(S+M+1)可能會造成無謂的搬移。在此案例中，實體單元 310-(S+1)與實體單元 310-(S+M+1)的內容整合起來才是所對映邏輯單元 350-1 的完整內容。此等母子關係(即，實體單元 310-(S+1)與實體單元 310-(S+M+1))的暫態關係可依據快閃記憶體控制器 110 中緩衝記憶體 110d 的大小而定，而暫時地維持此種暫態關係的動作一般稱為開啟(open)母子單元。特別是，在此開啟母子單元的狀態下，所處理的邏輯單元是對映多個實體單元。

之後，當需要將實體單元 310-(S+1) 與實體單元 310-(S+M+1) 的內容真正合併時，記憶體管理單元 110b 才會將實體單元 310-(S+1) 與實體單元 310-(S+M+1) 整併為一個實體單元，由此提升區塊的使用效率，此合併的動作又可稱為關閉(close) 母子單元。例如，如圖 3C 的(c)所示，當進行關閉母子單元時，記憶體管理單元 110b 會將實體單元 310-(S+1) 中剩餘的有效資料(即，頁 P4~PN)複製至替換實體單元 310-(S+M+1)，然後將實體單元 310-(S+1) 抹除並關聯為備用區 306，同時，將實體單元 310-(S+M+1) 關聯為資料區 304，並且在邏輯位址-實體位址對映表中將邏輯單元 350-1 的對映更改為實體單元 310-(S+M+1)，由此完成關閉母子單元的動作。特別是，在完成關閉母子單元的狀態下，所處理的邏輯單元是對映一個實體單元。

在根據本範例實施例的快閃記憶體儲存系統 100 中，當主機系統 200 欲寫入資料至快閃記憶體儲存系統 100 時，快閃記憶體控制器 110 的記憶體管理單元 110b 會從主機系統 200 中接收一寫入指令與一寫入資料，其中此寫入指令會包含欲儲存此寫入資料的邏輯位址。之後，快閃記憶體控制器 110 的記憶體管理單元 110b 會將此邏輯位址轉換為對應的邏輯單元，以及將寫入資料暫存在快取記憶體 120 中同時記錄欲儲存此寫入資料的邏輯單元。期間，快閃記憶體儲存系統 100 可反覆地從主機系統 200 中接收主機系統 200 欲寫入的資料並以相同於上述的方式處理(即，暫存於快取記憶體 120 中)。然後，在主機系統 200

下達清空指令或者一適當時機時，記憶體管理單元 110b 會將暫存於快取記憶體 120 中的寫入資料寫入至快閃記憶體晶片 130 的儲存區 320(如圖 3A~3C 所示的運作)中。

值得一提的是，在本範例實施例中，每當主機系統 200 下達寫入指令且欲儲存的寫入資料被暫存於快取記憶體 120 後，記憶體管理單元 110b 會計算目前暫存於快取記憶體 120 中之寫入資料的資料量，並且判斷目前暫存於快取記憶體 120 中之寫入資料的資料量是否大於一資料量門檻值。在此，資料量門檻值是由使用者依據系統可允許的延遲時間自行設定。特別是，資料量門檻值是根據上述處理時間上限值來設定。

例如，在本範例實施例中，當暫存於快取記憶體 120 中的寫入資料的資料量達到快取記憶體 120 之容量的三分之二時，快閃記憶體儲存系統 100 將需要超過上述處理時間上限值的時間才能將所暫存的寫入資料寫入至快閃記憶體晶片 130 中，因此，資料量門檻值是設定為快取記憶體 120 之容量的三分之二。

也就是說，當目前暫存於快取記憶體 120 中的資料量大於此資料量門檻值時，則判定當主機系統 200 執行清空指令時在快閃記憶體晶片 130 中寫入快取記憶體 120 中所有暫存的寫入資料的時間會大於上述處理時間上限值。因此，在目前暫存於快取記憶體 120 中寫入資料的資料量大於此資料量門檻值的情況下，記憶體管理單元 110b 會將暫存於快取記憶體 120 中的部分寫入資料先行寫入至儲存區

320 中。具體來說，記憶體管理單元 110b 會依據欲儲存此些部分寫入資料的邏輯單元來將此些部分寫入資料寫入至對映實體單元(如圖 3A~3C 所示)中。在本範例實施例中，記憶體管理單元 110b 會將在快取記憶體 120 中屬於同一個邏輯單元的寫入資料寫入至對映的實體單元中。然而，本發明不限於此，在本發明另一實施例中，記憶體管理單元 110b 亦可將屬於數個邏輯單元的寫入資料寫入至對映的實體單元中。

在本發明另一範例實施例中，在執行上述將屬於同一個邏輯單元的寫入資料寫入至對映的實體單元中的動作時，記憶體管理單元 110b 會判斷在快取記憶體 120 中屬於同一個邏輯單元的寫入資料的資料量佔整個邏輯單元的容量的比例是否大於一比例門檻值，其中此比例門檻值可由使用者自行設定。例如，在此，此比例門檻值是設定為 50%。具體來說，記憶體管理單元 110b 會判斷在快取記憶體 120 暫存多少此邏輯單元的資料，其中若此邏輯單元的資料量已超過一定比例時，記憶體管理單元 110b 會將此邏輯單元原始所對映之實體單元內的舊有效資料複製到快取記憶體 120 中，並且將原先暫存於快取記憶體 120 中的寫入資料與所複製之舊有效資料整合後再一起寫入至從備用區 306 中提取的實體單元中。

圖 4 是根據本發明第一範例實施例所繪示的資料管理程序 400 的流程圖。

請參照圖 4，當快閃記憶體儲存系統 100 開機後，在

步驟 S401 中，快閃記憶體儲存系統 100 會被初始化。具體來說，在步驟 S401 中快閃記憶體控制器 110 的記憶體管理單元 110b 會載入快閃記憶體晶片 130 的相關管理資訊（如圖 2、圖 3A、圖 3B 與圖 3C 所描述之結構與運作狀態的相關資訊）。

在步驟 S403 中，快閃記憶體控制器 110 會待命並從主機系統 200 中接收寫入指令與寫入資料。接著，在步驟 S405 中快閃記憶體控制器 110 會將所接收的寫入資料暫存於快取記憶體 120 中。之後，在步驟 S407 中快閃記憶體控制器 110 會判斷快取記憶體 120 中所暫存的寫入資料的資料量是否大於資料量門檻值。倘若快取記憶體 120 中所暫存的寫入資料的資料量大於資料量門檻值時，則在步驟 S409 中快閃記憶體控制器 110 會將屬於同一個邏輯單元的寫入資料寫入至對映的實體單元中。然後，資料管理程序 400 會返回步驟 S403 中待命。

[第二範例實施例]

相對於第一範例實施例是以目前快取記憶體中暫存的資料量來判斷在實體單元中寫入所有暫存的寫入資料所需的時間是否會超過上述處理時間上限值，第二範例實施例的快閃記憶體儲存系統是依據暫存於快取記憶體內之寫入資料的分散程度來判斷在實體單元中寫入所有暫存的寫入資料所需的時間是否會超過上述處理時間上限值。在此，第二範例實施例與第一範例實施例的硬體結構示意圖

是類似的，以下將使用圖 1、圖 2、圖 3A~3C 來進行第二範例實施例的說明。

類似第一範例實施例的運作，在本範例實施例中，當主機系統 200 欲寫入資料至快閃記憶體儲存系統 100 時，記憶體管理單元 110b 會從主機系統 200 中接收一寫入指令與一寫入資料，其中此寫入指令會包含欲儲存此寫入資料的邏輯位址。之後，記憶體管理單元 110b 會將此邏輯位址轉換為對應的邏輯單元，以及將寫入資料暫存在快取記憶體 120 中同時記錄欲儲存此寫入資料的邏輯單元。期間，快閃記憶體儲存系統 100 可反覆地從主機系統 200 中接收主機系統 200 欲寫入的資料並以相同於上述的方式處理(即，暫存於快取記憶體 120 中)。然後，在主機系統 200 下達清空指令或者一適當時機時，記憶體管理單元 110b 會將暫存於快取記憶體 120 中的寫入資料寫入至快閃記憶體晶片 130 的儲存區 320(如圖 3A~3C 所示的運作)中。

此外，在本範例實施例中，每當主機系統 200 下達寫入指令且欲儲存的寫入資料被暫存於快取記憶體 120 後，記憶體管理單元 110b 會判斷目前暫存於快取記憶體 120 中的所有寫入資料所對應的邏輯單元的數目是否大於一資料分散門檻值。具體來說，記憶體管理單元 110b 可依據主機系統 200 所下達的寫入指令得知主機系統 200 欲在哪些邏輯單元中寫入這些寫入資料，由此記憶體管理單元 110b 可計算出需對幾個邏輯單元執行上述開啟母子單元與關閉母子單元的動作(如圖 3A~3C 所示的運作)，進而判斷當主

機系統 200 對快閃記憶體儲存系統 100 下達清空指令時快閃記憶體儲存系統 100 是否能在上述處理時間上限值內將暫存於快取記憶體 120 中的所有寫入資料寫入至快閃記憶體晶片 130 的儲存區 320 中。在此，資料分散門檻值是由使用者依據系統可允許的延遲時間自行設定。特別是，資料分散門檻值是根據上述處理時間上限值來設定。

例如，在本範例實施例中，當目前暫存於快取記憶體 120 中的寫入資料是對應 100 個邏輯單元時，則快閃記憶體儲存系統 100 將需要超過上述處理時間上限值的時間才能將所暫存的寫入資料寫入至 100 個邏輯單元所對映的實體單元中，因此，資料分散門檻值是設定為 100。

也就是說，當目前暫存於快取記憶體 120 中的寫入資料所對應的邏輯單元的數目大於此資料分散門檻值時，則記憶體管理單元 110b 會判定當主機系統 200 執行清空指令時將快取記憶體 120 中所有暫存的寫入資料寫入至快閃記憶體晶片 130 的時間會大於上述處理時間上限值。因此，在目前暫存於快取記憶體 120 中的寫入資料所對應的邏輯單元的數目大於此資料分散門檻值的情況下，記憶體管理單元 110b 會將暫存於快取記憶體 120 中的部分寫入資料先行寫入至儲存區 320 中。具體來說，記憶體管理單元 110b 會依據欲儲存這些部分寫入資料的邏輯單元來將這些部分寫入資料寫入至對映實體單元(如圖 3A~3C 所示)中。相同於上述第一範例實施例，記憶體管理單元 110b 會將在快取記憶體 120 中屬於同一個邏輯單元的寫入資料寫入至對映

的實體單元中。

圖 5 是根據本發明第二範例實施例所繪示的資料管理程序 500 的流程圖。

請參照圖 5，當快閃記憶體儲存系統 100 開機後，在步驟 S501 中，快閃記憶體儲存系統 100 會被初始化。

之後，在步驟 S503 中，快閃記憶體控制器 110 會待命並從主機系統 200 中接收寫入指令與寫入資料。接著，在步驟 S505 中快閃記憶體控制器 110 會將所接收的寫入資料暫存於快取記憶體 120 中。並且，在步驟 S507 中快閃記憶體控制器 110 會判斷快取記憶體 120 中所暫存的所有寫入資料所對應的邏輯單元的數目是否大於資料分散門檻值。倘若快取記憶體 120 中所暫存的所有寫入資料所對應的邏輯單元的數目大於資料分散門檻值時，則在步驟 S509 中快閃記憶體控制器 110 會將屬於同一個邏輯單元的寫入資料寫入至對映的實體單元中。然後，資料管理程序 500 會返回步驟 S503 中待命。

[第三範例實施例]

第三範例實施例與第一範例實施例的不同之處在於根據第三範例實施例的快閃記憶體儲存系統是依據快閃記憶體晶片的狀態來判斷在實體單元中寫入所有暫存的寫入資料所需的時間是否會超過上述處理時間上限值。在此，第三範例實施例與第一範例實施例的硬體結構圖是類似的，以下將以圖 1、圖 2、圖 3A~3C 來進行第三範例實施

例的說明。

類似第一範例實施例的運作，在本範例實施例中，當主機系統 200 欲寫入資料至快閃記憶體儲存系統 100 時，記憶體管理單元 110b 會從主機系統 200 中接收一寫入指令與一寫入資料，其中此寫入指令會包含欲儲存此寫入資料的邏輯位址。之後，記憶體管理單元 110b 會將此邏輯位址轉換為對應的邏輯單元，以及將寫入資料暫存在快取記憶體 120 中同時記錄欲儲存此寫入資料的邏輯單元。期間，快閃記憶體儲存系統 100 可反覆地從主機系統 200 中接收主機系統 200 欲寫入的資料並以相同於上述的方式處理(即，暫存於快取記憶體 120 中)。然後，在主機系統 200 下達清空指令或者一適當時機時，記憶體管理單元 110b 會將暫存於快取記憶體 120 中的寫入資料寫入至快閃記憶體晶片 130 的儲存區 320(如圖 3A~3C 所示的運作)中。

此外，在本範例實施例中，每當主機系統 200 下達寫入指令且欲儲存的寫入資料被暫存於快取記憶體 120 後，記憶體管理單元 110b 會依據目前暫存於快取記憶體 120 中的寫入資料所對應的邏輯單元的數目以及備用區 306 中可用的實體單元的數目來計算一單元處理數，並且比較所計算的單元處理數與一單元處理數上限來判斷在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間是否會超過上述處理時間上限值。

具體來說，當快閃記憶體控制器 110 的記憶體管理單元 110b 欲對一邏輯單元所對映的實體單元執行寫入動作

時，如圖 3A 與 3B 所示，記憶體管理單元 110b 需從備用區 306 中提取另一實體單元以進行開啟母子單元的動作，其中若備用區 306 中無可用的實體單元(即，備用區 306 中的實體單元皆已被用作為對應其他實體單元的子實體單元)時，則記憶體管理單元 110b 必須關閉其他的母子單元(如 3B 所示)以使得備用區 306 中有可用的實體單元來執行寫入動作。由於寫入的延遲主要是發生在執行關閉母子單元程序而執行開啟母子單元程序的所需時間很短，因此在本範例實施例中是依據暫存於快取記憶體 120 中的寫入資料所對應的邏輯單元的數目以及備用區 306 中可用的實體單元的數目來計算單元處理數(即，需執行關閉母子單元程序的次數)，由此判斷在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間是否會超過上述處理時間上限值。在此，單元處理數上限是由使用者自行設定，並且是根據執行關閉母子單元所需的時間以及上述處理時間上限值來設定。

例如，在本範例實施例中關閉母子單元程序需花費 200 毫秒，且處理時間上限值為 800 毫秒，因此單元處理數上限是設定為 4。以下以一寫入範例來詳細說明本實施例的運作。

假設備用區 306 中可用於開啟母子單元的實體單元的數目為 5 並且記憶體管理單元 110b 已使用其中 3 個實體單元來執行開啟母子單元程序以寫入邏輯單元 0、1 與 2 的寫入資料的情況(即，備用區 306 中有 2 個可用的實體單元)

下，倘若主機系統 200 下達 9 個寫入指令，其中這些寫入指令是分別地指示在邏輯單元 3、4、0、5、3、6、7、8 與 9 中寫入資料時，記憶體管理單元 110b 會在每次執行寫入指令時將寫入資料暫存於快取記憶體 120 並且判斷在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間是否會超過上述處理時間上限值運作，其判斷方式如下：

在執行第 1 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3 的寫入資料。此時，倘若主機系統 200 下達清空指令時，對應邏輯單元 3 的寫入資料需藉由執行 1 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 0 且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 2 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3 與 4 的寫入資料。此時，倘若主機系統 200 下達清空指令時，對應邏輯單元 3 與 4 的寫入資料需藉由執行 2 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 0(即，2 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 3 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4 與 0 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4 與 0 的寫入資料需藉由執行 2 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 0(即，2 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 4 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4、0 與 5 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0 與 5 的寫入資料需藉由執行 3 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 1(即，3 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 5 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4、0 與 5 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、

0 與 5 的寫入資料需藉由執行 3 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 1(即，3 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 6 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4、0、5 與 6 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5 與 6 的寫入資料需藉由執行 4 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 2(即，4 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 7 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4、0、5、6 與 7 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5、6 與 7 的寫入資料需藉由執行 5 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 3(即，5 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫

入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 8 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4、0、5、6、7 與 8 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5、6、7 與 8 的寫入資料需藉由執行 6 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 4(即，6 減 2)且不大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 9 個寫入指令的情況下，由於快取記憶體 120 中會存有對應邏輯單元 3、4、0、5、6、7、8 與 9 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5、6、7、8 與 9 的寫入資料需藉由執行 7 個開啟母子單元程序來寫入。由於備用區 306 有 2 個可用的實體單元，因此在單元處理數為 5(即，7 減 2)且大於單元處理數上限的情況下，記憶體管理單元 110b 會判定在實體單元中寫入目前暫存於快取記憶體 120 中的寫入資料所需的時間會超過上述處理時間上限值。

在本範例實施例中，在記憶體管理單元 110b 判斷所計算出的單元處理數大於所設定的單元處理上限值的情況

下(例如，上述執行第 9 個寫入指令的情況下)，記憶體管理單元 110b 會將暫存於快取記憶體 120 中的部分寫入資料先行寫入至儲存區 320 中。具體來說，記憶體管理單元 110b 會依據欲儲存這些部分寫入資料的邏輯單元來將這些部分寫入資料寫入至對映實體單元(如圖 3A~3C 所示)中。相同於上述第一範例實施例，記憶體管理單元 110b 會將在快取記憶體 120 中屬於同一個邏輯單元的寫入資料寫入至對映的實體單元中。

圖 6 是根據本發明第三範例實施例所繪示的資料管理程序 600 的流程圖。

請參照圖 6，當快閃記憶體儲存系統 100 開機後，在步驟 S601 中，快閃記憶體儲存系統 100 會被初始化。

之後，在步驟 S603 中，快閃記憶體控制器 110 的記憶體管理單元 110b 會待命並從主機系統 200 中接收寫入指令與寫入資料。接著，在步驟 S605 中記憶體管理單元 110b 會將所接收的寫入資料暫存於快取記憶體 120 中。並且，在步驟 S607 中記憶體管理單元 110b 會依據目前暫存於快取記憶體 120 中的寫入資料所對應的邏輯單元的數目以及備用區 306 中可用的實體單元的數目來計算一單元處理數。然後，在步驟 S609 中記憶體管理單元 110b 會判斷所計算的單元處理數是否大於單元處理數上限值，其中倘若所計算的單元處理數大於單元處理數上限值時，則在步驟 S611 中會將屬於同一個邏輯單元的寫入資料寫入至對映的實體單元中。然後，資料管理程序 600 會返回步驟 S603

中待命。

[第四實施例]

圖 7 是根據本發明第四範例實施例所繪示的快閃記憶體儲存系統的概要方塊圖。

請參照圖 7，快閃記憶體儲存系統 700 包括快閃記憶體控制器 710、快取記憶體 720 與快閃記憶體晶片 730。

快閃記憶體控制器 710 包括微處理器單元 110a、記憶體管理單元 110b'、快閃記憶體介面單元 110c 與主機介面單元 110d。微處理器單元 110a、快閃記憶體介面單元 110c 與主機介面單元 110d 的結構與功能已描述如上，在此不重複描述。

記憶體管理單元 110b'是耦接至微處理器單元 110a，並且用以執行根據本範例實施例的區塊管理機制與資料管理與寫入機制。

快取記憶體 720 是耦接至快閃記憶體控制器 710 並且用以暫存主機系統 200 所存取的資料。在此範例實施例中，快取記憶體 720 為動態隨機存取記憶體(Dynamic Random Access memory, DRAM)。然而，必須瞭解的是，本發明不限於此，磁阻式記憶體(Magnetoresistive Random Access Memory, MRAM)、相變化記憶體(Phase Change Random Access Memory, PRAM)、單層記憶胞(Single Level Cell, SLC)NAND 快閃記憶體或其他適合的記憶體亦可應用於本發明。

快閃記憶體晶片 730 是耦接至快閃記憶體控制器 710 並且用以儲存資料。在本範例實施中，快閃記憶體晶片 730 為多層記憶胞(Multi Level Cell, MLC)NAND 快閃記憶體。然而，必須瞭解的是，本發明不限於此。在本發明另一實施例中，SLC NAND 快閃記憶體亦可應用於本發明。

快閃記憶體晶片 730 的結構是相同於圖 2 所示的結構，在此不重複描述。值得一提的是，快閃記憶體晶片 730 中的實體單元 310-(0)~310-(N)會被分組為儲存區 820、取代區 830 與快閃記憶體暫存區 840(如圖 8 所示)，其中儲存區 820 包括實體單元 310-(0)~310-(P)，取代區 830 包括實體單元 310-(P+1)~310-(N-1)，而快閃記憶體暫存區 840 包括實體單元 310-(N)。

儲存區 820 中之實體單元的運作方式是相同於圖 3B~3C 所示，且取代區 830 之實體單元的運作方式是相同取代區 330 之實體單元的運作方式，在此不重複描述。

快閃記憶體暫存區 840 中之實體單元是用以暫存欲寫入至儲存區 820 的資料。具體來說，由於當快閃記憶體控制器 710 的記憶體管理單元 110b'寫入資料至儲存區 820 時需執行開啟與關閉母子單元程序(如圖 3B~3C 所示)，特別是當所寫入的資料為非連續小資料時，記憶體管理單元 110b'會需反覆地執行開啟與關閉母子單元程序，而降低整個系統的效能。為了避免反覆地執行開啟與關閉母子單元程序，在本範例實施例中，快閃記憶體暫存區 840 是用以暫存非連續小資料。在此，當主機系統 200 所寫入的資料

為欲寫入至連續 4 個扇區位址時，則記憶體管理單元 110b' 會將此寫入資料識別為連續大資料，反之，則將此寫入資料識別為非連續小資料。基此，在本發明一範例實施例中，當記憶體管理單元 110b' 寫入資料至儲存區 820 時，記憶體管理單元 110b' 會判斷所寫入的資料是否為連續大資料，其中當所寫入的資料為連續大資料時，則記憶體管理單元 110b' 會將此資料寫入至儲存區 820 中，反之，則將此資料暫存於快閃記憶體暫存區 840 中。

必須瞭解的是，在本範例實施例中，快閃記憶體暫存區 840 是以快閃記憶體晶片 730 中的一個實體單元來實現，然而本發明不限於此，在本發明另一範例實施例中，快閃記憶體暫存區可以多個實體單元來實現。此外，在本發明另一實施例中，快閃記憶體暫存區 840 亦可以另一快閃記憶體晶片來實作。

在本範例實施例中，每當主機系統 200 欲寫入資料至快閃記憶體儲存系統 700 時，記憶體管理單元 110b' 會從主機系統 200 中接收一寫入指令與一寫入資料，其中此寫入指令會包含欲儲存此寫入資料的邏輯位址。接著，記憶體管理單元 110b' 會將此邏輯位址轉換為對應的邏輯單元，以及將寫入資料暫存在快取記憶體 720 中同時記錄欲儲存此寫入資料的邏輯單元。也就是說，快取記憶體 720 會持續地暫存主機系統 200 所傳送的寫入資料。之後，在主機系統 200 下達清空指令或者一適當時機時，記憶體管理單元 110b' 會將暫存於快取記憶體 720 中的寫入資料寫

入至快閃記憶體晶片 730 的儲存區 820 或快閃記憶體暫存區 840 中。

此外，在本範例實施例中，每當主機系統 200 下達寫入指令且欲儲存的寫入資料被暫存於快取記憶體 720 後，記憶體管理單元 110b' 會依據目前暫存於快取記憶體 720 中的寫入資料所對應的邏輯單元的數目、快閃記憶體暫存區 840 中可用的實體單元的數目以及儲存區 820 的備用區中可用的實體單元的數目來計算一單元處理數，並且比較所計算的單元處理數與一單元處理數上限來判斷在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間是否會超過上述處理時間上限值。

在本範例實施例中，單元處理數上限的設定以及單元處理數與單元處理數上限的比較是相同於第三範例實施例，在此不重複描述。例如，在本範例實施例中關閉母子單元程序需花費 200 毫秒，且處理時間上限值為 800 毫秒，因此單元處理數上限是設定為 4。相較於第三範例實施例，本範例實施例是更考量快閃記憶體暫存區 840 中可用的實體單元的數目。以下以一寫入範例來詳細說明本實施例的運作。

假設儲存區 820 的備用區中可用於開啟母子單元的實體單元的數目為 5，快閃記憶體暫存區 840 中的可用實體單元為 1，並且記憶體管理單元 110b' 已使用其中 3 個實體單元來執行開啟母子單元程序以寫入邏輯單元 0、1 與 2 的寫入資料的情況(即，備用區 306 中有 2 個可用的實體單

元)下，倘若主機系統 200 下達 10 個寫入指令，其中這些寫入指令是分別地指示在邏輯單元 3、4、0、5、3、6、7、8、9 與 10 中寫入資料時，記憶體管理單元 110b' 會在每次執行寫入指令時將寫入資料暫存於快取記憶體 720 並且判斷在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間是否會超過上述處理時間上限值運作，其判斷方式如下：

在執行第 1 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3 的寫入資料。此時，倘若主機系統 200 下達清空指令時，對應邏輯單元 3 的寫入資料需藉由執行 1 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 0 且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 2 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3 與 4 的寫入資料。此時，倘若主機系統 200 下達清空指令時，對應邏輯單元 3 與 4 的寫入資料需藉由執行 2 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 0 且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的

寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 3 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4 與 0 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4 與 0 的寫入資料需藉由執行 2 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 0 且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 4 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0 與 5 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0 與 5 的寫入資料需藉由執行 3 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 0(即，3 減 3)且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 5 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0 與 5 的寫入資料。此時，

倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0 與 5 的寫入資料需藉由執行 3 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 0(即，3 減 3)且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 6 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0、5 與 6 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5 與 6 的寫入資料需藉由執行 4 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 1(即，4 減 3)且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 7 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0、5、6 與 7 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元

3、4、0、5、6 與 7 的寫入資料需藉由執行 5 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 2(即，5 減 3)且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 8 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0、5、6、7 與 8 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5、6、7 與 8 的寫入資料需藉由執行 6 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 3(即，6 減 3)且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 9 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0、5、6、7、8 與 9 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5、6、7、8 與 9 的寫入資料需藉由執行 7 個開啟母子單元程序來寫入。由於儲存區 820 的備用區

有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 4(即，7 減 3)且不大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間不會超過上述處理時間上限值。

在執行第 10 個寫入指令的情況下，由於快取記憶體 720 中會存有對應邏輯單元 3、4、0、5、6、7、8、9 與 10 的寫入資料。此時，倘若主機系統 200 下達清空指令時，由於對應邏輯單元 0 的開啟母子單元程序已被執行，因此對應邏輯單元 3、4、0、5、6、7、8、9 與 10 的寫入資料需藉由執行 8 個開啟母子單元程序來寫入。由於儲存區 820 的備用區有 2 個可用的實體單元且快閃記憶體暫存區 840 有 1 個可用的實體單元，因此在單元處理數為 5(即，8 減 3)且大於單元處理數上限的情況下，記憶體管理單元 110b' 會判定在實體單元中寫入目前暫存於快取記憶體 720 中的寫入資料所需的時間會超過上述處理時間上限值。

在本範例實施例中，在記憶體管理單元 110b' 判斷所計算出的單元處理數大於所設定的單元處理上限值的情況下，記憶體管理單元 110b' 會將暫存於快取記憶體 720 中的部分寫入資料先行寫入至快閃記憶體暫存區 840 或儲存區 820 中。

圖 9 是根據本發明第四範例實施例所繪示的資料管理程序 900 的流程圖。

請參照圖 9，當快閃記憶體儲存系統 700 開機後，在

步驟 S901 中，快閃記憶體儲存系統 700 會被初始化。

之後，在步驟 S903 中，快閃記憶體控制器 710 的記憶體管理單元 110b' 會待命並從主機系統 200 中接收寫入指令與寫入資料。接著，在步驟 S905 中記憶體管理單元 110b' 會將所接收的寫入資料暫存於快取記憶體 720 中。並且，在步驟 S907 中記憶體管理單元 110b' 會依據目前暫存於快取記憶體 720 中的寫入資料所對應的邏輯單元的數目、快閃記憶體暫存區 740 中的可用實體單元的數目以及儲存區 820 的備用區中可用的實體單元的數目來計算一單元處理數。然後，在步驟 S909 中記憶體管理單元 110b' 會判斷所計算的單元處理數是否大於單元處理數上限值，其中倘若所計算的單元處理數大於單元處理數上限值時，則在步驟 S911 中會將屬於同一個邏輯單元的寫入資料寫入至快閃記憶體暫存區 840 中的實體單元中或儲存區 820 中對映的實體單元中。然後，資料管理程序 900 會返回步驟 S903 中待命。

必須瞭解的是，儘管在上述範例實施例中僅描述快閃記憶體儲存系統執行寫入指令的流程，但必須瞭解的是，快閃記憶體控制器於待命時亦會依據快閃記憶體晶片的相關資訊執行讀取、抹除、關機或其他指令，其中這些指令的運作方式為此領域技術人員所熟知，在此不詳細描述。此外，必須瞭解的是，圖 4、圖 5、圖 6 與圖 9 所述的執行順序並非限制本發明，此領域技術人員可依據本發明的精神下以不同於圖 4、圖 5、圖 6 與圖 9 所述的順序執行上述

步驟。

綜上所述，本發明是藉由判斷快閃記憶體控制器能否在所設定的處理時間上限值內將快取記憶體內所暫存的所有寫入資料寫入至快閃記憶體晶片中，來預先處理快取記憶體內的寫入資料，由此避免主機系統下達清空指令時可能產生的逾時問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

圖 1 是根據本發明一範例實施例所繪示的快閃記憶體儲存系統的概要方塊圖。

圖 2 是根據本發明範例實施例所繪示的快閃記憶體晶片的概要方塊圖。

圖 3A~3C 是根據本發明一範例實施例所繪示的快閃記憶體晶片的運作示意圖。

圖 4 是根據本發明第一範例實施例所繪示的資料管理步驟的流程圖。

圖 5 是根據本發明第二範例實施例繪示的資料管理步驟的流程圖。

圖 6 是根據本發明第三範例實施例繪示的資料管理步驟的流程圖。

圖 7 是根據本發明第四範例實施例所繪示的快閃記憶體儲存系統的概要方塊圖。

圖 8 是根據本發明一範例實施例所繪示的快閃記憶體晶片的示意圖。

圖 9 是根據本發明第四範例實施例所繪示的資料管理步驟的流程圖。

【主要元件符號說明】

- 100、700：快閃記憶體儲存系統
- 110、710：快閃記憶體控制器
- 110a：微處理器單元
- 110b、110b'：記憶體管理單元
- 110c：快閃記憶體介面
- 110d：主機介面單元
- 120、720：快取記憶體
- 130、730：快閃記憶體晶片
- 200：主機系統
- 210、220、230、240：快閃記憶體模組
- 310-(0)、310-(1)、310-(P)、310-(P+1)、310-(P+2)、
310-(N)：實體單元
- 320、820：儲存區
- 330、830：取代區
- 302：系統區
- 304：資料區

306：備用區

350-1~350-M：邏輯單元

840：快閃記憶體暫存區

400、500、600、900：資料管理程序

S401、S403、S405、S407、S409：資料管理步驟

S501、S503、S505、S507、S509：資料管理步驟

S601、S603、S605、S607、S609、S611：資料管理步

驟

S901、S903、S905、S907、S909、S911：資料管理步

驟

system equipped with a cache and a flash memory. The data management method includes, when a write command is executed by a host for writing data into the flash memory, temporarily storing the written data in the cache and determining a state of all the written data currently storing in the cache. And, the data management method also includes writing a portion of all the written data currently storing in the cache into the flash memory, when the state shows that time needed for writing all the writing data currently storing in the cache may exceed the processing time limit. Accordingly, the data management method can effectively avoid a delay because of a flush command from the host for flushing the cache.

四、指定代表圖：

(一) 本案之指定代表圖：圖 6

(二) 本代表圖之元件符號簡單說明：

600：資料管理程序

S601、S603、S605、S607、S609、S611：資料管理步

驟

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無




圖 1




圖 2

30415TW_I


130

圖 3A

30415TW_I




圖 3B




圖 3C




圖 4


500

圖 5

30415TW_I




圖 6




圖 7

30415TW_I


730

圖 8

30415TW_I




圖 9

system equipped with a cache and a flash memory. The data management method includes, when a write command is executed by a host for writing data into the flash memory, temporarily storing the written data in the cache and determining a state of all the written data currently storing in the cache. And, the data management method also includes writing a portion of all the written data currently storing in the cache into the flash memory, when the state shows that time needed for writing all the writing data currently storing in the cache may exceed the processing time limit. Accordingly, the data management method can effectively avoid a delay because of a flush command from the host for flushing the cache.

四、指定代表圖：

(一) 本案之指定代表圖：圖 6

(二) 本代表圖之元件符號簡單說明：

600：資料管理程序

S601、S603、S605、S607、S609、S611：資料管理步

驟

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

公告本

修正
98.4.17
備忘

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號： 9811090

※ 申請日： 98.4.1

※IPC 分類： G11C 16/10 (2006.01)
G06F 12/8

一、發明名稱：

資料管理方法及使用此方法的快閃儲存系統與控制
器 / DATA MANAGEMENT METHOD AND FLASH
MEMORY STROAGE SYSTEM AND CONTROLLER
USING THE SAME

二、中文發明摘要：

一種資料管理方法，適用於具快取記憶體的快閃記憶體儲存系統。此資料管理方法包括當執行寫入指令時先將寫入資料暫存於快取記憶體中，並且確認目前暫存快取記憶體中所有寫入資料的狀態，其中倘若所確認的狀態顯示在快閃記憶體中寫入目前暫存在快取記憶體中的所有寫入資料所需的寫入時間會超過一處理時間上限值時，則將暫存於快取記憶體中的一部份寫入資料先寫入至快閃記憶體中。基此，根據本發明的資料管理方法能夠有效地避免當主機系統下達清空快取記憶體的指令時所產生的逾時問題。

三、英文發明摘要：

A data management method for a flash memory storage

102年5月23日修正
頁(本)

102-5-23

七、申請專利範圍：

1. 一種資料管理方法，適用於一快閃記憶體儲存系統，其中該快閃記憶體儲存系統包括一快取記憶體與一快閃記憶體，並且該快閃記憶體具有多個實體區塊，該資料管理方法包括：

在該快取記憶體中暫存來自於一主機系統的多個寫入資料；

判斷在該快閃記憶體中寫入該些寫入資料的時間是否大於一處理時間上限值；以及

當在該快閃記憶體中寫入該些寫入資料的時間大於該處理時間上限值時，則將暫存於該快取記憶體中的該些寫入資料的至少一部份寫入至該快閃記憶體中。

2. 如申請專利範圍第1項所述之資料管理方法，更包括：

將至少一部分的所述實體區塊分組為多個實體單元；以及

配置多個邏輯單元，其中每一所述邏輯單元對映至少一個所述實體單元，

其中每一所述寫入資料是被寫入至所述邏輯單元的其中之一。

3. 如申請專利範圍第1項所述之資料管理方法，其中判斷在該快閃記憶體中寫入該些寫入資料的時間是否大於該處理時間上限值的步驟包括：

判斷暫存於該快取記憶體中的所述寫入資料的資料

量是否大於一資料量門檻值，其中當暫存於該快取記憶體中的所述寫入資料的資料量大於該資料量門檻值時，則判斷在該快閃記憶體中寫入該些寫入資料的時間是大於該處理時間上限值。

4. 如申請專利範圍第2項所述之資料管理方法，其中判斷在該快閃記憶體中寫入該些寫入資料的時間是否大於該處理時間上限值的步驟包括：

判斷寫入所述寫入資料的所述邏輯單元的數目是否大於一資料分散門檻值，其中當寫入所述寫入資料的所述邏輯單元的數目大於該資料分散門檻值時，則判斷在該快閃記憶體中寫入該些寫入資料的時間是大於該處理時間上限值。

5. 如申請專利範圍第2項所述之資料管理方法，更包括將所述實體單元至少分組為一資料區與一備用區。

6. 如申請專利範圍第5項所述之資料管理方法，其中判斷在該快閃記憶體中寫入該些寫入資料的時間是否大於該處理時間上限值的步驟包括：

將寫入所述寫入資料的所述邏輯單元的數目減去該備用區中可用的所述實體單元的數目來獲取一單元處理數；以及

判斷該單元處理數是否大於一單元處理數上限，其中當該單元處理數大於該單元處理數上限時，則判斷寫入該些寫入資料的時間大於該處理時間上限值。

7. 如申請專利範圍第5項所述之資料管理方法，其中

102年5月23日修正
頁(本)

102-5-23

將暫存於該快取記憶體中的所述寫入資料的至少一部份寫入至該快閃記憶體中的步驟包括：

從寫入所述寫入資料的所述邏輯單元中選擇至少一個所述邏輯單元；

從該備用區的實體單元之中選擇至少一個所述實體單元；

將暫存在該快取記憶體中欲寫入至該至少一個邏輯單元的所述寫入資料以及該至少一個邏輯單元所對映的實體單元中的有效資料一同寫入至該至少一個所述實體單元中。

8. 如申請專利範圍第7項所述之資料管理方法，其中將暫存於該快取記憶體中的所述寫入資料的至少一部份寫入至該快閃記憶體中的步驟更包括：

判斷在該快取記憶體中寫入至該至少一個邏輯單元的所述寫入資料的資料量佔該至少一邏輯單元的容量的比例是否大於一比例門檻值；以及

當在該快取記憶體中寫入至該至少一個邏輯單元的所述寫入資料的資料量佔該至少一邏輯單元的容量的比例大於該比例門檻值時，則將該至少一個邏輯單元所對映的實體單元中的有效資料複製到該快取記憶體中，並與該至少一邏輯單元的所述寫入資料整合。

9. 如申請專利範圍第1項所述之資料管理方法，更包括：

在該快閃記憶體儲存系統中配置一快閃記憶體暫存

102年5月23日 修正 頁(本)

102-5-23

區；以及

當在該快閃記憶體中寫入該些寫入資料的時間大於該處理時間上限值時，將暫存於該快取記憶體中的該些寫入資料的至少一部份寫入至該快閃記憶體暫存區。

10. 一種快閃記憶體控制器，適用於控制一快閃記憶體儲存系統，其中該快閃記憶體儲存系統包括一快取記憶體與一快閃記憶體，並且該快閃記憶體具有多個實體區塊，該快閃記憶體控制器包括：

一微處理器單元；

一主機介面單元，耦接該微處理器單元，用以連接一主機系統；

一快閃記憶體介面單元，耦接該微處理器單元，用以連接該快閃記憶體；以及

一記憶體管理單元，耦接該微處理器單元，其中該記憶體管理單元會在該快取記憶體中暫存來自於該主機系統的多個寫入資料，

其中該記憶體管理單元會判斷在該快閃記憶體中寫入該些寫入資料的時間是否大於一處理時間上限值，並且

其中當在該快閃記憶體中寫入該些寫入資料的時間大於該處理時間上限值時，則該記憶體管理單元會將暫存於該快取記憶體中的該些寫入資料的至少一部份寫入至該快閃記憶體中。

11. 如申請專利範圍第 10 項所述之快閃記憶體控制器，其中該記憶體管理單元會將至少一部分的所述實體區

102年5月23日修正
頁(本)

102-5-23

塊分組為多個實體單元，並且配置多個邏輯單元，其中每一所述邏輯單元對映至少一個所述實體單元，其中每一所述寫入資料是被寫入至所述邏輯單元的其中之一。

12. 如申請專利範圍第 10 項所述之快閃記憶體控制器，其中該記憶體管理單元會判斷暫存於該快取記憶體中的所述寫入資料的資料量是否大於一資料量門檻值，其中當暫存於該快取記憶體中的所述寫入資料的資料量大於該資料量門檻值時，則該記憶體管理單元會判斷在該快閃記憶體中寫入該些寫入資料的時間是大於該處理時間上限值。

13. 如申請專利範圍第 11 項所述之快閃記憶體控制器，其中該記憶體管理單元會判斷寫入所述寫入資料的所述邏輯單元的數目是否大於一資料分散門檻值，其中當寫入所述寫入資料的所述邏輯單元的數目大於該資料分散門檻值時，則該記憶體管理單元會判斷在該快閃記憶體的所述實體單元中寫入該些寫入資料的時間是大於該處理時間上限值。

14. 如申請專利範圍第 11 項所述之快閃記憶體控制器，該記憶體管理單元將所述實體單元至少分組為一資料區與一備用區。

15. 如申請專利範圍第 14 項所述之快閃記憶體控制器，其中該記憶體管理單元會將寫入所述寫入資料的所述邏輯單元的數目減去該備用區中可用的所述實體單元的數

目來獲取一單元處理數，以及判斷該單元處理數是否大於一單元處理數上限，

其中當該單元處理數大於該單元處理數上限時，則該記憶體管理單元判斷寫入該些寫入資料的時間大於該處理時間上限值。

16. 如申請專利範圍第 14 項所述之快閃記憶體控制器，其中該記憶體管理單元會從寫入所述寫入資料的所述邏輯單元中選擇至少一個所述邏輯單元，從該備用區的實體單元之中選擇至少一個所述實體單元，並且將暫存在該快取記憶體中欲寫入至該至少一個邏輯單元的所述寫入資料和該至少一個邏輯單元所對映的實體單元中的有效資料一同寫入至該至少一個所述實體單元中。

17. 如申請專利範圍第 16 項所述之快閃記憶體控制器，其中該記憶體管理單元會判斷在該快取記憶體中寫入至該至少一個邏輯單元的所述寫入資料的資料量佔該至少一邏輯單元的容量的比例是否大於一比例門檻值，

其中當在該快取記憶體中寫入至該至少一個邏輯單元的所述寫入資料的資料量佔該至少一邏輯單元的容量的比例大於該比例門檻值時，則該記憶體管理單元會將該至少一個邏輯單元所對映的實體單元中的有效資料複製到該快取記憶體中，並與該至少一邏輯單元的所述寫入資料整合。

18. 如申請專利範圍第 10 項所述之快閃記憶體控制器，該快閃記憶體儲存系統更包括一快閃記憶體暫存區，

102年5月23日修正
頁(本)

102-5-23

其中當在該快閃記憶體中寫入該些寫入資料的時間大於該處理時間上限值時，該記憶體管理單元會將暫存於該快取記憶體中的該些寫入資料的至少一部份寫入至該快閃記憶體暫存區。

19. 一種快閃記憶體儲存系統，包括：

一快取記憶體；
 一快閃記憶體，包括多個實體區塊；以及
 一快閃記憶體控制器，耦接至該快取記憶體與該快閃記憶體，

其中該快閃記憶體控制器會在該快取記憶體中暫存來自於一主機系統的多個寫入資料，

其中該快閃記憶體控制器會判斷在該快閃記憶體中寫入該些寫入資料的時間是否大於一處理時間上限值，

其中當在該快閃記憶體中寫入該些寫入資料的時間大於該處理時間上限值時，則該快閃記憶體控制器會將暫存於該快取記憶體中的所述寫入資料的至少一部份寫入至該快閃記憶體中。

20. 如申請專利範圍第 19 項所述之快閃記憶體儲存系統，其中該快閃記憶體控制器會將至少一部分的所述實體區塊分組為多個實體單元，並且配置多個邏輯單元，

其中每一所述邏輯單元對映至少一個所述實體單元，

其中每一所述寫入資料是被寫入至所述邏輯單元的其中之一。

21. 如申請專利範圍第 19 項所述之快閃記憶體儲存

系統，其中該快閃記憶體控制器會判斷暫存於該快取記憶體中的所述寫入資料的資料量是否大於一資料量門檻值，

其中當暫存於該快取記憶體中的所述寫入資料的資料量大於該資料量門檻值時，則該快閃記憶體控制器會判斷在該快閃記憶體中寫入該些寫入資料的時間是大於該處理時間上限值。

22. 如申請專利範圍第 20 項所述之快閃記憶體儲存系統，其中該快閃記憶體控制器會判斷寫入所述寫入資料的所述邏輯單元的數目是否大於一資料分散門檻值，

其中當寫入所述寫入資料的所述邏輯單元的數目大於該資料分散門檻值時，則該快閃記憶體控制器會判斷在該快閃記憶體的所述實體單元中寫入該些寫入資料的時間是大於該處理時間上限值。

23. 如申請專利範圍第 20 項所述之快閃記憶體儲存系統，其中該快閃記憶體控制器將所述實體單元至少分組為一資料區與一備用區。

24. 如申請專利範圍第 23 項所述之快閃記憶體儲存系統，其中該快閃記憶體控制器會將寫入所述寫入資料的所述邏輯單元的數目減去該備用區中可用的所述實體單元的數目來獲取一單元處理數，以及判斷該單元處理數是否大於一單元處理數上限，

其中當該單元處理數大於該單元處理數上限時，則該快閃記憶體控制器會判斷寫入該些寫入資料的時間大於該處理時間上限值。

102年5月23日修正頁(本)

102-5-23

25. 如申請專利範圍第 23 項所述之快閃記憶體儲存系統，其中該快閃記憶體控制器會從寫入所述寫入資料的所述邏輯單元中選擇至少一個所述邏輯單元，從該備用區的實體單元之中選擇至少一個所述實體單元，並且將暫存在該快取記憶體中欲寫入至該至少一個邏輯單元的所述寫入資料和該至少一個邏輯單元所對映的實體單元中的有效資料一同寫入至該至少一個所述實體單元中。

26. 如申請專利範圍第 25 項所述之快閃記憶體儲存系統，其中該快閃記憶體控制器會判斷在該快取記憶體中寫入至該至少一個邏輯單元的所述寫入資料的資料量佔該至少一邏輯單元的容量的比例是否大於一比例門檻值，

其中當在該快取記憶體中寫入至該至少一個邏輯單元的所述寫入資料的資料量佔該至少一邏輯單元的容量的比例大於該比例門檻值時，則該快閃記憶體控制器會將該至少一個邏輯單元所對映的實體單元中的有效資料複製到該快取記憶體中，並與該至少一邏輯單元的所述寫入資料整合。

27. 如申請專利範圍第 19 項所述之快閃記憶體儲存系統，更包括一快閃記憶體暫存區，

其中當在該快閃記憶體中寫入該些寫入資料的時間大於該處理時間上限值時，該快閃記憶體控制器會將暫存於該快取記憶體中的該些寫入資料的至少一部份寫入至該快閃記憶體暫存區。