(19)**日本国特許庁(JP)**

(51)国際特許分類

(12)特許公報(B2)

FΤ

(11)特許番号 特許第7362861号 (P7362861)

(45)発行日 令和5年10月17日(2023.10.17)

(24)登録日 令和5年10月6日(2023.10.6)

(31)四际付计力规		ГТ		
H01L 2	9/786 (2006.01)	H 0 1 L	29/78	6 1 8 E
H01L 2	1/336 (2006.01)	H 0 1 L	29/78	6 1 8 B
		H 0 1 L	29/78	6 1 7 U
		H 0 1 L	29/78	6 1 7 T
		H 0 1 L	29/78	6 1 8 Z
				請求項の数 4 (全42頁)
(21)出願番号	特願2022-137603(P20)22-137603)	(73)特許権者	000153878
(22)出願日	令和4年8月31日(2022.8.31)			株式会社半導体エネルギー研究所
(62)分割の表示	特願2021-108364(P20	21-108364		神奈川県厚木市長谷398番地
)の分割		(72)発明者	山崎 舜平
原出願日	平成25年5月30日(201	3.5.30)		神奈川県厚木市長谷398番地 株式会
(65)公開番号	特開2022-173216(P20)22-173216		社半導体エネルギー研究所内
	A)		(72)発明者	肥塚 純一
(43)公開日	令和4年11月18日(202	2.11.18)		神奈川県厚木市長谷398番地 株式会
審査請求日	令和4年9月27日(2022	9.27)		社半導体エネルギー研究所内
(31)優先権主張番号	特願2012-125432(P20)12-125432)	(72)発明者	島 行徳
(32)優先日	平成24年5月31日(201	2.5.31)		神奈川県厚木市長谷398番地 株式会
(33)優先権主張国・地域又は機関				社半導体エネルギー研究所内
	日本国(JP)		(72)発明者	徳永 肇
				神奈川県厚木市長谷398番地 株式会
				社半導体エネルギー研究所内
				最終頁に続く

(54)【発明の名称】 半導体装置

(57)【特許請求の範囲】

【請求項1】

ゲート電極層として機能する領域を有する第1の導電層と、

前記第1の導電層上に位置し、窒化シリコンを有する第1の絶縁層と、

前記第1の絶縁層上に位置し、酸化シリコンを有する第2の絶縁層と、

前記第2の絶縁層上に位置する第1の酸化物半導体層と、

前記第1の酸化物半導体層上に位置する第2の酸化物半導体層と、を有し、

前記第1の酸化物半導体層は、In:Ga:Zn=4:2:3またはその近傍で、InとGaとZnとを有し、

前記第1の酸化物半導体層は、Snを有し、

前記第2の酸化物半導体層は、Inと、Gaと、Znとを有し、

前記第2の酸化物半導体層は、1 n m 以上10 n m 未満の大きさの結晶を有する領域を有し、

前記第1の絶縁層の膜厚は、前記第2の絶縁層の膜厚より大きい、半導体装置。

【請求項2】

ゲート電極層として機能する領域を有する第1の導電層と、

前記第1の導電層上に位置し、窒化シリコンを有する第1の絶縁層と、

前記第1の絶縁層上に位置し、酸化シリコンを有する第2の絶縁層と、

前記第2の絶縁層上に位置する第1の酸化物半導体層と、

前記第1の酸化物半導体層上に位置する第2の酸化物半導体層と、を有し、

前記第1の酸化物半導体層は、In:Ga:Zn=4:2:3またはその近傍で、InとGaとZnとを有し、

前記第2の酸化物半導体層は、In:Ga:Zn=1:1:1またはその近傍で、InとGaとZnとを有し、

前記第1の酸化物半導体層は、Snを有し、

前記第2の酸化物半導体層は、1 n m 以上10 n m 未満の大きさの結晶を有する領域を有し、

前記第1の絶縁層の膜厚は、前記第2の絶縁層の膜厚より大きい、半導体装置。

【請求項3】

請求項1又は2において、

前記第1の酸化物半導体層は、1 n m 以上10 n m 未満の大きさの結晶を有する領域を 有する半導体装置。

【請求項4】

請求項1乃至3のいずれか一において、

前記第1の酸化物半導体層と前記第2の酸化物半導体層とは、異なる構成元素を有する 半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本明細書等で開示する発明は、半導体装置及び半導体装置の作製方法に関する。

[0002]

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置 全般を指し、電気光学装置、画像表示装置、半導体回路及び電子機器は全て半導体装置で ある。

【背景技術】

[0003]

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

[0004]

例えば、酸化物半導体として、酸化亜鉛、又は、In-Ga-Zn系酸化物半導体を用いてトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。

[0005]

また、非特許文献 1 には、組成の異なる酸化物半導体を積層させた構造を含むトランジスタが開示されている。

【先行技術文献】

【特許文献】

[0006]

【文献】特開2007-123861号公報

特開 2 0 0 7 - 9 6 0 5 5 号公報

【非特許文献】

[0007]

【文献】Masashi Ono et al., "Novel High Performance IGZO-TFT with High Mobility over 40 cm2/Vs and High Photostability Incorporated Oxygen Diffusion", IDW'11 Late-News Paper, pp. 1689-1690

【発明の概要】

10

20

30

【発明が解決しようとする課題】

[00008]

酸化物半導体を用いたトランジスタにおいて、酸化物半導体層と該酸化物半導体層に接する層との界面に捕獲準位(界面準位ともよぶ)が存在すると、トランジスタの電気特性(例えば、しきい値電圧、又は、サブスレッショルド係数(S値))の変動の原因となる。

[0009]

例えば、ボトムゲート型のトランジスタにおいて、ソース電極層及びドレイン電極層の構成元素が酸化物半導体層のバックチャネルに拡散すると、該構成元素が捕獲準位を形成することで、トランジスタの電気特性が変動する。また、酸化物半導体層とゲート絶縁層との界面に捕獲準位が存在することで、トランジスタの電気特性の変動を引き起こす場合もある。

[0010]

そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性の変動 を抑制し、信頼性の高い半導体装置を提供することを課題の一とする。

【課題を解決するための手段】

[0011]

本発明の一態様は、酸化物半導体を含有するボトムゲート型のトランジスタにおいて、少なくとも、ソース電極層及びドレイン電極層と接する第1の酸化物半導体層と、該第1の酸化物半導体層とゲート絶縁層との間に設けられた第2の酸化物半導体層との積層構造を有する。上記において、第2の酸化物半導体層をトランジスタの主な電流経路(チャネル)とし、第1の酸化物半導体層をソース電極層及びドレイン電極層の構成元素の拡散を抑制するためのバッファ層として用いることで、トランジスタの電気特性の変動を抑制することが可能となる。より具体的には、例えば以下の構成とすることができる。

[0012]

本発明の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ソース電極層及びドレイン電極層と接する第1の酸化物半導体層と、第1の酸化物半導体層とゲート絶縁層との間に設けられた第2の酸化物半導体層と、を含み、第1の酸化物半導体層は、少なくともインジウムの組成は、ガリウムの組成以下であり、第2の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成よりも大きく、第1の酸化物半導体層は、ソース電極層及びドレイン電極層の構成元素を不純物として含む半導体装置である。

[0013]

また、本発明の他の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ソース電極層及びドレイン電極層と接する第1の酸化物半導体層と、ゲート絶縁層と接する第3の酸化物半導体層と、第1の酸化物半導体層の間に設けられた第2の酸化物半導体層を含み、第1の酸化物半導体層及び第3の酸化物半導体層は、少なくともインジウムの組成は、ガリウムの組成以下であり、第2の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成以下であり、第2の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成よりも大きく、第1の酸化物半導体層は、ソース電極層及びドレイン電極層の構成元素を不純物として含む半導体装置である。

[0014]

また、本発明の他の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ソース電極層及びドレイン電極層と接する第1の酸化物半導体層と、ゲート絶縁層と接する第3の酸化物半導体層と、第1の酸化物半導体層と第3の酸化物半導体層の間に設けられた第

10

20

30

40

2の酸化物半導体層を含み、第1の酸化物半導体層及び第3の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成以下であり、第2の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成よりも大きく、第1の酸化物半導体層は、ソース電極層及びドレイン電極層の構成元素を不純物として含み、第3の酸化物半導体層は、ゲート絶縁層の構成元素を不純物として含む半導体装置である。

[0015]

上記の半導体装置のいずれか一において、ソース電極層及びドレイン電極層は、銅を含む ことが好ましい。

[0016]

また、上記の半導体装置のいずれか一において、ゲート絶縁層は、窒化シリコン膜を含んでいてもよい。

[0017]

本発明の一態様に係る構成の効果は、以下のように説明することができる。但し、以下は あくまでも一考察に過ぎないことを付記する。

[0018]

本発明の一態様のトランジスタは、ソース電極層及びドレイン電極層と接する第 1 の酸化物半導体層と、トランジスタの主な電流経路(チャネル)となる第 2 の酸化物半導体層とを含んで構成される。ここで、第 1 の酸化物半導体層は、ソース電極層及びドレイン電極層の構成元素がチャネルまで拡散することを抑制するためのバッファ層として機能する。第 1 の酸化物半導体層を設けることで、第 1 の酸化物半導体層と第 2 の酸化物半導体層との界面、及び、第 2 の酸化物半導体層中への該構成元素の拡散を抑制することができる。

[0019]

また、第1の酸化物半導体層に適用する金属酸化物のエネルギーギャップ(バンドギャップ)を第2の酸化物半導体層に適用する金属酸化物のエネルギーギャップよりも大きくすることで、第2の酸化物半導体層と第1の酸化物半導体層との間に伝導帯バンドオフセットを形成しうるため好ましい。酸化物半導体積層において伝導帯バンドオフセットが存在すると、キャリアが第1の酸化物半導体層界面及び第1の酸化物半導体層中を移動せずに、第2の酸化物半導体層を流れるため、バックチャネル側に金属元素の拡散に起因する捕獲準位が存在する場合であっても、該捕獲準位の影響を受けにくい。よって、トランジスタの電気特性を安定化させることができる。

[0020]

また、本発明の一態様のトランジスタは、上述の第1の酸化物半導体層及び第2の酸化物半導体層に加えて、第2の酸化物半導体層とゲート絶縁層との間に設けられ、ゲート絶縁層に接する第3の酸化物半導体層を含んで構成されることがより好ましい。第3の酸化物半導体層は、第2の酸化物半導体層の構成元素から選択される一又は複数の金属元素を含んで構成され、第2の酸化物半導体層と同質性を有する。よって、第3の酸化物半導体層を設けることで、チャネルとして機能する第2の酸化物半導体層のゲート絶縁層側界面を安定化させることができる。すなわち、第3の酸化物半導体層は、該界面の劣化を防止するためのバッファ層として機能する。特に、チャネルのゲート絶縁層側界面でのキャリアの捕獲を抑制することで、トランジスタの光劣化(例えば、光負バイアス劣化)を低減することができ、信頼性の高いトランジスタを得ることができる。

[0021]

また、第1の酸化物半導体層と同様に、第3の酸化物半導体層に適用する金属酸化物のエネルギーギャップを第2の酸化物半導体層に適用する金属酸化物のエネルギーギャップよりも大きくすることで、第3の酸化物半導体層と第2の酸化物半導体層との間に伝導帯バンドオフセットを形成しうるため好ましい。通常のMISFETにおいてもゲート絶縁層と半導体との界面には、捕獲準位等が発生し、FETの電気特性を劣化させるが、第3の酸化物半導体層を設けることで、キャリアがゲート絶縁層から離れた領域を流れる構造(いわゆる埋め込みチャネル)となるため、上記界面の影響を低減することができる。

10

20

30

[0022]

第1の酸化物半導体、第2の酸化物半導体、及び第3の酸化物半導体として、同一の構成元素によって構成され、組成の異なる金属酸化物を適用する場合、例えば、第1の酸化物半導体、第2の酸化物半導体、及び第3の酸化物半導体として、少なくともインジウム及びガリウムを含有する金属酸化物を用いることができる。ここで、他の金属元素に対するインジウムの組成の割合が大きいほど、電界効果移動度の高い金属酸化物となり、他の金属元素に対するガリウムの割合が大きいほど、エネルギーギャップの大きい金属酸化物となる。従って、チャネル形成領域となる、第2の酸化物半導体としては、インジウムの組成がガリウムの組成よりも大きい金属酸化物を用いることが好ましく、バッファ層として機能する第1の酸化物半導体及び第3の酸化物半導体としては、インジウムの組成がガリウムの組成以下である金属酸化物を用いることが好ましい。

【発明の効果】

[0023]

本発明の一態様により、酸化物半導体を含むトランジスタにおいて、電気特性の変動を抑制することができ、信頼性の高い半導体装置を提供することが可能となる。

【図面の簡単な説明】

[0024]

- 【図1】半導体装置の一態様を示す平面図及び断面図。
- 【図2】半導体装置の一態様を示す平面図、断面図及びバンド図。
- 【図3】半導体装置の作製方法の一例を示す図。
- 【図4】半導体装置の一態様を説明する図。
- 【図5】半導体装置の一態様を説明する図。
- 【図6】半導体装置の一態様を説明する図。
- 【図7】半導体装置の一態様を説明する図。
- 【図8】電子機器を示す図。
- 【図9】電子機器を示す図。
- 【図10】半導体装置の一態様を示す断面図。
- 【図11】半導体装置の一態様を説明する図。
- 【図12】実施例のSIMSの測定結果を示す図。
- 【図13】半導体装置の一態様を説明する図。

【発明を実施するための形態】

[0025]

以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

[0026]

なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

[0027]

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭 化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

[0028]

なお、本明細書等において、第1、第2等として付される序数詞は、便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。

[0029]

また、本明細書において、「平行」とは、二つの直線が - 10 °以上10 °以下の角度で

10

20

30

40

配置されている状態をいう。従って、・5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。

[0030]

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す

[0031]

(実施の形態1)

本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1乃至図3を用いて説明する。本実施の形態では、半導体装置の一例として、酸化物半導体層を有するボトムゲート型のトランジスタを示す。

[0032]

図 1 (A) 乃至図 1 (C) にトランジスタ 3 0 0 の構成例を示す。図 1 (A) は、トランジスタ 3 0 0 の平面図であり、図 1 (B) は、図 1 (A) 中の鎖線 X 1 - Y 1 における断面図であり、図 1 (C) は、図 1 (A) 中の鎖線 V 1 - W 1 における断面図である。

[0033]

トランジスタ300は、絶縁表面を有する基板400上に設けられたゲート電極層402と、ゲート電極層402上のゲート絶縁層404と、ゲート絶縁層404上に接し、ゲート電極層402と重畳する酸化物半導体積層408と、酸化物半導体積層408と電気的に接続するソース電極層410a及びドレイン電極層410bと、を含む。なお、ソース電極層410a及びドレイン電極層410bと、を含む。なお、ソース電極層410a及びドレイン電極層410bとで覆い、酸化物半導体積層408と接する絶縁層412をトランジスタ300の構成要素に含めてもよい。

[0034]

トランジスタ300において、酸化物半導体積層408はソース電極層410a及びドレイン電極層410bと接する酸化物半導体層408aと、酸化物半導体層408bとゲート絶縁層404との間に設けられた酸化物半導体層408bと、を含んで構成される。

[0035]

酸化物半導体積層408において、酸化物半導体層408bは、トランジスタ300のチャネルを形成する領域である。また、酸化物半導体層408bのバックチャネル側に設けられた酸化物半導体層408aは、ソース電極層410a及びドレイン電極層410bの構成元素が酸化物半導体層408bへと拡散することを防止するバッファ層として機能する。すなわち、酸化物半導体層408aは、ソース電極層410a及びドレイン電極層410bの構成元素を不純物として含む。該バッファ層を設けることで、トランジスタ300のチャネルにおいて捕獲準位が形成されることを抑制することができるため、捕獲準位に起因する5値の増大を抑制することができる。よって、トランジスタの電気特性のばらつき、又は経時劣化を抑制して、信頼性の高い半導体装置を提供することが可能となる。

[0036]

酸化物半導体層408a及び酸化物半導体層408bは、構成元素の異なる酸化物半導体を用いてもよいし、構成元素を同一とし、両者の組成を異ならせてもよい。但し、トランジスタ300のチャネルとして機能する酸化物半導体層408bとしては、電界効果移動度の高い酸化物半導体を適用することが好ましい。

[0037]

例えば、酸化物半導体層 4 0 8 a 及び酸化物半導体層 4 0 8 b の構成元素を同一とし、少なくともインジウム及びガリウムを含有する酸化物半導体を用いる場合、酸化物半導体層 4 0 8 b としてインジウムの組成がガリウムの組成よりも大きい酸化物半導体を用いることが好ましく、酸化物半導体層 4 0 8 a としては、インジウムの組成がガリウムの組成以下である酸化物半導体を用いることが好ましい。

[0038]

酸化物半導体では、主として重金属のs軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることによりs軌道のオーバーラップが多くなる傾向がある。よって、

10

20

30

酸化物半導体層408bにおいて、インジウムの組成をガリウムの組成よりも大きくすることで、インジウムの組成がガリウムの組成以下である酸化物と比較して高い電界効果移動度を備えることが可能となる。

[0039]

また、他の金属元素に対するガリウムの割合が大きいほど、エネルギーギャップの大きい金属酸化物となるため、インジウムの組成をガリウムの組成以下とすることで、酸化物半導体層408bよりも大きなエネルギーギャップを有する。よって、酸化物半導体層408bと酸化物半導体層408aとの間に伝導帯バンドオフセットを形成しうるため好ましい。また、ガリウムはインジウムと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、インジウムの組成がガリウムの組成以下である金属酸化物はインジウムの組成がガリウムの組成より大きい金属酸化物と比較して安定した特性を備える。よって、トランジスタ300のバックチャネル側をより安定化することが可能となる。

[0040]

例えば、酸化物半導体層 4 0 8 a 及び酸化物半導体層 4 0 8 b として、 I n - G a - Z n 系酸化物半導体を用いる場合、酸化物半導体層 4 0 8 a には、 I n : G a : Z n = 1 : 1 : 1 : 1 (= 1 / 3 : 1 / 3 : 1 / 3)、 I n : G a : Z n = 1 : 3 : 2 (= 1 / 6 : 3 / 6 : 2 / 6)、 I n : G a : Z n = 2 : 4 : 3 (= 2 / 9 : 4 / 9 : 3 / 9)、あるいは I n : G a : Z n = 1 : 5 : 3 (= 1 / 9 : 5 / 9 : 3 / 9)の組成 (原子数比)の I n - G a - Z n 系酸化物やその組成の近傍の金属酸化物を用いることができる。酸化物半導体層 4 0 8 b には、 I n : G a : Z n = 3 : 1 : 2 (= 3 / 6 : 1 / 6 : 2 / 6)、 I n : G a : Z n = 5 : 1 : 3 (= 5 / 9 : 1 / 9 : 3 / 9)、 I n : G a : Z n = 5 : 1 : 3 (= 5 / 9 : 1 / 9 : 3 / 9)、 I n : G a : Z n = 5 : 1 : 3 (= 5 / 1 2 : 3 / 1 2)、あるいは I n : G a : Z n = 7 : 1 : 3 (= 7 / 1 1 : 1 / 1 1 : 3 / 1 1)の組成 (原子数比)の I n - G a : Z n = 7 : 1 : 3 (= 7 / 1 1 : 1 / 1 1 : 3 / 1 1)の組成 (原子数比)の I n - G a : Z n = 7 : 1 : 3 (= 7 / 1 1 : 1 / 1 1 : 3 / 1 1)の組成 (原子数比)の I n - G a - Z n 系酸化物やその組成の近傍の金属酸化物を用いることができる

[0041]

なお、例えば、In、Ga、Znの組成がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、組成がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a-A) 2 +(b-B) 2 +(c-C) 2 r 2 を満たすことをいう。rとしては、例えば、0.05とすればよい。

[0042]

なお、酸化物半導体積層408に適用する金属酸化物としては、これらに限られず、必要とする電気的特性(電界効果移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、ガリウムに代えて他の金属元素を含有してもよい。または、亜鉛を含まない金属酸化物を用いることも可能である。但し、適用する金属酸化物中に組成として亜鉛を含む場合、形成される酸化物半導体層を比較的容易に後述するCAAC-OS(CAxis Aligned Crystalline Oxide Semiconductor)膜とすることができるため好ましい。

[0043]

なお、酸化物半導体層は、スパッタリング法によって形成することができ、スパッタリングターゲットにインジウムを含有すると成膜時のパーティクルの発生を低減することができる。よって、インジウムを含む酸化物半導体層408a及びインジウムを含む酸化物半導体層408bとすることがより好ましい。

[0044]

以下では、酸化物半導体層の構造について説明する。

[0045]

50

40

10

20

酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非 単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化 物半導体層、CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)膜などをいう。

[0046]

非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体層である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体層が典型である。

[0047]

微結晶酸化物半導体層は、例えば、1 n m 以上10 n m 未満の大きさの微結晶(ナノ結晶ともいう。)を含む。従って、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも欠陥準位密度が低いという特徴がある。

[0048]

CAAC-OS膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC-OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC-OS膜は、微結晶酸化物半導体層よりも欠陥準位密度が低いという特徴がある。以下、CAAC-OS膜について詳細な説明を行う

[0049]

CAAC-OS膜を透過型電子顕微鏡(TEM: Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、<math>CAC-OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

[0050]

CAAC-OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。

[0051]

一方、CAAC-OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

[0052]

断面TEM観察および平面TEM観察より、CAAC-OS膜の結晶部は配向性を有していることがわかる。

[0053]

CAAC-OS膜に対し、X線回折(XRD:X-Ray Diffraction)装置を用いて構造解析を行うと、例えば $InGaZnO_4$ の結晶を有するCAAC-OS膜のout-of-plane法による解析では、回折角(2)が 3.1 。近傍にピークが現れる場合がある。このピークは、 $InGaZnO_4$ の結晶の(0.09)面に帰属されることから、CAAC-OS膜の結晶が C軸配向性を有し、C軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

[0054]

一方、CAAC-OS膜に対し、C軸に概略垂直な方向からX線を入射させるin-plane法による解析では、2が56。近傍にピークが現れる場合がある。このピークは、 $InGaZnO_4$ の結晶の(110)面に帰属される。 $InGaZnO_4$ の単結晶酸化物半導体層であれば、2を56。近傍に固定し、試料面の法線ベクトルを軸(軸)と

10

20

30

40

して試料を回転させながら分析(スキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、2 を56°近傍に固定して スキャンした場合でも、明瞭なピークが現れない。

[0055]

以上のことから、CAAC-OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。

[0056]

なお、結晶部は、CAAC-OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。

[0057]

また、 C A A C - O S 膜中の結晶化度が均一でなくてもよい。例えば、 C A A C - O S 膜の結晶部が、 C A A C - O S 膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、 C A A C - O S 膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

[0058]

なお、 $InGaZnO_4$ の結晶を有するCAAC-OS膜のout-of-plane法による解析では、2 が 3 1 ° 近傍のピークの他に、2 が 3 6 ° 近傍にもピークが現れる場合がある。2 が 3 6 ° 近傍のピークは、CAAC-OS膜中の一部に、C 軸配向性を有さない結晶が含まれることを示している。CAAC-OS 膜は、2 が 3 1 ° 近傍にピークを示し、2 が 3 6 ° 近傍にピークを示さないことが好ましい。

[0059]

CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

[0060]

なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。

[0061]

CAAC-OS膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa-b面から劈開し、a-b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、CAAC-OS膜を成膜することができる。

[0062]

また、CAAC-OS膜を成膜するために、以下の条件を適用することが好ましい。

[0063]

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が-80 以下、好ましくは-100 以下である成膜ガスを用いる。

[0064]

また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を100 以上740 以下、好ましくは200 以上500 以下として成膜する。成膜時の基板加熱温度を高めることで、平

10

20

30

40

板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、 スパッタリング粒子の平らな面が基板に付着する。

[0065]

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。

[0066]

スパッタリング用金属酸化物ターゲットの一例として、In-Ga-Zn-O化合物ターゲットについて以下に示す。

[0067]

 InO_X 粉末、 GaO_Y 粉末および ZnO_Z 粉末を所定の比率で混合し、加圧処理後、 1000 以上 1500 以下の温度で加熱処理をすることで多結晶であるIn-Ga-Zn-O化合物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで、所定のmol数比は、例えば、 InO_X 粉末、 GaO_Y 粉末および ZnO_Z 粉末が、 2:2:1、 8:4:3、 3:1:1、 1:1:1、 4:2:3 または 3:1:2 である。なお、粉末の種類、およびその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

[0068]

なお、酸化物半導体層 4 0 8 a と酸化物半導体層 4 0 8 b とは、異なる結晶性を有していてもよい。但し、トランジスタ 3 0 0 のチャネルとして機能する酸化物半導体層 4 0 8 b には、CAAC-OS 膜を適用することが好ましい。また、酸化物半導体層 4 0 8 b が CAAC-OS 膜である場合、酸化物半導体層 4 0 8 b 上に接して設けられる酸化物半導体層 4 0 8 a に、プリカーサの整列が起き、所謂秩序性を持たせることで、酸化物半導体層 4 0 8 a を CAAC-OS 膜とすることができる場合がある。バックチャネル側に設けられる酸化物半導体層 4 0 8 a は非晶質酸化物半導体であると、ソース電極層 4 1 0 a 及びドレイン電極層 4 1 0 b 形成時のエッチング処理により酸素欠損が生じ、n 型化されやすい。よって、酸化物半導体層 4 0 8 a に結晶性を有する酸化物半導体を適用することは好ましい。

[0069]

なお、本実施の形態において、酸化物半導体層408aと酸化物半導体層408bとは同一の構成元素によって形成された酸化物半導体積層とする。このとき、材料や成膜条件によっては、各酸化物半導体層同士の界面が不明確になる場合もある。よって、図1においては、酸化物半導体層408aと酸化物半導体層408bの界面を模式的に点線で図示している。これは以降の各図面においても同様である。

[0070]

図2(A)乃至図2(C)にトランジスタ310の構成例を示す。図2(A)は、トランジスタ310の平面図であり、図2(B)は、図2(A)中の鎖線X2・Y2における断面図であり、図2(C)は、図2(A)中の鎖線V2・W2における断面図である。図2(A)乃至図2(C)に示すトランジスタ310は、図1のトランジスタ300と同様に、絶縁表面を有する基板400上に設けられたゲート電極層402と、ゲート電極層402上のゲート絶縁層404と、ゲート絶縁層404と接し、ゲート電極層402と重畳する酸化物半導体積層408と、酸化物半導体積層408と電気的に接続するソース電極層410a及びドレイン電極層410bと、を含む。また、ソース電極層410a及びドレイン電極層410bを覆い、酸化物半導体積層408と接する絶縁層412をトランジスタ310の構成要素としてもよい。

[0071]

トランジスタ310は、酸化物半導体層408bとゲート絶縁層404との間に、酸化物半導体層408cを有する点において、トランジスタ300と相違する。すなわち、トランジスタ310では、酸化物半導体積層408が、酸化物半導体層408a、酸化物半導体層408b及び酸化物半導体層408cの積層構造を含んで構成される。

10

20

30

40

[0072]

なお、トランジスタ310において、酸化物半導体層408c以外の構成は、トランジスタ300と同様であり、トランジスタ300についての説明を参酌することができる。

[0073]

トランジスタ310において、チャネルが形成される酸化物半導体層408bと、ゲート 絶縁層404との間に酸化物半導体層408cを設けることで、キャリアがゲート絶縁層404から離れた領域を流れる構造(いわゆる埋め込みチャネル)となる。よって、ゲート絶縁層404とチャネルとの界面を安定化することができ、該界面に捕獲準位が形成されることを抑制することができる。これにより、トランジスタの劣化、特に光負バイアス劣化等の光劣化を防止し、信頼性の高いトランジスタとすることができる。

[0074]

インジウムとガリウムを含有する金属酸化物において、他の金属元素に対するガリウムの組成の割合が大きい程、エネルギーギャップは大きくなる。また、酸化物半導体層408 cと酸化物半導体層408 bのバンドギャップの差によって、伝導帯バンドオフセットが形成される。従って、酸化物半導体層408 cとしてインジウムの組成がガリウムの組成以下である金属酸化物を用いると、酸化物半導体層408 bに効果的にチャネルを形成することができるため好ましい。

[0075]

酸化物半導体層 4 0 8 c として、 I n - G a - Z n 系酸化物半導体を用いる場合、 I n : G a : Z n = 1 : 1 : 1 (= 1 / 3 : 1 / 3 : 1 / 3)、 I n : G a : Z n = 1 : 3 : 2 (= 1 / 6 : 3 / 6 : 2 / 6)、 I n : G a : Z n = 2 : 4 : 3 (= 2 / 9 : 4 / 9 : 3 / 9)、 あるいは I n : G a : Z n = 1 : 5 : 3 (= 1 / 9 : 5 / 9 : 3 / 9) の組成 (原子数比)の I n - G a - Z n 系酸化物やその組成の近傍の酸化物を用いることができる。 なお、酸化物半導体層 4 0 8 a と酸化物半導体層 4 0 8 c は、ともにインジウムの組成がガリウムの組成以下である金属酸化物を用いることが好ましい。ここで、酸化物半導体層 4 0 8 a の組成と、酸化物半導体層 4 0 8 c の組成とは、同一であっても異なっていてもよい。

[0076]

また、一般的に、酸化物半導体層は、スパッタリング法を用いて成膜されることが多い。一方で、酸化物半導体層のスパッタリングの際にイオン化された希ガス元素(例えば、アルゴン)や、スパッタリングターゲット表面からはじき飛ばされた粒子が、ゲート絶縁層などの酸化物半導体層の被形成面となる膜の粒子をはじき飛ばしてしまうことがある。このようにして被形成面となる膜からはじき飛ばされた粒子は、酸化物半導体層に不純物元素として取り込まれてしまい、特に酸化物半導体層の被形成面近傍には、不純物元素が高い濃度で取り込まれる恐れがある。又、不純物元素が酸化物半導体層の被形成面近傍に残存すると、当該酸化物半導体層が高抵抗化してしまい、トランジスタの電気特性の低下の要因となる。

[0077]

しかしながら、図2(A)乃至図2(C)に示すトランジスタ3 1 0 においては、チャネルが形成される酸化物半導体層4 0 8 b と、ゲート絶縁層4 0 4 との間に酸化物半導体層4 0 8 c を有することで、ゲート絶縁層4 0 4 の構成元素がチャネルまで拡散することを抑制することができる。すなわち、酸化物半導体層4 0 8 c は、ゲート絶縁層4 0 4 の構成元素(例えば、シリコン)を不純物として含む場合がある。酸化物半導体層4 0 8 c を含むことで、トランジスタ3 1 0 の電気特性をより安定化することができ、信頼性の高い半導体装置を提供することができる。

[0078]

また、図2(D)は、図2(B)における膜厚方向(D-D'間)のエネルギーバンド図である。本実施の形態では、酸化物半導体層408a乃至酸化物半導体層408cを、In-Ga-Zn系酸化物半導体を用いて形成するものとする。また、酸化物半導体層408a及び酸化物半導体層408cには、インジウムの組成が、ガリウムの組成以下である

10

20

30

40

金属酸化物を適用し、酸化物半導体層 4 0 8 b には、インジウムの組成が、ガリウムの組成よりも大きい金属酸化物を適用する。これによって本実施の形態で示す酸化物半導体積層 4 0 8 は、図 2 (D)に示すエネルギーバンド図のように、所謂埋め込みチャネルを構成することが可能となる。

[0079]

以下に、図3を用いてトランジスタ310の作製方法の一例を示す。

[0800]

まず、絶縁表面を有する基板400上に、ゲート電極層402(これと同じ層で形成される配線を含む)を形成する。

[0081]

絶縁表面を有する基板 4 0 0 に使用することができる基板に大きな制約はないが、少なくとも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板 4 0 0 として用いてもよい。また、基板 4 0 0 上に下地絶縁層を形成してもよい。

[0082]

ゲート電極層402の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層402としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。ゲート電極層402は単層構造としてもよいし、積層構造としてもよい。ゲート電極層402はテーパ形状としてもよく、例えばテーパ角を15°以上70°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。

[0083]

また、ゲート電極層 4 0 2 の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。

[0084]

または、ゲート電極層 4020 材料として、窒素を含む In-Ga-Zn 系酸化物、窒素を含む In-Ga を含む In-Ga 系酸化物、窒素を含む In-Ga 系酸化物、窒素を含む In-Ga 系酸化物、窒素を含む In-Ga 系酸化物、窒素を含む In-Ga 系酸化物、金属窒化物膜(窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など)を用いてもよい。これらの材料は、In-Ga では、In-Ga では、In-Ga

[0085]

次いで、ゲート電極層 4 0 2 を覆うようにゲート電極層 4 0 2 上にゲート絶縁層 4 0 4 を 形成する(図 3 (A) 参照)。ゲート絶縁層 4 0 4 としては、プラズマ C V D 法、スパッ タリング法等により、酸化シリコン膜、酸化室化シリコン膜、窒化酸化シリコン膜、窒化 シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコ ニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸 化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用い る

[0086]

なお、ゲート絶縁層404において、後に形成される酸化物半導体積層408と接する領域は、酸化物絶縁層であることが好ましく、酸素過剰領域を有することがより好ましい。

10

20

30

ゲート絶縁層404に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁層404を形成すればよい。又は、成膜後のゲート絶縁層404に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

[0087]

次いで、ゲート絶縁層404上に、酸化物半導体層408cとなる酸化物半導体膜、酸化物半導体層408bとなる酸化物半導体膜、及び酸化物半導体層408aとなる酸化物半導体膜を順に成膜し、フォトリソグラフィ法を用いたエッチング処理によって島状に加工して、酸化物半導体積層408を形成する(図3(B)参照)。

[0088]

酸化物半導体層408c、酸化物半導体層408b及び酸化物半導体層408aはそれぞれ、非晶質酸化物半導体であってもよいし、結晶性酸化物半導体であってもよい。但し、トランジスタ310のチャネルとして機能する酸化物半導体層408bは結晶性酸化物半導体とすることが好ましい。なお、非晶質酸化物半導体に熱処理を加えることで、結晶性酸化物半導体としてもよい。非晶質酸化物半導体を結晶化させる熱処理の温度は、250以上700 以下、好ましくは400 以上、より好ましくは500 以上、さらに好ましくは550 以上とする。当該熱処理は、作製工程における他の熱処理と兼ねることも可能である。

[0089]

各酸化物半導体膜の成膜方法は、スパッタリング法、MBE(Molecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。

[0090]

酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、スパッタリング装置の成膜室内に供給する雰囲気ガスとして、水素、水、水酸基又は水素化物などの不純物が除去された高純度の希ガス(代表的にはアルゴン)、酸素、及び希ガスと酸素との混合ガスを適宜用いる。

[0091]

また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。

[0092]

なお、ゲート絶縁層404及び酸化物半導体膜は、大気開放せずに連続的に成膜することが好ましい。ゲート絶縁層404及び酸化物半導体膜の成膜を大気開放せずに連続的に行うことで、酸化物半導体膜表面への水素又は水素化合物の付着(例えば、吸着水など)を防止することができるため、不純物の混入を抑制することができる。

[0093]

また、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度(充填率)は90%以上100%以下、好ましくは95%以上99.9%以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。

[0094]

なお、基板400を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板400を加熱する温度と

10

20

30

- -

しては、150 以上450 以下とすればよく、好ましくは基板温度が200 以上350 以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性酸化物半導体膜を形成することができる。

[0095]

酸化物半導体層(例えば、酸化物半導体層408b)としてCAAC-OS膜を適用する場合、該CAAC-OS膜を得る方法としては、例えば、成膜温度を200 以上450以下として酸化物半導体膜の成膜を行い、表面に概略垂直にc軸配向させる方法がある。または、酸化物半導体膜を薄い膜厚で成膜した後、200 以上700 以下の熱処理を行い、表面に概略垂直にc軸配向させてもよい。または、一層目として薄い膜厚で成膜した後、200 以上700 以下の熱処理を行い、二層目の成膜を行い、表面に概略垂直にc軸配向させてもよい。

[0096]

酸化物半導体層408a乃至酸化物半導体層408cに用いる酸化物半導体としては、少なくともインジウム(In)を含む。特に、インジウムと亜鉛(Zn)を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。

[0097]

また、上述のように、捕獲準位の影響を低減するためのバッファ層として機能する酸化物 半導体層 4 0 8 a 及び酸化物半導体層 4 0 8 c としては、インジウムの組成がガリウムの 組成以下である金属酸化物を用いることが好ましく、チャネル形成領域となる酸化物半導 体層 4 0 8 b としては、インジウムの組成がガリウムの組成よりも大きい金属酸化物を用 いることが好ましい。

[0098]

なお、スタビライザーとして、ガリウム(Ga)に代えて、又はガリウム(Ga)に加えて、スズ(Sn)、ハフニウム(Hf)、アルミニウム(A1)、ジルコニウム(Zr)のいずれか一種または複数種を有していてもよい。また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種または複数種を有してもよい。

[0099]

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、In-Hf-Zn系酸化物、In-Ce-Zn系酸化物、In-Bu-Zn系酸化物、In-Bu-Zn系酸化物、In-Bu-Zn系酸化物、In-Bu-Zn系酸化物、In-Br-Zn系酸化物、In-Br-Zn系酸化物、In-Br-Zn系酸化物、In-Br-Zn系酸化物、In-Br-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Hf-Al-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。

[0100]

例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。

[0101]

また、酸化物半導体として、 $InMO_3(ZnO)_m(m>0$ 、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn およびCo から選ばれ

10

20

30

40

た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、 In_2SnO_5 ($ZnO)_n$ (n>0、且つ、nは整数)で表記される材料を用いてもよい。

[0102]

酸化物半導体積層 4 0 8 に対して、膜中に含まれる過剰な水素(水や水酸基を含む)を除去(脱水化又は脱水素化)するための熱処理を行うことが好ましい。熱処理の温度は、 3 0 0 以上 7 0 0 以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。この熱処理によって、 n 型の導電性を付与する不純物である水素を除去することができる。

[0103]

なお、脱水化又は脱水素化のための熱処理は、酸化物半導体膜の成膜後であればトランジスタの作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。

[0104]

熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。

[0105]

また、熱処理で酸化物半導体層(又は酸化物半導体積層)を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で-55)以下、好ましくは10ppm(露点換算で-55)以下、好ましくは・1ppm以下、より好ましくは10ppb以下の空気)を導入してもよい。酸素ガス又は一酸化二窒素ガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガス又は一酸化二窒素ガスの純度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び1型(真性)化することができる。

[0106]

また、脱水化又は脱水素化処理によって酸素が同時に脱離して減少してしまうおそれがあるため、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して膜中に酸素を供給してもよい。

[0107]

脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層を高純度化、及びi型(真性)化することができる。高純度化し、i型(真性)化した酸化物半導体を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。

[0108]

酸化物半導体層に酸素導入する場合、酸化物半導体層に直接導入してもよいし、後に形成される絶縁層を通過して酸化物半導体層へ導入してもよい。酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。また、酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。

[0109]

10

20

30

例えば、イオン注入法で酸化物半導体層へ酸素イオンの注入を行う場合、ドーズ量を 1×10^{13} i o n s / c m 2 以上 5×10^{16} i o n s / c m 2 以下とすればよい。

[0110]

酸化物半導体層への酸素の供給は、酸化物半導体膜の成膜後であれば、そのタイミングは特に限定されない。また、酸素の導入は複数回行ってもよい。

[0111]

次いで、酸化物半導体積層408上に導電膜を形成し、これを加工してソース電極層41 0a及びドレイン電極層410b(これと同じ層で形成される配線を含む)を形成する(図3(C)参照)。

[0112]

ソース電極層410a及びドレイン電極層410bとしては、例えば、A1、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、A1、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としてもよい。また、ソース電極層410a及びドレイン電極層410bを、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム(In203)、酸化スズ(Sn02)、酸化亜鉛(In)、酸化インジウム酸化スズ(In203.Sn02)、酸化インジウム酸化亜鉛(In203.Zn0)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

[0113]

また、ソース電極層 4 1 0 a 及びドレイン電極層 4 1 0 b として窒素を含む I n - G a - Z n - O膜、窒素を含む I n - S n - O膜、窒素を含む I n - G a - O膜、窒素を含む I n - O膜、窒素を含む I n - O膜、窒素を含む I n - O膜等の金属窒化物膜を用いることができる。これらの膜は、酸化物半導体積層 4 0 8 と同じ構成元素を含むため、酸化物半導体積層 4 0 8 との界面を安定化させることができる。

[0114]

なお、ソース電極層410a及びドレイン電極層410bとして、銅を含む導電膜を適用すると、配線抵抗を低減することができるため好ましい。一般に、銅は半導体中や酸化シリコン膜中で拡散し易く、半導体装置の動作を不安定にし、歩留まりを著しく低下させてしまう恐れがある。しかしながら、トランジスタ310では、ソース電極層410a及びドレイン電極層410bと接して、該電極層の構成元素(ここでは、銅)の拡散を抑制するためのバッファ層として機能する酸化物半導体層408aを有するため、銅の拡散によるバックチャネル側の捕獲準位の影響を低減、好ましくはなくすことができる。

[0115]

次いで、ソース電極層 4 1 0 a、ドレイン電極層 4 1 0 b 及び露出した酸化物半導体積層 4 0 8 を覆うように、絶縁層 4 1 2 を形成する(図 3 (D)参照)。

[0116]

絶縁層412としてはプラズマCVD法、スパッタリング法により形成することができ、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜等を単層で、又は積層して用いることができる。但し、絶縁層412として、酸化物絶縁層を形成すると、該酸化物絶縁層によって酸化物半導体積層408へ酸素を供給することが可能となるため、好ましい。

[0117]

絶縁層412を形成後、熱処理を行ってもよい。熱処理の温度は、200 以上が好ましく、例えば220 とすればよい。

[0118]

以上によって、本実施の形態のトランジスタ310を形成することができる。

10

20

30

[0119]

本実施の形態で示すトランジスタは、ソース電極層又はドレイン電極層の構成元素がチャネルに拡散することを抑制するバッファ層として機能する第1の酸化物半導体層と、チャネルとして機能する第2の酸化物半導体層と、を含んで構成される。これによって、トランジスタのバックチャネル側に形成されうる界面準位の影響を低減することができる。また、本実施の形態で示すトランジスタは、チャネルとして機能する酸化物半導体層とゲート絶縁層との間に設けられ、チャネルのゲート絶縁層側界面の劣化を防止するためのバッファ層として機能する第3の酸化物半導体層を含むことがより好ましい。第3の酸化物半導体層を含むことで、トランジスタの光劣化(例えば、光負バイアス劣化)を低減することができ、信頼性の高い半導体装置を提供することが可能となる。

[0 1 2 0]

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適 宜組み合わせて用いることができる。

[0121]

(実施の形態2)

本実施の形態では、実施の形態1と異なる半導体装置の一形態を、図10を用いて説明する。具体的には、実施の形態1で示したトランジスタとゲート絶縁層の構成の異なるトランジスタについて説明する。

[0122]

図10(A)に、トランジスタ320の構成例を示す。図10(A)に示すトランジスタ320は、図2のトランジスタ310と同様に、絶縁表面を有する基板400上に設けられたゲート電極層402と、ゲート電極層402上のゲート絶縁層403、406と、ゲート絶縁層406と接し、ゲート電極層402と重畳する酸化物半導体積層408と、酸化物半導体積層408とで、酸化物半導体積層408は、ゲート絶縁層406に接する酸化物半導体積層408は、ゲート絶縁層406に接する酸化物半導体層408に上に接する酸化物半導体層408に上に接する酸化物半導体層408に接近、ソース電極層410a及びドレイン電極層410bと接する酸化物半導体層408aと、を含む。また、ソース電極層410a及びドレイン電極層410bと接する酸化物半導体層408aと、を含む。また、ソース電極層410a及びドレイン電極層410bと接する酸化物半導体層408と接する絶縁層412をトランジスタ320の構成要素としてもよい。

[0123]

トランジスタ320は、ゲート絶縁層として、ゲート電極層402側から、ゲート絶縁層403a、ゲート絶縁層403b及びゲート絶縁層403cを含む第1のゲート絶縁層403と、第2のゲート絶縁層406との積層構造を含む点で、トランジスタ310と相違する。

[0124]

なお、トランジスタ320において、ゲート絶縁層以外の構成は、トランジスタ310と 同様であり、トランジスタ310についての説明を参酌することができる。

[0125]

トランジスタ320において、第1のゲート絶縁層403としては窒素を含むシリコン膜を適用する。窒素を含むシリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、トランジスタ320の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置の静電破壊を抑制することができる。

[0 1 2 6]

また、酸化物半導体積層408と接する第2のゲート絶縁層406としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜等の酸素を含む絶縁層を適用する。第2のゲート絶縁層406は化学量論的組成よりも過剰に酸素を含む領域(酸素過剰領域)を含むことがより好ましい。酸化物半導体積層408と接する絶縁層が酸素過剰領域を含むことで、酸化物半導体積層408へ酸素を供給することが可能となり、酸化物半導体積層40

10

20

30

40

8からの酸素の脱離を防止するとともに酸素欠損を補填することが可能となるためである。第2のゲート絶縁層406に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて第2のゲート絶縁層406を形成すればよい。又は、成膜後の第2のゲート絶縁層406に酸素を導入して、酸素過剰領域を形成してもよい。

[0 1 2 7]

第1のゲート絶縁層403に適用する窒素を含むシリコン膜としては、例えば、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜が挙げられるが、酸素に対する窒素の含有量が多い程高い比誘電率を有するため、窒化シリコン膜を適用することが好ましい。また、酸化シリコンのエネルギーギャップが8eVであるのに対して窒化シリコンのエネルギーギャップは5.5eVと小さく、それに応じて固有抵抗も小さいため、窒化シリコン膜を用いることでより高いESD(Electro.Static Discharge)耐性を付与することが可能となる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

[0128]

ゲート電極層402と接するゲート絶縁層403aは、アンモニアの含有量が、少なくともゲート絶縁層403bよりも低い窒素を含むシリコン膜とする。アンモニアは、窒素原子上の孤立電子対の働きにより、金属錯体の配位子となる。よって、例えば、ゲート電極層402として銅を用いる場合、アンモニアの含有量が多いゲート絶縁層を該ゲート電極層と接する態様で設けると以下式(1)に示す反応によって、銅がゲート絶縁層中に拡散する恐れがある。

[0129]

【数1】

$$Cu^{2+} + 4NH_3 \Leftrightarrow [Cu(NH_3)_4]^{2+} \cdots (1)$$

[0130]

トランジスタ320では、アンモニアの含有量が低い(少なくとも、ゲート絶縁層403 bよりも低い)ゲート絶縁層403aをゲート電極層402と接する態様で設けることで 、ゲート電極層402の材料(例えば、銅)が第1のゲート絶縁層403中へ拡散するこ とを抑制することができる。即ち、ゲート絶縁層403aは、ゲート電極層402を構成 する金属材料に対するバリア膜として機能することができる。ゲート絶縁層403aを設 けることで、トランジスタの信頼性をより向上させることができる。

[0131]

ゲート絶縁層 4 0 3 b は、ゲート絶縁層 4 0 3 a よりも厚い膜厚を有し、膜中欠陥が低減された窒素を含むシリコン膜とする。例えば、ゲート絶縁層 4 0 3 b の膜厚を 3 0 0 n m 以上 4 0 0 n m 以下とする。また、電子スピン共鳴法(ESR:Electron Spin Resonance)によって計測される信号においてNcセンター(g値が 2 .0 0 3)に現れる信号のスピン密度が、好ましくは 1 × 1 0 17 s p i n s / c m 3 以下、より好ましくは 5 × 1 0 16 s p i n s / c m 3 以下である窒素を含むシリコン膜を適用する。このように、膜中欠陥が低減された窒素を含むシリコン膜を厚い膜厚(例えば、3 0 0 n m 以上)で設けることにより、ゲート絶縁層 4 0 3 b の E S D 耐性を、例えば 3 0 0 V 以上とすることが可能である。

[0132]

また、ゲート絶縁層403cは、含有水素濃度の低減された窒素を含むシリコン膜とする。ゲート絶縁層403cの水素濃度は、少なくともゲート絶縁層403bよりも低い濃度とする。例えば、プラズマCVD法によりゲート絶縁層403cを成膜する場合に、供給ガス中に含まれる水素濃度をゲート絶縁層403bの成膜に用いる供給ガスより低下させることで、ゲート絶縁層403cの水素濃度をゲート絶縁層403bよりも低減すること

10

20

30

40

ができる。具体的には、ゲート絶縁層 4 0 3 b 及びゲート絶縁層 4 0 3 c として窒化シリコン膜を形成する場合には、ゲート絶縁層 4 0 3 b 成膜のための供給ガスよりもアンモニア流量を低減、またはアンモニアを用いずにゲート絶縁層 4 0 3 c を成膜すればよい。

[0133]

ゲート絶縁層403cとして含有水素濃度が低減された窒化シリコン膜を設けることで、第2のゲート絶縁層406及び酸化物半導体積層408への水素、又は水素化合物(例えば、水)の混入を低減することができる。水素は酸化物半導体と結合することによって一部がドナーとなり、キャリアである電子を生じさせてトランジスタのしきい値電圧をマイナス方向に変動(シフト)させる要因となるため、水素濃度の低減された窒化シリコン膜をゲート絶縁層403cとして設けることで、トランジスタの電気特性を安定化させることができる。また、水素濃度の低減された窒化シリコン膜をゲート絶縁層403cとして設けることで、ゲート絶縁層403bに含有される水素又は水素化合物等の不純物の酸化物半導体積層408への拡散を防止するバリア膜としての効果も奏する。

[0134]

本実施の形態では、第1のゲート絶縁層403を構成するゲート絶縁層403a、ゲート絶縁層403b及びゲート絶縁層403cとして窒化シリコン膜を用い、第2のゲート絶縁層406として酸化窒化シリコン膜を用い、各ゲート絶縁層はプラズマCVD法によって連続的に形成するものとする。具体的には、シラン(SiH4)と窒素(N2)の混合ガスを供給してゲート絶縁層403aとなる窒化シリコン膜を成膜した後、供給ガスをシラン(SiH4)、窒素(N2)及びアンモニア(NH3)の混合ガスに切り替えて、ゲート絶縁層403bとなる窒化シリコン膜を成膜し、その後、供給ガスを、シラン(SiH4)と窒素(N2)の混合ガスに切り替えて、ゲート絶縁層403cとなる窒化シリコン膜を成膜し、その後、供給ガスをシラン(SiH4)及び一酸化二窒素(N2〇)に切り替えて、第2のゲート絶縁層406となる酸化窒化シリコン膜を成膜する。

[0135]

ゲート絶縁層 4 0 3 a の膜厚は、3 0 n m以上 1 0 0 n m以下、好ましくは3 0 n m以上 5 0 n m以下とすることが好ましい。また、トランジスタの静電破壊対策として設けるゲート絶縁層 4 0 3 b の膜厚は3 0 0 n m以上 4 0 0 n m以下とすることが好ましく、酸化物半導体積層 4 0 8 への水素の拡散を防止するバリア膜として機能するゲート絶縁層 4 0 3 c の膜厚は、2 5 n m以上 1 5 0 n m以下とすることが好ましい。また、第 2 のゲート絶縁層 4 0 6 の膜厚は、2 5 n m以上 1 0 0 n m以下とすることが好ましい。但し、第 1 のゲート絶縁層 4 0 3 の膜厚(ゲート絶縁層 4 0 3 a、ゲート絶縁層 4 0 3 b及びゲート絶縁層 4 0 3 c の膜厚の合計)と、第 2 のゲート絶縁層 4 0 6 の膜厚の合計を、3 5 5 n m以上 5 5 0 n m以下とするように、各ゲート絶縁層の膜厚を適宜調整することが好ましい。

[0136]

なお、図10(B)に示すトランジスタ330のように、第1のゲート絶縁層403と第 2のゲート絶縁層406との積層を含むゲート絶縁層を、酸化物半導体層408b及び酸 化物半導体層408aの積層よりなる酸化物半導体積層408と組み合わせて用いること も可能である。

[0137]

本実施の形態で示すトランジスタは、ソース電極層又はドレイン電極層の構成元素がチャネルに拡散することを抑制するバッファ層として機能する第1の酸化物半導体層と、チャネルとして機能する第2の酸化物半導体層と、を含んで構成される。これによって、トランジスタのバックチャネル側に形成されうる界面準位の影響を低減することができる。また、本実施の形態で示すトランジスタは、チャネルとして機能する酸化物半導体層とゲート絶縁層との間に設けられ、チャネルのゲート絶縁層側界面の劣化を防止するためのバッファ層として機能する第3の酸化物半導体層を含むことがより好ましい。第3の酸化物半導体層を含むことで、トランジスタの光劣化(例えば、光負バイアス劣化)を低減することができ、信頼性の高い半導体装置を提供することが可能となる。

10

20

30

[0138]

また、本実施の形態で示すトランジスタは、ゲート絶縁層として、ゲート電極層の構成元素(例えば、銅)に対するバリア膜として機能する窒素を含むシリコン膜、厚膜(例えば、膜厚300nm)の膜中欠陥の低減された窒素を含むシリコン膜、及び、水素濃度が低減され、水素に対するプロッキング性を有する窒素を含むシリコン膜を含む第1のゲート絶縁層と、酸素を含む第2のゲート絶縁層との積層構造を有するトランジスタである。よって、本実施の形態のトランジスタは、電気特性変動が抑制され、且つ静電破壊が抑制されている。このようなトランジスタを含むことで、信頼性の高い半導体装置を歩留まりよく提供することができる。

[0139]

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適 宜組み合わせて用いることができる。

[0140]

(実施の形態3)

実施の形態 1 又は 2 に示したトランジスタを用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

[0141]

図4(A)において、基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、基板4006によって封止されている。図4(A)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また信号線駆動回路4003と走査線駆動回路4004を通して画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。

[0142]

図4(B)及び図4(C)において、基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004とは、基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、基板4001とシール材4005と基板4006とによって、表示素子と共に封止されている。図4(B)及び(C)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図4(B)及び図4(C)においては、信号線駆動回路4003と走査線駆動回路4004を通して画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。

[0143]

また図4(B)及び図4(C)においては、信号線駆動回路4003を別途形成し、基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。

[0144]

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図4(A)は、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図4(B)は、COG方法により信号線駆動回路4003を実装する例であり、図4(C)は、TAB方法により信号線駆動回路4003を実装する例である。

[0145]

10

20

30

なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えばFPCもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。

[0146]

また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、 実施の形態1又は2に示したトランジスタを適用することができる。

[0147]

表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機 EL(Electro Luminescence)、有機 EL等が含まれる。また、電子インク表示装置(電子ペーパー)など、電気的作用によりコントラストが変化する表示媒体も適用することができる

[0148]

半導体装置の一形態について、図4及び図5を用いて説明する。図5は、図4(B)のM-Nにおける断面図に相当する。図5では表示素子として液晶素子を用いた液晶表示装置の例を示す。

[0149]

但し、表示装置は、画素部4002に設けられたトランジスタ4010が表示素子と電気的に接続して構成され、該表示素子としては表示を行うことができれば特に限定されず、 様々な表示素子を用いることができる。

[0150]

図4及び図5で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018(4018a、4018b)が有する端子と異方性導電層4019を介して、電気的に接続されている

[0151]

接続端子電極4015は、第1の電極層4034と同じ導電層から形成され、端子電極4016は、トランジスタ4010、4011のソース電極層及びドレイン電極層と同じ導電層で形成されている。

[0152]

また基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図4及び図5では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図5では、トランジスタ4010、4011上には絶縁層4032が設けられている。

[0 1 5 3]

トランジスタ4010、4011としては、実施の形態1又は2に示したトランジスタを適用することができる。本実施の形態では、実施の形態1で示したトランジスタ310と同様な構造を有するトランジスタを適用する例を示す。トランジスタ4010、4011は、ボトムゲート構造のトランジスタである。

[0 1 5 4]

トランジスタ4010、4011は、ソース電極層又はドレイン電極層の構成元素がチャネルに拡散することを抑制するバッファ層として機能する第1の酸化物半導体層と、チャネルとして機能する第2の酸化物半導体層と、チャネルとして機能する酸化物半導体層とゲート絶縁層との間に設けられ、チャネルのゲート絶縁層側界面の劣化を防止するためのバッファ層として機能する第3の酸化物半導体層と、を含んで構成される。よって、トラ

10

20

30

ンジスタ4010、4011はバックチャネル側に形成されうる界面準位の影響を低減されるとともに、トランジスタの光劣化(例えば、光負バイアス劣化)を低減された信頼性の高いトランジスタである。

[0155]

また、駆動回路用のトランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層の電位がフローティング状態であってもよい。

[0156]

また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。 導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な 特性が変動することを防止することができる。

[0157]

図5において、液晶素子4013は、第1の電極層4034、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4038、4033が設けられている。第2の電極層4031は基板4006側に設けられ、第1の電極層4034と第2の電極層4031とは液晶層4008を介して積層する構成となっている。

[0158]

第1の電極層4034、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。

[0159]

また、第1の電極層4034、第2の電極層4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。

[0160]

また、第1の電極層4034、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆる 電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。

[0161]

またスペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。

[0162]

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、低分子化合物でも高分子化合物でもよい。これらの液晶材料(液晶組成物)は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

10

20

30

40

. •

[0163]

また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極層4034及び第2の電極層4031とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現する液晶組成物に重合性モノマー及が重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配の処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。

[0164]

また、液晶材料の固有抵抗は、 1×10^9 ・c m以上であり、好ましくは 1×10^{11} ・c m以上であり、さらに好ましくは 1×10^{12} ・c m以上である。なお、本明細書における固有抵抗の値は、20 で測定した値とする。

[0165]

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。

[0166]

本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

[0167]

また、本明細書に開示する酸化物半導体層を用いたトランジスタは、比較的高い電界効果 移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶 表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用する ドライバートランジスタを同一基板上に形成することができる。また、画素部においても 、このようなトランジスタを用いることで、高画質な画像を提供することができる。

[0168]

液晶表示装置には、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。

[0169]

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi‐Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、

10

20

30

40

液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。

[0 1 7 0]

また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

[0171]

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。

[0172]

図11に、図5に示す表示装置において、基板4006に設けられた第2の電極層403 1と電気的に接続するための共通接続部(パッド部)を、基板4001上に形成する例を 示す。

[0173]

共通接続部は、基板 4 0 0 1 と基板 4 0 0 6 とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第 2 の電極層 4 0 3 1 と電気的に接続される。又は、シール材と重ならない箇所(但し、画素部を除く)に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第 2 の電極層 4 0 3 1 と電気的に接続してもよい。

[0174]

図 1 1 (A)は、共通接続部の断面図であり、図 1 1 (B)に示す上面図の G 1 - G 2 に相当する。

[0175]

共通電位線 4 9 1 は、ゲート絶縁層 4 0 2 0 上に設けられ、図 5 に示すトランジスタ 4 0 1 0 、 4 0 1 1 のソース電極層又はドレイン電極層と同じ材料及び同じ工程で作製される

[0176]

また、共通電位線491は、絶縁層4032で覆われ、絶縁層4032は、共通電位線491と重なる位置に複数の開口部を有している。この開口部は、トランジスタ4010のソース電極層又はドレイン電極層の一方と、第1の電極層4034とを接続するコンタクトホールと同じ工程で作製される。

[0177]

また、共通電極492は、絶縁層4032上に設けられ、接続端子電極4015や、画素部の第1の電極層4034と同じ材料及び同じ工程で作製される。

[0178]

このように、画素部 4 0 0 2 のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。

[0179]

共通電極 4 9 2 は、シール材に含まれる導電性粒子と接触する電極であり、基板 4 0 0 6 の第 2 の電極層 4 0 3 1 と電気的に接続が行われる。

[0180]

10

20

30

また、図11(C)に示すように、共通電位線491を、トランジスタ4010、401 1のゲート電極層と同じ材料、同じ工程で作製してもよい。

[0181]

図11(C)に示す共通接続部において、共通電位線491は、ゲート絶縁層4020及び絶縁層4032の下層に設けられ、ゲート絶縁層4020及び絶縁層4032は、共通電位線491と重なる位置に複数の開口部を有する。該開口部は、トランジスタ4010のソース電極層又はドレイン電極層の一方と第1の電極層4034とを接続するコンタクトホールと同じ工程で絶縁層4032をエッチングした後、さらにゲート絶縁層4020を選択的にエッチングすることで形成される。

[0182]

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機 EL素子、後者は無機 EL素子と呼ばれている。

[0183]

有機 E L 素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機 E L 素子を用いる例を示す。

[0184]

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー・アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。

[0185]

発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。

[0186]

図6(A)(B)、及び図13に表示素子として発光素子を用いた発光装置の例を示す。

[0187]

図6(A)は発光装置の平面図であり、図6(A)中の一点鎖線S1-T1、S2-T2、及びS3-T3で切断した断面が図6(B)に相当する。また、図13は、図6(A)の一点鎖線S4-T4で切断した断面図に相当する。なお、図6(A)の平面図においては、電界発光層542及び第2の電極層543は省略してあり図示していない。

[0188]

図6に示す発光装置は、基板500上に、トランジスタ510、容量素子520、配線層交差部530を有しており、トランジスタ510は発光素子540と電気的に接続している。なお、図6は基板500を通過して発光素子540からの光を取り出す、下面射出型構造の発光装置である。

[0189]

トランジスタ510としては、実施の形態1又は2に示したトランジスタを適用することができる。本実施の形態では、実施の形態2で示したトランジスタ330と同様な構造を

10

20

30

有するトランジスタを適用する例を示す。トランジスタ510は、ボトムゲート構造のトランジスタである。

[0190]

トランジスタ510はゲート電極層511a、511b、ゲート絶縁層502a、502 b、502cを含むゲート絶縁層502、酸化物半導体層512b、酸化物半導体層51 2aを含む酸化物半導体積層512、ソース電極層又はドレイン電極層として機能する導 電層513a、513bを含む。また、トランジスタ510上には絶縁層525が形成されている。

[0191]

容量素子520は、導電層521a、521b、ゲート絶縁層502、酸化物半導体層522b、酸化物半導体層522aを含む酸化物半導体積層522、導電層523を含み、 導電層521a、521bと導電層523とで、ゲート絶縁層502及び酸化物半導体積層522を挟む構成とすることで容量を形成する。

[0192]

配線層交差部530は、ゲート電極層511a、511bと、導電層533との交差部であり、ゲート電極層511a、511bと、導電層533とは、間にゲート絶縁層502を介して交差する。

[0193]

本実施の形態においては、ゲート電極層 5 1 1 a 及び導電層 5 2 1 a として膜厚 3 0 n m のチタン膜を用い、ゲート電極層 5 1 1 b 及び導電層 5 2 1 b として膜厚 2 0 0 n m の銅膜を用いる。よって、ゲート電極層はチタン膜と銅膜との積層構造となる。

[0194]

トランジスタ5 1 0 は、チャネルとして機能する酸化物半導体層 5 1 2 b と、導電層 5 1 3 a 及び導電層 5 1 3 b の構成元素がチャネルに拡散することを抑制するバッファ層として機能する酸化物半導体層 5 1 2 a とを含んで構成される。よって、トランジスタ 5 1 0 はバックチャネル側に形成されうる界面準位の影響を低減された、信頼性の高いトランジスタである。

[0195]

また、トランジスタ510は、ゲート絶縁層502cとしてアンモニアの含有量の低減された銅のバリア膜として機能する窒素を含むシリコン膜を含み、ゲート絶縁層502aとして厚膜(例えば、膜厚300nm)の膜中欠陥の低減された窒素を含むシリコン膜を含み、ゲート絶縁層502bとして、水素濃度の低減された窒素を含むシリコン膜を有するトランジスタである。このような構成とすることで、トランジスタ510の電気特性を良好とすることができ、またトランジスタ510の静電破壊を防止することができる。よって、信頼性の高い半導体装置を歩留まりよく提供することが可能となる。

[0196]

トランジスタ510、容量素子520、及び配線層交差部530上には層間絶縁層504が形成され、層間絶縁層504上において発光素子540と重畳する領域にカラーフィルタ層505が設けられている。層間絶縁層504及びカラーフィルタ層505上には平坦化絶縁層として機能する絶縁層506が設けられている。

[0197]

絶縁層506上に第1の電極層541、電界発光層542、第2の電極層543の順に積層した積層構造を含む発光素子540が設けられている。発光素子540とトランジスタ510とは、導電層513aに達する絶縁層506及び層間絶縁層504に形成された開口において、第1の電極層541及び導電層513aが接することによって電気的に接続されている。なお、第1の電極層541の一部及び該開口を覆うように隔壁507が設けられている。

[0198]

絶縁層 5 0 6 には膜厚 1 5 0 0 n m の感光性のアクリル膜、隔壁 5 0 7 には膜厚 1 5 0 0 n m の感光性のポリイミド膜を用いることができる。

10

20

30

[0199]

カラーフィルタ層 5 0 5 としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。

[0200]

有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層 5 0 5 の膜厚は 1 5 0 0 n m以上 2 0 0 0 n m以下とすればよい。

[0201]

隔壁 5 0 7 は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第 1 の電極層 5 4 1 上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

[0202]

電界発光層 5 4 2 は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。

[0203]

発光素子540に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層543及び隔壁507上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。

[0204]

また、発光素子540に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子540を覆う有機化合物を含む層を蒸着法により形成してもよい。

[0205]

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(/ 4 板、 / 2 板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

[0206]

また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

[0207]

電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子又は第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。

[0208]

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

[0209]

また、平坦化絶縁層として機能する絶縁層506は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いる

10

20

30

ことができる。また上記有機材料の他に、シロキサン系樹脂、 P S G (リンガラス)、 B P S G (リンボロンガラス)等の低誘電率材料 (low-k材料)を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層 5 0 6 を形成してもよい。

[0210]

絶縁層 5 0 6 の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷等を用いることができる。

[0211]

第1の電極層541、第2の電極層543としては、図5に示す表示装置の第1の電極層4034、第2の電極層4031と同様の材料を適用することができる。

[0212]

本実施の形態においては、図6に示す発光装置は下面射出型なので、第1の電極層541は透光性、第2の電極層543は反射性を有する。よって、第1の電極層541に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第2の電極層543に透光性を有する導電層を用いる場合は、反射性を有する導電層を積層するとよい。

[0213]

また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成することが好ましい。

[0214]

以上のように実施の形態 1 又は 2 で示したトランジスタを適用することで、様々な機能を 有する半導体装置を提供することができる。

[0215]

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

[0216]

(実施の形態4)

実施の形態 1 又は 2 に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。

[0217]

図7(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図7(A)はフォトセンサの等価回路であり、図7(B)はフォトセンサの一部を示す断面図である。

[0218]

フォトダイオード 6 0 2 は、一方の電極がフォトダイオードリセット信号線 6 5 8 に、他方の電極がトランジスタ 6 4 0 のゲートに電気的に接続されている。トランジスタ 6 4 0 は、ソース又はドレインの一方がフォトセンサ基準信号線 6 7 2 に、ソース又はドレインの他方がトランジスタ 6 5 6 のソース又はドレインの一方に電気的に接続されている。トランジスタ 6 5 6 は、ゲートがゲート信号線 6 5 9 に、ソース又はドレインの他方がフォトセンサ出力信号線 6 7 1 に電気的に接続されている。

[0219]

なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「OS」と記載している。図7(A)において、トランジスタ640、トランジスタ656は実施の形態1又は2に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態1で示したトランジスタ320と同様な構造を有するトランジスタを適用する例を示す。トランジスタ640は、ボトムゲート構造のトランジスタである。

[0220]

図 7 (B)は、フォトセンサにおけるフォトダイオード 6 0 2 及びトランジスタ 6 4 0 に示す断面図であり、絶縁表面を有する基板 6 0 1 (素子基板)上に、センサとして機能す

10

20

30

るフォトダイオード602及びトランジスタ640が設けられている。フォトダイオード602、トランジスタ640の上には接着層608を用いて基板613が設けられている

[0221]

トランジスタ640上には絶縁層632、層間絶縁層633、層間絶縁層634が設けられている。フォトダイオード602は、層間絶縁層633上に形成された電極層641bと、電極層641b上に順に積層された第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cと、層間絶縁層634上に設けられ、第1乃至第3の半導体膜を介して電極層641bと電気的に接続する電極層642と、電極層641bと同じ層に設けられ、電極層642と電気的に接続する電極層641aと、を有している。

[0222]

電極層 6 4 1 b は、層間絶縁層 6 3 4 に形成された導電層 6 4 3 と電気的に接続し、電極層 6 4 2 は電極層 6 4 1 a を介して導電層 6 4 5 と電気的に接続している。導電層 6 4 5 は、トランジスタ 6 4 0 のゲート電極層と電気的に接続しており、フォトダイオード 6 0 2 はトランジスタ 6 4 0 と電気的に接続している。

[0223]

ここでは、第1半導体膜606aとしてp型の導電型を有する半導体膜と、第2半導体膜606bとして高抵抗な半導体膜(i型半導体膜)、第3半導体膜606cとしてn型の 導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している。

[0224]

第1半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第1半導体膜606aの形成には13族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH4)を用いればよい。または、Si2H6、SiH2C12、SiHC13、SiC14、SiF4等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第1半導体膜606aの膜厚は10nm以上50nm以下となるよう形成することが好ましい。

[0225]

第 2 半導体膜 6 0 6 b は、 i 型半導体膜(真性半導体膜)であり、アモルファスシリコン膜により形成する。第 2 半導体膜 6 0 6 b の形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマ C V D 法により形成する。半導体材料ガスとしては、シラン(SiH4)を用いればよい。または、Si2H6、SiH2C12、SiHC13、SiC14、SiF4等を用いてもよい。第 2 半導体膜 6 0 6 b の形成は、LPCVD法、気相成長法、スパッタリング法等により行ってもよい。第 2 半導体膜 6 0 6 b の膜厚は 2 0 0 n m以上 1 0 0 0 n m以下となるように形成することが好ましい。

[0226]

第3半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第3半導体膜606cの形成には、15族の不純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマC V D 法により形成する。半導体材料ガスとしてはシラン(S i H 4) を用いればよい。または、S i 2 i 4 5 i 5 i 6 i

10

20

30

40

下となるよう形成することが好ましい。

[0227]

また、第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモルファス(Semi Amorphous Semiconductor:SAS))半導体を用いて形成してもよい。

[0228]

また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、 p i n 型の フォトダイオードは p 型の半導体膜側を受光面とする方がよい特性を示す。ここでは、 p i n 型のフォトダイオードが形成されている基板 6 0 1 の面からフォトダイオード 6 0 2 が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電 型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電層を用いるとよい。また、 n 型の半導体膜側を受光面として用いることもできる。

[0229]

トランジスタ640は、ソース電極層又はドレイン電極層の構成元素がチャネルに拡散することを抑制するバッファ層として機能する第1の酸化物半導体層と、チャネルとして機能する酸化物半導体層とゲート絶縁層631との間に設けられ、チャネルのゲート絶縁層631側界面の劣化を防止するためのバッファ層として機能する第3の酸化物半導体層と、を含んで構成される。よって、トランジスタ640はバックチャネル側に形成されうる界面準位の影響を低減されるとともに、トランジスタの光劣化(例えば、光負バイアス劣化)を低減された信頼性の高いトランジスタである。

[0230]

絶縁層632、層間絶縁層633、層間絶縁層634としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマCVD法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷等を用いて形成することができる。

[0231]

層間絶縁層633、634としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。層間絶縁層633、634としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料(1ow・k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を用いることができる。

[0232]

フォトダイオード 6 0 2 に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。

[0233]

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

[0234]

(実施の形態5)

本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の具体例を図8に示す。

[0235]

10

20

30

- -

図8(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。

[0236]

上記実施の形態のいずれかに示す半導体装置は、表示部 9 0 0 3 に用いることが可能であり、電子機器に高い信頼性を付与することができる。

[0237]

表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態3に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。

[0238]

また、筐体 9 0 0 1 に設けられたヒンジによって、表示部 9 0 0 3 の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

[0239]

図8(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、 筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。

[0240]

テレビジョン装置 9 1 0 0 の操作は、筐体 9 1 0 1 が備える操作スイッチや、別体のリモコン操作機 9 1 1 0 により行うことができる。リモコン操作機 9 1 1 0 が備える操作キー 9 1 0 9 により、チャンネルや音量の操作を行うことができ、表示部 9 1 0 3 に表示される映像を操作することができる。また、リモコン操作機 9 1 1 0 に、当該リモコン操作機 9 1 1 0 から出力する情報を表示する表示部 9 1 0 7 を設ける構成としてもよい。

[0241]

図8(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。

[0242]

上記実施の形態のいずれかに示す半導体装置は、表示部 9 1 0 3 、 9 1 0 7 に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。

[0243]

図8(C)はコンピュータであり、本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206等を含む。

[0244]

上記実施の形態のいずれかに示す半導体装置は、表示部 9 2 0 3 に用いることが可能であり、コンピュータに高い信頼性を付与することができる。

[0245]

図9(A)及び図9(B)は2つ折り可能なタブレット型端末である。図9(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部963 1b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り 10

20

30

40

替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。

[0246]

上記実施の形態のいずれかに示す半導体装置は、表示部9631a、表示部9631bに 用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。

[0247]

表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。

[0248]

また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタン表示することができる。

[0249]

また、タッチパネルの領域 9 6 3 2 a とタッチパネルの領域 9 6 3 2 b に対して同時にタッチ入力することもできる。

[0250]

また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。

[0 2 5 1]

また、図9(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。

[0252]

図9(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池963 3、充放電制御回路9634を有する。なお、図9(B)では充放電制御回路9634の 一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示し ている。

[0253]

なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

[0254]

また、この他にも図9(A)及び図9(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。

[0255]

タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、 表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐 10

20

30

40

体 9 6 3 0 の片面又は両面に設けることができ、バッテリー 9 6 3 5 の充電を効率的に行う構成とすることができる。なおバッテリー 9 6 3 5 としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

[0256]

また、図9(B)に示す充放電制御回路9634の構成、及び動作について図9(C)にプロック図を示し説明する。図9(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図9(B)に示す充放電制御回路9634に対応する箇所となる。

[0257]

まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。

[0258]

なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。

[0259]

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

【実施例】

[0260]

本実施例では、酸化物半導体層を積層させたトランジスタにおいて、各酸化物半導体層に含有されるソース電極層又はドレイン電極層の構成元素の濃度の測定結果を示す。具体的には、ソース電極層及びドレイン電極層として銅膜を含む電極層を形成し、各酸化物半導体層における銅濃度の測定した結果を示す。銅濃度は、裏面からのSIMS(Secondary Ion Mass Spectrometry)によって測定した。

[0261]

本実施例において、測定に用いたトランジスタの作製方法を以下に説明する。本実施例においては、実施の形態 1 のトランジスタ 3 0 0 と同様の構成を有するトランジスタを作製した。以下では、トランジスタ 3 0 0 と同じ符号を用いて説明する。

[0262]

まず、基板400上にゲート電極層402として、膜厚100nmのタングステン膜を形成した。

[0263]

次いで、ゲート電極層402を覆うゲート絶縁層404として、プラズマCVD法によって膜厚50nmの窒化シリコン膜と膜厚200nmの酸化窒化シリコン膜を連続的に形成した。

[0264]

室化シリコン膜は、プラズマ C V D 装置の処理室の圧力を 6 0 P a に制御し、 2 7 . 1 2 M H z の高周波電源で 1 5 0 W の電力を供給して、基板温度を 3 5 0 として、シランと 窒素の混合ガス (S i H $_4$: N $_2$ = 5 0 s c c m : 5 0 0 0 s c c m) を供給して成膜した。なお、該プラズマ C V D 装置は電極面積が 6 0 0 0 c m $_2$ である平行平板型のプラズ

10

20

30

マ C V D 装置である。また、酸化窒化シリコン膜の成膜は、同じ処理室内において、圧力を 4 0 P a と し、高周波電源の電力及び基板温度を維持したまま、シランと一酸化二窒素の混合ガス(S i H $_4$: N $_2$ O = 2 0 s c c m : 3 0 0 0 s c c m) を供給して成膜した

[0265]

次いで、ゲート絶縁層404上に、In:Ga:Zn=1:1:1 [原子数比]の金属酸化物ターゲットを用いたスパッタリング法により、膜厚10nmの酸化物半導体層408 bを形成した。成膜条件は、酸素50%雰囲気下、圧力0.6Pa、電源電力5kW、基板温度170 とした。

[0266]

その後、酸化物半導体層 4 0 8 b 上に、 I n : G a : Z n = 3 : 1 : 2 [原子数比]の金属酸化物ターゲットを用いたスパッタリング法により、膜厚 3 0 n m の酸化物半導体層 4 0 8 a を形成した。成膜条件は、酸素 5 0 %雰囲気下、圧力 0 . 6 P a 、電源電力 5 k W 、基板温度 1 7 0 とした。

[0267]

島状の酸化物半導体積層 4 0 8 に加工後、酸化物半導体積層 4 0 8 を窒素雰囲気下で 4 5 0 、 1 時間の加熱処理を行った後、窒素及び酸素雰囲気下で 4 5 0 、 1 時間の加熱処理を行った。

[0268]

次いで、酸化物半導体積層408に接するソース電極層410a及びドレイン電極層41 0bを形成した。

[0269]

本実施例では、ゲート絶縁層404及び酸化物半導体積層408上に、膜厚35nmのチタン膜と、膜厚200nmの銅膜を積層させ、該チタン膜及び銅膜の一部を選択的にエッチングすることで、ソース電極層410a及びドレイン電極層410bとした。

[0270]

その後、酸化物半導体積層408、ソース電極層410a及びドレイン電極層410bを 覆う絶縁層412として、膜厚400nmの酸化窒化シリコン膜を、プラズマCVD法に よって成膜した。

[0271]

酸化窒化シリコン膜の成膜条件は、プラズマCVD装置の処理室の圧力を200Paに制御し、27.12MHzの高周波電源で1500Wの電力を供給して、基板温度を220 として、シランと一酸化二窒素の混合ガス(SiH4:N2O=160sccm:400sccm)を供給した。

[0272]

窒素及び酸素雰囲気下で300、1時間の加熱処理を行った後、平坦化膜として、アクリル樹脂膜を膜厚1.5μmで形成した。この後、窒素雰囲気下で250、1時間の加熱処理を行った。

[0273]

以上によって、本実施例のトランジスタを作製した。

[0274]

作製したトランジスタに含まれる酸化物半導体積層 4 0 8 の銅濃度を裏面から(ここでは、基板 4 0 0 側から)SIMSによって測定した。図1 2 にSIMSの測定結果を示す。なお、測定は、ソース電極層 4 1 0 a 及びドレイン電極層 4 1 0 b の間の領域(チャネルが形成される領域)について行った。

[0275]

図12より、酸化物半導体積層408内に、ソース電極層410a及びドレイン電極層4 10bの構成元素である銅の拡散が見られるものの、該銅の拡散は、酸化物半導体層40 8a内にとどまっており、トランジスタの電流経路(チャネル)として機能する酸化物半 導体層408bへは到達していないことが確認された。 10

20

30

40

10

20

30

40

50

[0276]

5 2 1 a

5 2 1 b

導電層

導電層

以上より、酸化物半導体積層408において、電流経路となる酸化物半導体層408bのバックチャネル側に酸化物半導体層408aを設けることで、該酸化物半導体層408aをソース電極層410a及びドレイン電極層410bの構成元素の拡散を抑制するためのバッファ層として機能させることが可能であることが示された。よって、酸化物半導体積層408を含むトランジスタの電気特性の変動を抑制することが可能であることが示唆される。


```
【符号の説明】
[0277]
3 0 0
      トランジスタ
3 1 0
      トランジスタ
3 2 0
      トランジスタ
3 3 0
      トランジスタ
4 0 0
      基板
4 0 2
      ゲート電極層
4 0 3 ゲート絶縁層
4 0 3 a
       ゲート絶縁層
4 0 3 b ゲート絶縁層
4 0 3 c
       ゲート絶縁層
4 0 4
      ゲート絶縁層
4 0 6
      ゲート絶縁層
4 0 8
      酸化物半導体積層
4 0 8 a
       酸化物半導体層
4 0 8 b
       酸化物半導体層
4 0 8 c
       酸化物半導体層
4 1 0 a ソース電極層
       ドレイン電極層
4 1 0 b
4 1 2
    絶縁層
4 9 1
      共通電位線
4 9 2
      共通電極
5 0 0
      基板
5 0 2
      ゲート絶縁層
5 0 2 a
       ゲート絶縁層
5 0 2 b
       ゲート絶縁層
5 0 2 c
       ゲート絶縁層
5 0 4
      層間絶縁層
5 0 5
      カラーフィルタ層
5 0 6
      絶縁層
5 0 7
      隔壁
5 1 0
      トランジスタ
5 1 1 a ゲート電極層
5 1 1 b
       ゲート電極層
5 1 2
      酸化物半導体積層
5 1 2 a
       酸化物半導体層
5 1 2 b
       酸化物半導体層
5 1 3 a
       導電層
5 1 3 b
       導電層
5 2 0
      容量素子
```


5 2 2	酸化物半導体積層	
5 2 2 a	酸化物半導体層	
5 2 2 b	酸化物半導体層	
5 2 3	導電層	
5 2 5	絶縁層	
5 3 0	配線層交差部	
5 3 3	導電層	
5 4 0	発光素子	
5 4 1	電極層	
5 4 2	電界発光層	10
5 4 3	電極層	
6 0 1	基板	
6 0 2	フォトダイオード	
6 0 6 a	半導体膜	
6 0 6 b	半導体膜	
6 0 6 c	半導体膜	
6 0 8	接着層	
6 1 3	基板	
6 3 1	ゲート絶縁層	
6 3 2	絶縁層	20
6 3 3	層間絶縁層	
6 3 4	層間絶縁層	
6 4 0	トランジスタ	
6 4 1 a	電極層	
6 4 1 b	電極層	
6 4 2	電極層	
6 4 3	導電層	
6 4 5	導電層	
6 5 6	トランジスタ	
6 5 8	フォトダイオードリセット信号線	30
6 5 9	ゲート信号線	
6 7 1	フォトセンサ出力信号線	
6 7 2	フォトセンサ基準信号線	
4 0 0 1	基板	
4 0 0 2	画素部	
4 0 0 3	信号線駆動回路	
4 0 0 4	走査線駆動回路	
4 0 0 5	シール材	
4 0 0 6	基板	
4 0 0 8	液晶層	40
4 0 1 0	トランジスタ	
4 0 1 1	トランジスタ	
4 0 1 3	液晶素子	
4 0 1 5	接続端子電極	
4 0 1 6	端子電極	
4 0 1 8	F P C	
4 0 1 9	異方性導電層	
4 0 2 0	ゲート絶縁層	
4 0 3 1	電極層	
4 0 3 2	絶縁層	50


4 0 3 3	絶縁層 	
4 0 3 4	電極層	
4 0 3 5	スペーサ	
4 0 3 8	絶縁層 	
9 0 0 0	テーブル	
9 0 0 1	筐体	
9 0 0 2	脚部	
9 0 0 3	表示部	
9 0 0 4	表示ボタン	4.0
9 0 0 5	電源コード	10
9 0 3 3	留め具	
9 0 3 4	スイッチ	
9 0 3 5	電源スイッチ	
9 0 3 6	スイッチ	
9 0 3 8	操作スイッチ	
9 1 0 0	テレビジョン装置	
9 1 0 1	筐体 	
9 1 0 3	表示部	
9 1 0 5	スタンド	
9 1 0 7	表示部	20
9 1 0 9	操作 キ ー	
9 1 1 0	リモコン操作機	
9 2 0 1	本体	
9 2 0 2	筐体 	
9 2 0 3	表示部	
9 2 0 4	キーボード	
9 2 0 5	外部接続ポート	
9 2 0 6	ポインティングデバイス	
9 6 3 0	筐体	0.0
9 6 3 1	表示部	30
9 6 3 1 a		
9 6 3 1 b	表示部	
9 6 3 2 a	領域	
9 6 3 2 b	領域	
9 6 3 3	太陽電池	
9634	充放電制御回路	
9635	バッテリー DCDCコンバータ	
9636		
9637	コンバータ	40
9638	操作キー	40
9 6 3 9	ボタン	


【図面】


【図1】













20


30


40


【図3】




















【図5】




【図6】



【図7】



【図8】




9205

40


30

10


【図9】



【図10】



10




(B) 408 410a 408a 408b 410b 410a 406 402 403a 403b 403c 403


20

【図11】


(B)




【図12】



30



【図13】



フロントページの続き

審査官 鈴木 聡一郎

(56)参考文献 特開2011-139050(JP,A)

特開2012-084866(JP,A)

特開2011-086929(JP,A)

特開2012-059860(JP,A)

特開2008-166716(JP,A) 特開2003-086808(JP,A)

国際公開第2010/098101(WO,A1)

(58)調査した分野 (Int.Cl., DB名)

H01L 21/336

H01L 29/786