(12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2007-35841 (P2007-35841A)

(43) 公開日 平成19年2月8日 (2007. 2.8)

(51) Int.C1.			FΙ		テーマコード (参考)
HO1L	29/78	(2006.01)	HO1L 29/7	78 652K	
HO1L	29/739	(2006.01)	HO1L 29/7	78 653A	
			HO1L 29/7	78 655A	

審査請求 有 請求項の数 5 OL (全 13 頁)

(21) 出願番号 (22) 出願日	特願2005-215671 (P2005-215671) 平成17年7月26日 (2005. 7. 26)	(71) 出願人	000003078 株式会社東芝 東京都港区芝浦一丁目1番1号
		(74)代理人	100092820
		 (74)代理人	开理士 伊丹 勝 100106389
			弁理士 田村 和彦
		(72)発明者	河村 圭子 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内
		(72)発明者	土谷 政信 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内

(54) 【発明の名称】半導体装置

(57)【要約】

【課題】 トレンチ底部の絶縁層の厚みによらずに、ス イッチング損失を低減する。

【解決手段】

ゲートトレンチ16が形成された半導体基板10と、 半導体基板10のゲートトレンチ16内にゲート絶縁層 17を介して形成された、少なくともゲートトレンチ1 6の底面側の端部が、ゲートトレンチ16の両側面と直 交する方向に分離されると共に、分離された端部を除く 部分の少なくとも一部の導電率を他の部分よりも高めた ゲート電極20とを備える。

【選択図】 図1



【特許請求の範囲】

【請求項1】

ゲートトレンチが形成された半導体基板と、

前記半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、 前記ゲートトレンチ内に前記ゲート絶縁層を介して形成され、少なくとも前記ゲートト レンチの底面側の端部が、前記ゲートトレンチの両側面と直交する方向に分離されると共 に、前記分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲ ート電極と

を備えたことを特徴とする半導体装置。

【請求項2】

10

20

ゲートトレンチが形成された半導体基板と、

前記半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、 前記ゲートトレンチの両側面に沿って前記ゲート絶縁層を介して形成された一対のポリ シリコン層、及び前記一対のポリシリコン層の上端の側面間に埋め込まれると共に前記ゲ ートトレンチに沿って延びるゲートメタル層を有するゲート電極と

- を備えたことを特徴とする半導体装置。
- 【請求項3】
 - 第1導電型の第1の半導体層と、
- 前記第1の半導体層の上に形成された第2導電型の第2の半導体層と、
- 前 記 第 2 の 半 導 体 層 の 上 に 選 択 的 に 形 成 さ れ た 第 1 導 電 型 の 第 3 の 半 導 体 層 と 、 前 記 第 3 の 半 導 体 層 の 表 面 位 置 か ら 前 記 第 2 の 半 導 体 層 に 達 す る コ ン タ ク ト ト レ ン チ の
- 底部に形成された第2導電型の第4の半導体層と、
- 前記第3の半導体層の表面から前記第2の半導体層を貫通し前記第1の半導体層に達するゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
- 前記ゲートトレンチの両側面に沿って前記ゲート絶縁層を介して形成された一対のポリ シリコン層、及び前記一対のポリシリコン層の上端の側面間に埋め込まれると共に前記ゲ ートトレンチに沿って延びるゲートメタル層を有するゲート電極と、
- 前記コンタクトトレンチに埋め込まれて前記第3及び第4の半導体層と接続される第1 の主電極と
- を備えたことを特徴とする半導体装置。
- 【請求項4】
 - 第1導電型の第1の半導体層と、
- 前記第1の半導体層の上に形成された第2導電型の第2の半導体層と、
- 前記第2の半導体層の上に選択的に形成された第1導電型の第3の半導体層と、
- 前記第2の半導体層の上に選択的に形成されて前記第3の半導体層の表面と共にコンタクト面を形成する第2導電型の第4の半導体層と
- 前記第3の半導体層の表面から前記第2の半導体層を貫通し前記第1の半導体層に達するゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
- 前記ゲートトレンチの両側面に沿って前記ゲート絶縁層を介して形成された一対のポリ シリコン層、及び前記一対のポリシリコン層の上端の側面間に埋め込まれつつ前記一対の ポリシリコン層上に形成されると共に前記ゲートトレンチに沿って延びるゲートメタル層 を有するゲート電極と、
- 前記ゲートメタル層と同一層内に形成されて前記コンタクト面と接続されるソースコン タクトメタル層と、
- 前記ゲートメタル層と前記ソースコンタクトメタル層とを分離すると共にその上面が両 メタル層の上面と略同一平面を形成するメタル分離絶縁層と、

前記ゲート電極の上端を覆う層間絶縁層と、

- 前記層間絶縁層の上を覆い前記ソースコンタクトメタル層と接続される第1の主電極と を備えたことを特徴とする半導体装置。
- 【請求項5】

30

半導体基板にゲートトレンチを形成する工程と、 前記ゲートトレンチの側面及び底面に沿ってゲート絶縁層を形成する工程と、 前記ゲートトレンチ内に前記ゲート絶縁層を介して前記ゲートトレンチを完全に埋め込 まないようにポリシリコン層を形成する工程と、 前記形成されたポリシリコン層の前記ゲートトレンチの両側面に沿った部分を残して他 の部分を除去したのち、前記ポリシリコン層の上端の両側面間にメタル層を埋め込むこと によって、一対の前記ポリシリコン層及びゲートメタル層を有するゲート電極を形成する 工程と を有することを特徴とする半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]本 発 明 は 、 ト レ ン チ ゲ ー ト 構 造 の パ ワ ー M O S F E T 、 I G B T 等 の 半 導 体 装 置 及 び そ の製造方法に関する。 【背景技術】 [0002]トレンチゲート構造を有するパワーMOSFET及びIGBT等の半導体装置は、少な い面積でもチャネル幅を確保することが出来ることで、素子の微細化を図ることができ、 これによりオン抵抗の低減を図ることができるという利点を有する。 [0003]トレンチゲート構造のMOSFETのスイッチ速度を向上させるためには、オン抵抗の 低減と共にスイッチング損失を低減させる必要がある。スイッチング損失を決定付ける要 素には、ゲート・ドレイン間容量(IGBTの場合には、ゲート・コレクタ間容量。以下 同様。)及びゲート・ソース間容量(IGBTの場合には、ゲート・エミッタ間容量。以 下同様。)がある。中でもゲート・ドレイン間容量は、スイッチング損失に大きな影響を 与える。ゲート・ドレイン間容量の一部は、ゲート電極の下面と、これとゲート絶縁層を 介して対向しているn`型エピタキシャル層との間で発生する。 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$ そこで、トレンチの底部においてゲート絶縁層の厚みを厚くすることにより、ゲート・ ドレイン間容量(ゲート・コレクタ間容量)を低減するようにした半導体装置が知られて いる(特許文献1)。 [0005]しかし、上述した従来技術では、ゲートトレンチの底面にn型不純物をイオン注入して トレンチ底面の近傍の半導体層に高濃度領域を形成し、その後、熱酸化を行うことにより 、 不 純 物 濃 度 の 相 違 で 、 ト レ ン チ の 底 面 の 熱 酸 化 膜 を 側 面 の 熱 酸 化 膜 よ り も 厚 く 形 成 す る ようにしている。この場合、トレンチ底面の近傍に高濃度領域が形成されていることに起 因し、素子の耐圧が十分に得られ難くなるという問題がある。 【特許文献1】特開平10-32331号、段落0015、図2 【発明の開示】 【発明が解決しようとする課題】 [0006]本発明は、トレンチ底部の絶縁層の厚みによらずに、スイッチング損失を効果的に低減 することができるトレンチゲート構造の半導体装置及びその製造方法を提供することを目 的とする。 【課題を解決するための手段】 [0007]本 発 明 の 一 態 様 に 係 る 半 導 体 装 置 は 、 ゲ ー ト ト レ ン チ が 形 成 さ れ た 半 導 体 基 板 と 、 前 記

半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、前記ゲートトレンチ内に前記ゲート絶縁層を介して形成され、少なくとも前記ゲートトレンチの 底面側の端部が、前記ゲートトレンチの両側面と直交する方向に分離されると共に、前記

(3)

40

10

20

30

分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲート電極 とを備えたことを特徴とする。

【 0 0 0 8 】

本発明の一態様に係る半導体装置の製造方法は、半導体基板にゲートトレンチを形成す る工程と、前記ゲートトレンチの側面及び底面に沿ってゲート絶縁層を形成する工程と、 前記ゲートトレンチ内に前記ゲート絶縁層を介して前記ゲートトレンチを完全に埋め込ま ないようにポリシリコン層を形成する工程と、前記形成されたポリシリコン層の前記ゲー トトレンチの両側面に沿った部分を残して他の部分を除去したのち、前記ポリシリコン層 の上端の両側面間にメタル層を埋め込むことによって、一対の前記ポリシリコン層及びゲ ートメタル層を有するゲート電極を形成する工程とを有することを特徴とする。 【発明の効果】

[0009]

本発明によれば、トレンチ底部の絶縁層の厚みによらずに、スイッチング損失を効果的に低減可能な半導体装置及びその製造方法を提供することができる。

【発明を実施するための最良の形態】

[0010]

以下、図面を参照して本発明の実施の形態について説明する。

[第1の実施形態]

図1は、本発明の第1の実施形態に係るパワーMOSFETの概略構成を示す断面図である。

[0011]

n⁺型基板11の上には、n⁻型エピタキシャル層12、p型ベース層13及びn⁺型 ソース層14がこの順に形成され、n⁺型ソース層14と同一面をコンタクト面とするp ⁺ バックゲート層15がp型ベース層13に達するように形成されて半導体基板10が形 成されている。

[0012]

この半導体基板10には、n⁺型ソース層14からp型ベース層13を貫通し、n⁻型 エピタキシャル層12に達するゲートトレンチ16が形成されている。このゲートトレン チ16には、ゲート絶縁層17を介してゲート電極20が形成されている。ゲート電極2 0は、ゲートトレンチ16の両側面に沿って形成された一対のポリシリコン層21,22 と、これら一対のポリシリコン層21,22の上端の側面間に埋め込まれるゲートメタル 層23とを備えている。ゲートメタル層23は、ポリシリコン層21,22よりも導電率 が大きなアルミニウム、銅、タングステン等の導電体からなり、ゲートトレンチ16に沿 って紙面と直交する方向に延びている。ポリシリコン層21,22の上端部以外の側面間 には中間絶縁層24が埋め込まれている。なお、ポリシリコン層21,22の上端部以外 の側面間は空洞が形成されていても良い。

【0013】

ゲート電極18の上は、層間絶縁層25に覆われている。層間絶縁層25には、 n⁺型 ソース層14及び p⁺型バックゲート層15に臨む開口が形成され、その開口を埋めるように層間絶縁層25の上にソース電極26が形成されている。また、 n⁺型基板11の裏面には、ドレイン電極27が形成されている。

【0014】

このように構成されたトレンチゲート構造のMOSFETにおいて、ソース電極26を 接地し、ドレイン電極27に所定の正電圧を印加した状態で、ゲート電極20に所定の正 のバイアス電圧を印加すると、p型ベース層13のゲートトレンチ16の側面近傍にチャ ネルが形成されることによってMOSFETがターンオンし、ドレイン電極27からソー ス電極26に半導体基板10を介して電流が流れる。また、ゲート電極20を接地すると 、チャネルが消失するのでMOSFETはターンオフする。 【0015】

本実施形態のMOSFETによれば、ゲート電極20の下端部がゲートトレンチ16の 50

(4)

10

側面と直交する方向の両側に分離されているので、ゲート・ドレイン間容量を低減することができ、スイッチング損失を低減することができる。また、ゲート電極20を構成する 一対のポリシリコン層21,22の上端部の両側面間にゲートメタル層23が埋め込まれ ているので、ポリシリコン層21,22の断面積減少によるゲート抵抗の上昇分を、ゲー トメタル層23により大幅に低減させて、全体としてゲート抵抗を低減させることができ る。また、ゲートメタル層23は、ポリシリコン層の両側面間に埋め込まれているので、 上面に突出することが無く、素子の平坦化も図ることができる。

【0016】

次に、図2~図12を参照しながら、第1の実施形態に係るMOSFETの製造方法について説明する。

【0017】

まず、図2に示すように、n⁺型基板11の上に、n⁻型エピタキシャル層12、p型 ベース層13及びn⁺型ソース層14をこの順にエピキシャル成長、イオン注入、拡散等 の方法により順次形成して半導体基板10を作成する。次に、図3に示すように、レジス ト31をマスクとして、異方性エッチングにより、n⁺型ソース層14からp型ベース層 13を貫通し、n⁻型エピタキシャル層12に達するゲートトレンチ16を形成する。 【0018】

続いて、レジスト31除去の後、図4に示すように、ゲートトレンチ16を含めた全面 にゲート絶縁層17を形成するための酸化膜32を形成したのち、この酸化膜32の上に ポリシリコン層21,22を形成するためのポリシリコン層33を、CVD等により、ゲ ートトレンチ16を完全に埋め込まないように形成する。その後、図5に示すように、反 応性イオンエッチングにより、半導体基板10の上面とゲートトレンチ16の底部のポリ シリコン層33を取り除く。これにより、ゲートトレンチ16の両側壁面に沿った部分の ポリシリコン層21,22が残る。

【0019】

続いて、図6に示すように、ゲートトレンチ16内に絶縁膜34を埋め込み、絶縁膜3 4を、図7に示すように、ポリシリコン層21,22の上端の対向側面が露出して所定深 さの溝が形成されるまでエッチバックすることにより、ポリシリコン層21,22間の中 間絶縁層24を形成する。その後、図8に示すように、メタル層35を成膜し、表面のメ タル層35をエッチバック又はCMP (Chemical Mechanical Polishing)で除去するこ とにより、図9に示すように、ポリシリコン層21,22の上端の側面間にゲートメタル 層23を埋め込む。

[0020]

更に、図10に示すように、ウェハの表面に酸化膜36を形成し、図11に示すように、エッチングにより、n⁺型ソース層14に臨む開口を形成し、酸化膜36をマスクとしてp型不純物を拡散してp⁺型バックゲート層15を形成する。そして、図12に示すように、酸化膜36の開口の周縁部をエッチングにより除去して、開口を拡大することにより、層間絶縁層25を形成する。その後、図1に示したようなソース電極26及びドレイン電極27と、図示しないゲート電極パッドを形成することにより、本実施形態のMOSFETが形成される。

[0021]

この実施形態によれば、ゲートメタル層23がポリシリコン層21,22の上端の両側 面間に埋め込まれるので、素子表面の平坦性を確保することができる。

【 0 0 2 2 】

[第2の実施形態]

図13は、本発明の第2の実施形態に係るMOSFETの構成を示す断面図である。この実施形態では、ソースコンタクト及びバックゲートコンタクトにトレンチコンタクト構造を採用している。

【0023】

すなわち、半導体基板40には、n[⁺]型ソース層14からp型ベース層13に達するコ 50

30

ンタクトトレンチ 4 1 が形成され、このコンタクトトレンチ 4 1 の底部の p 型ベース層 1 3 に、拡散により p⁺ バックゲート層 4 2 が形成されている。ソース電極 4 3 は、コンタ クトトレンチ 4 1 に埋め込まれる形で n⁺ 型ソース層 1 4 及び p⁺ 型バックゲート層 4 2 と接触している。

【 0 0 2 4 】

この実施形態によれば、ソース電極43のコンタクト部の側面でn⁺型ソース層14と 接続され、コンタクト部の底面で P⁺型バックゲート層42と接続されるので、ソース電 極43の耐圧を十分に高めることができる。

[0025]

なお、この実施形態は、MOSFETであるが、このようなコンタクトトレンチ型をI 10 GBTに適用すると、ターンオフ時にn^型エピタキシャル層12に再結合されないで残 留したホールのエミッタ側への抜けが良好になり、ターンオフ時のテール電流の発生を防 止できるという効果がある。

【0026】

本実施形態のMOSFETは、第1の実施形態における図10の酸化膜36に対して、 図11に示すように、エッチングにより、n⁺型ソース層14に臨む開口を形成し、酸化 膜36をマスクとしてp型不純物を拡散する代わりに、図14に示すように、酸化膜36 をマスクとしてエッチングを行ってコンタクトトレンチ41を形成すると共に、コンタク トトレンチ41の底部にp⁺型バックゲート層15を形成することにより製造することが できる。他の製造工程は、先の実施形態とほぼ同様である。

20

30

40

「第3の実施形態]

図15は、本発明の第3の実施形態に係るMOSFETの断面図である。

【0028】

[0027]

この実施形態は、第1の実施形態にソースコンタクトメタル層53を追加することにより、ゲートメタル層52とソースコンタクトメタル層53とを同一層内に配置し、平坦化することにより、その上の配線層の凹凸をより少なくしたものである。

【 0 0 2 9 】

すなわち、半導体基板10の上には、ゲート側のポリシリコン層21,22の上部空間 とn⁺型ソース層14及びp⁺型バックゲート層15のコンタクト面の上部空間とを分離 するメタル分離絶縁層51が形成され、このメタル分離絶縁層51で分離されるように、 ゲート側の上部空間にゲートメタル層52が、また、ソースのコンタクト面側の上部空間 にソースコンタクトメタル層53がそれぞれ同一工程で形成されている。従って、メタル 分離絶縁層51、ゲートメタル層52及びソースコンタクトメタル層53は、上面が略同 一平面を形成している。ゲート電極50の上に、層間絶縁層54が形成され、この層間絶 縁層54の上にソース電極55がソースコンタクトメタル層53と接続した状態で形成さ れている。

[0030]

次に、この実施形態のMOSFETの製造方法について説明する。

第1の実施形態の図6に示す絶縁膜34をエッチバックすることなく、図16に示すように、p⁺型バックゲート15形成用の開口部のみ開口し、p⁺型バックゲート層15を 形成したのち、図17に示すように、選択的エッチングを行って、P⁺型バックゲート1 5側の開口を拡大すると共にポリシリコン層21,22の上端を露出させる。これにより 、残った絶縁膜34がメタル分離絶縁層51となる。

【0032】

次に、図18に示すように、メタル分離絶縁層51の上にメタル層56を形成し、図1 9に示すように、メタル層56の上面をエッチバック又はCMPによりメタル分離絶縁層 51の上面が現れるまで除去する。続いて、図20に示すように、全面に酸化膜57を被 膜して、図21に示すように、酸化膜57のソースコンタクトメタル層53の上部にコン タクトホールを開けて層間絶縁層 5 4 を形成し、図 2 2 に示すように、層間絶縁層 5 4 の 上をソース電極 5 5 で覆い、更に図 1 5 のように n ⁺ 型基板 1 1 の裏面にドレイン電極 2 7 を形成して本実施形態の M O S F E T が完成する。

(7)

【 0 0 3 3 】

[第4の実施形態]

図 2 3 は、第 4 の実施形態に係る M O S F E T の平面図である。なお、この平面図は、 図 1 の A - A 線に沿って矢印方向に見た図である。

【0034】

すなわち、ゲート電極20は、図1の紙面と直交する方向に延び、平面的には、図23 に示すように、複数のゲート電極20が、それらの長手方向と直交する方向に略一定の間 隔で並行に配置されている。これらのゲート電極20は、その両端でのみ外環ポリシリコ ン層61に接続されている。図23の一部拡大部に示すように、ゲート電極20のゲート メタル層23は、ゲート電極20の延びる範囲内で形成されていても良いし、外環ポリシ リコン層61に代えて、又は外環ポリシリコン層61と共に、外周部にまで続いていても 良い。

【0035】

外環ポリシリコン層61の少なくとも一部は、コンタクトホール62を介して上面に形成されたゲート電極パッド63に接続されている。図23に示すように、ゲート電極パッド63は矩形状のパッド部63aから外周部全周に接続配線部63bが引き出された形状にパターン形成されていても良いし、特に下層のゲートメタル層23が外周部にまで続くように設けられた場合は、ゲート電極パッド63としてパッド部63aのみを形成し、パッド部63aの形成位置に対応して設けられたコンタクトホール62を介して下層と接続されるパターンに形成しても良い。また、ゲート電極パッド63と同一面には、図23には示されていないソース電極26が、ゲート電極パッド63と分離されて形成されている

【0036】

この実施形態によれば、ゲート電極20を構成するポリシリコン層21,22の上端の 側面間で、ゲート電極20の長手方向一杯にゲートメタル層23が埋め込まれているので 、ゲート電極20のゲート抵抗を大幅に低減させることができ、この結果として、ゲート 電極20の共通接続部をゲート電極20の両端部のみとすることができる。このため、1 cm角以上のチップでも、図24に示した従来例のように、ゲート電極108の数カ所を フィンガー71によって連結することによってゲート抵抗を低減する必要が無くなり、素 子の配置効率を高めることができる。

[0037]

[第5の実施形態]

図25は、本発明の第5の実施形態に係るIGBTを示す断面図である。

[0038]

すなわち、これまでは本発明をMOSFETに適用した例について説明したが、本実施 形態は、IGBTに本発明を適用した例を示している。

[0039]

半導体基板 7 0 は、 n⁻型エピタキシャル層 1 2 の下側に n⁺型バッファ層 7 4 及び p⁺型コレクタ層 7 1 を形成している。 n⁺型エミッタ層 1 4 及び p⁺バックゲート層 1 5 とコンタクトするのは、エミッタ電極 7 2 であり、 p⁺型コレクタ層 7 1 の下側には、コレクタ電極 7 3 が形成されている。

[0040]

このように、本願発明は、IGBTに適用することにより、スイッチング損失の低減効 果をより増大させることができる。

【0041】

なお、本発明は、上述した各実施形態に限定されるものではない。例えば半導体基板を 構成する各半導体層の形成順序は、上述した順序に限定されるものではなく、最終的に必

10

20

30

要な半導体層が形成されていれば形成順序は問わない。 【図面の簡単な説明】 [0042]【図1】本発明の第1の実施形態に係るMOSFETの断面図である。 【図2】図1のMOSFETを製造工程順に示す断面図である。 【図3】図1のMOSFETを製造工程順に示す断面図である。 【図4】図1のMOSFETを製造工程順に示す断面図である。 【図5】図1のMOSFETを製造工程順に示す断面図である。 【図6】図1のMOSFETを製造工程順に示す断面図である。 【図7】図1のMOSFETを製造工程順に示す断面図である。 【図8】図1のMOSFETを製造工程順に示す断面図である。 【図9】図1のMOSFETを製造工程順に示す断面図である。 【図10】図1のMOSFETを製造工程順に示す断面図である。 【図11】図1のMOSFETを製造工程順に示す断面図である。 【図12】図1のMOSFETを製造工程順に示す断面図である。 【図13】本発明の第2の実施形態に係るMOSFETの断面図である。 【図14】図13のMOSFETを製造工程順に示す断面図である。 【図15】本発明の第3の実施形態に係るMOSFETの断面図である。 【図16】図15のMOSFETを製造工程順に示す断面図である。 【図17】図15のMOSFETを製造工程順に示す断面図である。 【図18】図15のMOSFETを製造工程順に示す断面図である。 【図19】図15のMOSFETを製造工程順に示す断面図である。 【図20】図15のMOSFETを製造工程順に示す断面図である。 【図21】図15のMOSFETを製造工程順に示す断面図である。 【図22】図15のMOSFETを製造工程順に示す断面図である。 【図23】本発明の第4の実施形態に係るMOSFETの平面図である。 【図24】従来のフィンガーを有するMOSFETの平面図である。 【図25】本発明の第5の実施形態に係るIGBTの断面図である。 【符号の説明】 [0043] 10,40…半導体基板、11… n⁺型基板、12… n⁻型エピタキシャル層、13… p 型ベース層、14… n ⁺ 型ソース層、15… p ⁺ バックゲート層、16… トレンチ、1

7 … ゲート酸化層、 2 0 , 5 0 … ゲート電極、 2 1 , 2 2 … ポリシリコン層、 2 3 , 5 2

... ゲートメタル層、24... 中間絶縁層。

(8)

30

20

















【図5】



【図6】



【図7】









【図10】



【図11】



【図12】



【図13】



【図14】







【図16】





【図20】



【図18】



【図19】







【図22】





【図23】



【図24】



【図25】

【手続補正書】



【提出日】平成17年10月18日 (2005.10.18) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】0013 【補正方法】変更 【補正の内容】 【0013】 ゲート電極20の上は、層間絶縁層25に覆われている。層間絶縁層25には、n^{*}型 ソース層14及びp^{*}型バックゲート層15に臨む開口が形成され、その開口を埋めるよ うに層間絶縁層25の上にソース電極26が形成されている。また、n^{*}型基板11の裏 面には、ドレイン電極27が形成されている。