

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-3081

(P2010-3081A)

(43) 公開日 平成22年1月7日(2010.1.7)

(51) Int.Cl.
G06F 11/20 (2006.01)

F I
G06F 11/20 310A

テーマコード(参考)
5B034

審査請求 未請求 請求項の数 5 O L (全 11 頁)

(21) 出願番号 特願2008-160877 (P2008-160877)
(22) 出願日 平成20年6月19日 (2008.6.19)

(71) 出願人 000005108
株式会社日立製作所
東京都千代田区丸の内一丁目6番6号
(71) 出願人 000153443
株式会社日立情報制御ソリューションズ
茨城県日立市大みか町5丁目2番1号
(74) 代理人 110000442
特許業務法人 武和国際特許事務所
(72) 発明者 清水 俊樹
茨城県日立市大みか町5丁目2番1号 株式会社日立製作所情報制御システム事業部内

最終頁に続く

(54) 【発明の名称】 演算処理装置多重化制御システム

(57) 【要約】

【課題】従来は、主系のCPUのメモリデータ信号をスヌープ(Snoop)し、当該メモリデータ信号をパラレルバスを用いた一致化バスを介し従系のCPUが取得していたので、ノイズに弱いパラレルバスを用いていることから長距離伝送には不向きである点、スヌープ(Snoop)するデータが主系にメモリされるデータであるために従系が主系と同時に処理できずに遅れることによるシステムの応答速度が犠牲になってしまう点、さらに、プログラムの更新に際してはプラントを止めることなく行うための機能を別途備える必要があり、機能が複雑になる点等の問題点を有していた。

【解決手段】本発明では、2重化制御システムにおいて、待機系である従系のCPUが実行系である主系のCPUからスヌープ(Snoop)するデータを、主系のCPUが取得する制御対象からの制御情報とすること、さらに、有利的には従系の制御周期の位相を主系の制御周期の位相より進めること。

【選択図】図1




図1

【特許請求の範囲】**【請求項 1】**

複数の演算処理装置、制御対象に接続された入出力機器、前記演算処理装置と入出力機器を接続する通信路、前記演算処理装置同士を接続する通信路等から構成され、前記複数の演算処理装置は実行系の主系と待機系の従系に切替設定可能な演算処理装置 2 重化制御システムにおいて、主系演算処理装置が取得する制御対象からの制御情報を従系演算処理装置が同時にスヌープ (Snoop) する演算処理装置 2 重化制御システム。

【請求項 2】

請求項 1 における従系演算処理装置は、その制御周期の位相が主系演算装置の制御周期の位相より相対的に進んでいる演算処理装置 2 重化制御システム。

10

【請求項 3】

請求項 2 における相対的に進んだ位相は、主系演算処理装置からの同期要求に応じて従系演算処理装置がトリガをかけて制御周期を開始し、当該同期要求の応答として従系演算処理装置から主系演算処理装置に対して出力する同期要求確認応答に応じて、主系演算処理装置がトリガをかけて制御周期を開始することにより設定された演算処理装置 2 重化制御システム。

【請求項 4】

請求項 1 における主系と従系の切替は、主系演算処理装置が行う自己診断において異常が検出された場合、または、主系演算処理装置から定期的送信されるべき出力信号が停止したことを従系演算処理装置が確認したときに行う演算処理装置 2 重化制御システム。

20

【請求項 5】

請求項 1 における主系と従系の切替が、プログラム更新に際しては、予めプログラム更新された従系演算処理装置の動作を、主系演算処理装置からスヌープ (Snoop) した制御対象からの制御情報を用いて確認したときに行われる、演算処理装置 2 重化制御システム。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、プラント制御等に用いる演算処理装置 (以降 CPU と略する) の多重化システムに関する技術である。

30

【背景技術】**【0002】**

従来、制御用プラント等に用いる制御用 CPU を 2 重あるいは多重構成にして、主系の CPU に障害が発生した場合にも停止することなく制御を行ったり、制御用プログラムの更新を行う際にはプラントを停止することなく待機系の CPU にプログラム更新を行うことによりシステムの可用性を高めることが行われており、その場合には、前記更新時、障害発生時に速やかに切り替わることが必要となる。

【0003】

当該速やかな切り替えのためには、複数台の CPU は制御対象からの制御情報を同一態様で取得している必要があり、当該複数の CPU が同一態様で取得するための手段としては、各 CPU が独立して制御対象からの制御情報を取得することや、2 重化を構成する CPU の一方の CPU から他方の CPU がメモリデータをスヌープ (Snoop) することにより取得すること (特許文献 1、特許文献 2 参照) 等が従来より知られていた。

40

【特許文献 1】特開平 9 - 305424 号公報

【特許文献 2】特開平 9 - 245008 号公報

【発明の開示】**【発明が解決しようとする課題】****【0004】**

しかしながら、前記従来例においては、主系の CPU とそのメモリを結ぶラインからメモリデータ信号をスヌープ (Snoop) し、当該メモリデータ信号を、パラレルバスを用い

50

た一致化バスを介して従系のCPUが取得するもので、ノイズに弱いパラレルバスを用いていることから長距離伝送には不向きである点、スヌープ(Snoop)するデータが主系にメモリされるデータであるために従系が主系と同時に処理できずに遅れることによるシステムの応答速度が犠牲になってしまう点、さらに、プログラムの更新に際してはプラントを止めることなく行うための機能を別途備える必要があり、機能が複雑になる点等の問題点を有していた。

【0005】

本発明は、上記の課題を解決するためになされたものであり、主系と従系間が長距離であってもノイズに強く、しかも、システムの応答速度を犠牲にすることなく、プログラム更新時、障害発生時にスムーズに主系、従系が切り替わるCPU2重化制御システムの提供を目的とする。

10

【0006】

さらに、プログラム更新を行うための機能を別途備えずに、プラントシステムを停止させることなくプラント制御用プログラムを更新できるCPU2重化制御システムの提供を目的とする。

【課題を解決するための手段】

【0007】

本発明では、2重化制御システムにおいて、待機系である従系のCPUが実行系である主系のCPUからスヌープ(Snoop)するデータを、主系のCPUが取得する制御対象からの制御情報とすること、さらに、有利的には従系の制御周期の位相を主系の制御周期の位相より進めることを特徴とする。

20

【発明の効果】

【0008】

本発明は、制御を実行している主系のCPUが取得する制御対象からの制御情報を、待機状態である従系のCPUがスヌープ(Snoop)することにより、CPU2重化制御システムにおいて必要な同期化(ホットスタンバイ)に際し、従系のCPUが新たに制御対象からの制御情報取得の為に処理を行うことなく、同期化(ホットスタンバイ)することができ、さらに、応答速度を犠牲にすることなくCPU2重化制御システムが可能であり、障害発生時に速やかに主系のCPU、従系のCPU切り替え処理が可能となる効果を有する。

30

【0009】

また、従系のCPUを主系のCPUに対してその位相を進めておくことにより、従系のCPUは入力待機状態になっているのでより早い応答が可能となる効果を奏する。

【0010】

また、主系のCPUと従系のCPUとの一致化バスがシリアル回線であるので、パラレルバスに比べてノイズに強く、長距離伝送が可能になる効果を有する。

【0011】

また、主系のCPUが取得する制御対象からの制御情報を、待機状態である従系のCPUが同時にスヌープ(Snoop)しているので、プラントシステムを停止せずにプラント制御用プログラムの更新に際しては、プログラム更新を行うための別途機能を不要にする効果を有する。

40

【発明を実施するための最良の形態】

【0012】

次に、本発明を実施するための最良の形態(以下、「実施形態」という)について図面を参照して説明する。

【0013】

図1はCPU2重化制御システムのブロック図、図2乃至図3はCPU2重化制御システムの通常時におけるタイムチャート、図4は主系のCPU障害発生における従系のCPUへの切替処理を示すタイムチャート、図5は従系のCPUが主系のCPUからスヌープ(Snoop)確認要求を受信できないときに従系のCPUへの切替処理を示すタイムチャー

50

トである。

【 0 0 1 4 】

図1における当該2重化制御システムは、CPU1、CPU1と同一のシステムであるCPU2、CPU1とCPU2に接続される入出力機器であるI/O3、I/O3につながる制御対象4、CPU1とCPU2及びI/O3を接続する通信路5、CPU1とCPU2を接続する通信路6等から構成される。

【 0 0 1 5 】

前記通信路5は、RS-485等に代表されるバスマスタが存在するバスI/O3に対してCPU1とCPU2とが通信可能であり、しかも2重化制御を行うCPU1とCPU2とが同期化する際に使用可能であり、さらに、前記バスマスタ権は、主系となるCPUが保持し、同期が要請されるI/O3との通信に専ら使用される。

10

【 0 0 1 6 】

また、前記通信路6は、CPU1とCPU2間で通信可能な通信路であり、2重化制御を行うCPU1とCPU2で同期をあまり要請されない通信に専ら使用される、例えば、イーサネット（登録商標）に代表される通信路である。

【 0 0 1 7 】

次に、本発明におけるCPU2重化制御システムの処理について、CPU1を主系、CPU2を従系として説明する。

【 0 0 1 8 】

主系であるCPU1は実際に制御対象に対して制御指示を行うCPUであり、従系であるCPU2は制御対象への制御を行わず、主系のCPUに障害が発生した際に切り替わるために待機状態にあるCPUである。

20

【 0 0 1 9 】

なお、いずれのCPUを最初に主系とするかの決定は、本発明におけるCPUが同一の機能を有してCPU間において主系/従系の切り替えが可能であるから、予め何れかが主系のCPU、従系のCPUであると決定しても良いし、あるいは、いずれかのCPUが主系/従系であるかを決定せずに、例えば早く起動が完了したCPUを主系としても良い。

【 0 0 2 0 】

CPU2重化制御における通常制御の例を図2のタイムチャートを用いて説明する。

【 0 0 2 1 】

当該図において、点線で示した矢印は通信路6を介した通信を示し、実線で示した矢印は通信路5を介した通信を示す。

30

【 0 0 2 2 】

最初に主系となったCPU1は、CPU2に対し制御開始のためのコマンドである制御開始信号11を、通信路6を介して送信する。

【 0 0 2 3 】

制御開始信号11を受信した従系のCPU2は、制御開始確認応答12を主系のCPU1に対して送信すると、主系のCPU1、従系のCPU2はそれぞれ制御を開始する為の設定及び初期化の処理13を行う。

【 0 0 2 4 】

初期化処理13終了後、主系のCPU1及び従系のCPU2はそれぞれ自己が正常に動作しているかの自己診断14を行った結果を主系のCPU1から従系のCPU2に対し、自己診断結果15として通信路6を介して送信する。

40

【 0 0 2 5 】

CPU1からの診断結果15を受信したCPU2は、自己診断結果16を主系のCPU1に対して通信路6を介して送信する。

【 0 0 2 6 】

主系のCPU1の自己診断の結果、異常がある場合は従系のCPU2と主系、従系切り替え動作を行うこととなるが、この処理については後述する。

【 0 0 2 7 】

50

従系であるCPU2の自己診断14の結果、異常がある場合には従系のCPU2への切り替え動作を禁止し、また、各々の自己診断14の結果、お互いに問題がなければ、主系のCPU1は、従系のCPU2に対し同期化要求17を通信路5を介して送出する。

【0028】

当該同期化要求17を受信した時点において従系のCPU2は、トリガをかけて同期化処理18を行い、従系のCPU2制御周期21を開始させると共に同期化確認応答19を主系のCPU1に対して、通信路5を用いて送出する。

【0029】

当該同期化確認応答19を受信した時点で、主系のCPU1は同期処理20を行うと共にCPU1制御周期22を開始する。この処理により、主系のCPU1は自己の制御周期の位相が、従系のCPU2に対して相対的に遅れることとなる。

10

【0030】

すなわち、従系のCPU2は、主系のCPU1からの同期化要求17を受信した時点でCPU2制御周期21が開始されるのに対し、主系のCPU1は従系のCPU2からの同期化確認応答19を受けてからCPU1制御周期22が開始されるので、当該CPU1制御周期22の開始は、従系のCPU2が同期化要求17を受信した時点と同期化確認応答19を主系のCPU1が受信した時点との時間だけCPU1制御周期22の開始が遅れることとなる。

【0031】

したがって、従系のCPU2は主系のCPU1に対して、相対的に位相が進んだ状態となるので、従系のCPU2は主系のCPU1に対して同期処理の後に行われる通信及び制御に必要な処理等を主系のCPU1に対して先行して行うことが出来、CPU1より先行して入力待機状態になる。

20

【0032】

その後、主系であるCPU1は、従系であるCPU2に対しデータのスヌープ(Snoop)可能な状態であるかを確認するスヌープ(Snoop)可否確認31を、通信路5を介して送出し、当該スヌープ(Snoop)可否確認31を受信した従系のCPU2は、主系のCPU1に対してスヌープ(Snoop)可能確認応答32を通信路5を介して主系のCPU1に対し送信することとなるが、従系のCPU2は主系のCPU1に対して位相が相対的に先行しているので、スヌープ(Snoop)可能状態にてスタンバイしていることとなる。

30

【0033】

したがって、スヌープ(Snoop)可否確認31を受信したら速やかにスヌープ(Snoop)可能確認応答32を、通信路5を介して主系であるCPU1に対し送信することができる。

【0034】

すなわち、従系のCPU2がスヌープ(Snoop)でスタンバイしているので、主系のCPU1は従系のCPU2がスヌープ(Snoop)状態になるまで待機する必要がなくなり、直ちに従系のCPU2からスヌープ(Snoop)可能確認応答32を受信することができるので、主系のCPU1は応答速度を犠牲にすることがなくなる。

【0035】

40

次に、主系のCPU1はI/O3に対し、制御上必要となる制御対象の入力情報の送出を要求する入力情報送出要求33を送出すると、I/O3は、主系のCPU1からの入力情報送出要求33を受けて制御対象4から取得した制御対象情報34を主系のCPU1に対して通信路5を用いて送出する。

【0036】

このとき従系のCPU2は、I/O3から主系のCPU1に対して通信路5を介して送出される制御対象情報34を同時にスヌープ(Snoop)する。

【0037】

主系のCPU1はI/O3から得た制御対象4の入力情報をもとにI/O3に対し制御命令35を行うが、従系のCPU2はI/O3に対しては制御命令を行わない。

50

【 0 0 3 8 】

当該制御命令 3 5 を受信した I / O 3 は、制御命令確認応答 3 6 を、主系の C P U 1 に対して通信路 5 を用いて送信する。

【 0 0 3 9 】

ここで、主系の C P U 1 は、従系の C P U 2 に対して当該制御命令 3 5 に対応する I / O 3 から送信された制御対象の情報をスヌープ (Snoop) できたか否かを確認するスヌープ (Snoop) 確認要求 3 7 を通信路 5 を介して出力し、当該スヌープ (Snoop) 確認要求 3 7 を受信した従系の C P U 2 は、スヌープ (Snoop) に成功した場合はスヌープ (Snoop) 確認応答 3 8 を主系の C P U 1 に対して送出する。

【 0 0 4 0 】

主系の C P U 1 は、従系の C P U 2 からのスヌープ (Snoop) 確認応答 3 8 に基づいて従系の C P U 2 がスヌープ (Snoop) に成功した否かを確認し、従系の C P U 2 が連続してスヌープ (Snoop) に複数回失敗した場合には、従系の C P U 2 には何らかの障害が発生している状態であると判断して、主系の C P U 1 から従系の C P U 2 への主系、従系切り替え動作を以後禁止する。

【 0 0 4 1 】

一方、従系の C P U 2 がスヌープ (Snoop) に成功したことを確認した主系の C P U 1 は、先に示したそれぞれ自己が正常に動作しているかの自己健全情報のやりとりを行い、自己診断結果 1 5 及び 1 6、及び同期化要求処理である同期化処理 2 0 を行う。

【 0 0 4 2 】

以上までの処理を 1 周期として行うことにより、主系の C P U 1 に対して、従系の C P U 2 の制御周期の位相を相対的に進め、かつ、主系の C P U 1 が制御対象から取得した情報を従系の C P U がスヌープ (Snoop) することにより、制御対象に対する主系の C P U 1 の応答速度を犠牲にすることなく C P U 2 重化制御システムにおけるホットスタンバイが可能となる。

【 0 0 4 3 】

ここで、主系の C P U 1 に対して進める従系の C P U 2 の制御周期の位相は、C P U 1 制御周期 2 2 の全期間に亘って主系の C P U 1 が制御動作を行うわけではないので、主系の C P U 1 の制御動作終了時点と主系の C P U 1 制御周期 2 2 の終了時点との範囲の時間内で適宜位相を遅らせて良い。

【 0 0 4 4 】

また、ここでいうスヌープ (Snoop) とは、特許文献 2 に記載 (参照) するように、データを分岐信号線を介して盗み読むことである。

【 0 0 4 5 】

次に主系の C P U 1 が何らかの理由にて障害が発生してシステムダウンした場合の切り替えについて C P U 1 を主系、C P U 2 を従系として図 4 のタイムチャートに基づいて説明する。

【 0 0 4 6 】

前記のように、主系の C P U 1 及び従系の C P U 2 はお互いに通信路 6 を介して自己が健全であるか否かの情報である自己診断結果 1 5 , 1 6 をやり取りするが、主系の C P U 1 において、自己診断によってエラーが検出され自己健全情報内にエラー情報が含まれた際の切り替え処理に関して説明する。

【 0 0 4 7 】

主系の C P U 1 の自己診断 1 4 においてエラーが発生すると、主系の C P U 1 は自己に障害が発生したと判断して主系の C P U 1 から従系の C P U 2 に対して送出される自己診断結果 1 5 内にエラー発生を含めて通信路 6 を介して送出する。

【 0 0 4 8 】

当該、自己診断結果 1 5 を受信した従系の C P U 2 は、自己診断結果 1 6 を、通信路 6 を介して送信し、当該自己診断結果 1 6 を受信した主系の C P U 1 は、その診断結果が健全であるという内容である場合は、従系の C P U 2 に対して主系 / 従系切替要求 4 1 を通

10

20

30

40

50

信路 6 を用いて送出し、当該主系 / 従系切替要求 4 1 を受信した従系の CPU 2 は、主系 / 従系切替要求確認応答 4 2 を主系の CPU 1 に対して通信路 6 を用いて送化する。

【 0 0 4 9 】

次いで、主系の CPU 1 は、従系の CPU 2 からの主系 / 従系切替要求確認応答 4 2 を受信した後、I / O3 に対して CPU 切替要求 4 3 を送化すると、I / O3 は CPU 切替が行われることを確認する CPU 切替要求確認応答 4 4 を主系の CPU 1 へ通信路 5 を用いて出力する。

【 0 0 5 0 】

次に、主系の CPU 1 は、従系の CPU 2 に対して通信路 5 切替要求 4 5 を送化すると、従系の CPU 2 は、当該通信路 5 切替要求 4 5 を受信してその旨を確認した後に、主系の CPU 1 に対して通信路 5 切替要求確認応答 4 6 を送化すると、当該通信路 5 切替要求確認応答 4 6 を受信した主系の CPU 1 は通信路 5 のマスタ権移行の処理を行って通信路 5 切替実行 4 7 の一連の処理により、通信路 5 のマスタ権が主系の CPU 1 から従系の CPU 2 に切り替わり、従系の CPU 2 は、主系の CPU 1 の通信路 5 切替実行 4 7 を以て従系から主系へと切り替わる。

【 0 0 5 1 】

この切替は、主系の CPU 1 が取得していた制御対象 4 の制御情報等をスヌープ (Snoop) 処理によりあらかじめ従系の CPU 2 が取得している為、主系としてシステムを制御するにあたり新たに制御情報等を取得することがなく速やかに主系の CPU として動作することが可能となる。

【 0 0 5 2 】

ここでは、主系の CPU 1 の自己診断結果 1 5 により主系 / 従系切替要求 4 1 を主系の CPU 1 が出力したが、主系の CPU 1 に対し外部からのコマンドにより主系 / 従系切替要求 4 1 を発行し、マニュアルにて主系 / 従系切替を実行することも可能である。

【 0 0 5 3 】

一方、このような自己診断結果にエラーがない場合においては、前記通常状態の時と同様に、従系となった CPU 1 の制御周期の位相を主系となった CPU 2 の位相に対し進めることが可能である。

【 0 0 5 4 】

すなわち、主系と従系が入れ替わって主系となった CPU 2 は、前記通常状態の主系の CPU 1 と同様の作用、すなわち、同期化要求 1 7 を従系の CPU となった CPU 1 に対し通信路 5 を介して送信すると、従系となった CPU 1 は、同期化要求 1 7 を受信した時点においてトリガをかけて同期化処理 1 8 を行い、CPU 1 制御周期 2 2 を開始させると共に、同期化確認応答 1 9 を主系となった CPU 2 に対して、通信路 5 介して送化すると、当該同期化確認応答 1 9 を受けて主系となった CPU 2 は、同期化処理 2 0 を行い、CPU 2 制御周期 2 2 を開始することにより、主系となった CPU 2 は自己の制御周期の位相を、従系となった CPU 1 に対して相対的に遅らせることは、前記通常状態の時の動作と同様である。

【 0 0 5 5 】

次に CPU の主系 / 従系が切り替わるもう一つの条件となる、従系の CPU が主系の CPU からの制御情報のスヌープ (Snoop) 要求を連続して受信できない場合の処理について図 5 を用いて説明する。

【 0 0 5 6 】

制御周期の中において、従系の CPU 2 は主系の CPU 1 が正常動作しているときには、一定周期にて送られる情報である、スヌープ (Snoop) 可否確認 3 1、スヌープ (Snoop) 確認要求 3 7 及び、自己診断結果 1 5 の処理が複数回連続して確認できない場合、例えば、通信路 5 及び通信路 6 においてあらかじめ設定されている通信路のタイムアウト検出により確認することができない場合に、従系の CPU 2 は、主系の CPU 1 が何らかの異常状態にあると判断する。

【 0 0 5 7 】

10

20

30

40

50

すると、従系のCPU2は、主系のCPUに自ら移行し、通信路5のマスタ権を自ら取得し、通信路5を介してI/O3に対しCPU主系/従系切り替えの指示となるCPU切替要求51を出力し、当該CPU切替要求51を受信したI/O3は、CPU切替確認応答52をCPU2に対して通信路5を介して出力すると、CPU2は主系へ切り替わって制御を行い、これ以降において、異常状態と判断されたCPU1への切り替え処理は行われない。

【0058】

以上のように、主系のCPUの応答が無くなった状態においても、CPUの主系/従系のCPU切替が可能となる。

【0059】

本CPU2重化制御システムを用いることにより、CPUが制御しているプラントを止めることなく、CPU制御用プログラムの入れ替え処理について、主系をCPU1、従系をCPU2として説明する。

【0060】

システムを止めることなくプログラムを更新するときは、従系のCPU2に対してプログラムの更新を行うこととなるが、従系のCPU2は、通常前記のように(参照)直接システムの制御は行っていないので、システムを止めることなく、プログラムの入れ替えができ、さらに、従系のCPU2は、主系のCPU1がI/O3より得た制御情報をスヌープ(Snoop)により取得しているので、システムを制御している主系のCPU1と同一態様で動作することができる。

【0061】

そこで、

プログラムを更新した従系のCPU2は、主系のCPU1からスヌープ(Snoop)して得た制御情報を元に、更新したプログラムを用いて作成したシステムへの制御命令と、主系のCPU1が出力したシステムへの制御命令とを比較し、当該比較結果である、制御対象への制御命令が一致、もしくは、想定される結果であれば、更新したプログラムはシステムを制御する上において問題ないと判断して、主系のCPU1に対し、外部コマンドにて主系/従系切替要求41を発行させて前記したように主系/従系を切り替える。

【0062】

すると、プラントなどのシステムを止めることなく導入当初に発生すると想定されるプログラムの入れ替え作業を、従系のCPUにおいてあらかじめ評価したうえで行うことが出来、プログラム入れ替えに伴うシステム停止等の事故を回避することが可能となる。

【図面の簡単な説明】

【0063】

【図1】CPU2重化制御システムのブロック図

【図2】CPU2重化制御システムの通常時のタイムチャート

【図3】CPU2重化制御システムの通常時のタイムチャート

【図4】主系のCPU障害発生による従系のCPUへの切替処理を示すタイムチャート

【図5】従系のCPUが主系のCPUからスヌープ(Snoop)確認要求を受信できないときに、従系のCPUを主系のCPUに切替える処理を示すタイムチャート

【符号の説明】

【0064】

1 CPU1

2 CPU2

3 I/O

4 制御対象

1 1 制御開始信号

1 2 制御開始確認応答

1 3 設定及び初期化处理

1 4 自己診断

10

20

30

40

50

- 15、16 自己診断結果
- 17 同期化要求
- 18 CPU 2 同期化处理
- 19 同期化確認応答
- 20 CPU 1同期化处理
- 21 CPU 2 制御周期
- 22 CPU 1 制御周期
- 31 Snoop開始要求
- 32 Snoop開始確認応答
- 33 制御対象入力情報要求
- 34 制御対象情報出力
- 35 制御命令
- 36 制御命令確認応答
- 37 スヌープ (Snoop) 確認要求
- 38 スヌープ (Snoop) 確認応答
- 41 主系/従系切替要求
- 42 主系/従系切替要求確認応答
- 43 CPU 切替要求
- 44 CPU 切替確認応答
- 45 通信路5切替要求
- 46 通信路5切替要求確認応答
- 47 通信路5切替
- 51 CPU 切替要求
- 52 CPU 切替確認応答

10

20

【 図 1 】




図1

【 図 2 】




図2

【 図 3 】




図 3

【 図 4 】




図 4

【 図 5 】




図 5

フロントページの続き

- (72)発明者 阪東 明
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 大塚 祐策
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 清藤 康弘
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 小林 英二
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 小野塚 明弘
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 船木 覚
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 石川 雅一
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 益子 英昭
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 関 裕介
茨城県日立市大みか町五丁目1番26号 株式会社日立情報制御ソリューションズ内
- (72)発明者 笹木 亘
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 益子 直也
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 中野 晃博
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 小倉 真
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 小澤 彰一
茨城県日立市大みか町五丁目2番1号 株式会社日立製作所情報制御システム事業部内
- (72)発明者 岩崎 遊
茨城県日立市大みか町五丁目1番26号 株式会社日立情報制御ソリューションズ内

Fターム(参考) 5B034 BB02 BB17 CC01 DD02 DD06