(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号
特開2006-196683
(P2006-196683A)
(43)公開日 平成18年7月27日 (2006.7.27)

(51) Int.C1.			FΙ			テーマコード (参考)
HO1L	43/08	(2006.01)	HO1L	43/08	Z	5F083
HO1L	29/82	(2006.01)	HO1L	29/82	Z	
HO1L	27/105	(2006.01)	HO1L	27/10	447	
HO1L	21/8246	(2006.01)				

審査請求 未請求 請求項の数 8 OL (全 16 頁)

(21) 出願番号 (22) 出願日	特願2005-6634 (P2005-6634) 巫成17年1月13日 (2005-1-13)	(71) 出願人	000003067 TDK株式会社		
	Т жит т т) 1 13Ц (2003. 1. 13)		東京都中央区日本橋1丁目13番1号		
		(74)代理人	100088155		
			弁理士 長谷川 芳樹		
		(74)代理人	100092657		
			弁理士 寺崎 史朗		
		(74)代理人	100129296		
			弁理士 青木 博昭		
		(72)発明者	古賀 啓治		
			東京都中央区日本橋一丁目13番1号 T		
			DK株式会社内		
		Fターム (参	考) 5F083 FZ10 GA15 JA60		

(54) 【発明の名称】磁気抵抗効果素子及び磁気メモリ

(57)【要約】

【課題】 誤書き込みを防止でき、且つ高集積化が容易 な磁気抵抗効果素子及び磁気メモリを提供する。

【解決手段】 TMR素子4は、積層方向に流れる電流 の密度及びスピン方向に応じて磁化方向が変化する第1 磁性層41と、第1磁性層41の一方の面41a上に設 けられ、磁化方向が一定である第2磁性層43と、第1 磁性層41と第2磁性層43との間に設けられた非磁性 絶縁層42と、第1磁性層41の他方の面41b上に設 けられ、磁化方向が一定である第3磁性層45と、第1 磁性層41と第3磁性層45との間に設けられた第1非 磁性導電層44とを備え、積層方向と交差する両端間に おける、積層方向と直交する断面1 μ m² あたりの電気 抵抗値が、1 以上100 以下であることを特徴とす る。

【選択図】 図4



(2)

【特許請求の範囲】

【請求項1】

強磁性材料を含み、積層方向に流れる電流の密度及びスピン方向に応じて磁化方向が変 化する第1磁性層と、

強磁性材料を含み、前記第1磁性層の一方の面上に設けられ、磁化方向が一定である第2磁性層と、

非磁性且つ絶縁性の材料を含み、前記第1磁性層と前記第2磁性層との間に設けられた 非磁性絶縁層と、

強磁性材料を含み、前記第1磁性層の他方の面上に設けられ、磁化方向が一定である第 3磁性層と、

10

非磁性且つ導電性の材料を含み、前記第1磁性層と前記第3磁性層との間に設けられた 第1非磁性導電層と

を備え、

前記積層方向と交差する両端間における、前記積層方向と直交する断面1µm² あたり の電気抵抗値が、1 以上100 以下であることを特徴とする、磁気抵抗効果素子。 【請求項2】

前記第2磁性層の前記積層方向の厚さが、前記第1磁性層の前記積層方向の厚さよりも 大きいことを特徴とする、請求項1に記載の磁気抵抗効果素子。

【請求項3】

前記第3磁性層の前記積層方向の厚さが、前記第1磁性層の前記積層方向の厚さよりも 20 大きいことを特徴とする、請求項1または2に記載の磁気抵抗効果素子。

【請求項4】

前記第2磁性層における前記積層方向と直交する断面の面積が、前記第1磁性層における前記積層方向と直交する断面の面積よりも大きいことを特徴とする、請求項1~3のいずれか一項に記載の磁気抵抗効果素子。

【請求項5】

反強磁性材料を含み、前記第2磁性層における前記第1磁性層と対向する面とは反対側 の面上に設けられた反強磁性層を更に備えることを特徴とする、請求項1~4のいずれか 一項に記載の磁気抵抗効果素子。

【請求項6】

30

40

強磁性材料を含み、前記第2磁性層における前記第1磁性層と対向する面とは反対側の 面上に設けられた第4磁性層と、

非磁性且つ導電性の材料を含み、前記第2磁性層と前記第4磁性層との間に設けられた 第2非磁性導電層と

を更に備えることを特徴とする、請求項1~5のいずれか一項に記載の磁気抵抗効果素 子。

【請求項7】

前記非磁性絶縁層の前記積層方向の厚さが8 以下であることを特徴とする、請求項1 ~6のいずれか一項に記載の磁気抵抗効果素子。

【請求項8】

複数の記憶領域を備え、

前記複数の記憶領域のそれぞれが、請求項1~7のいずれか一項に記載の磁気抵抗効果 素子を有することを特徴とする、磁気メモリ。

【発明の詳細な説明】

【技術分野】

[0001]

本 発 明 は 、 磁 気 抵 抗 効 果 素 子 及 び 該 磁 気 抵 抗 効 果 素 子 に デ ー タ を 記 憶 す る 磁 気 メ モ リ に 関 す る も の で あ る 。

【 背 景 技 術 】

[0 0 0 2]

現在、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、磁気抵抗効果素子を備えるMRAM(Magnetic Random Access Memory)が注目されている。MRAMは、磁気によってデータを記憶するので、揮発性メモリであるDRAM(Dyna mic Random Access Memory)やSRAM(Static RAM)のように電源断によって情報が失われるといった不都合がない。また、従来のフラッシュEEPROM(Electronical ly Erasable and Programmable Read Only Memory)や八ードディスク装置のような不揮発性記憶手段と比較して、アクセス速度、信頼性、消費電力等において非常に優れている。従って、MRAMは、DRAMやSRAMなどの揮発性メモリの機能、及びフラッシュ EEPROMやハードディスク装置などの不揮発性記憶手段の機能をすべて代替できる可能性を有している。現在、いつ、どこにいても情報処理を行うことができる、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められているが、MRAMは、このような情報機器におけるキーデバイスとしての役割が期待されている。

このようなMRAMの一例として、例えばトンネル磁気抵抗効果(TMR:Tunneling Magneto-Resistive)を利用したものがある。TMR効果とは、薄い絶縁層を挟んだ2つ の強磁性層間の磁化方向の相対角度に応じて、この2つの強磁性層間の抵抗値が変化する 現象である。すなわち、2つの強磁性層の磁化方向同士が平行な場合に抵抗値が最小にな り、反平行の場合に最大となる。このようなTMR効果を利用すれば、磁気抵抗効果素子 の抵抗変化率を例えば40%以上と大きくできる。また、抵抗値が比較的高いためMOS - FETなどの半導体デバイスとの組み合わせが容易である。従って、記憶したデータを 比較的小さな電流によって安定して読み出すことができるので、記憶容量の増大や動作速 度の向上が期待されている。

20

30

40

10

[0004]

なお、 TMR効果を用いたMRAMとしては、 例えば特許文献 1 に開示された磁気メモ リがある。

[0005]

【特許文献1】特開2004-153182号公報

【発明の開示】

【発明が解決しようとする課題】

[0006]

TMR効果を用いたMRAMは、上述したように多くの利点を有する。しかしながら、 現時点においては、特許文献1に開示された構成のように、TMR素子の近傍に配設され た書き込み配線からの電流磁界によって一方の強磁性層(感磁層)の磁化方向を変化させ る構成となっている。このような構成では、書き込み配線からの電流磁界は書き込み対象 のTMR素子以外の方向へも放出されるため、他のTMR素子への誤書き込みを招くおそ れがある。

[0007]

さらに、書き込み配線からの電流磁界によって感磁層の磁化方向を変化させる場合、感磁層の平面寸法と厚さとの比率が小さいほど、感磁層の内部における反磁界が増大する。 従って、MRAMを高集積化するためにTMR素子を小型化するほど、感磁層の磁化方向 を変化させるために必要な磁界強度が増大し、大きな書き込み電流が必要となる。このこ とから、電流磁界によって感磁層の磁化方向を変化させる構成のMRAMでは、高集積化 することが難しい。

【 0 0 0 8 】

本発明は、上記した問題点を鑑みてなされたものであり、誤書き込みを防止でき、且つ 高集積化が容易な磁気抵抗効果素子及び磁気メモリを提供することを目的とする。

【課題を解決するための手段】

【0009】

上記した課題を解決するために、本発明による磁気抵抗効果素子は、強磁性材料を含み 、積層方向に流れる電流の密度及びスピン方向に応じて磁化方向が変化する第1磁性層と

、強磁性材料を含み、第1磁性層の一方の面上に設けられ、磁化方向が一定である第2磁 性層と、非磁性且つ絶縁性の材料を含み、第1磁性層と第2磁性層との間に設けられた非 磁性絶縁層と、強磁性材料を含み、第1磁性層の他方の面上に設けられ、磁化方向が一定 である第3磁性層と、非磁性且つ導電性の材料を含み、第1磁性層と第3磁性層との間に 設けられた第1非磁性導電層とを備え、積層方向と交差する両端間における、積層方向と 直交する断面1µm² あたりの電気抵抗値が、1 以上100 以下であることを特徴と する。

[0010]

上記した磁気抵抗効果素子では、磁化方向が変化する第1磁性層と磁化方向が一定の第 3磁性層との間に第1非磁性導電層が設けられている。このような積層体に対して積層方 向に電流を流すと、第3磁性層と第1非磁性導電層との界面(接合面)において電流のス ピン方向がフィルタリングされ、スピン方向が偏ったスピン分極電流が生成される。そし て、或る電流密度以上のスピン分極電流が第1磁性層に流れると、第1磁性層の磁化方向 の変化(磁化反転)が生じる。

このように、上記した磁気抵抗効果素子においては、第1磁性層の磁化方向を、電流磁 界といった外部磁界ではなく、磁気抵抗効果素子中に電流を直接流すことによって変化さ せることができる。しかも、第3磁性層及び第1非磁性導電層によってスピン分極電流を 生成しているので、比較的小さな電流によって磁化方向を変化させることができる。従っ て、上記した磁気抵抗効果素子によれば、書き込み対象のTMR素子以外の他のTMR素 子への誤書き込みを防止できる。

また、上記した磁気抵抗効果素子においては、スピン分極電流によって磁化方向を変化 させるので、第1磁性層の内部において反磁界が増大しないだけでなく、第1磁性層の平 面寸法が小さいほど磁化方向の変化に必要な電流値が小さくなる。従って、上記した磁気 抵抗効果素子によれば、磁気抵抗効果素子の小型化が容易になり、この磁気抵抗効果素子 が設けられる例えばMRAMといった装置の高集積化を容易にできる。

【0013】

また、上記した磁気抵抗効果素子においては、磁化方向が変化する第1磁性層と磁化方向が一定の第2磁性層との間に、非磁性絶縁層が設けられている。これにより、第1磁性層と第2磁性層との間にTMR効果が生じるので、第1磁性層の磁化方向の変化による抵抗変化率を比較的大きくできる。従って、第1磁性層の磁化方向によって記憶されたデータを高速且つ安定に読み出すことができる。

[0014]

更に、上記した磁気抵抗効果素子においては、積層方向と交差する両端間における、積層方向と直交する断面1µm² あたりの電気抵抗値が、1 以上100 以下となっている。スピン分極電流によって磁化反転を行う場合、例えば1×10⁷ A/cm² といった比較的大きな電流が必要となる。他方、従来のTMR素子では、大きな抵抗変化率を得るために2つの強磁性層間に挟まれる非磁性絶縁層の抵抗値は(TMR効果が得られる範囲で)大きく設定されていた。従って、従来のTMR素子にスピン注入法を適用すると、消費電力が過大となって素子温度が過度に上昇してしまうので、エレクトロマイグレーションによる性能の劣化が顕著となる。また、非磁性絶縁層の上下面に過大な電位差が発生し、非磁性絶縁層の破壊を招くおそれがある。

【0015】

この問題点に対し、本発明者は、磁気抵抗効果素子の積層方向と交差する両端間におけ る電気抵抗値を1 µm²以上100 µm²以下とすることにより、スピン分極電流に よる磁化反転を好適に行いつつ、TMR効果による上述した利点も得られることを見出し た。従って、上記した磁気抵抗効果素子によれば、スピン分極電流による磁化反転によっ て書き込み対象ではないTMR素子への誤書き込みを防止し、装置の高集積化を容易にで きるとともに、第1磁性層に記憶されたデータ(磁化方向)をTMR効果によって高速且 10

つ安定に読み出すことができる。

[0016]

また、磁気抵抗効果素子は、第2磁性層の積層方向の厚さが、第1磁性層の積層方向の 厚さよりも大きいことを特徴としてもよい。また、磁気抵抗効果素子は、第2磁性層にお ける積層方向と直交する断面の面積が、第1磁性層における積層方向と直交する断面の面 積よりも大きいことを特徴としてもよい。これらのうち少なくとも一方の構成により、第 1 磁性層の磁化方向を変化させるための電流による第2磁性層の磁化方向の乱れを効果的 に防止し、第2磁性層の磁化方向を安定して保持できる。

[0017]

また、磁気抵抗効果素子は、第3磁性層の積層方向の厚さが、第1磁性層の積層方向の 10 厚さよりも大きいことを特徴としてもよい。これにより、第1磁性層の磁化方向を変化さ せるための電流による第3磁性層の磁化方向の乱れを効果的に防止し、第3磁性層の磁化 方向を安定して保持できる。

[0018]

また、磁気抵抗効果素子は、反強磁性材料を含み、第2磁性層における第1磁性層と対 向する面とは反対側の面上に設けられた反強磁性層を更に備えることを特徴としてもよい 。或いは、磁気抵抗効果素子は、強磁性材料を含み、第2磁性層における第1磁性層と対 向する面とは反対側の面上に設けられた第4磁性層と、非磁性且つ導電性の材料を含み、 第2磁性層と第4磁性層との間に設けられた第2非磁性導電層とを更に備えることを特徴 としてもよい。これらのうちいずれか一方の構成により、反強磁性層または第4磁性層と 第2磁性層との間に交換結合または反強磁性結合が生じ、第2磁性層の磁化方向を安定し て保持することができる。

[0019]

また、磁気抵抗効果素子は、非磁性絶縁層の積層方向の厚さが8 以下であることを特 徴としてもよい。磁気抵抗効果素子の各層は、非磁性絶縁層を除き、全て導電性材料を含 んで構成されることが多い。この場合、磁気抵抗効果素子の積層方向と交差する両端間に おける電気抵抗値は、非磁性絶縁層の積層方向の電気抵抗値によってほぼ決定される。そ して、非磁性絶縁層の積層方向の厚さを 8 以下とすることにより、磁気抵抗効果素子の 積層方向と直交する断面1µm²あたりの電気抵抗値を100 以下にできる。 [0020]

また、本発明による磁気メモリは、複数の記憶領域を備え、複数の記憶領域のそれぞれ が、上記したいずれかの磁気抵抗効果素子を有することを特徴とする。上記したいずれか の磁気抵抗効果素子を磁気メモリが備えることにより、書き込み対象ではないTMR素子 への誤書き込みを防止し、高集積化を容易にできるとともに、磁気抵抗効果素子に記憶さ れたデータを高速且つ安定に読み出すことができる。

【発明の効果】

本発明による磁気抵抗効果素子及び磁気メモリによれば、誤書き込みを防止でき、且つ 高集積化を容易にできる。

【発明を実施するための最良の形態】

[0022]

以下、添付図面を参照しながら本発明による磁気抵抗効果素子及び磁気メモリの実施の 形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重 複する説明を省略する。

[0023]

ま ず 、 本 発 明 に よ る 磁 気 抵 抗 効 果 素 子 を 備 え る 磁 気 メ モ リ の 一 実 施 形 態 の 構 成 に つ い て 説明する。図1は、本実施形態による磁気メモリ1の平面図である。磁気メモリ1は、複 数の記憶領域3を備える。複数の記憶領域3は、m行n列(m、nは2以上の整数)から なる二次元状に配列されている。複数の記憶領域3のそれぞれは、TMR素子といった磁 気抵抗効果素子を有する。

20

[0024]

図2は、図1に示した磁気メモリ1を行方向に沿ったΙ-Ι線で切断した断面図である 。また、図 3 は、図 1 及び図 2 に示した磁気メモリ 1 を列方向に沿った II - II線で切断し た 断 面 図 で あ る 。 図 2 及 び 図 3 を 参 照 す る と 、 磁 気 メ モ リ 1 は 、 半 導 体 層 6 、 配 線 層 7 、 及び磁性材料層 8 を備える。また、磁気メモリ 1 は、 T M R 素子 4 、ビット配線 1 3 a 及 び 1 3 b 、 ワード配線 1 4 、 半導体基板 2 1 、 及びトランジスタ 3 2 を備える。 [0025]

半 導 体 層 6 は、 半 導 体 基 板 2 1 を 含 み 磁 気 メ モ リ 1 全 体 の 機 械 的 強 度 を 維 持 す る と と も に、トランジスタ等の半導体デバイスが形成される層である。磁性材料層8は、TMR素 子 4 といった磁性材料による構成物が形成される層である。 配線層 7 は、半導体層 6 と磁 性材料層 8 との間に設けられる。配線層 7 は、ビット配線 1 3 a 、 1 3 b 、及びワード配 線 1 4 といった領域間配線が形成される層である。また、配線層 7 には、磁性材料層 8 に 形 成 さ れ た T M R 素 子 4 な ど の 磁 性 体 デ バ イ ス と 、 半 導 体 層 6 に 形 成 さ れ た ト ラ ン ジ ス タ などの半導体デバイスと、ビット配線13a、13b、及びワード配線14とを、互いに 電気的に接続するための配線が形成される。

[0026]

まず、半導体層6について説明する。半導体層6は、半導体基板21と、絶縁領域22 と、トランジスタ32とを有する。半導体基板21は、例えばSi基板からなり、p型ま たはn型の不純物がドープされている。絶縁領域22は、半導体基板21上においてトラ ンジスタ32以外の領域に形成されており、互いに隣接する記憶領域3のトランジスタ3 2 同士を電気的に分離している。絶縁領域 2 2 は、例えば S i O 。といった絶縁性材料か らなる。

[0027]

図3を参照すると、トランジスタ32は、半導体基板21とは反対導電型のドレイン領 域 3 2 a 及びソース領域 3 2 c 、ゲート電極 3 2 b 、並びに半導体基板 2 1 の一部によっ て構成されている。ドレイン領域32a及びソース領域32cは、例えばSi基板の表面 近 傍 に 、 半 導 体 基 板 2 1 と は 反 対 導 電 型 の 不 純 物 が ド ー プ さ れ て 形 成 さ れ て い る 。 ド レ イ ン 領 域 3 2 a とソース 領 域 3 2 c との 間 に は 半 導 体 基 板 2 1 が 介 在 し て お り 、 そ の 半 導 体 基板21上にゲート電極32bが配置されている。このような構成により、トランジスタ 32では、ゲート電極32bに電圧が印加されると、ドレイン領域32a及びソース領域 32cが互いに導通する。

[0028]

次に、磁性材料層 8 について説明する。図 2 を参照すると、磁性材料層 8 は、TMR素 子 4 と、 絶 縁 領 域 2 4 と、 電 極 3 1 及 び 3 5 とを 有 す る 。 な お 、 磁 性 材 料 層 8 に お い て は 、以下に説明する構成(TMR素子4、電極31及び35)及び他の配線以外の領域は、 絶縁領域24によって占められている。絶縁領域24の材料としては、半導体層6の絶縁 領域22と同様に、SiOっといった絶縁性材料を用いることができる。

[0029]

ここで、図4は、TMR素子4及びその周辺構造の拡大断面図である。なお、図4は、 記 憶 領 域 3 の 行 方 向 に 沿 っ た 断 面 を 示 し て い る 。 図 4 を 参 照 す る と 、 T M R 素 子 4 は 、 積 40 層方向に並べて配置された電極31及び35の間に配置されており、第1磁性層41、非 磁性 絶 縁 層 4 2 、 第 2 磁 性 層 4 3 、 第 1 非 磁 性 導 電 層 4 4 、 第 3 磁 性 層 4 5 、 第 2 非 磁 性 導電層46、及び第4磁性層47を有する。

[0030]

第 1 磁性層 4 1 は、内部の磁化方向によって二値データ(例えば 0 または 1)を記録す る層である。すなわち、第1磁性層41は、強磁性材料を含んで構成されており、積層方 向(図中の矢印SL)に流れる電流の密度が或る閾値を超えると、その電流のスピン方向 に応じて内部の磁化方向が変化(反転)する。第1磁性層41は、その積層方向SLと直 交する断面の面積が小さいほど、磁化方向を反転させるために必要となる電流値が小さく なる。このことから、第1磁性層41の積層方向SLと直交する断面積は、例えば0.0 10

1 µm² 以下といった小さな値であることが好ましい。第1磁性層41の積層方向SLと 直交する断面積が0.01µm²を超えると、磁化方向を反転させるために必要な電流値 が増大し、二値データを記録することが難しくなる。また、第1磁性層41は、その積層 方向SLに沿った厚さが小さいほど、磁化方向を反転させるために必要となる電流値が小 さくなる。このことから、第1磁性層41の積層方向SLに沿った厚さは、例えば0.0 1µm以下といった小さな値であることが好ましい。第1磁性層41の積層方向SLに沿 った厚さが0.01µmを超えると、磁化方向を反転させるために必要な電流値が増大し 、二値データを記録することが難しくなる。なお、第1磁性層41の材料としては、例え ばCo、CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料、またはこれら のうち任意の組み合わせの材料を用いることができる。

第2磁性層43は、磁化方向が一定に保たれる層である。第2磁性層43は、強磁性材料を含んで構成され、第1磁性層41の一方の面41a上に設けられる。第2磁性層43 は、第1磁性層41の磁化方向を反転させるための電流によって第2磁性層43内部の磁化方向が乱れないように、積層方向SLと直交する断面の面積及び積層方向SLに沿った厚さのうち少なくとも一方の値が、第1磁性層41よりも大きいことが好ましい。これにより、第2磁性層43内部の磁化方向を反転させる電流による第2磁性層43内部の磁化方向の乱れを低減できる。例えば、第2磁性層43における積層方向SLと直交する断面積 が、第1磁性層41における積層方向SLと直交する断面積の2倍以上であれば、第2磁 性層43の磁化方向を安定に保持できる。なお、第2磁性層43の材料としては、第1磁 性層41と同様に、例えばCo、CoFe、NiFe、NiFeCo、CoPtなどの強 磁性材料、またはこれらのうち任意の組み合わせの材料を用いることができる。

非磁性絶縁層42は、第1磁性層41と第2磁性層43との間に設けられ、非磁性且つ 絶縁性の材料を含んで構成される。また、非磁性絶縁層42は、第1磁性層41と第2磁 性層43との間においてこれらの層よりも薄く形成される。第1磁性層41と第2磁性層 43との間に非磁性絶縁層42が介在することにより、第1磁性層41と第2磁性層43 との間には、トンネル磁気抵抗(TMR)効果が生じる。すなわち、第1磁性層41と第 2磁性層43との間には、第1磁性層41の磁化方向と第2磁性層43の磁化方向との相 対関係(平行または反平行)に応じた電気抵抗が生じる。非磁性絶縁層42の材料として は、例えばA1、Zn、Mgといった金属の酸化物または窒化物が好適である。 【0033】

第1 非磁性導電層44及び第3磁性層45は、スピン方向が偏ったスピン分極電流を第 1 磁性層41に注入するための層である。第3磁性層45は、強磁性材料を含んで構成さ れ、第1磁性層41の他方の面41b上に設けられる。また、第3磁性層45の磁化方向 は、一定に保持される。第3磁性層45は、第1磁性層41の磁化方向を反転させるため の電流によって第3磁性層45内部の磁化方向が乱れないように、その積層方向SLに沿 った厚さが、第1磁性層41の厚さよりも大きいことが好ましい。これにより、第3磁性 層45内部の磁化方向を反転させるためには非常に大きな電流が必要となるので、第1磁 性層41の磁化方向を反転させる電流による第3磁性層45内部の磁化方向の乱れを低減 できる。また、第1非磁性導電層44は、非磁性且つ導電性の材料を含んで構成され、第 1磁性層41の他方の面41b上において第1磁性層41と第3磁性層45との間に設け られる。なお、第3磁性層45の材料としては、第1磁性層41と同様に、例えばCo、 CoFe、NiFe、NiFeCo、CoPtなどの強磁性材料、またはこれらのうち任 意の組み合わせの材料を用いることができる。また、第1非磁性導電層44の材料として は、例えばRu、Rh、Ir、Cu、Agなどの非磁性導電材料、またはこれらのうち任 意の組み合わせの材料を用いることができる。

【0034】

第 2 非磁性導電層 4 6 及び第 4 磁性層 4 7 は、第 2 磁性層 4 3 の磁化方向を一定方向に 50

保持するための層である。第4磁性層47は、強磁性材料を含んで構成され、第2磁性層 43における第1磁性層41と対向する面とは反対側の面上に設けられる。また、第4磁 性層47の磁化方向は一定となっている。第2非磁性導電層46は、非磁性且つ導電性の 材料を含んで構成され、第1磁性層41の一方の面41a上において第2磁性層43と第 4磁性層47との間に設けられる。第4磁性層47が第2非磁性導電層46を介して第2 磁性層43と反強磁性結合を形成することにより、第2磁性層43の磁化方向をさらに安 定化させることができる。また、第2磁性層43から第1磁性層41への静磁界の影響を 防止できるので、第1磁性層410の磁化反転を容易にすることができる。なお、第4磁性 層47の材料としては、第1磁性層41と同様に、例えばCo、CoFe、NiFe、N iFeCo、CoPtなどの強磁性材料、またはこれらのうち任意の組み合わせの材料を 用いることができる。また、第2非磁性導電層46の材料としては、例えばRu、Rh、 Ir、Cu、Agなどの非磁性導電材料、またはこれらのうち任意の組み合わせの材料を 用いることができる。また、第2非磁性導電層46の厚さは、第2磁性層43と第4磁性 層47との間に強い反強磁性結合を得るために2nm以下であることが好ましい。 【0035】

以上の構成を有するTMR素子4においては、後述する実施例に示すように、積層方向 SLと交差する両端間、すなわち第3磁性層45側の端面と第4磁性層47側の端面との 間における、積層方向SLと直交する断面1µm²あたりの電気抵抗値が1 以上100 以下(更に好ましくは、1 以上10 以下)となるように、各層の構成材料及び層厚 が決定される。なお、TMR4に含まれる各層のうち、非磁性絶縁層42以外の各層は全 て導電性材料を含むので、TMR素子4の両端間の電気抵抗値は、非磁性絶縁層42にお ける電気抵抗値によってほぼ定まる。

[0036]

TMR素子4の第3磁性層45上には、電極31が設けられている。電極31は導電性 の金属からなり、記憶領域3の行方向に延びている。電極31は、第3磁性層45に電気 的に接続されるとともに、垂直配線16aを介して配線層7内部のビット配線13aに電 気的に接続されている(図2参照)。また、TMR素子4の第4磁性層47は、電極35 上に設けられており、電極35と電気的に接続されている。電極35は、配線層7内部に 設けられた配線(後述)を介してトランジスタ32に電気的に接続されている。そして、 電極31と電極35との間に書き込み電流または読み出し電流を流すことにより、これら の電流を積層方向SLに沿ってTMR素子4へ流すことができる。 【0037】

再び図2及び図3を参照して、配線層7について説明する。配線層7は、絶縁領域23 と、ビット配線13a及び13bと、ワード配線14と、複数の垂直配線及び水平配線と を有する。なお、配線層7においては、各配線以外の領域は、すべて絶縁領域23によっ て占められている。絶縁領域23の材料としては、半導体層6の絶縁領域22と同様に、 SiO2といった絶縁性材料を用いることができる。また、垂直配線の材料としては例え ばWを、ビット配線13a及び13b、ワード配線14、及び水平配線の材料としては例 えばA1を、それぞれ用いることができる。

ビット配線13a及び13bは、記憶領域3の各列に対応して配設された配線である。 ビット配線13aは、対応する列の記憶領域3それぞれが有する電極31に、垂直配線1 6a及び16bを介して電気的に接続されている。これにより、ビット配線13aは、T MR素子4における第3磁性層45側の一端に電気的に接続される。また、ビット配線1 3bは、対応する列の記憶領域3それぞれが有するトランジスタ32のソース領域32c に電気的に接続されている。具体的には、ビット配線13bは、図3に示す水平配線18 bを介して垂直配線16eに電気的に接続されており、垂直配線16eはトランジスタ3 2のソース領域32cとオーミック接合されている。

[0039]

ワード配線14は、記憶領域3の各行に対応して配設された配線である。ワード配線1 50

20

10

20

30

4 は、対応する行の記憶領域3 それぞれが有するトランジスタ32の制御端子であるゲート電極32 b に電気的に接続されている。本実施形態では、ワード配線14の一部は、トランジスタ32のゲート電極32 b を兼ねている。すなわち、図3に示すゲート電極32 b は、記憶領域3の行方向に延びるワード配線14の一部によって構成されている。 【0040】

また、磁性材料層 8 の電極 3 5 は、配線層 7 の垂直配線 1 6 c 及び水平配線 1 8 a を介して垂直配線 1 6 d に電気的に接続されており、垂直配線 1 6 d はトランジスタ 3 2 のドレイン領域 3 2 a とオーミック接合されている。これにより、 T M R 素子 4 における第 4 磁性層 4 7 側の一端が、トランジスタ 3 2 のドレイン領域 3 2 a と電気的に接続される。 【 0 0 4 1 】

以上の構成を備える磁気メモリ1は、次のように動作できる。すなわち、或る記憶領域 3に二値データを書き込む際には、当該記憶領域3を通るワード配線14に対して制御電 圧を印加する。これにより、当該記憶領域3に含まれるトランジスタ32において、制御 電圧がゲート電極32bに印加され、ドレイン領域32aとソース領域32cとの間が導 通状態となる。更に、当該記憶領域3を通るビット配線13aとビット配線13bとの間 に、二値データに応じた正または負の書き込み電流を供給する。これにより、TMR素子 4の第1磁性層41の磁化方向が反転する。

[0042]

また、記憶領域3から二値データを読み出す際には、当該記憶領域3を通るワード配線 14に対して制御電圧を印加するとともに、ビット配線13aとビット配線13bとの間 に、第1磁性層41の磁化方向が反転しない程度の大きさの読み出し電流を供給する。そ して、TMR素子4における積層方向SLと交差する両端間の抵抗値を測定することによ り、記憶領域3に記憶された二値データを読み出すことができる。なお、TMR素子4の 両端間の抵抗値を測定する際には、例えば読み出し電流を供給したときのTMR素子4に おける電圧降下量を測定するとよい。

【0043】

ここで、本実施形態のTMR素子4の動作について更に詳細に説明する。まず、TMR 素子4に二値データを書き込む際の、第1非磁性導電層44及び第3磁性層45によるス ピン分極作用について説明する。通常、TMR素子4を積層方向SLに沿って流れる電流 においては、上向きスピン(アップスピン)の電子のエネルギー状態と下向きスピン(ダ ウンスピン)の電子のエネルギー状態とが互いに異なっている。従って、強磁性層と非磁 性層との接合面(界面)においては、アップスピンの電子の透過率(または反射率)とダ ウンスピンの電子の透過率(または反射率)との間に差が生じることとなる。これにより 、第1磁性層41に対して第3磁性層45側から流入しようとする電子のスピン方向は第 3磁性層45の磁化方向に偏り、また、第1磁性層41に対して第2磁性層43側から流 入した電子のスピン方向は第3磁性層45の磁化方向とは反対の方向に偏る。こうして、 第1磁性層41には、電流の向きに応じてスピン方向が異なるスピン分極電流が注入され る。

[0044]

第1磁性層41にスピン分極電流が注入されると、このスピン分極電流に含まれるスピ 40 ン偏極電子と第1磁性層41内部の電子との間に交換相互作用が生じ、これらの電子間に 発生したトルクによって第1磁性層41の磁化方向が変化する。また、第1磁性層41に 対して第3磁性層45側から流入しようとするスピン偏極電子のスピン方向と、第2磁性 層43側から流入したスピン偏極電子のスピン方向とは互いに逆向きなので、スピン分極 電流が流れる向きによって第1磁性層41の磁化方向の変化の向き(すなわち反転方向) が定まる。従って、第1磁性層41の磁化方向は、TMR素子4を流れる電流の向きに応 じた方向となるので、TMR素子4に供給する書き込み電流の正負によって二値データを 書き込むことができる。

【0045】

図5は、TMR素子4における電流値と抵抗値との相関を示すグラフである。なお、図 50

5 のグラフにおいては、例えば第4磁性層47側から第3磁性層45側へ電流が流れる場合を正の電流値とし、第3磁性層45側から第4磁性層47側へ電流が流れる場合を負の電流値とする。いま、第1磁性層41の磁化方向と第2磁性層43の磁化方向とが互いに平行である場合、TMR素子4の両端間の抵抗値は、比較的小さな値R2である。そして、TMR素子4を流れる電流値(絶対値)を0mAから正方向へ次第に大きくすると、この電流値が閾値(臨界電流)I1を超えたときに第1磁性層41の磁化方向とが互いに反平行となり、TMR素子4の両端間の抵抗値が、TMR効果によって値R2よりも大きな値R1へ増大する。逆に、第1磁性層41の磁化方向と第2磁性層43の磁化方向とが反平行である場合、TMR素子4を流れる電流値(絶対値)を0mAから負方向へ次第に大きくすると、この電流値が閾値(臨界電流)I2を超えたときに第1磁性層41の磁化方向が見下方の 再度反転する。従って、第1磁性層41の磁化方向と第2磁性層43の磁化方向とが反平行である場合、TMR素子4を流れる電流値(絶対値)を0mAから負方向へ次第に大きく

【0046】

以上のことから、TMR素子4に二値データの一方(例えば0)を書き込む際には、閾値I」よりも絶対値が大きい(例えば図5に示す範囲D」に含まれる)正の書き込み電流をTMR素子4に供給するとよい。また、TMR素子4に二値データの他方(例えば1)を書き込む際には、閾値I2よりも絶対値が大きい(例えば範囲D2に含まれる)負の書き込み電流をTMR素子4に供給するとよい。また、TMR素子4に書き込まれた二値データを読み出す際には、第1磁性層41の磁化方向が反転しないように、閾値I1、I2よりも絶対値が小さい(例えば範囲D3に含まれる)正または負の読み出し電流をTMR素子4に供給するとよい。

【0047】

以上に説明した本実施形態のTMR素子4及び磁気メモリ1が有する効果について説明 する。本実施形態のTMR素子4では、第1磁性層41の磁化方向を、電流磁界といった 外部磁界ではなく、TMR素子4中に電流を直接流すことによって変化させることができ る。しかも、第1非磁性導電層44及び第3磁性層45によってスピン分極電流を生成し ているので、比較的小さな書き込み電流によって第1磁性層41の磁化方向を変化させる ことができる。従って、本実施形態のTMR素子4及び磁気メモリ1によれば、書き込み 対象のTMR素子以外の他のTMR素子への磁界の洩れがなく、誤書き込みを効果的に防 止できる。

【0048】

また、本実施形態のTMR素子4においては、第1磁性層41の磁化方向をスピン分極 電流によって反転させるので、第1磁性層41の内部において反磁界が増大しないだけで なく、第1磁性層41の平面寸法が小さいほど磁化方向の反転に必要な電流値が小さくな る。従って、本実施形態のTMR素子4及び磁気メモリ1によれば、TMR素子4の小型 化が容易になり、磁気メモリ1の高集積化を容易にできる。

【0049】

また、本実施形態のTMR素子4においては、磁化方向が変化する第1磁性層41と磁 40 化方向が一定の第2磁性層43との間に、非磁性絶縁層42が設けられている。これによ り、第1磁性層41と第2磁性層43との間にTMR効果が生じるので、第1磁性層41 の磁化方向の変化による抵抗変化率(すなわち図5に示したグラフにおける(R2-R1)/R1)を比較的大きくできる。従って、本実施形態のTMR素子4及び磁気メモリ1 によれば、第1磁性層41の磁化方向によって記憶されたデータを高速且つ安定に読み出 すことができる。

【 0 0 5 0 】

ここで、本実施形態による磁気メモリ1の製造方法のうち、TMR素子4及びその周辺 構造の製造方法について図6及び図7を参照しながら説明する。なお、図6及び図7は、 いずれも図1のI-I線に沿った断面であり、その製造過程を順に示している。

[0051]

まず、図6(a)に示すように、Cuからなる電極35を配線層上に形成する。そして、高真空スパッタ装置により、第4磁性層となるCoFe層61、第2非磁性導電層となるRu層62、第2磁性層となるCoFe層63、及び金属層64を電極35上に順に成膜する。このとき、金属層64の材料としては、例えばA1、Zn、及びMgのうち少なくとも一種類を用いるとよい。続いて、図6(b)に示すように、酸素ORにより金属層64の酸化を行い、非磁性絶縁層となるトンネル絶縁層64aを形成する。続いて、図6 (c)に示すように、トンネル絶縁層64a上に、第1磁性層となるCoFe層65、第 1非磁性導電層となるCu層66、第3磁性層となるCoFe層67、及びTa保護層(不図示)を順次成膜する。続いて、レジストマスクをTa保護層上に形成し、CoFe層 61、Ru層62、及びCoFe層63をイオンミリングにより成形することによって、 第4磁性層47、第2非磁性導電層46、及び第2磁性層43を形成する。

(11)

続いて、別のレジストマスクをTa保護層上に再び形成し、トンネル絶縁層64a、C oFe層65、Cu層66、及びCoFe層67をイオンミリングにより成形することに よって、図7(a)に示すように、非磁性絶縁層42、第1磁性層41、第1非磁性導電 層44、及び第3磁性層45を形成する。こうして、TMR素子4が形成される。TMR 素子4を形成した後、CVD装置を用いて、例えばSi(OC₂ H₅)4により、第3磁 性層45上を除く全域にSiO₂ 絶縁層24aを形成する。この後、レジストマスクを除 去する。

続いて、電極31の平面形状に応じた開口を有するレジストマスクをSiO2 絶縁層2 4 a 上に形成する。そして、スパッタによりTi層、Cu層を順次成膜した後、レジスト マスクを除去する。こうして、図7(b)に示すように、電極31がTMR素子4上に形 成される。

【0054】

最後に、図7(c)に示すように、SiO₂絶縁層24aと同じ材料からなるSiO₂ 絶縁層24bを、SiO₂絶縁層24a上及び電極31上の全面にわたってCVD法によ り形成する。こうして、SiO₂絶縁層24a及び24bからなる絶縁領域24が形成さ れ、磁性材料層8が完成する。

[0 0 5 5]

(変形例)

ここで、本実施形態による T M R 素子 4 及び磁気メモリ 1 の変形例について説明する。 図 8 ~ 図 1 0 は、それぞれ本変形例に係る T M R 素子 4 a ~ 4 c の構成を示す断面図であ る。上記実施形態の T M R 素子 4 に代えて本変形例に係る T M R 素子 4 a ~ 4 c を設ける ことによって、上記実施形態の T M R 素子 4 及び磁気メモリ 1 と同様の効果を得ることが できる。

【0056】

まず、図8を参照すると、TMR素子4aは、第1磁性層41、非磁性絶縁層42、第2磁性層43、第1非磁性導電層44、第3磁性層45、及び反強磁性層48によって構成されている。本変形例のTMR素子4aと上記実施形態のTMR素子4との相違点は、第2非磁性導電層46及び第4磁性層47の代わりに、反強磁性層48が設けられた点である。

【 0 0 5 7 】

反強磁性層48は、第2磁性層43の磁化方向を一定方向に保持するための層である。 反強磁性層48は、反強磁性材料を含んで構成され、第2磁性層43における第1磁性層 41と対向する面とは反対側の面上に設けられる。そして、反強磁性層48と第2磁性層 43との間に交換結合が生じることにより、第2磁性層43の磁化方向を安定化させるこ とができる。反強磁性層48の材料としては、IrMn、PtMn、FeMn、PtPd Mn、NiO、またはこれらのうち任意の組み合わせの材料を用いることができる。 10



(12)

次に、図9及び図10を参照すると、TMR素子4b及び4cは、第1磁性層41、非磁性絶縁層42、第2磁性層43、第1非磁性導電層44、及び第3磁性層45によって構成されている。本変形例のTMR素子4b及び4cと上記実施形態のTMR素子4との相違点は、第2非磁性導電層46及び第4磁性層47をTMR素子が有しておらず、第2磁性層43が電極35と接している点である。このように、第2磁性層43の磁化方向を安定に保持するための層を備えない場合であっても、図9に示すように第2磁性層43における積層方向と直交する断面の面積を第1磁性層41よりも大きくすることや、図10に示すように第2磁性層43における積層方向の厚さを第1磁性層41よりも大きくすることにより、第2磁性層43の磁化方向を一定に保持することができる。

(実施例)

続いて、上記実施形態によるTMR素子の実施例について説明する。図11は、本実施 例の結果を示す図表である。本実施例では、両端間の電気抵抗値が異なる複数のTMR素 子を作製し、これらのTMR素子におけるブレイクダウン電圧を測定するとともに、TM R素子がブレイクダウンする前に磁化反転が行われたか否かを調べた。なお、ここでいう ブレイクダウン電圧とは、非磁性絶縁層が機能しなくなり、第1磁性層と第2磁性層とが 短絡状態となる電圧値を意味する。また、本実施例においては、複数のTMR素子におけ る非磁性絶縁層の厚さをそれぞれ変えることによって、両端間の電気抵抗値を変化させた 。また、本実施例においては、TMR素子の平面形状を正方形とし、その一辺の長さを0 .1µmとした。

[0060]

実施例1~7として、TMR素子の両端間の電気抵抗値をそれぞれ100、300 、400、1k、5.5k、8k、及び10kとした(すなわち、積層方向と 直交する断面1µm²あたりの電気抵抗値をそれぞれ1、3、4、10、55 、80、及び100とした)ところ、ブレイクダウン電圧はそれぞれ0.5V、1V 、1.1V、1.2V、1.4V、1.6V、及び1.7Vであった。そして、第1磁性 層の磁化方向は各実施例1~7において良好に反転された。なお、各実施例1~7におけ る非磁性絶縁層の厚さは8~9 であった。また、ブレイクダウン直前の最大書き込み 電流値はそれぞれ5mA、3.33mA、2.75mA、1.2mA、0.25mA、0 .2mA、及び0.17mAであった。

[0061]

続いて、比較例1~3として、TMR素子の両端間の電気抵抗値をそれぞれ15k、27k、及び35kとした(すなわち、積層方向と直交する断面1µm²あたりの電気抵抗値をそれぞれ150、270、及び350とした)ところ、ブレイクダウン電圧はそれぞれ1.65V、1.7V、及び1.7Vであった。しかし、第1磁性層の磁化方向については、各比較例1~3において反転したことを確認できなかった。なお、各比較例1~3における非磁性絶縁層の厚さは9~10 であった。また、ブレイクダウン直前の最大書き込み電流値はそれぞれ0.11mA、0.06mA、及び0.05mAであった。

【0062】

本実施例では、TMR素子の両端間における電気抵抗値が1 µm² 以上100 µm ² 以下である場合に、第1磁性層の磁化方向を好適に反転できた。これに対して、TMR 素子の両端間における電気抵抗値が100 µm² を超えると、第1磁性層の磁化方向の 反転を確認できなかった。この要因は、次のように推測される。すなわち、TMR素子の 両端間における電気抵抗値が100 µm² を超えると、TMR素子内部を流れる書き込 み電流によって素子温度が上昇し、エレクトロマイグレーションによる素子の劣化が顕著 となる。そして、更に電気抵抗値が大きくなると、第1磁性層の磁化方向が反転する前に 非磁性絶縁層が破壊されて第1磁性層と第2磁性層とが短絡してしまったものと推測され る。



【0063】

また、ΤΜR素子の両端間における電気抵抗値が1 μm²よりも小さくなると、非磁性絶縁層の層厚が過小となり第1磁性層と第2磁性層との間のリーク電流が増加する。このため、TMR素子の磁気抵抗変化率が急激に低下してデータ読み出しの際の出力(例えば両端間電圧)が小さくなってしまい、データの読み出しが困難となる。

【0064】

以上のことから、 T M R 素子の積層方向と交差する両端間における電気抵抗値を 1 μ m² 以上 1 0 0 μm² 以下とすることにより、スピン分極電流による磁化反転を好適に 行いつつ、 T M R 効果による効果も得られることが確認された。

【 0 0 6 5 】

10

また、ΤΜR素子の各層は、非磁性絶縁層を除き、全て導電性材料を含んで構成される。従って、ΤΜR素子の積層方向と交差する両端間における電気抵抗値は、非磁性絶縁層の積層方向の電気抵抗値によってほぼ決定される。そして、本実施例によれば、非磁性絶縁層の積層方向の厚さを8 以下とすることにより、ΤΜR素子の電気抵抗値を100 μm²以下にできることが確認された。

【図面の簡単な説明】

[0066]

【図1】磁気メモリの平面図である。

【図2】図1に示した磁気メモリを行方向に沿ったI-I線で切断した断面図である。

【図3】図1及び図2に示した磁気メモリを列方向に沿ったII-II線で切断した断面図で 20 ある。

- 【図4】TMR素子及びその周辺構造の拡大断面図である。
- 【図5】TMR素子における電流値と抵抗値との相関を示すグラフである。

【図6】TMR素子及びその周辺構造の製造方法を示す図である。

- 【図7】TMR素子及びその周辺構造の製造方法を示す図である。
- 【図8】TMR素子の変形例の構成を示す断面図である。
- 【図9】TMR素子の変形例の構成を示す断面図である。
- 【図10】TMR素子の変形例の構成を示す断面図である。
- 【図11】実施例の結果を示す図表である。
- 【符号の説明】

[0067]

1...磁気メモリ、3...記憶領域、4....TMR素子、6....半導体層、7....配線層、8...磁 性材料層、13a,13b...ビット配線、14...ワード配線、16a~16e...垂直配線 、18a,18b...水平配線、21...半導体基板、22~24...絶縁領域、31,35... 電極、32...トランジスタ、32a...ドレイン領域、32b...ゲート電極、32c...ソー ス領域、41...第1磁性層、42...非磁性絶縁層、43...第2磁性層、44....第1非磁性 導電層、45....第3磁性層、46....第2非磁性導電層、47....第4磁性層、48...反強磁 性層。







【図3】







【図5】









【図7】











【図11】

	抵抗值	ブレイクダウ	最大書き込	磁化反転	単位抵抗値	非磁性
		ン電圧	み電流値			絶縁層
	(Ω)	(V)	(mA)	結果	$(\Omega \ \mu \ m^2)$	膜厚(Á)
実施例1	100	0.5	5.00	0	1	8
実施例 2	300	1	3.33	0	3	8
実施例3	400	1.1	2.75	0	4	8
実施例 4	1000	1.2	1.20	0	10	8
実施例 5	5500	1.4	0.25	0	55	8
実施例 6	8000	1.6	0.20	0	80	8
実施例 7	10000	1.7	0.17	0	100	9
比較例1	15000	1.65	0.11	×	150	9
比較例 2	27000	1.7	0.06	×	270	9
比較例3	35000	1.7	0.05	×	350	10