



(12)发明专利

(10)授权公告号 CN 107546118 B

(45)授权公告日 2020.05.22

(21)申请号 201610495705.4

(22)申请日 2016.06.29

(65)同一申请的已公布的文献号
申请公布号 CN 107546118 A

(43)申请公布日 2018.01.05

(73)专利权人 中芯国际集成电路制造(北京)有限公司
地址 100176 北京市大兴区北京经济技术开发区文昌大道18号
专利权人 中芯国际集成电路制造(上海)有限公司

(72)发明人 郑大燮 陈德艳 施雪捷

(74)专利代理机构 北京市磐华律师事务所
11336
代理人 高伟 冯永贞

(51)Int.Cl.

H01L 21/265(2006.01)

H01L 27/146(2006.01)

(56)对比文件

CN 103346161 A,2013.10.09,

CN 103413817 A,2013.11.27,

CN 101043043 A,2007.09.26,

CN 103337475 A,2013.10.02,

US 7531374 B2,2009.05.12,

US 6287886 B1,2001.09.11,

审查员 谢绍俊


权利要求书2页 说明书12页 附图2页

(54)发明名称

一种CMOS图像传感器及其制备方法和电子装置

(57)摘要

本发明涉及一种CMOS图像传感器及其制备方法和电子装置。所述图像传感器包括:半导体衬底,所述半导体衬底具有第一导电类型掺杂;二极管区域,位于所述半导体衬底中,所述二极管区域具有第二导电类型掺杂;第一离子注入层,所述第一离子注入层位于所述半导体衬底的表面并且覆盖所述二极管区域,所述第一离子注入层中注入有第一导电类型离子和第二导电类型离子。通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity,FWC),解决了像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 呈正比的增加的矛盾,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。



1. 一种CMOS图像传感器,其特征在于,所述图像传感器包括:
半导体衬底,所述半导体衬底具有第一导电类型掺杂;
二极管区域,位于所述半导体衬底中,所述二极管区域具有第二导电类型掺杂;
第一离子注入层,所述第一离子注入层位于所述半导体衬底的表面并且覆盖所述二极管区域,所述第一离子注入层中注入有第一导电类型离子和第二导电类型离子,所述第二导电类型离子由所述半导体衬底的表面向下,随着深度的增加,浓度梯度变大。
2. 根据权利要求1所述的CMOS图像传感器,其特征在于,所述第一离子注入层中所述第一导电类型离子的注入能量为10-30Kev,注入剂量为 $2.5E13-3.5E13$ 原子/cm³。
3. 根据权利要求1所述的CMOS图像传感器,其特征在于,所述第一离子注入层中所述第二导电类型离子的注入能量为40-60Kev,注入剂量为 $1.5E12-2.5E12$ 原子/cm³。
4. 根据权利要求1所述的CMOS图像传感器,其特征在于,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11-2.5E11$ 原子/cm³。
5. 根据权利要求1所述的CMOS图像传感器,其特征在于,所述CMOS图像传感器还包括:
MOS晶体管,位于所述半导体衬底上方并且部分地位于所述二极管区域的上方;
第二离子注入层,所述第二离子注入层的一侧位于所述MOS晶体管的下方,所述第二离子注入层的另一侧覆盖或部分地覆盖所述二极管区域。
6. 根据权利要求1所述的CMOS图像传感器,其特征在于,所述CMOS图像传感器还包括:
浮置扩散区,位于所述半导体衬底表面下方,部分所述浮置扩散区位于所述MOS晶体管的下方;
第一导电类型阱区,位于所述半导体衬底中,以隔离所述二极管区域。
7. 一种CMOS图像传感器的制备方法,其特征在于,所述方法包括:
提供半导体衬底,所述半导体衬底具有第一导电类型掺杂;
在所述半导体衬底中形成具有第二导电类型掺杂的二极管区域;
执行第一离子注入步骤,以在所述半导体衬底的表面形成第一离子注入层,以覆盖所述二极管区域,其中所述第一离子注入包括第一导电类型离子注入和第二导电类型离子注入,所述第二导电类型离子由所述半导体衬底的表面向下,随着深度的增加,浓度梯度变大。
8. 根据权利要求7所述的方法,其特征在于,所述第一导电类型离子注入能量为10-30Kev,注入剂量为 $2.5E13-3.5E13$ 原子/cm³。
9. 根据权利要求7所述的方法,其特征在于,所述第二导电类型离子注入能量为40-60Kev,注入剂量为 $1.5E12-2.5E12$ 原子/cm³。
10. 根据权利要求7所述的方法,其特征在于,在所述第一离子注入步骤之后执行快速热退火的步骤。
11. 根据权利要求7所述的方法,其特征在于,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11-2.5E11$ 原子/cm³。
12. 根据权利要求7所述的方法,其特征在于,所述方法还进一步包括在形成所述二极管区域之前执行第二离子注入,以在所述半导体衬底表面形成第二离子注入层;
在形成所述二极管区域之后在所述半导体衬底上形成MOS晶体管,其中,所述MOS晶体管的栅极部分地覆盖所述第二离子注入层,并且所述MOS晶体管位于所述第二离子注入层

与上述二极管区域部分重叠的一侧。

13. 根据权利要求12所述的方法, 其特征在于, 所述方法还包括在形成所述第二离子注入层之前形成第一导电类型阱区的步骤, 以隔离所述二极管区域。

14. 根据权利要求7所述的方法, 其特征在于, 所述方法还包括执行第三离子注入的步骤, 以形成浮置扩散区, 部分所述浮置扩散区位于所述MOS晶体管的下方。

15. 一种电子装置, 其特征在于, 包括权利要求1至6之一所述的CMOS图像传感器。

一种CMOS图像传感器及其制备方法和电子装置

技术领域

[0001] 本发明涉及半导体技术领域,具体而言涉及一种CMOS图像传感器及其制备方法和电子装置。

背景技术

[0002] 在半导体技术领域中,图像传感器是一种能将光学图像转换成电信号的CMOS图像传感器。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体图像传感器(CMOS Image Sensor,CIS)。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。

[0003] 相比之下,CMOS图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代CCD的地位。目前CMOS图像传感器被广泛应用于数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。

[0004] 目前在高速CIS像素设计中存在以下两个主要问题:第一由于曝光时间非常短,为了增加灵敏度需要很大的像素满阱容量(FullWell Capacity,FWC)。第二为电压因素包括耗尽电压 V_{pin} 以及浮置扩散的(Floating Diffusion,FD)漂移,所述两种电压与耗尽电压 V_{pin} 和像素满阱容量(FullWell Capacity,FWC)之间的关系相关联。其中,耗尽电压 V_{pin} 与像素满阱容量(FullWell Capacity,FWC)同时增加,而且两者之间的关系取决于众多因素,例如N-PD的深度,隔离注入和版图结构,阱区注入和版图结构,Pin层注入剂量和深度等。

[0005] 因此,需要降低浮置扩散的漂移,以使传输电荷存储于二极管PPD区域中。为了提高和改善成像滞后并得到更高的FD电压,需要更高的像素满阱容量(FullWell Capacity,FWC)和更低的耗尽电压 V_{pin} ,而现实中像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 呈正比的增加,从而形成矛盾。

[0006] 因此,为解决目前工艺中的上述技术问题,有必要提出一种新的半导体器件及其制备方法和电子装置。

发明内容

[0007] 在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。

[0008] 为了克服目前存在的问题,本发明的实施例提供了一种CMOS图像传感器,所述图像传感器包括:

[0009] 半导体衬底,所述半导体衬底具有第一导电类型掺杂;

[0010] 二极管区域,位于所述半导体衬底中,所述二极管区域具有第二导电类型掺杂;

[0011] 第一离子注入层,所述第一离子注入层位于所述半导体衬底的表面并且覆盖所述二极管区域,所述第一离子注入层中注入有第一导电类型离子和第二导电类型离子。

[0012] 可选地,所述第一离子注入层中所述第一导电类型离子的注入能量为10-30Kev,

注入剂量为 $2.5E13-3.5E13$ 原子/ cm^3 。

[0013] 可选地,所述第一离子注入层中所述第二导电类型离子的注入能量为40-60Kev,注入剂量为 $1.5E12-2.5E12$ 原子/ cm^3 。

[0014] 可选地,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11-2.5E11$ 原子/ cm^3 。

[0015] 可选地,所述CMOS图像传感器还包括:

[0016] MOS晶体管,位于所述半导体衬底上方并且部分地位于所述二极管区域的上方;

[0017] 第二离子注入层,所述第二离子注入层的一侧位于所述MOS晶体管的下方,所述第二离子注入层的另一侧覆盖或部分地覆盖所述二极管区域。

[0018] 可选地,所述CMOS图像传感器还包括:

[0019] 浮置扩散区,位于所述半导体衬底表面下方,部分所述浮置扩散区位于所述MOS晶体管的下方;

[0020] 第一导电类型阱区,位于所述半导体衬底中,以隔离所述二极管区域。

[0021] 本发明还提供了一种CMOS图像传感器的制备方法,所述方法包括:

[0022] 提供半导体衬底,所述半导体衬底具有第一导电类型掺杂;

[0023] 在所述半导体衬底中形成具有第二导电类型掺杂的二极管区域;

[0024] 执行第一离子注入步骤,以在所述半导体衬底的表面形成第一离子注入层,以覆盖所述二极管区域,其中所述第一离子注入包括第一导电类型离子注入和第二导电类型离子注入。

[0025] 可选地,所述第一导电类型离子注入能量为10-30Kev,注入剂量为 $2.5E13-3.5E13$ 原子/ cm^3 。

[0026] 可选地,所述第二导电类型离子注入能量为40-60Kev,注入剂量为 $1.5E12-2.5E12$ 原子/ cm^3 。

[0027] 可选地,在所述第一离子注入步骤之后执行快速热退火的步骤。

[0028] 可选地,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11-2.5E11$ 原子/ cm^3 。

[0029] 可选地,所述方法还进一步包括在形成所述二极管区域之前执行第二离子注入,以在所述半导体衬底表面形成第二离子注入层;

[0030] 在形成所述二极管区域之后在所述半导体衬底上形成MOS晶体管,其中,所述MOS晶体管的栅极部分地覆盖所述第二离子注入层,并且所述MOS晶体管位于所述第二离子注入层与所述二极管区域部分重叠的一侧。

[0031] 可选地,所述方法还进一步包括在形成所述第二离子注入层之前形成第一导电类型阱区的步骤,以隔离所述二极管区域。

[0032] 可选地,所述方法还进一步包括执行第三离子注入的步骤,以形成浮置扩散区,部分所述浮置扩散区位于所述MOS晶体管的下方。

[0033] 本发明还提供了一种电子装置,包括上述的CMOS图像传感器。

[0034] 为了解决现有技术中存在的问题,本发明提供了一种CMOS图像传感器及其制备方法,所述方法包括提供半导体衬底,所述半导体衬底具有第一导电类型掺杂(例如P型),在所述方法中在形成二极管区域(例如N型)之后,在PIN离子注入形成第一离子注入层(PIN

层)时,所述PIN离子注入包括第一导电类型离子注入(例如B)和第二导电类型离子(例如P)注入两个子步骤,在本发明中所述PIN离子注入增加了目前工艺中没有的第二导电类型离子(例如P)注入,同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity,FWC),解决了像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 呈正比的增加的矛盾,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0035] 本发明的半导体器件,由于采用了上述制造方法,因而同样具有上述优点。本发明的电子装置,由于采用了上述半导体器件,因而同样具有上述优点。

附图说明

[0036] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。

[0037] 附图中:

[0038] 图1为本发明的一个实施例的一种CMOS图像传感器的制备方法的示意性流程图;

[0039] 图2为本发明的一实施例中的一种CMOS图像传感器结构的剖视图;

[0040] 图3示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

[0041] 在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。

[0042] 应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0043] 应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

[0044] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下

面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0045] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。

[0046] 这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

[0047] 为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。

[0048] 为了解决目前工艺中存在的问题,本发明提供了一种CMOS图像传感器,所述CMOS图像传感器包括:

[0049] 半导体衬底,所述半导体衬底具有第一导电类型掺杂;

[0050] 二极管区域,所述二极管区域具有第二导电类型掺杂,位于所述半导体衬底中;

[0051] 第一离子注入层,所述第一离子注入层位于所述半导体衬底的表面并且覆盖所述二极管区域,所述第一离子注入层中注入有第一导电类型离子和第二导电类型离子。

[0052] 本申请还提供了一种CMOS图像传感器的制备方法,所述方法包括:

[0053] 提供半导体衬底,所述半导体衬底具有第一导电类型掺杂;

[0054] 在所述半导体衬底中形成具有第二导电类型掺杂的二极管区域;

[0055] 执行第一离子注入步骤,以在所述半导体衬底的表面形成第一离子注入层,以覆盖所述二极管区域,其中所述第一离子注入包括第一导电类型离子的注入和第二导电类型离子的注入。

[0056] 其中,所述第一离子注入层中所述第一导电类型离子的注入能量为10-30Kev,注入剂量为 $2.5E13-3.5E13$ 原子/ cm^3 。

[0057] 其中,所述第一离子注入层中所述第二导电类型离子的注入能量为40-60Kev,注入剂量为 $1.5E12-2.5E12$ 原子/ cm^3 。

[0058] 可选地,在所述第一离子注入步骤之后执行快速热退火的步骤。

[0059] 其中,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11-2.5E11$ 原子/ cm^3 。

[0060] 其中,在本发明中为了解决解决了像素满阱容量(FullWell Capacity,FWC)和耗

尽电压 V_{pin} 呈正比的增加的矛盾,在所述PIN离子注入中增加目前工艺中没有的第二导电类型离子(例如P)注入,并且所述第二导电类型离子在退火之后有所述半导体衬底的表面向下随着深度的增加,掺杂浓度急剧降低,即随着深度的增加,浓度梯度变大,同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity, FWC)。

[0061] 为了解决现有技术中存在的问题,本发明提供了一种CMOS图像传感器及其制备方法,所述方法包括提供半导体衬底,所述半导体衬底具有第一导电类型掺杂(例如P型),在所述方法中在形成二极管区域(例如N型)之后,在PIN离子注入形成第一离子注入层(PIN层)时,所述PIN离子注入包括第一导电类型离子注入(例如B)和第二导电类型离子(例如P)注入两个子步骤,在本发明中所述PIN离子注入增加了目前工艺中没有的第二导电类型离子(例如P)注入,同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity, FWC),解决了像素满阱容量(FullWell Capacity, FWC)和耗尽电压 V_{pin} 呈正比的增加的矛盾,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0062] 本发明的半导体器件,由于采用了上述制造方法,因而同样具有上述优点。本发明的电子装置,由于采用了上述半导体器件,因而同样具有上述优点。

[0063] 实施例一

[0064] 下面,参照图1以及图2来描述本发明实施例提出的CMOS图像传感器的制备方法一个示例性方法的详细步骤。其中,图1为本发明的一个实施例的一种CMOS图像传感器的制备方法的示意性流程图,具体地包括:

[0065] 步骤S1:提供半导体衬底,所述半导体衬底具有第一导电类型掺杂;

[0066] 步骤S2:在所述半导体衬底中形成具有第二导电类型掺杂的二极管区域;

[0067] 步骤S3:执行第一离子注入步骤,以在所述半导体衬底的表面形成第一离子注入层,以覆盖所述二极管区域,其中所述第一离子注入包括第一导电类型离子注入和第二导电类型离子注入。

[0068] 本实施例的CMOS图像传感器的制备方法,具体包括如下步骤:

[0069] 执行步骤一,提供半导体衬底201,所述半导体衬底具有第一导电类型掺杂。

[0070] 具体地,如图2所示,在该步骤中所述半导体衬底201可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

[0071] 在半导体衬底201中形成有隔离结构(未示出),所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述隔离结构可用于定义各种有源区。

[0072] 其中,第一导电类型可以为N型也可以为P型,本实施例中以P型半导体衬底为例。

[0073] 可选地,可通过光刻工艺和刻蚀工艺在半导体衬底上形成隔离结构。

[0074] 在所述半导体衬底中还可以形成像素区,其中像素区对应的半导体衬底用于之后的像素区相应器件的制作,像素区包括用于形成MOS晶体管的区域和用于形成光电二极管的区域等,以4T型CMOS图像传感器为例,MOS晶体管可以为与光电二极管相连的传输晶体

管。用于形成MOS晶体管的区域中包括MOS晶体管的沟道区。

[0075] 执行步骤二,执行第二离子注入,以在所述半导体衬底表面形成第二离子注入层205,所述第二离子注入层部分地覆盖预期形成的所述二极管区域。

[0076] 其中,所述第二离子注入层(TP) 205为像素传输区域,所述第二离子注入层(TP) 205为第一导电类型。

[0077] 在该实施例中所述第二离子注入层(TP) 205为N型离子,其位于所述半导体衬底的表面,其离子注入的能量和离子注入剂量均小于所述二极管区域离子注入的能量和剂量。

[0078] 可选地,所述第二离子注入的能量范围为50~90Kev,离子注入剂量 $1E11$ 至 $1E13atoms/cm^2$ 。

[0079] 可选地,在该步骤中所述方法还进一步包括执行第三离子注入步骤,以形成浮置扩散区,部分所述浮置扩散区位于所述MOS晶体管的下方。

[0080] 其中,所述第三离子注入区域靠近与光电二极管相邻的MOS晶体管的沟道区的部分所述半导体衬底内。

[0081] 在本发明实施例中,所述第三离子注入的离子为磷时,所述第三离子注入的能量范围为150Kev~200K,离子注入剂量范围为 $8E16$ 至 $8E13atoms/cm^2$ 。

[0082] 在形成所述第二离子注入层之前所述方法还进一步包括在形成第一导电类型阱区的步骤,以隔离所述二极管区域。

[0083] 可选地,在所述半导体衬底中形成阱区,所述阱区掺杂类型与所述半导体衬底掺杂类型相同,例如形成P型阱区,以在所述半导体衬底中形成DDP区域,以用于隔离后续步骤中形成的二极管区域。

[0084] 在一个示例中,所述第二离子注入之后还包括退火的步骤。所述退火可以为快速升温退火等,快速升温退火利用900至1050℃的高温来活化各步离子注入区内的掺杂剂,并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。

[0085] 执行步骤三,在所述半导体衬底中形成具有第二导电类型掺杂的二极管区域203,其中,所述第二离子注入层部分地覆盖预期形成的二极管区域。

[0086] 具体地,在进行各种离子注入步骤之前,还可先在半导体衬底上形成牺牲氧化层,以防止之后的离子注入对半导体衬底造成损伤。

[0087] 对半导体衬底的用于形成光电二极管的区域进行离子注入,以具有第二导电类型掺杂的二极管区域。

[0088] 其中,在该步骤中所述二极管区域的离子注入为N型离子。

[0089] 可选地,以形成N型二极管区域为例,则注入离子为磷或砷等,其中,当注入离子为磷时,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11$ - $2.5E11$ 原子/ cm^3 。

[0090] 优选地,所述二极管区域的离子注入能量为500Kev,注入剂量为 $2E11$ 原子/ cm^3 。

[0091] 由于所述第一离子注入的能量和离子注入剂量均小于所述二极管区域离子注入的能量和剂量,因此所述第二离子注入层位于所述二极管区域的上方,所述二极管区域的注入深度大于所述第二离子注入层,因此所述第二离子注入层部分地覆盖所述二极管区域,如图2所示,所述第二离子注入层并完全覆盖所述二极管区域,或者部分覆盖所述二极管区域,例如仅仅覆盖所述二极管区域的一侧,所述二极管区域的另一侧仍未被覆盖。

[0092] 具体地,在本发明中在所述第一离子注入步骤中可以通过改变所述第一离子注入步骤中的注入掩膜,以使所述掩膜仅露出所述二极管区域的一侧,如图3所示,使所述第二离子注入层部分地覆盖所述二极管区域。

[0093] 在所述方法中通过改变离子注入的掩膜,从而使所述CMOS图像传感器中的第二离子注入层(TP)仅部分地覆盖所述二极管区域(PPD),通过所述第二离子注入层(TP)的优化,可以弱化像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 的影响,可以更加优化所述像素性能,通过所述改变所述第二离子注入层(TP)电子传输性能显著提高,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0094] 执行步骤四,形成MOS晶体管202,其中,所述MOS晶体管的栅极部分地覆盖所述第二离子注入层,并且所述MOS晶体管位于所述第二离子注入层与所述二极管区域部分重叠的一侧。

[0095] 具体地,如图2所示,在所述半导体衬底的用于形成MOS晶体管的区域上形成MOS晶体管的栅极结构。

[0096] 如图2所示,所述栅极结构包括依次形成在所述半导体衬底上的栅极介电层和栅极材料层。本实施例中,阈值电压控制区位于所述栅极结构下方的半导体衬底的表面内。

[0097] 栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者,栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于:氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。可以采用适合栅极介电层成分的材料的不同方法的任何一种形成栅极介电层。所包括但非限制性的有热或等离子氧化或氮化方法、化学汽相沉积方法和物理汽相沉积方法。

[0098] 栅极材料层可以包括各个材料,所述各个材料包含但不限于:某些金属、金属合金、金属氮化物和金属硅化物,及其层压制件和其复合物。

[0099] 栅极材料层也可以包括掺杂的多晶硅和多晶硅-锆合金材料(即,具有从每立方厘米大约 $1e^{18}$ 到大约 $1e^{22}$ 个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。

[0100] 类似地,也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法、化学汽相沉积方法和物理汽相沉积方法,诸如但不限于:蒸发方法和溅射方法。

[0101] 通常,栅极材料层包括具有厚度从大约50到大约2000埃的掺杂的多晶硅材料。

[0102] 可通过光刻工艺和刻蚀工艺定义出MOS晶体管的栅极结构图案的尺寸和形状,在此不作赘述。

[0103] 之后,在所述栅极结构两侧的半导体衬底内形成MOS晶体管的轻掺杂漏区,以有效的防止短沟道效应,可采用本领域技术人员熟知的任何方法形成所述轻掺杂漏区,在此不作赘述。

[0104] 接着,还可以在所述栅极结构的侧壁上形成间隙壁(spacer)。所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

[0105] 作为本实施例的一个优化实施方式,所述间隙壁为氧化硅、氮化硅共同组成,具体工艺为:在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层,然后采用蚀

刻方法形成间隙壁。

[0106] 之后还包括步骤:对所述阱区内的部分半导体进行离子注入,形成位于所述阱区内的N⁺掺杂区,以及进行退火以激活掺杂杂质。

[0107] 执行步骤五,执行第一离子注入步骤,以在所述半导体衬底的表面形成第一离子注入层,以覆盖所述二极管区域,其中所述第一离子注入包括第一导电类型离子的注入和第二导电类型离子的注入。

[0108] 在该步骤中执行第一离子注入的步骤,以在所述半导体衬底的表面形成第一离子注入层,以将所述二极管区域从所述半导体衬底表面隔离。

[0109] 具体地,所述方法还进一步包括执行第一离子注入,以在所述半导体衬底表面形成Pin注入层,以形成PIN型光电二极管。

[0110] 其中,所述第一导电类型离子的注入能量为10-30Kev,注入剂量为2.5E13-3.5E13原子/cm³。

[0111] 优选地,所述第一导电类型离子的注入能量为20Kev,注入剂量为3.0E13原子/cm³。

[0112] 其中,所述第二导电类型离子的注入能量为40-60Kev,注入剂量为1.5E12-2.5E12原子/cm³。

[0113] 优选地,所述第二导电类型离子的注入能量为560Kev,注入剂量为2.0E12原子/cm³。

[0114] 其中所述第一导电类型离子的注入和第二导电类型离子的注入顺序可以进行调整。

[0115] 其中,在本发明中为了解决解决了像素满阱容量(FullWell Capacity,FWC)和耗尽电压V_{pin}呈正比的增加的矛盾,在所述PIN离子注入中增加目前工艺中没有的第二导电类型离子(例如P)注入,并且所述第二导电类型离子在退火之后由所述半导体衬底的表面向下随着深度的增加,掺杂浓度急剧降低,即随着深度的增加,浓度梯度变大,即所述第二导电类型离子注入轮廓更加尖锐(sharp),同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压V_{pin},同时不会降低像素满阱容量(FullWell Capacity,FWC)。

[0116] 采用TCAD模拟软件对采用本发明的制作方法获得的CMOS图像传感器进行模拟,选用本发明所述PIN注入工艺时,CMOS图像传感器的像素满阱容量(FullWell Capacity,FWC)为37.4Ke,耗尽电压V_{pin}为1.66V,而选用目前工艺执行所述第一离子注入时,CMOS图像传感器的像素满阱容量(FullWell Capacity,FWC)为30.8Ke,耗尽电压V_{pin}为2.11V,由此可以看到选用本发明的所述方法可以在提高所述像素满阱容量(FullWell Capacity,FWC)的同时降低耗尽电压V_{pin},具有意想不到的突出的技术效果,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0117] 所述方法还包括进行自行对准金属硅化物工艺的步骤。在一个示例中,自行对准金属硅化物工艺步骤包括:于半导体衬底表面溅镀金属层(图未示),例如镍金属层,然后进行快速升温退火(RTA)工艺,使金属层与栅极以及源极/漏极区域接触的部分反应成硅化金属层,完成自行对准金属硅化物工艺(salicide)。

[0118] 上述全部步骤中,所述第一导电类型为P型,所述第二导电类型为N型,或者,所述

第一导电类型为N型,所述第二导电类型为P型。本实施例中,所述第一导电类型为P型,所述第二导电类型为N型。

[0119] 至此完成了本发明的CMOS图像传感器的主要工艺步骤,当然对于制作完整的CMOS图像传感器还会包括其他的一些常规工艺,在此不再赘述。

[0120] 为了解决现有技术中存在的问题,本发明提供了一种CMOS图像传感器及其制备方法,所述方法包括提供半导体衬底,所述半导体衬底具有第一导电类型掺杂(例如P型),在所述方法中在形成二极管区域(例如N型)之后,在PIN离子注入形成第一离子注入层(PIN层)时,所述PIN离子注入包括第一导电类型离子注入(例如B)和第二导电类型离子(例如P)注入两个子步骤,在本发明中所述PIN离子注入增加了目前工艺中没有的第二导电类型离子(例如P)注入,同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity,FWC),解决了像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 呈正比的增加的矛盾,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0121] 本发明的半导体器件,由于采用了上述制造方法,因而同样具有上述优点。本发明的电子装置,由于采用了上述半导体器件,因而同样具有上述优点。

[0122] 实施例二

[0123] 本发明实施例提供一种CMOS图像传感器,其采用前述实施例一中的制备方法制备获得。

[0124] 下面,参照图2来描述本发明实施例提出的CMOS图像传感器的一种结构。其中,图2为本发明实施例的CMOS图像传感器的结构的一种剖视图。

[0125] 其中,所述图像传感器包括:

[0126] 半导体衬底201,所述半导体衬底具有第一导电类型掺杂;

[0127] 二极管区域203,所述二极管区域位于具有第二导电类型掺杂,位于所述半导体衬底中;

[0128] 第一离子注入层,所述第一离子注入层位于所述半导体衬底的表面并且覆盖所述二极管区域,所述第一离子注入层中注入有第一导电类型离子和第二导电类型离子。

[0129] 其中,所述CMOS图像传感器还包括:

[0130] MOS晶体管202,位于所述半导体衬底上方并且部分位于所述二极管区域的上方;

[0131] 第二离子注入层205,所述第二离子注入层的一端位于所述MOS晶体管的下方,所述第二离子注入层的另一端部分地覆盖所述二极管区域。

[0132] 其中,在所述半导体衬底中还形成有浮置扩散区204,部分所述浮置扩散区204位于所述MOS晶体管的下方。

[0133] 其中,所述半导体衬底中还形成有第一导电类型阱区,以隔离所述二极管区域。

[0134] 其中,所述半导体衬底201可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

[0135] 在半导体衬底201中形成有隔离结构(未示出),所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述隔离结构可用于定义各种有源区。

[0136] 其中,第一导电类型可以为N型也可以为P型,本实施例中以P型半导体衬底为例。

[0137] 可选地,可通过光刻工艺和刻蚀工艺在半导体衬底上形成隔离结构。

[0138] 在所述半导体衬底中还可以形成有像素区,其中像素区对应的半导体衬底用于之后的像素区相应器件的制作,像素区包括用于形成MOS晶体管的区域和用于形成光电二极管的区域等,以4T型CMOS图像传感器为例,MOS晶体管可以为与光电二极管相连的传输晶体管。用于形成MOS晶体管的区域中包括MOS晶体管的沟道区。

[0139] 其中,所述第二离子注入层(TP) 205为像素传输区域,所述第二离子注入层(TP) 205为第一导电类型。

[0140] 在该实施例中所述第二离子注入层(TP) 205为N型离子,其位于所述半导体衬底的表面,其离子注入的能量和离子注入剂量均小于所述二极管区域离子注入的能量和剂量。

[0141] 在所述半导体衬底中形成有具有第二导电类型掺杂的二极管区域203,其中,所述第二离子注入层部分地覆盖预期形成的二极管区域。

[0142] 其中,所述二极管区域的离子注入为N型离子。

[0143] 可选地,以形成N型二极管区域为例,则注入离子为磷或砷等,其中,当注入离子为磷时,所述二极管区域的离子注入能量为400-600Kev,注入剂量为 $1.5E11-2.5E11$ 原子/ cm^3 。

[0144] 优选地,所述二极管区域的离子注入能量为500Kev,注入剂量为 $2E11$ 原子/ cm^3 。

[0145] 由于所述第二离子注入的能量和离子注入剂量均小于所述二极管区域离子注入的能量和剂量,因此所述第二离子注入层位于所述二极管区域的上方,所述二极管区域的注入深度大于所述第二离子注入层,因此所述第二离子注入层部分地覆盖所述二极管区域,如图2所示,所述第二离子注入层并非完全覆盖所述二极管区域,而是仅仅覆盖所述二极管区域的一侧,所述二极管区域的另一侧仍未被覆盖。

[0146] 其中,所述MOS晶体管的栅极部分地覆盖所述第二离子注入层,并且所述MOS晶体管位于所述第二离子注入层与所述二极管区域部分重叠的一侧。

[0147] 所述栅极结构包括依次形成在所述半导体衬底上的栅极介电层和栅极材料层。本实施例中,阈值电压控制区位于所述栅极结构下方的半导体衬底的表面内。

[0148] 栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者,栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于:氧化铅、硅酸铅、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。可以采用适合栅极介电层成分的材料的不同方法的任何一种形成栅极介电层。所包括但非限制性的有热或等离子氧化或氮化方法、化学汽相沉积方法和物理汽相沉积方法。

[0149] 栅极材料层可以包括各个材料,所述各个材料包含但不限于:某些金属、金属合金、金属氮化物和金属硅化物,及其层压制件和其复合物。

[0150] 栅极材料层也可以包括掺杂的多晶硅和多晶硅-锗合金材料(即,具有从每立方厘米大约 $1e18$ 到大约 $1e22$ 个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。

[0151] 接着,还可以在所述栅极结构的侧壁上形成有间隙壁(spacer)。所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

[0152] 作为本实施例的一个优化实施方式,所述间隙壁为氧化硅、氮化硅共同组成,具体工艺为:在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层,然后采用蚀刻方法形成间隙壁。

[0153] 在所述半导体衬底表面形成有第一离子注入层(Pin注入层),以形成PIN型光电二极管。

[0154] 所述第一导电类型离子的注入能量为10-30Kev,注入剂量为 $2.5E13-3.5E13$ 原子/ cm^3 。

[0155] 优选地,所述第一导电类型离子的注入能量为20Kev,注入剂量为 $3.0E13$ 原子/ cm^3 。

[0156] 其中,所述第二导电类型离子的注入能量为40-60Kev,注入剂量为 $1.5E12-2.5E12$ 原子/ cm^3 。

[0157] 优选地,所述第二导电类型离子的注入能量为560Kev,注入剂量为 $2.0E12$ 原子/ cm^3 。

[0158] 其中,在本发明中为了解决解决了像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 呈正比的增加的矛盾,在所述PIN离子注入中增加目前工艺中没有的第二导电类型离子(例如P)注入,并且所述第二导电类型离子在退火之后由所述半导体衬底的表面向下随着深度的增加,掺杂浓度急剧降低,即随着深度的增加,浓度梯度变大,即所述第二导电类型离子注入轮廓更加尖锐(sharp),同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity,FWC)。

[0159] 采用TCAD模拟软件对采用本发明的制作方法获得的CMOS图像传感器进行模拟,选用本发明所述PIN注入工艺时,CMOS图像传感器的像素满阱容量(FullWell Capacity,FWC)为37.4Ke,耗尽电压 V_{pin} 为1.66V,而选用目前工艺执行所述第一离子注入时,CMOS图像传感器的像素满阱容量(FullWell Capacity,FWC)为30.8Ke,耗尽电压 V_{pin} 为2.11V,由此可以看到选用本发明的所述方法可以在提高所述像素满阱容量(FullWell Capacity,FWC)的同时降低耗尽电压 V_{pin} ,具有意想不到的突出的技术效果,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0160] 为了解决现有技术中存在的问题,本发明提供了一种CMOS图像传感器及其制备方法,所述方法包括提供半导体衬底,所述半导体衬底具有第一导电类型掺杂(例如P型),在所述方法中在形成二极管区域(例如N型)之后,在PIN离子注入形成第一离子注入层(PIN层)时,执行所述PIN离子注入包括第一导电类型离子注入(例如B)和第二导电类型离子(例如P)注入两个子步骤,在本发明中所述PIN离子注入增加了目前工艺中没有的第二导电类型离子(例如P)注入,同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity,FWC),解决了像素满阱容量(FullWell Capacity,FWC)和耗尽电压 V_{pin} 呈正比的增加的矛盾,显著提高了CMOS图像传感器的电子迁移率,有效改善拖影现象,提高了CMOS图像传感器的灵敏度。

[0161] 本发明的半导体器件,由于采用了上述制造方法,因而同样具有上述优点。本发明的电子装置,由于采用了上述半导体器件,因而同样具有上述优点。

[0162] 实施例三

[0163] 本发明实施例提供一种电子装置,其包括电子组件以及与该电子组件电连接的CMOS图像传感器。其中,所述CMOS图像传感器包括根据实施例一所述的CMOS图像传感器的制备方法制造的CMOS图像传感器,或包括实施例二所述的CMOS图像传感器。

[0164] 该电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可以是具有上述CMOS图像传感器的中间产品,例如:具有该集成电路的手机主板等。

[0165] 其中,图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。

[0166] 其中所述移动电话手机包括前述的CMOS图像传感器,或根据实施例一所述的CMOS图像传感器的制备方法所制得的CMOS图像传感器,所述CMOS图像传感器包括半导体衬底,所述半导体衬底具有第一导电类型掺杂;二极管区域,所述二极管区域位于具有第二导电类型掺杂,位于所述半导体衬底中;第一离子注入层,所述第一离子注入层位于所述半导体衬底的表面并且覆盖所述二极管区域,所述第一离子注入层中注入有第一导电类型离子和第二导电类型离子。所述CMOS图像传感器在所述PIN离子注入中增加目前工艺中没有的第二导电类型离子(例如P)注入,并且所述第二导电类型离子在退火之后有所述半导体衬底的表面向下随着深度的增加,掺杂浓度急剧降低,即随着深度的增加,浓度梯度变大,同时所述第一导电类型离子注入的剂量与现有工艺相比具有显著的提高,通过所述改变可以显著降低所述CMOS图像传感器的耗尽电压 V_{pin} ,同时不会降低像素满阱容量(FullWell Capacity,FWC)。

[0167] 本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围内。本发明的保护范围由附属的权利要求书及其等效范围所界定。




图1




图2




图3