## (12)公開特許公報(A)

(11) 特許出願公開番号

## 特開2019-82951

(P2019-82951A)

(43)公開日	令和1年5月30日	(2019.5.	. 30)
		•	

(51) Int.Cl.			FΙ			テーマコード (参考)
GO5F	3/02	(2006.01)	GO5F	3/02		5H42O
GO5F	1/56	(2006.01)	GO5F	1/56	310E	5H43O

審査請求 未請求 請求項の数 20 OL (全 29 頁)

(21) 出願番号 (22) 出願日	特願2017-211132 (P2017-211132) 平成29年10月31日 (2017.10.31)	(71) 出願人	502161508 シナプティクス インコーポレイテッド アメリカ合衆国, 95131 カリフォ ルニア州, サンノゼ, マッケイ ドラ
		(74)代理人	19 1251 100205350
			弁理士 狩野 芳正
		(74)代理人	100102864
			弁理士 工藤 実
		(74)代理人	100117617
			弁理士 中尾 圭策
		(72)発明者	曽根 康彦
			東京都中野区中野4丁目10番2号 シナ
			プティクス・ジャパン合同会社内
			最終頁に続く

(54) 【発明の名称】バンドギャップリファレンス回路

(57)【要約】 (修正有)

【課題】出力電圧の電源電圧に対する依存性を低減する バンドギャップリファレンス回路を提供する。

【解決手段】バンドギャップリファレンス回路100は 、電源線11に接続され、第1ノードN1に第1電流I 1を供給し、第1ノードN1と仮想ショートされた第2 ノードN2に第2電流I2を供給するカレントミラー1 3と、第1ノードN1と接地線12の間の第1pn接合 素子Q1と、第2ノードN2と接地線12の間の第2p n接合素子Q2と、第2pn接合素子Q2に直列に接続 された可変抵抗素子R4と、を備える。 【選択図】図1



(19) 日本国特許庁(JP)

(2)

【特許請求の範囲】

【請求項1】

電源線に接続され、第1ノードに第1電流を供給し、前記第1ノードと仮想ショートされた第2ノードに第2電流を供給する第1カレントミラーと、

前記第1ノードと接地線の間の第1pn接合素子と、

前記第2ノードと前記接地線の間の、前記電源線に供給される電源電圧に抵抗が依存する第1可変抵抗素子と、

前記第1可変抵抗素子と直列に接続された第2pn接合素子

とを備える

バンドギャップリファレンス回路。

【請求項2】

更に、前記第2ノードと前記接地線の間に、前記第1可変抵抗素子及び前記第2pn接 合素子と直列に接続された第1抵抗素子を備える

請求項1に記載のバンドギャップリファレンス回路。

【 請 求 項 3 】

更に、前記第1カレントミラーの前記第2電流を出力する出力端子と、前記第2ノードの間に、前記電源電圧に抵抗が依存する第2可変抵抗素子を備える

請求項1又は2に記載のバンドギャップリファレンス回路。

【請求項4】

更に、前記第1カレントミラーの前記第1電流を出力する出力端子と、前記第2ノード <sup>20</sup>の間に、前記電源電圧に抵抗が依存する接続された第3可変抵抗素子を備える

請求項3に記載のバンドギャップリファレンス回路。

【請求項5】

前記第1pn接合素子は、ダイオード接続された第1バイポーラトランジスタを含み、 前記第2pn接合素子は、ダイオード接続された第2バイポーラトランジスタを含む 請求項1乃至4のいずれか1項に記載のバンドギャップリファレンス回路。

【請求項6】

更に、出力ノードと前記電源線の間に電流・電圧変換回路部を備え、

前記第1カレントミラーが、前記出力ノードに第3電流を供給するように構成され、

前記電流 - 電圧変換回路部が、前記出力ノードから出力される出力電圧を前記第3電流 30から生成する

請求項1又は2に記載のバンドギャップリファレンス回路。

【請求項7】

更に、

前記第1ノードと前記接地線の間に、前記第1pn接合素子と並列に接続された第2抵 抗素子と、

前記第2ノードと前記接地線の間に、前記第2pn接合素子と並列に接続された第3抵 抗素子

とを備える

請求項6に記載のバンドギャップリファレンス回路。

【請求項8】

前記電流 - 電圧変換回路部が、前記出力ノードと前記接地線の間に、前記電源電圧に依存する第4可変抵抗素子を備える

請求項6又は7に記載のバンドギャップリファレンス回路。

【請求項9】

前記電流 - 電圧変換回路部が、更に、

前記出力ノードと前記接地線の間の第3pn接合素子と、

前記第3pn接合素子と直列に接続され、かつ前記第3pn接合素子と前記第4可変 抵抗素子に並列に接続された第5抵抗素子

とを備える、

40

請求項8に記載のバンドギャップリファレンス回路。 【請求項10】 前記電流 - 電圧変換回路部が、更に、前記出力ノードと前記接地線の間に、前記第3p n 接合素子と前記第4可変抵抗素子に直列に接続された第6抵抗素子を備える 請求項9に記載のバンドギャップリファレンス回路。 【請求項11】 前記第1pn接合素子は、第1バイポーラトランジスタを含み、 前記第2pn接合素子は、第2バイポーラトランジスタを含み、 当該バンドギャップリファレンス回路は、更に、第3ノードと前記接地線の間の第3バ 10 イポーラトランジスタを含み、 前 記 第 1 バイ ポーラ トラン ジス タ 、 前 記 第 2 バイ ポーラ トラン ジス タ及 び 前 記 第 3 バイ ポーラトランジスタのベースは、前記第3バイポーラトランジスタのコレクタに共通に接 続され、 前記第1カレントミラーは、前記第3ノードに第4電流を出力するように構成され、 前記第1ノード、前記第2ノード及び前記第3ノードは、互いに仮想ショートされ、 前記第1電流が、前記第1バイポーラトランジスタのコレクタを流れ、 前記第2電流が、前記第2バイポーラトランジスタのコレクタを流れ、 前記第4電流が、前記第3バイポーラトランジスタのコレクタを流れる 請求項9又は10に記載のバンドギャップリファレンス回路。 20 【請求項12】 更に、 第 5 電 流 を 前 記 第 3 ノードに 供 給 し 、 第 6 電 流 を 前 記 電 流 ‐ 電 圧 変 換 部 に 供 給 す る 第 2 カレントミラーと、 前記第1ノードに第1入力が接続され、前記第2ノードに第2入力が接続され、前記第 1電流、前記第2電流、前記第3電流及び前記第4電流を制御する第1制御電圧を前記第 1カレントミラーに出力する第1演算増幅器と、 前記第1ノードに第1入力が接続され、前記第3ノードに第2入力が接続され、前記第 5 電流及び前記第6電流を制御する第2制御電圧を前記第2カレントミラーに出力する第 2 制御電圧を出力する第2演算増幅器 30 とを備える 請求項11に記載のバンドギャップリファレンス回路。 【請求項13】 電源線に供給される電源電圧に抵抗が依存する第1可変抵抗素子と、 前記 電 源 線 に 接 続 さ れ 、 第 1 ノ ー ド に 第 1 電 流 を 供 給 し 、 前 記 第 1 ノ ー ド に 仮 想 シ ョ ー トされた第2ノードに前記第1可変抵抗素子を介して第2電流を供給するカレントミラー と、 前記第1ノードと接地線の間の第1pn接合素子と、 前記第2ノードと前記接地線の間の第2pn接合素子と、 前記第2pn接合素子に直列に接続された第1抵抗素子 40 とを備える バンドギャップリファレンス回路。 【請求項14】 更に、前記電源電圧に抵抗が依存する第2可変抵抗素子を備え、 前記カレントミラーは、前記第1電流を前記第2可変抵抗素子を介して前記第1ノード に供給する 請求項13に記載のバンドギャップリファレンス回路。 【請求項15】 更に、前記カレントミラーと前記第2ノードの間に、前記第1可変抵抗素子と直列に接 続された第2抵抗素子を備え、

前記カレントミラーは、前記第1可変抵抗素子及び前記第2抵抗素子を介して前記第2 <sup>50</sup>

(3)

ノードに前記第2電流を供給する 請求項13又は14に記載のバンドギャップリファレンス回路。 【請求項16】 更に、 前記カレントミラーと前記第2ノードの間に、前記第1可変抵抗素子と直列に接続され た第2抵抗素子と、 前記カレントミラーと前記第1ノードの間に、前記第2可変抵抗素子と直列に接続され た第3抵抗素子 とを備え、 前記カレントミラーは、前記第1可変抵抗素子及び前記第2抵抗素子を介して前記第2 ノードに前記第2電流を供給し、前記第2可変抵抗素子及び前記第3抵抗素子を介して前 記第1ノードに前記第1電流を供給する 請求項14に記載のバンドギャップリファレンス回路。 【請求項17】 電源線に接続され、第1ノードに第1電流を供給し、前記第1ノードに仮想ショートさ れた第2ノードに第2電流を供給し、出力ノードに第3電流を供給するカレントミラーと 前記第1ノードと接地線の間の第1pn接合素子と、 前記第2ノードと前記接地線の間の第2pn接合素子と、 前記第2pn接合素子に直列に接続された第1抵抗素子と、 前記出力ノードと前記接地線の間の、前記電源線に供給される電源電圧に抵抗が依存す る第1可変抵抗素子を備える電流 - 電圧変換回路部 とを備える バンドギャップリファレンス回路。 【請求項18】 更に、 前記第1ノードと前記接地線の間に、前記第1pn接合素子と並列に接続された第2抵 抗素子と、 前記第2ノードと前記接地線の間に、前記第2pn接合素子と並列に接続された第3抵 抗素子 とを備える 請求項17に記載のバンドギャップリファレンス回路。 【請求項19】

前記電流 - 電圧変換回路部が、更に、

第3pn接合素子と、

第4抵抗素子

とを備え、

前記第3pn接合素子と前記第1可変抵抗素子は、前記出力ノードと前記接地線の間に 直列に接続され、

40 前記第4抵抗素子は、前記出力ノードと前記接地線の間に、前記第3pn接合素子と前 記第1可変抵抗素子に並列に接続された

請求項17に記載のバンドギャップリファレンス回路。

【請求項20】

前 記 第 1 可 変 抵 抗 素 子 が 、 前 記 電 源 電 圧 が ゲ ー ト に 供 給 さ れ た N M O S ト ラ ン ジ ス タ を 含む

請求項1乃至19のいずれか一項に記載のバンドギャップリファレンス回路。

【発明の詳細な説明】

【技術分野】

[0001]

10

20

本開示は、バンドギャップリファレンス回路に関する。 【背景技術】 [0002] バンドギャップリファレンス回路は、pn接合の電流-電圧特性の温度依存性を利用し て温度に対して安定した出力電圧を生成する電圧生成回路であり、半導体集積回路におい て広く用いられる。 [0003]バンドギャップリファレンス回路の出力電圧は、一般に、外乱に対して相当に安定であ る。しかしながら、バンドギャップリファレンス回路の構成によっては、出力電圧が電源 電圧に僅かに依存する場合がある。 【先行技術文献】 【非特許文献】 [0004]【非特許文献1】H. Banba et al., "A CMOS Bandgap Reference Circuit with Sub-1 -V Operation ", IEEE Journal of Solid-state Circuits, vol. 34, pp. 670-674, May 1 999. 【非特許文献 2】Yuichi Okuda et al., "A Trimming-Free CMOS Bandgap-Reference Ci rcuit with Sub-1-V-Supply Voltage Operation", 2007 Symposium on VLSI Circuits D igest of Technical Papers, PP 96-97 【発明の概要】 [0005]ー 実 施 形 態 で は 、 バ ン ド ギ ャ ッ プ リ フ ァ レ ン ス 回 路 が 、 電 源 線 に 接 続 さ れ 、 第 1 ノ ー ド に第1電流を供給し、第1ノードと仮想ショートされた第2ノードに第2電流を供給する カレントミラーと、第1ノードと接地線の間の第1pn接合素子と、第2ノードと接地線 の間の、電源線に供給される電源電圧に抵抗が依存する可変抵抗素子と、可変抵抗素子と 直列に接続された第2pn接合素子とを備える。 [0006]他の実施形態では、バンドギャップリファレンス回路が、電源線に供給される電源電圧 に抵抗が依存する可変抵抗素子と、電源線に接続され、第1ノードに第1電流を供給し、 第1ノードと仮想ショートされた第2ノードに可変抵抗素子を介して第2電流を供給する カレントミラーと、第1ノードと接地線の間の第1pn接合素子と、第2ノードと接地線 の間の第2pn接合素子と、第2pn接合素子に直列に接続された第1抵抗素子とを備え る。 [0007]更に他の実施形態では、バンドギャップリファレンス回路が、電源線に接続され、第1 ノードに第1電流を供給し、第1ノードと仮想ショートされた第2ノードに第2電流を供 給し、出力ノードに第3電流を供給するカレントミラーと、第1ノードと接地線の間の第 1 p n 接合素子と、第 2 ノードと接地線の間の第 2 p n 接合素子と、第 2 p n 接合素子に 直列に接続された第1抵抗素子と、出力ノードと接地線の間の、電源線に供給される電源 電圧に抵抗が依存する可変抵抗素子とを備える。 【図面の簡単な説明】 【図1】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。 【図2】可変抵抗素子の構成の例を示す図である。 【図3】他の実施形態のバンドギャップリファレンス回路の構成を示す回路図である。 【図4】更に他の実施形態のバンドギャップリファレンス回路の構成を示す回路図である 【図5】他の実施形態のバンドギャップリファレンス回路の構成を示す回路図である。 【図6】他の実施形態のバンドギャップリファレンス回路の構成を示す回路図である。

【図7】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。

50

10

20

30

20

30

40

50

【図8】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【図9】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【図10】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【図11】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【図12】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【図13】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【図14】一実施形態のバンドギャップリファレンス回路の構成を示す回路図である。
 【発明を実施するための形態】

[0009]

以下では、添付図面を参照しながら、本開示の様々な実施形態を説明する。以下の説明 <sup>10</sup> において、同一又は類似する構成要素を、同一又は対応する参照符号で参照することがあ る。

[0010]

図1 に示す一実施形態では、バンドギャップリファレンス回路100が、電源線11と、接地線12と、カレントミラー13と、演算増幅器14と、抵抗素子R1、R2、R3と、可変抵抗素子R4と、バイポーラトランジスタQ1、Q2とを備えている。電源線11には電源電圧Vccが供給され、接地線12は、接地されている。

[0011]

カレントミラー13は、電流I<sub>1</sub>、I<sub>2</sub>の電流レベルが同一であるように電流I<sub>1</sub>、I 2を出力する。本実施形態では、カレントミラー13が、1対のPMOSトランジスタM P1、MP2を備えている。PMOSトランジスタMP1、MP2は、ゲートが互いに接 続され、更にソースが共通に電源線11に接続されている。PMOSトランジスタMP1 のドレインは、抵抗素子R1を介してノードN1に接続され、PMOSトランジスタMP 2のドレインは、抵抗素子R2を介してノードN2に接続されている。PMOSトランジ スタMP1のドレインは、電流I<sub>1</sub>を出力する第1出力として用いられ、PMOSトラン ジスタMP2のドレインは、電流I<sub>2</sub>を出力する第2出力として用いられる。一実施形態 では、抵抗素子R1、R2は、それらの抵抗が同一であるように設計される。

演算増幅器14は、非反転入力がノードN1に接続されており、反転入力がノードN2 に接続されており、出力がPMOSトランジスタMP1、MP2のゲートに接続されてい る。演算増幅器14は、電流I1、I2を制御する制御電圧をカレントミラー13のPM OSトランジスタMP1、MP2のゲートに供給する。演算増幅器14は、ノードN1、 N2が同一の電位を有するようにPMOSトランジスタMP1、MP2のゲートの電位を 制御する。ノードN1、N2は、このような演算増幅器14の動作によって仮想ショート される(virtually shorted)。カレントミラー13及び演算増幅器14は、総合すると 、ノードN1、N2を同一の電位に制御すると共に、ノードN1、N2に同一電流レベル の電流を供給する電流供給回路部として動作することになる。

【0013】

バイポーラトランジスタQ1は、ダイオード接続されており、pn接合を有する第1の pn接合素子として動作する。本実施形態では、バイポーラトランジスタQ1としてNP Nトランジスタが用いられている。バイポーラトランジスタQ1は、コレクタ及びベース が、ノードN1に共通に接続され、エミッタが接地線12に接続されている。このような 接続により、電流I<sub>1</sub>は、バイポーラトランジスタQ1のベース - エミッタ間のpn接合 を順方向に流れることになる。

[0014]

バイポーラトランジスタQ2と抵抗素子R3と可変抵抗素子R4とが、ノードN2と接 地線12との間に直列に接続されている。図1においては、可変抵抗素子R4の抵抗が電 源電圧Vccに依存することを明確にするために、可変抵抗素子R4が記号"R4(Vc c)"で示されている。なお、バイポーラトランジスタQ2、抵抗素子R3及び可変抵抗 素子R4が接続される順序は、適宜に変更可能である。 【0015】

バイポーラトランジスタQ2も、バイポーラトランジスタQ1と同様にダイオード接続 されており、第2のpn接合素子として動作する。本実施形態では、バイポーラトランジ スタQ2としてNPNトランジスタが用いられている。バイポーラトランジスタQ2のベ ース・エミッタ接合の面積は、バイポーラトランジスタQ1のベース・エミッタ接合の面 積のN倍である。ここで、Nは、1より大きい数である。本実施形態では、バイポーラト ランジスタQ2は、コレクタ及びベースが、抵抗素子R3及び可変抵抗素子R4を介して ノードN2に共通に接続され、エミッタが接地線12に接続されている。このような接続 により、電流I<sub>2</sub>は、バイポーラトランジスタQ2のベース・エミッタ間のpn接合を順 方向に流れることになる。

(7)

【0016】

なお、バイポーラトランジスタQ1、Q2としては、ダイオード接続されたPNPトラ ンジスタが用いられてもよい。

【0017】

ー実施形態では、MOSトランジスタと共に形成される寄生バイポーラトランジスタが、バイポーラトランジスタQ1、Q2として用いられ得る。このような構成は、バンドギャップリファレンス回路100を、MOSトランジスタが集積化される集積回路に集積することを容易にする。

【0018】

ダイオード接続されたバイポーラトランジスタQ1、Q2の代わりに、pn接合を有す 20 る他の素子を用いてもよい。例えば、一実施形態では、半導体基板に形成されたウェルと 該ウェルに形成された拡散層とを備えるダイオードがバイポーラトランジスタQ1、Q2 の代わりに用いられてもよい。他の実施形態では、ダイオード接続されたバイポーラトラ ンジスタQ1、Q2の代わりに、ダイオード接続されたMOSトランジスタが用いられて もよい。

[0019]

可変抵抗素子R4は、電源線11に供給される電源電圧Vccに依存する抵抗を有している。一実施形態では、図2に図示されているように、可変抵抗素子R4として、ゲートに電源電圧Vccが供給されたNMOSトランジスタMN1が用いられてもよい。ゲートに電源電圧Vccが供給されているNMOSトランジスタMN1のオン抵抗は、電源電圧Vccに依存するので、NMOSトランジスタMN1は、可変抵抗素子R4として用いられ得る。この場合、可変抵抗素子R4の抵抗は、電源電圧Vccが増大すると減少する。可変抵抗素子R4として用いられるNMOSトランジスタのゲートに、電源電圧Vccの代わりに、電源電圧Vccから例えば電圧分圧によって生成されたバイアス電圧が供給されてもよい。他の実施形態では、可変抵抗素子R4として、PMOSトランジスタが用いられてもよい。

【 0 0 2 0 】

本実施形態では、バンドギャップリファレンス回路100の出力電圧Voutは、PM OSトランジスタMP2のドレインと抵抗素子R2とを接続する出力ノードNoutから 出力される。このような構成では、出力電圧Voutは、バイポーラトランジスタQ2の ベース・エミッタ電圧V<sub>BE2</sub>と、抵抗素子R2、R3、可変抵抗素子R4における電圧 降下の和として生成される。以下に議論するように、抵抗素子R2、R3、可変抵抗素子 R4を流れる電流I<sub>2</sub>が、正の温度依存性を有する一方で、バイポーラトランジスタQ2 のベース・エミッタ電圧V<sub>BE2</sub>は、絶対温度Tに対して負の温度依存性を有している。 このため、バンドギャップリファレンス回路100の出力電圧Voutは、絶対温度Tに 対して温度依存性が小さい。詳細には、バンドギャップリファレンス回路100は、以下 のように動作して出力電圧Voutを生成する。

【0021】

バイポーラトランジスタQ1、Q2、抵抗素子R3及び可変抵抗素子R4の作用により、ノードN1、N2に供給される電流I<sub>1</sub>、I<sub>2</sub>は、絶対温度に比例する。この意味で、

10

30

バイポーラトランジスタQ1、Q2と抵抗素子R3と可変抵抗素子R4とを、総称して、 PTAT (proportional to absolute temperature)電流生成回路部15と呼ぶことがあ る。

【0022】

詳細には、カレントミラー13によって電流I<sub>1</sub>、I<sub>2</sub>が同一の電流レベルIに制御される場合、バイポーラトランジスタQ2のベース - エミッタ接合の面積がバイポーラトランジスタQ1のベース - エミッタ接合の面積のN倍であることから、バイポーラトランジスタQ1のベース - エミッタ電圧V<sub>BE1</sub>と、バイポーラトランジスタQ2のベース - エミッタ電圧V<sub>BE2</sub>とについて、例えば下記式(1a)(1b)が成立する。 【数1】

$$V_{BE1} = \frac{kT}{q} \ln\left(\frac{I}{I_S}\right) \qquad \cdots (1a)$$
$$V_{BE2} = \frac{kT}{q} \ln\left(\frac{I}{I_S} \cdot \frac{1}{N}\right) \qquad \cdots (1b)$$

20

10

ここで、Isは、逆方向飽和電流であり、kは、ボルツマン定数であり、Tは、絶対温度であり、qは、電気素量である。

【0023】

ノードN1とノードN2が仮想ショートされており、ノードN2の電圧が、バイポーラ トランジスタQ1のベース - エミッタ電圧V<sub>BE1</sub>に一致することから、下記式(2)が 成立する :

【数2】

$$I = \frac{V_{BE1} - V_{BE2}}{R3 + R4(Vcc)} \qquad \cdots (2)$$

	$\sim$
21	
-	v

30

R 4 ( V c c )は、可変抵抗素子 R 4 の抵抗であり、電源電圧 V c c に依存する。

【 0 0 2 4 】

式(1a)、(1b)を式(2)に代入することにより、電流I<sub>1</sub>、I<sub>2</sub>の電流レベル Iが下記式(3)として得られる: 【数3】

$$I = \frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} \qquad \cdots (3)$$

ここで、Vtは、熱電圧であり、下記式(4)で与えられる。 【数4】

$$Vt = \frac{kT}{q} \qquad \cdots (4)$$

電流I<sub>1</sub>、I<sub>2</sub>の電流レベルIは、絶対温度Tに比例する。電流I<sub>2</sub>が絶対温度Tに比例 して増加するので、抵抗素子R2、R3、可変抵抗素子R4で発生する電圧降下も、絶対 温度Tに比例して増加する。

[0025]

出力電圧Voutは、抵抗素子R2、R3及び可変抵抗素子R4で発生する電圧降下と バイポーラトランジスタQ2のベース - エミッタ電圧 V<sub>BE2</sub>との和であり、例えば下記 式(5)で表される:

【数5】

$$Vout = I \cdot (R2 + R3 + R4(Vcc)) + V_{BE2}$$
  
=  $\frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} \cdot (R2 + R3 + R4(Vcc)) + V_{BE2}$   
=  $Vt \cdot \ln(N) \cdot \left(1 + \frac{R2}{R3 + R4(Vcc)}\right) + V_{BE2} \cdots (5)$ 

熱電圧Vtが温度に比例して増加する正の温度依存性を有する一方で、ベース・エミッタ 電 圧 V<sub>BE2</sub>が負の温度依存性を有しているから、 N、 R 2 、 R 3 、 R 4 を適正に調節す ることにより、出力電圧Voutの温度依存性を低減することができる。

30

20

10

[0026]

加えて、式(5)からも理解されるように、可変抵抗素子R4を設けない場合のバンド ギャップリファレンス回路100の出力電圧Voutの電源電圧Vccに対する依存性に 応じて可変抵抗素子R4の特性を選択することで、出力電圧Voutの電源電圧Vccに 対する依存性を低減できる。可変抵抗素子R4を設けない場合、出力電圧Voutは、電 源電圧Vccの増加に伴って増加することが多い。この場合には、電源電圧Vccが増加 したときに抵抗が増大するような可変抵抗素子R4を用いることで、出力電圧Voutの 電源電圧Vccに対する依存性を低減することができる。逆に、可変抵抗素子R4を設け ない場合に出力電圧Voutが電源電圧Vccの増加に伴って減少する場合には、電源電 EVccが増加したときに抵抗が減少するような可変抵抗素子R4を用いることで、出力 電圧Voutの電源電圧Vccに対する依存性を低減することができる。

図3に示す一実施形態では、バンドギャップリファレンス回路100が、図1に示された構成と類似した構成となっている。ただし、可変抵抗素子R4を含んでいないPTAT 電流生成回路部16が用いられると共に、出力ノードNoutとノードN2の間に抵抗素 子R2と可変抵抗素子R5が直列に接続されている。

【0028】

可変抵抗素子R4と同様に、可変抵抗素子R5としては、ゲートに電源電圧Vccが供給されたNMOSトランジスタが用いられてもよい(図2参照)。この場合、可変抵抗素 子R5の抵抗は、電源電圧Vccが増大すると減少する。可変抵抗素子R5として用いら れるNMOSトランジスタのゲートに、電源電圧Vccの代わりに、電源電圧Vccから 例えば電圧分圧によって生成されたバイアス電圧が供給されてもよい。他の実施形態では 、可変抵抗素子R5として、PMOSトランジスタが用いられてもよい。なお、抵抗素子 R2と可変抵抗素子R5の位置は、交換可能である。

【 0 0 2 9 】

図 2 に示す構成では、ノードN 2 の電圧が、バイポーラトランジスタQ 1 のベース - エ ミッタ電圧 V <sub>B E 1</sub> に一致することから、下記式(6): 【数6】

30

10

20

 $I = \frac{V_{BE1} - V_{BE2}}{R3}$ ...(6)

40

が成立し、よって、電流I<sub>1</sub>、I<sub>2</sub>の電流レベルIは、下記式(7):

【数7】

$$I = \frac{Vt \cdot \ln(N)}{R3} \qquad \cdots (7)$$

で得られる。

[0030]

出力電圧 Voutは、例えば下記式(8)で表されるように、抵抗素子 R2、可変抵抗 素子 R5及び抵抗素子 R3で発生する電圧降下とバイポーラトランジスタQ2のベース -エミッタ電圧 V<sub>BE2</sub>との和であり、N、R2、R3及びR5(Vcc)を適正に調節す ることにより、温度依存性の少ない又は全くない出力電圧 Voutを実現できる。 【数8】

$$Vout = I \cdot (R2 + R3 + R5(Vcc)) + V_{BE2}$$
  
=  $\frac{Vt \cdot \ln(N)}{R3} \cdot (R2 + R3 + R5(Vcc)) + V_{BE2}$   
=  $Vt \cdot \ln(N) \cdot \left(1 + \frac{R2 + R5(Vcc)}{R3}\right) + V_{BE2} \qquad \dots (8)$ 

30

10

20

【0031】

また、可変抵抗素子R5を設けない場合のバンドギャップリファレンス回路100の出力電圧Voutの電源電圧Vccに対する依存性に応じて、出力電圧Voutの電源電圧Vccに対する依存性を低減するように、可変抵抗素子R5を設けない場合、出力電圧Voutは、電源電圧Vccの増加に伴って増加することが多い。この場合には、電源電圧Vccが増加したときに抵抗が減少するような可変抵抗素子R5を用いることで、出力電圧Voutの電源電圧Vccに対する依存性を低減することができる。逆に、可変抵抗素子R5を設けない場合に出力電圧Voutが電源電圧Vccの増加に伴って減少する場合には、電源電圧Vccが増加したときに抵抗が減少するような可変抵抗素子R5を用いることで、出力電圧Voutの電源電圧Vcc に対する依存性を低減することができる。

【0032】

図4に示す一実施形態では、バンドギャップリファレンス回路100が、図3に示された構成と類似した構成となっているが、PMOSトランジスタMP1のドレインとノード N1の間に、抵抗素子R1と可変抵抗素子R5が直列に接続されている。図3の構成では、PMOSトランジスタMP1、MP2のドレインに接続される抵抗素子の抵抗が相違しているため、アーリ効果に起因して電流I<sub>1</sub>、I<sub>2</sub>の電流レベルが相違し得る。一方で、図4の構成によれば、回路の対称性を高め、PMOSトランジスタMP1、MP2のアーリ効果に起因する電流I<sub>1</sub>、I<sub>2</sub>の電流レベルの差を有効に低減することができる。なお

、抵抗素子R1と可変抵抗素子R5の位置は交換可能である。

【0033】

図5 に示す一実施形態では、バンドギャップリファレンス回路100が、図1に示す構 成と図4に示す構成の組み合わせとして構成される。図5の構成では、可変抵抗素子R4 を含んでいるPTAT電流生成回路部15が用いられる。加えて、PMOSトランジスタ MP1のドレインとノードN1の間に抵抗素子R1と可変抵抗素子R5が直列に接続され 、PMOSトランジスタMP2のドレインとノードN2の間に抵抗素子R2と可変抵抗素 子R5が直列に接続されている。

(12)

[0034]

図 5 の構成では、出力電圧 V o u t は、抵抗素子 R 2 、可変抵抗素子 R 5 、可変抵抗素 子 R 4 及び抵抗素子 R 3 で発生する電圧降下とバイポーラトランジスタQ 2 のベース - エ ミッタ電圧 V <sub>B E 2</sub> との和であり、例えば下記式(9)で表される: 【数 9】

$$Vout = I \cdot (R2 + R3 + R4(Vcc) + R5(Vcc)) + V_{BE2}$$
  
=  $\frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} \cdot (R2 + R3 + R4(Vcc) + R5(Vcc)) + V_{BE2}$   
=  $Vt \cdot \ln(N) \cdot \left(1 + \frac{R2 + R5(Vcc)}{R3 + R4(Vcc)}\right) + V_{BE2} \cdots (9)$ 

ここで、式(9)は、電流 I<sub>1</sub>、 I<sub>2</sub>の電流レベル I が上記の式(3)で与えられること を利用して得られている。

【 0 0 3 5 】

式( 9 )に基づき、一実施形態では、 N 、 R 2 、 R 3 、 R 4 ( V c c )及び R 5 ( V c c )が、温度依存性が小さい又は全くない出力電圧 V o u t を生成するように調節される

【0036】

また、可変抵抗素子R4、R5の特性は、可変抵抗素子R4、R5を設けない場合のバンドギャップリファレンス回路100の出力電圧Voutの電源電圧Vccに対する依存性に応じて、出力電圧Voutの電源電圧Vccに対する依存性を低減するように選択される。

[0037]

図6に示す一実施形態では、バンドギャップリファレンス回路200が、電源線21と、接地線22と、カレントミラー23と、演算増幅器24と、抵抗素子R3、R6、R7、R8と、可変抵抗素子R4と、バイポーラトランジスタQ1、Q2とを備えている。電源線21には電源電圧Vccが供給され、接地線22は、接地されている。 【0038】

カレントミラー23は、電流 I<sub>1</sub>、 I<sub>2</sub>の電流レベルが同一であるように電流 I<sub>1</sub>、 I 2を出力する。加えて、カレントミラー23は、電流 I<sub>1</sub>、 I<sub>2</sub>の電流レベルに比例する 電流レベルを有する電流 I<sub>0</sub>を出力する。一実施形態では、カレントミラー23は、電流 I<sub>0</sub>の電流レベルが、電流 I<sub>1</sub>、 I<sub>2</sub>の電流レベルと同じであるように電流 I<sub>0</sub>を出力し てもよい。本実施形態では、カレントミラー23が、 PMOSトランジスタMP0、 MP 1及び MP2を備えている。 PMOSトランジスタMP0、 MP1及び MP2は、ゲート が互いに接続され、更にソースが共通に電源線21に接続されている。 PMOSトランジ スタMP1のドレインは、ノードN1に接続され、 PMOSトランジスタMP2のドレイ

30

ンは、ノードN2に接続されている。PMOSトランジスタMP0のドレインは、出力ノ ードNoutに接続されている。

【0039】

演算増幅器24は、非反転入力がノードN1に接続されており、反転入力がノードN2 に接続されており、出力がPMOSトランジスタMP1、MP2のゲートに接続されてい る。演算増幅器24は、電流I1、I2、I0を制御する制御電圧をカレントミラー13 のPMOSトランジスタMP1、MP2、MP0のゲートに出力する。演算増幅器14は 、ノードN1、N2が同一の電位を有するようにPMOSトランジスタMP1、MP2の ゲートの電位を制御する。ノードN1、N2は、このような演算増幅器24の動作により 、仮想ショートされる。カレントミラー23及び演算増幅器24は、総合すると、ノード N1、N2を同一の電位に制御すると共に、ノードN1、N2に同一電流レベルの電流を 供給する電流供給回路部として動作することになる。

図1 に示したバンドギャップリファレンス回路100と同様に、本実施形態でも、バイ ポーラトランジスタQ1、Q2、抵抗素子R3及び可変抵抗素子R4が、PTAT電流生 成回路部25として動作する。バイポーラトランジスタQ1は、ノードN1と接地線22 の間に接続されている。抵抗素子R3、バイポーラトランジスタQ2及び可変抵抗素子R 4は、ノードN1と接地線22の間に直列に接続されている。バイポーラトランジスタQ 2のベース - エミッタ接合の面積は、バイポーラトランジスタQ1のベース - エミッタ接 合の面積のN倍である。なお、抵抗素子R3、バイポーラトランジスタQ2及び可変抵抗 素子R4が接続される順序は、順不同である。

**(**0 0 4 1 **)** 

抵抗素子R6は、ノードN1と接地線22の間に、バイポーラトランジスタQ1と並列に接続されており、抵抗素子R7は、ノードN2と接地線22の間に、抵抗素子R3、バイポーラトランジスタQ2及び可変抵抗素子R4と並列に接続されている。一実施形態では、抵抗素子R6、R7は、同一の抵抗を有するように設計される。

[0042]

抵抗素子R8は、出力ノードNoutと接地線22の間に接続されている。抵抗素子R8は、出力ノードNoutに供給される電流I0から出力電圧Voutを生成する電流-電圧変換回路部として機能する。

【0043】

ノードN2に流れ込む電流I2は、電流I2Aと電流I2Bの和電流であるから、下記
 式(10)が成立する。

30

10

【数10】

$$I_2 = I_{2A} + I_{2B} \qquad \cdots (10)$$

10

20

【0045】

ノードN1、N2が仮想ショートされることから、ノードN2の電位は、バイポーラト ランジスタQ1のベース - エミッタ電圧V<sub>BE1</sub>になり、よって、電流I<sub>2A</sub>、I<sub>2B</sub>は 、下記式(11a)、(11b)で表される。
【数11】

$$I_{2A} = \frac{V_{BE1} - V_{BE2}}{R3 + R4(Vcc)} \qquad \cdots (11a)$$
$$I_{2B} = \frac{V_{BE1}}{R7} \qquad \cdots (11b)$$

【0046】

ベース - エミッタ電圧 V<sub>BE1</sub>、 V<sub>BE2</sub>を表す式(1a)、(1b)と、式(10) 、(11a)、(11b)から、電流 I<sub>2</sub>は、下記式(12)として表される: 【数12】

$$I_{2} = \frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} + \frac{V_{BE1}}{R7} \qquad \dots (12)$$

[0047]

カレントミラー23が、電流I<sub>2</sub>と同一の電流レベルを有するように電流I<sub>3</sub>を出力す 40 る場合、出力電圧Voutは、例えば下記式(13)で表される:

(14)

【数13】

$$Vout = \left(\frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} + \frac{V_{BE1}}{R7}\right) \cdot R8 \qquad \cdots (13)$$

10

20

30

【0048】

熱電圧V t が温度に比例して増加する正の温度依存性を有する一方で、ベース - エミッ タ電圧V<sub>BE1</sub>が負の温度依存性を有しているから、式(13)からも理解されるように、N、R2、R3、R4(Vcc)及びR7を調節することにより、出力電圧Voutの 温度依存性を低減することができる。

【0049】

また、可変抵抗素子R4を設けない場合のバンドギャップリファレンス回路200の出 力電圧Voutの電源電圧Vccに対する依存性に応じて可変抵抗素子R4の特性を選択 することで、出力電圧Voutの電源電圧Vccに対する依存性を低減できる。 【0050】

図7に示す一実施形態では、バンドギャップリファレンス回路200が、図6に示された構成と類似した構成となっている。ただし、可変抵抗素子R4を含んでいないPTAT 電流生成回路部26が用いられると共に、出力ノードNoutと接地線22の間に抵抗素 子R8と可変抵抗素子R5とが直列に接続された電流 - 電圧変換回路部27が接続される

【0051】

図 7 に図示されているバンドギャップリファレンス回路 2 0 0 では、電流 I <sub>2</sub> は、例えば下記式(1 4 )で表される。

【数14】

$$I_2 = \frac{Vt \cdot \ln(N)}{R3} + \frac{V_{BE1}}{R7} \qquad \cdots (14)$$

40

【0052】

よって、出力電圧Voutは、例えば下記式(15)で表される。

【数15】

$$Vout = \left(\frac{Vt \cdot \ln(N)}{R3} + \frac{V_{BE1}}{R7}\right) \cdot \left(R8 + R5(Vcc)\right) \qquad \cdots (15)$$

【0053】

式(15)からも理解されるように、N、R2、R3及びR7を適正に調節することに より、出力電圧Voutの温度依存性を低減することができる。 【0054】

また、可変抵抗素子R5を設けない場合のバンドギャップリファレンス回路200の出 力電圧Voutの電源電圧Vccに対する依存性に応じて可変抵抗素子R5の特性を適切 に選択することで、出力電圧Voutの電源電圧Vccに対する依存性を低減できる。 【0055】

図 8 に示す一実施形態では、バンドギャップリファレンス回路 2 0 0 が、図 6 に示す構成と図 7 に示す構成の組み合わせとして構成される。図 8 の構成では、可変抵抗素子 R 4 20 を含んでいる P T A T 電流生成回路部 2 5 が用いられる。加えて、出力ノード N o u t と 接地線 2 2 の間に抵抗素子 R 8 と可変抵抗素子 R 5 とが直列に接続された電流 - 電圧変換 回路部 2 7 が接続される。

【0056】

図 8 の構成では、出力電圧 V o u t は、例えば、下記式(16)で表される: 【数 1 6】

$$Vout = \left(\frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} + \frac{V_{BE1}}{R7}\right) \cdot \left(R8 + R5(Vcc)\right) \qquad \cdots (16)$$
<sup>30</sup>

【 0 0 5 7 】

式(16)に基づき、一実施形態では、N、R3、R4(Vcc)及びR7が、温度依 存性が小さい又は全くない出力電圧Voutを生成するように調節される。 【0058】

また、可変抵抗素子R4、R5の特性は、可変抵抗素子R4、R5を設けない場合のバンドギャップリファレンス回路200の出力電圧Voutの電源電圧Vccに対する依存 40 性に応じて、出力電圧Voutの電源電圧Vccに対する依存性を低減するように調節される。

【0059】

図9に示す一実施形態では、バンドギャップリファレンス回路300が、電源線31と、接地線32と、カレントミラー33と、演算増幅器34-1、34-2と、抵抗素子R 3と、可変抵抗素子R4と、バイポーラトランジスタQ1、Q2、Q3と、電流-電圧変換回路部36とを備えている。電源線31には電源電圧Vccが供給され、接地線32は、接地されている。

[0060]

カレントミラー33は、電流I<sub>0</sub>、I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>の電流レベルが同一であるように 50

電流 I<sub>0</sub>、 I<sub>1</sub>、 I<sub>2</sub>、 I<sub>3</sub>を出力する。本実施形態では、カレントミラー33が、 PM OSトランジスタMP0、 MP1、 MP2及びMP3を備えている。 PMOSトランジス タMP0、 MP1、 MP2及びMP3は、ゲートが互いに接続され、更にソースが共通に 電源線31に接続されている。 PMOSトランジスタMP1、 MP2、 MP3のドレイン は、それぞれ、ノードN1、N2、N3に接続されている。 PMOSトランジスタMP0 のドレインは、出力ノードNoutに接続されている。

【 0 0 6 1 】

バイポーラトランジスタQ1、Q2、Q3は、それぞれ、pn接合を有する第1、第2 及び第3のpn接合素子として動作する。本実施形態では、バイポーラトランジスタQ1 、Q2、Q3としてNPNトランジスタが用いられる。バイポーラトランジスタQ1、Q 2、Q3のベースは、バイポーラトランジスタQ3のコレクタに共通に接続されている。 バイポーラトランジスタQ1、Q2、Q3のコレクタは、それぞれ、ノードN1、N2、 N3に接続されている。バイポーラトランジスタQ1、Q3のエミッタは、接地線32に 接続されており、バイポーラトランジスタQ2のエミッタは、抵抗素子R3及び可変抵抗 素子R4を介して接地線32に接続されている。このような接続により、電流I<sub>1</sub>、I<sub>2</sub> 、I<sub>3</sub>は、それぞれ、バイポーラトランジスタQ1、Q2、Q3のベース - エミッタ間の pn接合の順方向に流れることになる。

【0062】

本実施形態では、バイポーラトランジスタQ1、Q3のベース - エミッタ接合の面積が 同一であり、バイポーラトランジスタQ2のベース - エミッタ接合の面積は、バイポーラ トランジスタQ1、Q3のベース - エミッタ接合の面積のN倍である。ここで、Nは、1 より大きい数である。

【0063】

演算増幅器34-1は、反転入力がノードN1に接続されており、非反転入力がノードN2に接続されており、出力がPMOSトランジスタMP0、MP1、MP2、MP3の ゲートに接続されている。演算増幅器34-1は、電流I<sub>1</sub>、I<sub>2</sub>を制御する制御電圧を カレントミラー33のPMOSトランジスタMP1、MP2のゲートに出力する。 【0064】

演算増幅器34-2は、反転入力がノードN3に接続されており、非反転入力がノードN1に接続されており、出力がバイポーラトランジスタQ1、Q2、Q3のベースに接続されている。演算増幅器34-2は、電流I<sub>1</sub>、I<sub>3</sub>を制御する制御電圧をバイポーラトランジスタQ1、Q2、Q3のベースに出力する。

【 0 0 6 5 】

演算増幅器34-1、34-2は、全体としては、ノードN1、N2、N3が同一の電 位を有するようにPMOSトランジスタMP1、MP2、MP3のゲートの電位及びバイ ポーラトランジスタQ1、Q2、Q3のベースの電位を制御することになる。ノードN1 、N2、N3は、このような演算増幅器34-1、34-2の動作によって仮想ショート される。カレントミラー33、演算増幅器34-1及び34-2は、総合すると、ノード N1、N2、N3を同一の電位に制御すると共に、ノードN1、N2、N3に同一電流レ ベルの電流を供給する電流供給回路部として動作することになる。 【0066】

雷流,雷压变;

電流 - 電圧変換回路部36は、カレントミラー33から受け取った電流 I 。から出力電 E V o u t を生成する。本実施形態では、電流 - 電圧変換回路部36は、ダイオード接続 されたバイポーラトランジスタQ0と、抵抗素子R9、R10とを備えている。バイポー ラトランジスタQ0のベース - エミッタ接合の面積は、バイポーラトランジスタQ1、Q 3のベース - エミッタ接合の面積と同じである。バイポーラトランジスタQ0と抵抗素子 R9とは、出力ノードNoutと接地線32の間に直列に接続されている。なお、バイポ ーラトランジスタQ0と抵抗素子R9の位置は、交換可能である。抵抗素子R10は、出 カノードNoutと接地線32の間に、バイポーラトランジスタQ0及び抵抗素子R9と 並列に接続されている。 10

30

[0067]

本実施形態のバンドギャップリファレンス回路300は、概略的には、下記の原理によ り、温度依存性が小さい出力電圧Voutを生成可能である。バイポーラトランジスタQ 1を流れる電流I<sub>1</sub>、バイポーラトランジスタQ2、抵抗素子R3及び可変抵抗素子R4 を流れる電流I<sub>2</sub>を流れる電流は、正の温度依存性を有するPTAT電流である。この意 味で、バイポーラトランジスタQ1、Q2と抵抗素子R3と可変抵抗素子R4とを、総称 して、PTAT電流生成回路部35と呼ぶことがある。

電流 - 電圧変換回路部36に供給される電流 I<sub>0</sub>は、電流 I<sub>1</sub>、 I<sub>2</sub>と同一の電流レベ ル I を有しているから、電流 I<sub>0</sub>も P T A T 電流である。電流 - 電圧変換回路部 36は、 電流 I<sub>0</sub>を、正の温度依存性を有する電流 I<sub>0 A</sub>と温度依存性が小さい電流 I<sub>0 B</sub>に分流 し、電流 I<sub>0 B</sub>が抵抗素子 R 10に流れることで発生する電圧を、出力電圧 V o u t とし て出力する。よって、バンドギャップリファレンス回路 300は、出力電圧 V o u t の温 度依存性を小さくすることができる。詳細には、バンドギャップリファレンス回路 300 は、以下のように動作して出力電圧 V o u t を生成する。

【0069】

本実施形態においては、電流 I<sub>1</sub>、 I<sub>2</sub>、 I<sub>0</sub>の電流 レベル I は、同一であり、下記式 (17)で表される。

【数17】

$$I = \frac{Vt \cdot \ln(N)}{R3 + R4(Vcc)} \qquad \cdots (17)$$

【 0 0 7 0 】

また、電流 I<sub>0</sub>は、電流 I<sub>1</sub>、 I<sub>2</sub>と同一の電流レベル Iを有し、且つ、バイポーラト <sup>30</sup> ランジスタQ 0 及び抵抗素子 R 9 を流れる電流 I<sub>0 A</sub>と抵抗素子 R 1 0 を流れる電流 I<sub>0</sub> <sub>B</sub>の和電流であるから、下記式(1 8)が成立する: 【数 1 8】

$$I_0 = I = I_{0A} + I_{0B} \qquad \cdots (18)$$

40

10

20

【 0 0 7 1 】

また、バイポーラトランジスタQ0のベース - エミッタ電圧 V<sub>BE0</sub>、抵抗素子R9及 びR10の電圧降下について、下記式(19)が成立する: 【数19】

$$V_{BE0} + I_{0A} \cdot R9 = I_{0B} \cdot R10 \qquad \dots (19)$$

【 0 0 7 2 】 式( 1 7 )~( 1 9 )から、電流 I <sub>0 B</sub>は、下記式( 2 0 )により表される : 10 【 数 2 0 】

$$I_{0B} = \frac{I \cdot R9 + V_{BE0}}{R9 + R10}$$
  
=  $\frac{1}{R9 + R10} \cdot \left(\frac{R9 \cdot Vt \cdot \ln(N)}{R3 + R4(Vcc)} + V_{BE0}\right) \dots (20)$ 

【 0 0 7 3 】 出力電圧 V o u t は、例えば下記式(2 1 )により表される: 【 数 2 1 】

$$Vout = I_{0B} \cdot R10$$
$$= \frac{R10}{R9 + R10} \cdot \left(\frac{R9 \cdot Vt \cdot \ln(N)}{R3 + R4(Vcc)} + V_{BE0}\right) \qquad \cdots (21)$$

[0074]

熱電圧V t が温度に比例して増加する正の温度依存性を有する一方で、ベース - エミッ タ電圧V<sub>BE0</sub>が負の温度依存性を有しているから、N、R3、R4(Vcc)及びR9 を適正に調節することにより、出力電圧Voutの温度依存性を低減することができる。 【0075】

加えて、式(21)からも理解されるように、可変抵抗素子R4を設けない場合のバンドギャップリファレンス回路300の出力電圧Voutの電源電圧Vccに対する依存性に応じて可変抵抗素子R4の特性を適切に選択することで、出力電圧Voutの電源電圧Vccに対する依存性を低減できる。

[0076]

図10に示す一実施形態では、バンドギャップリファレンス回路300が、図9に示された構成と類似した構成となっている。ただし、可変抵抗素子R4を含んでいないPTA T電流生成回路部37が用いられると共に、バイポーラトランジスタQ0と抵抗素子R9 とに可変抵抗素子R5が直列に接続された電流 - 電圧変換回路38が用いられる。なお、 バイポーラトランジスタQ0と抵抗素子R9と可変抵抗素子R5が接続される順序は、順 30

20

不同である。

【 0 0 7 7 】

本実施形態においては、電流 I<sub>1</sub>、 I<sub>2</sub>、 I<sub>0</sub>の電流レベル Iは、同一であり、下記式 (22)で表される。

【数22】

$$I = \frac{Vt \cdot \ln(N)}{R3} \qquad \cdots (22)$$

【 0 0 7 8 】

また、バイポーラトランジスタQ0のベース - エミッタ電圧 V<sub>B E 0</sub>、抵抗素子R9及 びR10の電圧降下について、下記式(23)が成立する: 【数23】

$$V_{BE0} + I_{0A} \cdot (R9 + R5(Vcc)) = I_{0B} \cdot R10 \quad \cdots (23)$$

【 0 0 7 9 】 式 ( 1 8 )、 ( 2 2 )、 ( 2 3 )から、電流 I <sub>0 B</sub>は、下記式 ( 2 4 )により表される : 【 数 2 4 】

$$I_{0B} = \frac{I \cdot (R9 + R5(Vcc)) + V_{BE0}}{R9 + R5(Vcc) + R10}$$
  
=  $\frac{1}{R9 + R10 + R5(Vcc)} \cdot \left(\frac{(R9 + R5(Vcc)) \cdot Vt \cdot \ln(N)}{R3} + V_{BE0}\right) \cdots (24)$  30

【 0 0 8 0 】 出力電圧 V o u t は、例えば下記式(2 5 )により表される: 【 数 2 5 】

$$Vout = I_{0B} \cdot R10$$
  
=  $\frac{R10}{R9 + R10 + R5(Vcc)} \cdot \left(\frac{(R9 + R5(Vcc)) \cdot Vt \cdot \ln(N)}{R3} + V_{BE0}\right) \cdots (25)$  40

【0081】

熱電圧V t が温度に比例して増加する正の温度依存性を有する一方で、ベース - エミッ タ電圧V<sub>BE1</sub>が負の温度依存性を有しているから、式(25)からも理解されるように 、N、R3、R9及びR5(Vcc)を適正に調節することにより、出力電圧Voutの 温度依存性を低減することができる。

【0082】

また、可変抵抗素子R5を設けない場合のバンドギャップリファレンス回路300の出 50

力電 圧 V o u t の電 源 電 圧 V c c に 対 す る 依 存 性 に 応 じ て 可 変 抵 抗 素 子 R 5 の 特 性 を 適 切 に 選 択 す る こ と で 、 出 力 電 圧 V o u t の 電 源 電 圧 V c c に 対 す る 依 存 性 を 低 減 で き る 。 【 0 0 8 3 】

図11に示す一実施形態では、バンドギャップリファレンス回路300が、図9に示す 構成と図10に示す構成の組み合わせとして構成される。図11の構成では、可変抵抗素 子R4を含んでいるPTAT電流生成回路部35が用いられる。加えて、バイポーラトラ ンジスタQ0と抵抗素子R9とに可変抵抗素子R5が直列に接続された電流-電圧変換回 路38が用いられる。

## [0084]

図 1 1 の構成では、出力電圧 V o u t は、例えば下記式( 2 6 )により表される: 【数 2 6 】

$$Vout = \frac{R10}{R9 + R10 + R5(Vcc)} \cdot \left(\frac{(R9 + R5(Vcc)) \cdot Vt \cdot \ln(N)}{R3 + R4(Vcc)} + V_{BE0}\right) \quad \dots (26)$$

[0085]

式(26)に基づき、一実施形態では、N、R3、R4(Vcc)、R5(Vcc)及びR9が、温度依存性が小さい又は全くない出力電圧Voutを生成するように調節される。

【 0 0 8 6 】

また、可変抵抗素子R4、R5の特性は、可変抵抗素子R4、R5を設けない場合のバンドギャップリファレンス回路300の出力電圧Voutの電源電圧Vccに対する依存性に応じて、出力電圧Voutの電源電圧Vccに対する依存性を低減するように選択される。

【0087】

図12に示す一実施形態では、バンドギャップリファレンス回路400が、電源線41 30 と、接地線42と、カレントミラー43と、演算増幅器44と、抵抗素子R3と、可変抵 抗素子R4と、バイポーラトランジスタQ1、Q2、Q3と、電流 - 電圧変換回路部46 と、カレントミラー47と、演算増幅器48とを備えている。電源線41には電源電圧V ccが供給され、接地線42は、接地されている。

【 0 0 8 8 】

カレントミラー43は、電流I<sub>0</sub>、I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>の電流レベルが同一であるように 電流I<sub>0</sub>、I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>を出力する。本実施形態では、カレントミラー43が、PM OSトランジスタMP0、MP1、MP2、MP3を備えている。PMOSトランジスタ MP0、MP1、MP2、MP3は、ゲートが互いに接続され、更にソースが共通に電源 線41に接続されている。PMOSトランジスタMP1、MP2、MP3のドレインは、 それぞれ、ノードN1、N2、N3に接続されている。PMOSトランジスタMP0のド レインは、出力ノードNoutに接続されている。

【 0 0 8 9 】

バイポーラトランジスタQ1、Q2、Q3は、それぞれ、pn接合を有する第1、第2 及び第3のpn接合素子として動作する。本実施形態では、バイポーラトランジスタQ1 、Q2、Q3としてNPNトランジスタが用いられる。バイポーラトランジスタQ1、Q 2、Q3のベースは、バイポーラトランジスタQ3のコレクタに共通に接続されている。 バイポーラトランジスタQ1、Q2、Q3のコレクタは、それぞれ、ノードN1、N2、 N3に接続されている。バイポーラトランジスタQ1、Q3のエミッタは、接地線42に 接続されており、バイポーラトランジスタQ2のエミッタは、抵抗素子R3及び可変抵抗 20

素子 R 4 を介して接地線 4 2 に接続されている。このような接続により、電流 I 1、 I 2、 I 3 は、それぞれ、バイポーラトランジスタQ 1、 Q 2 、 Q 3 のベース - エミッタ間の p n 接合の順方向に流れることになる。

[0090]

本実施形態では、バイポーラトランジスタQ1、Q3のベース - エミッタ接合の面積が 同一であり、バイポーラトランジスタQ2のベース - エミッタ接合の面積は、バイポーラ トランジスタQ1、Q3のベース - エミッタ接合の面積のN倍である。ここで、Nは、1 より大きい数である。

【0091】

演算増幅器44は、非反転入力がノードN1に接続されており、反転入力がノードN2 に接続されており、出力がPMOSトランジスタMP0、MP1、MP2、MP3のゲー トに接続されている。演算増幅器44は、電流I<sub>0</sub>、I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>を制御する制御電 圧をカレントミラー13のPMOSトランジスタMP0、MP1、MP2、MP3のゲー トに出力する。演算増幅器44は、ノードN1、N2が同一の電位を有するようにPMO SトランジスタMP0、MP1、MP2及びMP3のゲートの電位を制御する。ノードN 1、N2は、このような演算増幅器44の動作によって仮想ショートされる。カレントミ ラー43及び演算増幅器44は、総合すると、ノードN1、N2を同一の電位に制御する と共に、ノードN1、N2に同一電流レベルの電流を供給する電流供給回路部として動作 することになる。

【 0 0 9 2 】

電流 - 電圧変換回路部46は、カレントミラー43から受け取った電流 I 。に応じて出 力電圧 V o u t を生成する。本実施形態では、電流 - 電圧変換回路部46は、ダイオード 接続されたバイポーラトランジスタQ0と、抵抗素子R9、R10とを備えている。バイ ポーラトランジスタQ0のベース - エミッタ接合の面積は、バイポーラトランジスタQ1 、Q3のベース - エミッタ接合の面積と同じである。バイポーラトランジスタQ0と抵抗 素子R9とは、出力ノードNoutと接地線42の間に直列に接続されている。なお、バ イポーラトランジスタQ0と抵抗素子R9の位置は、交換可能である。抵抗素子R10は 、出力ノードNoutと接地線42の間に、バイポーラトランジスタQ0及び抵抗素子R 9と並列に接続されている。

【0093】

カレントミラー47は、電流 I<sub>4</sub>をノードN3に出力すると共に、電流 I<sub>5</sub>を電流 - 電 圧変換回路部46に出力する。電流 - 電圧変換回路部46には、カレントミラー43から の電流 I<sub>0</sub>とカレントミラー47からの電流 I<sub>5</sub>の和電流が供給されることになる。カレ ントミラー47のミラー比は、A:1であり、電流 I<sub>5</sub>は、電流 I<sub>4</sub>の1/A倍である。 本実施形態では、カレントミラー47が、PMOSトランジスタMP4、MP5を備えて いる。PMOSトランジスタMP4、MP5は、ゲートが互いに接続され、更にソースが 共通に電源線41に接続されている。PMOSトランジスタMP4のドレインは、ノード N3に接続されており、PMOSトランジスタMP5のドレインは、電流 - 電圧変換回路 部46に接続されている。一実施形態では、PMOSトランジスタMP4、MP5は、同 ーのゲート長Lを有しており、PMOSトランジスタMP4のゲート幅W<sub>MP4</sub>がPMO SトランジスタMP5のゲート幅W<sub>MP5</sub>のA倍であるように設計される。 【0094】

演算増幅器48は、電流I<sub>4</sub>、I<sub>5</sub>を制御する制御電圧をカレントミラー47のPMO SトランジスタMP4、MP5のゲートに出力する。演算増幅器48は、ノードN2、N 3が同一の電位を有するようにPMOSトランジスタMP4及びMP5のゲートの電位を 制御する。ノードN2、N3は、演算増幅器48により仮想ショートされる。 【0095】

本実施形態のバンドギャップリファレンス回路400は、下記のような動作により出力 電圧Voutを出力する。 【0096】 20

電流 I<sub>1</sub>、 I<sub>2</sub>、 I<sub>3</sub>は、コレクタ電流としてバイポーラトランジスタQ 1、 Q 2、 Q 3に供給される一方で、カレントミラー 4 3 により電流 I<sub>1</sub>、 I<sub>2</sub>、 I<sub>3</sub>が、同一の電流 レベルに制御されるから、カレントミラー 4 7 からノード N 3 に供給される電流 I<sub>4</sub>は、 バイポーラトランジスタQ 1、 Q 2、 Q 3 のベース電流の和電流である。よって、カレン トミラー 4 7 から電流 - 電圧変換回路部 4 6 に供給される電流 I<sub>5</sub>は、バイポーラトラン ジスタQ 1、 Q 2、 Q 3 のベース電流に依存する。

【 0 0 9 7 】

ー般に、エミッタ接地のバイポーラトランジスタでは、ベース電流がコレクタ電流と比較すると非常に小さいから、バイポーラトランジスタQ1、Q2、Q3のベース電流の和電流である電流I<sub>4</sub>は、バイポーラトランジスタQ1、Q2、Q3のコレクタ電流である電流I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>に対して非常に小さいと考えてよい。ここで、電流I<sub>0</sub>の電流レベルは、電流I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>と同一であり、電流I<sub>5</sub>は電流I<sub>4</sub>の1/A倍の電流レベルを有するから、電流I<sub>5</sub>は、電流I<sub>0</sub>に対して非常に小さいと考えてよい。 【0098】

この場合、バンドギャップリファレンス回路400の出力電圧Voutは、第1近似としては、図9に示したバンドギャップリファレンス回路300と同様に、例えば上記の式(21)で表される。よって、N、R3、R4(Vcc)及びR9を適正に調節することによって出力電圧Voutの温度依存性を低減することができる。加えて、可変抵抗素子R4を設けない場合のバンドギャップリファレンス回路400の出力電圧Voutの電源電圧Vccに対する依存性に応じて可変抵抗素子R4の特性を選択することによって出力電圧Voutの電源電圧Vccに対する依存性を低減できる。

カレントミラー47から電流 - 電圧変換回路部46に供給される電流 I<sub>5</sub>は、出力電圧 Voutの非線形的な温度依存性を補償するために用いられる。式(21)からも理解さ れるように、出力電圧 Voutはベース - エミッタ電圧 V<sub>BE0</sub>に依存する。バイポーラ トランジスタのベース - エミッタ電圧は、一般に、負の非線形的な温度依存性を有してい ることが知られている。一方で、熱電圧 Vtは、絶対温度 Tに比例し、線形的な温度依存 性を有している。よって、電流 I<sub>0</sub>のみを電流 - 電圧変換回路部46に供給する場合には 、出力電圧 Voutの非線形的な温度依存性は、完全には解消されない。一方で、電流 I 5は、バイポーラトランジスタQ1、Q2、Q3のベース電流に比例する電流レベルを有 しており、よって、非線形的な温度依存性を有している。本実施形態では、電流 I<sub>0</sub>に加 えて電流 I<sub>5</sub>を電流 - 電圧変換回路部46に供給することで、ベース - エミッタ電圧 V<sub>B</sub> <sub>E0</sub>の非線形的な温度依存性を補償し、出力電圧 Voutの温度依存性をより低減するこ とができる。

[0100]

図13に示す一実施形態では、バンドギャップリファレンス回路400が、図12に示 された構成と類似した構成となっている。ただし、可変抵抗素子R4を含んでいないPT AT電流生成回路部49が用いられると共に、バイポーラトランジスタQ0と抵抗素子R 9とに可変抵抗素子R5が直列に接続された電流 - 電圧変換回路50が用いられる。なお 、バイポーラトランジスタQ0と抵抗素子R9と可変抵抗素子R5が接続される順序は、 順不同である。

図13に示すバンドギャップリファレンス回路400についても、図12に示すバンド ギャップリファレンス回路400と同様の議論が成立する。図13に示すバンドギャップ リファレンス回路400の出力電圧Voutは、第1近似としては、図10に示したバン ドギャップリファレンス回路300と同様に、例えば上記の式(25)で表される。よっ て、N、R3、R9及びR5(Vcc)を適正に調節することによって出力電圧Vout の温度依存性を低減することができる。また、可変抵抗素子R5を設けない場合のバンド ギャップリファレンス回路400の出力電圧Voutの電源電圧Vccに対する依存性に 応じて可変抵抗素子R5の特性を選択することで、出力電圧Voutの電源電圧Vccに 10

対する依存性を低減できる。

【0102】

図14に示す一実施形態では、バンドギャップリファレンス回路400が、図12に示 す構成と図13に示す構成の組み合わせとして構成される。図14の構成では、可変抵抗 素子R4を含んでいるPTAT電流生成回路部45が用いられる。加えて、バイポーラト ランジスタQ0と抵抗素子R9とに可変抵抗素子R5が直列に接続された電流 - 電圧変換 回路50が用いられる。

[0103]

図14に示すバンドギャップリファレンス回路400についても、図12及び図13に 示すバンドギャップリファレンス回路400と同様の議論が成立する。図14に示すバン ドギャップリファレンス回路400の出力電圧Voutは、第1近似としては、図11に 示したバンドギャップリファレンス回路300と同様に、例えば上記の式(26)で表さ れる。式(26)に基づき、一実施形態では、N、R3、R4(Vcc)、R5(Vcc) )及びR9が、温度依存性が小さい又は全くない出力電圧Voutを生成するように調節 される。また、可変抵抗素子R4、R5の特性は、可変抵抗素子R4、R5を設けない場 合のバンドギャップリファレンス回路300の出力電圧Voutの電源電圧Vccに対す る依存性に応じて、出力電圧Voutの電源電圧Vccに対する依存性を低減するように 選択される。

[0104]

以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された <sup>20</sup> 技術は、様々な変更と共に実施され得る。

【符号の説明】

【 0 1 0 5 】

## 100、200、300、400:バンドギャップリファレンス回路

11 : 電源線

	•		
1	.)	•	I꾼 THI XL
	2	•	1女 上巴 称

13 : カレントミラー

14 : 演算增幅器

1 5 、 1 6 : P T A T 電 流 生 成 回 路 部

21:電源線

2 2 : 接地線

23 : カレントミラー
 24 : 演算増幅器

25、26: РТАТ電流生成回路部

2 7 : 電流 - 電圧変換回路部

3 1 : 電源線

3 2 : 接地線

- 33 : カレントミラー
- 3 4 1、3 4 2 : 演算増幅器 3 5、3 7 : P T A T 電流生成回路部

3 6 、 3 8 : 電流 - 電圧変換回路部 4 1 : 電源線 4 2 : 接地線 4 3 : カレントミラー

4 4 :演算増幅器 4 5 、 4 9 : P T A T 電流生成回路部

4 6 、 5 0 : 電流 - 電圧変換回路部 4 7 : カレントミラー

4 8 : 演算増幅器

10

30

M P 0 ~ M P 5 : P M O S トランジスタ N 1 ~ N 3 : ノード N o u t : 出力ノード Q 0 ~ Q 3 : バイポーラトランジスタ R 1 ~ R 3、 R 6 ~ R 1 0 : 抵抗素子 R 4、 R 5 : 可変抵抗素子

【図1】











(26)

【図4】





【図6】



【図7】

【図8】





【図9】

【図10】





【図11】

【図12】





【図13】



【図14】



フロントページの続き

Fターム(参考) 5H420 NA23 NB02 NB22 NB25 NB36 NC02 NC03 NC12 NC14 NE23 5H430 BB09 BB11 EE04 EE17 FF13 GG04 HH01