# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特**開2004-95861** (P2004-95861A)

(43) 公開日 平成16年3月25日 (2004.3.25)

(51) Int.C1. <sup>7</sup>	F I	テーマコード(参考)
HO1L 27/105	HO1L 27/10 4441	B 5F083
HO1L 27/10	HO1L 27/10 481	

審査請求 未請求 請求項の数 10 OL (全 34 頁)

(21) 出願番号 (22) 出願日	特願2002-255036 (P2002-255036) 平成14年8月30日 (2002. 8. 30)	(71) 出願人	000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号					
		(74) 代理人	100091672					
			弁理士	岡本	啓三			
		(72)発明者	佐次田	直也				
			神奈川県川崎市中原区上小田中4丁目1番					
			1号 富士通株式会社内					
		F ターム (参	<b>考</b> ) 5F08	3 AD21	AD49	FR02	GA27	JA14
				JA15	JA17	JA33	JA35	J A36
				JA37	J A38	JA39	JA40	JA43
				KA01	KA05	MA06	MA16	MA19
				NA01	PR03	PR06	PR21	PR34
				PR39	PR40	PR43	PR44	PR45
				PR46	PR53	PR54	PR55	PR56

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】層間絶縁膜に覆われるキャパシタの特性を良好 にすることができる半導体装置及びその製造方法を提供 すること。

【解決手段】シリコン基板(半導体基板)1の上方に形 成された第1の層間絶縁膜(第1絶縁膜)と、第1の層 間絶縁膜11上に形成され且つ下部電極16a、誘電体 膜17a及び上部電極18aを有するキャパシタ20と 、キャパシタ20及び第1層間絶縁膜11の上方に形成 された第4の層間絶縁膜(第2絶縁膜)26と、キャパ シタ20及びその周辺の上方であって第4の層間絶縁膜 26の上に形成され且つ第4の層間絶縁膜26とは逆の 方向の応力を有する金属パターン31とを有することを 特徴とする半導体装置による。

【選択図】 図13



(2)

【特許請求の範囲】 【請求項1】 半導体基板の上方に形成された第1絶縁膜と、 前 記 第 1 絶 縁 膜 上 に 形 成 さ れ 且 つ 下 部 電 極 、 誘 電 体 膜 及 び 上 部 電 極 を 有 す る キ ャ パ シ タ と 前記キャパシタ及び前記第1絶縁膜の上方に形成された第2絶縁膜と、 前 記 キ ャ パ シ タ 及 び そ の 周 辺 の 上 方 で あ っ て 前 記 第 2 絶 縁 膜 の 上 に 形 成 さ れ 且 つ 前 記 第 2 絶縁膜とは逆の方向の応力を有する金属パターンと を有することを特徴とする半導体装置。 【請求項2】 半導体基板の上方に形成された第1絶縁膜と、 前 記 第 1 絶 縁 膜 上 に 形 成 さ れ 且 つ 下 部 電 極 、 誘 電 体 膜 及 び 上 部 電 極 を 有 す る キ ャ パ シ タ と 前 記 キ ャ パ シ タ 及 び 前 記 第 1 絶 縁 膜 の 上 方 に 形 成 さ れ た 第 2 絶 縁 膜 と 、 前記キャパシタ及びその周辺の上方における前記第2絶縁膜に形成された溝と、 前記溝に形成され、前記第2絶縁膜とは逆の方向の応力を有する金属パターンと、 を有することを特徴とする半導体装置。 【請求項3】 前記 キャパシタはセル領域に複数形成され、前記金属パターンは前記セル領域の全体を覆 うことを特徴とする請求項1又は請求項2に記載の半導体装置。 【請求項4】 前記金属パターンは前記セル領域よりも広く形成されていることを特徴とする請求項1乃 至請求項3のいずれか一項に記載の半導体装置。 【請求項5】 前記金属パターンの前記応力は引張応力であることを特徴とする請求項1乃至請求項4の いずれか一項に記載の半導体装置。 【請求項6】 半導体基板の上方に第1絶縁膜を形成する工程と、 前記第1絶縁膜の上に、下部電極、誘電体膜及び上部電極を有するキャパシタをセル領域 に複数形成する工程と、 前記キャパシタ及び前記第1絶縁膜の上方に第2絶縁膜を形成する工程と、 前記第2絶縁膜の上に金属膜を形成する工程と、 前記金属膜をパターニングして前記セル領域を覆う金属パターンを形成する工程と、 前記 金 属 パ タ ー ン の 形 成 の 前 又 は 後 に 、 前 記 金 属 膜 の 融 点 以 下 で 前 記 金 属 膜 を 加 熱 す る こ とにより前記金属膜の応力を変化させる工程とを有することを特徴とする半導体装置の製 造方法。 【請求項7】 半導体基板の上方に第1絶縁膜を形成する工程と、 前記第1絶縁膜の上に、下部電極、誘電体膜及び上部電極を有するキャパシタをセル領域 に複数形成する工程と、 前 記 キ ャ パ シ タ 及 び 前 記 第 1 絶 縁 膜 の 上 方 に 第 2 絶 縁 膜 を 形 成 す る 工 程 と 、 前記セル領域を覆う溝を前記第2絶縁膜に形成する工程と、 前記溝を埋める厚さの金属膜を該溝内と前記第2絶縁膜上とに形成する工程と、 前記 第 2 絶 縁 膜 上 の 前 記 金 属 膜 を 除 去 す る と 共 に 、 該 金 属 膜 を 前 記 溝 内 に 残 し て 金 属 パ タ ーンとする工程と、 前記 金 属 パ タ ー ン の 形 成 の 前 又 は 後 に 、 前 記 金 属 膜 の 融 点 以 下 で 前 記 金 属 膜 を 加 熱 す る こ とにより前記金属膜の応力を変化させる工程とを有することを特徴とする半導体装置の製 造方法。 【請求項8】 前記 金 属 膜 の 加 熱 に よ り 、 前 記 金 属 膜 の 応 力 は 前 記 第 2 絶 縁 膜 の 応 力 と は 逆 の 応 力 に 変 化

50

10

20

30

されることを特徴とする請求項6又は請求項7に記載の半導体装置の製造方法。 【請求項9】 前記金属膜の加熱により、前記金属膜の応力は引張応力に変化されることを特徴とする請 求項8に記載の半導体装置の製造方法。 【請求項10】 前記第2絶縁膜は、圧縮応力を有することを特徴とする請求項6乃至請求項9のいずれか 一項に記載の半導体装置の製造方法。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 10 本発明は、半導体装置及びその製造方法に関し、より詳しくは、キャパシタを有する半導 体装置及びその製造方法に関する。  $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 【従来の技術】 電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや 強誘電体メモリ(FeRAM)が知られている。  $\begin{bmatrix} 0 & 0 & 0 & 3 \end{bmatrix}$ フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁膜 中に埋め込んだフローティングゲートを有し、記憶情報となる電荷をフローティングゲー トに蓄積することによって情報を記憶する。情報の書込、消去にはゲート絶縁膜にトンネ 20 ル電流を流す必要があり、比較的高い電圧を必要とする。 [0004]F e R A M は、 強誘 電体 の ヒ ス テ リ シ ス 特 性 を 利 用 し て 情 報 を 記 憶 す る 強 誘 電 体 キ ャ パ シ 夕を有している。 強誘電体キャパシタにおいて上部 電極と下部 電極の間に形成される 強誘 電体膜は、上部電極及び下部電極の間に印加する電圧値に応じて分極を生じ、印加電圧を 取り去っても分極を保持する自発分極を有する。印加電圧の極性を反転すれば、自発分極 の極性も反転する。この自発分極の極性、大きさを検出すれば情報を読み出すことができ る。 [0005]FeRAMは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書込ができる 30 という利点がある。 [0006]F e R A M の メ モ リ セ ル は 、 例 え ば 特 開 2 0 0 1 - 6 0 6 6 9 号 公 報 に 記 載 さ れ て い る よ うに、 シリコン 基 板 に 形 成 さ れ た MOSト ラン ジ ス タ と 、 シ リ コ ン 基 板 及 び MOSト ラン ジスタ上に形成された第1層間絶縁膜と、第1層間絶縁膜上に形成された強誘電体キャパ シタと、強誘電体キャパシタ及び第1層間絶縁膜上に形成された第2層間絶縁膜と、第1 及び 第 2 層 間 絶 縁 膜 に 形 成 さ れ た ホ ー ル 内 に 埋 め 込 ま れ て M O S ト ラ ン ジ ス タ に 接 続 さ れ る 導 電 性 プ ラ グ と 、 導 電 性 プ ラ グ と 強 誘 電 体 キ ャ パ シ タ の 上 部 電 極 を 接 続 す る 第 1 の 配 線 パ タ ー ン と 、 第 1 の 配 線 パ タ ー ン 及 び 第 2 層 間 絶 縁 膜 の 上 に 形 成 さ れ た 第 3 の 層 間 絶 縁 膜 と、第3の層間絶縁膜上に形成された第2の配線パターンとを有している。 40 [0007] 【発明が解決しようとする課題】 強誘 電 体 キ ャ パ シ タ を 覆 う 層 間 絶 縁 膜 は 、 圧 縮 ( c o m p r e s s i v e )応 力 が 強 く 、 自らが膨張しようとする方向の力が働く。従って、強誘電体キャパシタの上に層間絶縁膜 をさらに重ねて形成する毎に、強誘電体キャパシタには収縮力が加わることになり、強誘 電体キャパシタの特性を劣化させる。 また、第1の配線パターンをアルミニウムから形成する場合には、第1の配線パターンの 引っ張り力により強誘電体キャパシタの残留分極特性が劣化する。これに対して、強誘電

体キャパシタを構成する強誘電体膜のキュリー点を超える温度でアルミニウム膜を加熱し

て引っ張り力を緩和した後に、アルミニウム膜をパターニングして配線パターンを形成す ることが、特開2001-36025号公報に記載されている。 [0009]しかし、 第 1 の配線パターン同士の隙間には依然として層間絶縁膜が存在するので、 第 1 の 配 線 パ タ ー ン の 応 力 の 如 何 に 関 わ ら ず 層 間 絶 縁 膜 の 圧 縮 応 力 が 強 誘 電 体 キ ャ パ シ タ を 劣 化するという問題は残っている。 [0010]これに対して、強誘電体キャパシタに対して引張応力となるように層間絶縁膜を形成する ことが特開平11-330390号公報に記載されている。しかし、引張応力を有する層 間絶縁膜は水分含有量が多く、水分により強誘電体キャパシタを劣化させてしまうという 10 別の問題が生じてしまう。 [0011]本発明の目的は、層間絶縁膜に覆われるキャパシタの特性を良好にすることができる半導 体装置及びその製造方法を提供することにある。 【課題を解決するための手段】 上記した課題は、半導体基板の上方に形成された第1絶縁膜と、前記第1絶縁膜上に形成 され且つ下部電極、誘電体層及び上部電極を有するキャパシタと、前記キャパシタ及び前 記 第 1 絶 縁 膜 の 上 方 に 形 成 さ れ た 第 2 絶 縁 膜 と 、 前 記 キ ャ パ シ タ 及 び そ の 周 辺 の 上 方 で あ って前記第1絶縁膜の上に形成され且つ前記第2絶縁膜とは逆の方向の応力を有する金属 20 パターンとを有することを特徴とする半導体装置によって解決する。 次に、本発明の作用について説明する。 [0014] 本 発 明 に 係 る 半 導 体 装 置 よ れ ば 、 第 2 絶 縁 膜 と は 逆 の 方 向 の 応 力 を 有 す る 金 属 パ タ ー ン を 備えるので、第2絶縁膜からキャパシタに作用する応力が金属パターンの応力によって緩 和され、キャパシタの強誘電体特性が向上する。しかも、金属パターンは、絶縁膜とは異 なり水分が出ることがないので、水分によってキャパシタが劣化することが無い。 [0015]そのような金属パターンは、第2絶縁膜の上に形成してもよいし、或いは、第2絶縁膜に 30 溝を設けてそこに形成してもよい。 [0016]又は、上記した課題は、半導体基板の上方に第1絶縁膜を形成する工程と、前記第1絶縁 膜の上に、下部電極、誘電体層及び上部電極を有するキャパシタをセル領域に複数形成す る工程と、前記キャパシタ及び前記第1絶縁膜の上方に第2絶縁膜を形成する工程と、前 記第2絶縁膜の上に金属膜を形成する工程と、前記金属膜をパターニングしてセル領域を 覆う金属パターンを形成する工程と、前記金属パターンの形成の前又は後に、前記金属膜 の融点以下で前記金属膜を加熱することにより前記金属膜の応力を変化させることを特徴 とする半導体装置の製造方法によって解決する。 40 次に、本発明の作用について説明する。 [0018]本発明に係る半導体装置の製造方法によれば、金属パターンの形成の前又は後に、金属膜 をその融点以下の温度に加熱することにより、該金属膜の応力を変化させるので、例えば その金属膜の応力が第2絶縁膜の応力とは逆の応力に変化すると、第2絶縁膜の応力が 金属膜によって緩和され、キャパシタの強誘電体特性が向上する。 [0019]【発明の実施の形態】 以下に本発明の実施形態を図面に基づいて説明する。 (第1の実施の形態) 50 (5)

図1~図13は本発明の第1実施形態の半導体装置の製造方法を工程順に示す断面図であ る。図14は、図13の平面図である。 まず、図1に示す断面構造を形成するまでの工程を説明する。  $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 図1に示すように、p型シリコン(半導体)基板1表面の一部に、LOCOS(Loca 1 Oxidation of Silicon)を素子分離絶縁膜2として形成する。 素子分離絶縁膜2としてはLOCOSの他の素子分離構造、例えばSTI(Shallo w Trench Isolation)を採用してもよい。  $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ 10 素 子 分 離 絶 縁 膜 2 を 形 成 し た 後 に 、 シ リ コ ン 基 板 1 の メ モ リ セ ル 領 域 A 、 周 辺 回 路 領 域 B における所定の活性領域に p 型不純物及び n 型不純物を選択的に導入して、 p ウェル 3 及 びnウェル4を形成する。なお、図1には示していないが、周辺回路領域BではCMOS を形成するためにpウェルも形成される。 [0023]その後、シリコン基板1の活性領域表面を熱酸化して、ゲート絶縁膜5としてシリコン酸 化膜を形成する。 [0024]次に、シリコン基板1の上側全面にアモルファスシリコン膜及びタングステンシリサイド 膜を形成し、これらのアモルファスシリコン膜及びタングステンシリサイド膜をフォトリ 20 ソグラフィ法により所定の形状にパターニングして、ゲート電極6a,6b,6c及び配 線7を形成する。なお、アモルファスシリコン膜の代わりにポリシリコン膜を形成しても よい。 [0025]メモリセル領域 A では、 1 つの p ウェル 3 上には 2 つのゲート電極 6 a , 6 bがほぼ平行 に配置され、それらのゲート電極6a、6bはワード線WLの一部を構成する。 次 に 、 メ モ リ セ ル 領 域 A の p ウ ェ ル 3 に お い て 、 ゲ ー ト 電 極 6 a , 6 b の 両 側 に n 型 不 純 物をイオン注入して、nチャネルMOSトランジスタのソース・ドレインとなるn型不純 物拡散領域8a,8bを形成する。これと同時に、周辺回路領域Bのpウェル(不図示) 30 にも n 型 不 純 物 拡 散 領 域 を 形 成 し て も よ い 。 続 い て 、 周 辺 回 路 領 域 B の n ウ ェ ル 4 に お い て、ゲート電極6cの両側にp型不純物をイオン注入して、pチャネルMOSトランジス タのソース・ドレインとなる p 型 不 純 物 拡 散 領 域 9 を 形 成 す る 。 n 型 不 純 物 と p 型 不 純 物 の打ち分けは、レジストパターンを使用して行われる。 [0027] その後に、シリコン基板1の全面に絶縁膜を形成した後、その絶縁膜をエッチバックして ゲート電極6a,6b,6c及び配線7の両側部分にのみサイドウォール10として残す 。その絶縁膜として、例えばCVD法により酸化シリコン(SiO2)を形成する。 [0028]次に、プラズマCVD法によりシリコン基板1の全面に、カバー膜として酸窒化シリコン 40 (SiON)膜を約200nmの厚さに形成する。その後、TEOSガスを用いるプラズ マCVD法により、カバー膜の上に酸化シリコン(SiOっ)を約1.0μmの厚さに成 長させる。これらSiON膜及びSiO, 膜により第1の層間絶縁膜(第1絶縁膜)11 が構成される。なお、TEOSを用いてプラズマCVD法により形成されるSiO₂膜を 、以下にTEOS膜ともいう。 [0029]続いて、第1の層間絶縁膜11の緻密化処理として、常圧の窒素雰囲気中で第1の層間絶 縁膜11を700 の温度で30分間熱処理する。その後に、第1の層間絶縁膜11を化 学的機械研磨(Chemical Mechanical Polishing:以下、

CMPという)法により研磨して第1の層間絶縁膜11上面を平坦化する。

[0030]次に、フォトリソグラフィー法により、メモリセル領域Aのゲート電極6a,6b両側の n 型 不 純 物 拡 散 領 域 8 a , 8 b と 周 辺 回 路 領 域 B の p 型 不 純 物 拡 散 層 9 に そ れ ぞ れ 到 達 す る深さのコンタクトホール11a~11dと、周辺回路領域Bの配線7に到達する深さの ビアホール11 e をそれぞれ第1の層間絶縁膜11に形成する。その後、第1の層間絶縁 膜11上面とホール11a~11f内面に膜厚20nmのTi(チタン)薄膜と膜厚50 n m の T i N (窒化チタン)薄膜をスパッタ法により順に形成する。さらに、 C V D 法 によりタングステン(W)をTiN 薄膜上に成長する。この結果、コンタクトホール1 1a~11d、ビアホール11e内にタングステン膜が埋め込まれる。  $\begin{bmatrix} 0 & 0 & 3 & 1 \end{bmatrix}$ その後、第1の層間絶縁膜11上面が露出するまでタングステン膜、 T i N 薄膜及び T i 薄膜をCMP法により研磨する。この研磨後にホール11a~17e内に残存するタング ステン膜等は、後述の配線を不純物拡散領域8a,8b,9と配線14に電気的接続する ための導電性プラグ13a~13eとして使用される。 [0032]メモリセル領域Aの1つのpウェル3において、2つのゲート電極6a,6bに挟まれる n型不純物拡散領域8a上の第1の導電性プラグ13aは後述するビット線に接続され、 さらに、第1の導電性プラグの両側の第2の導電性プラグ13bは後述するキャパシタに 接続される。 [0033] 次に、導電性プラグ13a~13eの酸化を防止するために、プラズマCVD法により、 第 1 の 層 間 絶 縁 膜 1 7 上 と 導 電 性 プ ラ グ 1 3 a ~ 1 3 e 上 に S i O N 膜 1 4 を 1 0 0 n m の厚さに形成し、さらに、成膜ガスにTEOSを用いてSiO₂膜15を150nmの厚 さに形成する。その後、SiON膜14、SiO。膜15は脱ガスのために650~70 の温度で加熱される。 [0034]次に、図2に示す構造を形成するまでの工程を説明する。 [0035]まず、 D C スパッタ法により S i O 2 膜 1 5 上に、 T i 層と P t 層をそれぞれ 2 0 n m と 175nmの厚さに順に堆積させて二層構造の第1の導電膜16を形成する。 [0036]続いて、 R F スパッタ法により、第1の導電膜16の上に強誘電体材料であるチタン酸ジ ルコン酸鉛(PΖT;Pb(Ζr<sub>1-×</sub> Ti<sub>×</sub> )O<sub>3</sub>)を100~300nm、例えば2 00 n m の 厚 さ に 形 成 し て P Z T 膜 1 7 を 形 成 す る。 [0037]強誘電体材料膜の形成方法としては、上記したスパッタ法の他にスピンオン法、ゾル-ゲ ル法、MOD(Metal Organi Deposition)法、MOCVD法が ある。また、強誘電体材料としてはPZTの他に、ジルコン酸チタン酸ランタン鉛(PL ZT)、SrBi<sub>2</sub> (Ta<sub>x</sub>Nb<sub>1-x</sub>)<sub>2</sub>O<sub>9</sub> (但し、0 < x < 1)、Bi<sub>4</sub>Ti<sub>2</sub>O 1 。などがある。更に、DRAMを形成する場合には、上記の強誘電体材料に代えて(B a S r ) T i O<sub>3</sub> ( B S T )、チタン酸ストロンチウム ( S T O ) 等の高誘電体材料を使 用すればよい。 [0038]そして、PZT膜17の結晶化処理として、酸素雰囲気中で温度750 、60秒間の条 件でRTA(Rapid Thermal Annealing)を行う。 [0039]さらに、PZT膜17の上に第2の導電膜18としてIrO、膜をDCスパッタ法により 約200nmの厚さに形成する。 [0040]

次に、図3の構造を形成するまでの工程について説明する。

(6)

10

20

30

40

**[**0041**]** 

まず、第2の導電膜18をパターニングして上部電極18aを形成した後に、強誘電体で ある P Z T 膜 1 7 のダメージ除去のために、例えば酸素雰囲気中で650、60分の条 件で P Z T 膜 1 7 を回復アニールする。

【0042】

さらに、 P Z T 膜 1 7 をパターニングして少なくとも上部 電極 1 8 a の下にキャパシタの 誘電体膜 1 7 a として残した後に、酸素雰囲気中で例えば 3 5 0 、 6 0 分の条件で誘電 体膜 1 7 a をアニールする。

[0043]

続いて、図4に示すように、上部電極18a、誘電体膜17a及び第1の導電膜16の上 10 にスパッタにより酸化アルミニウム(Al<sub>2</sub>O<sub>3</sub>)よりなる第1のキャパシタ保護絶縁膜 19を50nmの厚さに形成する。その後に、スパッタにより受けた誘電体膜17aのダ メージを緩和するために、例えば酸素雰囲気中で550、60分の条件で誘電体膜17 aをアニールする。

[0044]

その後に、図5に示すように、第1の導電膜16をパターニングして下部電極16aを形成する。第1のキャパシタ保護絶縁膜19は第1の導電膜16とともにパターニングされる。

[0045]

これにより、上部電極18a、誘電体膜17a及び下部電極16aにより強誘電体キャパ 20 シタ20が構成される。続いて、酸素雰囲気中で650、30分の条件で強誘電体キャ パシタ20をアニールする。

【0046】

次に、図6に示す構造を形成するまでの工程を説明する。

【0047】

まず、強誘電体キャパシタ20及びSiO<sub>2</sub> 膜15の全面に第2の層間絶縁膜21を形成 する。第2の層間絶縁膜21は、最初に、TEOSを用いて形成された厚さ約480nm の絶縁膜と、その上に形成された厚さ約90nmのSOG膜の二層構造に形成される。そ の後に、第2の層間絶縁膜21を約300nmの厚さ分程度にエッチングバックして約2 70nmの厚さにされる。

【0048】

その後に、350の温度でN20ガスを用いて第2の層間絶縁膜21及びその下の各種の膜に対してプラズマアニールを行う。このプラズマアニールは、プラズマ発生装置のチャンバー内にシリコン基板1を載置し、そのチャンバー内にN20ガスを700sccm、N2ガスを200sccmの流量でそれぞれ導入し、450 以下の基板温度で1分以上の時間で第2の層間絶縁膜21及びその下の各種の膜をプラズマに曝す。これにより、第2の層間絶縁膜21の表面から深くまで窒素が入り込んで、水分の侵入が防止される。以降、この処理をN20プラズマ処理と呼ぶ。この実施形態では、加熱温度と加熱時間として、例えば350、2分が選択される。

【0049】

次に、図7に示す構造を形成するまでの工程を説明する。

[0050]

まず、フォトリソグラフィ法により第2の層間絶縁膜21のうち強誘電体キャパシタ20の上部電極16aの上に第1のコンタクトホール21aを形成する。同時に、図に対して 垂直方向に配置される下部電極16aのコンタクト領域の上にもコンタクトホール(不図 示)を形成する。その後、誘電体膜17aに対して回復アニールを実施する。具体的には 、酸素雰囲気中で550の温度で60分間加熱する。

【0051】

次に、 第 2 の 層 間 絶 縁 膜 2 1 、 S i O <sub>2</sub> 膜 1 5 、 S i O N 膜 1 4 をフォトリソグラフィー 法によりパターニングして、メモリセル領域 A の p ウェル 3 の両 端寄りの第 2 の 導電性プ 50

30

ラグ13 bの上にそれぞれ第2のコンタクトホール21 bを形成して第2の導電性プラグ 13 bを露出させる。そして、第2の層間絶縁膜21上とコンタクトホール21 a, 21 b内に、膜厚125 nmのTiN膜をスパッタ法により形成する。続いて、そのTiN膜 をフォトリソグラフィー法でパターニングすることにより、メモリセル領域Aにおいてコ ンタクトホール21 a, 21 bを通して第2の導電性プラグ18 bと強誘電体キャパシタ 20の上部電極18 aとを電気的接続するための局所配線22 aを形成する。その後に、 第2 の層間絶縁膜21 に対して窒素(N<sub>2</sub>)雰囲気中で350、30分の条件で加熱す る。

(8)

### [0052]

さらに、局所配線22a及び第2の層間絶縁膜21の上にスパッタ法により酸化アルミニ 10 ウムよりなる第2のキャパシタ保護絶縁膜23を20nmの厚さに形成する。

【0053】

続いて、局所配線22aと第2の層間絶縁膜21の上に、TEOSガスを使用してプラズマCVD法により酸化シリコン膜を約300nmの厚さに形成し、この酸化シリコン膜を 第3の層間絶縁膜24とする。その後に、N2Oプラズマ処理によって第3の層間絶縁膜 24の改質を行う。このN2Oプラズマ処理の条件は、第2の層間絶縁膜21に対するN 20プラズマ処理の条件と同じにする。

[0054]

次に、図8に示す構造を形成するまでの工程を説明する。

【 0 0 5 5 】

まず、メモリセル領域Aにおける第3の層間絶縁膜24からその下方のSiON膜14ま でをフォトリソグラフィー法によりパターニングすることにより、 p ウェル3の中央位置 の第1の導電性プラグ13aの上にコンタクトホール24aを形成する。それと同時に、 周辺回路領域Bの各導電性プラグ13c~13e上にもコンタクトホール24c~24e を形成する。

[0056]

さらに、第3の層間絶縁膜24の上とコンタクトホール24c~24eの中に厚さ20 n mのTi膜、厚さ50 n mのTiN膜、厚さ600 n mのAl-Cu膜、厚さ5 n mのT i 膜及び厚さ150 n mのTiN膜の5層を順次積層し、これらの金属膜をパターニング することにより、メモリセル領域Aでビット線25 a を形成するとともに、周辺回路領域 Bでは配線25b,25c,25dを形成する。なお、Al-Cu膜は、例えばCuを0 .5%含有している。ビット線25a、配線25b,25c,25dは一層目のアルミニ ウム配線である。

【 0 0 5 7 】

次に、 T E O S ガスを用いたプラズマ C V D 法により、約2.3 µ m の厚さの S i O 2 か らなる第4の層間絶縁膜(第2 絶縁膜)26を第3の層間絶縁膜24、ビット線25 a 及 び配線25 b ~ 25 d 上に形成する。

[0058]

その後、第4の層間絶縁膜26を平坦化するために、その上面をCMP法により研磨する 工程を採用する。その研磨量は約1.2µmである。その後に、N<sub>2</sub>Oプラズマ処理によ 40 って第4の層間絶縁膜26の改質を行う。このN<sub>2</sub>Oプラズマ処理の条件は、第2の層間 絶縁膜21に対するN<sub>2</sub>Oプラズマ処理の条件と同じにする。

【 0 0 5 9 】

次に、 図 9 に示すように、 T E O S を用いてプラズマ C V D 法により再堆積層間絶縁膜 2 7 を層間絶縁膜 3 3 の上に約 3 0 0 n m の厚さに形成する。続いて、 N 2 O プラズマ処理 によって再堆積層間絶縁膜 2 7 の改質を行う。この N 2 O プラズマ処理の条件は、 第 2 の 層間絶縁膜 2 1 に対する N 2 O プラズマ処理の条件と同じにする。

【0060】

次に、図10に示す構造を形成するまでの工程を説明する。

【0061】

20

まず、 再 堆 積 層 間 絶 縁 膜 2 7 及 び 第 4 の 層 間 絶 縁 膜 2 6 を フォト リソグ ラフィ 法 に よ り パ ターニングして、 -- 層目のアルミニウム配線、 例えば周辺回路領域 B の配線 2 5 c に到達 するビアホール26aを形成する。 [0062]続いて、ビアホール26aの内面と再堆積層間絶縁膜27の上面に、厚さ20nmのTi 膜と厚さ50nmのTiN膜をスパッタリングにより順次形成し、それらの膜をグルーレ イヤ29aとする。その後、WF。(六フッ化タングステン)ガスとSiH<sub>4</sub>(シラン) ガス及び日。(水素)を用いて370の成長温度でグルーレイヤー29aの上にタング ステン膜29bを形成する。 [0063]続いて、エッチバックによりタングステン膜29bを除去して、ビアホール26a内にの み残存させる。このとき、グルーレイヤー29aは除去しない。ここで、ビアホール26 a内に残ったタングステン膜29bを導電性プラグ28cとして使用する。 [0064]その後に、厚さ600nmのAl-Cu膜29cと厚さ150nmのTiN 膜29dを グルーレイヤー29a及び導電性プラグ28c上に形成する。ここで、A1-Cu膜29 cは、Cuを3%含んでいる。 [0065]次に、 グルーレイヤー29a、A1‐Cu 膜29c及びTiN 膜29dからなる多層金属 膜をパターニングすることにより、メモリセル領域 A における複数の強誘電体キャパシタ 20を上方で覆う金属パターン31と、周辺回路領域Bに金属配線30を形成する。その 後に、350 に保ったサセプター上にシリコン基板1を固定し、2Torrの酸素雰囲 気中で30分間アニールを行った後に、酸素をカットした減圧下、例えば1mTorr以 下の雰囲気中で350のアニールを90分間行った。 [0066]金属パターン31は、強誘電体キャパシタ20を十分に覆うように配置されておおり、そ の占有面積はメモリセル領域Aの広さによって変化する。ここで、セル効率を、メモリセ ル領域の面積 S 」をチップ面積 S 2 で割った値の百分率( S 1 / S 2 × 1 0 0 %)と定義 すると、例えば、セル効率が30%ならば、金属パターン31の面積はチップ面積の30 %以上とする。 [0067]これによれば、常にメモリセル領域Aの全体を覆うように金属パターン31が配置される ため、金属パターン31の面積のチップ面積に対する割合は、セル効率よりも高い数値と なる。このことは、後述の第2実施形態でも同様である。金属パターン31と金属配線3 0を構成するT i 膜、T i N 膜、 A 1 - C u 膜及びT i N 膜の多層金属膜ストレスは、多 層金属膜の形成直後では1×10<sup>8</sup> dyne/cm<sup>2</sup>の弱い引張応力(tensile stress)を及ぼすが、真空中でアニールを加えると、 6 × 1 0<sup>9</sup> d y n e / c m<sup>2</sup> ~ 1 × 1 0<sup>9</sup> d y n e / c m<sup>2</sup> に変化し、成膜直後よりも引張方向に強いストレスとなる 。そのストレスの変化が下方の強誘電体キャパシタ20に好ましい応力を与えるので、強 誘電体キャパシタ20の強誘電体特性が向上する。 [0068]グルーレイヤー 2 9 a を構成する T i N 膜と T i N 膜 2 9 d は成 膜当 初では圧縮応力を有 し、A1-Cu膜29cは引張応力を有し、全体の多層金属膜としては僅かに引張応力と なっている。 [0069]なお、多層金属膜の比抵抗は、アニールにより5~10%上昇する。 上記した例では、多層金属膜をパターニングして金属パターン31と金属配線30を形成 した後に、多層金属膜をアニールした。しかし、多層金属膜の成膜直後に多層金属膜を上

記した条件でアニールし、その後に、多層金属膜のパターニングして金属パターン31及

(9)

50

10

20

30

び金属配線30を形成しても、金属パターン31と金属配線30には最終的に同じストレス効果が生じる。つまり、金属パターン31と金属配線30を構成する金属膜のストレスを阻害しなような処理がなされなければ、どの段階で多層金属膜をアニールしても同じ効果が期待できる。例えば、次の工程で形成される第1のカバー膜(第3絶縁膜)32の形成後であってもよい。

(10)

【0071】

金属パターン31の電位は、固定電位であるか、あるいは電気的に孤立した浮遊電位となる。

【0072】

次に、図11に示すように、TEOSガスを用いるプラズマCVD法により、厚さ100 10 nmの酸化シリコンよりなる第1のカバー膜32を金属パターン31と金属配線30と再 堆積層間絶縁膜27の上に形成する。その後に、第1のカバー膜32をN2 Oプラズマ処 理する。そのN2 Oプラズマ処理の条件は、第2の層間絶縁膜21に対するN2 Oプラズ マ処理の条件と同じにする。

【0073】

次に、図12に示すように、CVD法により厚さ350nmの窒化シリコンからなる第2 のカバー膜33を第1のカバー膜32上に形成する。続いて、シリコン基板1のチップ領 域(半導体装置チップ領域)の最外周に近い領域で、第1及び第2のカバー膜32,33 をフォトリソグラフィー法によりパターニングして図しない二層目のアルミニウム配線に 接続されるホール(不図示)を形成する。

この後に、図13に示すように、パッケージ時のクラック対策のためにポリイミド樹脂3 4を第2のカバー膜33の上に塗り、さらにポリイミド樹脂34にボンディング用の開口 (不図示)を形成する、その後に、250の温度でポリイミド樹脂34をキュアーする 。これにより、FeRAMが完成する。

[0075]

なお、図13に示した半導体装置の平面構造は図14のようになる。ただし、図14にお いて、素子分離絶縁膜2以外の絶縁膜は省略されている。

【0076】

上記した実施形態において、強誘電体キャパシタ20の上方に形成された再堆積層間絶縁 30 膜27の上であってメモリセル領域Aの全体を覆う領域に引張応力の金属パターン31を 形成している。これにより、圧縮応力をもつ層間絶縁膜27,26,24及びカバー膜3 2,33により強誘電体キャパシタ20に加わる力は、金属パターン31により緩和され る。しかも、金属パターン31は、絶縁膜とは異なって水分が出ることはないので、強誘 電体キャパシタ20を劣化させることはない。

ところで、金属パターン31を構成する多層金属膜29a,29c,29dを酸素雰囲気 中でアニールする工程を経て形成されたFeRAMの歩留まりと、そのようなアニール工 程を経ないで形成されたFeRAMの歩留まりについて調査したところ、図15に示すよ うな結果が得られた。

【0078】

図15 において、 P T 1 は、 F e R A M の形成初期の強誘電体キャパシタの特性を測定す ることによって調査した初期生産量に対する歩留まりを示し、 P T 2 は、 F e R A M を 2 00 で4時間加熱して強誘電体キャパシタのリテンション及びインプリントの特性を測 定することによる初期生産量に対する歩留まりを示している。

【0079】

また、図15において、「O2 anneal」は、金属パターン31を構成する多層金属 膜を酸素雰囲気中で加熱する工程を経て形成されたFeRAMを示し、また、「SiO2 有り+O2 anneal」は、多層金属パターン31の上に第1のカバー膜32として厚 さ80 nmのSiO2 膜を形成した後に金属パターン31をアニールする工程を経て形成 20

(11)

されたFeRAMを示し、さらに、「アニールなし」は、金属パターン31を構成する多 層金属膜をアニールする工程を経ないで形成されたFeRAMを示している。  $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 図15によれば、金属パターン31を構成する多層金属膜をアニールする工程を経て形成 されたFeRAMについて、PT1とPT2については違いはなく、FeRAMの製造直 後で良好な製品は200 で4時間加熱の後にもそのままメモリセル特性が維持できてい た。 [0081] これに対して、多層金属膜をアニールする工程を経ないで形成されたFeRAMについて は、PT1の歩留まりよりもPT2の歩留まりが低下し、200 、4時間の加熱によっ 10 てFeRAMが劣化することがわかった。 [0082]次に、図15に用いた3種類のFeRAMの完成直後の強誘電体キャパシタについて、ス イッチングチャージQswと、蓄積電荷飽和電圧V90を調べたところ、図16に示すよ うな結果が得られた。なお、蓄積電荷飽和電圧V90は、蓄積電荷が飽和値の90%とな る電圧値である。 [0083]図16によれば、金属パターン31を構成する金属膜をアニールすることにより強誘電体 キャパシタ特性が改善されることがわかる。 [0084]20 次に、金属膜のアニールによるストレスの変動について調査した。調査試料として、シリ コン基板を覆っている厚さ100nmのSiO。膜の上に、金属膜として厚さ500nm のA1 - C u 膜と厚さ100 n m の T i N 膜を形成し、その後に金属膜をアニールしてス トレスの変動を調べたところ、図17に示すような結果が得られた。なお、アニール条件 は、2.2Torrの雰囲気内で350 の温度とし、アニール時間を30分、60分、 120分とし、アニール雰囲気に導入するガスを酸素ガス、窒素ガスのいずれかとした。 [0085]図17において、横軸はアニールされる場合の条件を示している。また、図17において はアニールされない状態を示していて横軸で示した条件でアニールされていない。 [0086]30 図17によれば、酸素又は窒素が導入される減圧雰囲気において金属膜をアニールすると 、アルミニウム膜を含む金属膜はアニール時間が長いほど引張応力が大きくなることがわ かった。即ち、引張応力は、時間により制御できることになり、層間絶縁膜の圧縮応力の 大きさに対する最適値を選択できる。 [0087]ところで、上記した実施形態では、再堆積層間絶縁膜27の上でメモリセル領域Aの全体 を 覆 う 金 属 パ タ ー ン を 、 A 1 - C u 膜 を 含 む 多 層 金 属 膜 か ら 構 成 し て い る が 、 多 層 金 属 膜 でなくてもよい。即ち、金属パターン31を構成する金属膜として、アルミニウム、銅、 タングステン、チタン、タンタルのいずれかの膜、またはそれらのいずれかの元素との合 金又は混合物の膜であってもよい。アルミニウム膜を形成する場合にはその厚さを250 40 n m 以上にすることが好ましい。タングステンから金属パターン31を形成する例として 、 例 え ば 膜 2 9 b を 導 電 性 プ ラ グ 2 8 c を 形 成 す る タ ン グ ス テ ン 膜 2 9 b を メ モ リ セ ル 領 域 A の再 堆 積 層 間 絶 縁 膜 2 7 の 上 に 選 択 的 に 残 し て こ れ を 金 属 パ タ ー ン 3 1 と し て も よ い 。銅膜は、成膜初期の状態では - 5 × 1 0 <sup>1 0</sup> d y n e / c m <sup>2</sup> の圧縮応力を有するが、 不活性ガス雰囲気中で例えば370 の温度でアニールすると、5×10<sup>1 0</sup> dyne/ cm<sup>2</sup>の引張応力に変化する。 [0088]なお、 金属 パ タ ー ン 3 1 を 構 成 す る 金 属 膜 の ア ニ ー ル は 、 酸 素 雰 囲 気 、 酸 素 含 有 雰 囲 気 、 不 活 性 ガ ス 雰 囲 気 、 不 活 性 ガ ス 含 有 雰 囲 気 の い ず れ の 中 で 行 っ て も よ い 。 [0089]

(12)

また、そのアニールにおいて金属膜をその融点以上に加熱してしまうと金属膜が溶融し、 金属膜が所望のストレスを生じなくなるので、アニール温度は金属膜の融点以下にする必 要がある。  $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ (第2の実施の形態) 本発明は、ダマシンプロセスにも適用し得る。以下、それについて説明する。図18~図 32は、本発明の第2実施形態に係る半導体装置の製造方法を工程順に示す断面図である 。この例では、スタック型のFeRAMについて説明するが、本実施形態はこれに限定さ れず、プレーナー型のFeRAMにも適用し得る。  $\begin{bmatrix} 0 & 0 & 9 & 1 \end{bmatrix}$ まず、図18(a)に示す断面構造を形成するまでの工程を説明する。 [0092]図18(a)に示すように、n型のシリコン(半導体)基板51のトランジスタ形成領域 の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、その中に酸化シリ コン ( S i O 。 ) を埋め込んで S T I 用の素子分離絶縁膜 5 2 を形成する。なお、LOC OS法により形成した絶縁膜を素子分離絶縁膜52として採用してもよい。 [0093]続いて、シリコン基板 5 1 の所定のトランジスタ形成領域に p 型不純物を選択的に導入し て p ウエル 5 3 を形成し、さらに、シリコン基板 5 1 の p ウエル 5 3 の表面を熱酸化して 、ゲート絶縁膜54となるシリコン酸化膜を形成する。 [0094]次に、シリコン基板51の上側全面に非晶質又は多結晶のシリコン膜とタングステンシリ サイド膜を順次形成する。その後に、シリコン膜とタングステンシリサイド膜をフォトリ ソグラフィー法によりパターニングして、ゲート絶縁膜54の上にゲート電極56a、5 6 b として残す。なお、それらのゲート電極5 6 a 、5 6 b はワード線(WL)の一部を 構成する。 [0095]次 に 、 ゲ ー ト 電 極 5 6 a 、 5 6 b の 両 側 の p ウ エ ル 5 3 に n 型 不 純 物 、 例 え ば リ ン を イ オ ン注入してソース / ドレインとなる第1~第3の n 型不純物拡散領域55a~55cを形 成する。さらに、CVD法により絶縁膜、例えば酸化シリコン(SiO。)膜をシリコン 基板51の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極56a、56 bの両側部分に絶縁性のサイドウォール57として残す。 [0096]続いて、ゲート電極56a、56bとサイドウォール57とをマスクに使用して、第1~ 第 3 の n 型 不 純 物 拡 散 領 域 5 5 a ~ 5 5 c に 再 び n 型 不 純 物 を イ オ ン 注 入 す る 。 こ れ に よ り、第1~第3のn型不純物拡散領域55a~55cのそれぞれに高濃度不純物領域が形 成<br />
され、<br />
該<br />
第<br />
1 ~<br />
第<br />
3 の<br />
n<br />
型<br />
不<br />
純物<br />
拡散<br />
領域<br />
5 5 a ~<br />
5 5 c は<br />
し<br />
D D ( L i g h t l y Doped Drain)構造となる。 [0097]上記の拡散領域のうち、第1、第3のn型不純物拡散領域55a、55cは後述するキャ パシタの下部 電極に 電気的に 接続され、 第 2 の n 型不純物 拡散 領域 5 5 b は後述するビッ ト線に電気的に接続される。 [0098]以上の工程により、 p ウエル 5 3 上にはゲート電 極 5 6 a 、 5 6 b と n 型不純物 拡散領域 5 5 a ~ 5 5 c を有する 2 つの n 型の M O S トランジスタ T 1 、 T ,が 1 つの n 型不純物 拡散領域55bを共通にして形成されたことになる。  $\begin{bmatrix} 0 & 0 & 9 & 9 \end{bmatrix}$ 次いで、MOSトランジスタT1、T2を覆うカバー絶縁膜58として約200nmの厚 さの酸窒化シリコン(SiON)膜をプラズマCVD法によりシリコン基板51の全面に 形成する。その後、TEOSガスを用いるプラズマCVD法により、下地絶縁膜59とし

50

10

20

30

て厚さが1.0µm程度の酸化シリコン(SiO₂)をカバー絶縁膜58の上に形成する [0100]続いて、下地絶縁膜59の上面を化学機械研磨(CMP)法により平坦化する。その後、 N 。 雰囲気中、約650 で下地絶縁膜59を約30分間アニールすることにより、下地 絶縁膜59の緻密化と脱水処理とを行う。 次に、図18(b)に示す構造を得るまでの工程について説明する。 [0102]まず、フォトリソグラフィー法によりカバー絶縁膜58と下地絶縁膜59とをパターニン 10 グして、 第 1 ~ 第 3 の n 型 不 純 物 拡 散 領 域 5 5 a ~ 5 5 c に 至 る 深 さ の コ ン タ ク ト ホ ー ル 59a~59cを形成する。 [0103]次 い で 、 下 地 絶 縁 膜 5 9 の 上 面 と コ ン タ ク ト ホ ー ル 5 9 a ~ 5 9 c の 内 面 に グ ル ー 膜 6 0 として厚さ約20nmのチタン(Ti)と厚さ約50nmの窒化チタン(TiN)とをス パッタ法によりこの順に形成する。更に、六フッ化タングステン(WF。)を用いるCV D 法によりタングステン(W)膜61をグルー膜60上に成長させて各コンタクトホール 5 9 a ~ 5 9 c 内を完全に埋め込む。  $\begin{bmatrix} 0 & 1 & 0 & 4 \end{bmatrix}$ 次いで、図18(c)に示すように、下地絶縁膜59を研磨ストッパー膜として使用しな 20 がら、 タングステン 膜 6 1 とグルー 膜 6 0 とを C M P 法により 選択的 に研磨 して下地 絶縁 膜59の上面上から除去する。これにより、タングステン膜61とグルー膜60とがコン タクトホール 5 9 a ~ 5 9 c 内に 第 1 導 電 性 プラ グ 6 2 a 、 6 2 c 、 及び 第 2 導 電 性 プラ グ62bとして残されることになる。 次に、図19(a)に示す断面構造を得るまでの工程について説明する。 まず、全面にIr膜をスパッタ法により厚さ200~400nm程度、例えば250nm に形成する。その後、そのI r 膜上にスパッタ法によりT i N 膜 6 3 a を厚さ200~4 00nm程度、例えば200nmに全面に形成し、更にその上にTEOSを使用するプラ 30 ズマCVD法によりSiOっ膜63bを厚さ800~900nm程度、例えば800nm に全面に形成する。そして、このSiO₂膜63b上に不図示のレジストパターンを形成 し、そのレジストパターンをエッチングマスクにしてSiO,膜63bとTiN膜63a とをパターニングし、それらをハードマスク63とする。 その後、シリコン基板51をエッチングチャンバ(不図示)内の下部電極上に載置し、そ の下部電極に周波数 6 0 0 k H z のバイアス用の高周波電力を 7 0 0 W 印加することによ り、シリコン基板51にバイアス電圧を印加する。更に、チャンバの周囲に設けられたコ イルに周波数13.56MHzの高周波電力をアンテナパワーとして800W印加し、チ ャンバ内にHBr、O<sub>2</sub>、及びC<sub>4</sub>F<sub>8</sub>をそれぞれ10sccm、40sccm、5sc 40 cmの流量で導入して、チャンバ内の圧力を0.4Paに保持すると共に、基板温度を4 にする。これにより、チャンバ内はIrに対するエッチング雰囲気となる。なお、 0 0 エッチング雰囲気中に上記のようにC₄F。を添加するのは、エッチングプロセスを安定 させるためである。 [0108]

上記のエッチング雰囲気に対し、ハードマスク63はエッチング耐性を有するので、ハードマスク63がエッチングマスクとして機能し、その下のIr膜が選択的にエッチングされてパターニングされる。その結果、Ir膜よりなる導電性酸素バリア膜64a、64cが第1導電性プラグ62a、62c上に選択的に残されることになる。 【0109】

(14)

その 導 電 性 酸 素 バ リ ア 膜 6 4 a 、 6 4 c は 、 酸 素 透 過 防 止 能 力 に 優 れ て い る I r 膜 よ り な るので、その下の第1導電性プラグ62a、62cが後で行われる種々の熱工程において 酸化されてコンタクト不良を起こすのを防止することができる。 次に、図19(b)に示す断面構造を得るまでの工程について説明する。 [0111] まず、酸化防止絶縁膜65aとしてSiON膜をプラズマCVD法により厚さ約100n m程度に全面に形成する。その後、TEOSを使用するプラズマCVD法により、酸化防 止絶縁膜65a上に絶縁性密着膜65bとしてSiO,膜を厚さ約400nm程度に形成 する。 10 [0112]続いて、この絶縁性密着膜65bの上面上からCMP法により研磨を行い、TiN膜63 aの表面上において研磨をストップさせる。これにより、図19(c)に示すように、 S i O , 膜 6 3 b が除去されて T i N 膜 6 3 a の表面が露出することになる。 [0113]その後、露出したTiN膜63aを過酸化アンモニア水溶液に曝すことにより、図20( a)に示すように、T i N 膜 6 3 a を除去する。 [0114]続いて、図20(b)に示すように、犠牲膜66としてレジストを約1000nmの厚さ に全面に塗布する。そのようなレジストとしては、エッチレートが酸化防止絶縁膜65a 20 及び絶縁性密着膜65bのエッチレートと略同じものを使用する。そのような犠牲膜66 をプラズマエッチングによりエッチバックすることにより、被エッチング面が平坦なまま 下に下がり、エッチバック終了後には、図20(c)に示すように、エッチバック前の犠 牲 膜 6 6 の 平 坦 な 上 面 が 酸 化 防 止 絶 縁 膜 6 5 a 及 び 絶 縁 性 密 着 膜 6 5 b に 転 写 さ れ る こ と になる。その後、残存する酸化防止絶縁膜65aと絶縁性密着膜65bとを絶縁性酸素バ リア膜65として使用する。 [0115]絶縁性酸素バリア膜65中の酸化防止絶縁膜65aは、既述のようにSiON膜よりなり 、その下の第2導電性プラグ62bが種々の熱工程により酸化されるのを防ぐ役割を担う 30 [0116]次に、図21(a)に示す断面構造を得るまでの工程について説明する。  $\begin{bmatrix} 0 & 1 & 1 & 7 \end{bmatrix}$ まず、全面にIr膜とIrO₂膜とをこの順にスパッタ法によりそれぞれ厚さ約200n m、約30nmに形成し、それらをIrO。/Ir膜67とする。このIrO。/Ir膜 67のうち、最下層のIr膜は、その下の第1導電性プラグ62aの酸化を防止し、コン タクト特性が劣化するのを防止するように機能する。 [0118]その後、IrO,/Ir膜67上にPtO膜とPt膜とをこの順にスパッタ法によりそれ ぞれ厚さ約30 n m 、約50 n m に形成し、それらを P t / P t O 膜 6 8 とする。 P t / 40 P t O 膜 6 8 の う ち、 P t 膜 は、 そ の 上 に 後 で 形 成 さ れ る 強 誘 電 体 膜 の 配 向 を 揃 え る 役 割 を果たす。 [0119]そして、これらIrО2/Ir膜67とPt/PtO膜68とを下部電極用導電膜69と して使用する。 **[**0 1 2 0 **]** なお、 下 部 電 極 用 導 電 膜 6 9 の 形 成 前 又 は 後 に 、 例 え ば 膜 剥 が れ 防 止 の た め に 絶 縁 性 密 着 膜65bをアニールしてもよい。そのアニール方法としては、例えば、アルゴン雰囲気中 750 、60秒間のRTAが採用され得る。  $\begin{bmatrix} 0 & 1 & 2 & 1 \end{bmatrix}$ 

次いで、下部電極用導電膜69上に、強誘電体膜70としてPZT膜をスパッタ法により 約180nmの厚さに形成する。強誘電体膜70の成膜方法としては、スパッタ法の他に 、MOD法、MOCVD法、ゾル・ゲル法等がある。また、強誘電体膜70の材料として は、PZT以外に、PLCSZT、PLZTのような他のPZT系材料や、SrBi<sub>2</sub>T a<sub>2</sub>O<sub>9</sub>、SrBi<sub>2</sub>(Ta,Nb)<sub>2</sub>O<sub>9</sub>等のBi層状構造化合物材料、その他の金属 酸化物強誘電体を採用してもよい。更に、DRAMを形成する場合には、上記の強誘電体 材料に代えて(BaSr)TiO<sub>3</sub>(BST)、チタン酸ストロンチウム(STO)等の 高誘電体材料を使用すればよい。

(15)

 $\begin{bmatrix} 0 & 1 & 2 & 2 \end{bmatrix}$ 

次いで、酸素含有雰囲気中で強誘電体膜70をアニールにより結晶化する。そのアニール 10 として、例えはArとO₂の混合ガス雰囲気中で基板温度600 、時間90秒の条件を 第1ステップ、酸素雰囲気中で基板温度750 、時間60秒の条件を第2ステップとす る2ステップのRTA処理を採用する。

【0123】

続いて、強誘電体膜70の上に、上部電極用導電膜71として例えば厚さが200nmの IrO₂膜をスパッタ法により形成する。その後、この上部電極用導電膜71の成膜時に 強誘電体膜70が受けたダメージを回復させるため、650 の酸素雰囲気のファーネス (不図示)中でアニールを約60分間行う。

次に、図21(b)に示す断面構造を得るまでの工程について説明する。

【0125】

まず、上部電極用導電膜71の上にTiN膜95をスパッタ法により形成し、更にその上 にTEOSを使用するプラズマCVD法によりSiO2膜96を形成する。その後、この TiN膜95とSiO2膜96とをフォトリソグラフィーによりキャパシタ形状にパター ニングし、それらをハードマスク97とする。

[0126]

次いで、シリコン基板51をエッチングチャンバ(不図示)内の下部電極上に載置し、その下部電極に周波数600kHzのバイアス用の高周波電力を700W印加することによりシリコン基板51にバイアス電圧を印加する。更に、チャンバの周囲に設けられたコイルに周波数13.56MHzの高周波電力をアンテナパワーとして800W印加し、チャンバ内にHBrとO2をそれぞれ10sccm、40sccmの流量で導入して、チャンバ内の圧力を0.4Paに保持すると共に、基板温度を400 にする。これにより、エッチングチャンバ内はIrO2に対するエッチング雰囲気となり、IrO2よりなる上部電極用導電膜71がエッチングされる。そして、上部電極用導電膜71が10%オーバーエッチされたところでエッチングを終了することにより、上部電極用導電膜71がハードマスク97の形状にエッチングされて上部電極71aとなる。なお、10%のオーバーエッチングとは、上部電極用導電膜71の膜厚200nmの10%分、すなわち20nmだけ上部電極用導電膜71を過剰にエッチングすることを言う。

**[**0 1 2 7 **]** 

続いて、バイアスパワーとアンテナパワーとをそのままにし、エッチングガスを40sc 40 cmのCl₂と10sccmのArに変えることにより、チャンバ内をPZTに対するエ ッチング雰囲気にし、PZTよりなる強誘電体膜70をハードマスク97の形状にエッチ ングしていく。そして、終点検出器でエッチングの終点をモニターすることにより、エッ チングを下部電極用導電膜69上で停止させる。これにより、強誘電体膜70はエッチン グされて、キャパシタ用の誘電体膜70aとなる。

**[**0128**]** 

次いで、エッチングガスを再び10sccmのHBrと40sccmのO₂にして下部電 極用導電膜69のエッチングを開始し、10%のオーバーエッチングとなったところでエ ッチングを終了する。これにより、下部電極用導電膜69は、ハードマスク97の形状に エッチングされ、下部電極69aとなる。

(16)

【0129】

この工程により、下部電極69a、強誘電体膜70a、及び上部電極71aをこの順に積層してなる強誘電体キャパシタQ1、Q2が、導電性酸素バリア膜64a、64cと絶縁性酸素バリア膜65とを介して下地絶縁膜9の上に形成されたことになる。その強誘電体キャパシタQ1、Q2は、導電性酸素バリア膜64a、64cと第1導電性プラグ62a、62cとを介して、それぞれ第1の拡散領域55a及び第3の拡散領域55cと電気的に接続される。

【0130】

この強誘電体キャパシタQ1、Q2の一部は絶縁性酸素バリア膜65上に形成されるが、 絶縁性酸素バリア膜65の最上層をSiO₂よりなる絶縁性密着膜65bとしたことで、 10 強誘電体キャパシタQ1、Q2の下部電極69aが絶縁性酸素バリア膜65から剥がれる のを防止することができる。

**[**0131**]** 

続いて、エッチングによる誘電体膜70aのダメージを回復するために、回復アニールを 行う。この場合の回復アニールは、例えば、基板温度650 、60分間の条件で酸素を 含むファーネス内で行われる。

[0132]

そのような回復アニールを行っても、絶縁性酸素バリア膜65によって第2導電性プラグ62bの酸化を防ぐことができ、また、導電性酸素バリア膜64a、64cによって第1 導電性プラグ62a、62cの酸化を防止することができる。なお、ハードマスク97は20、強誘電体キャパシタQ1、Q2を形成後に除去される。

次に、図22(a)に示すように、強誘電体キャパシタQ1、Q2上、及び絶縁性酸素バリア膜65上に、第1キャパシタ保護絶縁膜73として厚さ約50nmのアルミナをスパッタ法により形成する。この第1キャパシタ保護絶縁膜73は、プロセスダメージから強誘電体キャパシタQ1、Q2を保護するものであって、アルミナの他、PZTで構成して もよい。

【0134】

その後、 T E O S を使用するプラズマ C V D 法により、 この第 1 キャパシタ保護絶縁膜 7 3 上に第 2 キャパシタ保護絶縁膜 7 2 として S i O 2 膜を厚さ約 1 0 0 n m に形成する。 30 【 0 1 3 5 】

次に、 図 2 2 (b)に示すように、 S i H<sub>4</sub> を使用する H D P C V D (H i g h D e n s i t y P l a s m a)法により、 S i O<sub>2</sub> よりなる第 1 絶縁膜 7 4 を第 2 キャパシタ 絶縁膜 7 2 上に約 1 . 5 µ m の厚さに形成する。そのような H D P C V D 法では、シリコン基板 5 1 にバイアス電圧を印加することで、ボイドの発生無しに、 高アスペクトレシオ の強誘電体キャパシタQ 1、 Q 2 間に埋め込み性の良い第 1 絶縁膜 7 4 を形成することが できる。

【0136】

但し、上記のHDPCVD法では、還元性のある水素を有するSiH<sub>4</sub> を反応ガスとして 使用しているので、その水素によって誘電体膜70 a が劣化する恐れがある。そこで、O 40 2 をSiH<sub>4</sub>の流量の5倍以上供給することにより、雰囲気中の水素をできるだけ酸化し 、水素による誘電体膜70 a の劣化を極力防ぐのが好ましい。

**[**0 1 3 7 **]** 

また、理由は不明であるが、TEOSを使用するプラズマCVD法で第2キャパシタ保護 絶縁膜72を形成すると、第1キャパシタ保護絶縁膜73を単層で使用する場合よりも強 誘電体キャパシタQ1、Q2の劣化がより良好に防止することができる。 【0138】

その後、図23(a)に示すように、TEOSを使用するプラズマCVD法により、第1 絶縁膜74上にCMP用の犠牲膜75としてSiO<sub>2</sub>膜を厚さ約500nmに形成する。 【0139】

そして、犠牲膜75をCMPで研磨することにより、図23(b)に示すように、第1絶 縁膜74の表面を平坦化して、上部電極71a上での第1絶縁膜74の厚さを約500n mとする。 [0140]次に、図24(a)に示すように、平坦化された第1絶縁膜74上に、第1低誘電率絶縁 膜76としてBN膜(誘電率:約2)を厚さ約200nm程度に形成する。  $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$ 第 1 低 誘 電 率 絶 縁 膜 7 6 は 、 配 線 段 差 の 無 い 平 坦 化 さ れ た 第 1 絶 縁 膜 7 4 上 に 形 成 さ れ る ものであるから、その成膜方法として埋め込み性が良いもの、例えば基板バイアスを印加 するHDPCVD法を採用する必要がない。よって、上記のBN膜は、シリコン基板51 にバイアス電圧を印加しない(ノンバイアス)で成膜することができ、例えは、 B 。 H 。 ができる。 **[**0 1 4 2 **]** ノンバイアスなので、成膜ガス中の水素がバイアス電圧によりシリコン基板51に引き込 まれることがなく、水素によって強誘電体キャパシタQ1、Q2が劣化してしまうのを防 止することができる。 [0143]なお、低誘電率絶縁膜76としては、BN膜の他に、SOL-GEL法で形成されたもの を使用してもよい。この場合は、低誘電率膜76からの脱ガスをブロックするブロック膜 (不図示)を第1絶縁膜74上に形成し、このブロック膜上に第1低誘電率絶縁膜76を 形成するのが好ましい。そのようなブロック膜としては、例えは、Cat-CVD(Ca talytic Chemical Vapor Deposition)法で形成され たSiN膜、SiO,膜、SiC膜、及びTiOx膜等が挙げられる。  $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$ 続いて、TEOSを使用するプラズマCVD法により、厚さ100nmのSiOっ膜を第 1 キャップ膜 7 7 として第 1 低 誘 電 率 膜 7 6 上に 形 成 する。 この 第 1 キャップ 膜 7 7 は、 第 1 低 誘 電 率 膜 7 6 からの 脱 ガ ス が 上 方 に 拡 散 す る の を 防 止 す る 役 割 を 担 う 。 な お 、 第 1 キャップ膜77としては、上述のCat-CVD法で形成した種々の膜を使用しても良い

。そして、この第1キャップ膜77も平坦な表面上に形成されるものであるからHDPC 30 VD法で成膜する必要が無い。

【0145】

この工程により、各絶縁膜72~74、76~77で構成される第1の層間絶縁膜118 が、強誘電体キャパシタQ1、Q2を覆って形成されたことになる。

【0146】

次に、図24(b)に示す断面構造を得るまでの工程について説明する。

【0147】

まず、第1キャップ膜77上にフォトレジストを塗布し、それを露光・現像することにより、ホール形状のレジスト開口78 a を有する第1レジストパターン78とする。次いで、この第1レジストパターン78をエッチングマスクとして使用しながら、第1キャップ 40 膜77、第1低誘電率絶縁膜76、第1絶縁膜74、第2キャパシタ保護絶縁膜72をエッチングし、各膜に第1ホール72a、74a、76a、77aを形成する。 【0148】

この場合のエッチングガスとしては、例えば C F <sub>4</sub> 、 C <sub>4</sub> F <sub>8</sub> 、 O <sub>2</sub> 、 及び A r の混合ガ スが使用される。

【0149】

このエッチングにおけるアルミナとSiO<sub>2</sub>とのエッチング選択比は、(アルミナ):( SiO<sub>2</sub>) = 1 : 2 ~ 3程度なので、アルミナよりなる第1キャパシタ保護絶縁膜73が このエッチングにおけるエッチングストッパ膜の役割を果たす。 【0150】

50

10

このエッチングが終了後、第1レジストパターン78を酸素プラズマによりアッシングし て除去する。 [0151]次に、図25(a)に示す断面構造を得るまでの工程について説明する。 まず、全面にフォトレジストを塗布し、それを露光・現像することにより、ホール形状の 第1レジスト開口79aと配線形状の第2レジスト開口79bとを有する第2レジストパ ターン79とする。次いで、この第2レジストパターン79をエッチングマスクとして使 用しながら、第1レジスト開口79a下の第1キャップ膜77、第1低誘電率絶縁膜76 、 第 1 絶 縁 膜 7 4 、 第 2 キャパシタ保 護 絶 縁 膜 7 2 をエッチングし、 それぞれの 膜に第 3 ホール77c、76c、及び第2ホール74b、72bを形成する。このエッチングにお けるエッチングガスとしては、例えばCF₄、C₄F喙、Oっ、及びArの混合ガスが使 用される。 【 0 1 5 3 】 なお、これらのホールを先のエッチング工程(図24(b))において形成することも可 能であるが、これらのホールを合わせた深さが強誘電体キャパシタQ1、Q2上の各ホー ル72a、74a、76a、77aの合計深さよりも深いため、強誘電体キャパシタQ1 、 Q 2 上 の 第 1 キ ャ パ シ タ 保 護 絶 縁 膜 7 3 が エ ッ チ ン グ さ れ 、 強 誘 電 体 キ ャ パ シ タ Q 1 、 Q2がエッチング雰囲気に長時間曝されてダメージを受ける恐れがある。 [0154] 再び図25(a)を参照する。上記のエッチングでは、第2レジスト開口79b下の第1 キャップ膜77と第1低誘電率絶縁膜76もエッチングされ、それぞれの膜に第2ホール 77b、76bが形成される。第1配線溝80は、その第2ホール77a、76bにより 構成される。 [0155] なお、このエッチングでは、第1ホール72a下の第1キャパシタ保護絶縁膜73がエッ チングされ、そこに第1ホール73aが形成される。これにより、各ホール72a~74 a で 構 成 さ れ る 第 1 コ ン タ ク ト ホ ー ル 8 1 が 第 1 配 線 溝 8 0 の 底 部 か ら 下 に 延 び て 形 成 さ れ、その第1コンタクトホール81内に強誘電体キャパシタQ1、Q2の上部電極71a が露出することになる。 [0156] この工程が終了後、第2レジストパターン79は酸素プラズマによりアッシングされて除 去される。 その後、強誘電体キャパシタQ1、Q2の形成後からここまでの工程において強誘電体キ ャパシタQ1、Q2が受けたダメージを回復させるため、550 の酸素雰囲気中で60 分間の酸素アニールを行う。この酸素アニールの際、第2導電性プラグ62bの上に絶縁 性酸素バリア膜65を形成しているので、第2導電性プラグ62bの酸化を防ぐことがで きる。 [0158] 次に、図25(b)に示す断面構造を得るまでの工程について説明する。 [0159]まず、全面にフォトレジストを塗布し、それを露光・現像することにより、配線形状のレ ジスト開口82aを有する第3レジストパターン82とする。 [0160]次いで、この第3レジストパターン82をエッチングマスクに使用しながら、レジスト開 口82a下の第1キャップ膜77と第1低誘電率絶縁膜76とをエッチングし、それぞれ の膜に第 4 ホール 7 7 d、 7 6 dを形成してそれらを第 2 配線溝 8 3 として使用する。こ のエッチングにおけるエッチングガスとしては、例えば、CF₄、C₄F<sub>8</sub>、O<sub>2</sub>、及び Arの混合ガスが使用される。

50

10

20

30

【0161】

また、このエッチングにおいては、第2ホール72b下の第1キャパシタ保護絶縁膜73、絶縁性密着膜65b、及び酸化防止絶縁膜65aもエッチングされて、それぞれの膜に 第2ホール73b、第1ホール65d、65cが形成される。そして、各ホール74b、 72b、73b、65d、65cを第2コンタクトホール84として使用する。 【0162】

(19)

なお、この工程が終了後、第3レジストパターン82は酸素プラズマによりアッシングさ れて除去される。

【0163】

次に、図26(a)に示す断面構造を得るまでの工程について説明する。

[0164]

まず、上部電極71 a と第2 導電性プラグ62 b の各上面をA r プラズマにより約20 n m エッチングして清浄面を出す。その後、第1、第2コンタクトホール81、84、及び 第1、第2配線溝80、83の各内面に、銅の拡散を防止するための第1拡散防止膜85 としてT a N をスパッタ法により厚さ約50 n m に形成する。

[0165]

次に、図26(b)に示すように、全面に不図示のCuシード層を形成してそれに対して 給電を行い、第1、第2コンタクトホール81、84、及び第1、第2配線溝80、83 の各内面を完全に埋め込む厚さの第1銅膜86をめっき法により形成する。そのめっき法 においては、硫酸銅の他、銅の埋め込み性を良くするための有機物が添加されためっき液 が使用される。めっき法では、基板51を加熱しないためサーマルバジェットが低下し、 強誘電体キャパシタQ1、Q2が熱によりダメージを受けるのを防ぐことができる。

なお、めっき法に代えて、CVD法により第1銅膜86を形成してもよい。そのCVD法 においては、図33に示すチャンバ124内の基板載置台125上にシリコン基板51を 載置し、チャンバ124の上方からC1<sub>2</sub>ガスを導入する。そして、高周波電源128で 発生した周波数13.56MHz、パワー3000Wの高周波電力をコイル126に供給 することにより、チャンバ124内にC1プラズマを生成させ、そのC1プラズマを温度 約300 に保持された銅板127の開口127aに通す。このようにすると、銅板12 7の銅がC1プラズマに曝されてCu<sub>×</sub> C1<sub>ッ</sub>なる銅の塩化物が生成し、それがシリコン 基板51上に付着する。シリコン基板51は、C1プラズマよりも低い約200 に保持 されているため、シリコン基板51とプラズマの温度差によってCu<sub>×</sub> C1<sub>ッ</sub>中のC1が 脱離し、シリコン基板51上にはCuのみが堆積し、第1銅膜86が形成されることにな る。

**[**0 1 6 7 **]** 

このように C V D 法で第1 銅膜 8 6 を形成する場合は、第1 銅膜 8 6 の表面に自然酸化膜 が形成されるのを防ぐため、第1 銅膜 8 6 の形成後にそれを大気に曝すのは避けた方がよい。

【0168】

次に、図27に示す断面構造を得るまでの工程について説明する。

【0169】

まず、第1キャップ膜77よりも上にある第1銅膜86及び第1拡散防止膜85をCMP 法により研磨して除去し、それらを第1、第2配線溝80、83、及び第1、第2コンタ クトホール81、84内に残して、第1、第2銅配線86a、86c及び第1、第2銅プ ラグ86b、86dとする。なお、第1銅配線86aは、第1銅プラグ86bを介して強 誘電体キャパシタQ1、Q2の上部電極71aと電気的に接続されて、プレート線として 機能する。そして、第2銅配線86cは、ビット線として機能し、第2銅プラグ86dと 第2導電性プラグ62bとを介して第2のn型不純物拡散領域55bと電気的に接続され る。

【 0 1 7 0 】

10

20

30

そのような銅配線の形成方法は、デュアルダマシンプロセスと称される。 次いで、銅の上方への拡散を防止するために、第2拡散防止膜87を全面に形成する。こ の第 2 拡散防止膜 8 7 としては、例えば厚さが 7 0 n m の S i N 膜が採用され得るが、強 誘電体キャパシタQ1、Q2のダメージを避けるため、ノンバイアスのプラズマCVD法 によりSiN膜を形成するのが好ましい。或いは、SiN膜に代えて、BN膜、SiC膜 、及びアルミナ膜を採用しても良い。更に、このような絶縁膜に代えて、スパッタ法で形 成された T a 、 T a N、 T i 、 T i N 等の 導電 膜を 第 2 拡散 防止 絶縁 膜 8 7 として 採用 し ても良い。そのような導電膜を使用する場合は、各銅配線86a、86cが電気的に接続 されるのを防止するため、導電膜を形成後にそれを各銅配線86a、86cの形状にパタ 10 ーニングする工程が行われる。 続いて、図28に示す断面構造を得るまでの工程について説明する。 **[**0173**]** まず、TEOSを使用するプラズマCVD法により、第2絶縁膜88として厚さ約500 n m の S i O 。膜を第 2 拡散防止膜 8 7 上に形成する。その後、 B 。 H 。とN 。とを反応 ガスとして使用するノンバイアスのプラズマCVD法により、この第2絶縁膜88上に第 2 低誘電率絶縁膜 8 9 として B N 膜を厚さ約 2 0 0 n m 程度に形成する。続いて、 T E O Sを使用するプラズマCVD法により、厚さ100nmのSiO。膜を第2キャップ膜9 0として第2低誘電率膜89上に形成する。この第2キャップ膜90は、第2低誘電率膜 20 89からの脱ガスが上方に拡散するのを防止するように機能する。 ここまでの工程により、各絶縁膜87~90で構成される第2の層間絶縁膜119が形成 されたことになる。 次に、図29に示す断面構造を得るまでの工程について説明する。 まず、第2キャップ膜90上に不図示のフォトレジストを塗布し、それを露光・現像する ことにより、金属パターン形状の開口を有するレジストパターン(不図示)を形成する。 次いで、そのレジストパターンをエッチングマスクとして使用し、第2キャップ膜90と 30 第 2 低 誘 電 率 絶 縁 膜 8 9 と を エ ッ チ ン グ し て 、 金 属 パ タ ー ン 用 溝 9 2 を 構 成 す る 第 1 ホ ー ル89a、90aをこれらの膜に形成する。その金属パターン用溝92は、キャパシタQ 1、Q2を含むセル領域を覆うように、キャパシタQ1、Q2とその周囲の上方に形成さ れる。 **[**0177**]** 次に、図30に示すように、この金属パターン用溝92内に第3拡散防止膜130として T a N 膜を厚さ30nm程度に形成し、更にスパッタ法、或いは記述のめっき法やCVD 法により、この第3拡散防止膜130上に第2銅膜131を形成する。その第2銅膜13 1の厚さは、金属パターン用溝92を完全に埋める深さとする。 **[**0178**]** 40 続いて、 図 3 1 に示すように、 第 3 拡散防止膜 1 3 0 と第 2 銅 膜 1 3 1 とを C M P 法によ り研磨する。これにより、第3拡散防止膜130と第2銅膜131は、第2キャップ膜9 0の上面上から除去されると共に、金属パターン用溝 92内に残されて金属パターン13 2を構成することになる。 **[**0179**]** この金属パターン132は、強誘電体キャパシタQ1、Q2を十分に覆うようにセル領域 よりも広く形成され、また、その電位は限定されず、固定電位、及び電気的に孤立した浮 遊電位のいずれでもよい。 その後、370 に保ったサセプター上にシリコン基板51を固定し、不活性ガスの減圧 50 雰囲 気 中 、 例 え ば 圧 力 2 T o r r の N , 雰 囲 気 中 で 金 属 パ タ ー ン 1 3 2 を 3 0 分 間 ア ニ ー ルする。 このアニール前、金属パターン132中の第2銅膜131は-5×10<sup>10</sup> d v n e / c m<sup>2</sup>の圧縮応力を有するが、このアニール後には、5×10<sup>10</sup> dyne/cm<sup>2</sup>の引っ 張り応力に変化する。このストレスの変化が下方の強誘電体キャパシタO1、O2に好ま しい応力を与えるので、強誘電体キャパシタQ1、Q2の強誘電体特性が向上する。 **[**0 1 8 2 **]** なお、上記では、第3拡散防止膜130と第2銅膜131とで構成される金属膜をCMP で研磨した後に金属パターン132をアニールしたが、金属パターン132の形成とアニ 10 ールの順序は限定されない。例えば、CMP前の金属膜に対して上記の条件でアニールを 行っても、金属パターン132には上記と同様のストレス効果が生じると期待できる。更 に、 金属 パターン 1 3 2 の 上 に 後 述 の 第 4 拡 散 防 止 膜 1 0 0 を 形 成 し た 後 に ア ニ ー ル を 行 ってもよい。 [0183]そのアニールにおいて金属膜をその融点以上に加熱してしまうと金属膜が溶融し、金属膜 が所望のストレスを生じなくなるので、アニール温度は金属膜の融点以下にする必要があ る。 [0184]更に、このアニールは、不活性ガスの減圧雰囲気中に限らず、酸素雰囲気、酸素含有雰囲 20 気、不活性ガス含有雰囲気中で行ってもよい。 [0185]次に、図32に示す断面構造を得るまでの工程について説明する。 [0186]まず、金属パターン132上と第2キャップ膜90上とに、第4拡散防止膜100として 厚さ約70nmのアルミナ膜又はTa膜をスパッタ法により形成する。 第4拡散防止膜1 00をスパッタ法で形成することで、成膜雰囲気が還元雰囲気にならないので、還元雰囲 気によってキャパシタQ1、Q2が劣化するのを防止することができる。 **[**0 1 8 7 **]** なお、Ta膜を第4拡散防止膜100として使用する場合は、金属パターン132がそれ 30 と同一層内にある配線(不図示)と電気的に接続されるのを防止するため、Ta膜を形成 後にそれを金属パターン132の形状にパターニングする。 [0188]次いで、その第4拡散防止膜100上に、TEOSを使用するプラズマCVD法により厚 さ約100nmのSiO,膜を形成し、それを第3絶縁膜101とする。その後、この第 3 絶縁 膜 1 0 1 上に 第 3 低 誘 電 率 絶 縁 膜 1 0 2 として B N 膜を 厚 さ 約 2 0 0 n m に 形 成 し 、更にその上にTEOSを使用するプラズマCVD法により厚さ約100nmのSiO, 膜を形成し、それを第3キャップ膜103とする。 [0189]続いて、デュアルダマシンプロセスを使用して、これら第3拡散防止膜100、第3絶縁 40 膜 1 0 1 、 第 3 低 誘 電 率 絶 縁 膜 1 0 2 、 及 び 第 3 キャップ 膜 1 0 3 に 第 3 銅 プラグ 1 0 4 と 第 3 銅 配 線 1 0 5 とを 埋 め 込 む 。 第 3 銅 プ ラ グ 1 0 4 と 第 3 銅 配 線 1 0 5 は 、 い ず れ も T ⅰ N 膜と銅膜との二層構造を有し、下方の金属パターン132と電気的に接続される。 **[**0190**]** ここで、 金属 パターン 1 3 2 を浮 遊電 位 とする 場合 は、 第 3 銅 プラグ 1 0 4 を 金属 パター ン132に接続する必要は無い。この場合は、金属パターン132にホールを形成し、そ のホールに触れずにその中を通って第 1 銅配線 8 6 a に至るように第 3 銅プラグ 1 0 4 を 形成すればよい。こうする場合は、第3銅プラグ104が埋め込まれるホールを各絶縁膜 87~90に形成することになる。

**[**0 1 9 1 **]** 

次に、この第3銅配線105上と第3キャップ膜103上とに、第5拡散防止膜106と して厚さ約70nmのアルミナ膜又はTa膜をスパッタ法により形成する。Ta膜を第5 拡散防止膜106として使用する場合は、Ta膜を形成後にそれを第3銅配線105の形 状にパターニングする。

【0192】

その後、TEOSを使用するプラズマCVD法により、第5拡散防止膜106上に第4絶 縁膜107としてSiO2膜を厚さ約500nmに形成する。更に、この第4絶縁膜10 7上にBN膜等の第4低誘電率絶縁膜108を厚さ約200nmに形成し、その上に、T EOSを使用するプラズマCVD法によりSiO2膜を形成し、それを第4キャップ膜1 09とする。

【0193】

そして、デュアルダマシンプロセスにより、これら第5拡散防止膜106、第4絶縁膜1 07、第4低誘電率絶縁膜108、及び第4キャップ膜109に第4銅配線110を埋め 込む。この第4銅配線110は、TiN膜と銅膜との二層構造を有し、不図示の銅プラグ により第3銅配線105と電気的に接続される。

【0194】

続いて、第4銅配線110上と第4キャップ膜109上とに、第6拡散防止膜111とし てアルミナ膜又はTa膜をスパッタ法により厚さ約70nm程度に形成する。Ta膜を第 4拡散防止膜111として使用する場合は、Ta膜を形成後にそれを第6銅配線110の 形状にパターニングする。その後、TEOSを使用するプラズマCVD法により第6拡散 防止膜111上に厚さ約500nmのSiO<sub>2</sub> 膜を形成し、それを第5絶縁膜112とす る。そして、フォトリソグラフィー法により第5絶縁膜112と第4拡散防止膜111と にホールを形成し、そのホール内に第3導電性プラグ113を形成する。その第3導電性 プラグ113は、例えば、下から順にTaN膜、TiN膜、及びタングステン膜を積層し た構造を有する。

【0195】

その後、第3導電性プラグ113上と第5絶縁膜112上とに多層金属膜を形成する。その多層金属膜として、例えば、厚さ60nmのTi膜、厚さ30nmのTiN膜、厚さ400nmのAl-Cu膜、厚さ5nmのTi膜、及び厚さ70nmのTiN膜をスパッタ法により順に形成する。そして、フォトリソグラフィーによりその多層金属膜をパターニングして、最終金属配線115とする。

【0196】

そして、 T E O S を使用するプラズマ C V D 法により、 最終金属配線 1 1 5 を覆う第 6 絶 縁膜 1 1 4 として厚さ約 1 . 5 µ m の S i O 2 膜を形成する。

【0197】

そして最後に、デバイス表面を保護するための表面保護膜116として、SiN膜を厚さ約500nmに形成する。そのSiN膜は、キャパシタQ1、Q2にダメージを与えないために、ノンバイアスのプラズマCVD法で形成されるのが好ましい。

[0198]

上記した本実施形態によれば、第2の層間絶縁膜119に金属パターン用溝92を設け、40
 そこに引っ張り応力を有する金属パターン132を形成する。そのため、第2の層間絶縁
 膜119内の第2絶縁膜88等で発生する圧縮応力が金属パターンによって緩和され、強誘電体キャパシタQ1、Q2に作用する正味の応力が低減し、強誘電体キャパシタQ1、Q2の強誘電体特性が向上する。

【0199】

なお、上記では第2の層間絶縁膜119を複数の絶縁膜88~90で構成したが、単層の 絶縁膜で第2層間絶縁膜119を形成してもよい。

更に、上記では金属パターン132を第3拡散防止膜130と第2銅膜131との多層金 属膜で構成したが、多層金属膜でなくてもよい。即ち、アルミニウム、チタン、銅、タン 50

10

20

タル、タングステンのいずれかの膜、又はそれらのいずれかの元素との合金又は混合物の 膜であってもよい。  $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$ 以下、本発明の特徴について付記する。 (付記1)半導体基板の上方に形成された第1絶縁膜と、 前 記 第 1 絶 縁 膜 上 に 形 成 さ れ 且 つ 下 部 電 極 、 誘 電 体 膜 及 び 上 部 電 極 を 有 す る キ ャ パ シ タ と 前 記 キ ャ パ シ タ 及 び 前 記 第 1 絶 縁 膜 の 上 方 に 形 成 さ れ た 第 2 絶 縁 膜 と 、 前記 キャパシタ及びその周辺の上方であって前記第 2 絶縁膜の上に形成され且つ前記第 2 絶縁膜とは逆の方向の応力を有する金属パターンと 10 を有することを特徴とする半導体装置。 (付記2)前記第2絶縁膜内には複数の金属配線パターンが形成されていることを特徴と する付記1に記載の半導体装置。 (付記3)半導体基板の上方に形成された第1絶縁膜と、 前 記 第 1 絶 縁 膜 上 に 形 成 さ れ 且 つ 下 部 電 極 、 誘 電 体 膜 及 び 上 部 電 極 を 有 す る キ ャ パ シ タ と 前 記 キ ャ パ シ タ 及 び 前 記 第 1 絶 縁 膜 の 上 方 に 形 成 さ れ た 第 2 絶 縁 膜 と 、 前 記 キ ャ パ シ タ 及 び そ の 周 辺 の 上 方 に お け る 前 記 第 2 絶 縁 膜 に 形 成 さ れ た 溝 と 、 前記溝に形成され、前記第2絶縁膜とは逆の方向の応力を有する金属パターンと、 を有することを特徴とする半導体装置。 20 (付記4)前記金属パターンの電位は、固定電位又は浮遊電位であることを特徴とする付 記1乃至付記3のいずれかに記載の半導体装置。 (付記5)前記キャパシタはセル領域に複数形成され、前記金属パターンは前記セル領域 の全体を覆うことを特徴とする付記1乃至付記4に記載の半導体装置。 (付記6)前記金属パターンは前記セル領域よりも広く形成されていることを特徴とする 付記1乃至付記5のいずれかに記載の半導体装置。 (付記7)前記金属パターンの前記応力は引張応力であることを特徴とする付記1乃至付 記6のいずれかに記載の半導体装置。 (付記8)前記金属パターンは単層構造又は多層構造であることを特徴とする付記1乃至 付記7のいずれかに記載の半導体装置。 (付記9)前記金属パターンは、アルミニウム、チタン、銅、タンタル、タングステンの いずれかの材料、又は、アルミニウム、チタン、銅、タンタル、タングステンのいずれか を 含 む 材 料 か ら 構 成 さ れ る こ と を 特 徴 と す る 付 記 1 乃 至 付 記 8 の い ず れ か に 記 載 の 半 導 体 装置。 (付記10)半導体基板の上方に第1絶縁膜を形成する工程と、 前記第1絶縁膜の上に、下部電極、誘電体膜及び上部電極を有するキャパシタをセル領域 に複数形成する工程と、 前 記 キ ャ パ シ タ 及 び 前 記 第 1 絶 縁 膜 の 上 方 に 第 2 絶 縁 膜 を 形 成 す る 工 程 と 、 前記第2絶縁膜の上に金属膜を形成する工程と、 前 記 金 属 膜 を パ タ ー ニ ン グ し て 前 記 セ ル 領 域 を 覆 う 金 属 パ タ ー ン を 形 成 す る 工 程 と 、 40 前記金属パターンの形成の前又は後に、前記金属膜の融点以下で前記金属膜を加熱するこ とにより前記金属膜の応力を変化させる工程とを有することを特徴とする半導体装置の製 造方法。 (付記11)前記金属膜のパターニングによって前記金属パターンから離れた領域に金属 配線を形成する工程をさらに有することを特徴とする付記10に記載の半導体装置の製造 方法。 (付記12)前記第2絶縁膜は、TEOSを含む反応ガスを用いて形成された膜であるこ とを特徴とする付記10又は付記11に記載の半導体装置の製造方法。 (付記13)半導体基板の上方に第1絶縁膜を形成する工程と、 前記第1絶縁膜の上に、下部電極、誘電体膜及び上部電極を有するキャパシタをセル領域 50

に複数形成する工程と、

前記キャパシタ及び前記第1絶縁膜の上方に第2絶縁膜を形成する工程と、

前記セル領域を覆う溝を前記第2絶縁膜に形成する工程と、

前記溝を埋める厚さの金属膜を該溝内と前記第2絶縁膜上とに形成する工程と、

前記 第 2 絶 縁 膜 上 の 前 記 金 属 膜 を 除 去 す る と 共 に 、 該 金 属 膜 を 前 記 溝 内 に 残 し て 金 属 パ タ ー ン と す る 工 程 と 、

前記金属パターンの形成の前又は後に、前記金属膜の融点以下で前記金属膜を加熱することにより前記金属膜の応力を変化させる工程とを有することを特徴とする半導体装置の製造方法。

(付記14)前記第2絶縁膜は複数の絶縁膜の積層膜からなり、そのうちの少なくとも― 10 層がTEOSを含む反応ガスを用いて形成された膜であることを特徴とする付記13に記載の半導体装置の製造方法。

(付記15)前記金属膜の加熱は、減圧雰囲気中でなされることを特徴とする付記10乃 至付記14のいずれかに記載の半導体装置の製造方法。

(付記16)前記金属膜の加熱は、酸素雰囲気、酸素含有雰囲気、不活性ガス雰囲気、不活性ガス含有雰囲気のいずれかの中でなされることを特徴とする付記10乃至付記14の いずれかに記載の半導体装置の製造方法。

(付記17)前記金属膜を加熱する前に、前記金属膜の上に第3絶縁膜を形成する工程を さらに有することを特徴とする付記10乃至付記16のいずれかに記載の半導体装置の製 造方法。

20

(付記18)前記金属膜の形成は、アルミニウム、チタン、銅、タンタル、タングステンのいずれかの材料、又は、アルミニウム、チタン、銅、タンタル、タングステンのいずれかを含む材料からなる膜の形成であることを特徴とする付記10乃至付記17のいずれかに記載の半導体装置の製造方法。

(付記19)前記金属膜の加熱により、前記金属膜の応力は前記第2絶縁膜の応力とは逆の応力に変化されることを特徴とする付記10乃至付記18のいずれかに記載の半導体装置の製造方法。

(付記20)前記金属膜の加熱により、前記金属膜の応力は引張応力に変化されることを 特徴とする付記19に記載の半導体装置の製造方法。

(付記21)前記第2絶縁膜は、圧縮応力を有することを特徴とする付記10乃至付記230 0のいずれかに記載の半導体装置の製造方法。

(付記22)前記金属膜は、単層構造又は多層構造で形成されることを特徴とする付記1 0乃至付記21のいずれかに記載の半導体装置の製造方法。

【発明の効果】

以上述べたように、本発明に係る半導体装置によれば、第2絶縁膜とは逆の方向の応力を 有する金属パターンを設けたので、第2絶縁膜からキャパシタに作用する応力を金属パタ ーンの応力によって緩和することができ、キャパシタの強誘電体特性を向上させることが できる。しかも、金属パターンは、絶縁膜とは異なり水分が出ることがないので、水分に よってキャパシタが劣化することが無い。

[0203]

また、本発明に係る半導体装置の製造方法によれば、金属パターンの形成の前又は後に、 金属膜をその融点以下の温度に加熱することにより、該金属膜の応力を変化させるので、 第2絶縁膜の応力が金属膜によって緩和され、キャパシタの強誘電体特性を向上させるこ とができる。

【図面の簡単な説明】

【図1】図1は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 1)である。

【図2】図2は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その2)である。

(25)

【図3】図3は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 3)である。 【図4】図4は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 4)である。 【図5】図5は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 5)である。 【図6】図6は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 6)である。 【図7】図7は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 7)である。 10 【図8】図8は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 8)である。 【図9】図9は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図(その 9)である。 【図10】図10は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図( その10)である。 【図11】図11は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図( その11)である。 【図12】図12は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図( その12)である。 20 【図13】図13は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面図( その13)である。 【図14】図14は、本発明の第1実施形態に係る半導体装置の平面図である。 【図15】図15は、本発明の第1実施形態に係るFeRAMの歩留まりと従来技術によ リ形成されたFeRAMの歩留まりを示す図である。 【図16】図16は、本発明の第1実施形態に係るFeRAM内の強誘電体キャパシタの 特性と従来技術により形成されたFeRAM内の強誘電体キャパシタの特性を示す図であ る。 【図17】図17は、金属膜のアニールによるストレスの変化を示す図である。 【図18】図18は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( 30 その1)である。 【図19】図19は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その2)である。 【図20】図20は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その3)である。 【図21】図21は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その4)である。 【図22】図22は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その5)である。 【図23】図23は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( 40 その6)である。 【図24】図24は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その7)である。 【図25】図25は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その8)である。 【図26】図26は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その9)である。 【図27】図27は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その10)である。 【図28】図28は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( 50

その11)である。

【図29】図29は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その12)である。 【図30】図30は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図(

その 1 3 )である。 【図 3 1 】図 3 1 は、本発明の第 2 実施形態に係る半導体装置の形成工程を示す断面図(

その14)である。

【図32】図32は、本発明の第2実施形態に係る半導体装置の形成工程を示す断面図( その15)である。

【 図 3 3 】図 3 3 は、 本 発 明 の 第 2 実 施 形 態 に 係 る 半 導 体 装 置 の 形 成 工 程 に 使 用 さ れ る 銅 10 膜 形 成 装 置 の 構 成 図 で あ る 。

【符号の説明】

A … メモリセル領域、 B … 周辺回路領域、 1 , 5 1 … シリコン(半導体)基板、 2 , 5 2 ....素子分離絶縁膜、 3 a , 3 b , 5 3 ... p ウェル、 4 ... n ウェル、 5 , 5 4 ... ゲート絶縁 膜、 6 a ~ 6 c , 5 6 a , 5 6 b … ゲート 電極、 7 … 引出 電極、 8 a , 8 b , 5 5 a ~ 5 5 с … n 型 不 純 物 拡 散 領 域 、 9 … p 型 不 純 物 拡 散 領 域 、 1 0 , 5 7 … サ イ ド ウ ォ ー ル 、 1 1 … 層間絶縁膜、 1 2 a ~ 1 2 e … ホール、 1 3 a ~ 1 3 e … コンタクトプラグ、 1 4 … S i O N 膜、 1 5 … S i O 2 膜、 1 6 … 第 1 の 導 電 膜、 1 6 a … 下 部 電 極、 1 7 … 強 誘 電 体 膜 、 1 7 a … 誘 電 体 膜 、 1 8 … 第 2 の 導 電 膜 、 1 8 a … 上 部 電 極 、 1 9 … 第 1 の キ ャ パ シタ保護絶縁膜、20…キャパシタ、21… 層間絶縁膜、22a…局所配線、23…第 2のキャパシタ保護絶縁膜、 2 4 … 層間絶縁膜、 2 4 a ~ 2 4 f … ホール、 2 5 a … ビッ ト線、25 b ~ 2 5 d … 配線、26 … 層間絶縁膜、26 c ,26 e … ホール、27 … 再堆 積 層 間 絶 縁 膜 、 2 8 c … 導 電 性 プ ラ グ 、 3 0 … 金 属 配 線 、 3 1 , 1 3 2 … 金 属 パ タ ー ン 、 3 2 , 3 3 … カバー 膜、 5 8 … カバー 絶縁 膜、 5 9 … 下地 絶縁 膜、 6 0 … グルー 膜、 6 1 ....タングステン膜、 5 9 a ~ 5 9 c ....コンタクトホール、 6 2 a , 6 2 c ....第 1 導電性プ ラグ、 6 2 b … 第 2 導電性プラグ、 6 3 a … T i N 膜、 6 3 b … S i O <sub>2</sub> 膜、 6 3 … ハー ドマスク、 6 4 a , 6 4 b … 導電性酸素バリア膜、 6 5 a … 酸化防止絶縁膜、 6 5 b … 絶 縁性密着膜、 6 5 … 絶縁性酸素バリア膜、 6 6 , 7 5 … 犠牲膜、 6 7 … I r O 2 / I r 膜 、 6 8 … P t / P t O 膜、 6 9 … 下部電極用導電膜、 6 9 a … 下部電極、 7 0 … 強誘電体 膜、 7 0 a … 誘 電 体 膜、 7 1 … 上 部 電 極 用 導 電 膜 、 7 1 a … 上 部 電 極 、 7 2 … 第 2 キ ャ パ シ 夕 保 護 絶 縁 膜 、 7 3 … 第 1 キ ャ パ シ 夕 保 護 絶 縁 膜 、 7 4 … 第 1 絶 縁 膜 、 7 6 … 第 1 低 誘 電 率 絶 縁 膜 、 7 7 … 第 1 キ ャ ッ プ 膜 、 7 8 … 第 1 レ ジ ス ト パ タ ー ン 、 7 2 a , 7 4 a ,7 6 a , 7 7 a ... 第 1 ホール、 7 4 b , 7 2 b , 7 6 b , 7 7 b ... 第 2 ホール、 7 6 c , 7 7c… 第 3 ホール、 7 6 d , 7 7 d… 第 4 ホール、 7 8 a… レジストパターン、 7 9… 第 2 レジストパターン、80…第1 配線溝、81…第1 コンタクトホール、82…第3 レジ ストパターン、 8 3 … 第 2 配 線 溝 、 8 4 … 第 2 コンタクトホール 、 8 5 … 第 1 拡散 防止 膜 、 8 6 … 第 1 銅 膜、 8 6 a … 第 1 銅 配 線、 8 6 b … 第 1 銅 プラグ、 8 6 c … 第 2 銅 配 線、 8 6 d … 第 2 銅 プラ グ 、 8 7 … 第 2 拡散 防止 膜 、 8 8 … 第 2 絶 縁 膜 、 8 9 … 第 2 低 誘 電 率 絶縁 膜、 9 0 … 第 2 キャップ 膜、 9 0 a , 8 9 a … 第 1 ホール、 9 2 … 金属 パターン用 溝 、 9 5 … T i N 膜、 9 6 … S i O 。膜、 9 7 … ハードマスク、 1 0 0 … 第 4 拡散防止膜、 1 0 1 … 第 3 絶縁膜、 1 0 2 … 第 3 低誘電率絶縁膜、 1 0 3 … 第 3 キャップ膜、 1 0 4 … 第 3 銅 プ ラ グ 、 1 0 5 … 第 3 銅 配 線 、 1 0 6 … 第 5 拡 散 防 止 膜 、 1 0 7 … 第 4 絶 縁 膜 、 1 08…第4低誘電率絶縁膜、109…第4キャップ膜、110…第4銅配線、1111…第 6 拡散防止膜、112…第5 絶縁膜、113…第3 導電性プラグ、114…第6 絶縁膜、 1 1 5 … 最終金属配線、 1 1 6 … 表面保護膜、 1 2 4 … チャンバ、 1 2 5 … 基板載置台、 1 2 6 … コイル、 1 2 7 … 銅板、 1 2 7 a … 開口、 1 2 8 … 高周波電源、 1 3 0 … 第 3 拡 散防止膜、131...第2銅膜。











本発明の第1実施形態に係る半導体装置の形成の工程断面図(その4)









【図7】







51

本発明の第1実施形態に係る半導体装置の形成の工程断面図(その12)

【図12】



















【図16】

本発明の第1実施形態に係るFeRAM内の強誘電体キャパシタの特性 と従来技術により形成されたFeRAM内の強誘電体キャパシタの特性



【図17】 金属膜アニールによるストレスの変化



Sample構造;TiN100nm/Al-Cu500nm/SiO2(100nm)/Si





(b) 61 タングステン膜 60 グルー膜

(C)

【図20】

64a







【図19】 本発明の第2の実施の形態に係る半導体装

## 置の形成方法について示す断面図(その2)



【 図 尊体装置

本発明の第2実施の形態に係る半導体装置 の形成方法について示す断面図(その3)



65b65a 66 犠牲膜 64c





#### 【図21】 本発明の第2の実施の形態に係る半導体装置の 形成方法について示す断面図(その4)











【図23】 本発明の第2の実施の形態に係る半導体装置の 形成方法について示す断面図(その6)















【図28】

【図27】

本発明の第2の実施の形態に係る半導体装置の 形成方法について示す断面図(その10)



【図29】

本発明の第2の実施の形態に係る半導体装置の 形成方法について示す断面図(その12)



本発明の第2の実施の形態に係る半導体装置の 形成方法について示す断面図(その11)



89a, 90a : 第1ホール



# 【図31】

本発明の第2の実施の形態に係る半導体装置の 形成方法について示す断面図(その14)





【 図 3 3 】 本発明の第2実施形態に係る半導体装置の形成工程 に使用される銅膜形成装置の構成図

