(12) 公開特許公報(A)

(11)特許出願公開番号

特開2013-143423

(P2013-143423A)

(43) 公開日 平成25年7月22日 (2013.7.22)

| (51) Int.Cl. | | FΙ | | テーマコード (参考) |
|--------------|-----------|------------|------|-------------|
| HO1L 21/8242 | (2006.01) | HO1L 27/10 | 671B | 5F083 |
| HO1L 27/108 | (2006.01) | HO1L 27/10 | 621C | |
| | | HO1L 27/10 | 681A | |
| | | HO1L 27/10 | 651 | |

審査請求 未請求 請求項の数 14 OL (全 20 頁)

| (21) 出願番号 (22) 出願日 | 特願2012-2015 (P2012-2015) 平成24年1月10日 (2012.1.10) | (71) 出願人 | 500174247 エルピーダメモリ株式会社 | | | | |
|-----------------------|--|-----------|-----------------------------|--|--|--|--|
| | | (74) 歩頭す | 東京都中央区八重洲2-2-1 100199799 | | | | |
| | | (14)1(埋八) | 100123700 | | | | |
| | | (74)代理人 | 100106138 | | | | |
| | | | 弁理士 石橋 政幸 | | | | |
| | | (74)代理人 | 100127454 | | | | |
| | | | 弁理士 緒方 雅昭 | | | | |
| | | (72)発明者 | 三笠 典章 | | | | |
| | | | 東京都中央区八重洲2-2-1 エルピー | | | | |
| | | | ダメモリ株式会社内 | | | | |
| | | | | | | | |
| | | | | | | | |
| | | | 最終頁に続く | | | | |

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】活性領域上にコンタクトプラグを形成する際の 位置合わせマージンを大きくして、コンタクトプラグの 位置合わせ不良による不良品の発生を抑制する。半導体 装置の歩留まりを向上させる。

【解決手段】凸部と、凸部の上面及び側面を覆うように 設けられた凹部と、ゲート絶縁膜を介して凸部と対向す るように設けられたゲート電極と、凸部内においてゲー ト電極を挟むように設けられた1対の拡散層と、拡散層 に接するように凹部上に設けられたコンタクトプラグと 、を有する半導体装置。

【選択図】図14



(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

凸部と、

前記凸部の上面及び側面を覆うように設けられた凹部と、

ゲート絶縁膜を介して、前記凸部と対向するように設けられたゲート電極と、

前記凸部及び凹部内において、前記ゲート電極を挟むように設けられた1対の拡散層と

前記拡散層に電気的に接続されるように、前記凹部上に設けられたコンタクトプラグと

を有する半導体装置。

【請求項2】

メモリセル領域に、前記凸部及び凹部を区画するように前記凸部及び凹部の周囲に設け られた第1のトレンチの内壁面上に設けられた第1の絶縁膜と、前記第1のトレンチ内を 埋め込むように前記第1の絶縁膜上に設けられた第2の絶縁膜と、を有する第1の素子分 離領域を備え、

前記第1の絶縁膜の上面は、前記凹部の下面と接する請求項1に記載の半導体装置。 【請求項3】

周辺回路領域に更に、第2のトレンチの内壁面上に設けられた前記第1の絶縁膜と、前 記第2のトレンチ内を埋め込むように前記第1の絶縁膜上に順に設けられた前記第2の絶 縁膜と、第3の絶縁膜と、を有する第2の素子分離領域を備える請求項2に記載の半導体 装置。

20

30

10

【請求項4】

前記第1の絶縁膜は、窒化シリコン膜である請求項2又は3に記載の半導体装置。

【請求項5】

前 記 第 2 の 絶 縁 膜 は 、 酸 窒 化 シ リ コ ン 膜 で あ る 請 求 項 2 ~ 4 の 何 れ か 1 項 に 記 載 の 半 導 体 装 置 。

【請求項6】

前記ゲート電極は、前記凸部内に埋設された埋め込みゲート電極であり、

一方の前記拡散層に電気的に接続されるように前記コンタクトプラグが設けられ、

前記コンタクトプラグに接続されたキャパシタと、

他方の前記拡散層に電気的に接続されるように設けられたビット線と、

を有する請求項1~5の何れか1項に記載の半導体装置。

【請求項7】

上部の幅が下部の幅よりも大きく、上部と下部の幅が不連続的に変化する段差を有する 第1の領域と、

ゲート絶縁膜を介して、前記第1の領域と対向するように設けられたゲート電極と、 前記第1の領域内において、前記ゲート電極を挟むように設けられた1対の拡散層と、 前記拡散層に接するように、前記上部上に設けられたコンタクトプラグと、 を有する半導体装置。

【請求項8】

40

半導体基板内に第1のトレンチを形成することにより、前記第1のトレンチで区画された凸部を形成する工程と、

前記凸部の上面及び側面を覆うように凹部を形成する工程と、

を有する半導体装置の製造方法。

【請求項9】

前記凹部を形成する工程は、

メモリセル領域内の前記第1のトレンチの内壁上に第1の絶縁膜を形成する工程と、 前記第1のトレンチを埋め込むと共に前記半導体基板の上面よりも第2の絶縁膜の上面 が高くなるように、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、

前記第2の絶縁膜の上面よりも導電膜の上面が低くなるように、前記凸部上に導電膜を 50

(2)

形成することにより前記凹部を形成する工程と、 を有する請求項8に記載の半導体装置の製造方法。 【請求項10】 前記凸部を形成する工程では更に、周辺回路領域に第2のトレンチを形成し、 前記第1の絶縁膜を形成する工程では更に、前記第2のトレンチの内壁上に前記第1の 絶縁膜を形成し、 前記第2の絶縁膜を形成する工程では更に、前記第2のトレンチ内の前記第1の絶縁膜 上に前記第2の絶縁膜を形成し、 前記第2の絶縁膜を形成する工程の後に更に、前記第2のトレンチを埋め込むように前 10 記 第 2 の 絶 縁 膜 上 に 第 3 の 絶 縁 膜 を 形 成 す る 工 程 を 有 す る 請 求 項 9 に 記 載 の 半 導 体 装 置 の 製造方法。 【請求項11】 前記 第 1 の 絶 緑 膜 は 、 窒 化 シ リ コ ン 膜 で あ る 請 求 項 9 又 は 1 0 に 記 載 の 半 導 体 装 置 の 製 造方法。 【請求項12】 前 記 第 2 の 絶 縁 膜 は 、 酸 窒 化 シ リ コ ン 膜 で あ る 請 求 項 9 ~ 1 1 の 何 れ か 1 項 に 記 載 の 半 導体装置の製造方法。 【請求項13】 前記凹部を形成する工程の後に更に、 20 ゲート絶縁膜を介して、前記凸部と対向するようにゲート電極を形成する工程と、 前記凸部及び凹部内において、前記ゲート電極を挟むように1対の拡散層を形成する工 程と、 前記拡散層と電気的に接続されるように前記凹部上にコンタクトプラグを形成する工程 と、 を有する請求項8~12の何れか1項に記載の半導体装置の製造方法。 【請求項14】 前記ゲート電極を形成する工程では、 前記凸部内に埋設されるように埋め込みゲート電極を形成し、 前記コンタクトプラグを形成する工程では、 30 一方の前記拡散層と電気的に接続されるように前記コンタクトプラグを設け、 更に、 前記コンタクトプラグに接続されるようにキャパシタを形成する工程と、 他方の前記拡散層と電気的に接続されるようにビット線を形成する工程と、 を有する請求項13に記載の半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、半導体装置及びその製造方法に関する。 【背景技術】 [0002]40 大容量メモリを代表する半導体メモリとしてDRAM(Dynamic Random Memory)がある。このDRAMのメモリ容量は近年、増大する傾 Access 向にあり、これに伴ってDRAMのメモリセルの集積度を向上させる必要性が生じている [0003] DRAMの高集積化を実現するためには、メモリセルトランジスタの微細化が最も有効

しRAMの高業積化を実現するためには、メモリセルドラクシスラの微細化が最も有効 な手段である。加工寸法(F)を微細化することで、メモリセルトランジスタを小さくす ることができ、集積度は向上する。これに加えてセル方式を変更してセルサイズを縮小す ることも重要である。セルサイズの縮小化に有効なセル方式として、スネーク形状にセル を配置した方式が提案されている。図15に示すように、このセル方式では複数の活性領

域AR1とAR2から構成され、活性領域AR1及びAR2は素子分離領域30によって 囲まれている。活性領域AR1は、X方向から約30。右下がりに傾斜したX₂方向に延 在し、Y方向に等ピッチで配置されている。また、活性領域AR2は、X方向から約30 。右上がりに傾斜したX₁方向に延在し、Y方向に等ピッチで配置されている。AR1と AR2は、X方向に交互に等ピッチで配置された構成となっている。各活性領域AR1及 びAR2内及びこれらの活性領域の上方には、セルトランジスタや容量コンタクトプラグ 、キャパシタ(何れも図示していない)が形成され、メモリセルを構成している。 【0004】

しかしながら、スネーク形状のセルを配置したセル方式では、活性領域を形成する際に 、ArFレーザを用いたリソグラフィー工程とドライエッチング工程を複数回、実施しな ければならず、複雑な工程となっていた。このため、DRAMの微細化の進展に伴い、ス ネーク形状の活性領域を高精度で形成することが困難になってきた。 【0005】

そこで、微細化の観点からは、複数の活性領域が同じ方向に延在するストレート形状の 活性領域を配置したセル方式が有望視されている。このセル方式では、各活性領域は同じ 方向に延在しており、活性領域の形状がスネーク方式と比べて比較的、単純であるため、 簡易な工程での形成を期待できる。

[0006]

特許文献1(特開2011-159760号公報)及び特許文献2(特開2009-2 12369号公報)には、ストレート形状の活性領域が開示されている。 20 【先行技術文献】 【特許文献】

[0007]

【特許文献1】特開2011-159760号公報

【特許文献 2 】特開 2 0 0 9 - 2 1 2 3 6 9 号公報

【発明の概要】

【発明が解決しようとする課題】

[0008]

しかしながら、ストレート形状の活性領域を用いたセル方式を採用すると、微細化の進展に伴い活性領域の幅も小さくなってきた。このため、活性領域上に、容量コンタクトプ ³⁰ ラグ等のコンタクトプラグを形成する際の位置合わせマージンが小さくなり、コンタクト プラグの位置合わせが困難になってきた。

【課題を解決するための手段】

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

一実施形態は、

凸部と、

前記凸部の上面及び側面を覆うように設けられた凹部と、

ゲート絶縁膜を介して、前記凸部と対向するように設けられたゲート電極と、

- 前記凸部及び凹部内において、前記ゲート電極を挟むように設けられた1対の拡散層と
- `

40

50

10

前記拡散層に電気的に接続されるように、前記凹部上に設けられたコンタクトプラグと

0

を有する半導体装置に関する。

【0010】

他の実施形態は、

上部の幅が下部の幅よりも大きく、上部と下部の幅が不連続的に変化する段差を有する 第1の領域と、

ゲート絶縁膜を介して、前記第1の領域と対向するように設けられたゲート電極と、 前記第1の領域内において、前記ゲート電極を挟むように設けられた1対の拡散層と、 前記拡散層に接するように、前記上部上に設けられたコンタクトプラグと、 を有する半導体装置に関する。

(0 0 1 1 **)**

他の実施形態は、

半導体基板内に第1のトレンチを形成することにより、前記第1のトレンチで区画され た凸部を形成する工程と、

前記凸部の上面及び側面を覆うように凹部を形成する工程と、

を有する半導体装置の製造方法に関する。

【発明の効果】

[0012]

活性領域上にコンタクトプラグを形成する際の位置合わせマージンを大きくして、コン ¹⁰ タクトプラグの位置合わせ不良による不良品の発生を抑制する。この結果、半導体装置の 歩留まりを向上させる。

【図面の簡単な説明】

【 0 0 1 3 】

【図1】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図2】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図3】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図5】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図5】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図7】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図7】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図9】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図10】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図11】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図12】第1実施例の半導体装置の製造方法の一工程を説明する図である。
【図13】第1実施例の半導体装置の製造方法の一工程を説明する図である。

【図14】第1実施例の半導体装置の製造方法の一工程を説明する図である。

【図15】第2実施例の半導体装置を説明する図である。

【図16】スネーク形状の活性領域を有するセル方式を説明する図である。

【発明を実施するための形態】

以下、本発明の好ましい実施例による半導体デバイスについて、DRAM[Dynamic Random Access Memory]を一例として、添付図面を参照しながら詳細に説明する。なお、これらの実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの具体例に何ら限定されるものではない。 【0015】

(実施例1)

図14は、本実施例の半導体装置を表す図であり、半導体装置のメモリセル領域の一部 の平面図、B図及びC図はそれぞれ、A図のB-B'断面及びC-C'断面を表す図、D 図は1つの活性領域1を上方から見た図であり点線部分は活性領域の凸部(下部)1aを 透視図として表している。なお、図14Aでは、活性領域1、ビット線11、ゲート電極 5の位置関係を明確にするために、キャパシタCap、層間絶縁膜7など一部の構造を省 略している。後述する図13Aについても同様である。また、図14Cでは活性領域1及 び第1の素子分離領域3のみを示し、その他の構造は省略している。なお、以下の説明に おいて、活性領域1の幅X₁及びX₂とは、平面視において活性領域1の短辺方向(ゲート 電極5の延在方向)の幅を表し、この方向は活性領域1の延在方向X'と垂直の関係には ない。

[0016]

図 1 4 に示すように、本実施例の半導体装置は、単結晶のシリコン半導体基板 2 0 上で 50

20

、X'方向に延在し、Y方向に等ピッチで配置された複数の活性領域1を有する。各活性 領域1は、シリコン半導体基板20からなる凸部(下部)1aと、凸部1aの上面及び側 面を連続して覆うように設けられた凹部(上部)1bとを有する。図14Cに示すように 、凹部(上部)1bは、凹形状を逆さにした形状となっており、凹形状の窪み部分に凸部 (下部)1aの先端が接する構造となっている。凹部(上部)1bは、例えば、n型不純 物を含有する単結晶シリコン膜(導電膜)から構成されている。凹部1bは、後述の製造 方法で説明するように、単結晶の半導体基板20上に形成された非晶質シリコン膜を熱処 理することによって生じる、半導体基板20の単結晶表面を種とする固相エピタキシャル 成

長

法

に

よ

り

単

結

晶

シ

リ

コン

膜

に

夜

換

し

て

いる

。

凹

部

1

b

は

、

単

結

晶

シ

リ

コン

膜

に

限

る

も
 のではなく、多結晶シリコン膜で構成されても良い。また、凸部1aの頂部には不純物拡 散層22が設けられている。図14B~Dに示すように、 凹部(上部)1bの幅 X 。は凸 部(下部)1aの幅 X ₄よりも大きく、凹部1bは凸部1aの側面1eから側方に突出す るように設けられている。また、凹部1bの幅 X₂から凸部1 a の幅 X₁まで不連続的にそ の幅が変化しているため、凹部1 b の外側面1 f と凸部1 a の側面1 e との間には凹部1 bの下面1dからなる段差1cが生じている。 [0017]

各活性領域1の周りには第1の素子分離領域3が設けられており、第1の素子分離領域3によって各活性領域1は規定されている。第1の素子分離領域3は、第1の素子分離領域1は規定されている。第1の素子分離領域3は、第1の素子分離領域1の第1のトレンチ26aの内面を覆うように設けられた窒化シリコン膜(第1の絶縁 膜)3aと、窒化シリコン膜3aで構成されるトレンチ26a内の凹部に埋め込まれた酸 窒化シリコン膜(第2の絶縁膜)3bとから構成されている。窒化シリコン膜3aの上面 は凸部1aの側面1eよりも側方に突出した凹部1bの下面と接している(図14B及び Cに、窒化シリコン膜3aの上面及び凹部1bの下面を面1dとして示す)。窒化シリコン 膜3aの一側面は凸部1aの側面1eと接している(図14B及びCに、窒化シリコン 膜3aの側面及び凸部1aの側面を面1eとして示す)。このため、上記の凹部(上部) 1bの幅X₂、凸部(下部)1aの幅X₁、及び窒化シリコン膜3aの膜厚T₁の関係は、 X₂=X₁+2×T₁となる。また、酸窒化シリコン膜3bは、トレンチ26aを埋め込む ように窒化シリコン膜3a上に設けられており、窒化シリコン膜3aの他の側面に接する と共に凹部1bの外側面1fの一部と接している。窒化シリコン膜3aの他の側面と凹部 1bの外側面1fとは面一となっている。

【0018】

図14Aの平面図を参照すると、X方向に延在する複数のビット線11と、X方向に垂 直に交差するY方向に延在するワード線となる複数の埋め込みゲート電極5が配置されて いる。各々の活性領域1の凸部1a及び凹部1bには、Y方向に延在する2本の埋め込み ゲート電極5が、凸部1a及び凹部1b内に埋め込まれることにより活性領域1に交差し て配置されている。2本の埋め込みゲート電極5の間に位置する活性領域1の部分にはビ ット線11に接続されるビット線拡散層22aが形成されている。また、活性領域1の両 端に位置し、埋め込みゲート電極5と第1の素子分離領域3の間に位置する活性領域1の 部分には、キャパシタCapの下部電極14に接続されるキャパシタ拡散層22bがそれ ぞれ形成されている。Y方向に延在する埋め込みゲート電極5は、Y方向に配置された複 数の活性領域1と、複数の活性領域1の間に配置された第1の素子分離領域3に跨って形 成されている。また、X方向に延在する複数のビット線11の各々は、X方向に配置され た複数の活性領域1のビット線拡散層22aを結ぶ直線上に形成されている。本実施例で は、ビット線拡散層22aおよびキャパシタ拡散層22bは、n型不純物を含有する拡散 層で構成される。

【0019】

図14Bに示すように、個々の活性領域1には2つのセルトランジスタTr1およびT r2が形成されている。いずれも埋め込みゲート型のリセスチャネルMOSトランジスタ で構成されている。セルトランジスタTr1は、シリコン基板20と、埋め込みゲート電 極5と、埋め込みゲート電極5を挟んで両側に位置する凹部1bおよびキャパシタ拡散層 10

22 bと、中央の凹部1 b およびビット線拡散層22 a と、ゲート絶縁膜4 とで構成されている。便宜上、凹部1 b とその下のキャパシタ拡散層22 b とはドレイン領域であり、 凹部1 b とその下のビット線拡散層22 a とはソース領域となる。バイアス印加状態が逆 転すれば各々の領域は入れ替わることとなる。セルトランジスタTr2もTr1と同様に 、シリコン基板20と、埋め込みゲート電極5 と、埋め込みゲート電極5 を挟んで両側に 位置する凹部1 b およびビット線拡散層22 a と、凹部1 b およびキャパシタ拡散層22 b と、ゲート絶縁膜4 とで構成されている。便宜上、凹部1 b とその下のビット線拡散層 22 a とはソース領域となり、凹部1 b とその下のキャパシタ拡散層22 b とはドレイン 領域となる。凹部1 b とビット線拡散層22 a とで構成されるソース領域は20のセルト ランジスタTr1 及びTr2に共有される構成となっている。セルトランジスタTr1及 びTr2の各々のチャネル領域は、キャパシタ拡散層22 b からビット線拡散層22 a に 向かうゲートトレンチ23の両側壁部分および底面部分(ゲート絶縁膜4と接するシリコ ン半導体基板20の表面)に形成される。

図14Bの断面図を参照すると、p型単結晶シリコン半導体基板(以下、「基板」と記 す)20の表面側に形成された第1の素子分離領域3により活性領域1が区画されている 。各々の活性領域1には2つのゲートトレンチ23が形成されている。各々のゲートトレ ンチ23の内面にはゲート絶縁膜4が形成されている。さらに、ゲート絶縁膜4に接して ゲートトレンチ23の底部を埋設するように、窒化チタン(TiN)とタングステン(W)の積層膜からなり、ワード線となる埋め込みゲート電極5が形成されている(図14中 には、窒化チタンとタングステンの境界を示していない。他の図面においても同様である)。埋め込みゲート電極5の上面に接して窒化シリコン膜からなるキャップ絶縁膜6が形 成されている。

【0021】

各々のゲートトレンチ23と第1の素子分離領域3の間の基板20の表面にはドレイン 領域の一部となるキャパシタ拡散層22bが形成されている。キャパシタ拡散層22bの 底面は、基板20の上面に対して埋め込みゲート電極5の上面より浅い位置となっている が、埋め込みゲート電極5の上面と同じ位置まで近接してもかまわない。埋め込みゲート 電極5の上面より深い位置になるとゲート絶縁膜4のリーク電流が増加する懸念があるの で好ましくない。

【 0 0 2 2 】

ビット線拡散層22aの上方には、ビット線11が形成されている。ビット線11は、 第1層間絶縁膜7aの開口部11aに埋設されたビット線コンタクトプラグ11bの上面 に接続され、ビット線コンタクトプラグ11bと、ビット線コンタクトプラグ11bの下 面に接続された凹部1bと、を介してビット線拡散層22aに接続されている。ビット線 コンタクトプラグ11bはn型不純物を含有する多結晶シリコン膜で構成され、ビット線 11は金属膜で構成されている。ビット線コンタクトプラグ11bは第1層間絶縁膜7a の開口部11a内に埋設されており、第1層間絶縁膜7aの上面においてX方向に延在す るビット線11は金属膜のみで構成されている。金属膜としては、タングステン膜、金属 窒化膜、金属シリサイド膜を適宜、積層して用いることができる。例えば、下層から順に チタンシリサイド膜、窒化チタン膜、タングステンシリサイド膜、タングステン膜で構成 することができる。ビット線11上には、窒化シリコン膜からなるカバー絶縁膜10が形 成されている。

【0023】

第1層間絶縁膜7a上には、第2層間絶縁膜7が形成されている。第2層間絶縁膜7お よび第1層間絶縁膜7aを貫通して、キャパシタ拡散層22b上の凹部1bを露出させる ように容量コンタクトホール24が形成されている。容量コンタクトホール24の内壁側 面上には窒化シリコン膜からなるサイドウォール絶縁膜8が設けられ、容量コンタクトホ ール24内を埋め込むようにDOPOS(DOPed POlySilicon)膜から なる容量コンタクトプラグ9が形成されている。第2層間絶縁膜7上には、容量コンタク

30

20

10

トプラグ9に接するようにタングステン等の導電膜からなるコンタクトパッド12が設け られている。第2層間絶縁膜7上には窒化シリコン膜13が設けられおり、コンタクトパ ッド12に接するように下部電極14が形成されている。下部電極14の倒壊を防止する 目的で、下部電極14上部の外壁側面に接するようにサポート膜17が設けられている。 下部電極14の内壁面及び外壁側面上には順に、容量絶縁膜15及び上部電極16が設け られている。下部電極14、容量絶縁膜15及び上部電極16はキャパシタCapを構成 している。上部電極16上には図示しない層間絶縁膜が形成され、図示しないコンタクト プラグが形成されている。コンタクトプラグに接続して上部配線(図示せず)が形成され ている。

[0024]

本実施例の半導体装置は、凹部(上部)1 bの幅 X 2 が、凸部(下部)1 a の幅 X 1 より も大きくなっている。このため、D R A M の微細化を進め、凸部(下部)の幅 X 1 が小さ くなった場合であっても、活性領域1 上に容量コンタクトプラグを形成する際の位置合わ せマージンを大きくとることができ、容量コンタクトプラグの位置合わせ不良を減らすこ とができる。また、凹部(上部)1 b の幅 X 2、凸部(下部)1 a の幅 X 1、及び窒化シリ コン膜 3 a の膜厚 T 1の関係は、X 2 = X 1 + 2 × T 1 となる。窒化シリコン膜 3 a は C V D 法やA L D 法などの成膜法を用いて形成されるので、膜厚を高精度で制御することができ る。したがって、窒化シリコン膜 3 a の膜厚 T 1を調節することによって、凹部 1 b (活 性領域1 の上面)を所望の幅とすることができる。後述するように、凹部(上部) 1 b は 平面視で、凸部1 a を挟む酸窒化シリコン膜 3 b 間に自己整合的に形成されるため、D R A M の微細化を図った場合であっても、リソグラフィーエ程の露光精度等の制約を受けな い。このため、微細化に十分に対応した半導体装置とすることができる。また、容量コン タクトプラグ9の位置合わせ不良を減らして、半導体装置の歩留まりを向上させることが できる。

なお、上記の半導体装置の構成では、凹部1 b を活性領域1 の一部として説明したが、 コンタクトプラグの一部として捉えることもできる。すなわち、容量コンタクトプラグは 、凸部1 a のキャパシタ拡散層2 2 b 上に位置する凹部1 b からなる容量第1 コンタクト プラグと、第1層間絶縁膜7 a 及び第2層間絶縁膜7 を貫通する容量コンタクトホール2 4 内に埋設され容量第1 コンタクトプラグの上面に接続される容量コンタクトプラグ9 か らなる容量第2 コンタクトプラグと、で構成されている。同様に、ビット線コンタクトプ ラグは、凸部1 a のビット線拡散層2 2 a 上に位置する凹部1 b からなるビット線第1 コ ンタクトプラグと、第1層間絶縁膜7 a を貫通する開口部1 1 a 内に埋設されビット線第 1 コンタクトプラグの上面に接続されるビット線コンタクトプラグ1 1 b からなるビット 線第2 コンタクトプラグと、で構成されている。

【 0 0 2 6 】

以下に、図1~図14を用いて、本実施例の半導体装置の製造方法について説明する。 図1~11において、A図はメモリセル領域の一部の平面図、B図はA図のA-A'方向 の断面図、C図は周辺回路領域の第2の素子分離領域30又はそれに対応する構造の幅方 向の断面図を表す。図12A及び12Bは、メモリセル領域の一部の平面図を表す。図1 3Aはメモリセル領域の一部の平面図、図13Bは図13AのB-B'方向の断面図を表 す。

【0027】

図1 に示すように、基板20の主面を熱酸化することによって、厚さが3nmのパッド酸化膜25を形成する。次に、公知のリソグラフィー技術とドライエッチング技術を用いて、基板20のメモリセル領域内に第1のトレンチとしてX方向およびY方向の幅X₃が各々30nmのトレンチ26aと、周辺回路領域に第2のトレンチとして幅X₄が例えば60nmのトレンチ26aと、周辺回路領域に第1および第2のトレンチの深さを250nmとする。これによって、メモリセル領域には、トレンチ26aによって区画されたY方向の幅X₁が30nmとなる島状の活性領域1の凸部(下部)1aが形成される。

10

20

凸部1 a は、 Y 方向および X ' 方向に各々等ピッチ間隔で規則的に配置されている。
【0028】

(9)

図2に示すように、CVD法によって、基板20上の全面に厚さ10nmの窒化シリコ ン膜(Si₃N₄)(第1の絶縁膜)3aを形成する。これにより、Y方向の幅 X ₃が30 nmのトレンチ26aの内面を覆うように厚さ10nmの窒化シリコン膜3aが形成され るので、トレンチ26aの中央にはY方向の幅が10nmの凹部が形成される。次に、C VD法によって、基板20上の全面に厚さ10nmの酸窒化シリコン膜(SiON)(第 2の絶縁膜)3bを形成する。ここでは、酸窒化シリコン膜を構成するO/N原子数比が 7 ~ 1 . 5 の範囲、好ましくは 0 . 9 ~ 1 . 1 の範囲となる組成の S i O N 膜を形成 する。 S i O N 膜の形成には、原料ガスに、ジクロロシラン(S i H₂ C l₂)とアンモニ ア(NH。)と一酸化二窒素(N。O)を用い、650~800 の温度範囲を用いるCV D法において、アンモニアと一酸化二窒素の供給量を制御することにより上記組成の酸窒 化シリコン膜3bを得ることができる。これにより、トレンチ26aの中央に形成された Y方向の幅が10nmの凹部は酸窒化シリコン膜3bによって埋設される。結果的に、Y 方向の幅Xョを30nmで形成したトレンチ26aは、窒化シリコン膜3aと酸窒化シリ コン膜3bによって埋設される。一方、トレンチ26bは幅X₄が60nmとなるように 形成したため、窒化シリコン膜3aと酸窒化シリコン膜3bによって完全に埋設されずに 、その内部に空洞が残る。

【0029】

図3に示すように、回転塗布法を用いて、トレンチ26b内に残存している空洞を埋設 20 するように基板20上の全面にSOD(Spin on Dielectric)膜(第 3の絶縁膜)27を形成する。これにより、トレンチ26b内も、SOD膜27で埋設さ れる。SOD膜27を形成した後、酸化性雰囲気中で熱処理し、膜を緻密化する。 【0030】

図 4 に示すように、酸窒化シリコン膜 3 b をストッパに用いて、 S O D 膜 2 7 に対して C M P 処理を行うことにより、周辺回路領域の S O D 膜 2 7 を平坦化する。 【 0 0 3 1 】

図5に示すように、CVD法により、基板20上の全面にポリシリコン膜28を形成した後、公知のリソグラフィー技術とドライエッチング技術を用いてメモリセル領域に形成されているポリシリコン膜28を除去し、周辺回路領域にのみ残留させる。次に、周辺回路領域に形成されているポリシリコン膜28をマスクに用いたエッチバックにより、メモリセル領域に窒化シリコン膜30の上面を露出させるまで酸窒化シリコン膜3bの上面を下方に後退させる。これにより、メモリセル領域においては、窒化シリコン膜3aの上面と酸窒化シリコン膜3bの上面3cとが面一の状態となる。

[0032]

図6に示すように、ポリシリコン膜28をマスクに用い、薬液としてリン酸を用いたウェットエッチングにより、メモリセル領域に露出している窒化シリコン膜3 aの一部を除去して、その上面が基板20の上面20 aよりも低い位置となるまで下方に後退させる。 例えば、基板20の上面20 aよりも5~20 nm低い位置とする。リン酸を用いるウェットエッチングでは、窒化シリコン膜はエッチングされるが、酸化シリコン膜はエッチン グされない特性を有する。リン酸による窒化シリコン膜3 aのエッチングでは、酸窒化シ リコン膜3 bもエッチングが進行する。しかし、前述のように、酸窒化シリコン膜3 bは、膜中の0/N原子数比を0.7~1.5の範囲で形成しているので、窒化シリコン膜3 aのエッチング速度に対して酸窒化シリコン膜3 bのエッチング速度を1/10程度に低減することができ、酸窒化シリコン膜3 bを残存させることができる。

【 0 0 3 3 】

次に、図7に示すように、ポリシリコン膜28をマスクに用い、薬液としてフッ化水素酸(HF)溶液を用いたウェットエッチングにより、メモリセル領域のパッド酸化膜25 を除去する。HF溶液を用いるウェットエッチングでは、リン酸の場合とは逆に、酸化シ リコン膜はエッチングされるが、窒化シリコン膜はエッチングされない特性を有する。H 10

F 溶液によるパッド酸化膜25のエッチングでは、酸窒化シリコン膜3 b もエッチングが 進行する。しかし、前述のように、酸窒化シリコン膜3 b は、膜中の0 / N 原子数比を0 .7~1.5の範囲で形成しているので、パッド酸化膜25のエッチング速度に対して酸 窒化シリコン膜3 b のエッチング速度を1 / 1 0 程度に低減することができ、酸窒化シリ コン膜3 b を残存させることができる。また、パッド酸化膜25の厚さは3 n m であり、 エッチングされたとしても量はわずかであり問題とならない。

【0034】

図 8 に示すように、基板 2 0 上の全面に、厚さが例えば 4 0 n m の N 型の不純物を含有 する非晶質シリコン膜 2 9 を形成する。非晶質シリコン膜 2 9 は、例えばモノシラン(S i H₄)とホスフィン(P H₃)を原料ガスとして用い、温度 5 3 0 で成膜する。これに よりリンを含有する非晶質状態のシリコン膜 2 9 が形成される。

【 0 0 3 5 】

図9に示すように、窒化シリコン膜3 aをストッパに用いたCMP処理により、非晶質シリコン膜29の一部を除去する。この際、周辺回路領域に設けたポリシリコン膜28、 非晶質シリコン膜29及び窒化シリコン膜3 a上に形成されている酸窒化シリコン膜3 b は除去される。メモリセル領域では、このCMP処理により、非晶質シリコン膜29は酸 窒化シリコン膜3 b で分離され、各々の島状活性領域1 a に対応して独立した凹部(上部) 1 b が形成される。凹部(上部)1 b は、凸部(下部)1 a の上面及び側面の一部を連 続して覆うように設けられる。凹部(上部)1 b は凹構造を逆さにした形状を有しており 、逆さ凹構造の窪み部分に凸部(下部)1 a の先端が接するように設けられている。次に 、非酸化性雰囲気中で、例えば1000 、10秒間熱処理する。この熱処理により、下 地の単結晶シリコン基板20を種とする上方および側方への固相エピタキシャル成長が生 じ、非晶質シリコン膜29はN型不純物を含有する単結晶のエピタキシャル成長が生 じ、非晶質シリコン膜29はN型不純物を含有する単結晶のエピタキシャル成長が ない理温度を700 とすればよい。なお、この熱処理は、この段階で行なう必要はな く、図11で、活性領域1内に不純物元素をイオン注入した後に合わせて行なっても良い

【0036】

図10に示すように、ドライエッチング法により窒化シリコン膜3 a 及び酸窒化シリコ ン膜3 bのエッチバックを行い、これらの膜の上面を後退させる。フッ素含有プラズマを 用いたドライエッチング法を用いることにより窒化シリコン膜3 a 及び酸窒化シリコン膜 3 bを等速でエッチングすることができる。この時点では、凹部(上部)1 bの構造は完 成しているため、メモリセル領域において酸窒化シリコン膜3 bの上面3 c は、基板2 0 の上面20 aと同程度の高さや、上面20 aよりも低い位置となっても良い。この工程に より、メモリセル領域では、窒化シリコン膜3 a 及び酸窒化シリコン膜3 b からなる第1 の素子分離領域3 が完成する。

【 0 0 3 7 】

図11に示すように、メモリセル領域にフォトレジストマスク(図示していない)を設けた後、基板20、窒化シリコン膜3a、酸窒化シリコン膜3b及びSOD膜27の上面が面ーとなるように、パッド酸化膜25、窒化シリコン膜3a、酸窒化シリコン膜3b及びSOD膜27の工ッチバックを行う。これにより、周辺回路領域において、これらの膜からなる第2の素子分離領域30が形成される。次に、フォトレジストマスクを除去した後、周辺回路領域にフォトレジスト(図示していない)を設ける。活性領域1内に不純物元素をイオン注入した後、1000 、10秒の熱処理を行うことにより活性化させる。これにより、活性領域1内に拡散層22を形成する。なお、拡散層22の形成においては、拡散層22の底面22dが凹部の下面1dよりも深くなり、また、後述のゲート電極5の上面よりも浅くなるようにイオン注入の深さを制御する。なお、拡散層22の形成は、図9の段階で行なっても良い。すなわち、図9の段階で非晶質シリコン膜29を固相エピタキシャル成長させる前に、不純物のイオン注入を実施し、その後、1000 、10秒間熱処理することにより、非晶質シリコン膜29の固相エピタキシャル成長と、注入不純

物の活性化を同時に行なって拡散層 2 2 を形成しても良い。 【 0 0 3 8 】

次に、図12Aに示すように、リソグラフィ技術を利用して、メモリセル領域内に形成 されるワード線領域を露出させるパターンを有するフォトレジストマスク(図示せず)を 形成する。ワード線領域は複数の活性領域1と第1の素子分離領域3に跨ってY方向に延 在するパターンとなる。ワード線領域は個々の活性領域1に対して2本形成される。ワー ド線領域のX方向の幅は35 nmとしている。次いで、フォトレジストマスクを用いて基 板20をドライエッチングし、ワード線領域となる深さが150~200 nmのゲートト レンチ23を形成する。ここではゲートトレンチ23の最深部の深さを200 nmとする 。これにより、図11の段階で形成された拡散層22は、キャパシタに接続されるキャパ シタ拡散層22bと、ビット線に接続されるビット線拡散層22aに分断される。 【0039】

(11)

次に、図12Bに示すように、ゲートトレンチ23の内面に厚さ5nmの酸化シリコン 膜からなるゲート絶縁膜4を熱酸化法により形成する。次いで、厚さ5nmの窒化チタン (TiN)をCVD法により形成し、さらに厚さ30nmのタングステン(W)をCVD 法により形成する。ゲートトレンチ23のX方向の幅は35nmとしているので、この段 階でゲートトレンチ23は、TiNとWの積層膜で完全に埋設された状態となる。次いで 、TiNとWからなる積層膜をドライエッチング法によりエッチバックして、ゲートトレ ンチ23内に埋設されたTiNとWからなる埋め込みゲート電極5を形成する。ゲートト レンチ23の底部を埋設する埋め込みゲート電極5の上面は、ゲートトレンチ23の最深 部の深さに対して1/2~4/5の範囲となるように形成する。ここでは3/5となる1 20nmとする。ゲートトレンチ23の最深部の深さを200nmとしているので、埋め 込みゲート電極5の上面は、基板200上面から80nm深い位置に形成されている。埋 め込みゲート電極5はワード線を構成する。埋め込みゲート電極5を形成することにより

[0040]

次に、図13に示すように、新たなゲートトレンチ23を埋設するように全面に窒化シ リコン膜からなるキャップ絶縁膜6をCVD法により形成する。この後、キャップ絶縁膜 6をエッチバックして、その上面を凹部1bの上面と同じ高さまで後退させる。次に、全 面に第1の層間絶縁膜7aを形成する。その後、リソグラフィとドライエッチング法によ リ、Y方向の直線上に隣接するビット線拡散層22aの上に形成されている複数の凹部1 bを一括で開口するラインの開口部11aを第1の層間絶縁膜7aに形成する。 【0041】

次に、基板20の全面に厚さ40nmのn型不純物含有非晶質シリコン膜をCVD法に より形成する。次に、CMP法によりn型不純物含有非晶質シリコン膜を平坦化して開口 部11aにn型不純物含有非晶質シリコン膜を埋設する。次に、700 、10秒程度の 熱処理を施して開口部11aに埋設されているn型不純物含有非晶質シリコン膜をn型不 純物含有多結晶シリコン膜に変換する。次に、開口部11aに埋設されたn型不純物含有 多結晶シリコン膜の上面および第1層間絶縁膜7aの上面を含む基板20の全面にチタン シリサイド、窒化チタン、タングステンシリサイド、タングステンを、順次に積層した金 属層を形成する。

【0042】

この後、金属層上に窒化シリコン膜からなるカバー絶縁膜10を形成する。次に、X方向に延在するラインで開口するパターンを有するマスク(図示しない)を形成する。マスクを用いて上面が露出しているカバー絶縁膜10をドライエッチングし、さらに連続して金属層および開口部11a内に埋設されているn型不純物含有多結晶シリコン膜をドライエッチングする。これにより、ビット線拡散層22a上には凹部1bを介して開口部11aに埋設されたn型不純物含有多結晶シリコン膜からなるビット線コンタクトプラグ11 bと、ビット線コンタクトプラグ11bの上面に接続されると共に第1層間絶縁膜7a上でX方向に延在する金属層からなるビット線11と、ビット線上面をカバーするカバー絶

20

10

縁膜10からなる配線構造が形成される。ビット線コンタクトプラグ11b及びビット線 11はカバー絶縁膜10をマスクとして連続エッチングされる。したがって、ビット線コ ンタクトプラグ11bのY方向に対向する二つの側面と、ビット線コンタクトプラグ11 bの上面に位置するビット線11のY方向に対向する二つの側面は、各々面一の状態とな っている。

【0043】

次に、第1層間絶縁膜7 a およびビット線配線構造上の全面に、塗布系絶縁膜としてS OD(Spin On Dielectric)膜からなる第2層間絶縁膜7を形成する 。カバー絶縁膜10をストッパとして、第2層間絶縁膜7のCMP処理を行うことにより 、第2層間絶縁膜7を平坦化する。第1層間絶縁膜7 a および第2層間絶縁膜7内に、公 知のリソグラフィー技術とドライエッチング技術を利用して、キャパシタ拡散層22 b上 の凹部1 bを露出させるように、容量コンタクトホール24を形成する。全面に窒化シリ コン膜を形成した後、エッチバックを行うことによって容量コンタクトホール24の内壁 側面上にサイドウォール絶縁膜8を形成する。容量コンタクトホール24の内部を埋め込 むように、基板20上の全面にDOPOS(DOped Polysilicon)膜を 形成した後、DOPOS膜のエッチバックを行うことによって、容量コンタクトプラグ9 を形成する。

[0044]

図14に示すように、第2層間絶縁膜7上にタングステン等の導電膜を形成した後、導 電膜のパターニングを行うことによってコンタクトパッド12を形成する。ALD法によ リ、コンタクトパッド12を覆うように第2層間絶縁膜7上に窒化シリコン膜からなる第 3層間絶縁膜13を形成する。第3層間絶縁膜13上に、CVD法により、酸化シリコン 膜からなる第4層間絶縁膜(図示していない)及び窒化シリコン膜からなるサポート膜1 7を形成する。公知のリソグラフィー技術とドライエッチング技術を利用して、第4層間 絶縁膜及びサポート膜17内に、コンタクトパッド12を露出させるようにキャパシタホ ール32を形成する。CVD法により、キャパシタホール32の内壁を覆うように窒化チ タンからなる導電膜を形成する。エッチバックによりサポート膜17上の導電膜を除去し 、キャパシタホール32の内壁上にのみ導電膜を残留させることで下部電極14を形成す る。

[0045]

公知のリソグラフィー技術とドライエッチング技術を利用して、サポート膜17内に、 後述するウェットエッチング用の開口を設ける。開口を設けたサポート膜17をマスクに 用い、エッチング液としてHF水溶液を使用したウェットエッチングにより、第4層間絶 縁膜を除去する。これにより、下部電極14の外壁側面が露出する。ALD法により全面 に容量絶縁膜15を形成する。容量絶縁膜15としては、酸化ジルコニウム(ZrO₂) 、酸化アルミニウム(A1₂O3)、酸化ハフニウム(HfO₂)等の高誘電体膜や、それ らの積層膜を使用できる。次に、CVD法により、窒化チタン膜からなる上部電極16を 形成する。上部電極16としては、窒化チタン膜を形成した後に、不純物をドープしたポ リシリコン膜を積層して、隣接する下部電極14間の空洞部を充填し、さらにその上にタ ングステン(W)を成膜した積層構造としてもよい。これにより、下部電極14、容量絶 縁膜15及び上部電極16からなるキャパシタCapが完成する。

【0046】

次に、上部電極16のパターニングのために、フォトレジスト膜を用いたマスクパター ン(図示していない)を形成する。マスクパターンを用いたドライエッチングによって、 周辺回路領域上の不要な膜(上部電極16、容量絶縁膜15、サポート膜17)を除去す る。エッチング後にフォトレジスト膜は除去する。基板20上の全面に第5層間絶縁膜(図示していない)を形成した後、CMPによって第5層間絶縁膜を平坦化する。メモリセ ル領域及び周辺回路領域内に、コンタクトプラグや配線層(何れも図示していない)を形 成する。 【0047】

10

20

30

本実施例では、図8及び9の工程において、活性領域の凸部(下部)1 aの上面及び側面を覆うように凹部(上部)1 bを形成する。このため、活性領域1の上面の幅は、当初の凸部(下部)1 aの幅X₁から凹部(上部)1 b上面の幅X₂にまで拡大している。このため、図1 3の工程において、容量コンタクトホール2 4 を形成する際に、位置合わせマージンを大きくとることができる。この結果、容量コンタクトホール2 4 の位置合わせ不良による不良品の発生を防止して、歩留まりを向上させることができる。すなわち、容量コンタクトプラグ9 と活性領域1 との接触面積を拡大することにより、非導通を回避するとともに接触抵抗の低減を図ることができる。また、凹部(上部)1 b は第1の素子分離領域3 の完成後に形成するため、微細化にも十分に対応することができる。

【0048】

また、本発明は容量コンタクトホール24の形成時だけでなく、ビット線コンタクトホールの形成時にも位置合わせマージンを大きくとることができ、コンタクトホールの位置 合わせ不良による不良品の発生を防止して、歩留まりを向上させることができる。 【0049】

(実施例2)

実施例1では凸部1a上に凹部1bが形成されて上面の面積が拡大された活性領域1に おいて、埋め込みゲートトランジスタTr1およびTr2のチャネル部がゲートトレンチ 23の両側面と底面の3面に各々、形成される構成のDRAM半導体装置について説明し た。本実施例では、同じ構成の活性領域1に形成する埋め込みゲートトランジスタの構成 が異なる例について図15を用いて説明する。

図15Bに、実施例1の図14Bに相当する本実施例の断面図を示す。埋め込みゲート トランジスタ以外の構成は図14Bと同じであるので、説明は省略する。

【 0 0 5 1 】

実施例1の図12において、Y方向に延在するゲートトレンチ23を形成した後、ゲートトレンチ23の底部に露出する半導体基板20の表面にリンや砒素などのn型不純物を イオン注入する。その後、1000、10秒の熱処理を施してゲートトレンチ23の底 面23b、23eに接する底部拡散層23g、23hを形成する。底部拡散層23gの深 さは、底面23bから5~20nmの範囲となるようにイオン注入の条件を制御する。底 部拡散層23hの深さも同じである。次に、実施例1と同じく、ゲート絶縁膜4の形成工 程、埋め込みゲート電極5の形成工程、キャップ絶縁膜6の形成工程を実施する。 【0052】

その後、図15Aに示すように、Y方向に隣接するビット線拡散層22a上の凹部1b をラインで一括開口するマスクパターン50を形成する。次に、マスクパターン50をマ スクとしてリンをイオン注入する。この時、注入深さがゲートトレンチ23の底面23b および23eと同一となるように制御する。実施例1の場合と同様に、ゲートトレンチの 深さを200nmとした場合、深さ50nm、および150nmに投影飛程を有するエネ ルギー条件で2回注入して形成する。もしくは、50nm、110nm、170nmの投 影飛程を有するエネルギー条件で3回注入を行なって形成しても良い。マスクパターン5 0を除去した後、1000 、10秒の熱処理を施して、ビット線拡散層22aを形成す る。これにより、ビット線拡散層22aは、底部拡散層23gおよび23eと接続された 状態となる。

【0053】

図15Bに示すように、活性領域1には二つの埋め込みゲート型MOSトランジスタT r1およびTr2が形成されている。Tr1は、ゲートトレンチ23の内面に形成された ゲート絶縁膜4と、ゲート絶縁膜4上に埋設形成された埋め込みゲート電極5と、凹部1 bおよびキャパシタ拡散層22bからなるドレイン領域と、凹部1b、ビット線拡散層2 2 aおよび底部拡散層23gからなるソース領域と、で構成されている。底部拡散層23 gは、ビット線拡散層22aと接続されているので、ビット線拡散層22aがゲートトレ ンチ23の底面まで延在した構成と等価になっている。したがって、本実施例のTr1は 20

10

、ゲートトレンチ23を構成する側面23a、23cと底面23bを有しているが、底部 拡散層23gに接する底面23bとビット線拡散層22aに接する側面23cとはチャネ ルとして機能しない。すなわち、素子分離領域3に対向し、拡散層に接していない側面2 3aのみがチャネルとして機能する。

(14)

【0054】

Tr2についても同様の構成となっており、ゲートトレンチ23の内面に形成されたゲート絶縁膜4と、ゲート絶縁膜4上に埋設形成された埋め込みゲート電極5と、凹部1b およびキャパシタ拡散層22bからなるドレイン領域と、凹部1b、ビット線拡散層22 aおよび底部拡散層23hからなるソース領域と、で構成されている。底部拡散層23h は、ビット線拡散層22aと接続されているので、ビット線拡散層22aがゲートトレン チ23の底面まで延在した構成と等価になっている。したがって、Tr2は、ゲートトレ ンチ23を構成する側面23d、23fと底面23eを有しているが、底部拡散層23h に接する底面23eとビット線拡散層22aに接する側面23dとはチャネルとして機能 しない。すなわち、素子分離領域3に対向し、拡散層に接していない側面23fのみがチ ャネルとして機能する。この場合、ビット線拡散層22aは、隣接する二つのゲートトレ ンチ23の底部に位置する底部拡散層23gと23hとを接続する役割を果たしている。 【0055】

本実施例の半導体装置によれば、実施例1と同様に、容量コンタクトプラグと活性領域 との接触面積を拡大することにより、非導通を回避するとともに接触抵抗の低減を図るこ とができる。さらに、埋め込みゲート型のMOSトランジスタのチャネル領域をゲートト レンチ23の一側面にのみ形成してチャネル長を低減しているので、チャネル抵抗を低減 してトランジスタのオン電流を増大できると共にサプスレッシュオールド係数(S係数) を低減して高速動作に有利なトランジスタを提供することができる。

【0056】

なお、上記実施例1および2では、X方向およびY方向に分断された島状の活性領域を 備えるメモリセルを対象として説明したが、これに限るものではなく、Y方向にのみ素子 分離絶縁膜で素子分離されたラインの活性領域であってもY方向の活性領域を拡大できる ので同じ効果を得ることができる。この場合、X方向の素子分離はダミーゲート電極を用 いてフィールドシールドする方式のメモリセル構成とすることができる。

- 【符号の説明】 【0057】 1 活性領域
- 1 a 凸部(下部)
- 1 b 凹部(上部)
- 1 c 段差
- 1 d、1 e、1 f 面
- 3 第1の素子分離領域

3 a 窒化シリコン膜(第1の絶縁膜)

- 3 b 酸窒化シリコン膜(第2の絶縁膜)
- 3 c 酸窒化シリコン膜の上面
- 4 ゲート絶縁膜
- 5 埋め込みゲート電極
- 6 キャップ絶縁膜
- 7 第1層間絶縁膜
- 8 サイドウォール絶縁膜
- 9 容量コンタクトプラグ
- 10 カバー絶縁膜
- 11 ビット線
- 1 1 a 開口部
- 11b ビット線コンタクトプラグ

40

10

12 コンタクトパッド 13 第2層間絶縁膜 14 下 部 電 極 15 容量絶縁膜 16 上部電極 17 サポート膜 20 半導体基板 20a 基板の上面 2 2 a ビット線拡散層 22b キャパシタ拡散層 23 ゲートトレンチ 23a、23c、23d、23f ゲートトレンチの側面 23 b、23 e ゲートトレンチの底面 23g、23h 底部拡散層 2.4 容量コンタクトホール 25 パッド酸化膜 26a 第1のトレンチ 26b 第2のトレンチ 27 SOD膜 28 ポリシリコン膜 29 DOPOS膜 30 第2の素子分離領域 31 ゲートトレンチ 32 キャパシタホール 50 マスクパターン A R 1 、 A R 2 活性領域 Cap キャパシタ T₁ 窒化シリコン膜の膜厚 Tr1、Tr2 セルトランジスタ X1 凸部(下部)の幅

X₂ 凹部(上部)の幅

10

20







【図2】



【図3】



【図4】



в

с



【図6】





【図7】







【図10】









【図11】



【図12】













【図15】



【図16】



フロントページの続き

| F ターム(参考) | 5F083 AD04 | AD24 | AD48 | AD49 | AD56 | AD60 | GA01 | GA27 | JA02 | JA33 |
|-----------|------------|------|------|------|------|------|------|------|------|------|
| | JA35 | JA39 | JA40 | JA53 | KA01 | KA05 | MA06 | MA18 | MA20 | NA01 |
| | NA05 | PR05 | PR40 | | | | | | | |