(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

特許第5780165号

(P5780165)

(45) 発行日 平成27年9月16日 (2015.9.16)

(24) 登録日 平成27年7月24日 (2015.7.24)

Ζ

(51) Int CI

I) INC. UL		
H01L	25/065	(2006.01)
H01L	2 5/07	(2006.01)
HO1L	25/18	(2006.01)

FΙ HO1L 25/08

譜求頂の数	12	(全	22	百)
ロロノコンクロマノマス	14	(<u></u>	44	- 見 /

(21) 出願番号	特願2012-13482 (P2012-13482)	(73)特許権者	皆 308014341
(22) 出願日	平成24年1月25日 (2012.1.25)		富士通セミコンダクター株式会社
(65) 公開番号	特開2013-153083 (P2013-153083A)		神奈川県横浜市港北区新横浜二丁目10番
(43) 公開日	平成25年8月8日(2013.8.8)		23
審査請求日	平成26年9月26日 (2014.9.26)	(74) 代理人	100070150
			弁理士 伊東 忠彦
		(74) 代理人	100146776
			弁理士 山口 昭則
		(72)発明者	大平光
			神奈川県横浜市港北区新横浜二丁目10番
			23 富士通セミコンダクター株式会社内
		審査官	木下 直哉
			最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

第1の面と前記第1の面に対向する第2の面とを有し第1の半導体素子と各々前記第1 の面から前記第2の面まで延在する複数の貫通ビアプラグとが形成された第1の半導体チ ップと、

前記第1の半導体チップ上に積層され、第3の面と前記第3の面に対向する第4の面と を有し第2の半導体素子と各々前記第3の面から前記第4の面まで延在する貫通ビアプラ グが形成された第2の半導体チップと、

を含み、

前記第1の半導体チップは、前記第1の面上に第1の接続パッドを有し、また前記第2 の面上に第2の接続パッドを有し、

10

前記第1の半導体チップでは、前記第1の面において少なくとも二本の相隣接する貫通 ビアプラグが前記第1の接続パッドに共通に接続され、また前記第2の面において、前記 少なくとも二本の相隣接する貫通ビアプラグが前記第2の接続パッドに共通に接続され、

前記第2の半導体チップは、前記第3の面上に第3の接続パッドを有し、また前記第4 の面上に第4の接続パッドを有し、

前記第2の半導体チップでは、前記第3の面において少なくとも一本の貫通ビアプラグ が前記第3の接続パッドに接続され、また前記第4の面において前記少なくとも一本の貫 通ビアプラグが前記第4の接続パッドに接続され、

20 前記第2の半導体チップは前記第3の面が前記第1の半導体チップ上に、前記第2の面

10

20

に対面するように積層され、

前記第2の接続パッドと前記第3の接続パッドとは相互に接合され、

前記第1の接続パッドは、前記第1の半導体チップ中において、前記第1の面内に定義 される第1の方向に隣接した一対の貫通ビアプラグを接続される第1の方位の接続パッド と、前記第1の面内に定義され前記第1の方向に対して交差する第2の方向に隣接した一 対の貫通ビアプラグを接続される第2の方位を有する接続パッドとをそれぞれ含む ことを 特徴とする半導体装置。

【請求項2】

前記第2の接続パッドと前記第3の接続パッドは同一の大きさおよび形状を有すること を特徴とする請求項1記載の半導体装置。

【請求項3】

前記第1および第2の接続パッドは、前記第1の面に垂直方向から見た場合に相互に隣 接する複数本の貫通ビアプラグが接続されることを特徴とする請求項1または2記載の半 導体装置。

【請求項4】

前記第2の半導体チップ中における貫通ビアプラグは、前記第1の半導体チップ中の貫 通ビアプラグと一対一に対応して、同一の径および同一のピッチで形成されており、前記 第2の半導体チップでは、前記第3の面上において少なくとも二本の貫通ビアプラグが前 記第3の接続パッドに共通に接続され、また前記第4の面上において、前記少なくとも二 本の貫通ビアプラグが前記第4の接続パッドに共通に接続されることを特徴とする請求項 1~3のうち、いずれか一項記載の半導体装置。

【請求項5】

前記第1および第2の半導体チップ中において前記貫通ビアプラグは径の二倍のピッチ で繰り返し形成されていることを特徴とする請求項<u>4</u>記載の半導体装置。

【請求項6】

前記第2の半導体チップ中における貫通ビアプラグは、前記第1の半導体チップ中の貫 通ビアプラグとは異なるピッチで形成されていることを特徴とする請求項1または2記載 の半導体装置。

【請求項7】

前記第2の半導体チップ中における貫通ビアプラグは、前記第1の半導体チップ中の貫 ³⁰ 通ビアプラグとは異なる径で形成されていることを特徴とする請求項6記載の半導体装置

【請求項8】

前記第1~第4の接続パッドは、同一の金属よりなることを特徴とする請求項1~<u>7</u>の うち、いずれか一項記載の半導体装置。

【請求項9】

前記第1~第4の接続パッドは、CuまたはAuよりなることを特徴とする請求項<u>8</u>記 載の半導体装置。

【請求項10】

さらにパッケージ基板を含み、前記第1の半導体チップは前記パッケージ基板上に、前 40 記第1の面が前記パッケージ基板に対面する向きで実装されており、前記第1の接続パッ ドは前記パッケージ基板上の接続パッドに直接に接合されていることを特徴とする請求項 1~9のうち、いずれか一項記載の半導体装置。

【請求項11】

第1の面と前記第1の面に対向する第2の面とを有し、第1の半導体素子と各々前記第 1の面から前記第2の面まで延在する複数の貫通ビアプラグとが形成され、前記第1の面 に少なくとも二本の相隣接した貫通ビアプラグが接続される第1の接続パッドを有し、前 記第2の面に、前記少なくとも二本の相隣接した貫通ビアプラグが接続される第2の接続 パッドを有する第1の半導体チップ上に、

第3の面と前記第3の面に対向する第4の面とを有し、第2の半導体素子と各々前記第 50

3の面から前記第4の面まで延在する複数の貫通ビアプラグとが形成され、前記第3の面 に少なくとも二本の相隣接した貫通ビアプラグが接続される第3の接続パッドを有し、前 記第4の面に、前記少なくとも二本の相隣接した貫通ビアプラグが接続される第4の接続 パッドを有する第2の半導体チップを、前記第3の接続パッドが前記第2の接続パッド上 に当接するように載置する工程と、

(3)

前記第2の接続パッドと前記第3の接続パッドとを拡散接合する工程と、を含<u>み、</u> <u>前記第1の接続パッドは、前記第1の半導体チップ中において、前記第1の面内に定義</u> <u>される第1の方向に隣接した一対の貫通ビアプラグを接続される第1の方位の接続パッド</u> <u>と、前記第1の面内に定義され前記第1の方向に対して交差する第2の方向に隣接した一</u> <u>対の貫通ビアプラグを接続される第2の方位を有する接続パッドとをそれぞれ含む</u>ことを 特徴とする半導体装置の製造方法。

【請求項12】

さらに前記第1の接続パッドをパッケージ基板上の配線パッドに拡散接合する工程を含むことを特徴とする請求項11記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

以下に説明する実施形態は半導体装置およびその製造方法に関する。

【背景技術】

[0002]

微細加工技術の進歩に伴い、今日では非常に高い集積密度の二次元半導体集積回路装置 が実現されている。二次元半導体集積回路装置では、シリコン基板上にメモリやロジック などの多数の半導体素子が高い密度で集積され、さらに前記シリコン基板上には、これら を相互接続する多層配線構造が形成される。

[0003]

また今日では、さらなる集積密度の向上を図るべく、二次元半導体集積回路装置を多数 積層した三次元半導体集積回路装置の研究がなされている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2011-82450号公報

【特許文献 2 】特開 2 0 0 6 - 1 9 4 5 5 号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

このような従来の三次元半導体集積回路装置では、積層される二次元半導体集積回路装置を構成するシリコン基板の一つ一つに多数の貫通ビアプラグ(TSV: through-silicon-via)を形成しておき、二次元半導体集積回路装置を積層した際に、各々の貫通ビアプラグを、例えば上方に積層した二次元半導体集積回路装置を構成するシリコン基板中の対応する貫通ビアプラグに、ハンダによりに接合することにより、これらの二次元半導体集積回路装置を電気的かつ機械的に接続している。

【0006】

一方、このようなハンダ接合により上下の貫通ビアプラグを相互接続する場合には、ハ ンダが側方に多少とも拡がるのを回避できないため、貫通ビアプラグ自体は小径に形成で き、かつ貫通ビアプラグを径の二倍程度のピッチで配設できるにもかかわらず、ハンダ接 合部が隣接するハンダ接合部と短絡を生じないように、貫通ビアプラグを必要以上に大き な径およびピッチで形成および配設する必要がある。

【0007】

またこのような従来の三次元半導体集積回路装置では、一本の貫通ビアプラグに一本の 貫通ビアプラグがハンダ接合されるため、最下層から最上層まで順次接続される多数の貫 ⁵⁰

10

30

通ビアプラグのいずれかに不良が生じた場合、当該貫通ビアプラグにより形成される接続 ラインは不良となってしまい、三次元半導体集積回路装置の歩留まりあるいは信頼性に問 題が生じやすい。さらに下層の貫通ビアプラグと上層の貫通ビアプラグの間にハンダバン プが介在するため配線長が長くなり、寄生インピーダンスや寄生抵抗の増大を招きやすい

【課題を解決するための手段】

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

半導体装置は、第1の面と前記第1の面に対向する第2の面とを有し第1の半導体素子 と各々前記第1の面から前記第2の面まで延在する複数の貫通ビアプラグとが形成された 10 第1の半導体チップと、前記第1の半導体チップ上に積層され、第3の面と前記第3の面 に対向する第4の面とを有し第2の半導体素子と各々前記第3の面から前記第4の面まで 延在する貫通ビアプラグが形成された第2の半導体チップと、を含み、前記第1の半導体 チップは、前記第1の面上に第1の接続パッドを有し、また前記第2の面上に第2の接続 パッドを有し、前記第1の半導体チップでは、前記第1の面において少なくとも二本の相 隣接する貫通ビアプラグが前記第1の接続パッドに共通に接続され、また前記第2の面に おいて、前記少なくとも二本の相隣接する貫通ビアプラグが前記第2の接続パッドに共通 に接続され、前記第2の半導体チップは、前記第3の面上に第3の接続パッドを有し、ま た前記第4の面上に第4の接続パッドを有し、前記第2の半導体チップでは、前記第3の 面において少なくとも一本の貫通ビアプラグが前記第3の接続パッドに接続され、また前 記第4の面において前記少なくとも一本の貫通ビアプラグが前記第4の接続パッドに接続 され、前記第2の半導体チップは前記第3の面が前記第1の半導体チップ上に、前記第2 の面に対面するように積層され、前記第2の接続パッドと前記第3の接続パッドとは相互 に接合される。

【発明の効果】

[0009]

半導体装置は、第1の面と前記第1の面に対向する第2の面とを有し第1の半導体素子 と各々前記第1の面から前記第2の面まで延在する複数の貫通ビアプラグとが形成された 第1の半導体チップと、前記第1の半導体チップ上に積層され、第3の面と前記第3の面 に対向する第4の面とを有し第2の半導体素子と各々前記第3の面から前記第4の面まで 延在する貫通ビアプラグが形成された第2の半導体チップと、を含み、前記第1の半導体 チップは、前記第1の面上に第1の接続パッドを有し、また前記第2の面上に第2の接続 パッドを有し、前記第1の半導体チップでは、前記第1の面において少なくとも二本の相 隣接する貫通ビアプラグが前記第1の接続パッドに共通に接続され、また前記第2の面に おいて、前記少なくとも二本の相隣接する貫通ビアプラグが前記第2の接続パッドに共通 に接続され、前記第2の半導体チップは、前記第3の面上に第3の接続パッドを有し、ま た前記第4の面上に第4の接続パッドを有し、前記第2の半導体チップでは、前記第3の 面において少なくとも一本の貫通ビアプラグが前記第3の接続パッドに接続され、また前 記第4の面において前記少なくとも一本の貫通ビアプラグが前記第4の接続パッドに接続 され、前記第2の半導体チップは前記第3の面が前記第1の半導体チップ上に、前記第2 の面に対面するように積層され、前記第2の接続パッドと前記第3の接続パッドとは相互 に接合され、前記第1の接続パッドは、前記第1の半導体チップ中において、前記第1の 面内に定義される第1の方向に隣接した一対の貫通ビアプラグを接続される第1の方位の 接続パッドと、前記第1の面内に定義され前記第1の方向に対して交差する第2の方向に 隣接した一対の貫通ビアプラグを接続される第2の方位を有する接続パッドとをそれぞれ 含む。

【図面の簡単な説明】

[0010]

【図1】第1の実施形態による三次元半導体集積回路装置の概略的構成を示す断面図であ る。

20

【図2】図1のうち、破線で囲んだ部分を詳細に示す断面図である。 【図3】図1の三次元半導体集積回路装置を構成する半導体チップ上における貫通電極と 接続パッドの配置例を示す平面図である。 【図4】比較例による半導体チップ上への貫通電極の配置例を示す平面図である。 【図5】別の比較例による半導体チップ上への貫通電極の配置例を示す平面図である。 【図6】図3の一変形例による半導体チップ上における貫通電極と接続パッドの配置例を 示す平面図である。 【図7A】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その1)である。 10 【図7B】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その2)である。 【図7C】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その3)である。 【図7D】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その4)である。 【図7E】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その5)である。 【図7F】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その6)である。 20 【図7G】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その7)である。 【図7日】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その8)である。 【図7I】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その9)である。 【図7J】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その10)である。 【図7K】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その11)である。 30 【図7L】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その12)である。 【図7M】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その13)である。 【図7N】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その14)である。 【図70】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その15)である。 【図7P】第1の実施形態による三次元半導体集積回路装置の製造方法を説明する工程断 面図(その16)である。 40 【図8】一変形例による三次元半導体集積回路装置の一部を示す断面図である。 【図9】図8の構成をさらに変形した三次元半導体集積回路装置の一部を示す断面図であ ລ. 【図10】図9の構成をさらに変形した三次元半導体集積回路装置の一部を示す断面図で ある。 【発明を実施するための形態】 [0011][第1の実施形態] 図1は、第1の実施形態による三次元半導体集積回路装置10の一例を示す断面図であ る。

[0012]

図1を参照するに前記三次元半導体集積回路装置10は、上主面11Aに配線パッド1 1aを、また下主面11Bに配線バッド11bを有し、ビルドアップ絶縁膜11cおよび 配線パタン11Cを交互に積層した構造のパッケージ基板11と、前記パッケージ基板 11上にフリップチップ実装された第1の半導体チップ12と、前記第1の半導体チップ 上にさらにフリップチップ実装された第2の半導体チップ13と、前記第2の半導体チッ プ13上にフリップチップ実装された第3の半導体チップ14を含み、前記半導体チップ 12中には、例えばCuよりなる貫通ビアプラグ12Bが行列状に形成されている。同様 に半導体チップ13中にもCuよりなる貫通ビアプラグ13Bが、行列状に形成されてい る。

【0013】

前記半導体チップ12はその下主面にMOSトランジスタなどの半導体素子および多層 配線構造12Aを形成されており、各々の貫通ビアプラグ12Bは前記半導体チップ12 の上主面から下主面まで延在し、前記下主面においては前記多層配線構造12A中に形成 された例えばCuよりなる接続パッド12bに連続する。前記接続パッド12bは、対応 する前記パッケージ基板11上の配線パッド11aに、例えばCuよりなる別の接続パッ ド12aにより電気的に接続される。その結果、前記半導体チップ12は前記パッケージ 基板11に対して機械的にも強固に結合される。

【0014】

同様に前記半導体チップ13はその下主面にMOSトランジスタなどの半導体素子およ び多層配線構造13Aを形成されており、各々の貫通ビアプラグ13Bは前記半導体チッ プ13の上主面から下主面まで延在し、前記下主面において、前記多層配線構造13Aの 一部を構成し例えばCuよりなる接続パッド13bに連続する。一方、前記接続パッド1 3bは、前記半導体チップ12の対応する貫通プラグ12Bに、例えばCuよりなる別の 接続パッドバンプ13aにより電気的に接続される。その結果、前記半導体チップ13は その下の半導体チップ12に対して機械的にも強固に結合される。

【0015】

さらに前記半導体チップ14はその下主面に、電極パッド14bを有する多層配線構造 14Aを形成されており、前記電極パッド14bを、その下の半導体チップ13中の対応 する貫通ビアプラグ13Bに、例えばCuよりなる別の接続パッド14aを介して接続す ることにより、前記半導体チップ14が半導体チップ13に対して電気的および機械的に 強固に結合される。

30

10

20

さらに前記パッケージ基板11と半導体チップ12の間の空間は封止樹脂12Rにより 封止され、同様に半導体チップ12と半導体チップ13の間の空間も封止樹脂13Rによ り封止されている。さらに半導体チップ13と半導体チップ14の間の空間が、封止樹脂 14Rにより封止されている。

[0017]

[0016]

さらに前記パッケージ基板11の下面11Bにおいては、それぞれの電極パッド11b に対応するはんだバンプ11Dが形成されている。

【0018】

40

図2は、前記図1の半導体集積回路装置10のうち、破線で囲んだ部分を詳細に示す断 面図である。ただしパッケージ基板11の詳細は省略している。

【 0 0 1 9 】

図2を参照するに、前記半導体チップ12には、多層配線構造12Aを形成された下主面にMOSトランジスタ12Trが形成されており、同様に半導体チップ13には、多層 配線構造13Aを形成された下主面にMOSトランジスタ13Trが形成されている。

【 0 0 2 0 】

前記半導体チップ12中には例えばCuよりなり例えば5µmの径Dを有する貫通ビア プラグ(TSV)12Bが径Dとおなじ間隔Dで、すなわちピッチ2Dで行列状に形成さ れており、各々の貫通ビアプラグ12Bは前記シリコンチップ12中に形成された貫通ビ

(6)

アホール中に、例えば1µmあるいはそれ以下の膜厚のライナ絶縁膜12L及び、例えば 0.3µmあるいはそれ以下の膜厚のバリアメタル膜(不図示)を介して形成されている 。同様に前記半導体チップ13中には例えばCuよりなり例えば5µmの径Dを有する貫 通ビアプラグ(TSV)13Bが径Dとおなじ間隔Dで、すなわちピッチ2Dで行列状に 形成されており、各々の貫通ビアプラグ13Bは前記半導体チップ13中に形成された貫 通ビアホール中に、例えば1µmあるいはそれ以下の膜厚のライナ絶縁膜13L及び、例 えば0.3µmあるいはそれ以下の膜厚のバリアメタル膜(不図示)を介して形成されて いる。前記ライナ絶縁膜12L,13Lとしては、例えばTEOSを原料としたCVD法 により形成された酸化膜を使うことができる。また、前記バリアメタル膜(不図示)として は、例えばTaあるいはTiなどの高融点金属をPVD法により形成することができる。 【0021】

さらに図2を参照するに、前記半導体チップ12において貫通ビアプラグ12Bは前記 多層配線構造12Aが形成されている下主面において、前記貫通ビアプラグ12Bの径D よりも大きな径のCu接続パッド12Bpを形成し、前記接続パッド12Bp上には例え ばA1などよりなる接続パッド12B_Aが形成されている。一方、前記貫通ビアプラグ1 2Bの他端は前記半導体チップ12の上主面から上方に突出し、突出端部12eを形成す る。

【0022】

同様に前記半導体チップ13において貫通ビアプラグ13Bは前記多層配線構造13A が形成されている下主面において前記多層配線構造13Aの一部として、前記貫通ビアプ 20 ラグ13Bの径Dよりも大きな径のCu接続パッド13Bpを形成し、前記接続パッド1 3Bp上には例えばA1などよりなる接続パッド13B_Aが形成されている。一方、前記 貫通ビアプラグ13Bの他端は前記半導体チップ13の上主面から上方に突出し、突出端 部13eを形成する。

[0023]

さらに前記半導体チップ12の下主面および上主面には、SiNなどよりなるパッシベ ーション膜12SNAおよび12SNBが形成されている。前記パッシベーション膜12 SNAは多層配線構造12Aを保護し、一方パッシベーション膜12SNBは前記貫通ビ アプラグ12Bの突出端部12eの周囲を保護する。

【0024】

同様に前記半導体チップ13の下主面および上主面には、SiNなどよりなるパッシベ ーション膜13SNAおよび13SNBが形成されている。前記パッシベーション膜13 SNAは多層配線構造13Aを保護し、一方パッシベーション膜13SNBは前記貫通ビ アプラグ13Bの突出端部13eの周囲を保護する。

[0025]

さて本実施形態では、このように半導体チップ12,13中に非常に微細な貫通ビアプ ラグ12Bあるいは13Bを高密度で形成しているため、複数のビアプラグ12Bあるい は13Bを使って単一の電流あるいは電圧を供給する冗長構成を実現することができる。 【0026】

すなわち前記半導体チップ12の上面には、例えばCuよりなり隣接する二つの貫通ビ 40 アプラグ12Bの突出端部12eを相互接続する別の接続パッド(13a)」が、前記ビ アプラグの径Dよりも小さな高さ(<D)で形成されており、一方、前記二つのビアプラ グ12Bに対応する前記半導体チップ13中の二つのビアプラグ13Bには、それぞれの 接続パッド13B_Aを相互接続する、同様にCuよりなる別の接続パッド(13a)₂が 、やはり前記ビアプラグの径Dよりも小さな高さ(<D)で形成されている。前記接続パ ッド(13a)」と前記接続パッド(13a)₂とは、破線」で示した位置において直接 に拡散接合され、前記図1に示した単一の接続パッド13aを形成する。このような接続 パッド13aは、図2に示すように、ビアプラグ3本分の寸法(3D)を有する。 【0027】

なお後ほど説明するように、図 2 の構成において前記接続パッド(13a)」の下面に ⁵⁰

30

は T a あるいは T i などの高融点金属よりなるバリアメタル膜 1 2 B M _Nが形成されてお り、前記接続パッド(13 a) ₂の上面には T a あるいは T i などの高融点金属よりなる バリアメタル膜 1 2 B M _Mが形成されている。

【 0 0 2 8 】

同様に前記半導体チップ13の上面には、例えばCuよりなり隣接する二つの貫通ビア プラグ13Bの突出端部13eを相互接続する別の接続パッド(14a)₁が、前記ビア プラグの径Dよりも小さな高さ(<D)で形成されており、図示は省略するが、その上の 半導体チップ14中の二つのビアプラグ14Bを相互接続する、同様な接続パッドに直接 に拡散接合され、図1の接続パッド14aが形成される。

[0029]

10

30

40

また図 2 の構成において前記接続パッド(14 a)₁の下面には T a あるいは T i など の高融点金属よりなるバリアメタル膜 1 3 B M _Mが形成されている。 【 0 0 3 0 】

さらに、前記二つのビアプラグ12Bには、それぞれの接続パッド12B_Aを相互接続 する、同様にCuよりなる別の接続パッド12aが、やはり前記ビアプラグの径Dよりも 小さな高さ(<D)で形成されており、前記接続パッド12aは前記パッケージ基板11 の配線パッド11aに拡散接合により接合される。前記接続パッド12aの上面には、同 様なバリアメタル膜12BM_Mが形成されている。

【0031】

かかる構成によれば、電流あるいは電圧が、相互接続された二つの貫通ビアプラグを含 20 む二系統の電流路を介して伝達されるため、一方の電流路に不良が生じても、三次元半導 体集積回路装置10の全体が不良となることが回避され、信頼性および歩留まりを向上さ せることができる。

【0032】

また図2に示すように前記Cu接続パッド(13a)₁,(13a)₂、さらにCu接続パッド(14a)₁およびCu接続12aは、前記貫通ビアプラグ12Bあるいは13 Bの径Dよりも小さな高さで形成されているため、図1の三次元半導体集積回路装置10 ではその全体の高さを低減することができ、従って小型化することができる。またこのように高さが低減される結果、高さ方向への配線長が減少し、しかも貫通ビアプラグ12B および13Bの接続にハンダバンプの代わりに抵抗の低いCu接続パッド12a,13a ,14aが使われるため、三次元半導体集積回路装置10全体としてのRC積による動作 速度の低下を抑制できる。すなわち本実施形態によれば、三次元半導体集積回路装置10 において、優れた動作速度を実現することができる。

[0033]

図3は、図1の三次元半導体集積回路装置10のうち、前記半導体チップ12を上から 見た平面図である。

【0034】

図3を参照するに、半導体チップ12には径Dが5µm、すなわち一辺が5µmの正方 形断面を有するビアプラグ12Bが径Dの二倍の10µmピッチで行列状に形成されてお り、図示の例では全部で64個(=8×8)のビアプラグ12Bが形成されている。この うち二つずつを前記接続パッド(13a)」により接続することにより、本実施形態では 冗長性を確保しつつ、32本の電流路を形成することができる。

[0035]

なお図3の実施形態において接続パッド(13a)₁で接続されるビアプラグ12Bの 並ぶ向きは任意であり、図示の例では、特定の方向に機械的脆弱性が生じないように縦向 きの組と横向きの組を同数に設定してあるが、必ずしも同数である必要はない。一方、封 止樹脂、例えば封止樹脂13Rの注入を容易にするために、これらの接続パッド(13a)) を同一の向きに揃えることも可能である。

[0036]

これに対し図4はハンダバンプを使って接合する比較例によるビアプラグの配置例を示 50

(8)

【 0 0 3 7 】

図4を参照するに、この比較例ではハンダ接合のため一辺が15µmの大きな正方形断 面を有するビアプラグ210Bを半導体チップ210上に30µmピッチで行列状に配列 しているが、この場合には9本の電流路しか確保できず、かつ冗長性を実現することがで きない。

【0038】

さらに図5は、一辺が10µmの正方形断面を有するビアプラグ220Bを半導体チップ220上に20µmピッチで行列状に配列した例を示しているが、この場合でも16本の電流路しか確保できず、かつ冗長性は実現することができない。

【 0 0 3 9 】

図6は、本実施形態の一変形例であり、各々が5µm×5µmのサイズで10µmのピッチで行列状に配置されたビアプラグ12Bを四本ずつ、正方形状の接続パッド(13a)」で一本の電流路にまとめる構成を示す平面図である。

[0040]

図6を参照するに、このような構成ではさらに冗長度が増大し、しかも、前記図5の場 合と同じ、16本の電流路を確保することができるのがわかる。

[0041]

なお、図3~図6で示したビアプラグの断面形状は説明を簡単にするために正方形とした。ビアプラグの断面形状は必ずしも正方形である必要はなく、例えば円状でも良い。 【0042】

20

30

10

このように本実施形態では、三次元半導体集積回路を構成する半導体チップ中に小径の 貫通ビアプラグを高い密度で配置し、かつ複数の貫通ビアプラグを接続パッドでまとめて 電流路あるいは信号路を構成することにより、冗長度を増大させることができるのみなら ず、三次元半導体集積回路中における電流路あるいは信号路の構成の自由度を増大させる ことができる。

【0043】

このように本実施形態では、貫通ビアプラグの接続にCu接続パッドを使い、ハンダバ ンプを使わないため、前記三次元半導体集積回路装置10の高さを低減することができ、 またこれに伴って高さ方向への配線長を低減することができる。その結果、三次元半導体 集積回路装置10では、前記冗長度の増大による歩留まりや信頼性の向上に加えて、信号 遅延が軽減され、動作速度が向上するなど、電気特性の向上を期することができる。

[0044]

さらに本実施形態では、個々の貫通ビアプラグ12Bを対応する貫通ビアプラグ13B に直接に整合させる必要はなく、例えば接続パッド(13a)」と接続パッド(13a) 2を整合さればよいため、高い位置合わせ精度は必要なく、半導体装置の製造スループットおよび歩留まりを向上させることができる。

【0045】

次に、本実施形態の3次元半導体集積回路装置10の製造方法を、図7A~図7Pを参照しながら説明する。以下では、半導体チップ12を例に説明するが、半導体チップ13 ⁴⁰の製造も同様にして行うことができる。

【0046】

図7Aを参照するに、半導体チップ12を構成するシリコンウェハ120上には、前記 図1,図2の下主面に対応する回路形成面12CKT上に前記半導体素子12Trが形成 されており、さらに前記回路形成面12CKTには、前記半導体素子12Trを覆ってシ リコン酸化膜12Oxが、例えば高密度プラズマCVD法などにより形成されている。 【0047】

図 7 A の工程ではさらに前記シリコン酸化膜 1 2 O x 上に、先に説明した貫通ビアプラ グ 1 2 B に対応するレジスト開口部 R _{1 A}を有するレジストパターン R ₁ が形成されてお り、図 7 B の工程において前記レジストパタ ン R ₁ をマスクに前記シリコンウェハ 1 2

0を深堀り反応性イオンエッチングし、前記レジスト開口部R1Aに対応して前記貫通ビ アプラグ12Bのための凹部12Vを、例えば5μmの径および10μmのピッチで、繰 り返し形成する。

(10)

[0048]

さらに図7Cの工程において前記図7Bの状態のシリコンウェハ120上にシリコン酸 化膜を例えば高密度プラズマCVD法により、前記凹部12Vの形状に整合して側壁面お よび底面を覆うように堆積し、前記ライナ膜12Lを形成する。

[0049]

さらに図7Dの工程において前記図7Cの構造上に例えばTaやTiなどの高融点金属 10 よりなるバリアメタル膜12BMを、例えばMOCVD法やスパッタ法などにより形成し 、さらにその上にCuシード層12CSを、例えば無電解メッキ法やスパッタ法などによ り形成する。

[0050]

さらに図7Eの工程において前記図7Dの構造を電解メッキ槽に浸漬し、前記Cuシー ド層12CSに通電することにより、前記凹部12Vを充填しCu層12Cuを形成する

[0051]

さらに図7Fの工程において、前記シリコンウェハ120上の余分なCu層12Cu及 びバリアメタル膜12BMを、前記シリコン酸化膜12O×が露出するまで化学機械研磨 (СМР)法により研磨することにより除去する。その結果、図7Fに示すように前記シ リコンウェハ120中には前記貫通ビアプラグ12Bに対応してCuビアプラグ120B が、側壁面および底面をバリアメタル膜12BMおよびライナ酸化膜12Lにより覆われ た状態で、例えば5μmの径および10μmのピッチで、行列状に形成される。ただし図 7 Fの状態では、前記Cuビアプラグ12Bはまだシリコンウェハ120を貫通していな 11.

[0052]

さらに図7Gの工程において、前記シリコンウェハ120の回路形成面12CKT上に 多層配線構造12Aが形成される。

[0053]

30 図7Gの例では前記多層配線構造12Aは下層部12ALと中層部12AMと上層部1 2 A U、さらに最上層部12 A T より構成されている。前記下層部12 A L はいわゆるL ow - K 膜よりなり第1の膜厚を有する層間絶縁膜12 ₁ ~12 ₅の積層を含み、前記層 間絶縁膜12₁~12₅中にはCu配線パタ ン12₁W~12₅Wおよび対応するCu ビアプラグが、デュアルダマシン法により形成されている。前記Cu配線パタ ン12 1 W~125Wは前記半導体素子12Trの活性領域、例えばソース領域やドレイン領域、 ゲート電極などにWコンタクトビアプラグ(不図示)を介して接続される。また前記Cu ビアプラグ120Bに対応して前記層間絶縁膜12,~12。中にはCuよりなる接続パ ッド12₁ P ~ 12₅ P が前記C u 配線パタ ン12₁ W ~ 12₅ W と同時にデュアルダ マシン法により形成されており、前記接続パッド12.PはCuビアプラグ120Bに接 して形成されているのに対し、接続パッド12。P~12 5 Pは、それぞれ直下の接続パ ッドに多数のビアプラグにより接続されている。その際前記接続パッド122P~125 Pは、それぞれ直下の接続パッド上において前記多数のCuビアプラグにより機械的に支 持される。前記接続パッド12,P~12₅Pは、それぞれ前記Cu配線パタ ン12₁ W~12₅Wの一部を構成する。

[0054]

また前記中層部12AMは、例えばシリコン酸化膜よりなり前記第1の膜厚よりも厚い 第2の膜厚を有する層間絶縁膜12。~12。の積層を含み、前記層間絶縁膜12。~1 2。中にはCu配線パタ ン12。W~12。Wおよび対応するCuビアプラグがデュア ルダマシン法により、前記Cu配線パタ ン12 」 W~12 5 Wおよび対応するビアプラ グよりも太い幅で形成されている。前記Cu配線パタ ン12。W~12。Wは、前記下

層部12ALのCu配線パタ ン12₁W~12₅Wおよび対応するCuビアプラグを介して前記半導体素子12Trの活性領域、例えばソース領域やドレイン領域、ゲート電極などに接続される。また前記Cuビアプラグ120Bに対応して前記層間絶縁膜12₆~ 12₈中にはCuよりなる接続パッド12₆P~12₈Pが前記Cu配線パタ ン12₆W~12₈Wと同時にデュアルダマシン法により形成されており、前記接続パッド12₆P~12₈Pは、それぞれ直下の接続パッド12₆P~12₈Pは、それぞれ直下の接続パッド上において前記 多数のCuビアプラグにより機械的に支持される。前記接続パッド12₆P~12₈Pは、それぞれ前記Cu配線パタ ン12₁W~12₅Wの一部を構成する。

(11)

【 0 0 5 5 】

また前記上層部12AUは、例えばシリコン酸化膜よりなり前記第2の膜厚よりも厚い 第3の膜厚を有する層間絶縁膜12。~121。の積層を含み、前記層間絶縁膜12。~ 12₁₀中にはCu配線パタ ン12₉W~12₁₀Wおよび対応するCuビアプラグが デュアルダマシン法により、前記Cu配線パタ ン12。W~12。Wおよび対応するビ アプラグよりも太い幅で形成されている。前記Cu配線パタ ン12。W~12」。Wは 、前記中層部12AMのCu配線パタ ン12。W~12。Wおよび対応するCuビアプ ラグ、さらに前記下層部12ALのCu配線パタ ン12₁W~12₅Wおよび対応する Cuビアプラグを介して前記半導体素子12Trの活性領域、例えばソース領域やドレイ ン領域、ゲート電極などに接続される。また前記Cuビアプラグ120Bに対応して前記 層間絶縁膜12₉~12₁₀中にはCuよりなる接続パッド12₉P~12₁₀Pが前記 Cu配線パタ ン12,W~12,0Wと同時にデュアルダマシン法により形成されてお り、前記接続パッド12 。P~12 10 Pは、それぞれ直下の接続パッドに多数のCuビ アプラグにより接続されている。その際、前記接続パッド12₉ P ~12₁₀ P は、それ ぞれ直下の接続パッド上において前記多数のCuビアプラグにより機械的に支持される。 前記接続パッド12。P~12」。Pは、それぞれ前記Cu配線パタ ン12。W~12 1 nWの一部を構成する。

[0056]

ここで前記Cu接続パッド12₁ P ~ 12₁₀ Pは、前記図2の構成における接続パッド12 B p を構成する。

【0057】

さらに前記最上層部12ATは、例えばシリコン酸化膜よりなり前記第3の膜厚よりも 厚い第4の膜厚を有する層間絶縁膜12₁₁を含み、前記層間絶縁膜12₁₁中にはA1 配線パタ ン12₁₁ W および対応する W ビアプラグが、前記 C u 配線パタ ン12₉W ~12.。Wおよび対応するビアプラグよりも太い幅で形成されている。前記Al配線パ タ ン12₁₁Wは、前記上層部12AUのCu配線パタ ン12₉W~12₁₀Wおよ び対応するCuビアプラグ、前記中層部12AMのCu配線パタ ン12₆W~12₈W および対応するCuビアプラグ、さらに前記下層部12ALのCu配線パタ ン12₁W ~12₅Wおよび対応するCuビアプラグを介して前記半導体素子12Trの活性領域、 例えばソース領域やドレイン領域、ゲート電極などに接続される。また前記Cuビアプラ グ120Bに対応して前記層間絶縁膜12₁₁中にはAlよりなる接続パッド12₁₁P が前記A1配線パタ ン1211Wと同時に形成されており、前記接続パッド1211P は、それぞれ直下の接続パッドに多数のWビアプラグにより接続されている。その際前記 接続パッド12₁₁Pは、それぞれ直下の接続パッド上において前記多数のWビアプラグ により機械的に支持される。前記接続パッド12₁₁Pは、前記A1配線パタン12₁ 1 Wの一部を構成する。ここで前記Al接続パッド1211 Pは、前記図2の構成におけ る接続パッド12BAを構成する。

【0058】

さらに図7Gの構成では、前記層間絶縁膜12₁とシリコン酸化膜12O×の間にSi CやSiNよりなる絶縁性バリア膜12₁ iが形成され、さらに前記層間絶縁膜12₁~ 12₁₁は、ぞれぞれの上面に同様な絶縁性バリア膜12₁i~12₁₁iを形成されて

30

20

10

40

いる。ここで絶縁性バリア膜1211iは、図2の構成におけるパッシベーション膜12 SNAを構成する。

[0059]

さらに図7Gの工程では、前記パッシベーション膜12SNA中に前記A1接続パッド 12 B A を露出する開口部12 S N O が形成され、さらに前記パッシベーション膜12 S NA上に前記開口部12SNOにおいて前記A1接続パッド12BAを覆うように、Ta あるいはTiなどの高融点金属よりなるバリアメタル膜12BM_MおよびCuシード層1 2 C S 。が順次形成される。

[0060]

10 さらに図7日の工程において前記Cuシード層12CS。上に二つの隣接するCuビア プラグ120Bを含むレジスト開口部R2Aを有するレジストパターンR,を形成し、図 7Iの工程においてCuの電解メッキを行うことにより、前記レジスト開口部R2AをC u層により充填し、前記接続パッド12aを形成する。

[0061**]**

さらに図7Jの工程において前記レジストパターンRっを除去した後、さらにパッシベ ーション膜12SNA上に残留しているCuシード層12CS_Sおよびバリアメタル膜1 2 B M _M をスパッタエッチングなどにより除去し、図 7 K の工程において、得られた構造 を支持基板100上に、前記シリコンウェハ120のうち、前記多層配線構造12Aおよ び接続パッド12aが形成された側が前記支持基板100に当接するように、仮接着剤層 101により接着する。なお図7Kは前記図7Jよりも広い範囲を示しており、図7K中 、破線で囲んだ部分が図7」で示した部分に対応する。

[0062]

さらに図7Kの工程ではこの状態において、前記シリコンウェハ120のうち、前記回 路形成面12CKTとは反対側の主面を研削し、さらにドライエッチングあるいはウェッ トエッチングすることにより、前記Cuビアプラグ120Bの他端12eを、前記ライナ 絶縁膜12L共々、前記反対側の主面から突出させる。これにより前記Cuビアプラグ1 20Bが貫通ビアプラグ12Bに変化する。

[0063]

図7Kの工程ではさらにこの状態で前記シリコンウェハ120の主面うち、前記パッシ ベーション膜12SNBを前記Cuビアプラグ120Bの他端12eの形状に整合して側 壁面および上面を覆うように堆積した後、前記パッシベーション膜12SNBを含む前記 Cuビアプラグ120Bの他端12eを覆うようにレジスト(不図示)を塗布する。続い て、前記レジスト(不図示)をマスクにしてドライエッチバックすることにより、前記C uビアプラグ120Bの他端12eの上面を覆う前記パッシベーション膜12SNB、前 記ライナ絶縁膜12L、前記バリアメタル膜12BM(不図示)を除去し、貫通ビアプラ グ12B内に充填されたCuを露出させる。その後、残存する前記レジスト(不図示)を 除去し、前記Cuビアプラグ120Bの他端12eが突出している面にTaやTiなどの 高融点金属よりなるバリアメタル膜12BM_NとCuシード層12CStを順次形成し、 さらに図7Lの工程において前記Cuシード層12CSt上に、各々前記貫通ビアプラグ 12Bを二本含む領域に対応したレジスト開口部R_{3A}およびR_{3B}を有するレジストパ ターンR₃が形成される。

[0064]

さらに図7Mの工程において、前記レジストパターンR₃をマスクにCuの電解メッキ を行い、前記レジスト開口部 R_{3 A}, R_{3 B}に、先に図 2 で説明した C u 接続パッド(1 3 a) ₁ を形成する。

[0065]

さらに図7Nの工程において前記レジストパターンR₃を除去した後、前記パッシベー ション膜12SNB上に残留しているCuシード層12CStおよびバリアメタル膜12 BM_№をスパッタエッチングなどにより除去し、図70の工程において前記仮接着剤層1 01を溶解させることにより前記シリコンウェハ120を前記支持基板100から離間さ 20

せ、ダイシングを行うことにより、前記シリコンウェハ120から半導体チップ12を切 り出す。

【0066】

さらにこのようにして切り出された半導体チップ12上に、図7Pに示すように同様な 半導体チップ13を、前記半導体チップ13のCu接続パッド(13a)₂が前記半導体 チップ12のCu接続パッド(13a)₁に整合するように載置し、これらCu接続パッ ド(13a)₁及び(13a)₂を破線Jの位置において一体に拡散接合することで、C u接続パッド13aが形成される。前記Cu接続パッドの拡散接合は、例えばArスパッ タリングによって前記Cu接続パッド(13a)₁及び(13a)₂の表面を活性化した 後、例えば窒素雰囲気中、上方から0.5~10MPaの圧力を印加し250 以上の温 度で10分以上加熱圧着する。

【0067】

また同時に前記半導体チップ13上面のCu接続パッド(14a)₁も、図示されてい ない半導体チップ14下面の対応するCu接続パッドと一体に拡散接合し、Cu接続パッ ド14aが形成される。また同時に前記半導体チップ12下面のCu接続パッド12aが 、対応するパッケージ基板11の対応するCu配線パッド11aに拡散接合する。

【0068】

さらに前記パッケージ基板11と半導体チップ12の間、半導体チップ12と半導体チ ップ13の間、および半導体チップ13と半導体チップ14の間に封止樹脂12R,13 R,14Rを順次導入することにより、図1,図2に示す三次元実装半導体集積回路装置 10が完成する。

20

30

40

50

10

[0069]

本実施形態によれば、配線パッド11aと貫通ビアプラグ12Bの接合、貫通ビアプラ グ12Bと13Bの接合、貫通ビアプラグ13Bと接続パッド14bの接合にハンダバン プを使用しない為、Cuよりなる貫通ビアプラグ中へのSnの拡散及びこれに起因する脆 い金属間化合物の形成など様々な問題が発生しなくなり、三次元半導体集積回路装置の歩 留まりおよび信頼性が大きく向上する。

また本実施形態によれば配線パッド11a,貫通ビアプラグ12Bおよび13B,接続 パッド14bを、はんだを介在させることなく、全て比抵抗の低いCuにより構成するこ とができ、RC積に起因する信号遅延を抑制でき、半導体集積回路装置の動作特性が大き く向上する。

[0071]

さらに本実施形態では、貫通ビアプラグ12Bおよび貫通ビアプラグ13Bの電気接続 を、複数の貫通ビアプラグにわたり形成される大きな面積の接続パッドによりなされるた め、接合が安定し、接合不良の発生を軽減することができる。

【0072】

さらに本実施形態によれば、貫通ビアプラグ12B,13Bの接続にハンダバンプの代わりに厚さをビアプラグの径よりも小さくできるCu接続パッドを使ったため、三次元半導体集積回路装置10の全体の高さを低減でき、半導体集積回路内における三次元方向の 信号路の長さを短縮でき、寄生インピーダンスを抑制し、半導体装置の動作速度を向上さ せることができる。

【0073】

また本実施形態では、先にも説明したように一つの信号路ないし電流路を構成するのに 複数の貫通ビアプラグを使うため冗長性が確保され、例え一つの貫通ビアプラグに不良が 発生しても、半導体集積回路装置10全体が不良となることを回避することができる。 【0074】

さらに本実施形態では、三次元半導体集積回路を構成する半導体チップ中に小径の貫通 ビアプラグを高い密度で配置し、かつ複数の貫通ビアプラグを接続パッドでまとめて電流 路あるいは信号路を構成することにより、三次元半導体集積回路中における電流路あるい は信号路の構成の自由度を増大させることができる。

【 0 0 7 5 】

図 8 は、一変形例による三次元半導体集積回路装置10 A の一部を示す、前記図2と同様な断面図である。図中、先に説明した部分には同一の参照符号を付し、説明は省略する

[0076]

図8を参照するに、本変形例では半導体チップ13における貫通ビアプラグ13Bの密 度を半導体チップ12の半分に減少させている。

【0077】

本実施形態においても、半導体チップ12中においては所望の冗長性が確保されており ¹⁰ 、かつ半導体チップ12と半導体チップ13の接続にはんだバンプを使っていないため、 三次元半導体集積回路装置10A中の配線長が短縮され、また配線抵抗が低減される。 【0078】

このように本実施形態は、半導体チップ12中の貫通ビアプラグ12Bと半導体チップ 13中の貫通ビアプラグ13Bが、必ずしも一対一の関係で、かつ同一のピッチで形成される場合に限定されるものではない。

【0079】

図9は、図8の構成をさらに変形した三次元半導体集積回路装置10Bの一部を示す、 前記図2と同様な断面図である。図中、先に説明した部分には同一の参照符号を付し、説 明は省略する。

[0080]

本実施形態では、半導体チップ13中の貫通ビアプラグ13Bの位置を、半導体チップ 12中の貫通ビアプラグ12Bに対してずらしているが、このような構成でも前記図8の 場合と同様に、半導体チップ12中においては所望の冗長性が確保されており、かつ半導 体チップ12と半導体チップ13の接続にはんだバンプを使っていないため、三次元半導 体集積回路装置10B中の配線長が短縮され、また配線抵抗が低減される。

[0081]

また本変形例では、前記貫通ビアプラグ13Bのピッチが前記貫通ビアプラグ12Bの ピッチの二倍になっているため、半導体チップ12と半導体チップ13の位置合わせが容 易になる。

[0082]

さらに図10は図9の構成をさらに変形した三次元半導体集積回路装置10Cの一部を 示す、前記図2と同様な断面図である。図中、先に説明した部分には同一の参照符号を付 し、説明は省略する。

[0083]

本変形例では前記貫通ビアプラグ13Bの径を貫通ビアプラグ12Bよりも増大させて いる。このように本変形例では必要に応じて貫通ビアプラグの径を半導体チップ毎に変化 させることも可能である。

[0084]

なお図8~図10の各変形例において、半導体チップ12と13を上下で入れ替えても ⁴⁰ よいことは明らかである。

【 0 0 8 5 】

以上の各実施形態では、前記貫通ビアプラグ12B,13Bおよび接続パッド12a, 13aがCuよりなる場合を説明したが、本実施形態はかかる特定の材料に限定されるも のではなく、例えばCuの代わりにAuなどの低抵抗金属を使うことも可能である。

【0086】

以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態 に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更 が可能である。

【符号の説明】

20

[0087]10 三次元半導体集積回路装置 11 パッケージ基板 11A パッケージ基板上主面 11B パッケージ基板下主面 11C 配線パタ ン 11D ハンダバンプ 11a,11b 配線パッド 11c ビルドアップ層 10 12,13,14,210,220 半導体チップ 12A,13A,14A 多層配線構造 12AL 多層配線構造下部 12 A M 多層配線構造中部 12AU 多層配線構造上部 12AT 多層配線構造最上部 12B,13B,210B,220B 貫通ビアプラグ 12 BA, 13 BA, 12₁₁ P A l 接続パッド 12 Bp Cu接続パッド 20 12CKT 回路形成面 12CS, 12CSs, 12CSt Cuシード層 12L,13L ライナ絶縁膜 125 NA パッシベーション膜 12SNO パッシベーション膜開口部 12R,13R,14R 封止樹脂 12Tr,13Tr 半導体素子 12V 凹部 12a, 12b, 13a, 13b, (13a)₁, (13a)₂, 14a, 14b, (1 4 a) ₁ C u 接続パッド 30 12 e , 13 e 貫通ビアプラグ突出部 121~121, 層間絶縁膜 12₁ P~12₁₀ P C u 接続パッド 121W~1211W 配線パタ ン 12₁i~12₁i 絶縁性バリア膜 120x シリコン酸化膜 100 支持基板 101 仮接着剤層 120 シリコンウェハ 120B Cuビアプラグ

【図2】

第1の実施形態による三次元半導体集積回路装置の概略的構成を示す断面図





【図3】

図1の三次元半導体集積回路装置を構成する半導体チップ上における 貫通電極と接続パッドの配置例を示す平面図



【図4】

比較例による半導体チップ上への貫通電極の配置例を示す平面図



【図6】

別の比較例による半導体チップ上への貫通電極の配置例を示す平面図





図3の一変形例による半導体チップ上における 貫通電極と接続パッドの配置例を示す平面図

【図7A】





第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その1) 【図7C】

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その3)

12Tr

12L

【図7B】

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その2)





第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その4)



12Tr

【図7G】

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その5) 第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その7)





第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その6)





【図7日】

【図71】



第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その9)



(19)

【図7K】

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その11)





【図7L】

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その12)



【図7M】

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その13)



第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その14)



2SNB 2A 2SNA 12Tr Dicing (13a)₁ 2BN 12BM_N (13a)₁ 12a Dicing 12BP

12e~ 12L~ 12~

2BM_N

128-

第1の実施形態による 三次元半導体集積回路装置の製造方法を説明する工程断面図(その15)

【図7P】



【図8】



【図70】



フロントページの続き

(56)参考文献 特開2006-237524(JP,A) 特開2002-050735(JP,A) 米国特許出願公開第2010/0032843(US,A1) 米国特許出願公開第2009/0278251(US,A1) 特開2004-152812(JP,A)

(58)調査した分野(Int.CI., DB名)

H01L 25/00-25/18