(11)特許番号

(45)発行日 <b>名</b>	▶和5年2月16日(2023.2.1	6)		(24)登録日	特許第7223828号 (P7223828) 令和5年2月8日(2023.2.8)
(51)国際特許分	類	FΙ			
H 0 1 L	21/301 (2006.01)	H 0 1 L	21/78	Q	
H 0 1 L	21/02 (2006.01)	H 0 1 L	21/78	В	
B 2 3 K	26/53 (2014.01)	H 0 1 L	21/78	V	
		H 0 1 L	21/02	В	
		B 2 3 K	26/53		
				請求	項の数 7 (全22頁)
(21)出願番号	特願2021-187082(P2021-187082)		(73)特許権者	000236436	
(22)出願日	令和3年11月17日(2021.11.17)			浜松ホトニクス株式会社	
(62)分割の表示	特願2017-146859(P2017-146859			静岡県浜松市東区市野町1126番地の	
	)の分割			1	
原出願日	平成29年7月28日(2017.7.28)		(74)代理人	100088155 弁理士 長谷川 芳樹	
(65)公開番号	特開2022-31745(P2022-31745A)				
(43)公開日	令和4年2月22日(2022.2.22)		(74)代理人	100113435	
審査請求日	令和3年11月26日(202	21.11.26)		弁理士 黒木 募	<b>夷樹</b>
			(74)代理人	100140442	
				弁理士 柴山 僻	建
			(72)発明者	坂本 剛志	
				静岡県浜松市東	区市野町1126番地の
				1 浜松ホトニク	フス株式会社内
			(72)発明者	杉浦 隆二	
				静岡県浜松市東	区市野町1126番地の
					最終頁に続く

(12)特許公報(B2)

(54)【発明の名称】 積層型素子の製造方法

(57)【特許請求の範囲】

【請求項1】

(19)日本国特許庁(JP)

表面及び裏面を有する半導体基板と、前記表面に沿って2次元状に配列された複数の機 能素子を含む回路層と、を備える半導体ウェハの積層体を構成する積層工程と、

前記積層工程の後に、前記積層体にレーザ光を照射することにより、前記積層体に改質 領域及び亀裂を形成するレーザ光照射工程と、

を備え、

前記積層工程は、

前記半導体ウェハとして、第1ウェハ及び第2ウェハを用意すると共に、前記第1ウェ ハの前記機能素子のそれぞれと前記第2ウェハの前記機能素子のそれぞれとが互いに対応 するように、前記第1ウェハの前記回路層に前記第2ウェハの前記回路層を接合する第1 接合工程と、

前記第1接合工程の後に、前記第2ウェハの前記半導体基板を研削する研削工程と、 前記研削工程の後に、前記半導体ウェハとして第3ウェハを用意すると共に、前記第2 ウェハの前記機能素子のそれぞれと前記第3ウェハの前記機能素子のそれぞれとが互いに 対応するように、前記第2ウェハの前記半導体基板に前記第3ウェハの前記回路層を接合 する第2接合工程と、

を有し、

前記レーザ光照射工程においては、前記第1ウェハの前記半導体基板に対して、前記機 能素子の間を通るように設定された切断予定ラインに沿って前記レーザ光を照射すること

により、前記切断予定ラインに沿って前記改質領域を形成すると共に、前記積層体の積層 方向に沿って<u>前記積層体の積層方向の両端に至るように</u>前記改質領域から前記亀裂を伸展 さ<u>せ、</u>

(2)

<u>前記レーザ光照射工程の後に、前記第1ウェハの前記半導体基板を研削する、</u>

積層型素子の製造方法。

【請求項2】

表面及び裏面を有する半導体基板と、前記表面に沿って2次元状に配列された複数の機 能素子を含む回路層と、を備える半導体ウェハの積層体を構成する積層工程と、

前記積層工程の後に、前記積層体にレーザ光を照射することにより、前記積層体に改質 領域及び亀裂を形成するレーザ光照射工程と、

を備え、

前記積層工程は、

前記半導体ウェハとして、第1ウェハ及び第2ウェハを用意すると共に、前記第1ウェ ハの前記機能素子のそれぞれと前記第2ウェハの前記機能素子のそれぞれとが互いに対応 するように、前記第1ウェハの前記半導体基板に前記第2ウェハの前記回路層を接合する 第1接合工程と、

前記第1接合工程の後に、前記第2ウェハの前記半導体基板を研削する研削工程と、 前記研削工程の後に、前記半導体ウェハとして第3ウェハを用意すると共に、前記第2 ウェハの前記機能素子のそれぞれと前記第3ウェハの前記機能素子のそれぞれとが互いに 対応するように、前記第2ウェハの前記半導体基板に前記第3ウェハの前記回路層を接合 する第2接合工程と、

を有し、

前記レーザ光照射工程においては、前記第3ウェハの前記半導体基板に対して、前記機 能素子の間を通るように設定された切断予定ラインに沿って前記レーザ光を照射すること により、前記切断予定ラインに沿って前記改質領域を形成すると共に、前記積層体の積層 方向に沿って<u>前記積層体の積層方向の両端に至るように</u>前記改質領域から前記亀裂を伸展 さ<u>せ、</u>

前記レーザ光照射工程の後に、前記第3ウェハの前記半導体基板を研削する、

積層型素子の製造方法。

【請求項3】

前記積層工程は、前記第1接合工程の前に、サポート基板及び前記第1ウェハを用意す ると共に、前記サポート基板に前記第1ウェハの前記回路層を接合する準備工程を有し、

前記第1接合工程においては、前記第2ウェハ、及び、前記サポート基板に接合された 前記第1ウェハを用意する、

請求項2に記載の積層型素子の製造方法。

【請求項4】

前記積層工程の後であって前記レーザ光照射工程の前、または、前記レーザ光照射工程の後に、前記サポート基板を除去するサポート基板除去工程をさらに備える、

請求項3に記載の積層型素子の製造方法。

【請求項5】

前記レーザ光照射工程は、

前記半導体基板に対して、前記裏面側から前記レーザ光を照射して前記改質領域として の第1改質領域を形成する第1レーザ光照射工程と、

前記半導体基板に対して、前記裏面側から前記レーザ光を照射して前記第1改質領域と 前記裏面との間に前記改質領域としての第2改質領域を形成することにより、前記両端に 至るように前記亀裂を伸展させる第2レーザ光照射工程と、

を有する、

<u>請求項1~4のいずれか一項</u>に記載の積層型素子の製造方法。

【請求項6】

前記レーザ光照射工程の後に、前記改質領域が形成された前記半導体基板を研削するこ

とにより、前記改質領域を除去する改質領域除去工程をさらに備える、

<u>請求項1~5</u>のいずれか一項に記載の積層型素子の製造方法。

【請求項7】

前記レーザ光照射工程の後に、前記積層体に応力を印加することにより、前記切断予定 ラインに沿って前記積層体を切断する切断工程をさらに備える、

<u>請求項1~6</u>のいずれか一項に記載の積層型素子の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、積層型素子の製造方法に関する。

【背景技術】

[0002]

特許文献1には、半導体ウェハを切断する方法が記載されている。この方法では、半導体ウェハがチャックテーブルに吸着保持されている状態において、チャックテーブルを往 復移動させつつ、高速回転する切削ブレードを下降させて半導体ウェハのストリートを切 削する。半導体ウェハは、全てのストリートに対して上記の切削が行われることによりダ イシングされ、個々の半導体チップに分割される。

【先行技術文献】

【特許文献】

[0003]

【文献】特開2006-013312号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

ところで、現在、例えばDRAM(Dynamic Random Access Memory)といった 半導体メモリの分野において、複数の素子を積層して構成される積層型素子の開発が進め られつつあり、積層型素子の薄化及び歩留まりの向上の両立の実現が期待されている。 【0005】

そこで、本発明は、積層型素子の薄化及び歩留まりの向上の両立が可能な積層型素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

[0006]

本発明者は、上記課題を解決するために鋭意検討を重ねた結果、次の知見を得るに至っ た。すなわち、半導体ウェハの積層体の切断に際して、積層体を構成する半導体ウェハの 基板部分に対してレーザ光を照射し、改質領域を形成すると共に当該改質領域から亀裂を 伸展させることにより、半導体ウェハの接合界面でのチッピングを抑制しつつ積層体を切 断可能となる。本発明は、このような知見に基づいてなされたものである。

【 0 0 0 7 】

すなわち、本発明に係る積層型素子の製造方法は、表面及び裏面を有する半導体基板と 、表面に沿って2次元状に配列された複数の機能素子を含む回路層と、を備える半導体ウ ェハの積層体を構成する積層工程と、積層工程の後に、積層体にレーザ光を照射すること により、積層体に改質領域及び亀裂を形成するレーザ光照射工程と、を備え、積層工程は 、半導体ウェハとして、第1ウェハ及び第2ウェハを用意すると共に、第1ウェハの機能 素子のそれぞれと第2ウェハの機能素子のそれぞれとが互いに対応するように、第1ウェ ハの回路層に第2ウェハの回路層を接合する第1接合工程と、第1接合工程の後に、第2 ウェハの半導体基板を研削する研削工程と、研削工程の後に、半導体ウェハとして第3ウ ェハを用意すると共に、第2ウェハの機能素子のそれぞれと第3ウェハの機能素子のそれ ぞれとが互いに対応するように、第2ウェハの半導体基板に第3ウェハの回路層を接合す る第2接合工程と、を有し、レーザ光照射工程においては、第1ウェハの半導体基板に対 して、機能素子の間を通るように設定された切断予定ラインに沿ってレーザ光を照射する 30

20

ことにより、切断予定ラインに沿って改質領域を形成すると共に、積層体の積層方向に沿って改質領域から亀裂を伸展させる。

[0008]

或いは、本発明に係る積層型素子の製造方法は、表面及び裏面を有する半導体基板と、 表面に沿って2次元状に配列された複数の機能素子を含む回路層と、を備える半導体ウェ ハの積層体を構成する積層工程と、積層工程の後に、積層体にレーザ光を照射することに より、積層体に改質領域及び亀裂を形成するレーザ光照射工程と、を備え、積層工程は、 半導体ウェハとして、第1ウェハ及び第2ウェハを用意すると共に、第1ウェハの機能素 子のそれぞれと第2ウェハの機能素子のそれぞれとが互いに対応するように、第1ウェハ の半導体基板に第2ウェハの回路層を接合する第1接合工程と、第1接合工程の後に、第 2ウェハの半導体基板を研削する研削工程と、研削工程の後に、半導体ウェハとして第3 ウェハを用意すると共に、第2ウェハの機能素子のそれぞれと第3ウェハの機能素子のそ れぞれとが互いに対応するように、第2ウェハの半導体基板に第3ウェハの回路層を接合 する第2接合工程と、を有し、レーザ光照射工程においては、第3ウェハの半導体基板に 対して、機能素子の間を通るように設定された切断予定ラインに沿ってレーザ光を照射す ることにより、切断予定ラインに沿って改質領域を形成すると共に、積層体の積層方向に 沿って改質領域から亀裂を伸展させる。

【 0 0 0 9 】

これらの方法においては、半導体ウェハの積層体の構成に際して、半導体ウェハ(ここ では第2ウェハ)の半導体基板を研削して薄化する研削工程を実施する。これにより、薄 化された積層体を得ることができる。このような積層体の切断にブレードダイシングを利 用すると、チッピングにより歩留まりの低下が顕著となる。これに対して、この方法にあ っては、半導体ウェハの半導体基板に対して、切断予定ラインに沿ってレーザ光を照射す ることにより、改質領域を形成すると共に改質領域から積層方向に亀裂を伸展させる。こ れにより、半導体ウェハの接合界面でのチッピングを抑制しつつ積層体を切断することが できる。よって、この方法によれば、積層型素子の薄化及び歩留まりの向上の両立が可能 となる。

【0010】

なお、上記の方法のうち、第1接合工程において、第1ウェ八の半導体基板に第2ウェ ハの回路層を接合する方法にあっては、積層工程は、第1接合工程の前に、サポート基板 及び第1ウェハを用意すると共に、サポート基板に第1ウェ八の回路層を接合する準備工 程を有し、第1接合工程においては、第2ウェハ、及び、サポート基板に接合された第1 ウェハを用意してもよい。この場合、第1接合工程における第1ウェハの取り扱いが容易 となる。また、この場合には、積層工程の後であってレーザ光照射工程の前、または、レ ーザ光照射工程の後に、サポート基板を除去するサポート基板除去工程をさらに備えても よい。なお、このサポート基板除去工程は、後述する切断工程の前に行うことができる。 【0011】

本発明に係る積層型素子の製造方法においては、レーザ光照射工程においては、積層体 における積層方向の両端に亀裂が至るように改質領域を形成してもよい。この場合、積層 体の反りを抑制可能となる。

【0012】

本発明に係る積層型素子の製造方法においては、レーザ光照射工程は、半導体基板に対して、裏面側からレーザ光を照射して改質領域としての第1改質領域を形成する第1レー ザ光照射工程と、半導体基板に対して、裏面側からレーザ光を照射して第1改質領域と裏 面との間に改質領域としての第2改質領域を形成することにより、両端に至るように亀裂 を伸展させる第2レーザ光照射工程と、を有してもよい。この場合、積層体の両端に確実 に至るように亀裂を伸展させることが可能となる。

【0013】

本発明に係る積層型素子の製造方法は、レーザ光照射工程の後に、改質領域が形成され た半導体基板を研削することにより、改質領域を除去する改質領域除去工程をさらに備え

てもよい。この場合、抗折強度が向上する。 [0014]本発明に係る積層型素子の製造方法は、レーザ光照射工程の後に、積層体に応力を印加 することにより、切断予定ラインに沿って積層体を切断する切断工程をさらに備えてもよ い。この場合、積層体を確実に切断可能となる。 【発明の効果】 [0015]本発明によれば、歩留まりの低下を抑制可能な積層型素子の製造方法を提供できる。 【図面の簡単な説明】 [0016]【図1】改質領域の形成に用いられるレーザ加工装置の概略構成図である。 【図2】改質領域の形成の対象となる加工対象物の平面図である。 【図3】図2の加工対象物の111-111線に沿っての断面図である。 【図4】レーザ加工後の加工対象物の平面図である。 【図5】図4の加工対象物のV-V線に沿っての断面図である。 【図6】図4の加工対象物のVI-VI線に沿っての断面図である。 【図7】加工対象物としての積層体を示す平面図である。 【図8】図7に示された積層体の一部を拡大して示す概略平面図である。 【図9】図8のIX - IX線に沿っての概略断面図である。 【図10】図9に示された一部の領域の拡大図である。 【図11】積層型素子の製造方法の主要な工程を示す図である。 【図12】積層型素子の製造方法の主要な工程を示す図である。 【図13】積層型素子の製造方法の主要な工程を示す図である。 【図14】積層型素子の製造方法の主要な工程を示す図である。 【図15】積層型素子の製造方法の主要な工程を示す図である。 【図16】下端距離とスプラッシュダメージとの関係を示す表である。 【図17】積層型素子の製造方法の別の態様の主要な工程を示す図である。 【図18】積層型素子の製造方法の別の態様の主要な工程を示す図である。 【図19】積層型素子の製造方法の別の態様の主要な工程を示す図である。 【図20】積層型素子の製造方法の別の態様の主要な工程を示す図である。 【発明を実施するための形態】 [0017]以下、本発明の一実施形態について、図面を参照して詳細に説明する。なお、各図にお いて、同一の要素同士、又は相当する要素同士には同一の符号を付し、重複する説明を省 略する場合がある。 [0018]本実施形態に係る積層型素子の製造方法においては、加工対象物(一例として半導体ウ ェハの積層体)にレーザ光を集光することにより、切断予定ラインに沿って加工対象物に 改質領域を形成する。そこで、まず、改質領域の形成について、図1~図6を参照して説 明する。 [0019]図1に示されるように、レーザ加工装置100は、レーザ光Lをパルス発振するレーザ

図・に小されるように、レーリ加工装直・000は、レーサ尤しをハルス発振するレーサ 光源101と、レーザ光Lの光軸(光路)の向きを90°変えるように配置されたダイク ロイックミラー103と、レーザ光Lを集光するための集光用レンズ105と、を備えて いる。また、レーザ加工装置100は、集光用レンズ105で集光されたレーザ光Lが照 射される加工対象物1を支持するための支持台107と、支持台107を移動させるため のステージ111と、レーザ光Lの出力やパルス幅、パルス波形等を調節するためにレー ザ光源101を制御するレーザ光源制御部102と、ステージ1110移動を制御するス テージ制御部115と、を備えている。 【0020】 20

10

30

レーザ加工装置100においては、レーザ光源101から出射されたレーザ光しは、ダ イクロイックミラー103によってその光軸の向きを90°変えられ、支持台107上に 載置された加工対象物1の内部に集光用レンズ105によって集光される。これと共に、 ステージ111が移動させられ、加工対象物1がレーザ光しに対して切断予定ライン5に 沿って相対移動させられる。これにより、切断予定ライン5に沿った改質領域が加工対象 物1に形成される。なお、ここでは、レーザ光しを相対的に移動させるためにステージ1 11を移動させたが、集光用レンズ105を移動させてもよいし、或いはこれらの両方を 移動させてもよい。

【0021】

加工対象物1としては、半導体材料で形成された半導体基板や圧電材料で形成された圧 電基板等を含む板状の部材(例えば、基板、ウェハ等)が用いられる。図2に示されるよ うに、加工対象物1には、加工対象物1を切断するための切断予定ライン5が設定されて いる。切断予定ライン5は、直線状に延びた仮想線である。加工対象物1の内部に改質領 域を形成する場合、図3に示されるように、加工対象物1の内部に集光点(集光位置)P を合わせた状態で、レーザ光Lを切断予定ライン5に沿って(すなわち、図2の矢印A方 向に)相対的に移動させる。これにより、図4、図5及び図6に示されるように、改質領 域7が切断予定ライン5に沿って加工対象物1に形成され、切断予定ライン5に沿って形 成された改質領域7が切断起点領域8となる。

【0022】

集光点 P とは、レーザ光 L が集光する箇所のことである。切断予定ライン 5 は、直線状 に限らず曲線状であってもよいし、これらが組み合わされた 3 次元状であってもよいし、 座標指定されたものであってもよい。切断予定ライン 5 は、仮想線に限らず加工対象物 1 の表面 3 に実際に引かれた線であってもよい。改質領域 7 は、連続的に形成される場合も あるし、断続的に形成される場合もある。改質領域 7 は列状でも点状でもよく、要は、改 質領域 7 は少なくとも加工対象物 1 の内部に形成されていればよい。また、改質領域 7 を 起点に亀裂が形成される場合があり、亀裂及び改質領域 7 は、加工対象物 1 の外表面(表 面 3 、裏面、若しくは外周面)に露出していてもよい。改質領域 7 を形成する際のレーザ 光入射面は、加工対象物 1 の表面 3 に限定されるものではなく、加工対象物 1 の裏面であ ってもよい。

【0023】

ちなみに、加工対象物1の内部に改質領域7を形成する場合には、レーザ光Lは、加工 対象物1を透過すると共に、加工対象物1の内部に位置する集光点P近傍にて特に吸収さ れる。これにより、加工対象物1に改質領域7が形成される(すなわち、内部吸収型レー ザ加工)。この場合、加工対象物1の表面3ではレーザ光Lが殆ど吸収されないので、加 工対象物1の表面3が溶融することはない。一方、加工対象物1の表面3に改質領域7を 形成する場合には、レーザ光Lは、表面3に位置する集光点P近傍にて特に吸収され、表 面3から溶融され除去されて、穴や溝等の除去部が形成される(表面吸収型レーザ加工)。 【0024】

改質領域7は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態 になった領域をいう。改質領域7としては、例えば、溶融処理領域(一旦溶融後再固化し た領域、溶融状態中の領域及び溶融から再固化する状態中の領域のうち少なくとも何れか 一つを意味する)、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混 在した領域もある。更に、改質領域7としては、加工対象物1の材料において改質領域7 の密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある 。加工対象物1の材料が単結晶シリコンである場合、改質領域7は、高転位密度領域とも いえる。

【0025】

溶融処理領域、屈折率変化領域、改質領域7の密度が非改質領域の密度と比較して変化 した領域、及び、格子欠陥が形成された領域は、更に、それら領域の内部や改質領域7と 非改質領域との界面に亀裂(割れ、マイクロクラック)を内包している場合がある。内包 30

10

される亀裂は、改質領域7の全面に渡る場合や一部分のみや複数部分に形成される場合が ある。加工対象物1は、結晶構造を有する結晶材料からなる基板を含む。例えば加工対象 物1は、窒化ガリウム(GaN)、シリコン(Si)、シリコンカーバイド(SiC)、 LiTaO3、及び、サファイア(Al2O3)の少なくとも何れかで形成された基板を含 む。換言すると、加工対象物1は、例えば、窒化ガリウム基板、シリコン基板、SiC基 板、LiTaO3基板、又はサファイア基板を含む。結晶材料は、異方性結晶及び等方性 結晶の何れであってもよい。また、加工対象物1は、非結晶構造(非晶質構造)を有する 非結晶材料からなる基板を含んでいてもよく、例えばガラス基板を含んでいてもよい。 【0026】

実施形態では、切断予定ライン5に沿って改質スポット(加工痕)を複数形成すること により、改質領域7を形成することができる。この場合、複数の改質スポットが集まるこ とによって改質領域7となる。改質スポットとは、パルスレーザ光の1パルスのショット (つまり1パルスのレーザ照射:レーザショット)で形成される改質部分である。改質ス ポットとしては、クラックスポット、溶融処理スポット若しくは屈折率変化スポット、又 はこれらの少なくとも1つが混在するもの等が挙げられる。改質スポットについては、要 求される切断精度、要求される切断面の平坦性、加工対象物1の厚さ、種類、結晶方位等 を考慮して、その大きさや発生する亀裂の長さを適宜制御することができる。また、実施 形態では、切断予定ライン5に沿って、改質スポットを改質領域7として形成することが できる。

[第1実施形態]

【0027】

引き続いて、第1実施形態に係る積層型素子の製造方法の一例について説明する。この 製造方法は、半導体ウェハの積層体を構成する積層工程を含み、積層工程により構成され た積層体を上記の加工対象物1としてレーザ加工を行う。そこで、まず、積層体の構成、 及び、製造される積層型素子の一例について説明する。

【 0 0 2 8 】

図7は、加工対象物としての積層体を示す平面図である。図8は、図7に示された積層体の一部を拡大して示す概略平面図である。図9は、図8のIX-IX線に沿っての概略断面図である。図7~9に示されるように、積層体10(加工対象物1)は、アクティブ領域11と、切断領域12と、を含む。アクティブ領域11は、オリエンテーションフラット6に沿った第1方向D1と、第1方向D1に交差(直交)する第2方向D2と、に沿って2次元状に配列されている。切断領域12は、第1方向D1及び第2方向D2に交差(直交)する第3方向D3からみて、アクティブ領域11を囲うように格子状に形成されている。

【0029】

積層体10は、第3方向D3に沿って互いに積層された複数(ここでは10個)の半導体ウェハ20を含む。半導体ウェハ20は、それぞれ、半導体基板21と回路層22とを有する。半導体基板21は、表面21sと裏面21rとを含む。回路層22は、表面21s上に形成されており、表面21sに沿って2次元状に配列された複数の機能素子23を含む。1つのアクティブ領域11は、第3方向D3に沿って1列に積層された複数(ここでは10個)の機能素子23を含むように、全ての半導体ウェハ20にわたって設定されている。この製造方法においては、積層体10を切断領域12において切断することにより、それぞれのアクティブ領域11が切り出される。

【0030】

そのために、積層体10には、上述した切断予定ライン5として、第1方向D1に沿った切断予定ライン5 a と、第2方向D2に沿った切断予定ライン5 b と、が設定されている。切断予定ライン5 a , 5 b は、第1方向D1及び第2方向D2のそれぞれに沿って互いに隣り合う機能素子23の間を通るように切断領域12に設定されている。より具体的には、切断領域12には、回路層22において、機能素子23を囲うように環状のストリート部25が設けられており、且つ、機能素子23及びストリート部25を囲うように格

20

子状の金属配線部26が設けられている。金属配線部26は、例えばTEG配線である。 【0031】

(8)

そして、切断予定ライン5 a は、第2方向D2に沿って互いに隣り合う機能素子23の間においてストリート部25を通りつつ、第1方向D1に沿って互いに隣り合うストリート部25の間において金属配線部26を通るように、第1方向D1に沿って設定されている。また、切断予定ライン5 b は、第1方向D1に沿って互いに隣り合う機能素子23の間においてストリート部25を通りつつ、第2方向D2に沿って互いに隣り合うストリート部25の間において金属配線部26を通るように、第2方向D2に沿って設定されている。なお、ここでは、回路層22においては、機能素子23とストリート部25との間に、金属製のガードリング27が設けられている。また、図8においては、積層体10の表層の半導体基板21の図示が省略されている。

【0032】

ここで、積層体10は、半導体ウェハ20として、後述する半導体メモリとしての機能 素子23を含む半導体ウェハ20Aと、半導体メモリのドライバICとしての機能素子2 3を含む半導体ウェハ20Bと、を有する。ここでは、積層体10は、その積層方向(第 3方向D3)における一端10a及び他端10bを有し、一端10aを構成する半導体ウ ェハ20のみが半導体ウェハ20Bである。そして、他端10bを構成する半導体ウェハ 20を含む他の半導体ウェハ20は、半導体ウェハ20Aである。

【0033】

引き続いて、積層型素子15について説明する。積層型素子15は、主に、上述した切 断予定ライン5a,5bに沿った積層体10の切断によりアクティブ領域11が切り出さ れることにより製造される。したがって、積層型素子15は、それぞれ、互いに一列に積 層された複数(積層体10における半導体ウェハ20の数と同数)の半導体基板21及び 回路層22を含む。積層型素子15においては、1つの回路層22が1つの機能素子23 を含む。

[0034]

したがって、積層型素子15の全体にあっては、回路層22の数と同数の機能素子23 が含まれる。機能素子23同士は、例えば、半導体基板21及び回路層22に形成された 貫通電極(不図示)を介して電気的に接続されている。機能素子23は、DRAMといっ た半導体メモリのための機能素子、及び、半導体メモリのドライバICのための機能素子 を含む。貫通電極は、例えばTSV(Through-Silicon Via)構造によって形成される 。貫通電極は、各層の機能素子23等(例えば半導体メモリ及びドライバIC)に対する 電源供給用いられる。なお、積層型素子15は、例えば、磁界伝送により高速無線通信を 行うための回路(不図示)をさらに有しており、当該回路を用いて信号の送受信を行うこ とができる。

【0035】

図10の(a)は、図9の領域A1の拡大図であって、半導体メモリのための機能素子 23を有する回路層22、及び対応する半導体基板21を示す拡大断面図である。図10 の(b)は、図9の領域A2の拡大図であって、ストリート部25、及び対応する半導体 基板21の拡大断面図である。図10の(a)に示されるように、機能素子23は、複数 のメモリセル22aを含む。メモリセル22aとメモリセル22aの周囲の領域は、例え ば、SiO2膜等の層間絶縁膜、配線層等から構成されている。半導体基板21における 機能素子23に対応する部分には、表面21sから裏面22r側に拡がる第1導電型領域 (例えば、P-well)21a,21b、及び、第2導電型領域(例えば、N-wel 1)21cと、第1導電型領域21aを囲うように拡がる第2導電型領域(例えば、De ep N-well)21dと、が形成されている。第1導電型領域21aは、メモリセ ル22aに対応する位置に形成されている。半導体基板21は、例えばシリコン基板であ る。

[0036]

一方、図10の(b)に示されるように、ストリート部25においては、回路層22は

10

20

30

40

、半導体基板21の表面21s上に順に積層された絶縁層28,29を含む。絶縁層28 は、例えばシリコン酸化物(例えばSiO<sub>2</sub>)からなる。絶縁層29は、例えばシリコン 窒化物(例えばSiN)からなる。第1方向D1における積層型素子15の寸法は、例え ば10mm程度である。第2方向D2における積層型素子15の寸法は、例えば10mm 程度である。第3方向D3における積層型素子15の寸法は、例えば300µm程度であ る。

[0037]

引き続いて、第1実施形態に係る積層型素子の製造方法の各工程について説明する。まず、上述した積層体10を構成する積層工程を行う。より具体的には、まず、図11の( a)に示されるように、半導体ウェハ20Bとして、第1ウェハ30を用意する(第1接 合工程)。第1ウェハ30の回路層22は、ドライバICとしての機能素子23を含む。 また、第1ウェハ30の回路層22は、ストリート部25において、表面21f上に順に 積層された絶縁層31,32を含む。

【0038】

絶縁層31は、例えばシリコン酸化物(例えばSiO<sub>2</sub>)からなる。絶縁層32は、例えばBlack Diamond系のLow-k膜である。第1ウェハ30の半導体基板21の厚さは、
 一例として600µm以上800µm以下程度である。また、第1ウェハ30の回路層22の厚さは、例えば3以上13µm以下程度である。

【 0 0 3 9 】

続いて、図11の(b)に示されるように、半導体ウェハ20Aとして、第2ウェハ4 0を用意する(第1接合工程)。ここでは、第2ウェハ40の回路層22は、半導体メモ リとしての機能素子23を含む。また、第2ウェハ40の回路層22は、ストリート部2 5において、絶縁層28,29を含む。第2ウェハ40の半導体基板21の厚さは、一例 として600µm以上800µm以下程度である。また、第2ウェハ40の回路層22の 厚さは、例えば3µm以上13µm以下程度である。

【0040】

続いて、第2ウェハ40を第1ウェハ30に積層して接合する(第1接合工程)。ここでは、第1ウェハ30の回路層22に、第2ウェハ40の回路層22を直接接合する。また、このとき、第1ウェハ30の機能素子23のそれぞれと第2ウェハ40の機能素子23のそれぞれとが、表面21s及び裏面21rに交差する第3方向D3に沿って互いに対応するようにする。すなわち、第1ウェハ30の機能素子23のそれぞれと第2ウェハ4 0の機能素子23のそれぞれとが、第3方向D3に沿って並ぶようにする(換言すれば、 第3方向D3に沿って互いに対向するようにする)。なお、直接接合の一例としては、常 温接合等が挙げられる。

【0041】

続いて、図12の(a)に示されるように、第2ウェハ40の半導体基板21を研削す る(研削工程)。ここでは、裏面21r側から半導体基板21を研削し、半導体基板21 (すなわち第2ウェハ40)を薄化する。ここでは、例えば半導体基板21の厚さが3µ m以上13µm以下程度となるように(一例として回路層22の厚さと同程度となるよう に)、半導体基板21を研削する。これにより、第2ウェハ40の全体の厚さを、例えば 6µm以上26µm以下程度とする。この研削により形成される新たな裏面21rは、直 接接合が可能な程度の平面度とされる(一例として鏡面化される)。

【0042】

続いて、図12の(b)に示されるように、半導体ウェハ20Aとして、第3ウェハ5 0を用意する(第2接合工程)。続いて、第3ウェハ50を第2ウェハ40に接合する( 第2接合工程)。ここでは、第2ウェハ40の半導体基板21に、第3ウェハ50の回路 層22を直接接合する。また、このとき、第2ウェハ40の機能素子23のそれぞれと第 3ウェハ50の機能素子23のそれぞれとが、第3方向D3に沿って互いに対応するよう にする。

[0043]

続いて、図13の(a)に示されるように、第3ウェハ50の半導体基板21を、その 裏面21r側から研削し、半導体基板21(すなわち第3ウェハ50)を薄化する。ここ では、第2ウェハ40の場合と同様に、例えば半導体基板21の厚さが3µm以上13µ m以下程度となるように(一例として回路層22の厚さと同程度となるように)、半導体 基板21を研削する。これにより、第3ウェハ50の全体の厚さを、例えば6µm以上2 6µm以下程度とする。この研削により形成される新たな裏面21rは、直接接合が可能 な程度の平面度とされる(一例として鏡面化される)。

[0044]

その後、図13の(b)に示されるように、第2接合工程と同様に、複数(例えば7つ)の半導体ウェハ20Aを順次積層、接合、及び研削し、積層体10を構成する。これにより、例えば、ドライバICとしての機能素子23を含む1つの半導体ウェハ20A(第 1ウェハ30)と、半導体メモリとしての機能素子23を含む複数(ここでは9つ)の半 導体ウェハ20B(第2ウェハ40、第3ウェハ50、及び、それ以降のウェハ)と、が 積層され、複数(ここでは10個)の半導体ウェハ20からなる積層体10が得られる。 【0045】

図13の(b)においては、後のレーザ光照射工程に備えて、上記のように得られた積層体10を反転した状態において保持具Hにより保持している。すなわち、ここでは、積層体10の他端10bが保持具H側に向けられると共に、一端10aを含む第1ウェハ30が最も保持具Hと反対側に望み、その半導体基板21の裏面21rが露出されている。なお、以降の工程の説明においては、積層体10の積層構造を省略し、アクティブ領域11と切断領域12とを代表的に図示する。

【0046】

引き続いて、積層体10にレーザ光Lを照射することにより、積層体10に改質領域7 及び亀裂9を形成するレーザ光照射工程を行う。すなわち、図14に示されるように、第 1ウェハ30の半導体基板21に対して、機能素子23の間を通るように設定された切断 予定ライン5a,5bに沿ってレーザ光Lを照射することにより、切断予定ライン5a, 5bに沿って改質領域7を形成すると共に、積層体10の積層方向(第3方向D3)に沿 って改質領域7から亀裂9を伸展させる。この工程について、より具体的に説明する。 【0047】

この工程では、まず、図14の(a)に示されるように、第1ウェハ30の半導体基板 21の裏面21rをレーザ光入射面としつつ、第1ウェハ30の半導体基板21の内部に レーザ光Lの集光点Pを位置させる。その状態において、レーザ光Lを照射しながらレー ザ光の集光点Pを切断予定ライン5a,5bのそれぞれに沿って相対移動させる(スキャ ンする)。これにより、第1ウェハ30の半導体基板21の内部に、改質領域7としての 第1改質領域71が切断予定ライン5a,5bに沿って形成される。これと共に、第1改 質領域71から生じた亀裂9が第3方向D3に沿って部分的に伸展する。

【0048】

続いて、図14の(b)に示されるように、第1ウェハ30の半導体基板21の裏面2 1rをレーザ光入射面としつつ、第1ウェハ30の半導体基板21の内部にレーザ光しの 集光点Pを位置させる。このとき、集光点Pの位置を、第1改質領域71を形成するとき の集光点Pの位置よりも裏面21r側(レーザ光入射面側)とする。その状態において、 レーザ光Lを照射しながらレーザ光Lの集光点Pを切断予定ライン5a,5bのそれぞれ に沿って相対移動させる(スキャンする)。

[0049]

これにより、第1ウェハ30の半導体基板21の内部に、改質領域7としての第2改質 領域72が切断予定ライン5a,5bに沿って形成される。ここでは、第2改質領域72 は、集光点Pの位置の違いに対応して、第1改質領域71と裏面21rとの間に形成され る。第2改質領域72の形成により、第3方向D3に沿って亀裂9をさらに伸展させ、亀 裂9が積層体10の両端(一端10a及び他端10b)に至るようにする(すなわち、所 謂フルカットの状態とする)。このときのレーザ光Lの照射条件については、後に詳述す

10

る。

【0050】

このように、ここでは、積層体10における積層方向(第3方向D3)の両端に亀裂9 が至るように改質領域7を形成する。すなわち、レーザ光照射工程においては、第1ウェ ハ30の半導体基板21に対して、裏面21r側からレーザ光Lを照射して改質領域7と しての第1改質領域71を形成する(第1レーザ光照射工程)。そして、第1ウェハ30 の半導体基板21に対して、裏面21r側からレーザ光Lを照射して第1改質領域71と 裏面21rとの間に改質領域7としての第2改質領域72を形成することにより、積層体 10の両端に至るように亀裂9を伸展させる(第2レーザ光照射工程)。

【0051】

続いて、図15の(a)に示されるように、第1ウェ八30の半導体基板21を裏面2 1r側から研削することにより、改質領域7(第1改質領域71及び第2改質領域72) を除去する(改質領域除去工程)。ここでは、例えば半導体基板21の厚さが200µm 程度となるように、半導体基板21を研削する。第1ウェ八30の半導体基板21の厚さ を他の半導体基板21よりも厚く残すのは、第1ウェ八30の半導体基板21が積層型素 子15においてサポート基板となるためである。

【0052】

その後、図15の(b)に示されるように、積層体10をエキスパンドテープ等の拡張 可能な支持部材Sにより支持した状態とする。このとき、第1ウェハ30の半導体基板2 1の裏面21rを支持部材S側に配置する。その状態において、支持部材Sを拡張するこ とにより積層体10に対して亀裂9が開く方向に応力を印加し、切断予定ライン5a,5 bに沿って積層体10を切断する(切断工程)。これにより、積層体10からアクティブ 領域11が切り出され、複数の積層型素子15が得られる。そして、各切断予定ライン5 a,5bに沿って積層体10が切断されることにより得られた複数の積層型素子15を互 いに離間させ、各積層型素子15をピックアップする(ピックアップ工程)。 【0053】

以上説明したように、第1実施形態に係る積層型素子15の製造方法においては、半導体ウェハ20の積層体10の構成に際して、半導体ウェハ20の半導体基板を研削して薄化する研削工程を実施する。これにより、薄化された積層体10を得ることができる。上述したように、このような積層体10の切断にプレードダイシングを利用すると、チッピングにより歩留まりの低下が顕著となる。これに対して、この方法にあっては、半導体ウェハ20の半導体基板21に対して、切断予定ライン5に沿ってレーザ光Lを照射することにより、改質領域7を形成すると共に改質領域7から積層方向に亀裂9を伸展させる。これにより、半導体ウェハ20の接合界面でのチッピングを抑制しつつ積層体10を切断することができる。よって、この方法によれば、積層型素子15の薄化及び歩留まりの向上の両立が可能となる。

[0054]

また、第1実施形態に係る積層型素子15の製造方法は、レーザ光照射工程の後に、改 質領域7が形成された半導体基板21を研削することにより、改質領域7を除去する改質 領域除去工程をさらに備えている。このため、抗折強度が向上する。さらに、本実施形態 に係る積層型素子15の製造方法は、レーザ光照射工程及び改質領域除去工程の後に、積 層体10に応力を印加することにより、切断予定ライン5に沿って積層体10を切断する 切断工程をさらに備えるので、積層体10を確実に切断できる。

【0055】

ここで、第1実施形態に係る積層型素子15の製造方法においては、レーザ光照射工程 において、積層体10における積層方向の両端(一端10a及び他端10b)に亀裂9が 至るように(すなわち、積層体10のフルカットを生じさせように)改質領域7を形成す る。そのために、レーザ光照射工程は、半導体基板21に対して、裏面21r側からレー ザ光Lを照射して改質領域7としての第1改質領域71を形成する第1レーザ光照射工程 と、半導体基板21に対して、裏面21r側からレーザ光Lを照射して第1改質領域71 10

と裏面21rとの間に改質領域7としての第2改質領域72を形成することにより、積層体10の両端に至るように亀裂9を伸展させる第2レーザ光照射工程と、を有している。 【0056】

この点について詳細に説明する。図14に示されるレーザ光照射工程においては、積層 体10にフルカットを生じさせるためのレーザ光Lの照射条件を制御することができる。 ここでは、半導体基板21がシリコンからなる場合について説明する。積層体10にフル カットを生じさせるためには、まず、半導体基板21におけるレーザ光入射面である裏面 21rの反対の表面21sから第1改質領域71の表面21s側の端部の距離(以下、「 下端距離BL」という)を、ある程度大きくした状態において、尚且つ、第2改質領域7 2を形成したときに第1改質領域71から表面21s側に延びる亀裂9(初亀裂)が、表 面21sに至るようにする。

【0057】

ここでは、一例として、厚さが775µmの半導体基板21に対して下端距離BLを200µm以上とした状態において、初亀裂が表面21sに至るようにする。これにより、200µm以上伸展して表面21sに至った初亀裂の影響により、亀裂9が積層体10の端部までさらに伸展し、フルカットが生じる。そのためには、レーザ光Lの波長を1170nm以上1800nm以下の範囲とすることができる。

【0058】

レーザ光Lの波長が1170nm以上であれば、ノンドープ且つ欠陥無しの理想的なシ リコンにおいて、レーザ光Lの内部透過率が理論上100%となる。一方、レーザ光Lの 波長が1800nm以下であれば、半導体基板21において確実に2光子吸収を生じさせ て改質領域7を形成可能である。さらに、レーザ光Lのパルス幅を350nsec以上と し、パルスエネギーを25µJ以上とし、パルスピッチを6.5µm以上45µm以下と することにより、より確実にフルカットを生じさせ得る。

【 0 0 5 9 】

下端距離 B L が 2 0 0 µ m 以上である第 1 改質領域 7 1 から延びる初亀裂が表面 2 1 s に至ったレーザ光 L の照射条件の例(すなわち、積層体 1 0 にフルカットを生じさせ得る 条件の例)を示す。

【 0 0 6 0 】

[第1例]

レーザ光Lの波長:1500nm。 パルス幅:500nsec。 パルス<br />
周波数:40 k H。 集光用レンズ105下の出力値:1.48w。 パルスエネルギー:37。0µJ。 パルスピッチ:15μm。 半導体基板21の厚さ:779µm。 第1改質領域71の表面21sからの距離(下端距離BL):262μm。 第2改質領域72の表面21sからの距離:370µm。 第1改質領域71の形成時の集光用レンズ105の移動距離Dz1:142µm。 40 第2改質領域72の形成時の集光用レンズ105の移動距離Dz2:112µm。 [第2例] レーザ光Lの波長:1342nm。 パルス幅:350 n s e c。 パルス周波数: 60 k H。 集光用レンズ105下の出力値:2.60w。 パルスエネルギー: 4 3 . 3 µ J。 パルスピッチ: 8.30μm。 半導体基板21の厚さ:625µm。 第1改質領域71の表面21sからの距離(下端距離BL):218µm。 50

第2改質領域72の表面21sからの距離:346µm。

第1改質領域71の形成時の集光用レンズ105の移動距離Dz1:92μm。 第2改質領域72の形成時の集光用レンズ105の移動距離Dz2:60μm。 【0061】

なお、移動距離 D z 1 は、半導体基板 2 1 の裏面 2 1 r (レーザ光入射面)に集光点 P を形成するような集光用レンズ105の初期位置から、第1改質領域71を形成するため の位置に集光点 P を形成するように集光用レンズ105を第3方向 D 3 に沿って移動させ た距離である(図14の(a)参照)。同様に、移動距離 D z 2 は、集光用レンズ105 を、初期位置から第2改質領域72を形成するための位置に集光点を形成するように第3 方向 D 3 に沿って移動させた距離である(図14の(b)参照)。

【0062】

以上のように積層体10にフルカットを生じさせることにより、積層体10を確実に切 断可能として歩留まりをさらに向上可能である。また、積層体10の反りを抑制すること ができる。積層体10の反りを抑制することにより、上述したように、改質領域7を除去 するように半導体基板21を研削することが可能となる。これにより、抗折強度が向上す る。

【0063】

ここで、上記の観点とは別の観点からも、下端距離 B L を 2 0 0 µ m 以上とすることが できる。すなわち、下端距離 B L を小さくすると、半導体基板 2 1 のレーザ光入射面であ る裏面 2 1 r の反対の表面 2 1 s 側への漏れ光によって、表面 2 1 s 側にダメージが生じ るおそれがある。このように、レーザ光入射面とは反対側の面に生じるダメージを「スプ ラッシュダメージ」と称する。図 1 6 は、下端距離とスプラッシュダメージとの関係を示 す表である。図 1 6 の例では、半導体基板 2 1 のレーザ光入射面と反対側の端面(表面 2 1 s)に S n 膜を形成してスプラッシュダメージを観察した。

【0064】

図16の表の「ダメージ」の欄の「あり」及び「なし」は、レーザ光Lの集光点Pの直下の位置(切断予定ライン5に対応する位置)にダメージがあるか否かを示しており、「距離」の欄は、当該位置からスプラッシュダメージが生じた位置までの最大の距離である。図16に示されるように、下端距離BLが107µm以上では、集光点Pの直下の位置でのダメージが生じなくなる。一方、スプラッシュダメージが生じるか否かの下端距離BLの閾値は、189µmと220µmとの間に存在する。このように、スプラッシュダメージの低減の観点からも、下端距離BLを200µm以上とすることができる。これにより、デバイス特性の劣化を抑制できる。

[第2実施形態]

【0065】

引き続いて、第2実施形態に係る積層型素子の製造方法の一例について説明する。この 製造方法においては、半導体ウェハ20の積層体を構成する積層工程の前に、準備工程が 行われる。すなわち、ここでは、まず、図17の(a)に示されるように、サポート基板 60を用意する(準備工程)。サポート基板60は、ガラス基板又は半導体基板等の任意 の基板である。サポート基板60は、例えば、研削前の半導体基板21の厚さと同程度の 厚さ(例えば600µm以上800µm以下程度の厚さ)を有する。続いて、図17の( b)に示されるように、半導体ウェハ20Aとして、第1ウェハ70を用意する(準備工 程)。続いて、第1ウェハ70の回路層22をサポート基板60の表面50aに接合する (準備工程)。この接合には、例えば樹脂接合を用いることができる。

【0066】

続いて、図18の(a)に示されるように、第1ウェハ70の半導体基板21を研削す る。ここでは、裏面21r側から半導体基板21を研削し、半導体基板21(すなわち第 1ウェハ70)を薄化する。ここでは、例えば半導体基板21の厚さが3µm以上13µ m以下程度となるように(一例として回路層22の厚さと同程度となるように)、半導体 基板21を研削する。これにより、第1ウェハ70の全体の厚さを、例えば6µm以上2

6 µ m 以下程度とする。この研削により形成される新たな裏面 2 1 r は、直接接合が可能 な程度の平面度とされる(一例として鏡面化される)。

【0067】

続いて、積層工程が行われる。すなわち、図18の(b)に示されるように、半導体ウェハ20Aとして、第2ウェハ80を用意する(第1接合工程)。これと共に、上述したように、サポート基板60に接合された第1ウェハ70を用意する(第1接合工程)。続いて、第2ウェハ80を第1ウェハ70に接合する(第1接合工程)。ここでは、第1ウェハ70の半導体基板21に、第2ウェハ80の回路層22を直接接合する。また、このとき、第1ウェハ70の機能素子23のそれぞれと第2ウェハ80の機能素子23のそれ ぞれとが、第3方向D3に沿って互いに対応するようにする。

【0068】

続いて、図19の(a)に示されるように、第2ウェ八80の半導体基板21を研削す る(研削工程)。ここでは、裏面21r側から半導体基板21を研削し、半導体基板21 (すなわち第2ウェ八80)を薄化する。ここでは、第1ウェ八70の場合と同様に、例 えば半導体基板21の厚さが3µm以上13µm以下程度となるように(一例として回路 層22の厚さと同程度となるように)、半導体基板21を研削する。これにより、第2ウ ェ八80の全体の厚さを、例えば6µm以上26µm以下程度とする。この研削により形 成される新たな裏面21rは、直接接合が可能な程度の平面度とされる(一例として鏡面 化される)。

[0069]

続いて、図19の(b)及び図20の(a)に示されるように、半導体ウェハ20Aと しての第2ウェハ80の積層、接合、及び、研削を、上記の第1接合工程及び研削工程と 同様にして繰り返し行うことにより、サポート基板60上に積層された複数(ここでは9 つ)の半導体ウェハ20Aを含む積層体を構成する。

【 0 0 7 0 】

続いて、図20の(b)に示されるように、半導体ウェハ20Bとして、第3ウェハ9 0を用意すると共に、第2ウェハ80の機能素子23のそれぞれと第3ウェハ90の機能 素子23のそれぞれとが互いに対応するように、第2ウェハ80の半導体基板21に第3 ウェハ90の回路層22を直接接合する(第2接合工程)。これにより、本実施形態に係 る積層体10が得られる。ここでの積層体10は、第1実施形態に係る積層体10と比較 して、半導体基板21と回路層22とが積層体10の全体にわたって交互に積層されてい る点で相違している。

【0071】

その後、図14に示されるように、第1実施形態に係るレーザ光照射工程と同様に、積 層体10にレーザ光Lを照射することにより、積層体10に改質領域7(第1改質領域7 1及び第2改質領域72)及び亀裂9を形成するレーザ光照射工程を行う。ただし、本実 施形態においては、第3ウェハ90の半導体基板21に対して、機能素子23の間を通る ように設定された切断予定ライン5a,5bに沿ってレーザ光Lを照射することにより、 切断予定ライン5a,5bに沿って改質領域7を形成すると共に、積層体10の積層方向 (第3方向D3)に沿って改質領域7から亀裂9を伸展させる。 【0072】

ここでも、積層体10における積層方向の両端(一端10a及び他端10b)に亀裂9 が至るように改質領域7を形成する。そして、図15に示されるように、第1実施形態に 係る切断工程と同様に、亀裂9が開く方向に積層体10に応力を印加することにより、切 断予定ライン5a,5bに沿って積層体10を切断する切断工程を行う。これにより、積 層体10から複数の積層型素子15が切り出される。また、第1実施形態と同様に、ピッ クアップ工程を行う。なお、本実施形態に係る積層型素子の製造方法は、積層工程の後で あってレーザ光照射工程の前、または、レーザ光照射工程の後に、積層体10からサポー ト基板60を除去するサポート基板除去工程をさらに備えてもよい。ただし、サポート基 板除去工程は、切断工程の前に行われる。以上の第2実施形態に係る積層型素子の製造方 10

法によっても、第1実施形態に係る効果と同様の効果を奏することが可能である。 【0073】

以上の実施形態は、本発明に係る積層型素子の製造方法の一実施形態について説明した ものである。したがって、本発明に係る積層型素子の製造方法は、上記の実施形態に限定 されず、各請求項の要旨を変更しない範囲において、任意の変形が可能である。 【0074】

例えば、半導体基板21において機能素子23に対応する部分(より詳細には、当該部 分のうち、第2導電型領域21dに対して裏面21r側の領域)には、裏面21rに露出 するようにゲッタリング領域4を形成してもよい。ゲッタリング領域は、半導体基板21 の内部において、重金属等の不純物を集めて捕獲するゲッタリング効果を発揮する領域で ある。ゲッタリング領域は、レーザ光の照射によって半導体基板21が改質された領域( 密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域)で あり、例えば溶融処理領域である。ゲッタリング領域4は、機能素子23(より詳細には 、メモリセル22a)に対向していれば、連続的に形成されていてもよいし、或いは、断 続的に形成されていてもよい。

【0075】

ゲッタリング領域を形成する場合には、レーザ光のパルス幅を、改質領域7を形成する ためのレーザ光Lのパルス幅よりも短くすることができる。これにより、改質領域7より もサイズが小さく且つ改質領域7よりも亀裂を発生させ難いゲッタリング領域を形成する ことができる。

【0076】

ゲッタリング領域は、例えば次のような手順によって形成され得る。すなわち、図11 の(b)に示されるように、第2ウェハ40を第1ウェハ30に積層して接合した後に、 第2ウェハ40の半導体基板21の裏面21rをレーザ光入射面として半導体基板21に レーザ光を照射することによりゲッタリング領域を形成する。その後、図12の(a)に 示されるように半導体基板21を研削することにより、ゲッタリング領域を残存させつつ 半導体基板21を薄化する。このとき、ゲッタリング領域を裏面21rに露出させる。こ れにより、半導体基板21において機能素子23に対応する部分には、裏面21rに露出 するようにゲッタリング領域が形成される。このようなゲッタリング形成工程を、各半導 体ウェハ20の積層後であって研削前に行うことができる。

【 0 0 7 7 】

なお、上記実施形態において、2つの半導体ウェハ20の接合に際し、それぞれの機能 素子23が互いに対応するように積層している。一方の半導体ウェハ20の各機能素子2 3と他方の半導体ウェハ20の各機能素子とが互いに対応するとは、1つのアクティブ領 域11において、一方の半導体ウェハ20の少なくとも1つの機能素子23と、他方の半 導体ウェハ20の少なくとも1つの機能素子23と、が所定の位置関係を有することを意 味する。したがって、例えば、機能素子23のメモリセル22a同士が一対一に対応する 場合に限定されず、一対多に対応する場合もある。また、メモリセル22a同士が一対一 に対応する場合であっても、第3方向D3に沿って並ぶ場合に限らず、第1方向D1及び 第2方向D2における位置が互いに異なる場合もある。

また、上記実施形態においては、回路層22を半導体基板21や別の回路層22に直接 接合する一例について説明した。回路層22を直接接合する場合には、回路層22の表面 に対して平坦化処理を施し得るが、この平坦化処理としては、回路層22の表面の絶縁膜 等を平坦化処理する場合に加えて、回路層22の表面に樹脂等からなる平坦化膜を形成す る場合等がある。すなわち、回路層22は、膜状の他の層が介在する状態において、半導 体基板21や回路層22に接合される場合もある。したがって、回路層22の接合は、上 記の直接接合の例に限定されない。

【符号の説明】

【0079】

20

10

5,5a,5b…切断予定ライン、7…改質領域、9…亀裂、10…積層体、15…積 層型素子、20,20A,20B…半導体ウェハ、21…半導体基板、21s…表面、2 1r…裏面、22…回路層、23…機能素子、30,70…第1ウェハ、40,80…第 2ウェハ、50,90…第3ウェハ、60…サポート基板、71…第1改質領域、72… 第2改質領域、L…レーザ光。

【図面】 【図1】

【図2】





20

10





10

20

【図5】

【図6】





【図8】





20

10





(b)



(a) A1 21c 21b 21a 22 21d 22 21r 21r 21r 21r 22r 22a

 $\begin{array}{c} A_2 & 21r \\ & -22 \\ & -21 \\ & -21f \\ & -29 \\ & 29 \\ & 25 \end{array}$ 

30

40(20A)

30(20B)

≻D1

D3 ↑

D2

D3

D2

►D1



(a)

(b)

21f-21f-

21f-

27 25 32 31

28 29 25

1

31

22

21

D3 ▲

D2

22

22

21

D3 ∱

→D1

D2

2,3

21r

2,1r

23

23

21r

27 25 32



10







【図14】

21r-





【図15】







20

10

## 【図17】





【図18】



30

【図19】



【図20】





20

10



## フロントページの続き

1 浜松ホトニクス株式会社内 (72)発明者 近藤 裕太 静岡県浜松市東区市野町1126番地の1 浜松ホトニクス株式会社内 (72)発明者 内山 直己 静岡県浜松市東区市野町1126番地の1 浜松ホトニクス株式会社内 審査官 境 周一 (56)参考文献 特開2010-103245 (JP,A) 特開2007-142001(JP,A) 特開2014-028388(JP,A) 特開2013-157449(JP,A) 特開2013-042119(JP,A) (58)調査した分野 (Int.Cl., DB名) H01L 21/301 H01L 21/02 B23K 26/53