

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-109964

(P2009-109964A)

(43) 公開日 平成21年5月21日(2009.5.21)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/28 (2006.01)	G09G 3/28 H	5C080
G09G 3/20 (2006.01)	G09G 3/28 E	5C580
	G09G 3/20 641E	
	G09G 3/20 621A	
	G09G 3/20 622C	
審査請求 未請求 請求項の数 20 O L (全 19 頁) 最終頁に続く		

(21) 出願番号 特願2007-326734 (P2007-326734)
 (22) 出願日 平成19年12月19日(2007.12.19)
 (31) 優先権主張番号 10-2007-0108322
 (32) 優先日 平成19年10月26日(2007.10.26)
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 502032105
 エルジー エレクトロニクス インコーポ
 レイティド
 大韓民国, ソウル 150-721, ヨン
 ドウンポーク, ヨイドードン, 20
 (74) 代理人 110000165
 グローバル・アイピー東京特許業務法人
 (72) 発明者 チョイ ジョンピル
 大韓民国 137-724 ソウル ソチ
 ヨク ウミョンドン 16番地
 (72) 発明者 カン ソンホ
 大韓民国 137-724 ソウル ソチ
 ヨク ウミョンドン 16番地

最終頁に続く


(54) 【発明の名称】 プラズマディスプレイパネル駆動装置及びそれを用いたプラズマディスプレイ装置

(57) 【要約】

【課題】プラズマディスプレイパネルに駆動信号を供給する駆動装置及びそれを用いたプラズマディスプレイ装置を提供する。

【解決手段】複数のサブフィールドのうち、第1サブフィールドのリセット区間中に供給されるリセット信号は、第1電圧まで上昇する第1上昇区間及び前記第1電圧を維持する第1維持区間を含み、第2サブフィールドのリセット区間中に供給されるリセット信号は、前記第1電圧より小さい第2電圧まで上昇する第2上昇区間及び前記第2電圧を維持する第2維持区間を含み、前記第2電圧は、サステイン電圧より大きい。

【選択図】 図8



【特許請求の範囲】

【請求項 1】

上部基板に形成される複数のスキャン電極及びサステイン電極と下部基板に形成される複数のアドレス電極とを備えるプラズマディスプレイパネルと、前記複数の電極に駆動信号を供給する駆動部と、を備えるプラズマディスプレイ装置であって、

前記プラズマディスプレイパネルは、単位フレームが複数のサブフィールドに分割されて駆動され、

前記複数のサブフィールドのうち、第 1 サブフィールドのリセット区間中に供給されるリセット信号は、第 1 電圧まで上昇する第 1 上昇区間及び前記第 1 電圧を維持する第 1 維持区間を含み、第 2 サブフィールドのリセット区間中に供給されるリセット信号は、前記第 1 電圧より小さい第 2 電圧まで上昇する第 2 上昇区間及び前記第 2 電圧を維持する第 2 維持区間を含み、前記第 2 電圧は、サステイン電圧より大きいことを特徴とするプラズマディスプレイ装置。

10

【請求項 2】

前記第 1 上昇区間の長さは、前記第 2 上昇区間の長さより長いことを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 3】

前記第 2 上昇区間の長さは、 $1 \mu s \sim 100 \mu s$ の範囲であることを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 4】

前記第 2 維持区間の長さは、 $1 \mu s \sim 50 \mu s$ の範囲であることを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

20

【請求項 5】

前記第 2 維持区間の長さは、 $1 \mu s \sim 20 \mu s$ の範囲であることを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 6】

前記第 1、2 サブフィールドのリセット区間中に供給されるリセット信号のそれぞれは、電圧が次第に下降する第 1、2 下降区間をさらに含み、前記第 1 下降区間の長さは、前記第 2 下降区間の長さより長いことを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

30

【請求項 7】

前記第 2 下降区間の長さは、 $10 \mu s \sim 150 \mu s$ の範囲であることを特徴とする請求項 6 に記載のプラズマディスプレイ装置。

【請求項 8】

前記第 1 上昇区間の傾きは、前記第 2 上昇区間の傾きより小さいことを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 9】

前記第 2 上昇区間と第 2 維持区間のうち、少なくとも一つの長さは、ディスプレイ画面の平均画像レベル (APL、Average Picture Level) に応じて変化することを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

40

【請求項 10】

前記第 2 上昇区間の長さは、ディスプレイ画面の平均画像レベル (APL) に比例することを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 11】

前記第 2 上昇区間の傾きは、ディスプレイ画面の平均画像レベル (APL) に反比例することを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 12】

前記第 2 維持区間の長さは、ディスプレイ画面の平均画像レベル (APL) に反比例することを特徴とする請求項 1 に記載のプラズマディスプレイ装置。

【請求項 13】

50

ディスプレイ画面の平均画像レベル（ＡＰＬ）が変化する場合、前記第２電圧は、実質的に同じ値を維持することを特徴とする請求項１に記載のプラズマディスプレイ装置。

【請求項１４】

前記駆動部は、

前記第２電圧を供給する電圧源を備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。

【請求項１５】

前記第２サブフィールドの以前サブフィールドにおいて、サステイン区間中に供給される複数のサステイン信号のうち、最後のサステイン信号は、前記サステイン電極に供給されることを特徴とする請求項１に記載のプラズマディスプレイ装置。

10

【請求項１６】

前記第１サブフィールドは、前記複数のサブフィールドのうち、第１番目のサブフィールドであり、前記第２サブフィールドは、残りのサブフィールドのうち、少なくともいずれか一つであることを特徴とする請求項１に記載のプラズマディスプレイ装置。

【請求項１７】

上部基板に形成される複数のスキャン電極及びサステイン電極と下部基板に形成される複数のアドレス電極とを備えるプラズマディスプレイパネルに駆動信号を供給する駆動装置であって、

前記プラズマディスプレイパネルは、単位フレームが複数のサブフィールドに分割されて駆動され、

20

前記複数のサブフィールドのうち、第１サブフィールドのリセット区間中に供給されるリセット信号は、第１電圧まで上昇する第１上昇区間及び前記第１電圧を維持する第１維持区間を含み、第２サブフィールドのリセット区間中に供給されるリセット信号は、前記第１電圧より小さい第２電圧まで上昇する第２上昇区間及び前記第２電圧を維持する第２維持区間を含み、前記第２電圧は、サステイン電圧より大きいことを特徴とするプラズマディスプレイパネル駆動装置。

【請求項１８】

前記第１上昇区間の長さは、前記第２上昇区間の長さより長いことを特徴とする請求項１７に記載のプラズマディスプレイパネル駆動装置。

【請求項１９】

前記第２維持区間の長さは、 $1\mu\text{s} \sim 20\mu\text{s}$ の範囲であることを特徴とする請求項１７に記載のプラズマディスプレイパネル駆動装置。

30

【請求項２０】

前記第２上昇区間と第２維持区間のうち、少なくとも一つの長さは、ディスプレイ画面の平均画像レベルに応じて変化することを特徴とする請求項１７に記載のプラズマディスプレイパネル駆動装置。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、プラズマディスプレイ装置に関し、特に、プラズマディスプレイパネルに駆動信号を供給するための駆動装置に関する。

40

【背景技術】

【０００２】

プラズマディスプレイパネル（以下、ＰＤＰと略す）は、不活性混合ガスの放電時に発生する真空紫外線（ＶＵＶ）により蛍光体を励起することによって画像を表示する。

【０００３】

このようなＰＤＰは、大型化と薄膜化が容易であるだけでなく、構造が単純になるため製作が容易になり、かつ他の平面表示装置に比べて輝度及び発光効率が高いという長所を有する。特に、交流面放電型３電極プラズマディスプレイパネルは、放電時に表面に壁電荷が蓄積されて、放電により発生するスパッタリングから電極を保護するため、低電圧駆

50

動と長寿命という利点を有する。

【0004】

プラズマディスプレイパネルは、画像の階調を具現するために、全てのセルを初期化するためのリセット期間、セルを選択するためのアドレス期間、選択されたセルから表示放電を起こすサステイン期間に時分割駆動される。

【0005】

前記リセット区間中に、すべての電極がアドレッシングのための壁電荷状態に初期化されない場合、アドレス区間において誤放電または放電が発生しないという現象が生じることができ、それによってディスプレイ画像の画質が低下するという問題があった。

【発明の開示】

10

【発明が解決しようとする課題】

【0006】

そこで、本発明は、上記の課題を解決するためのものであって、その目的は、プラズマディスプレイ装置に備えられるパネル駆動装置において、アドレッシング以前に放電セルを効果的に初期化することができる駆動装置及びそれを用いたプラズマディスプレイ装置を提供することにある。

【課題を解決するための手段】

【0007】

上記の目的を達成するため、本発明に係るプラズマディスプレイ装置は、上部基板に形成される複数のスキャン電極及びサステイン電極と下部基板に形成される複数のアドレス電極とを備えるプラズマディスプレイパネルと、前記複数の電極に駆動信号を供給する駆動部と、を備え、前記プラズマディスプレイパネルは、単位フレームが複数のサブフィールドに分割されて駆動され、前記複数のサブフィールドのうち、第1サブフィールドのリセット区間中に供給されるリセット信号は、第1電圧まで上昇する第1上昇区間及び前記第1電圧を維持する第1維持区間を含み、第2サブフィールドのリセット区間中に供給されるリセット信号は、前記第1電圧より小さい第2電圧まで上昇する第2上昇区間及び前記第2電圧を維持する第2維持区間を含み、前記第2電圧は、サステイン電圧より大きいことを特徴とする。

20

【0008】

上記の目的を達成するため、本発明に係るパネル駆動装置は、前記複数のサブフィールドのうち、第1サブフィールドのリセット区間中に供給されるリセット信号は、第1電圧まで上昇する第1上昇区間及び前記第1電圧を維持する第1維持区間を含み、第2サブフィールドのリセット区間中に供給されるリセット信号は、前記第1電圧より小さい第2電圧まで上昇する第2上昇区間及び前記第2電圧を維持する第2維持区間を含み、前記第2電圧は、サステイン電圧より大きいことを特徴とする。

30

【発明の効果】

【0009】

本発明によれば、リセット区間においてプラズマディスプレイパネルの放電セルを初期化させようとする場合、スキャン電極にサステイン電圧より大きい電圧まで次第に上昇する信号を印加して、アドレッシングのためのスキャン電極の壁電荷を効果的に制御することができ、リセット信号の最高電圧を下げた駆動マージンを確保すると共に、最高電圧の維持区間を設けてディスプレイ画面の平均画像レベルの変化に関わらず、安定した放電が発生するようにすることができる。

40

【発明を実施するための最良の形態】

【0010】

以下、図面を参照して、本発明に係るパネル駆動装置及びそれを用いたプラズマディスプレイ装置について詳細に説明する。図1は、プラズマディスプレイパネルの構造に対する一実施の形態を示した斜視図である。

【0011】

図1に示すように、プラズマディスプレイパネルは、上部基板10上に形成される維持

50

電極対であるスキャン電極 11 及びサステイン電極 12、下部基板 20 上に形成されるアドレス電極 22 を備える。

【0012】

前記維持電極対 11、12 は、通常インジウムスズ酸化物 (Indium - Tin - Oxide ; ITO) で形成された透明電極 11a、12a とバス電極 11b、12b とを備え、前記バス電極 11b、12b は、銀 (Ag)、クロム (Cr) などの金属またはクロム / 銅 / クロム (Cr / Cu / Cr) の積層型若しくはクロム / アルミニウム / クロム (Cr / Al / Cr) の積層型に形成することができる。バス電極 11b、12b は、透明電極 11a、12a 上に形成され、抵抗の高い透明電極 11a、12a による電圧降下を減らす機能を果たす。

10

【0013】

一方、本発明の一実施の形態によれば、維持電極対 11、12 は、透明電極 11a、12a とバス電極 11b、12b とが積層された構造だけでなく、透明電極 11a、12a を使用せずにバス電極 11b、12b だけでも構成されることができる。このような構造は、透明電極 11a、12a を使用しないので、パネル製造の単価を下げる可以降低という長所がある。このような構造に用いられるバス電極 11b、12b は、上記に列挙した材料の他に、感光性材料など、多様な材料が可能である。

【0014】

スキャン電極 11 及びサステイン電極 12 の透明電極 11a、12a とバス電極 11b、11c との間には、上部基板 10 の外部で発生する外部光を吸収して反射を減らす光差断の機能と上部基板 10 のピュリティ (Purity) 及びコントラストを向上させる機能とを果たすブラックマトリクス (Black Matrix、BM) 15 が配列される。

20

【0015】

本発明の一実施の形態に係るブラックマトリクス 15 は、上部基板 10 に形成されるが、隔壁 21 と重なる位置に形成される第 1 ブラックマトリクス 15 と、透明電極 11a、12a とバス電極 11b、12b との間に形成される第 2 ブラックマトリクス 11c、12c とで構成されることができる。ここで、第 1 ブラックマトリクス 15 とブラック層またはブラック電極層とも呼ばれる第 2 ブラックマトリクス 11c、12c は、形成過程で同時に形成されて物理的に接続されることができ、同時に形成されないから物理的に接続されない場合もある。

30

【0016】

また、物理的に接続されて形成される場合、第 1 ブラックマトリクス 15 と第 2 ブラックマトリクス 11c、12c とは同じ材質で形成されるが、物理的に分離されて形成される場合には、異なる材質で形成されることができる。

【0017】

スキャン電極 11 とサステイン電極 12 とが並べて形成された上部基板 10 には、上部誘電体層 13 と保護膜 14 とが積層される。上部誘電体層 13 には、放電によって発生した荷電粒子が蓄積され、維持電極対 11、12 を保護することができる。保護膜 14 は、ガス放電時に発生した荷電粒子のスパッタリングから上部誘電体層 13 を保護し、2 次電子の放出効率を上げるようになる。

40

【0018】

また、アドレス電極 22 は、スキャン電極 11 及びサステイン電極 12 と交差する方向に形成される。また、アドレス電極 22 が形成された下部基板 20 上には、下部誘電体層 24 と隔壁 21 とが形成される。

【0019】

また、下部誘電体層 24 と隔壁 21 との表面には、蛍光体層 23 が形成される。隔壁 21 は、縦隔壁 21a と横隔壁 21b とが閉鎖型に形成され、放電セルを物理的に区分し、放電により生成された紫外線と可視光とが隣接した放電セルに漏れるのを防止する。

【0020】

50

本発明の一実施の形態には、図1に示す隔壁21の構造だけでなく、多様な形状の隔壁21の構造も可能である。例えば、縦隔壁21aと横隔壁21bの高さが異なる差等型隔壁構造、縦隔壁21aまたは横隔壁21bのうちの少なくとも一つ以上に排気通路として使用可能なチャンネルの形成されたチャンネル型隔壁構造、縦隔壁21aまたは横隔壁21bのうちの一つ以上に溝の形成された溝型隔壁構造などの構造とすることも可能である。

【0021】

ここで、差等型隔壁構造の場合には、横隔壁21bの高さが高いものがより好ましく、チャンネル型隔壁構造や溝型隔壁構造の場合には、横隔壁21bにチャンネルが形成されるか、溝が形成されることが好ましい。

【0022】

一方、本発明の一実施の形態では、R、G及びB放電セルのそれぞれが同じ線路上に配列されると図示及び説明されているが、他の形状に配列されることも可能である。例えば、R、G及びB放電セルが三角形に配列されるデルタ(Delta)タイプの配列も可能である。また、放電セルの形状も四角形状だけでなく、五角形、六角形などの多様な多角形状も可能である。

【0023】

また、蛍光体層23は、ガス放電時に発生した紫外線により発光されて、赤色(R)、緑色(G)または青色(B)のうちのいずれか一つの可視光を発生するようになる。ここで、上部/下部基板10、20と隔壁21との間に設けられた放電空間には、放電のためのHe+Xe、Ne+Xe及びHe+Ne+Xeなどの不活性混合ガスが注入される。

【0024】

図2は、プラズマディスプレイパネルの電極配置に対する一実施の形態を示す図である。プラズマディスプレイパネルを構成する複数の放電セルは、図2に示すように、マトリックス状に配置されることが好ましい。複数の放電セルは、各々スキャン電極ラインY1~Ym、サステイン電極ラインZ1~Zm及びアドレス電極ラインX1~Xnの交差部に設けられる。スキャン電極ラインY1~Ymは、順次駆動されるか、または同時に駆動され得、サステイン電極ラインZ1~Zmは、同時に駆動され得る。アドレス電極ラインX1~Xnは、奇数番目のラインと偶数番目のラインに分割されて駆動されるか、または順次駆動され得る。

【0025】

図2に示す電極配置は、本発明に係るプラズマパネルの電極配置に対する一実施の形態に過ぎず、本発明は、図2に示すプラズマディスプレイパネルの電極配置及び駆動方式に限定されない。例えば、前記スキャン電極ラインY1~Ymのうち、2個のスキャン電極ラインが同時にスキニングされるデュアルスキャン方式も可能である。また、前記アドレス電極ラインX1~Xnは、パネルの中央部分において上下に分割されて駆動され得る。

【0026】

図3は、一つのフレームを複数のサブフィールドに分けて時分割駆動させる方法に対する一実施の形態を示すタイミング図である。単位フレームは、時分割階調表示を実現するために、所定の数、例えば8個のサブフィールドSF1, . . . , SF8に分割されることができ、また、各サブフィールドSF1, . . . , SF8は、リセット区間(図示せず)、アドレス区間A1, . . . , A8、及びサステイン区間S1, . . . , S8に分割される。

【0027】

ここで、本発明の一実施の形態によれば、リセット区間は、複数のサブフィールドのうち、少なくとも一つで省略できる。例えば、リセット区間は、最初のサブフィールドにのみ存在するか、または最初のサブフィールドと全サブフィールドのうち、中間程度のサブフィールドにのみ存在することもできる。

【0028】

各アドレス区間A1, . . . , A8では、アドレス電極Xに表示データ信号が印加され

10

20

30

40

50

、各スキャン電極 Y に相応するスキャンパルスが順次印加される。

【 0 0 2 9 】

各サステイン区間 S 1 , . . . , S 8 では、スキャン電極 Y とサステイン電極 Z とにサステインパルスが交互に印加され、アドレス区間 A 1 , . . . , A 8 において壁電荷が形成された放電セルからサステイン放電を起こす。

【 0 0 3 0 】

プラズマディスプレイパネルの輝度は、単位フレームで占めるサステイン放電区間 S 1 , . . . , S 8 内のサステイン放電パルスの数に比例する。1つの画像を形成する一つのフレームが、8個のサブフィールドと256階調で表現される場合、各サブフィールドには、順に1、2、4、8、16、32、64、128の割合で互いに異なるサステインパルスの数が割り当てられることができる。万一、133階調の輝度を得るためには、サブフィールド1区間、サブフィールド3区間及びサブフィールド8区間中にセルをアドレッシングしてサステイン放電すれば良い。

10

【 0 0 3 1 】

各サブフィールドに割り当てられるサステイン放電の数は、APC (Automatic Power Control) ステップに応じるサブフィールドの加重値に応じて可変的に決定されることができる。すなわち、図3では、一つのフレームを8個のサブフィールドに分割する場合を例に挙げて説明したが、本発明はそれに限定されず、一つのフレームを形成するサブフィールドの数を設計仕様に依りて多様に変形することが可能である。例えば、一つのフレームを12または16サブフィールドなどのように、8サブフィールド以上に分割してプラズマディスプレイパネルを駆動させることができる。

20

【 0 0 3 2 】

また、各サブフィールドに割り当てられるサステイン放電の数は、ガンマ特性やパネル特性を考慮して多様に変形することが可能である。例えば、サブフィールド4に割り当てられた階調度を8から6へ下げ、サブフィールド6に割り当てられた階調度を32から34に上げることができる。

【 0 0 3 3 】

図4は、前記分割された一つのサブフィールドに対して、プラズマディスプレイパネルを駆動させるための駆動信号に対する一実施の形態を示すタイミング図である。

【 0 0 3 4 】

前記サブフィールドは、スキャン電極 Y 上に正極性の壁電荷を形成し、サステイン電極 Z 上に負極性の壁電荷を形成するためのプリリセット (pre reset) 区間、プリリセット区間により形成された壁電荷分布を利用して前画面の放電セルを初期化するためのリセット区間、放電セルを選択するためのアドレス区間及び選択された放電セルの放電を維持させるためのサステイン区間を備える。

30

【 0 0 3 5 】

リセット区間は、セットアップ区間及びセットダウン区間からなり、前記セットアップ区間においては、すべてのスキャン電極に上昇ランプ波形が同時印加されてすべての放電セルにおいて微細放電が発生し、これにより、壁電荷が生成される。前記セットダウン区間には、前記上昇ランプ波形のピーク電圧より低い正極性の電圧で下降する下降ランプ波形がすべてのスキャン電極 Y に同時に印加されて、すべての放電セルから消去放電が発生し、これにより、セットアップ放電により生成された壁電荷及び空間電荷のうちの不要電荷を消去させる。

40

【 0 0 3 6 】

アドレス区間には、スキャン電極に負極性のスキャン信号 scan が順次印加され、これと同時に前記アドレス電極 X に正極性の電圧 Va を有するデータ data 信号が印加される。このような前記スキャン信号 scan とデータ信号 data との間の電圧差と前記リセット区間中に生成された壁電圧によりアドレス放電が発生してセルが選択される。一方、前記セットダウン区間とアドレス区間中に前記サステイン電極には、サステイン電圧を維持する信号が印加される。

50

【 0 0 3 7 】

前記サステイン区間には、スキャン電極とサステイン電極に交互にサステイン電圧 V_s を有するサステインパルスが印加されて、スキャン電極とサステイン電極との間に面放電形態でサステイン放電が発生する。

【 0 0 3 8 】

図 4 に示す駆動波形は、本発明に係るプラズマディスプレイパネルを駆動させるための信号に対する一実施の形態のものであって、図 4 に示す波形によって本発明は限定されない。例えば、前記プリリセット区間を省略し得るし、図 4 に示す駆動信号の極性及び電圧レベルは、必要に応じて変更可能であり、前記サステイン放電が完了した後に壁電荷を消去するための消去信号がサステイン電極に印加され得る。また、前記サステイン信号がスキャン電極 Y とサステイン Z 電極のうちのいずれか一つにのみ印加されて、サステイン放電を起こすシングルサステイン駆動も可能である。

10

【 0 0 3 9 】

図 5 は、本発明に係るパネル駆動信号の波形に対する第 1 の実施の形態を示すタイミング図である。

【 0 0 4 0 】

図 5 に示すように、一つのフレームを構成する複数のサブフィールドのうちのいずれか一つのサブフィールド、例えば N 番目のサブフィールドから供給されるリセット信号の最高電圧 V_e は、他のサブフィールドから供給されるリセット信号の最高電圧 V_{st} より小さいことができる。

20

【 0 0 4 1 】

すなわち、複数のサブフィールドのうちの一部のサブフィールドでは、図 4 に示すように、 V_{st} まで上昇するリセット信号をスキャン電極 Y に供給し、残りのサブフィールドでは、図 5 に示す N 番目のサブフィールドのように、前記 V_{st} より小さい V_e まで上昇するリセット信号をスキャン電極 Y に供給することができる。

【 0 0 4 2 】

上記のように、一部のサブフィールドから供給されるリセット信号の最高電圧を減少させることによって、パネル駆動マージンを確保して高速駆動に有利であり、それ同時にパネル駆動に消費される電力を減少させることができる。

【 0 0 4 3 】

この場合、前記 N 番目のサブフィールドの以前サブフィールド、すなわち (N - 1) 番目のサブフィールドのサステイン区間においては、複数のサステイン信号のうち、最後のサステイン信号は、図 4 に示すように、サステイン電極 Z に供給され得る。

30

【 0 0 4 4 】

上記のように、(N - 1) 番目のサブフィールドにおいて最後のサステイン信号をサステイン電極 Z に供給することによって、サステイン放電が発生したスキャン電極 Y には、陽極性 (+) の壁電荷が形成され、サステイン電極 Z には、陰極性 (-) の壁電荷が形成される。

【 0 0 4 5 】

それにより、N 番目のサブフィールドにおいて V_{st} より小さい電圧である V_e まで上昇するリセット信号をスキャン電極 Y に供給しても、(N - 1) 番目のサブフィールドにおいてサステイン放電が発生したスキャン電極 Y から初期化放電が十分に発生され得る。

40

【 0 0 4 6 】

前記初期化放電を十分に発生させてスキャン電極 Y に多くの量の陽極性 (+) の壁電荷を形成させ、それによってアドレッシングエラーを減少させるために、前記 N 番目のサブフィールドから供給されるリセット信号の最高電圧 V_e は、サステイン電圧 V_s より大きいことが好ましい。

【 0 0 4 7 】

すなわち、本発明に係るプラズマディスプレイパネルの駆動装置は、複数のサブフィールドのうち、少なくともいずれか一つのサブフィールドから、他のサブフィールドより小

50

さい最高電圧 V_e を有するリセット信号を供給し、前記リセット信号の最高電圧 V_e は、サステイン電圧 V_s より大きいことが好ましい。

【0048】

また、図5に示すように、N番目のサブフィールドから供給されるリセット信号は、 V_e 電圧まで上昇する上昇区間 a 以後に前記 V_e 電圧を維持する維持区間 b を備えることができる。

【0049】

ディスプレイ画面の平均画像レベル (APL、Average Picture Level) に応じてプラズマディスプレイパネルのキャパシタンスが変化でき、それにより、リセット信号のセットアップ区間またはセットダウン区間の傾きが変化し得る。

10

【0050】

すなわち、ディスプレイ画面の平均画像レベル (APL) が増加すれば、パネルのキャパシタンスが増加してリセット信号のセットアップ区間の傾きが減少でき、反対にディスプレイ画面の平均画像レベル (APL) が減少すれば、パネルのキャパシタンスが減少してリセット信号のセットアップ区間の傾きが増加できる。

【0051】

上記のように、ディスプレイ画面の平均画像レベル (APL) が増加してリセット信号のセットアップ区間の傾きが減少でき、それにより、セットアップ区間の長さが固定された場合、リセット信号の最高電圧が減少でき、スキャン電極 Y に形成される陽極性 (+) の壁電荷の量が減少してアドレッシングエラーが発生できる。

20

【0052】

図5に示すように、サステイン電圧 V_s より大きく、他のサブフィールドのリセット信号の最高電圧 V_{st} より小さい V_e 電圧まで上昇するリセット信号において、前記 V_e 電圧を維持する維持区間 b を含むことによって、ディスプレイ画面の平均画像レベル (APL) の変化に応じてリセット信号の最高電圧 V_e が変化することを防止することができる。それによって、スキャン電極 Y に陽極性 (+) の壁電荷を十分に形成させることができ、アドレッシングエラーを減少させることができる。

【0053】

図6は、ディスプレイ画面の平均画像レベルの変化に応じるリセット信号の波形に対する実施の形態を示すタイミング図である。

30

【0054】

図6に示すように、複数のサブフィールドのうち少なくともいずれか一つのサブフィールドから供給されるリセット信号は、 V_e 電圧まで次第に上昇する上昇区間、 V_e 電圧を維持する維持区間、及び前記 V_e 電圧から次第に下降する下降区間を備えることができる。

【0055】

図6に示すように、本発明に係るリセット信号は、最高電圧である V_e を維持する維持区間を含み、ディスプレイ画面の平均画像レベル (APL) に関わらず、予め設定された最高電圧である V_e まで上昇できる。

【0056】

上述のように、ディスプレイ画面の平均画像レベル (APL) の変化に応じてリセット信号の上昇区間の傾きが変化し、それによって最高電圧である V_e まで上昇するのに消費される時間、すなわち上昇区間の長さ t_1 が変化できる。

40

【0057】

さらに詳細に説明する。図6の (a) に示すディスプレイ画面の平均画像レベル (APL) が 0% である場合、すなわちディスプレイ画面がフルブラック (full black) である場合に、リセット信号の上昇区間の傾きが最も大きく、それにより、リセット信号の上昇区間の長さ t_1 が最も短いことができる。

【0058】

図6の (b) に示すディスプレイ画面の平均画像レベル (APL) が 50% である場合

50

、リセット信号の上昇区間の傾きが前記図6の(a)に示す場合より小さくなり、それにより、リセット信号の上昇区間の長さ t_1 は、前記図6の(a)に示す場合より長くなり得る。

【0059】

図6の(c)に示すディスプレイ画面の平均画像レベル(APL)が100%である場合、すなわちディスプレイ画面がフルホワイト(full white)である場合に、リセット信号の上昇区間の傾きが最も小さく、それにより、リセット信号の上昇区間の長さ t_1 が最も長いことができる。

【0060】

また、パネルの駆動マージンを確保してパネルを安定的に駆動させるために、リセット信号の全体長 t 及び上昇区間と維持区間の長さ $t_1 + t_2$ が固定されている場合、リセット信号の維持区間の長さ t_2 は、図6の(a)、(b)、(c)の順に減少できる。

10

【0061】

すなわち、ディスプレイ画面の平均画像レベル(APL)が増加するほど、リセット信号の上昇区間の長さ t_1 は減少し、それにより維持区間の長さ t_2 は減少できる。

【0062】

また、上記のような理由でディスプレイ画面の平均画像レベル(APL)が増加するに伴い、リセット信号の下降区間の傾きは増加(傾きの絶対値は減少)できる。すなわち、図6の(a)に示すディスプレイ画面の平均画像レベル(APL)が0%である場合のリセット信号の下降区間の傾きが最も小さく、図6の(c)に示すディスプレイ画面の平均画像レベル(APL)が100%である場合のリセット信号の下降区間の傾きが最も大きくあり得る。

20

【0063】

前記のように、本発明に係るプラズマディスプレイパネルの駆動装置は、ディスプレイ画面の平均画像レベル(APL)が0%~100%の範囲の任意値を有しても、リセット信号が予め設定した V_e まで上昇できるようにする十分な長さの維持区間をリセット信号に含めることによって、パネル駆動を安定化することができる。

【0064】

図7は、本発明に係るパネル駆動信号の波形に対する第2の実施の形態を示すタイミング図である。

30

【0065】

図7に示すように、一つのフレームを構成する複数のサブフィールドのうちの第1番目のサブフィールドでは、 V_{st} まで上昇するリセット信号が供給され、2番目のサブフィールド以後からは、前記 V_{st} より小さくサステイン電圧 V_s より大きい V_e 電圧まで上昇するリセット信号が供給されることができ、また、図7に示すように、複数のサブフィールドから供給されるリセット信号は、全て最高電圧、すなわち V_{st} または V_e 電圧を維持する維持区間を備えることができる。

【0066】

前記一つのフレームを構成する複数のサブフィールドは、加重値、すなわち各サブフィールドから供給されるサステイン信号の数が少ないサブフィールドから大きいサブフィールドの順に配置されることができ、それにより、前記第1番目のサブフィールドは、前記複数のサブフィールドのうち、サステイン信号の数が最も少ないサブフィールドでありうる。

40

【0067】

一つのフレームを構成する複数のサブフィールドのうち、第1番目のサブフィールドでは、全体放電セルに対して初期化放電を発生させるために高い電圧である V_{st} まで上昇するリセット信号を供給し、残りのサブフィールドでは、前記 V_{st} より低い V_e まで上昇するリセット信号を供給して、以前サブフィールドでサステイン放電が発生した放電セルに対してのみ初期化放電を発生させることができる。

【0068】

50

図7に示すように、パネルの駆動マージンを確保して高速駆動を可能にするために、 V_e まで上昇するリセット信号の上昇区間の長さ t_1 は、 V_{st} まで上昇するリセット信号の上昇区間の長さ s_2 より小さく、 V_e まで上昇するリセット信号の上昇区間の傾きは、 V_{st} まで上昇するリセット信号の上昇区間の傾きより大きく、 V_e まで上昇するリセット信号の下降区間の長さ t_3 は、 V_{st} まで上昇するリセット信号の下降区間の長さ s_3 より小さい。

【0069】

それにより、一つのフレームを駆動させるための時間及びその中でリセット区間が占める割合を考慮すれば、 V_e まで上昇するリセット信号の上昇区間の長さ t_1 は、 $1\mu s \sim 100\mu s$ の範囲を有することができ、前記範囲内でディスプレイ画面の平均画像のレベル(APL)に応じて変化され得る。

10

【0070】

上述の高速駆動を可能にするパネルの駆動マージンを確保するために、前記 V_e まで上昇するリセット信号の維持区間の長さ t_2 は、 $1\mu s \sim 50\mu s$ の範囲内でディスプレイ画面の平均画像レベル(APL)に応じて変化され得る。

【0071】

また、パネルのキャパシタンス及び上述の V_e 電圧の大きさを考慮すれば、ディスプレイ画面の平均画像レベル(APL)が $0\% \sim 100\%$ の範囲の任意値を有しても、リセット信号が前記 V_e まで上昇できるようにするために、前記 V_e まで上昇するリセット信号の維持区間の長さ t_2 は、 $1\mu s \sim 20\mu s$ であり得る。

20

【0072】

一つのサブフィールドのリセット区間の長さが $200\mu s$ 以内であるとき、アドレス区間及びサステイン区間のためのパネルの駆動マージンを十分に確保することができるので、上記のような範囲の上昇区間の長さ t_1 及び維持区間の長さ t_2 を考慮すれば、前記 V_e まで上昇するリセット信号の下降区間の長さ t_3 は、 $10\mu s \sim 150\mu s$ の範囲を有することができる。

【0073】

図8は、スキャン電極に駆動信号を供給するスキャン駆動回路の構成に対する一実施の形態を示す回路図である。

【0074】

図8に示すように、本発明に係るスキャン駆動回路は、エネルギー回収部、サステイン駆動部、リセット駆動部、及びスキャンICを備えて構成されることができる。

30

【0075】

サステイン駆動部は、サステイン区間中に高電位のサステイン電圧 V_s を供給するサステイン電圧電源 V_s と、サステイン電圧 V_s がパネルのスキャン電極Yに印加されるようにターンオンするサスアップスイッチQ1と、スキャン電極Yに印加される電圧をグラウンド電圧まで下降するようにターンオンするサスダウンスイッチQ2を備える。

【0076】

エネルギー回収部は、スキャン電極Yに供給されたエネルギーを回収及び供給するソースキャパシタ C_s 、ソースキャパシタ C_s に格納されたエネルギーがスキャン電極Yに供給されるようにターンオンするエネルギー供給スイッチQ3、及びスキャン電極Yからソースキャパシタ C_s にエネルギーが回収されるようにターンオンするエネルギー回収スイッチQ4を備える。

40

【0077】

リセット駆動部は、次第に上昇するセットアップ信号をスキャン電極に供給するためにターンオンするセットアップスイッチQ5、負極性の電圧源 $-V_y$ と接続して負極性の電圧 $-V_y$ まで次第に下降するセットダウン信号をスキャン電極に供給するためにターンオンするセットダウンスイッチQ7を備える。

【0078】

セットアップスイッチQ5は、ドレインがサステイン電圧電源 V_s に接続され、ソース

50

がスキャン IC に接続され、ゲートが可変抵抗と接続され、前記可変抵抗の抵抗値が変わるに伴い、次第に上昇する前記セットアップ信号が生成される。

【0079】

セットダウンスイッチ Q7 は、ドレインがスキャン IC と接続され、ソースが負極性の電圧源 - V_y と接続され、ゲートに可変抵抗が接続され、可変抵抗（図示せず）の抵抗値が変わるに伴い、次第に下降するセットダウン信号が生成される。

【0080】

図5～図7を参照して説明した通り、複数のサブフィールドのうち、少なくともいずれか一つ、例えば2番目以後のサブフィールドから V_{st} より小さくサステイン電圧 V_s より大きい V_e 電圧まで上昇するリセット信号をスキャン電極 Y に供給するために、本発明の一実施の形態に係るスキャン駆動回路は、別途の V_e 電圧源を備えることができる。

10

【0081】

すなわち、複数のサブフィールドのうち、少なくともいずれか一つ、例えば2番目以後のサブフィールドでは、リセット信号の上昇区間中に V_e 電圧源に接続したセットアップスイッチ Q6 がターンオンして、ゲートに接続した可変抵抗の抵抗値が変わるに伴い、前記リセット信号の電圧が V_e まで次第に上昇できる。

【0082】

スキャン IC は、スキャン電圧電源 V_{scan} と接続されて、スキャン電極にスキャン電圧 V_{sc} を印加するためにターンオンするスキャンアップスイッチ Q12、スキャン電極にグラウンド電圧を印加するためにターンオンするスキャンダウンスイッチ Q11 を備える。

20

【0083】

図8では、別途の V_e 電圧源を備えて V_e まで上昇するリセット信号を供給することを例に上げて、本発明に係るプラズマディスプレイパネルの駆動装置の一実施の形態について説明したが、本発明は、それに限定されず、それ以外にサステイン電圧 V_s と V_{st} 電圧との間の値を有する電圧までリセット信号を上昇させ得る様々な駆動回路の構成が可能である。

【0084】

上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。

30

【図面の簡単な説明】

【0085】

【図1】プラズマディスプレイパネルの構造に対する一実施の形態を示す斜視図である。

【図2】プラズマディスプレイパネルの電極配置に対する一実施の形態を示す断面図である。

【図3】一つのフレームを複数のサブフィールドに分けてプラズマディスプレイパネルを時分割駆動させる方法に対する一実施の形態を示すタイミング図である。

【図4】プラズマディスプレイパネルを駆動させるための駆動信号に対する一実施の形態を示すタイミング図である。

40


【図5】本発明に係るパネル駆動信号の波形に対する第1の実施の形態を示すタイミング図である。

【図6】ディスプレイ画面の平均画像レベルの変化に応じるリセット信号の波形に対する実施の形態を示すタイミング図である。

【図7】本発明に係るパネル駆動信号の波形に対する第2の実施の形態を示すタイミング図である。


【図8】スキャン電極に駆動信号を供給するスキャン駆動回路の構成に対する一実施の形態を示す回路図である。

【 図 1 】




【図 2】


放電セル




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】



【 図 7 】



【 図 8 】



フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/20	6 2 2 D
	G 0 9 G 3/20	6 1 2 U
	G 0 9 G 3/20	6 2 4 N
	G 0 9 G 3/20	6 7 0 E
Fターム(参考)	5C080 AA05 BB05 CC03 DD09 EE29 FF12 HH02 HH04 HH05 HH06	
	HH07 JJ02 JJ03 JJ04 JJ06	
	5C580 AA03 BA01 BA03 BA09 BA13 BA14 BA19 BB05 BC02 BC03	
	CA03 CB02 CB08 EA07	