(12)公開特許公報(A)

(11)特許出願公開番号

特開2015-38983

(P2015-38983A)

(43) 公開日 平成27年2月26日 (2015. 2. 26)

(51) Int.Cl.			FΙ			テーマコード	(参考)
HO1L	21/336	(2006.01)	HO1L	29/78	371	4 M 1 O 4	
HO1L	29/788	(2006.01)	HO1L	29/78	613B	5 F O 8 3	
HO1L	29/792	(2006.01)	HO1L	29/78	618B	5F1O1	
HO1L	29/78 6	(2006.01)	HO1L	29/78	617U	5F11O	
HO1L	21/28	(2006.01)	H01L	21/28	3 O 1 B		
			審査請求 未 	請求請求項	順の数 8 OL	(全 49 頁) 昴	終頁に続く
(21) 出願番号		特願2014-146390 (P20	014-146390)	(71) 出願人	000153878		
(22) 出願日		平成26年7月17日 (20)	14.7.17)		株式会社半導体	エネルギー研究剤	听
(31) 優先権主張番号		特願2013-149054 (P20	013-149054)		神奈川県厚木市	長谷398番地	
(32) 優先日		平成25年7月18日 (20)	13.7.18)	(72)発明者	加藤 清		
(33)優先権主義	張国	日本国(JP)			神奈川県厚木市	長谷398番地	株式会社
					半導体エネルギ	一研究所内	
				(72)発明者	竹村 保彦		
					神奈川県厚木市	長谷398番地	株式会社
					半導体エネルギ	一研究所内	
				(72)発明者	田中 哲弘		
					神奈川県厚木市	長谷398番地	株式会社
					半導体エネルギ	一研究所内	
				(72)発明者	井上 卓之		
					神奈川県厚木市	長谷398番地	株式会社
					半導体エネルギ	一研究所内	
						最終]	頁に続く

(54) 【発明の名称】半導体装置および半導体装置の作製方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】しきい値が補正された半導体装置の作製方法を 提供する。

【解決手段】半導体と、半導体に電気的に接するソース 電極あるいはドレイン電極と、ゲート電極と、ゲート電 極と半導体との間に設けられる電荷捕獲層とを有するト ランジスタを複数有する半導体装置において、加熱しつ つ、ゲート電極の電位をソース電極やドレイン電極より も高くし、かつ、1秒以上保持することで、電荷捕獲層 に電子を捕獲させることで、しきい値を増大させ、Ic utを低減させる。そのために、ゲート電極に信号を供 給する回路と、ソース電極あるいはドレイン電極に信号 を供給する回路の電源を電気的に分離し、前者の電位を 、後者の電位よりも高くした状態で上記処理をおこなう

【選択図】図1



10

20

30

40

【特許請求の範囲】 【請求項1】 第1の半導体と、 前記第1の半導体に電気的に接する電極と、 ゲート電極と、 前記ゲート電極と前記第1の半導体との間に設けられる電荷捕獲層と を有し、マトリクス状に配置された複数のトランジスタと、 前記複数のトランジスタのゲート電極に信号を供給する第1の回路と、 前記複数のトランジスタの電極に信号を供給する第2の回路と、 前記第1の回路に高電位を供給する配線と低電位を供給する配線と、 前記第2の回路に高電位を供給する配線と低電位を供給する配線と、 を有する半導体装置において、 前記第1の回路に低電位を供給する配線の電位を、前記第2の回路に低電位を供給する配 線の電位よりも1V以上高い電位とし、 以上450 以下の加熱処理を行いながら、前記ゲート電極の電位を前記電極の 1 2 5 電位より高い状態に、1秒以上維持し、前記加熱処理前よりもしきい値を増大させること を特徴とする半導体装置の作製方法。 【請求項2】 請求項1において、前記電荷捕獲層は、電荷捕獲準位を有することを特徴とする半導体装 置の作製方法。 【請求項3】 請求項1または2において、前記電荷捕獲層は、窒化シリコン、酸化ハフニウム、酸化ア ルミニウム、アルミニウムシリケートのいずれか一を含むことを特徴とする半導体装置の 作製方法。 【請求項4】 前記電極が、ソース電極あるいはドレイン電極のいずれか一方である請求項1乃至3のい ずれか一項に記載の半導体装置の作製方法。 【請求項5】 前記第1の半導体を挟む第2の半導体および第3の半導体を有し、前記第2の半導体は、 前記第1の半導体と前記電荷捕獲層の間にある請求項1乃至4のいずれか一項に記載の半 導体装置の作製方法。 【請求項6】 前記ゲート電極に印加される電位は、前記半導体装置で使用される最高電位よりも低いこ とを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の作製方法。 【請求項7】 前記第1の回路に高電位を供給する配線と低電位を供給する配線の電位が等しく、前記第 2の回路に高電位を供給する配線と低電位を供給する配線の電位が等しいことを特徴とす る請求項1乃至6のいずれか一項に記載の半導体装置の作製方法。 【請求項8】 前記第1の回路は、複数の出力端子を有し、 前記複数の出力端子は、それぞれ、一以上の前記トランジスタのゲート電極に接続し、 前記第1の回路は、前記複数の出力端子のうちニ以上の出力端子に、前記トランジスタを オンとするような信号を出力できないように設定されていることを特徴とする請求項1乃 至7のいずれか一項に記載の半導体装置の作製方法。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

半導体装置に関する。

【 0 0 0 2 】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置 50

(2)

全般を指し、電気光学装置、半導体回路および電子機器は半導体装置である場合がある。 また、半導体回路を有する装置は半導体装置である。 【背景技術】 [0003]トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広 く応用されている。トランジスタに適用可能な半導体としてシリコン系半導体材料が広く 知られているが、その他の材料として酸化物半導体が注目されている。 [0004]例えば、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)を含む非晶質酸化 物半導体層を用いたトランジスタが特許文献1に開示されている。 [0005]また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が 特許文献2、特許文献3に開示されている。 [0006]ところで、酸化物半導体層を用いたトランジスタは、オフ状態において極めてリーク電流 が小さいことが知られている。例えば、酸化物半導体層を用いたトランジスタの低いリー ク特性を応用した低消費電力のCPUなどが開示されている(特許文献4参照。)。 【先行技術文献】 【特許文献】 [0007]【 特 許 文 献 1 】 特 開 2 0 0 6 - 1 6 5 5 2 8 号 公 報 【 特 許 文 献 2 】 特 開 2 0 1 1 - 1 2 4 3 6 0 号 公 報 【特許文献3】特開2011-138934号公報 【特許文献4】特開2012-257187号公報 【特許文献 5 】特開 2 0 1 2 - 0 7 4 6 9 2 号公報 【発明の概要】 【発明が解決しようとする課題】 回路の高集積化に伴い、トランジスタのサイズも微細化している。トランジスタを微細化 すると、オン電流、オフ電流、しきい値、S値(サブスレッショルド値)などのトランジ スタの電気特性が悪化する場合がある(特許文献5参照)。一般に、チャネル長のみを縮 小すると、オン電流は増加するが、一方でオフ電流の増大、S値の増大が起こる。また、 チャネル幅のみを縮小すると、オン電流が小さくなる。 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 本明細書で開示する一態様は、半導体装置のしきい値を補正する方法およびそれに適した 半導体装置を提供することを目的の一つとする。微細化に伴い顕著となる電気特性の悪化 を抑制できる構成の半導体装置を提供することを目的の一つとする。または、集積度の高 い半導体装置を提供することを目的の一つとする。または、オン電流の悪化を低減した半 導体装置を提供することを目的の一つとする。または、低消費電力の半導体装置を提供す ることを目的の一つとする。または、信頼性の高い半導体装置を提供することを目的の一 つとする。または、電源が遮断されてもデータが保持される半導体装置を提供することを 目的の一つとする。または、特性の良い半導体装置を提供することを目的の一つとする。 または、新規な半導体装置を提供することを目的の一つとする。 なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本明細書で 開示する一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題 は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図 面、請求項などの記載から、これら以外の課題を抽出することが可能である。 【課題を解決するための手段】 [0011]

50

10

20

30

本明細書で開示する一態様は、第1の半導体と、第1の半導体に電気的に接する電極(ソ ース電極あるいはドレイン電極)と、ゲート電極と、ゲート電極と第1の半導体との間に 設けられる電荷捕獲層を有するトランジスタがマトリクス状に配置された半導体装置にお いて、トランジスタのゲート電極に電位を供給するための回路(例えば、ワード線ドライ バー回路)に電源を供給する配線(第1の配線)が、トランジスタの電極に電位を供給す るための回路(例えば、ビット線ドライバー回路)に電源を供給する配線(第2の配線) と、分離されており、上記半導体装置において、第1の配線の電位を、第2の配線の電位 より高い状態として、125 以上450 以下で1秒以上維持することにより電荷捕獲 層に電子を捕獲せしめることを特徴とする半導体装置の作製方法である。 また、上記構成において、第1の半導体を挟む第2の半導体および第3の半導体を有し、 第2の半導体は、第1の半導体と電荷捕獲層の間にあってもよい。 また、上記構成において、ゲート電極は、第1の半導体の上面および側面に面しているこ とが好ましい。 [0014]また、上記構成において、電荷捕獲層は、窒化シリコン、酸化ハフニウム、酸化アルミニ ウム、アルミニウムシリケートのいずれかーを含む。 【発明の効果】 [0015] 本明細書で開示する一態様を用いることにより、半導体装置のしきい値を適正化する方法 を提供すること、または、微細化に伴い顕著となる電気特性の低下を抑制できる構成の半 導体装置を提供すること、または、集積度の高い半導体装置を提供すること、または、低 消費電力の半導体装置を提供することができる。または、信頼性の高い半導体装置を提供 すること、または、電源が遮断されてもデータが保持される半導体装置を提供すること、 または、別に説明されるその他の効果の少なくとも1つが達成できる。 【図面の簡単な説明】 [0016]【図1】実施の形態の半導体装置の例を示す図。 【図2】実施の形態の半導体装置のバンド図の例を示す図。 【図3】実施の形態の半導体装置の特性を模式的に示す図と半導体装置を応用した回路の 例を示す図。 【図4】実施の形態のメモリセルの例を示す図。 【図5】実施の形態のプロセッサの例を示す図。 【図6】実施の形態のプロセッサのしきい値適正化処理の例を示す図。 【図7】実施の形態のプロセッサの動作時の例を示す図。 【図8】半導体装置の作製工程を示す図。 【図9】トランジスタを説明する上面図および断面図。 【 図 1 0 】 積 層 された 半 導 体 層 の バ ン ド の 模 式 図 。 【図11】トランジスタを説明する上面図および断面図。 【図12】トランジスタの作製方法を説明する図。 【図13】トランジスタの作製方法を説明する図。 【図14】トランジスタを説明する上面図および断面図。 【図15】メモリセルと半導体チップを説明する図。 【図16】メモリセルを説明する回路図。 【図17】メモリユニットと半導体チップを説明する図。 【図18】電子機器の例を示す図。 【図19】実施例で作製したトランジスタの電気特性評価を説明する図。 【図20】実施例で作製したトランジスタの電気特性評価を説明する図。 【図21】参考例で作製したトランジスタの電気特性評価を説明する図。

50

40

10

20

【発明を実施するための形態】

【0017】

実施の形態について、図面を用いて詳細に説明する。但し、本明細書で開示する技術思想 は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれ ば容易に理解される。したがって、本明細書で開示する技術思想は以下に示す実施の形態 の記載内容に限定して解釈されるものではない。

[0018]

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には 同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。 【 0 0 1 9 】

10

なお、トランジスタの「ソース(ソース電極)」や「ドレイン(ドレイン電極)」の機能 は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化す る場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「 ドレイン」という用語は、入れ替えて用いることができるものとする。

【0020】

なお、本明細書等における「第1」、「第2」などの序数詞は、構成要素の混同を避ける ために付すものであり、数的に限定するものではないことを付記する。

【0021】

(実施の形態1)

本実施の形態では、半導体層と電荷捕獲層とゲート電極とを有する半導体装置の構成およ 20 び動作原理、および、それを応用する回路について説明する。図1(A)は、半導体層1 01と電荷捕獲層102とゲート電極103を有する半導体装置である。電荷捕獲層10 2はゲート絶縁層の一部または全部を兼ねることができる。

[0022]

ここで、電荷捕獲層102としては、例えば、図1(B)に示されるような、第1の絶縁 層102aと第2の絶縁層102bの積層体でもよいし、図1(C)に示されるような、 第1の絶縁層102a、第2の絶縁層102bと第3の絶縁層102cの積層体、あるい は、さらに多層の絶縁層の積層体でもよい。また、図1(D)に示されるように、絶縁体 102e中に、電気的に絶縁された導電層102dを有してもよい。絶縁体102eは複 数の絶縁層より形成されてもよい。

【0023】

例えば、図1(B)に示す半導体装置の点Aから点Bにかけてのバンド図の例を図2(A)に示す。図中、Ecは伝導帯下端、Evは価電子帯上端を示す。図2(A)では、ゲート電極103の電位はソース電極あるいはドレイン電極(いずれも図示せず)と同じである。

[0024]

この例では、第1の絶縁層102aのバンドギャップは第2の絶縁層102bのバンドギャップよりも大きく、第1の絶縁層102aの電子親和力は第2の絶縁層102bの電子 親和力よりも小さいものとするが、これに限られない。

【0025】

第1の絶縁層102aと第2の絶縁層102bの界面、あるいは、第2の絶縁層102b の内部に電荷捕獲準位104が存在する。ゲート電極103の電位を、ソース電極あるい はドレイン電極より高くすると、図2(B)に示すようになる。ここで、ゲート電極10 3の電位は、ソース電極あるいはドレイン電極より1V以上高くしてもよい。また、この 電位は、この処理の終了した後に、ゲート電極103に印加される最高電位よりも低くて もよい。代表的には、4V未満とするとよい。

【0026】

半導体層101に存在する電子105は、より電位の高いゲート電極103の方向に移動 しようとする。そして、半導体層101からゲート電極103の方向に移動した電子10 5のいくらかは、電荷捕獲準位104に捕獲される。

【0027】

電子105が、半導体層101と電荷捕獲層102の間の障壁を超えて、電荷捕獲準位1 04に捕獲されるには、いくつかの過程が考えられる。第1は、トンネル効果によるもの である。トンネル効果は、第1の絶縁層102aが薄いほど顕著となる。ただし、この場 合、電荷捕獲準位104に捕獲された電子が、トンネル効果により、再度、半導体層10 1に戻ってしまうことがある。

【 0 0 2 8 】

なお、ゲート電極103に適切な大きさの電圧を印加することで、電荷捕獲層102が比較的厚い場合でも、トンネル効果(Fowler - Nordheimトンネル効果)を発現させることもできる。Fowler - Nordheimトンネル効果の場合には、ゲート電極103と半導体層101の間の電場の自乗でトンネル電流が増加する。 【0029】

第2は、電子105が、電荷捕獲層102中の欠陥準位等のバンドギャップ中の捕獲準位 をホッピングしながら、第2の絶縁層102bに到達するものである。これは、Pool e-Frenkel伝導といわれる伝導機構であり、絶対温度が高いほど、捕獲準位が浅 いほど、電気伝導性が高まる。

[0030]

第3は、熱的な励起によって、電子105が、電荷捕獲層102の障壁を超えるものである。半導体層101に存在する電子の分布はフェルミ・ディラック分布にしたがい、一般的には、エネルギーの高い電子の比率は、高温であるほど多くなる。例えば、フェルミ面から3電子ボルトだけ高いエネルギーを有する電子の300K(27)での密度を1としたとき、450K(177)では、6×10^{1 6}、600K(327)では、1. 5×10²⁵、750K(477)では、1.6×10³⁰となる。

【0031】

電子105が、電荷捕獲層102の障壁を超えてゲート電極103に向かって移動する過 程は、上記の3つの過程とそれらの組み合わせで生じていると考えられる。特に、第2の 過程、第3の過程は、温度が高いと指数関数的に電流が増大することを示す。

【 0 0 3 2 】

また、 Fowler - Nordheimトンネル効果も、電荷捕獲層102の障壁層の薄 い部分(エネルギーの高い部分)の電子の密度が高いほど起こりやすいので、温度が高い ことが有利である。

【 0 0 3 3 】

なお、以上の伝導機構による電流は、特にゲート電極103と半導体層101の電位差が 小さい(4V以下)場合には、きわめて微弱であることが多いが、長時間(例えば、1秒 以上)の処理により、必要とする量の電子を電荷捕獲準位104に捕獲せしめることがで きる。この結果、電荷捕獲層102は負に帯電する。

【 0 0 3 4 】

すなわち、より高い温度(半導体装置の使用温度あるいは保管温度よりも高い温度、ある いは、125 以上450 以下、代表的には150 以上300 以下)の下で、ゲー ト電極103の電位をソース電極やドレイン電極の電位より高い状態を、1秒以上、代表 的には1分以上維持することで、半導体層101からゲート電極103に向かって、電子 が移動し、そのうちのいくらかは電荷捕獲準位104に捕獲される。このように電子を捕 獲する処理のための温度を、以下、処理温度という。

【 0 0 3 5 】

このとき、電荷捕獲準位104に捕獲される電子の量はゲート電極103の電位により補 正できる。電荷捕獲準位104に相応の量の電子が捕獲されると、その電荷のために、ゲ ート電極103の電場が遮蔽され、半導体層101に形成されるチャネルが消失する。 【0036】

電 荷 捕 獲 準 位 1 0 4 により 捕 獲 さ れ る 電 子 の 総 量 は 、 当 初 は 、 線 形 に 増 加 す る が 、 徐 々 に 増 加 率 が 低 下 し 、 や が て 、 一 定 の 値 に 収 斂 す る 。 収 斂 す る 値 は 、 ゲ ー ト 電 極 1 0 3 の 電 位

10

20

30

に依存し、電位が高いほどより多くの電子が捕獲される傾向にある。なお、電荷捕獲準位 104の総数を上回ることはない。

【0037】

電荷捕獲準位104に捕獲された電子は、電荷捕獲層102から流失しないことが求められる。そのためには、第1には、電荷捕獲層102の厚さが、トンネル効果が問題とならない程度の厚さであることが好ましい。例えば、物理的な厚さが1nmより大きいことが 好ましい。

【 0 0 3 8 】

ー方で、半導体装置のチャネル長に比較して、電荷捕獲層102が厚すぎると、サブスレショールド値が増加し、オフ特性が悪化するので、チャネル長は、電荷捕獲層102の酸化シリコン換算の厚さ(Equivalent Oxide Thickness、EOT)の4倍以上、代表的には10倍以上であるとよい。なお、いわゆるHigh-K材料では、EOTが物理的な厚さよりも小さくなる。

【0039】

代表的には、電荷捕獲層102の物理的な厚さは、10nm以上100nm以下、EOT は、10nm以上25nm以下とするとよい。なお、図1(B)あるいは図1(C)で示 すような構造において、第1の絶縁層102aの厚さは、10nm以上20nm以下、第 2の絶縁層102bのEOTは、1nm以上25nm以下とするとよい。

【0040】

なお、図1(C)のように、電荷捕獲層102を3層の絶縁層で形成し、第3の絶縁層1 20 02 cの電子親和力を、第2の絶縁層102 bの電子親和力よりも小さくし、第3の絶縁 層102 cのバンドギャップを、第2の絶縁層102 bのバンドギャップよりも大きくす ると、第2の絶縁層102 bの内部、あるいは、他の絶縁層との界面にある電荷捕獲準位 104 に捕獲された電子を保持する上で効果的である。

この場合には、第2の絶縁層102bが薄くても、第3の絶縁層102cが物理的に十分に厚ければ、電荷捕獲準位104に捕獲された電子を保持できる。第3の絶縁層102cとしては、第1の絶縁層102aと同じまたは同様な材料を用いることができる。また、第2の絶縁層102bと同じ構成元素であるが、電荷捕獲準位が十分に少ないものも用いることができる。電荷捕獲準位の数は、形成方法によっても異なる。第3の絶縁層102cの厚さは1nm以上20nm以下とする。

30

40

50

10

なお、図1(D)のように、絶縁体102 e 中に電気的に絶縁された導電層102dを有する場合も、上記と同様な原理によって、導電層102dに電子が捕獲される。図2(C)および図2(D)にその例を示す。図2(C)は、図1(D)の点Cから点Dにかけてのバンド図の例を示す。図2(C)では、ゲート電極103の電位はソース電極あるいはドレイン電極と同じである。

[0043]

[0042]

ゲート電極103の電位を、ソース電極あるいはドレイン電極より高くすると、図2(D)に示すようになる。半導体層101に存在する電子105は、より電位の高いゲート電 極103の方向に移動しようとする。そして、半導体層101からゲート電極103の方 向に移動した電子105のいくらかは、導電層102dに捕獲される。すなわち、図1(D)に示される半導体装置において、導電層102dは、図1(B)の半導体装置におけ る電荷捕獲準位104と同等の機能を有する。

[0044]

なお、 導電 層 102dの仕事 関数が大きいと、 絶縁体102eとの間のエネルギー 障壁が 高くなり、 捕獲された電子が 流出することを抑制できる。

【0045】

上記において、 導電 層 1 0 2 d は 複数の 導電 層 から 構 成 されていてもよい。 また、 第 1 の 絶 縁 層 1 0 2 a 、 第 2 の 絶 縁 層 1 0 2 b 、 第 3 の 絶 縁 層 1 0 2 c 、 絶 縁 体 1 0 2 e は、 そ

(7)

れぞれ、複数の絶縁層より構成されてもよい。また、同じ構成元素からなるが、形成方法 の異なる複数の絶縁層から構成されてもよい。

(8)

【0046】

第1の絶縁層102aと第2の絶縁層102bを同じ構成元素からなる絶縁層(例えば、酸化ハフニウム)で構成する場合、第1の絶縁層102aは、CVD法あるいはALD法で形成し、第2の絶縁層102bは、スパッタリング法で形成してもよい。 【0047】

一般にスパッタリング法で形成される絶縁層はCVD法あるいはALD法で形成される絶縁層よりも電荷捕獲準位104を多く含み、電子を捕獲する性質が強い。同様な理由から、第2の絶縁層102と第3の絶縁層102とを同じ構成元素からなる絶縁層で構成する場合、第2の絶縁層102とは、スパッタリング法で形成し、第3の絶縁層102とは、CVD法あるいはALD法で形成してもよい。

【0048】

また、 第 2 の絶縁層 1 0 2 b を同じ構成元素からなる複数の絶縁層で構成する場合、その うちの 1 つは、スパッタリング法で形成し、別の 1 つは、 C V D 法あるいは A L D 法で形 成してもよい。

【0049】

電荷捕獲準位104に捕獲された電子が電荷捕獲層102から流失しないための第2の方 法は、半導体装置の使用温度あるいは保管温度を処理温度よりも十分に低くすることであ る。電子が、3電子ボルトの障壁を乗り越える確率は、120 のときは300 のとき の10万分の1未満である。したがって、300 で処理の際には障壁を乗り越えて容易 に電子捕獲準位106に捕獲される電子が、120 で保管時には、障壁を乗り越えるこ とが困難となり、電子が長期にわたって、電子捕獲準位106に捕獲された状態となる。 【0050】

また、半導体層101で、ホールの有効質量が極めて大きい、あるいは、実質的に局在化していることも有効である。この場合には、半導体層101から電荷捕獲層102へのホールの注入がなく、したがって、電荷捕獲準位104に捕獲された電子がホールと結合して消滅することもない。

[0051]

また、電荷捕獲層102に捕獲された電子を放出させるような電圧がかからないように回 路設計、材料選定をおこなってもよい。例えば、In-Ga-Zn系酸化物半導体のよう に、ホールの有効質量が極めて大きい、あるいは、実質的に局在化しているような材料で は、ゲート電極103の電位が、ソース電極あるいはドレイン電極の電位より高い場合に はチャネルが形成されるが、低い場合には、絶縁体と同様な特性を示す。この場合には、 ゲート電極103と半導体層101の間の電場が極めて小さくなり、Fowler-No rdheimトンネル効果、あるいは、Poole-Frenkel伝導による電子伝導 は著しく低下する。

【0052】

第2の絶縁層102bは電荷捕獲準位104がより多くなるような材料(あるいは形成方法、形成条件)で形成されるが、そのため、第1の絶縁層102aと第2の絶縁層102⁴ bの界面、第2の絶縁層102bと第3の絶縁層102cの界面にも多くの電荷捕獲準位 104が形成される。

[0053]

そして、ゲート電極103の電位および温度を上記に示したものとすると、図2(B)で 説明したように、半導体層101から電荷捕獲準位104に電子が捕獲され、電荷捕獲層 102は負に帯電する。

【0054】

このように電荷捕獲層102が電子を捕獲すると、半導体装置のしきい値が増加する。特に、半導体層101が、バンドギャップが大きな材料(ワイドバンドギャップ半導体)であると、ゲート電極103の電位をソース電極の電位と同じとしたときのソースドレイン

10

間の電流(カットオフ電流(Icut))を大幅に低下させることができる。 [0055] 例えば、バンドギャップ3.2電子ボルトのIn-Ga-Zn系酸化物であれば、Icu t 密度(チャネル幅 1 μ m あたりの電流値)は 1 z A / μ m (1 × 1 0 ⁻²¹ A / μ m) 以下、代表的には、1 y A / μm (1 × 1 0⁻²⁴ A / μm)以下とできる。 [0056]図3(A)は電荷捕獲層102での電子の捕獲をおこなう前と、電子の捕獲をおこなった 後での、室温でのソース電極とドレイン電極間のチャネル幅1µmあたりの電流(Id) のゲート電極103の電位(Vg)依存性を模式的に示したものである。なお、ソース電 10 極の電位を0V、ドレイン電極の電位を+1Vとする。1fAより小さな電流は、直接は 測定できないが、その他の方法で測定した値、すなわちサブスレショールド値等をもとに 推定できる。なお、このような測定方法に関しては、参考例を参照するとよい。 最初、曲線108で示すように、半導体装置のしきい値はVth1であったが、電子の捕 獲をおこなった後では、しきい値が増加し(プラス方向に移動し)、Vth2となる。ま た、この結果、 V g = 0 での電流密度は、 1 a A / µ m (1 x 1 0 ^{- 1 8} A / µ m) 以下 、 例 え ば 、 1 z A / µ m 乃 至 1 y A / µ m と な る 。 [0058]例えば、図3(B)のように、容量素子111に蓄積される電荷をトランジスタ110で 20 制御する回路を考える。ここで、容量素子111の電極間のリーク電流は無視する。容量 素子111の容量が1fFであり、容量素子111のトランジスタ110側の電位が+1 V、Vdの電位が0Vであるとする。 [0059]トランジスタ110のId-Vg特性が図3(A)中の曲線108で示されるもので、チ ャネル幅が0.1µmであると、Icutは約1fAであり、トランジスタ110のこの ときの抵抗は約1×10¹⁵ である。したがって、トランジスタ110と容量素子11 1よりなる回路の時定数は約1秒である。すなわち、約1秒で、容量素子111に蓄積さ れていた電荷の多くが失われてしまうことを意味する。 [0060]30 トランジスタ110のId-Vg特性が図3(A)中の曲線109で示されるもので、チ ャネル幅が0.1µmであると、Icutは約1yAであり、トランジスタ110のこの ときの抵抗は約1×10²⁴ である。したがって、トランジスタ110と容量素子11 1よりなる回路の時定数は約1×10⁹秒(=約31年)である。すなわち、10年経過 後でも、容量素子111に蓄積されていた電荷の1/3は残っていることを意味する。 [0061]すなわち、トランジスタと容量素子という単純な回路で、10年間の電荷の保持が可能で ある。このことは各種メモリ装置に用いることができる。例えば、図4に示すようなメモ リセルに用いることもできる。 [0062]40 図4(A)に示すメモリセルは、トランジスタ121、トランジスタ122、容量素子1 23からなり、トランジスタ121は、図1(A)に示したように、電荷捕獲層102を 有するトランジスタである。回路が形成された後で、上記に示したようなしきい値を増加 させる処理(しきい値適正化処理、あるいはしきい値補正処理、という)をおこない、I cutを低下させる。なお、図に示すように、しきい値が適正化されたトランジスタは、 電荷捕獲層102中に電子を有するため、通常のトランジスタとは異なる記号を用いる。 【0063】 図4(A)に示すメモリセルはマトリクス状に形成され、例えば、第n行m列のメモリセ ルであれば、読み出しワード線RWLn、書き込みワード線WWLn、ビット線BLm、 ソース線SLmが接続する。 50 [0064]

しきい値補正は以下のようにおこなえばよい。まず、すべてのソース線、ビット線の電位 を0Vとする。そして、メモリセルが形成されたウェハーあるいはチップを適切な温度に 保持し、すべての書き込みワード線の電位を適切な値(例えば、+3V)として、適切な 時間保持する。この結果、しきい値が適切な値になる。 [0065]なお、メモリセルは図4(B)に示すような、トランジスタ124、容量素子125から なるものでもよい。例えば、第n行m列のメモリセルであれば、ワード線WLn、ビット 線BLm、ソース線SLnが接続する。しきい値補正の方法は図4(A)のものと同様に できる。 [0066] ここで、問題となるのは、一般にメモリ装置では、ワード線(書き込みワード線)のうち の1つの電位は上昇させるように設計されているが、すべてのワード線の電位を同時に上 昇させるようには設計されていないことである。なお、すべてのビット線を低電位あるい は高電位とすることは可能である。 [0067]この問題に対しては、図5乃至図7に示すように、ワード線ドライバ131に電源を供給 する回路とビット線ドライバ132(および論理ユニット137等のその他の回路)に電 源を供給する回路とを分離し、しきい値適正化処理の際にはそれぞれに異なる定電位を供 給することにより、解決できる。 【0068】 図5に示す半導体チップ130は、メモリユニット136と論理ユニット137を有する 。メモリユニット136は、メモリセルアレイ135と、ワード線ドライバ131、ビッ ト線ドライバ132を有する。ワード線ドライバ131には複数のワード線133が接続 され、ビット線ドライバ132には、複数のビット線134が接続される。複数のワード 線133と複数のビット線134の交点には、図4に示すメモリセルが設けられる。なお 、図4に示すメモリセルには、直接、電源が供給される必要がない。 [0069]ワード線ドライバ131、ビット線ドライバ132には、信号や電源が供給される必要が あり、 例えば、 論理ユニット137から信号供 給線139a、 信号供 給線139bを介し て、ワード線ドライバ131、ビット線ドライバ132に信号が供給される。また、ワー ド線ドライバ131には高電位供給線140 a と低電位供給線140 b によって、ビット 線 ド ラ イ バ 1 3 2 に は 高 電 位 供 給 線 1 4 0 d と 低 電 位 供 給 線 1 4 0 c に よ っ て 、 論 理 ユ ニ ット137には高電位供給線140fと低電位供給線140eによって、それぞれ電源が 供給される。 [0070] そして、高電位供給線140aはパッド138aに、低電位供給線140bはパッド13 8 b に、低電位供給線140cと低電位供給線140eはパッド138cに、高電位供給 線140dと高電位供給線140fはパッド138dに、それぞれ接続する。このように 、ワード線ドライバ131の電源とビット線ドライバ132と論理ユニット137の電源 は分離されている。 【0071】 なお、論理ユニット137には、パッド138eとパッド138fから、それぞれ、信号 供給線139cと信号供給線139dを介して、信号が供給される。 【0072】 なお、高電位供給線140aとパッド138aの間、低電位供給線140bとパッド13 8 b の 間 、 低 電 位 供 給 線 1 4 0 c / 低 電 位 供 給 線 1 4 0 e と パ ッ ド 1 3 8 c の 間 、 高 電 位 供給線140d/高電位供給線140fとパッド138dの間、信号供給線139cとパ ッド138eの間、信号供給線139dとパッド138fの間には、それぞれ、何らかの 回路が設けられていてもよい。 [0073]

(10)

20

30

40

50

しきい値適正化処理をおこなう際には、例えば、パッド138bには、+2Vの、パッド 138c、パッド138e、パッド138fには0Vの電位を供給する。ここで、論理ユ ニット137がワード線ドライバ131やビット線ドライバ132に信号を送らないこと が好ましく、そのためには、パッドの138dの電位をパッド138cの電位と等しくす る。また、より好ましくは、パッド138aの電位もパッド138bの電位と等しくする 。なお、電位の値は上記に限らず適宜設定できる。

【0074】

ここで、重要なことは、このような電位の入力によって、ワード線ドライバ131から少 なくとも2本のワード線133に出力される第1の電位を等しくし、ビット線ドライバ1 32から少なくとも2本のビット線134に出力される第2の電位を等しくし、かつ、第 1の電位が第2の電位より1V以上高い状態となることである。

【0075】

例えば、図6の例では、パッド138aとパッド138bの電位が+2Vであり、パッド 138c乃至パッド138fの電位が0Vであるため、ワード線ドライバ131、ビット 線ドライバ132、論理ユニット137のいずれも非動作状態であるが、例えば、ワード 線ドライバ131に接続しているすべてのワード線の電位は+2Vとなり、ビット線ドラ イバ132に接続しているすべてのビット線の電位は0Vとなる。

【0076】

- つまり、すべてのワード線133とすべてのビット線134の間の電位差は2Vとなる。 【0077】
- 例えば、メモリセルが図4(A)に示すものであれば、トランジスタ121のゲート電極の電位は+2Vとなる。また、トランジスタ121のソース電極またはドレイン電極の一方のうち、ビット線BLmに接続している方の電位は0Vとなる。ここで、しきい値適正化処理をおこなう前のトランジスタ121のしきい値が1Vであったとすると、しきい値 適正化処理を開始した直後は、トランジスタ121はオン状態であるので、ソース電極またはドレイン電極の他方の電位も0Vである。

[0078]

この結果、上記に説明したように、電荷捕獲層102に電子が捕獲され、しきい値が増加 する。この場合は、最大で+2Vまで増加する。このようにして、しきい値適正化処理が すべてのメモリセルのトランジスタ121に対して実施できる。

【0079】

しきい値適正化処理を施したトランジスタ121のしきい値は十分に大きいため、Icu tもきわめて小さい。このため、容量素子123に保持された電荷を外部から電源が遮断 された状態で長時間保持できる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

なお、上記では、パッド138aとパッド138bとに同じ電位を供給したが、例えば、 パッド138aには+6Vが供給され、パッド138bには、+2Vが供給されていても よい。この場合、外部からの信号がなければ、すべてのワード線133に+2Vの電位が 供給されることとなる。

 $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$

半導体チップ130を通常に動作させるには、例えば、図7に示すように、パッド138 a乃至パッド138dに、それぞれ、+4V、0V、0V、+1Vの電位が供給されるようにすればよい。また、パッド138eおよびパッド138fには、それぞれ、論理ユニット137を駆動するための信号が入力される。

[0082]

なお、 図 7 に示されるように、 低電位が供給されるパッド138bとパッド138cが隣 接して設けられている場合には、 例えば、 ワイヤボンディングの際に、 ボンディングワイ ヤが同じリード等の導体に接続されるようにしてもよい。かくすると半導体チップ130 のリード数(端子数)を1つ減らすことができる。

【 0 0 8 3 】

50

40

20

なお、上記では、ワード線ドライバ131、ビット線ドライバ132、論理ユニット13 7は、高電位と低電位の2電位で動作する例を示したが、3電位以上で動作する場合でも 同様に実施できる。

(12)

【0084】

また、上記では、ワード線ドライバ131の電源は、ビット線ドライバ132の電源と分 離されている例を示したが、ワード線ドライバを構成する一部の回路の電源が、ビット線 ドライバ132の電源と共通であってもよい。

[0085]

しきい値適正化処理は、メモリセルを有する半導体装置を出荷する前におこなうとよい。 例えば、図8に示すような工程が実施できる。まず、図8(A)に示すように、メモリセ ルが完成した後、初期特性を測定し、良品を選別する。ここで、良品の基準は断線等によ る回復不可能な動作不良に限定するとよい。まだ、しきい値が適正化されていないため、 容量素子の電荷を長時間保持することはできないが、そのことは選別の基準とはならない

[0086]

その後、図8(B)に示すように、電子を注入する。すなわち、電荷捕獲層に適切な量の 電子を捕獲させる。この操作は上述のとおりおこなう。このとき、ゲート電極103の電 位と、ソース電極あるいはドレイン電極のいずれか低い方の電位との差(ゲート電圧)は 、1V以上4V未満であり、かつ、このメモリセルが出荷された後でのゲート電圧と同じ か低いものとする。

[0087]

その後、図8(C)に示すように、再度、測定をおこなう。予定通りにしきい値が増加し ていることが良品の条件の一つである。この段階では、しきい値に異常のあるチップは不 良品として、再度、電子注入をおこなってもよい。良品は、ダイシング、ワイヤボンディ ング、樹脂封止後、パッケージ化して出荷する。

[0088]

しきい値の増加幅は電荷捕獲層102が捕獲する電子密度によって決まる。例えば、図1 (B)に示す半導体装置において、第1の絶縁層102aと第2の絶縁層102bの界面 においてのみ電子が捕獲される場合、捕獲された電子の面密度をQ、第1の絶縁層102 aの誘電率をCとするとき、しきい値は、Q/Cだけ増加する。

【 0 0 8 9 】

なお、上記のようにゲート電極103の電位によって、捕獲される電子の量が一定の値に なることから、ゲート電極103の電位によって、しきい値の増加分を制御することもで きる。

【 0 0 9 0 】

例えば、ゲート電極103の電位を、ソース電極とドレイン電極の電位より1.5 Vだけ 高くし、温度を150 以上250 以下、代表的には200 ±20 とする場合を考 える。電荷捕獲層102に電子が捕獲される前の半導体装置のしきい値(第1のしきい値 、Vth1)が+1.1 Vであったとすると、当初は、半導体層101にチャネルが形成 されており、電荷捕獲層102に電子が捕獲される。その後、電荷捕獲層102に捕獲さ れる電子の量が増加し、チャネルが消失する。この段階で、電荷捕獲層102での電子の 捕獲はおこなわれなくなる。

【0091】

この場合には、ゲート電極103の電位が、ソース電極、ドレイン電極より1.5V高い 段階でチャネルが消失するので、しきい値が、+1.5Vとなる。あるいは、電荷捕獲層 102に捕獲された電子によって、しきい値が、0.4Vだけ高くなったと言える。この ように電荷捕獲層102に捕獲された電子によって変化した後のしきい値を第2のしきい 値(Vth2)という。

【0092】

このような特性を用いれば、もともと相当なばらつきのあった複数の半導体装置のしきい 50

10

30

40

値を適切な範囲内に収束させることもできる。例えば、第1のしきい値が+1.2V、+ 1.1V、+0.9Vである3つの半導体装置があるとする。これらの半導体装置に、上 記の条件で処理をおこなえば、それぞれの半導体装置のしきい値が+1.5Vを大きく超 えるような電子の捕獲は生じないので、3つの半導体装置とも第2のしきい値を+1.5 V付近とすることができる。例えば、当初のしきい値ばらつき(例えば、標準偏差)を、 しきい値適正化処理後には、4分の1とすることもできる。

【 0 0 9 3 】

なお、このようにしきい値適正化処理によって、それぞれのトランジスタのしきい値を変 更した場合、これら 3 つの半導体装置の電荷捕獲層 1 0 2 に捕獲される電子の量(あるい は電子の面密度等)は異なる。

【0094】

ゲート電極103は各種の材料を用いることができる。例えば、A1、Ti、Cr、Co 、Ni、Cu、Y、Zr、Mo、Ru、Ag、TaおよびWなどの導電層を用いることが できる。また、ゲート電極103は、上記材料の積層であってもよい。また、ゲート電極 103には、窒素を含んだ導電層を用いてもよい。たとえば、ゲート電極103に窒化チ タン層上にタングステン層の積層、窒化タングステン層上にタングステン層の積層、窒化 タンタル層上にタングステン層の積層などを用いることができる。

【0095】

なお、半導体層101に対向するゲート電極103の仕事関数は、半導体装置のしきい値 を決定する要因のひとつであり、一般に、仕事関数が小さい材料であると、しきい値が小 ²⁰ さくなる。しかしながら、上述のように、電荷捕獲層102に捕獲する電子の量によりし きい値を調整できるので、ゲート電極103の材料の選択の幅が広がる。

[0096]

半導体層101は各種の材料を用いることができる。例えば、シリコンやゲルマニウム、 シリコンゲルマニウム以外に、後述する各種酸化物半導体を用いることができる。 【0097】

第1の絶縁層102aは各種の材料を用いることができる。例えば、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムおよび酸化タンタルを一種以上含む絶縁層を用いることができる。

【 0 0 9 8 】

第2の絶縁層102bは各種の材料を用いることができる。例えば、窒化シリコン、酸化 ハフニウム、酸化アルミニウム、アルミニウムシリケートなどを一種以上含む絶縁層を用 いることができる。

【 0 0 9 9 】

第3の絶縁層102 c は各種の材料を用いることができる。例えば、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸 化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムお よび酸化タンタルを一種以上含む絶縁層を用いることができる。

[0100]

40

30

10

このように電荷捕獲層102に必要な量の電子を捕獲させた半導体装置は、通常のMOS 型半導体装置と同じである。すなわち、電荷捕獲層102はゲート絶縁層として機能する

【0101】

なお、しきい値適正化処理は、上記に限らず、例えば、半導体装置のソース電極あるいは ドレイン電極に接続する配線の形成後、あるいは、前工程(ウェハー処理)の終了後、あ るいは、ウェハーダイシング工程後、パッケージ工程後等、工場出荷前のいずれかの段階 でおこなうとよい。いずれの場合にも、その後に125 以上の温度に1時間以上さらさ れないことが好ましい。

【0102】

以上の例では、電子が電荷捕獲層102に捕獲されることにより、半導体装置のしきい値を適正化する例を示したが、電荷捕獲層102や半導体層101の材料によっては、ホールが電荷捕獲層102に捕獲されることもあり、同様な原理により、しきい値を低下させ、適正化できる。ホールを電荷捕獲層102に捕獲せしめるのは、ゲート電極103の電位をソース電極やドレイン電極よりも1V以上低くすればよい。 【0103】

(14)

したがって、例えば、図 5 乃至図 7 に示す半導体チップであれば、パッド138 a とパッド138 b の電位が、パッド138 c 乃至パッド138 f の電位より1 V 以上、低くなるようにすればよい。

[0104]

(実施の形態2)

本実施の形態では、本明細書で開示する一態様の半導体装置について図面を用いて説明す る。

【0105】

図9(A)乃至図9(C)は、本明細書で開示する一態様のトランジスタの上面図および 断面図である。図9(A)は上面図であり、図9(A)に示す一点鎖線A - Bの断面が図 9(B)、一点鎖線C - Dの断面が図9(C)に相当する。なお、図9(A)の上面図で は、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線A - B方向を チャネル長方向、一点鎖線C - D方向をチャネル幅方向と呼称する場合がある。

【0106】

図9(A)乃至図9(C)に示すトランジスタ450は、基板400と、基板400上の 凹部および凸部を有する下地絶縁層402と、下地絶縁層402の凸部上の酸化物半導体 層404aおよび酸化物半導体層404bと、酸化物半導体層404aおよび酸化物半導 体層404b上のソース電極406aおよびドレイン電極406bと、下地絶縁層402 の凹部、下地絶縁層402の凸部(または凹部)の側面、酸化物半導体層404aの側面 、酸化物半導体層404bの側面および酸化物半導体層404bの上面、ソース電極40 6aおよびドレイン電極406bと接する酸化物半導体層404cと、酸化物半導体層4 04c上のゲート絶縁層408と、ゲート絶縁層408上で接し、酸化物半導体層404 bの上面および側面に面するゲート電極410と、ソース電極406a、ドレイン電極4 06b、およびゲート電極410上の酸化物絶縁層412と、を有する。

また、ゲート絶縁層408は、実施の形態1で述べた電荷捕獲層として機能する。ここでは、ゲート絶縁層408は、CVD法によって形成された第1の絶縁層408aの上にスパッタリング法によって形成された第2の絶縁層408bの積層であるが、図1(C)のように、さらに、その上にCVD法によって形成された絶縁層(実施の形態1の第3の絶縁層102c)の積層であってもよい。

[0108]

また、酸化物半導体層404a、酸化物半導体層404b、および酸化物半導体層404 cを総称して多層半導体層404と呼称する。

【0109】

ゲート絶縁層408に用いる材料を比誘電率が大きいものにすると、ゲート絶縁層408 を厚くすることができる。たとえば、誘電率が16の酸化ハフニウムを用いることにより 、誘電率が3.9の酸化シリコンを用いる場合に比べて約4倍厚くすることが可能である 。このため、捕獲された電子の流出を防止する上で好ましい。なお、ゲート絶縁層408 の厚さは、1nm以上100nm以下、代表的には5nm以上20nm以下である。 【0110】

なお、チャネル長とは、上面図において、半導体層とゲート電極とが重なる領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との距離をいう。すなわち、図9(A)では、チャネル長は、酸化物半導体層404b とゲート電極410とが重なる領域における、ソース電極406aとドレイン電極406 20

10

bとの距離となる。チャネル幅とは、半導体層とゲート電極とが重なる領域における、ソースまたはドレインの幅をいう。すなわち、図9(A)では、チャネル幅は、酸化物半導体層404bとゲート電極410とが重なる領域における、ソース電極406aまたはドレイン電極406bの幅をいう。

(15)

[0 1 1 1 **]**

ゲート絶縁層408を電荷捕獲層として機能させることで、実施の形態1で述べたように その内部に存在する電荷捕獲準位に電子を捕獲することができる。このとき、電荷捕獲準 位に捕獲される電子の量はゲート電極410の電位により制御できる。

また、ゲート電極410は、酸化物半導体層404bを電気的に取り囲み、オン電流が高 められる。このようなトランジスタの構造を、Surrounded Channel(S-Channel)構造とよぶ。なお、S-Channel構造では、電流は酸化物半 導体層404bの全体(バルク)を流れる。酸化物半導体層404bの内部を電流が流れ ることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。なお、 酸化物半導体層404bを厚くすると、オン電流を向上させることができる。

【0113】

また、トランジスタのチャネル長およびチャネル幅を微細化するとき、レジストマスクを 後退させながら電極や半導体層等を加工すると電極や半導体層等の上端部が丸みを帯びる (曲面を有する)場合がある。このような構成になることで、酸化物半導体層404b上 に形成されるゲート絶縁層408、ゲート電極410および酸化物絶縁層412の被覆性 を向上させることができる。また、ソース電極406aおよびドレイン電極406bの端 部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制するこ とができる。

[0114]

また、トランジスタを微細化することで、集積度を高め、高密度化することができる。例 えば、トランジスタのチャネル長を100nm以下、好ましくは40nm以下、さらに好 ましくは30nm以下、より好ましくは20nm以下とし、かつ、トランジスタのチャネ ル幅を100nm以下、好ましくは40nm以下、さらに好ましくは30nm以下、より 好ましくは20nm以下とする。本明細書で開示する一態様に係るトランジスタは、上記 のように狭チャネルでも、S-channel構造を有することでオン電流を高めること ができる。

[0 1 1 5 **]**

基板 4 0 0 は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された 基板であってもよい。この場合、トランジスタ 4 5 0 のゲート電極 4 1 0、ソース電極 4 0 6 a、およびドレイン電極 4 0 6 bの少なくとも一つは、上記の他のデバイスと電気的 に接続されていてもよい。

【0116】

下地絶縁層402は、基板400からの不純物の拡散を防止する役割を有するほか、多層 半導体層404に酸素を供給する役割を担うことができる。また、上述のように基板40 0が他のデバイスが形成された基板である場合、下地絶縁層402は、層間絶縁層として の機能も有する。その場合、下地絶縁層402の表面には凹凸が形成されるため、表面が 平坦になるようにCMP(Chemical Mechanical Polishin g)法等で平坦化処理を行うことが好ましい。

また、トランジスタ450のチャネルが形成される領域において多層半導体層404は、 基板400側から酸化物半導体層404a、酸化物半導体層404b、酸化物半導体層4 04cが積層された構造を有している。また、酸化物半導体層404bは、酸化物半導体 層404aおよび酸化物半導体層404cで取り囲まれている構造となっている。また、 図9(C)に示すようにゲート電極410は、酸化物半導体層404bを電気的に取り囲 む構造になっている。 10

【0118】

ここで、一例としては、酸化物半導体層404bには、酸化物半導体層404aおよび酸化物半導体層404cよりも電子親和力(真空準位から伝導帯下端までのエネルギー)が 大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差 (イオン化ポテンシャル)から、伝導帯下端と価電子帯上端とのエネルギー差(エネルギ ーギャップ)を差し引いた値として求めることができる。

【0119】

酸化物半導体層404aおよび酸化物半導体層404cは、酸化物半導体層404bを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層40 4bよりも、0.05eV、0.07eV、0.1eV、0.15eVのいずれか以上で あって、2eV、1eV、0.5eV、0.4eVのいずれか以下の範囲で真空準位に近 い酸化物半導体で形成することが好ましい。

【0120】

このような構造において、ゲート電極410に電界を印加すると、多層半導体層404の うち、伝導帯下端のエネルギーが最も小さい酸化物半導体層404bにチャネルが形成さ れる。すなわち、酸化物半導体層404bとゲート絶縁層408との間に酸化物半導体層 404cが形成されていることよって、トランジスタのチャネルがゲート絶縁層408と 接しない領域に形成される構造となる。

また、酸化物半導体層404aは、酸化物半導体層404bを構成する金属元素を一種以 上含んで構成されるため、酸化物半導体層404bと下地絶縁層402が接した場合の界 面と比較して、酸化物半導体層404bと酸化物半導体層404aの界面に界面準位を形 成しにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしき い値が変動することがある。したがって、酸化物半導体層404aを設けることにより、 トランジスタのしきい値などの電気特性のばらつきを低減することができる。また、当該 トランジスタの信頼性を向上させることができる。

また、酸化物半導体層404cは、酸化物半導体層404bを構成する金属元素を一種以 上含んで構成されるため、酸化物半導体層404bとゲート絶縁層408が接した場合の 界面と比較して、酸化物半導体層404bと酸化物半導体層404cとの界面ではキャリ アの散乱が起こりにくくなる。したがって、酸化物半導体層404cを設けることにより 、トランジスタの電界効果移動度を高くすることができる。

酸化物半導体層404aおよび酸化物半導体層404cには、例えば、A1、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHfを酸化物半導体層404bよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化物半導体層404aおよび酸化物半導体層404cは酸化物半導体層404bよりも酸素欠損が生じにくいということができる。

【0124】

なお、酸化物半導体層 4 0 4 a、酸化物半導体層 4 0 4 b、酸化物半導体層 4 0 4 c が、 少なくともインジウム、亜鉛および M (A 1、 T i、 G a、 G e、 Y、 Z r、 S n、 L a 、 C e または H f 等の金属)を含む I n - M - Z n 酸化物であるとき、酸化物半導体層 4 0 4 aを I n : M : Z n = x₁ : y₁ : z₁ [原子数比]、酸化物半導体層 4 0 4 bを I n : M : Z n = x₂ : y₂ : z₂ [原子数比]、酸化物半導体層 4 0 4 cを I n : M : Z n = x₃ : y₃ : z₃ [原子数比]とすると、 y₁ / x₁ および y₃ / x₃ が y₂ / x₂ よりも大きくなることが好ましい。 y₁ / x₁ および y₃ / x₃ は y₂ / x₂ よりも 1 . 5 倍以上、好ましくは 2 倍以上、さらに好ましくは 3 倍以上とする。このとき、酸化物半 導体層 4 0 4 b において、 y₂ が x₂ 以上であるとトランジスタの電気特性を安定させる

ことができる。ただし、 y ,が x ,の 3 倍以上になると、トランジスタの電界効果移動度 が低下してしまうため、y,はx,の3倍未満であることが好ましい。 [0125] 酸化物半導体層404aおよび酸化物半導体層404cのInとMの原子数比率In/(In+M)は、好ましくは0.5未満、さらに好ましくは0.25未満とする。また、酸 化物半導体層404bのInとMの原子数比率In/(In+M)は、好ましくは0.2 5以上、さらに好ましくは0.34以上とする。 [0126] 酸化物半導体層404aおよび酸化物半導体層404cの厚さは、3nm以上100nm 以下、好ましくは3nm以上50nm以下とする。また、酸化物半導体層404bの厚さ は、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましく は3nm以上50nm以下とする。また、酸化物半導体層404bは、酸化物半導体層4 04aおよび酸化物半導体層404cより厚い方が好ましい。 **[**0 1 2 7 **]** 酸化物 半 導 体 層 4 0 4 a 、 酸 化 物 半 導 体 層 4 0 4 b 、 酸 化 物 半 導 体 層 4 0 4 c に は 、 例 え ば、インジウム、亜鉛およびガリウムを含んだ酸化物半導体を用いることができる。特に 、酸化物半導体層404bにインジウムを含ませると、キャリア移動度が高くなるため好 ましい。 [0128] 20 なお、酸化物半導体層を用いたトランジスタに安定した電気特性を付与するためには、酸 化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にする ことが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、1× 10¹⁷/cm³未満であること、好ましくは1×10¹⁵/cm³未満であること、さ らに好ましくは1×10¹³/cm³未満であることを指す。 [0129]また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属 元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密 度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す る。当該不純物準位は捕獲となり、トランジスタの電気特性を劣化させることがある。し たがって、酸化物半導体層404a、酸化物半導体層404b、酸化物半導体層404c の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。 酸化物半導体層を真性または実質的に真性とするためには、SIMS(Secondar y Ion Mass Spectrometry)分析において、例えば、酸化物半導 体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を 1 × 1 0 ^{1 9} a t o m s / c m ³ 未満、好ましくは 5 × 1 0 ^{1 8} a t o m s / c m ³ 未満 、 さら に 好 ま し く は 1 × 1 0 ^{1 8} a t o m s / c m ³ 未 満 と す る 部 分 を 有 し て い る こ と が 好ましい。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸 化物半導体層のある領域において、2×10²⁰ a t o m s / c m ³以下、好ましくは5 ×10¹⁹atoms/cm³以下、より好ましくは1×10¹⁹atoms/cm³以 40 下、さらに好ましくは5×10¹⁸ a t o m s / c m ³ 以下とする部分を有していること が好ましい。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、 酸化物半導体層のある領域において、 5 × 1 0 ^{1 9} a t o m s / c m ³ 未満、好ましくは 5 × 1 0 ^{1 8} a t o m s / c m ³ 以下、より好ましくは 1 × 1 0 ^{1 8} a t o m s / c m ³ 以下、さらに好ましくは 5 × 1 0¹⁷ a t o m s / c m ³ 以下とする部分を有しているこ とが好ましい。

また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物 半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないため には、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域 10

30

において、シリコン濃度を1×10¹⁹ a t o m s / c m³ 未満、好ましくは5×10¹ ⁸ a t o m s / c m³ 未満、さらに好ましくは1×10¹⁸ a t o m s / c m³ 未満とす る部分を有していればよい。また、例えば、酸化物半導体層のある深さにおいて、または 、酸化物半導体層のある領域において、炭素濃度を1×10¹⁹ a t o m s / c m³ 未満 、好ましくは5×10¹⁸ a t o m s / c m³ 未満、さらに好ましくは1×10¹⁸ a t o m s / c m³ 未満とする部分を有していればよい。

(18)

また、上述のように高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を0.1V、5 V、または、10V程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流 を数yA/µm乃至数zA/µmにまで低減することが可能となる。

【0133】

次に、多層半導体層404のバンド構造を説明する。バンド構造の解析は、酸化物半導体 層404aおよび酸化物半導体層404cに相当する層としてエネルギーギャップが3. 5eVであるIn-Ga-Zn酸化物、酸化物半導体層404bに相当する層としてエネ ルギーギャップが3.15eVであるIn-Ga-Zn酸化物を用い、多層半導体層40 4に相当する積層を作製して行っている。

【0134】

酸化物半導体層404a、酸化物半導体層404b、酸化物半導体層404cの厚さはそれぞれ10nmとし、エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT-300)を用いて測定した。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社 VersaProbe)を用いて測定した。

【0135】

図10(A)は、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップとの差分として算出される真空準位と伝導帯下端のエネルギー差(電子親和力)から模式的に示されるバンド構造の一部である。図10(A)は、酸化物半導体層404aおよび酸化物半導体層404cと接して、酸化シリコン層を設けた場合のバンド図である。ここで、Evacは真空準位のエネルギー、EcI1は、ゲート絶縁層408(例えば、酸化ハフニウム)の伝導帯下端のエネルギー、EcS1は酸化物半導体層404aの伝導帯下端のエネルギー、EcS2は酸化物半導体層404bの伝導帯下端のエネルギー、EcS3は酸化物半導体層404cの伝導帯下端のエネルギー、EcI2は下地絶縁層402(例えば、酸化シリコン)の伝導帯下端のエネルギー、である。

【0136】

図10(A)に示すように、酸化物半導体層404a、酸化物半導体層404b、酸化物 半導体層404cにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化 物半導体層404a、酸化物半導体層404b、酸化物半導体層404cを構成する元素 が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸 化物半導体層404a、酸化物半導体層404b、酸化物半導体層404cは組成が異な る層の積層体ではあるが、物性的に連続であるということもできる。

【0137】

主成分を共通として積層された多層半導体層404は、各層を単に積層するのではなく連続接合(ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するU字型の井戸構造(U Shape Well))が形成されるように作製する。すなわち、各層の界面にキャリア捕獲中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された多層半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアが捕獲あるいは再結合により消滅してしまう。

【0138】

10

20

なお、図10(A)では、EcS1とEcS3が同様である場合について示したが、それ ぞれが異なっていてもよい。例えば、EcS3よりもEcS1が高いエネルギーを有する 場合、バンド構造の一部は、図10(B)のように示される。 **[**0139**]** 例 え ば 、 E c S 1 = E c S 3 で あ る 場 合 は 、 酸 化 物 半 導 体 層 4 0 4 a お よ び 酸 化 物 半 導 体 層 4 0 4 c に I n : G a : Ζ n = 1 : 3 : 2 、 1 : 3 : 3 、 1 : 3 : 4 、 1 : 6 : 4 ま た は1:9:6(原子数比)、酸化物半導体層404bにIn:Ga:Zn=1:1:1ま たは3:1:2(原子数比)のIn-Ga-Zn酸化物などを用いることができる。また 、 E c S 1 > E c S 3 である場合は、酸化物半導体層 4 0 4 a に I n : G a : Z n = 1 : 6:4または1:9:6(原子数比)、酸化物半導体層404bにIn:Ga:Zn=1 :1:1または3:1:2(原子数比)、酸化物半導体層404cにIn:Ga:Zn= 1:3:2、1:3:3、1:3:4(原子数比)のIn-Ga-Ζn酸化物などを用い ることができる。 [0140]図 1 0 (A)、図 1 0 (B)より、多層半導体層 4 0 4 における酸化物半導体層 4 0 4 b がウェル(井戸)となり、多層半導体層404を用いたトランジスタにおいて、チャネル が酸化物半導体層404bに形成されることがわかる。なお、多層半導体層404は伝導 帯下端のエネルギーが連続的に変化しているため、U字型井戸とも呼ぶことができる。ま た、このような構成で形成されたチャネルを埋め込みチャネルということもできる。 **[**0 1 4 1 **]** なお、酸化物半導体層404aおよび酸化物半導体層404cと、電子親和力の大きく異 なる絶縁層との界面近傍には、不純物や欠陥に起因した捕獲準位が形成され得る。酸化物 半 導 体 層 4 0 4 a お よ び 酸 化 物 半 導 体 層 4 0 4 c が あ る こ と に よ り 、 酸 化 物 半 導 体 層 4 0 4 b と当該捕獲準位とを遠ざけることができる。ただし、EcS1またはEcS3と、E c S 2 とのエネルギー差が小さい場合、酸化物半導体層 4 0 4 b の電子が該エネルギー差 を越えて捕獲準位に達することがある。電子が捕獲準位に捕獲されることで、絶縁層界面 にマイナスの固定電荷が生じ、トランジスタのしきい値はプラス方向にシフトしてしまう [0142] したがって、トランジスタのしきい値の変動を低減するには、EcS1およびEcS3と 、EcS2との間にエネルギー差を設けることが必要となる。それぞれの当該エネルギー 差は、0.1eV以上が好ましく、0.15eV以上がより好ましい。 なお、酸化物半導体層404a、酸化物半導体層404b、酸化物半導体層404cには 、結晶部が含まれることが好ましい。特にc軸に配向した結晶を用いることでトランジス タに安定した電気特性を付与することができる。 $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$ なお、多層半導体層404にIn-Ga-Zn酸化物を用いる場合は、Inのゲート絶縁 層への拡散を防ぐために、酸化物半導体層404cは酸化物半導体層404bよりもIn が少ない組成とすることが好ましい。 **[**0 1 4 5 **]** ソース電極406aおよびドレイン電極406bには、酸素と結合し得る導電材料を用い ることが好ましい。例えば、A1、Cr、Cu、Ta、Ti、Mo、Wなどを用いること ができる。上記材料において、特に酸素と結合し易いTiや、後のプロセス温度が比較的 高くできることなどから、融点の高いWを用いることがより好ましい。なお、酸素と結合 し得る導電材料には、酸素が拡散し得る材料も含まれる。 [0146] 酸素と結合し得る導電材料と多層半導体層を接触させると、多層半導体層中の酸素が、酸 素と結合し得る導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に

起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象に

(19)

20

10

30

50

より、多層半導体層のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が 発生し、層中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は n型 化する。したがって、 n型化した当該領域はトランジスタのソース領域またはドレイン領 域として作用させることができる。

(20)

【 0 1 4 7 】

なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によって n 型化した領域がトランジスタのチャネル長方向に延在することで短絡してしまうことがあ る。この場合、トランジスタの電気特性には、しきい値のシフトにより、実用的なゲート 電圧でオンオフの制御ができない状態(導通状態)が現れる。そのため、チャネル長が極 短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合し得る 導電材料を用いることが必ずしも好ましいとはいえない場合がある。

【0148】

このような場合にはソース電極406aおよびドレイン電極406bには、上述した材料 よりも酸素と結合しにくい導電材料を用いることが好ましい。当該導電材料としては、例 えば、窒化タンタル、窒化チタン、またはルテニウムを含む材料などを用いることができ る。なお、当該導電材料が酸化物半導体層404bと接触する場合は、ソース電極406 aおよびドレイン電極406bを、当該導電材料と前述した酸素と結合し得る導電材料を 積層する構成としてもよい。

【0149】

下地絶縁層402には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化 20 シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジ ルコニウム、酸化ランタン、酸化ネオジムおよび酸化タンタルを一種以上含む絶縁層を用 いることができる。また、ゲート絶縁層408には、酸化ハフニウム、酸化アルミニウム 、アルミニウムシリケートなどを一種以上含む絶縁層を用いることができる。なお、ゲー ト絶縁層の厚さは、1nm以上100nm以下、好ましくは10nm以上20nm以下で ある。

[0150]

ゲート電極410は、A1、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、A g、TaおよびWなどの導電層を用いることができる。また、当該ゲート電極は、上記材 料の積層であってもよい。また、ゲート電極410には、窒素を含んだ導電層を用いても よい。たとえば、ゲート電極410に窒化チタン層上にタングステン層の積層、窒化タン グステン層上にタングステン層の積層、窒化タンタル層上にタングステン層の積層などを 用いることができる。

[0151**]**

ゲート絶縁層408、およびゲート電極410上には酸化物絶縁層412が形成されていてもよい。当該酸化物絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムおよび酸化タンタルを一種以上含む 絶縁層を用いることができる。また、当該酸化物絶縁層は上記材料の積層であってもよい

。 【 0 1 5 2 】

ここで、酸化物絶縁層412は過剰酸素を有することが好ましい。過剰酸素を含む酸化物 絶縁層とは、加熱処理などによって酸素を放出することができる酸化物絶縁層をいう。好 ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0× 10¹⁹ a t o m s / c m ³ 以上である層とする。なお、上記昇温脱離ガス分光法分析時 における基板温度としては100 以上700 以下、または100 以上500 以下 の範囲が好ましい。当該酸化物絶縁層から放出される酸素はゲート絶縁層408を経由し て多層半導体層404のチャネル形成領域に拡散させることができることから、チャネル 形成領域に酸素欠損が形成された場合においても酸素を補填することができる。したがっ て、安定したトランジスタの電気特性を得ることができる。 10

【0153】

半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮 小するとオン電流が低下する。

(21)

【0154】

しかしながら、本明細書で開示する一態様のトランジスタでは、前述したように、酸化物 半導体層404bのチャネルが形成される領域を覆うように酸化物半導体層404cが形 成されており、チャネル形成領域とゲート絶縁層が接しない構成となっている。そのため 、チャネル形成領域とゲート絶縁層との界面で生じるキャリアの散乱を抑えることができ 、トランジスタのオン電流を高くすることができる。

【 0 1 5 5 】

また、酸化物半導体層を真性または実質的に真性とすると、酸化物半導体層に含まれるキャリア数の減少により、電界効果移動度の低下が懸念される。しかしながら、本明細書で 開示する一態様のトランジスタにおいては、酸化物半導体層に垂直方向からのゲート電界 に加えて、側面方向からのゲート電界が印加される。すなわち、酸化物半導体層の全体的 にゲート電界が印加させることとなり、電流は酸化物半導体層のバルクを流れる。これに よって、高純度真性化による、電気特性の変動の抑制を達成しつつ、トランジスタの電界 効果移動度の向上を図ることが可能となる。

[0156]

また、本明細書で開示する一態様のトランジスタは、酸化物半導体層404bを酸化物半 導体層404a上に形成することで界面準位を形成しにくくする効果や、酸化物半導体層 404bを三層構造の中間層とすることで上下からの不純物混入の影響を排除できる効果 などを併せて有する。そのため、酸化物半導体層404bは酸化物半導体層404aと酸 化物半導体層404cで取り囲まれた構造(また、ゲート電極410で電気的に取り囲ま れた構造)となり、上述したトランジスタのオン電流の向上に加えて、しきい値の安定化 や、S値を小さくすることができる。したがって、Icutを下げることができ、消費電 力を低減させることができる。また、トランジスタのしきい値が安定化することから、半 導体装置の長期信頼性を向上させることができる。

[0157**]**

また、図11に示すトランジスタ470を用いることもできる。図11(A)乃至図11 30 (C)は、トランジスタ470の上面図および断面図である。図11(A)は上面図であ リ、図11(A)に示す一点鎖線A-Bの断面が図11(B)、一点鎖線C-Dの断面が 図11(C)に相当する。なお、図11(A)の上面図では、図の明瞭化のために一部の 要素を省いて図示している。

【0158】

トランジスタ470は、ソース電極406 a およびドレイン電極406 b を形成するとき 、実質的に下地絶縁層40 2 がエッチングされていない形状となっている。

【0159】

下地絶縁層402を実質的にエッチングしないようにするには、下地絶縁層402のエッ チングレートを、ソース電極406aおよびドレイン電極406bとなる導電層のエッチ ⁴⁰ ングレートより十分小さくすればよい。

【0160】

また、本実施の形態では、酸化物半導体層404bを酸化物半導体層404aおよび酸化 物半導体層404cで挟んでいる構成であったがこれに限られず、酸化物半導体層404 aおよび酸化物半導体層404cを有さず酸化物半導体層404bのみがゲート電極に電 気的に取り囲まれている構成としてもよい。

[0161]

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる

【0162】

(実施の形態3)

本実施の形態では、実施の形態2で説明した図9に示すトランジスタ450の作製方法について、図12および図13を用いて説明する。

(22)

【0163】

まず、基板400上に下地絶縁層402を形成する(図12(A)参照)。

【0164】

基板400には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いる ことができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基 板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On I nsulator)基板などを用いることも可能であり、これらの基板上に半導体素子が 設けられたものを用いてもよい。

【0165】

なお、下地絶縁層402にイオン注入法、イオンドーピング法、プラズマイマージョンイ オンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することに よって、下地絶縁層402から多層半導体層404への酸素の供給をさらに容易にするこ とができる。

[0166]

次に、下地絶縁層402上に酸化物半導体層404a、酸化物半導体層404bをスパッタリング法、化学気相堆積(CVD)法(有機金属化学堆積(MOCVD)法、原子層成膜(ALD)法あるいはプラズマ化学気相堆積(PECVD)法を含む)、真空蒸着法またはパルスレーザー堆積(PLD)法を用いて形成する(図12(B)参照)。このとき、図示するように下地絶縁層402を若干過度にエッチングしてもよい。下地絶縁層402を過度にエッチングすることで、後に形成するゲート電極410で酸化物半導体層404cを覆いやすくすることができる。

[0167]

なお、酸化物半導体層404a、酸化物半導体層404bを島状に形成する際に、まず、酸化物半導体層404b上にハードマスクとなる層(たとえばタングステン層)およびレジストマスクを設け、ハードマスクとなる層をエッチングしてハードマスクを形成し、その後、レジストマスクを除去し、ハードマスクをマスクとして酸化物半導体層404a、酸化物半導体層404bをエッチングする。その後、ハードマスクを除去する。この時、エッチングするにつれて徐々にハードマスクが縮小していくため、自然にハードマスクの端部が丸みを帯び、曲面を有する。これに伴い、酸化物半導体層404bの形状も端部が丸みを帯び、曲面を有する。これに伴い、酸化物半導体層404b上に形成される、酸化物半導体層404c、ゲート絶縁層408、ゲート電極410、酸化物絶縁層412の被覆性が向上し、段切れ等の形状不良の発生を防ぐことができる。また、ソース電極406aおよびドレイン電極406bの端部に生じる恐れのある電界集中を緩

[0168]

また、酸化物半導体層404a、酸化物半導体層404bの積層、および後の工程で形成 する酸化物半導体層404cを含めた積層において連続接合を形成するためには、ロード ロック室を備えたマルチチャンバー方式の形成装置(例えばスパッタリング装置)を用い て各層を大気に触れさせることなく連続して積層することが必要となる。スパッタリング 装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去 すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10 ⁻⁷ Pa乃至1×10⁻⁴ Pa程度まで)できること、かつ、形成される基板を100 以上、好ましくは500 以上に加熱できることが好ましい。または、ターボ分子ポンプ とコールドトラップを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気 体が逆流しないようにしておくことが好ましい。

【0169】

高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパ ⁵⁰

10

10

20

30

ッタリングガスの高純度化も必要である。スパッタリングガスとして用いる酸素ガスやア ルゴンガスは、露点が - 4 0 以下、好ましくは - 8 0 以下、より好ましくは - 1 0 0 以下にまで高純度化したガスを用いることで酸化物半導体層に水分等が取り込まれるこ とを可能な限り防ぐことができる。

【 0 1 7 0 】

酸化物半導体層404a、酸化物半導体層404b、および後の工程で形成される酸化物 半導体層404cには、実施の形態2で説明した材料を用いることができる。例えば、酸 化物半導体層404aにIn:Ga:Zn=1:3:4または1:3:2[原子数比]の In-Ga-Zn酸化物、酸化物半導体層404bにIn:Ga:Zn=1:1:1[原 子数比]のIn-Ga-Zn酸化物、酸化物半導体層404cにIn:Ga:Zn=1: 3:4または1:3:2[原子数比]のIn-Ga-Zn酸化物を用いることができる。 【0171】

また、酸化物半導体層404a、酸化物半導体層404b、酸化物半導体層404cとして用いることのできる酸化物半導体は、少なくともインジウム(In)もしくは亜鉛(Z n)を含むことが好ましい。または、InとZnの双方を含むことが好ましい。また、該 酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、 スタビライザーを含むことが好ましい。

【0172】

スタビライザーとしては、ガリウム(G a)、スズ(S n)、ハフニウム(H f)、アル ミニウム(A l)、またはジルコニウム(Z r)等がある。また、他のスタビライザーと しては、ランタノイドである、ランタン(L a)、セリウム(C e)、プラセオジム(P r)、ネオジム(N d)、サマリウム(S m)、ユウロピウム(E u)、ガドリニウム(G d)、テルビウム(T b)、ジスプロシウム(D y)、ホルミウム(H o)、エルビウ ム(E r)、ツリウム(T m)、イッテルビウム(Y b)、ルテチウム(L u)等がある

【0173】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In-Zn酸化物、Sn-Zn酸化物、Al-Zn酸化物、Zn-Mg酸化物、Sn-Mg酸化物、In-Al-Zn酸化物、In-Sn-Zn酸化物、Sn-Ga-Zn酸化物、Al-Ga-Zn酸化物、Sn-Al-Zn酸化物、In-Hf-Zn酸化物、In-La-Zn酸化物、In-Ce-Zn酸化物、In-Pr-Zn酸化物、In-Nd-Zn酸化物、In-Sm-Zn酸化物、In-Bu-Zn酸化物、In-Gd-Zn酸化物、In-Tb-Zn酸化物、In-Dy-Zn酸化物、In-Ho-Zn酸化物、In-Er-Zn酸化物、In-Tm-Zn酸化物、In-Hf-Al-Sn-Ga-Zn酸化物、In-Hf-Al-Sn-Al-Zn酸化物、In-Hf-Al-Zn酸化物を用いることができる。

【0174】

なお、ここで、例えば、In-Ga-Zn酸化物とは、InとGaとZnを主成分として 40 有する酸化物という意味である。また、InとGaとZn以外の金属元素が入っていても よい。また、本明細書においては、In-Ga-Zn酸化物で構成した層をIGZO層と も呼ぶ。

【0175】

また、 I n M O ₃ (Z n O) _m (m > 0 、 且つ、 m は整数でない)で表記される材料を用 いてもよい。なお、 M は、 G a 、 F e 、 M n および C o から選ばれた一つの金属元素また は複数の金属元素を示す。また、 I n ₂ S n O ₅ (Z n O) _n (n > 0 、 且つ、 n は整数)で表記される材料を用いてもよい。

【0176】

ただし、実施の形態 2 に詳細を記したように、酸化物半導体層 4 0 4 a および酸化物半導 50

体 層 4 0 4 c は、 酸化物 半 導体 層 4 0 4 b よりも 電子 親 和 力 が 小 さ く な る よ う に 材 料 を 選 択 す る 。

【 0 1 7 7 】

なお、酸化物半導体層の形成には、スパッタリング法を用いることが好ましい。スパッタ リング法としては、RFスパッタリング法、DCスパッタリング法、ACスパッタリング 法等を用いることができる。特に、形成時に発生するゴミを低減でき、かつ厚さ分布も均 ーとすることからDCスパッタリング法を用いることが好ましい。

【0178】

酸化物半導体層 4 0 4 a、酸化物半導体層 4 0 4 b、酸化物半導体層 4 0 4 c として I n - G a - Z n 酸化物を用いる場合、 I n、 G a、 Z n の原子数比としては、例えば、 I n : G a : Z n = 1 : 1 : 1、 I n : G a : Z n = 2 : 2 : 1、 I n : G a : Z n = 3 : 1 : 2、 I n : G a : Z n = 1 : 3 : 2、 I n : G a : Z n = 1 : 3 : 4、 I n : G a : Z n = 1 : 4 : 3、 I n : G a : Z n = 1 : 5 : 4、 I n : G a : Z n = 1 : 6 : 6、 I n : G a : Z n = 2 : 1 : 3、 I n : G a : Z n = 1 : 6 : 4、 I n : G a : Z n = 1 : 9 : 6、 I n : G a : Z n = 1 : 1 : 4、 I n : G a : Z n = 1 : 1 : 2 のいずれかの材料 を用い、酸化物半導体層 4 0 4 a および酸化物半導体層 4 0 4 c の電子親和力が酸化物半 導体層 4 0 4 b よりも小さくなるようにすればよい。

[0179**]**

なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+ c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C 20 =1)の酸化物の組成の近傍であるとは、a、b、cが、(a-A)²+(b-B)²+ (c-C)² r²を満たすことをいう。rとしては、例えば、0.05とすればよい。 他の酸化物でも同様である。

【0180】

また、酸化物半導体層404bは、酸化物半導体層404aおよび酸化物半導体層404 cよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のs軌 道がキャリア伝導に寄与しており、Inの含有率を多くすることにより、より多くのs軌 道が重なるため、InがGaよりも多い組成となる酸化物はInがGaと同等または少な い組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層404bに インジウムの含有量が多い酸化物を用いることで、高い移動度のトランジスタを実現する ことができる。

30

10

以下では、酸化物半導体層の構造について説明する。

なお、本明細書において、「平行」とは、二つの直線が - 10 °以上10 °以下の角度で 配置されている状態をいう。したがって、 - 5 °以上5 °以下の場合も含まれる。また、 「垂直」とは、二つの直線が80 °以上100 °以下の角度で配置されている状態をいう 。したがって、85 °以上95 °以下の場合も含まれる。

[0 1 8 3 **]**

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す ⁴⁰ 。

【0184】

酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。非 単結晶酸化物半導体層とは、CAAC-OS(C Axis Aligned Crys talline Oxide Semiconductor)層、多結晶酸化物半導体層 、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。

【0185】

まずは、CAAC-OS層について説明する。

【0186】

CAAC-OS層は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結 50

(24)

晶部は、一辺が100nm未満の立方体内に収まる大きさである。したがって、CAAC - OS層に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方 体内に収まる大きさの場合も含まれる。 **[**0 1 8 7 **]** CAAC-OS層を透過型電子顕微鏡(TEM:Transmission Elect ron Microscope)によって観察すると、明確な結晶部同士の境界、即ち結 晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CA AC-OS層は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 10 CAAC-OS層を、試料面と概略平行な方向からTEMによって観察(断面TEM観察))すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子 の各層は、CAAC-OS層を形成する面(被形成面ともいう。)または上面の凹凸を反 映した形状であり、CAAC-OS層の被形成面または上面と平行に配列する。 **[**0 1 8 9 **]** 一方、CAAC-OS層を、試料面と概略垂直な方向からTEMによって観察(平面TE M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな 11. [0190] 20 断面TEM観察および平面TEM観察より、CAAC-OS層の結晶部は配向性を有して いることがわかる。 $\begin{bmatrix} 0 & 1 & 9 & 1 \end{bmatrix}$ CAAC-OS層に対し、X線回折(XRD:X-Ray Diffraction)装 置を用いて構造解析を行うと、例えばInGaZnOュの結晶を有するCAAC-OS層 のout-of-plane法による解析では、回折角(2)が31。近傍にピークが 現れる場合がある。このピークは、InGaZnOᇫの結晶の(009)面に由来するこ とから、CAAC-OS層の結晶がc軸配向性を有し、c軸が被形成面または上面に概略 垂直な方向を向いていることが確認できる。 [0192] 30 一方、CAAC-OS層に対し、 c軸に概略垂直な方向からX線を入射させるin-pl ane法による解析では、2 が56°近傍にピークが現れる場合がある。このピークは 、InGaZnO₄の結晶の(110)面に由来する。InGaZnO₄の単結晶酸化物 半導体層であれば、2を56。近傍に固定し、試料面の法線ベクトルを軸(動)とし て試料を回転させながら分析(スキャン)を行うと、(110)面と等価な結晶面に由 来するピークが6本観察される。これに対し、CAAC-OS層の場合は、2 を56。 近傍に固定して スキャンした場合でも、明瞭なピークが現れない。 [0193]以上のことから、CAAC-OS層では、異なる結晶部間ではa軸およびb軸の配向は不 規 則 で あ る が 、 c 軸 配 向 性 を 有 し 、 か つ c 軸 が 被 形 成 面 ま た は 上 面 の 法 線 ベ ク ト ル に 平 行 40 な方向を向いていることがわかる。したがって、前述の断面TEM観察で確認された層状 に配列した金属原子の各層は、結晶のab面に平行な面である。 [0194]なお、結晶部は、CAAC-OS層を形成した際、または加熱処理などの結晶化処理を行 った際に形成される。上述したように、結晶のc軸は、CAAC-OS層の被形成面また は上面の法線ベクトルに平行な方向に配向する。したがって、例えば、CAAC-OS層 の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS層の被形 成面または上面の法線ベクトルと平行にならないこともある。 [0195]また、CAAC-OS層中の結晶化度が均一でなくてもよい。例えば、CAAC-OS層

の結晶部が、CAAC-OS層の上面近傍からの結晶成長によって形成される場合、上面

(25)

を有さない結晶が含まれることを示している。CAAC-OS層は、2 が31°近傍に ピークを示し、2 が36°近傍にピークを示さないことが好ましい。 CAAC-OS層は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素、 シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリコ ンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸化 物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させる 要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径 (または分子半径)が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層の 原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不純 物は、キャリア捕獲中心やキャリア発生源となる場合がある。 [0198]また、CAAC-OS層は、欠陥準位密度の低い酸化物半導体層である。例えば、酸化物 半導体層中の酸素欠損は、キャリア捕獲中心となることや、水素を捕獲することによって キャリア発生源となることがある。 [0199]不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または 実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体層 は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、 当該酸化物半導体層を用いたトランジスタは、しきい値がマイナスとなる電気特性(ノー マリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真 性である酸化物半導体層は、キャリア捕獲中心が少ない。そのため、当該酸化物半導体層 を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。 なお、酸化物半導体層のキャリア捕獲中心に捕獲された電荷は、放出するまでに要する時 間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く 、欠陥準位密度が高い酸化物半導体層を用いたトランジスタは、電気特性が不安定となる 場合がある。 [0200]また、CAAC-OS層を用いたトランジスタは、可視光や紫外光の照射による電気特性 の変動が小さい。 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$ 次に、微結晶酸化物半導体層について説明する。 微結晶酸化物半導体層は、TEMによる観察像では、明確に結晶部を確認することができ

ない場合がある。微結晶酸化物半導体層に含まれる結晶部は、1 n m 以上1 0 0 n m 以下、または1 n m 以上1 0 n m 以下の大きさであることが多い。特に、1 n m 以上1 0 n m 以下、または1 n m 以上3 n m 以下の微結晶であるナノ結晶(n c : n a n o c r y s t a l)を有する酸化物半導体層を、n c - O S (n a n o c r y s t a l l i n e O x i d e Semi c o n d u c t o r)層と呼ぶ。また、n c - O S 層は、例えば、T E M による観察像では、結晶粒界を明確に確認できない場合がある。

n c-OS層は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上 3nm以下の領域)において原子配列に周期性を有する。また、nc-OS層は、異なる

(26)

近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、 C A A C - O S 層に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分

なお、 InGaZnO₄の結晶を有するCAAC-OS層のout-of-plane法 による解析では、 2 が31。近傍のピークの他に、 2 が36。近傍にもピークが現れ る場合がある。 2 が36。近傍のピークは、CAAC-OS層中の一部に、c軸配向性

的に結晶化度の異なる領域が形成されることもある。

[0196]

10

30

20

40

結晶部間で結晶方位に規則性が見られない。そのため、層全体で配向性が見られない。したがって、nc-OS層は、分析方法によっては、非晶質酸化物半導体層と区別が付かない場合がある。例えば、nc-OS層に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out-of-p1ane法による解析では、結晶面を示すピークが検出されない。また、nc-OS層に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS層に対し、結晶部の大きさと近いか結晶部より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、スポットが観測される。また、nc-OS層に対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc-OS層に対し、ノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

(27)

【0204】

n c - O S 層は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、n c - O S 層は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、n c - O S 層は、異なる結晶部間で結晶方位に規則性が見られない。そのため、n c - O S 層は、C A A C - O S 層と比べて欠陥準位密度が高くなる。

【0205】

なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、CA 20 AC-OS層のうち、二種以上を有する積層であってもよい。

[0206]

CAAC-OS層は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを 用い、スパッタリング法によって形成することができる。当該スパッタリング用ターゲッ トにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa-b面か ら劈開し、a-b面に平行な面を有する平板状またはペレット状のスパッタリング粒子と して剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子 は帯電しているためプラズマ中で凝集せず、結晶状態を維持したまま基板に到達し、CA AC-OS層を形成することができる。

【 0 2 0 7 】

酸化物半導体層404bの形成後に、第1の加熱処理を行ってもよい。第1の加熱処理は、250 以上650 以下、好ましくは300 以上500 以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。また、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。第1の加熱処理によって、酸化物半導体層404bの結晶性を高め、さらに下地絶縁層402、酸化物半導体層404aから水素や水などの不純物を除去することができる。なお、酸化物半導体層40

[0208]

次に、酸化物半導体層404aおよび酸化物半導体層404b上にソース電極406aお 40 よびドレイン電極406bとなる第1の導電層を形成する。第1の導電層としては、Al 、Cr、Cu、Ta、Ti、Mo、W、またはこれらを主成分とする合金材料を用いるこ とができる。例えば、スパッタリング法などにより100nmのチタン層を形成する。ま たCVD法によりタングステン層を形成してもよい。

[0209]

次に、第1の導電層を酸化物半導体層404b上で分断するようにエッチングし、ソース 電極406aおよびドレイン電極406bを形成する(図12(C)参照)。

[0210]

次に、酸化物半導体層404b、ソース電極406aおよびドレイン電極406b上に、 酸化物半導体層403cを形成する。

 $\begin{bmatrix} 0 & 2 & 1 & 1 \end{bmatrix}$

なお、酸化物半導体層403 cを形成後に第2の加熱処理を行ってもよい。第2の加熱処 理は、第1の加熱処理と同様の条件で行うことができる。第2の加熱処理により、酸化物 半導体層403 cから水素や水などの不純物を除去することができる。また、酸化物半導 体層404 a および酸化物半導体層404 b から、さらに水素や水などの不純物を除去す ることができる。

【0212】

次に、酸化物半導体層403c上に絶縁層407aと、絶縁層407bを形成する(図1 3(A)参照)。例えば、絶縁層407aはCVD法で、絶縁層407bスパッタリング 法で形成する。しかし、この組み合わせに限られず、それぞれ、スパッタリング法、化学 気相堆積(CVD)法(有機金属化学堆積(MOCVD)法、原子層成膜(ALD)法あ るいはプラズマ化学気相堆積(PECVD)法を含む)、真空蒸着法またはパルスレーザ ー堆積(PLD)法などを用いて形成することができる。

【0213】

次に、絶縁層407b上にゲート電極410となる第2の導電層409を形成する(図1 3(B)参照)。第2の導電層409としては、A1、Ti、Cr、Co、Ni、Cu、 Y、Zr、Mo、Ru、Ag、Ta、W、またはこれらを主成分とする合金材料を用いる ことができる。第2の導電層409は、スパッタリング法やCVD法などにより形成する ことができる。また、第2の導電層409としては、窒素を含んだ導電層を用いてもよく 、上記材料を含む導電層と窒素を含んだ導電層の積層を用いてもよい。

 $\begin{bmatrix} 0 & 2 & 1 & 4 \end{bmatrix}$

次に、ゲート電極410を形成するためのレジストマスクを用いて、第2の導電層409 を選択的にエッチングし、ゲート電極410を形成する(図13(C)参照)。なお、図 9(C)に示すように、ゲート電極410は、酸化物半導体層404bを電気的に取り囲 むように形成される。

【0215】

続いて、上記レジストマスクまたはゲート電極 4 1 0 をマスクとして絶縁層 4 0 7 a と絶 縁層 4 0 7 b を選択的にエッチングし、第 1 の絶縁層 4 0 8 a と第 2 の絶縁層 4 0 8 b よ りなるゲート絶縁層 4 0 8 を形成する。

[0216]

続いて、上記レジストマスクまたはゲート電極410をマスクとして酸化物半導体層40 3cをエッチングし、酸化物半導体層404cを形成する。

[0217]

つまり、酸化物半導体層404cの上端部はゲート絶縁層408の下端部と一致し、ゲート絶縁層408の上端部はゲート電極410の下端部と一致する。なお、ゲート電極41 0をマスクとしてゲート絶縁層408および酸化物半導体層404cを形成しているがこ れに限られず、第2の導電層409の形成前にゲート絶縁層408および酸化物半導体層 404cを形成してもよい。

次に、ソース電極406a、ドレイン電極406b、ゲート電極410上に酸化物絶縁層 412を形成する(図9(B)、図9(C)参照)。酸化物絶縁層412は、下地絶縁層 402と同様の材料、方法を用いて形成することができる。酸化物絶縁層412としては 、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シ リコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジル コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル、もしくは 窒素を含む上記の酸化物を用いるとよい。酸化物絶縁層412は、スパッタリング法、化 学気相堆積(CVD)法(有機金属化学堆積(MOCVD)法、原子層成膜(ALD)法 あるいはプラズマ化学気相堆積(PECVD)法を含む)、真空蒸着法またはパルスレー ザー堆積(PLD)法を用いて形成することができ、多層半導体層404に対し酸素を供 給できるよう過剰に酸素を含む層とすることが好ましい。50

10

[0219]次に、第3の加熱処理を行ってもよい。第3の加熱処理は、第1の加熱処理と同様の条件 で行うことができる。第3の加熱処理により、下地絶縁層402、ゲート絶縁層408、 酸化物絶縁層412から過剰酸素が放出されやすくなり、多層半導体層404の酸素欠損 を低減することができる。 次に、第4の加熱処理を行う。第4の加熱処理は、125 以上450 以下、好ましく は150 以上300 以下の温度で、ゲート電極410の電位をソース電極やドレイン 電極の電位より高い状態を、1秒以上、代表的には1分以上維持することで、多層半導体 層404からゲート電極410に向かって、必要とする電子が移動し、そのうちのいくら かはゲート絶縁層408の内部にある電荷捕獲準位に捕獲される。このようにして、捕獲 される電子の量を制御して、しきい値の増加幅を制御することができる。 $\begin{bmatrix} 0 & 2 & 2 & 1 \end{bmatrix}$ 以上の工程で、図9に示すトランジスタ450を作製することができる。 なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる (実施の形態4) 本実施の形態では、プレナー構造のトランジスタについて説明する。 図14(A)乃至図14(C)は、本明細書で開示する一態様のトランジスタの上面図お よび断面図である。図14(A)は上面図であり、図14(A)に示す一点鎖線A-Bの 断面が図14(B)、一点鎖線C-Dの断面が図14(C)に相当する。なお、図14(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖 線A-B方向をチャネル長方向、一点鎖線C-D方向をチャネル幅方向と呼称する場合が ある。 [0225] 図 1 4 (A) 乃至図 1 4 (C) に示すトランジスタ 5 5 0 は、基板 4 0 0 上の下地絶縁層 4 0 2 と、下地絶縁層 4 0 2 上の酸化物半導体層 4 0 4 a および酸化物半導体層 4 0 4 b と、 酸化物 半 導 体 層 4 0 4 a お よ び 酸化 物 半 導 体 層 4 0 4 b 上 の ソ ー ス 電 極 4 0 6 a お よ び ド レ イ ン 電 極 4 0 6 b と 、 下 地 絶 縁 層 4 0 2 、 酸 化 物 半 導 体 層 4 0 4 a 、 酸 化 物 半 導 体 層 4 0 4 b 、 ソース 電 極 4 0 6 a お よ び ド レイン 電 極 4 0 6 b と 接 す る 酸 化 物 半 導 体 層 4 0 4 c と、酸化物半導体層 4 0 4 c 上のゲート絶縁層 4 0 8 と、ゲート絶縁層 4 0 8 上の ゲート 電極 4 1 0 と、 ソース 電極 4 0 6 a 、 ド レイン 電 極 4 0 6 b 、 お よ び ゲ ート 電 極 4 10上の酸化物絶縁層412と、を有する。また、ゲート絶縁層408は、実施の形態1 で述べた電荷捕獲層として機能する。また、酸化物半導体層404a、酸化物半導体層4 04b、および酸化物半導体層404cを総称して多層半導体層404と呼称する。 $\begin{bmatrix} 0 & 2 & 2 & 6 \end{bmatrix}$ 本実施の形態のトランジスタ550は、チャネル長およびチャネル幅がいずれも、多層半 導体層404の厚さよりも2倍以上、代表的には10倍以上大きいことという点で実施の 形態2のトランジスタ450と異なる。 なお、チャネル長とは、上面図において、半導体層とゲート電極とが重なる領域における 、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との距離をいう。すなわち、図14(A)では、チャネル長は、酸化物半導体層404 bとゲート電極410とが重なる領域における、ソース電極406aとドレイン電極40 6 b との距離となる。チャネル幅とは、半導体層とゲート電極とが重なる領域における、 ソースまたはドレインの幅をいう。すなわち、図14(A)では、チャネル幅は、酸化物

半導体層 4 0 4 b とゲート電極 4 1 0 とが重なる領域における、ソース電極 4 0 6 a また

50

10

20

30

はドレイン電極406bの幅をいう。

【0228】

また、本実施の形態では、酸化物半導体層404bを酸化物半導体層404aおよび酸化 物半導体層404cで挟んでいる構成であったがこれに限られず、酸化物半導体層404 aおよび酸化物半導体層404cを有さず酸化物半導体層404bのみがある構成として もよい。あるいは、酸化物半導体層404a、酸化物半導体層404b、酸化物半導体層 404cのいずれか1つあるいは2つだけで構成されてもよい。

【0229】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる

10

【0230】

(実施の形態5)

本実施の形態では、本明細書で開示する一態様のトランジスタを利用した回路の一例につ いて、図面を参照して説明する。

【0231】

図15(A)に半導体装置の回路図を、図15(B)に半導体装置のブロック図をそれぞ れ示す。また、回路図には、酸化物半導体が適用されたトランジスタであることを明示す るために、「OS」の記載を付している。

メモリセル 7 0 0 は、フリップフロップ回路 7 0 1 (電源遮断で記憶データが揮発する) ²⁰ と、電源遮断で記憶データが揮発しない回路 7 0 2 と、スイッチ 7 0 3 と、スイッチ 7 0 4 と、論理素子 7 0 6 と、容量素子 7 0 7 と、選択機能を有する回路 7 2 0 と、を有する 。回路 7 0 2 は、容量素子 7 0 8 と、トランジスタ 7 0 9 と、トランジスタ 7 1 0 と、を 有する。なお、メモリセル 7 0 0 は、必要に応じて、ダイオード、抵抗素子、インダクタ などのその他の素子をさらに有していても良い。

【0233】

ここで、回路702には、先の実施の形態で説明したトランジスタを用いることができる。メモリセル700への電源電圧の供給が停止した際、回路702のトランジスタ709のゲートには接地電位(GND)が入力される構成とする。例えば、トランジスタ709のゲートが抵抗等の負荷を介して接地される構成とする。実施の形態1で説明したように、電荷捕獲層に電子を捕獲せしめることでしきい値が増大したトランジスタ709は、Icutがきわめて低く、容量素子708に蓄積された電荷が長期間保持される。 【0234】

スイッチ703は、一導電型(例えば、n チャネル型)のトランジスタ713を用いて構 成され、スイッチ704は、一導電型とは逆の導電型(例えば、p チャネル型)のトラン ジスタ714を用いて構成した例を示す。ここで、スイッチ703の第1の端子はトラン ジスタ713のソースとドレインの一方に対応し、スイッチ7030第2の端子はトラン ジスタ713のソースとドレインの他方に対応し、スイッチ703はトランジスタ713 のゲートに入力される制御信号 R D によって、第1の端子と第2の端子の間の導通または 非導通(つまり、トランジスタ713のオン状態またはオフ状態)が選択される。スイッ チ704の第1の端子はトランジスタ714のソースとドレインの一方に対応し、スイッ チ7040第2の端子はトランジスタ714のソースとドレインの他方に対応し、スイッ チ704はトランジスタ714のゲートに入力される制御信号 R D によって、第1の端子 と第2の端子の間の導通または非導通(つまり、トランジスタ714のオン状態またはオ フ状態)が選択される。

【0235】

トランジスタ709のソースとドレインの一方は、容量素子708の一対の電極のうちの 一方、およびトランジスタ710のゲートと電気的に接続される。ここで、接続部分をノ ードM2とする。トランジスタ710のソースとドレインの一方は、低電源電位を供給す ることのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ7030 30

第1の端子(トランジスタ713のソースとドレインの一方)と電気的に接続される。ス イッチ703の第2の端子(トランジスタ713のソースとドレインの他方)はスイッチ 7 0 4 の 第 1 の 端 子 (トランジス タ 7 1 4 の ソース とド レインの 一 方) と 電 気 的 に 接 続 さ れる。スイッチ704の第2の端子(トランジスタ714のソースとドレインの他方)は 電源電位VDDを供給することのできる配線と電気的に接続される。スイッチ703の第 2の端子(トランジスタ713のソースとドレインの他方)と、スイッチ704の第1の 端子(トランジスタ714のソースとドレインの一方)と、論理素子706の入力端子と 、容量素子707の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部 分をノードM1とする。容量素子707の一対の電極のうちの他方は、一定の電位が入力 される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(V DD等)が入力される構成とすることができる。容量素子707の一対の電極のうちの他 方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される 。容量素子708の一対の電極のうちの他方は、一定の電位が入力される構成とすること ができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される 構成とすることができる。容量素子708の一対の電極のうちの他方は、低電源電位を供 給することのできる配線(例えばGND線)と電気的に接続される。

【0236】

なお、容量素子707および容量素子708は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。

【0237】

トランジスタ709のゲートには、制御信号WEが入力される。スイッチ703およびス イッチ704は、制御信号WEとは異なる制御信号RDによって第1の端子と第2の端子 の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子 の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となる

【0238】

トランジスタ709のソースとドレインの他方には、フリップフロップ回路701に保持 されたデータに対応する信号が入力される。図15(A)では、フリップフロップ回路7 01から出力された信号が、トランジスタ709のソースとドレインの他方に入力される 例を示した。スイッチ703の第2の端子(トランジスタ713のソースとドレインの他 方)から出力される信号は、論理素子706によってその論理値が反転された反転信号と なり、回路720を介してフリップフロップ回路701に入力される。

【 0 2 3 9 】

なお、図15(A)では、スイッチ703の第2の端子(トランジスタ713のソースと ドレインの他方)から出力される信号は、論理素子706および回路720を介してフリ ップフロップ回路701に入力する例を示したがこれに限定されない。スイッチ703の 第2の端子(トランジスタ713のソースとドレインの他方)から出力される信号が、論 理値を反転させられることなく、フリップフロップ回路701に入力されてもよい。例え ば、フリップフロップ回路701内に、入力端子から入力された信号の論理値が反転した 信号が保持されるノードが存在する場合に、スイッチ703の第2の端子(トランジスタ 713のソースとドレインの他方)から出力される信号を当該ノードに入力することがで きる。

[0240]

図 1 5 (A)におけるトランジスタ 7 0 9 は、実施の形態 2 で説明したトランジスタを用 いることができる。

【0241】

また、図15(A)において、メモリセル700に用いられるトランジスタのうち、トラ ンジスタ709以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板に チャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリ コン基板にチャネルが形成されるトランジスタとすることができる。また、メモリセル7

10

30

20

00に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジ スタとすることもできる。または、メモリセル700は、トランジスタ709以外にも、 チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りのトラン ジスタは酸化物半導体以外の半導体でなる層または基板にチャネルが形成されるトランジ スタとすることもできる。

 $\begin{bmatrix} 0 & 2 & 4 & 2 \end{bmatrix}$

図 1 5 (A)における論理素子 7 0 6 としては、例えばインバータやクロックドインバー 夕等を用いることができる。

【0243】

本明細書で開示する一態様における半導体装置では、メモリセル700に電源電圧が供給 10 されない間は、フリップフロップ回路701に記憶されていたデータを、回路702に設 けられた容量素子708によって保持することができる。

【0244】

上記の説明のように、上記の実施の形態で示した酸化物半導体層にチャネルが形成される トランジスタはオフ電流が極めて小さい。例えば、酸化物半導体層にチャネルが形成され るトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジ スタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ709 として用いることによって、メモリセル700に電源電圧が供給されない間も容量素子7 08に保持された信号は長期間にわたり保たれる。こうして、メモリセル700は電源電 圧の供給が停止した間も記憶内容(データ)を保持することが可能である。

[0245]

また、スイッチ703およびスイッチ704を設けることによって、プリチャージ動作を 行うことを特徴とするメモリセルであるため、電源電圧供給再開後に、フリップフロップ 回路701が元のデータを保持しなおすまでの時間を短くすることができる。

【0246】 また 回路702

また、回路702において、容量素子708によって保持された信号はトランジスタ71 0のゲートに入力される。そのため、メモリセル700への電源電圧の供給が再開された 後、容量素子708によって保持された信号を、トランジスタ710の状態(オン状態、 またはオフ状態)に変換して、回路702から読み出すことができる。それ故、容量素子 708に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出 すことが可能である。

[0247]

このようなメモリセル700を、プロセッサが有するレジスタやキャッシュメモリなどの メモリ装置に用いることで、電源電圧の供給停止によるメモリ装置内のデータの消失を防 ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に 復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、 または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電 力を抑えることができる。

[0248]

メモリセル700は、CPU(Central Processing Unit)、D ⁴⁰ SP(Digital Signal Processor)、カスタムLSI、PLD (Programmable Logic Device)等のLSI、RF‐ID(R adio Frequency Identification)にも応用可能である。 【0249】

例えば、複数のメモリセル 7 0 0 a 乃至メモリセル 7 0 0 p を有するプロセッサ 7 6 0 は 、図 1 5 (B)のような構成となる。プロセッサ 7 6 0 は、メモリセル 7 0 0 a 乃至メモ リセル 7 0 0 p 以外に、少なくとも A r i t h m e t i c L o g i c U n i t (A L U) 7 3 0、WE信号出力回路 7 4 0 を有する。WE信号出力回路 7 4 0 は、WE信号を 出力する。

[0250]

50

20

A L U 7 3 0 は、パッド7 5 0 a から信号を、パッド7 5 0 b から高電位を、パッド7 5 0 c から低電位を供給される。また、W E 信号出力回路7 4 0 は、パッド7 5 0 d から高電位を、パッド7 5 0 e から低電位を供給される。つまり、A L U 7 3 0 とW E 信号出力回路7 4 0 の電源は分離されている。なお、A L U 7 3 0 とパッド7 5 0 a 乃至パッド7 5 0 c の間、W E 信号出力回路7 4 0 とパッド7 5 0 d とパッド7 5 0 e の間に、それぞれ、何らかの回路が設けられていてもよい。

(33)

【0251】

煩雑さを避けるため、図15(B)では、上記の接続とメモリセル700a乃至メモリセル700pとWE信号出力回路740との接続のみが表示される。図示されていないが、 メモリセル700a乃至メモリセル700pにも、パッド750bから高電位を、パッド 750cから低電位を供給される。また、ALU730とメモリセル700a乃至メモリ セル700pの間、あるいは、ALU730とWE信号出力回路740の間に信号をやり とりする配線がもうけられているが、図15(B)では図示しない。

【0252】

メモリセル 7 0 0 a 乃至メモリセル 7 0 0 p のトランジスタ 7 0 9 のしきい値適正化処理 は以下のようにおこなうとよい。例えば、パッド 7 5 0 a 乃至パッド 7 5 0 c の電位をす べて同じ電位とし、また、パッド 7 5 0 d とパッド 7 5 0 e の電位を同じ電位とする。 【 0 2 5 3】

ここで、パッド750dとパッド750eの電位は、パッド750a乃至パッド750c の電位より1V以上高いものとする。この状態では、ALU730(およびメモリセル7 ²⁰ 00a乃至メモリセル700p)は非動作状態である。ただし、トランジスタ709のゲ ート電極の電位は、ソース電極とドレイン電極の電位より1V以上高い状態である。 【0254】

この状態で、150 以上400 以下で1分以上2時間以下の加熱処理をおこなう。この結果、トランジスタ709のしきい値が適正化される。

[0255]

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

【 0 2 5 6 】

(実施の形態6)

図16にメモリセル800aとメモリセル800bを示す。例えば、メモリセル800a はトランジスタ801、トランジスタ802、容量素子803、容量素子804、インバ ータ805、インバータ806、トランジスタ807、トランジスタ808を有する。な お、トランジスタ801とトランジスタ802は、上記の実施の形態で示した電荷捕獲層 を有するトランジスタでしきい値の適正化を実施できる。メモリセル800bも同様な構 成である。

【 0 2 5 7 】

ここで、インバータ805、インバータ806、トランジスタ807、トランジスタ80 8より構成される回路は、公知のSRAMと同じであり、ワード線WL1とビット線BL 1a、ビット線BL1bでデータの書き込み、読み出しをおこなえる。

【0258】

公知のSRAMはインバータ805、インバータ806への電源の供給が途絶えると、デ ータを喪失してしまうが、メモリセル800aでは、電源の途絶の前に、インバータ80 5、インバータ806から出力される電位を容量素子803、容量素子804に蓄積した 後、トランジスタ801、トランジスタ802をオフとすることで、データを保持できる 。電源が供給されると、トランジスタ801、トランジスタ802をオンとすることで、 インバータ805、インバータ806ヘデータを移行することができる。 【0259】

トランジスタ801、トランジスタ802のオンオフは、WE信号によっておこなう。W E信号は、トランジスタ801、トランジスタ802のゲートに入力される。 10

30

【 0 2 6 0 】

例えば、上記の実施の形態で示したように、トランジスタ801、トランジスタ802の Icutが1zA以下であると、容量素子803、容量素子804の容量が1fFという ような微小なものであっても、1日以上データを保持できる。 【0261】

(34)

図17(A)は、このようなメモリセル800a乃至800lをマトリクス状に配置した メモリセルアレイ814を有するメモリユニット810を示す。メモリユニット810は 、メモリセルアレイ814以外にも、ワード線ドライバ811、ビット線ドライバ812 、WE信号出力回路813を有する。

[0262]

ワード線ドライバ811は、ワード線WL1乃至WL4と接続し、ビット線ドライバ812は、ビット線BL1a乃至BL3bに接続、WE信号出力回路813はWE信号線WE 1とWE2に接続する。なお、WE信号出力回路813は、WE1とWE2のいずれか一 方にのみ、トランジスタ801、トランジスタ802をオンとする信号が供給できる構成 である。一方、トランジスタ801、トランジスタ802をオフとする信号は、WE1と WE2の双方に供給できる。

[0263]

このような回路では、メモリセル800a乃至メモリセル800fのインバータ805、 インバータ806への電源の供給を停止し、データをそれぞれのメモリセルの容量素子8 03、容量素子804に退避させ、メモリセル800g乃至メモリセル8001は通常の SRAMと同様に動作することができる。つまり、仕事量にあわせて、一部のメモリセル を待機状態とさせておくことができ、消費電力を低減できる。

[0264]

このようなメモリユニット810を有する半導体チップ818を図17(B)に示す。半 導体チップ818はさらに、論理ユニット817と、パッド815a乃至パッド815e を有する。

【0265】

通常の動作時には、メモリユニット810内のWE信号出力回路813へは、パッド81 5 a から高電位供給線816 a を介して高電位が、パッド815 b から低電位供給線81 6 b を介して低電位が供給される。一方、WE信号出力回路813以外のメモリユニット 810には、パッド815 d から高電位供給線816cを介して高電位が、パッド815 c から低電位供給線816 d を介して低電位が供給される。また、論理ユニット817に は、パッド815 d から高電位供給線816 e を介して高電位が、パッド815 c から低 電位供給線816 f を介して低電位が供給される。なお、論理ユニット817には、パッ ド815 e から、信号供給線816gを介して、信号が供給される。

【 0 2 6 6 】

なお、高電位供給線 8 1 6 a とパッド 8 1 5 a の間、低電位供給線 8 1 6 b とパッド 8 1 5 b の間、高電位供給線 8 1 6 c / 高電位供給線 8 1 6 e とパッド 8 1 5 d の間、低電位 供給線 8 1 6 d / 低電位供給線 8 1 6 f とパッド 8 1 5 c の間、信号供給線 8 1 6 g とパ ッド 8 1 5 e の間には、それぞれ、何らかの回路が設けられていてもよい。 【 0 2 6 7】

半導体チップ818を製造した後、しきい値適正化処理をおこなうには以下のようにすれ ばよい。なお、図17(B)では、リードフレーム819(分断後にはリード819a乃 至リード819dとなる)がボンディングワイヤ820と接続されているが、しきい値適 正化処理は、ワイヤボンディングの前におこなう。

[0268]

例えば、パッド815aとパッド815bの電位を同じ電位とし、また、パッド815c 乃至パッド815eの電位をすべて同じ電位とする。

【0269】

ここで、パッド815aとパッド815bの電位は、パッド815c乃至パッド815e ⁵⁰

10

30

ト817は非動作状態である。ただし、トランジスタ801とトランジスタ802のゲー ト電極の電位は、ソース電極とドレイン電極の電位より1V以上高い状態である。 この状態で、150 以上400 以下で1分以上2時間以下の加熱処理をおこなう。こ の結果、トランジスタ801とトランジスタ802のしきい値が適正化される。 このようにしきい値適正化処理をおこなった半導体チップ818のパッド815a乃至パ ッド 8 1 5 e とリードフレーム 8 1 9 とをボンディングワイヤ 8 2 0 で接続する。リード フレーム819は、その後、分断されて、リード819a乃至リード819dとなるが、 このとき、パッド815bとパッド815cがともにリード819bに接続するようにボ ンディングするとよい。 本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施すること ができる。 [0273](実施の形態7) 本明細書で開示する-態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記 録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に 用いることができる。その他に、本明細書で開示する一態様に係る半導体装置を用いるこ とができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書 籍、 ビデオカメラ、 デジタルスチルカメラ等のカメラ、 ゴーグル型ディスプレイ(ヘッド マウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デ ジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、 現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具 体例を図18に示す。

【0274】

図18(A)は携帯型ゲーム機であり、筐体501、筐体502、表示部503、表示部 504、マイクロフォン505、スピーカー506、操作キー507、スタイラス508 等を有する。なお、図18(A)に示した携帯型ゲーム機は、2つの表示部503と表示 部504とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない

[0275]

図18(B)は携帯データ端末であり、第1筐体511、第2筐体512、第1表示部5 13、第2表示部514、接続部515、操作キー516等を有する。第1表示部513 は第1筐体511に設けられており、第2表示部514は第2筐体512に設けられてい る。そして、第1筐体511と第2筐体512とは、接続部515により接続されており 、第1筐体511と第2筐体512の間の角度は、接続部515により変更が可能である 。第1表示部513における映像を、接続部515における第1筐体511と第2筐体5 12との間の角度に従って、切り替える構成としても良い。また、第1表示部513およ び第2表示部514の少なくとも一方に、位置入力装置としての機能が付加された表示装 置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパ ネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォ トセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加すること ができる。

[0276]

図 1 8 (C)はノート型パーソナルコンピュータであり、筐体 5 2 1 、表示部 5 2 2 、キ ーボード 5 2 3 、ポインティングデバイス 5 2 4 等を有する。 【 0 2 7 7 】

(35)

の電位より1V以上高いものとする。この状態では、メモリユニット810と論理ユニッ

30

50

10

20

30

40

50

図18(D)は電気冷凍冷蔵庫であり、筐体531、冷蔵室用扉532、冷凍室用扉53 3等を有する。 [0278] 図 1 8 (E) はビデオカメラであり、第 1 筐体 5 4 1 、第 2 筐体 5 4 2 、表示部 5 4 3、 操 作 キ ー 5 4 4 、 レンズ 5 4 5 、 接 続 部 5 4 6 等 を 有 す る 。 操 作 キ ー 5 4 4 お よ び レンズ 5 4 5 は第 1 筐体 5 4 1 に設けられており、表示部 5 4 3 は第 2 筐体 5 4 2 に設けられて いる。そして、第1筐体541と第2筐体542とは、接続部546により接続されてお り、第1筐体541と第2筐体542の間の角度は、接続部546により変更が可能であ る。表示部543における映像を、接続部546における第1筐体541と第2筐体54 2との間の角度に従って切り替える構成としても良い。 [0279]図 1 8 (F) は普通自動車であり、車体 5 5 1 、車輪 5 5 2 、ダッシュボード 5 5 3 、ラ イト554等を有する。 [0280]本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施すること ができる。 【実施例】 $\begin{bmatrix} 0 & 2 & 8 & 1 \end{bmatrix}$ 本実施例では、実施例試料として、図14に示すトランジスタ550と同様の構成のトラ ンジスタについて作製し、電気特性の評価を行った。 はじめに、実施例試料の作製方法について示す。 まず、表面に厚さ100nmの熱酸化膜を設けたシリコン基板上に下地絶縁層となる厚さ 3 0 0 n m の 酸 化 窒 化 シリ コ ン (S i O N) 層 を プ ラ ズ マ C V D (P E C V D) 法 に よ り 形 成 し た 。 酸 化 窒 化 シ リ コ ン 層 は 、 シ ラ ン お よ び 一 酸 化 二 窒 素 (S i H ₄ : N , O = 1 s c c m : 8 0 0 s c c m) 混合雰囲気下、圧力200Pa、電源電力150kWを印加し 、基板温度350 としての条件によって形成した。 [0284] 酸化窒化シリコン層表面を研磨処理後、厚さ20nmの第1の酸化物半導体層と厚さ15 n m の 第 2 の 酸化物 半 導体 層を積層して 形成した。 形成 条件 は、 第 1 の 酸化物 半 導体 層 は In:Ga:Zn=1:3:2(原子数比)の酸化物ターゲットを用いたスパッタリン グ法によりアルゴンおよび酸素(アルゴン:酸素=30sccm:15sccm)混合雰 囲気下において、圧力0.4Pa、電源電力0.5kWを印加し、ターゲットと基板の間 の距離を60mm、基板温度200 として形成し、第2の酸化物半導体層はIn:Ga : Ζ n = 1 : 1 : 1 (原子数比)の酸化物ターゲットを用いたスパッタリング法によりア ルゴンおよび酸素 (アルゴン:酸素 = 3 0 s c c m : 1 5 s c c m) 混合雰囲気下におい て、圧力0.4Pa、電源電力0.5kWを印加し、ターゲットと基板の間の距離を60 mm、基板温度300 として形成した。なお、第1の酸化物半導体層および第2の酸化 物半導体層は、大気曝露せずに連続的に形成した。 [0285] 続いて、加熱処理を行った。加熱処理は窒素雰囲気下、450 で1時間行った後、酸素 雰囲気下、450 で1時間行った。 [0286] 続いて、第1の酸化物半導体層および第2の酸化物半導体層を、ICP(Inducti vely Coupled Plasma:誘導結合型プラズマ)エッチング法により、 三塩化ホウ素および塩素(BC13:C1っ=60sccm:20sccm)雰囲気下、 電源電力450W、バイアス電力100W、圧力1.9Paにおいてエッチングして島状 の第1の酸化物半導体層および第2の酸化物半導体層に加工した。 【0287】

続いて、第1の酸化物半導体層および第2の酸化物半導体層上に、ソース電極およびドレイン電極となるタングステン層を厚さ100nm形成した。形成条件は、タングステンターゲットを用いたスパッタリング法によりアルゴン(Ar=80sccm)雰囲気下において、圧力0.8Pa、電源電力(電源出力)1.0kWを印加し、シリコン基板とター ゲットとの間の距離を60mm、基板温度230の条件によって形成した。 【0288】

(37)

次に、タングステン層上にレジストマスクを形成して、エッチングを行った。エッチング は、ICPエッチング法により、四弗化炭素、塩素および酸素(CF₄:Cl₂:O₂ = 45sccm:45sccm:55sccm)混合雰囲気下、電源電力3000W、バイ アス電力110W、圧力0.67Paにて第1のエッチングを行い、その後、酸素(O₂ =100sccm)雰囲気下、電源電力2000W、バイアス電力0W、圧力3.0Pa にて第2のエッチングを行い、さらにその後、四弗化炭素、塩素および酸素(CF₄:C 1₂:O₂ = 45sccm:45sccm:55sccm)混合雰囲気下、電源電力30 00W、バイアス電力110W、圧力0.67Paにて第3のエッチングを行い、ソース 電極およびドレイン電極を形成した。

[0289]

次に、第2の酸化物半導体層、ソース電極およびドレイン電極上に厚さ5 n mの第3の酸 化物半導体層を形成した。形成条件は、In:Ga:Zn=1:3:2(原子数比)の酸 化物ターゲットを用いたスパッタリング法によりアルゴンおよび酸素(アルゴン:酸素= 30sccm:15sccm)混合雰囲気下において、圧力0.4Pa、電源電力0.5 kWを印加し、ターゲットと基板の間の距離を60mm、基板温度200 とした。 【0290】

続いて、プラズマCVD法により第1のゲート絶縁層となる厚さ15nmの酸化窒化シリ コン層を、シランおよび一酸化二窒素(SiH₄:N₂〇=1sccm:800sccm)混合雰囲気下、圧力200Pa、電源電力150kWを印加し、基板温度350 とし て形成し、その上に、スパッタリング法により第2のゲート絶縁層となる厚さ20nmの 酸化ハフニウム層をアルゴンおよび酸素(Ar:O₂=25sccm:25sccm)混 合雰囲気下、圧力0.6Pa、電源電力2.5kWを印加し、ターゲットと基板の間の距 離を60mm、基板温度200 として積層して形成した。

【0291】

続いて、厚さ30nmの窒化タンタル層および厚さ135nmのタングステン層を、スパッタリング法により形成した。窒化タンタル層の形成条件は、スパッタリング法によりアルゴンおよび窒素(アルゴン:窒素=50sccm:10sccm)混合雰囲気下において、圧力0.6Pa、電源電力1kWを印加し、ターゲットと基板の間の距離を60mm、基板温度25 とした。タングステン層の形成条件は、スパッタリング法によりアルゴン(Ar=100sccm)雰囲気下において、圧力2.0Pa、電源電力4kWを印加し、ターゲットと基板の間の距離を60mm、基板温度230 とした。

【0292】 次に、ICPエッチング法により、厚さ30nmの窒化タンタル層および厚さ135nm のタングステン層の積層をエッチングした。エッチング条件は、塩素、四弗化炭素および 酸素(Cl₂:CF₄:O₂=45sccm:55sccm:55sccm)混合雰囲気 下、電源電力3000W、バイアス電力110W、圧力0.67Paにおいて第1のエッ チングを行い、第1のエッチングの後に塩素(Cl₂=100sccm)雰囲気下、電源 電力2000W、バイアス電力50W、圧力0.67Paにおいて第2のエッチングを行 い、ゲート電極を形成した。

【0293】

次に、ゲート電極をマスクとして、ゲート絶縁層、第3の酸化物半導体層の積層をエッチングした。エッチング条件は、三塩化ホウ素(BCl₃=80sccm)雰囲気下、電源 電力450W、バイアス電力100W、圧力1.0Paにおいてエッチングを行った。 【0294】 10

20



次に、ゲート電極上に厚さ20nmの酸化アルミニウム層をスパッタリング法により形成 し、その上に、厚さ150nmの酸化窒化シリコン層をCVD法により形成した。 【0295】

(38)

以上の工程を経て、トランジスタを作製した。

【0296】

次に作製したトランジスタにおいて、ストレス試験の条件としてソース電圧(Vs:[V])およびドレイン電圧(Vd:[V])を0Vとし、150 で1時間、ゲート電圧を 3.3 Vとした。実施例トランジスタの測定結果を図19に示す。図19において、ドレ イン電圧(Vd:[V])が0.1Vおよび3.0Vのときの測定結果であり、横軸はゲ ート電圧(Vg:[V])、縦軸はドレイン電流(Id:[A])を示す。なお、「ドレ イン電圧(Vd:[V])」とは、ソースを基準としたドレインとソースの電位差であり 、「ゲート電圧(Vg:[V])」とは、ソースを基準としたゲートとソースの電位差で ある。なお、図中の実線は、ドレイン電圧Vdが3.0Vのときの測定結果を表し、図中 の点線は、ドレイン電圧Vdが0.1Vのときの測定結果を表す。また、図19(A)お よび図19(B)ともに上記の同じ条件で行った。

【0297】

図中には、ストレス試験前後の電気特性を示す。なお、図中の矢印は、矢印の根本の方が ストレス試験前の電気特性、矢印の先がストレス試験後の電気特性を表している。図19 (A)、図19(B)に示すように本実施例で作製したトランジスタのドレイン電圧(V d:[V])が3.0Vのときのしきい値の変化量 Vthは、図19(A)では1.7 6V、図19(B)では1.78Vであり、シフト値(ドレイン電流が立ち上がるときの ゲート電圧の値)の変化量 shiftは、図19(A)では2.01V、図19(B) では2.11Vであった。ストレス試験後にしきい値がプラス側にシフトしたことが確認 できた。

【0298】

また、ストレス試験後、保持試験を行った。保持試験の条件は、図19(A)に示すスト レス試験後のトランジスタに150 で1時間、ゲート電圧を0V印加し、また、図19 (B)に示すストレス試験後のトランジスタに150 で1時間、ゲート電圧を-3.3 V印加し、ドレイン電流(Id:[A])の測定を行った。実施例トランジスタの測定結 果を図20に示す。図20(A)はゲート電圧が0V、図20(B)はゲート電圧が-3 .3Vのときの測定結果を示す。

【0299】

図中には、保持試験前後の電気特性を示す。なお、図中の矢印は、矢印の根本の方が保持 試験前の電気特性、矢印の先が保持試験後の電気特性を表している。図20(A)に示す ように本実施例で作製したトランジスタのドレイン電圧(Vd:[V])が3.0Vのと きのしきい値の変化量 Vthは、0.07Vであり、シフト値の変化量 shiftは 、0.12Vであった。また、図20(B)に示すように本実施例で作製したトランジス タのドレイン電圧(Vd:[V])が3.0Vのときのしきい値の変化量 Vthは、0 .14Vであり、シフト値の変化量 shiftは、0.27Vであった。保持試験後に しきい値やシフト値がマイナス側に少ししかシフトしていないことが確認できた。 【参考例】

[0300]

本参考例では、トランジスタを作製してオフ電流を求めることで、Icut密度が低いということを説明する。

[0301]

参考例トランジスタは、実施例で用いたトランジスタの構成のゲート絶縁層およびゲート 電極以外は同じである。ゲート絶縁層およびゲート電極のみの作製方法を説明する。 【 0 3 0 2 】

第 3 の酸化物半導体層形成後、 C V D 法によりゲート絶縁層となる 1 0 n m の酸化窒化シ リコン層を、シランおよび一酸化二窒素(S i H ₄ : N ₂ O = 1 s c c m : 8 0 0 s c c

10

20

30

m) 混 合 雰 囲 気 下 、 圧 力 2 0 0 P a 、 電 源 電 力 1 5 0 k W を 印 加 し 、 タ ー ゲ ッ ト と 基 板 の 間の距離を28mm、基板温度350として形成した。 続いて、厚さ10nmの窒化チタン層および厚さ10nmのタングステン層を、スパッタ リング法により形成した。窒化チタン層の形成条件は、スパッタリング法により窒素(窒 素=50sccm)雰囲気下において、圧力0.2Pa、電源電力12kWを印加し、タ ーゲットと基板の間の距離を400mm、基板温度25 とした。タングステン層の形成 条件は、スパッタリング法によりアルゴン(Ar=100sccm)雰囲気下において、 圧力2.0Pa、電源電力1kWを印加し、ターゲットと基板の間の距離を60mm、基 10 板温度230 とした。 [0304]次に、ICPエッチング法により、厚さ10nmの窒化チタン層および厚さ10nmのタ ングステン層の積層をエッチングした。エッチング条件は、塩素、四弗化炭素および酸素 (Cl₂:CF₄:O₂=45sccm:55sccm:55sccm)混合雰囲気下、 電 源 電 力 3 0 0 0 W 、 バイ ア ス 電 力 1 1 0 W 、 圧 力 0 . 6 7 P a に お い て 第 1 の エ ッ チ ン グを行い、第1のエッチングの後に塩素および三塩化ホウ素(C1 。: B C 1 。 = 5 0 s c c m : 1 5 0 s c c m) 混合雰囲気下、電源電力 1 0 0 0 W、バイアス電力 5 0 W、圧 力0.67Paにおいて第2のエッチングを行い、ゲート電極を形成した。 [0305]20 以上の工程を経て、トランジスタを作製した。トランジスタのチャネル長は50nm、チ ャネル幅は40nmであった。 [0306]次に作製したトランジスタにおいて、オフ電流を求めた。 1 f A より小さな電流は、直接は測定できないため、作製した参考例トランジスタを並列 に25万個並べて接続し、実質的なチャネル幅が10mm(40nm×25万)のトラン ジスタを作製してIcut密度を求めた。 [0308]図21にチャネル幅が10mmのトランジスタのドレイン電圧(Vd:[V])が1Vの ときの Id - Vg 特性を示す。図21に示すようにオフ電流は10⁻¹³A未満(つまり 30 、オフ電流密度は、10⁻¹⁷A/µm未満)であることが確認された。 【符号の説明】 [0309]1 0 1 半導体層 102 電荷捕獲層 102a 第1の絶縁層 102b 第2の絶縁層 102c 第3の絶縁層 102d 導 電 層 40 102e 絶縁体 1 0 3 ゲート電極 電荷捕獲準位 104 105 電子 1 0 8 曲線 109 曲線 1 1 0 トランジスタ 1 1 1 容量素子 1 2 1 トランジスタ

1 2 2

123

トランジスタ

容量素子

1	2	4		トランジスタ
1	2	5		容量素子
1	3	0		半 導 体 チ ッ プ
1	3	1		ワード線 ドライバ
1	3	2		ビット線ドライバ
1	3	3		ワード 線
1	3	4		ビット 線
1	3	5		メモリセルアレイ
1	3	6		メモリユニット
1	3	7		論 理 ユ ニ ッ ト
1	3	8	а	パッド
1	3	8	b	パッド
1	3	8	с	パッド
1	3	8	d	パッド
1	3	8	e	パッド
1	3	8	f	パッド
1	3	9	а	信号供給線
1	3	9	b	信号供給線
1	3	9	c	信号供給線
1	3	9	d	信号供給線
' 1	Δ	0	a	高雷位供给娘
' 1	4	0	h	低雷位供給線
' 1	7	0	c c	低電位伏給感
י 1	4	0	4	山 电 亡 六 和 詠
1 1	4	0	u	同电位供和脉
1	4	0	e f	心电位供和脉
1	4	0	I	同电位供和脉
4	0	0		举 似 工 地 ぬ 母 屈
4	0	2	_	下地能終眉
4	0	3	C	酸 化 初 十 导 भ 層 2
4	0	4		多層干導体層
4	0	4	a	酸化物丰导体層
4	0	4	b	酸化物丰導体層
4	0	4	С	酸化物半導体層
4	0	6	a	ソース電極
4	0	6	b	ドレイン電極
4	0	7	а	
4	0	7	b	絶縁層
4	0	8		ゲ ー ト 絶 縁 層
4	0	8	а	第1の絶縁層
4	0	8	b	第 2 の 絶 縁 層
4	0	9		導電層
4	1	0		ゲート電極
4	1	2		酸化物絶縁層
4	5	0		トランジスタ
4	7	0		トランジスタ
5	0	1		筐体
5	0	2		筐体
5	0	3		表示部
5	0	4		表示部

JP 2015-38983 A 2015.2.26

(40)

506 スピーカー 507 操作キー 508 スタイラス 5 1 1 筐体 5 1 2 筐体 5 1 3 表示部 5 1 4 表示部 5 1 5 接続部 操作キー 5 1 6 521 筐体 522 表示部 523 キーボード 524 ポインティングデバイス 531 筐体 532 冷蔵室用扉 533 冷凍室用扉 541 筐体 542 筐体 543 表示部 544 操作キー 545 レンズ 546 接続部 5 5 0 トランジスタ 551 車体 552 車輪 5 5 3 ダッシュボード 554 ライト 700 メモリセル メモリセル 700a 700b メモリセル 700c メモリセル 700d メモリセル 700e メモリセル 700f メモリセル 700g メモリセル 700h メモリセル 700i メモリセル 700j メモリセル 700k メモリセル 7001 メモリセル 700m メモリセル 700 n メモリセル 700 o メモリセル 700 p メモリセル 701 フリップフロップ回路 702 回路 703 スイッチ 704 スイッチ 706 論理素子

707

容量素子

10

20

30

40

7	0	8		容量素子
7	0	9		トランジスタ
7	1	0		トランジスタ
7	1	3		トランジスタ
7	1	4		トランジスタ
7	2	0		回路
7	3	0		ALU
7	4	0		WE信号出力回路
7	5	0	а	パッド
7	5	0	b	パッド
7	5	0	С	パッド
7	5	0	d	パッド
7	5	0	e	パッド
7	6	0		プロセッサ
8	0	0	a	メモリセル
8	0	0	b	メモリセル
8	0	0	C	メモリセル
8	0	0	d	メモリセル
8	0	0	e	メモリセル
8	0	0	Ť	メモリセル
8	0	0	g	メモリセル
ð	0	0	n -	メモリセル
ð o	0	0	1	メモリセル
0 0	0	0	J	メモリセル
0 0	0	0	к 1	メモリセル
o o	0	1	T	アモリビルトランジュタ
o Q	0	י ר		トランジフタ
8 8	0	2 २		マ島表子
8	0	ر ۵		它 呈 示 了
8	0	5		」 <u>エ</u> 宗 「 インバータ
8	0	6		インバータ
8	0	7		トランジスタ
8	0	8		トランジスタ
8	1	0		メモリユニット
8	1	1		ワード線ドライバ
8	1	2		ビット線ドライバ
8	1	3		W E 信号出力回路
8	1	4		メモリセルアレイ
8	1	5	а	パッド
8	1	5	b	パッド
8	1	5	с	パッド
8	1	5	d	パッド
8	1	5	е	パッド
8	1	6	а	高電位供給線
8	1	6	b	低電位供給線
8	1	6	с	高電位供給線
8	1	6	d	低電位供給線
8	1	6	e	高電位供給線

8 1 6 f

低電位供給線

(42)

10

20

30

8	1	6	g	信 号 供 給 線
8	1	7		論 理 ユ ニ ッ ト
8	1	8		半 導 体 チ ッ プ
8	1	9		リードフレーム
8	1	9	а	リード
8	1	9	b	リード
8	1	9	с	リード
8	1	9	d	リード
8	2	0		ボンディングワイヤ











































【図17】





【図18】











(E)

545



(F)







(49)

H01L 21/28

301R

フロントページの続き (51)Int.CI. *H01L 21/8247 (2006.01)*

テーマコード(参考)

H 0 1 L	27/115	(20	06.01)		F	101L	_ 29	/78	62	2		
					F	101L	_ 27	/10	43	4		
(72)発明者	竹内敏	彦										
神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内												
(72)発明者	山根靖	ΙĒ										
神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内												
(72)発明者	山崎舜	$\overline{\Psi}$										
神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内												
Fターム(参	考) 4M104	AA01	AA02	AA03	AA09	BB02	BB04	BB05	BB08	BB13	BB14	
		BB16	BB17	BB18	BB30	BB31	BB32	BB33	CC01	CC05	EE03	
		EE12	EE15	EE16	EE17	EE20	FF18	GG08	GG16			
	5F083	AD02	AD03	AD69	BS27	EP17	EP18	EP22	ER03	ER21	GA06	
		GA11	GA27	HA02	HA10	JA03	JA04	JA05	JA12	JA36	JA37	
		JA38	JA39	JA40	JA60	LA00	LA11	PR03	PR06	PR07	PR22	
		PR33	PR40	ZA01	ZA04	ZA12	ZA13	ZA14	ZA15	ZA29		
	5F101	BA42	BA45	BB02	BC01	BC02	BD02	BD30	BE07	BF02	BF09	
		BH01	BH21									
	5F110	AA04	AA08	AA09	BB03	BB08	CC10	DD01	DD02	DD03	DD04	
		DD05	DD12	DD13	DD14	DD15	DD17	DD25	EE01	EE02	EE03	
		EE04	EE06	EE14	EE44	EE45	FF01	FF02	FF03	FF04	FF10	
		FF27	FF28	FF29	FF30	GG01	GG02	GG03	GG06	GG13	GG14	
		GG15	GG16	GG17	GG19	GG25	GG28	GG29	GG35	GG42	GG43	
		GG44	GG45	GG58	HJ30	HK02	HK03	HK04	HK06	HK33	NN03	
		NN22	NN23	NN24	NN33	NN34	NN35	NN40	NN72			

FΙ