



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I463538 B

(45)公告日：中華民國 103 (2014) 年 12 月 01 日

(21)申請案號：098114220

(22)申請日：中華民國 98 (2009) 年 04 月 29 日

(51)Int. Cl. : H01L21/205 (2006.01)

C23C16/02 (2006.01)

C23C16/46 (2006.01)

(30)優先權：2008/05/16 美國

61/053,770

(71)申請人：A S M 美國股份有限公司 (美國) ASM AMERICA, INC. (US)
美國

(72)發明人：史考特 羅賓 查理斯 SCOTT, ROBIN CHARIS (US) ; 強森 梅特 JOHNSON, MATT (US)

(74)代理人：詹銘文；蕭錫清

(56)參考文獻：

US 7112538B2

審查人員：陳志遠

申請專利範圍項數：32 項 圖式數：5 共 35 頁

(54)名稱

用以處理半導體基板的方法、處理矽表面的方法以及系統

METHOD OF TREATING SEMICONDUCTOR SUBSTRATE AND METHOD OF TREATING SILICON SURFACE AND SYSTEM

(57)摘要

用以低壓烘烤以於沉積之前移除半導體表面的雜質的方法與系統。短暫且低溫的製程有利地只消耗少量的熱預算，同時仍有效地從半導體的表面移除界面氧。此方法與系統特別適合於磊晶之前用來處理半導體的表面。

Methods and systems are provided for low pressure baking to remove impurities from a semiconductor surface prior to deposition. Advantageously, the short, low temperature processes consume only a small portion of the thermal budget, while still proving effective at removing interfacial oxygen from the semiconductor surface. The methods and systems are particularly well suited for treating semiconductor surfaces before epitaxy.




圖 2

31220pi2

為第 98114220 號中文說明書無劃線修正本

公告本

修正日期: 2012 年 3 月 30 日

P.1-22

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：98114220

※ 申請日： 98.4.29

※IPC 分類：
H01L 21/205
C23C 16/02

一、發明名稱：

用以處理半導體基板的方法、處理矽表面的方法以及系統 / METHOD OF TREATING SEMICONDUCTOR SUBSTRATE AND METHOD OF TREATING SILICON SURFACE AND SYSTEM

16/46

二、中文發明摘要：

用以低壓烘烤以於沉積之前移除半導體表面的雜質的方法與系統。短暫且低溫的製程有利地只消耗少量的熱預算，同時仍有效地從半導體的表面移除界面氧。此方法與系統特別適合於磊晶之前用來處理半導體的表面。

三、英文發明摘要：

Methods and systems are provided for low pressure baking to remove impurities from a semiconductor surface prior to deposition. Advantageously, the short, low temperature processes consume only a small portion of the thermal budget, while still proving effective at removing interfacial oxygen from the semiconductor surface. The methods and systems are particularly well suited for treating semiconductor surfaces before epitaxy.

31220pif2

為第 98114220 號中文說明書無劃線修正本

修正日期: 2012 年 3 月 30 日

四、指定代表圖：

(一) 本案之指定代表圖：圖 2

(二) 本代表圖之元件符號簡單說明：……

無

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明是有關於半導體基板，且特別是有關於用以處理半導體基板的方法、處理矽表面的方法以及適合於半導體基板上進行化學氣相沉積的系統。

【先前技術】

高溫反應器可用來製作半導體基板上的積體電路等微小的結構。可將一或多個基板（例如矽晶圓，其可選擇性地包括先前於其上或於其中形成的結構）配置於反應腔體中的基板架上。將基板加熱至一期望的溫度。在一典型的處理步驟中，反應氣體會通過加熱基板，而產生化學氣相沉積的薄膜，薄膜的成分是來自於基板上的反應物（即，反應氣體）或是前驅氣體（precursor gas）。需謹慎控制各種製程條件（尤其是溫度均勻性與反應氣體分布）以確保生產的薄膜的高品質。

經過一連串的沉積、摻雜、曝光顯影與蝕刻製程，可使起始(starting)基板與其後形成的膜層轉變為積體電路，其中單一膜層可依基板的尺寸與線路的複雜度而製成數十至數千甚至數百萬個積體元件。

一般而言，半導體製造都是採用批次機台（batch processor）以同時處理多個晶圓，從而減少各晶圓的製作時間與成本。然而，現今小型化的進步以及隨之改變的線路密度對於半導體製程的缺陷容忍度（tolerance for

imperfection) 較小。因此，發展單晶圓處理反應器 (single wafer processing reactor)，以改善對於沉積條件的控制。

在其它的製程參數中，單晶圓處理已大幅改善晶圓上的溫度以及氣流分佈。然而，相較於使用批次系統，獲得較佳的製程控制將導致製程時間變成更重要。由於單晶圓處理腔體 (single-wafer processing chamber) 一次只能放一個晶圓，因此，若處理單一晶圓的時間增加一秒，則總製程時間將增加一秒乘以處理的晶圓的總個數。相反地，在晶圓之產量上的任何改善都可以大幅減少製作成本。

對於形成磊晶層 (epitaxial layer) 的製程而言，製程控制相當重要且適於單晶圓處理。若沉積層的結晶結構相同於其下的矽晶圓，則其可稱之為磊晶層。藉由仔細地控制沉積條件，反應氣體通過加熱基板可使沉積物順應下方的晶體結構沉積從而延伸入成長層 (growing layer) 中。包括電晶體等低階的元件多具有形成在單晶半導體基板上的磊晶層。

對於磊晶層而言，保持純結晶結構而無影響元件運作的污染是相當重要的。磊晶沉積前的下方基板的純淨度與結晶結構強烈影響最終的磊晶層。基板表面的污染（例如自然形成的“原生氧化層 (native oxide)”以及碳污染）會干擾每層疊加層 (overlying layer) 的結晶結構及電性，而導致形成一多晶層。值得注意的是，除了磊晶沉積之外，潔淨且無氧的半導體或是導體表面都適於沉積製程。

一般而言，晶圓在進行沉積之前都會先經過一清洗的步驟，前述清洗步驟是利用氫氧化銨（ammonium hydroxide）以及過氧化氫（hydrogen peroxide）的混合物（也就是熟知的“APM”清洗）來進行。若需要無氧的表面，一般會將矽晶圓浸入氫氟酸（hydrofluoric acid）溶液中或是利用氫氟酸氣體來處理矽晶圓，以蝕刻掉 APM 清洗所殘留的氧化層，而且理論上會得到末端氫化(hydrogen termination)。APM 清洗與氫氟酸處理有眾多的變化。在清潔之後且在進行下一步的製程之前，晶圓會被存放一段時間。當晶圓接觸到空氣或是濕氣的同時，之前無氧的矽晶圓表面會立即產生原生氧化層。此外，在清潔之後，矽晶圓的表面上常可觀察到矽-氟（silicon-fluorine）鍵結與矽-碳（silicon-carbon）鍵結。表面上的氟及碳的污染將不利於熱預算（thermal budget）及/或於晶圓表面上成長或沉積的膜層的品質。

若是將矽晶圓浸於氫氟酸中是最終的清潔步驟（也就是熟知的“最終氫氟酸（HF last）”處理），矽表面大部份典型地具有單層的氫，其透過矽-氫鍵結而黏附至基板。相較於末端無任何氫化的表面，此末端氫化的表面較能防止氧化。若是情況需要，可在高於約 500°C 的溫度下移除末端氫化層。然而，矽晶圓表面在進行最終氫氟酸處理並移除原來的氧化物之後，一般會在約 20 分鐘內再次氧化，而快速地在矽晶圓表面上形成厚度為 5 埃至 7 埃的新氧化層。末端碳化或氟化較能避免再次氧化，然而這會引起其

他的問題，例如，污染或是在後續製程之前難以移除末端。最終氫氟酸處理之後的再次氧化問題不利於許多矽元件的量產。

【發明內容】

出現對於在化學氣相沉積之前淨化基板以及於膜層形成之後維持膜層之淨度的方法的需求。在理想上，這些方法應能相容於單晶圓、磊晶矽沉積腔體，且不增加系統成本或是減少晶圓輸出。在一些配置中，這些方法不會消耗之後的磊晶層的熱預算。本發明的多個實施例可滿足這些以及其他需求。

本發明提出一種用以處理一種半導體基板的方法如下所述。首先，裝載半導體基板至一基板架(support)上，基板架位於一化學氣相沉積反應腔體中。接著，減少化學氣相沉積反應腔體中的壓力至一烘烤壓力介於約 1×10^{-6} 托爾 (Torr)~10 托爾。然後，增加反應腔體中的壓力，以從烘烤壓力增加至一沉積壓力。之後，在沉積壓力下以化學氣相沉積法沉積一膜層。

本發明提出一種處理一矽表面的方法如下所述。首先，裝載一基板至一基板架上，基板架位於一反應腔體中。接著，將一還原氣體通入反應腔體中。然後，在通入還原氣體之後，減少反應腔體中的壓力至約 1×10^{-6} 托爾~10 托爾之間的一種烘烤壓力，同時持續提供該還原氣體至反應腔體中。

本發明提出一種系統，適合於一半導體基板上進行化學氣相沉積，此系統包括一反應腔體、一自動裝置(robot)、多個加熱組件以及一控制器。反應腔體具有小於約 100 升的一容積，反應腔體包括一強化結構，以承受一小於 5 托爾的壓力。自動裝置配置來將一基板傳送至該反應腔體中。加熱組件配置來加熱該反應腔體中的基板。控制器於一烘烤壓力下執行一低壓烘烤步驟，烘烤壓力約為 1×10^{-6} 托爾～4 托爾。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【實施方式】

儘管本發明之較佳的實施例已揭露在下述單基板反應腔體中，本領域中具有通常知識者當可知道此處所教示的原則以及優點亦可應用在其他種類的沉積反應器中。此外，當一系列的製程步驟揭露於此，雖然有些步驟並未揭露，但本領域中具有通常知識者當可由已揭露的步驟知道如何施行。

本實施例是提供一種於原位沉積 (in-situ deposition) 之前可在低溫下快速烘烤以移除半導體表面的雜質的系統與方法。處理時間短且低溫的製程所需消耗的熱預算較少且可提高產量。雖然本發明之實施例是以化學氣相沉積 (chemical vapor deposition; CVD) 為例，但是本領域中具有通常知識者當可知道原子層沉積 (atomic layer deposition; ALD) 也是可以的。此外，儘管下述實施例是以晶圓或半

導體表面為例，但本領域中具有通常知識者當知也可用在其他具有要沉積膜層之含矽表面的基板。本領域中具有通常知識者當知雖然此處揭露的晶圓為未經圖案化的晶圓，然而，此處描述的製程亦可應用在已被圖案化的晶圓。

圖 1A 繪示本發明之實施例之一製程的流程圖。圖 1A 繪示一製程，此製程起始於進行最終氫氟酸處理步驟 100 以藉由氬來終止位於主要表面的矽。然而，最終氫氟酸處理是選擇性的，且在最終氫氟酸處理之前還可進行其他清潔表面的製程。舉例來說，可利用氫氧化銨以及過氧化氫的混合物 (APM) 來清潔基板，例如，美國專利 7,108,748 (申請日 2006/9/19，標題 “LOW TEMPERATURE LOAD AND BAKE”) 中所述者。即使施行 APM 清潔及/或其他的清潔，一般而言，在清潔過後，在基板 220 的表面 221 上仍會出現一種氧化物層 222 (請參照圖 5A)。最終氫氟酸處理步驟 100 移除氧化物層 222，雖然是暫時性地，但可在表面 221 上形成一氬終止層。

用於最終氫氟酸處理步驟 100 的稀釋(水)的氫氟酸濃度例如為接近 0.5 wt %~1.0 wt % 的氫氟酸重量，舉例來說，接近 0.5 wt % 的氫氟酸。將稀釋的氫氟酸用於最終氫氟酸處理 (即，蝕刻處理) 100 可減少矽晶圓表面上的污染物。在一較佳的情況下，可將稀釋的氫氟酸加熱至 35°C~60°C，在一更佳的情況下，是加熱到 50°C，以縮小顆粒並加強矽晶圓之表面上的末端氫化。加熱稀釋的氫氟酸亦可用以使矽晶圓之整個表面上的氧化層的蝕刻速度相

同。在一示範的步驟中，可以濃度約 0.5 wt % 的氫氟酸在溫度接近 50°C 下蝕刻矽晶圓約 60 秒。

在一實施例中，可將基板浸入一水性或濕式氫氟酸槽 (HF bath) 中，但在另一實施例中，亦可採用氫氟酸蒸汽 (HF vapor)。在蝕刻槽中用以形成稀釋氫氟酸的超純水具有高電阻率，這表示金屬的等級 (metals levels) 是低的。在蝕刻槽中用以形成稀釋之氫氟酸的水在溫度 25°C 下的電阻值大於約 15 M-cm (megaohms-cm)。在一實施例中，電阻值至少約為 18 M-cm。總有機碳 (total organic carbon; TOC) 與溶解的矽較佳者為減少到小於 10 ppb (parts per billion) 的等級。

在一實施例中，在蝕刻槽中用以形成稀釋的氫氟酸的氫氟酸為十億位元級(gigabit grade)(在每百萬兆溶液等份分之一雜質的規則上)的氫氟酸，其具有低等級的微粒及溶解的金屬，且在市場上可購買到由美國亞利桑那州普市 (Tempe) 的 Alameda Chemical 公司(電話為(480)785-4685) 所出品的 49% 的溶液，其產品編號為 No.107101(商品名)。

在最終氫氟酸處理步驟 100 之後，於裝載步驟 110 中，可將基板置於一反應腔體中，如圖 1A 所示。在一實施例中，反應腔體包括一單基底水平流動冷牆反應器 (single-substrate horizontal flow cold-wall reactor)。如上述，相較於傳統的批次系統，單晶圓處理機具有較佳的製程控制能力以及均勻性。然而，一次只能處理單一或少量的基板，換言之，獲得了均勻性與製程控制但是犧牲了產

量。單基板處理腔體的容積可依要處理的晶圓的尺寸而定。舉例來說，用以處理 300 毫米之晶圓的單基板處理腔體可具有少於約 100 升的容量，特別是少於約 30 升。用以處理 200 毫米之晶圓的單基板處理腔體可具有少於約 30 升的容量，特別是少於約 10 升。值得注意的是，腔體的“有效”容積（製程氣體會流過分壓器（divider）以上的容積）約腔體之總容積之半。單基板製程腔體的尺寸詳述於美國專利 6,749,687 (2004/6/15 公告，標題 “IN SITU GROWTH OF OXIDE AND SILICON LAYERS”)，其記載 EPSILON® 系列的單晶圓磊晶沉積工具，且在市場上可由美國亞利桑那州鳳凰城 (Pheonix) 的 ASM America 公司購買到。本領域中具有通常知識者當知道前述容積可依晶圓的尺寸 (300 毫米～450 毫米) 而按比例放大。

EPSILON® 單程水平流動 (single-pass horizontal flow) 設計可達成低滯留時間 (residence time) 的反應氣體的層流 (laminar flow of reactant gases)，而這可有助於之後的製程使反應物彼此間的反應以及與腔體表面的反應最小化。前述層流會使後續的流動反應物彼此反應。要避免的反應包括高放熱反應或爆炸性反應以及會產生腔體污染物的反應。此外，在製程之間，腔體需易於快速的清潔，舉例來說，在加熱台 (susceptor) 上裝載基板之後需清除腔體的空氣與濕氣。

對於此處所揭露的方法，化學氣相沉積 (CVD) 反應器具有特定的用途，化學氣相沉積反應器包括一石英製程或

反應腔體。前述反應器可在同一腔體中安全地且清潔地相繼進行多種處理。由於此處的製程是為低壓製程，因此，需要結構性地強化該反應腔體。舉例來說，石英腔體可包括多個凸肋 (rib)，以於一減壓的化學氣相沉積製程中支撐腔體外的大氣壓力。在一實施例中，該反應腔體的結構可承受小於或等於 5 托爾 (Torr) 的內部壓力。另一實施例提供一反應腔體的結構可承受小於或等於 1×10^{-2} 托爾 (Torr) 的內部壓力。強化的反應腔體的結構可承受小於或等於 1×10^{-6} 托爾 (Torr) 的內部壓力。此外，反應腔體必須實質上為不滲透性 (impermeable) 的，以避免在低壓下洩漏，例如洩漏量小於等於 10^{-9} 大氣壓力-立方公分/秒 (atm-cc/sec)。本發明之一實施例之一示範性反應器為在市場上是用於美國亞利桑那州鳳凰城 (Phoenix) 的 ASM America 公司的 EPSILON® 3200 產品中。

為有益於裝載步驟 110，可利用一自動裝置 (robot) 來將晶圓從腔體外部移動至腔體內部並置於一基板支撐結構上。在一些實施例中，裝載步驟 110 包括開啟連接反應腔體的閘閥 (gate valve)、將承載晶圓的自動裝置放置於反應腔體中、使自動裝置卸下晶圓並置於支撐結構上、從反應腔體收回自動裝置以及關閉閘閥。支撐結構可包括一承載晶圓的基板座 (substrate holder) 以及一用以支撐基板座的支撐支架 (support spider)。前述支撐支架固定於一軸上，該軸向下延伸並穿過一位於下腔體牆內的開口。

在一實施例中，冷牆反應器 (cold wall reactor) 具有

一基板座(holder)，其為一加熱台 (susceptor) 或是輻射熱能吸收器。一般的加熱台的材質為碳化矽 (SiC) 或是具有碳化矽塗層的石墨，且具有小尺寸以符合 200 毫米或 300 毫米的晶圓（或未來的 450 毫米的晶圓）且與晶圓的外緣的間隔小於約 1 毫米。在其他的排列方式中，支撐晶圓的加熱台可具有其他的尺寸。在一實施例中，加熱台為一標準的加熱台，其重量大於晶圓的重量，加熱台是作為支撐之用。前述標準加熱台的熱重 (thermal mass) 約大於要支撐的晶圓的熱重的三倍。在裝載晶圓之後，可使加熱台保持在 $600^{\circ}\text{C} \sim 800^{\circ}\text{C}$ 之間，尤其是在 $650^{\circ}\text{C} \sim 750^{\circ}\text{C}$ 之間。

在一些實施例中，在晶圓裝載之後且在反應腔體的門關閉之前，在反應腔體中加入還原劑 (reducing agent)。還原劑可移除或減緩晶圓表上的界面氧 (interfacial oxygen) 的形成。在圖 1A 的製程中，一提供步驟 120 包括以 1~80 標準升每分鐘 (standard liters per minute, slm) 的流速將氬氣通入反應腔體中。依上述幫浦 (pump) 的容量以及腔體的強度，極高的流速將提高腔體的壓力。本領域中具有通常知識者可鑑於此處所揭露的內容而知道對於其他最佳排列的設備，可藉由固定一些參數（例如氣壓）並改變其他參數（例如，還原氣體的流速）以判斷其對於界面氧的影響。雖然在本實施例中是以氬氣為例，但是，在其他實施例中，亦可加入其他還原氣體或是以其他還原氣體來取代氬氣。

圖 1A 繪示於裝載步驟 110 之後，將氬器通入反應腔

體中的提供步驟 120，但此一提供步驟 120 可以是在腔體的閘閥關閉之前進行，且亦可在裝載步驟 110 之前進行，以使晶圓裝載入一充滿還原氣體的環境中。其他實施例於反應腔體中可未提供一充滿還原氣體的環境。在未提供充滿還原氣體的環境的實施例中，也許是在製程的其他步驟中提供還原氣體，例如在晶圓裝載之後並在抽降 (pump down) 開始之前或是在抽降 (pump down) 之時。通入反應腔體中的氬氣流速可隨不同的製程步驟而有不同的流速。舉例來說，當反應腔體中的總壓力降低，可採用一降低的流速（例如介於約 5~20 slm），以利於抽降以及使反應腔體維持在低壓。

在裝載步驟 110 之後，升溫步驟 130 可使基板溫度從一裝載溫度 (load temperature) 升高至一初始烘烤溫度 (initial bake temperature)。裝載溫度為當裝載基板時加熱台或是基板架的溫度，而烘烤溫度為基板於低壓烘烤時的溫度。烘烤溫度可隨時間而變化，因此，在低壓烘烤步驟 150 中基板的溫度可隨之波動。升溫步驟 130 可於 0°C ~100°C 之間增加基板的溫度，尤其是於 25°C~75°C 之間。在圖 2~圖 3 的實施例中，裝載溫度為 700°C 且升溫步驟 130 可使基板的溫度從 50°C 升溫至初始烘烤溫度 750 °C，較佳的升溫時間為 20~30 秒（升溫速度：1.7~2.5 °C / 秒）。

在升溫步驟 130 之後，當進行抽降以減少反應腔體的壓力時，低壓烘烤步驟 150 開始進行。使反應腔體減壓以

低壓烘烤晶圓，進而有利於以最少的熱預算而從晶圓上快速地清除氧化物。理論上以下揭露的內容並非用來限定本發明，低壓烘烤可減少晶圓上的邊界層 (boundary layer)，故可有助於氫氣移動至晶圓的表面。

如圖 5A 所示，即使於將晶圓裝載至反應腔體之前進行 APM 清潔、氫氟酸持續存在及/或進行其他的清潔製程，在完成清潔製程到裝載晶圓之間所間隔的時間內又會在表面 221 上形成一種氧化物層 222。如圖 5B 所示，低壓烘烤實質上會消除基板 220 的主要表面 221 上的氧，而使基板 220 具有一清潔的表面 223，基板 220 例如為一晶圓。在一實施例中，二次質譜儀 (secondary mass spectroscopy) 無法偵測到清潔的 (晶圓) 表面 223 的氧濃度，二次質譜儀的儀器背景位準 (instrument background level) 小於等於約 5×10^{17} 原子每立方公分。如圖 5C 所示，在低壓烘烤之後，可進行一磊晶化學氣相沉積製程，以於基板 220 上形成一磊晶層 225。

在一些實施例中，當於大氣壓力的環境下取得晶圓並進行裝載時，在低壓烘烤步驟 150 開始之前，該反應腔體的壓力實質上為大氣壓力。在其他的實施例中，當於加壓的裝載站 (loading station) 中取得晶圓並裝載至反應腔體中時，在抽降之前，該反應腔體中的壓力可小於或大於大氣壓力。在抽降之後，該反應腔體中的壓力適於進行低壓烘烤步驟 150。在一實施例中，烘烤壓力是介於 1×10^{-6} 托爾 ~ 10 托爾之間。在另一實施例中，烘烤壓力是介於 1×10^{-3}

托爾 ~ 4 托爾之間。在又一實施例中，烘烤壓力是介於 0.01 托爾 ~ 3 托爾之間。

可用真空幫浦來進行抽降，特別是可快速降低壓力的高容量真空幫浦，因此，可保存熱預算。真空幫浦可從大氣壓力或大於 1 托爾或少於 60 秒來減少反應腔體中的壓力，尤其是從大氣壓力或大於 1×10^{-3} 托爾或少於 40 秒或更少。具有這些性能的真空幫浦在市場上可購買到由英國西薩西克斯郡 (West Sussex) 的 BOC Edwards 所出品的 1800 Series Semiconductor Drypumps。

圖 1A 繪示低壓烘烤步驟 150 可以一開迴路溫度控制模式 140 或一閉迴路溫度控制模式 142 來進行。在開迴路溫度控制模式 140 中，一控制器供應電源來加熱元件，前述元件可加熱反應物並獨立於腔體中的溫度。在一些實施例中，前述控制器在低壓烘烤的步驟 150 中是利用一設定點 (setpoint) 來維持足夠的固定電源供應至加熱組件。

開迴路溫度控制模式 140 在低壓烘烤時提供一固定且相對較低的晶圓溫度。在一實施例中，在低壓烘烤時的開迴路溫度控制模式 140 中，基板的溫度從低於 40°C 上升到初始烘烤溫度（在本實施例中為 750°C ）。在另一實施例中，在低壓烘烤時，基板溫度從低於 20°C 開始增加。在晶圓處理的製程中，維持基板表面上之溫度均勻性是相當重要的。因此，在一實施例中，開迴路溫度控制模式 140 中的低壓烘烤維持一小於 80°C 的基板表面之溫度範圍 (ΔT)。在另一實施例中，開迴路溫度控制模式 140 中的低壓

烘烤維持一小於 60°C 的基板表面之溫度範圍(ΔT)。在另一方面，開迴路溫度控制模式 140 的烘烤時間短（儘管較某些閉迴路溫度控制模式 142 的烘烤時間長）。在開迴路溫度控制模式 140 中，從壓力開始下降至開始沉積的時間間隔為介於 90 秒~240 秒，尤其是介於 110 秒~190 秒。

在閉迴路溫度控制模式 142 中，前述控制器藉由依據反應腔體中的溫度感測器的反饋 (feedback) 來供應電源至加熱組件以達到一溫度設定點 (temperature setpoint)。將閉迴路溫度控制模式 142 應用在低壓烘烤中可快速升溫。在一些實施例中，溫度增加到介於約 $750^{\circ}\text{C} \sim 900^{\circ}\text{C}$ 之間，尤其是介於約 $800^{\circ}\text{C} \sim 850^{\circ}\text{C}$ 之間。在一些製程中，在低壓烘烤步驟 150 時控制器的溫度設定點保持大體上跟升溫步驟 130 之後的溫度相同（例如 750°C ），但基板的實際溫度是上升的。在其他製程中，在低壓烘烤時溫度設定點增加，但是實際增加的基板溫度會超過增加的溫度設定點。由於溫度尖點 (temperature spike) 是發生在低壓烘烤的步驟 150 中，因此，溫度尖點的整個範圍皆為烘烤溫度。

理論上以下揭露的內容並非用來限定本發明，閉迴路溫度控制模式 142 之所以可以快速升溫是因為用來對流的氣體減少以致於基板與溫度感測器之間的熱傳送(transfer)量減少。氣體之所以減少是因為氣體已於抽降步驟（升溫步驟）130 時被抽走了。因此，控制器以快速增加供應至加熱器的電源的方式來補償感測器錯誤偵測的低溫，因

此，會超過(overshooting)溫度設定點。因此，閉迴路溫度控制模式 142 中的溫度與壓力的關係為反應腔體中的低壓會造成控制器短暫的升溫。因為對於短暫的氧還原製程而言，快速升溫比精準的溫度控制或是追蹤更加重要，因此，短暫的不準確的溫度控制是可接受的。

閉迴路溫度控制模式 142 中的低壓烘烤非常有效即使相當短暫，且可保存熱預算。在一實施例中，從開始減少壓力到開始於基板上沉積膜層的時間間隔少於 60 秒。在另一實施例中，從開始減少壓力到開始於基板上沉積膜層的時間間隔少於 40 秒。閉迴路溫度控制模式 142 有助於基板之主要表面的溫度均勻性。在一實施例中，於閉迴路溫度控制模式 142 的低壓烘烤中，基板之表面的溫度範圍 (ΔT) 少於 50°C 。在另一實施例中，於閉迴路模式的低壓烘烤中，基板之表面的溫度範圍 (ΔT) 少於 30°C 。

在圖 1A 所示的製程中，於低壓烘烤步驟 150 中持續供應氫氣，或者是在抽降之前提供足夠的氫氣以滿足整個低壓烘烤步驟 150 的需求。如上所述，其它實施例可提供不同於氫氣的還原氣體。

在低壓烘烤步驟 150 之後，圖 1A 繪示於晶圓上進行一磊晶步驟 170。此處揭露的方法特別適合磊晶化學氣相沉積，但也可以使用其他於主要表面上沉積膜層的製程。在低溫烘烤步驟 150 之後，控制器將降低供應至加熱器的電能，以使晶圓溫度適合期望的製程。在一些實施例中，例如當進行相對低溫的磊晶製程時，溫度降到介於 300°C

~750 °C 之間，且在一實施例中，溫度是介於 500 °C ~ 700 °C 之間。在磊晶化學氣相沉積步驟 170 之後以及任何其他期望的製程於晶圓上進行之後，進行卸載步驟 180，以從反應腔體移除晶圓。從反應腔體移除的晶圓包括一含矽的主要表面，其具有氧化物還原成的矽，並留下一乾淨的半導體表面來作為後續的磊晶沉積之用。

圖 1B 繪示本發明之實施例之另一製程的流程圖。圖 1B 繪示清潔具有含矽之主要表面之晶圓的另一製程。在圖 1B 的製程中，在低壓烘烤步驟 150 之後，一回填壓力的步驟 160 可增加反應腔體內的壓力至一沉積壓力，沉積壓力適合後續的沉積製程。當期待的製程為一磊晶步驟 170(如圖 1B 所示)時，回填壓力的步驟 160 可將壓力增加至一沉積壓力，其介於約 1 托爾 ~ 100 托爾之間，尤其是介於約 5 托爾 ~ 50 托爾之間。在磊晶步驟 170 之後，卸載步驟 180 可用來移除基板。

圖 2 繪示本發明之些實施例之基板溫度與反應腔體壓力的示意圖。圖 2 繪示本發明一實施例之一示範製程的基板溫度與腔體壓力。圖 2 所示的製程係示範一如圖 1B 所介紹的閉迴路溫度控制的低壓烘烤製程，在低壓烘烤製程之後會回填反應腔體中的壓力。如圖 2 所示的第一階段，當在大氣壓力下將晶圓裝載於反應腔體中時，感測器感測到之晶圓架周圍的溫度實質上是維持定值。在裝載晶圓時，裝載溫度約為 700 °C。當溫度升高至初始烘烤溫度約 750 °C 時，開始加熱晶圓。接著，快速抽降反應腔體至

約 1 托爾，且使晶圓歷經一溫度尖點 (temperature spike) 至接近 830°C 。然後，溫度控制系統開始穩定並降回設定溫度（在本實施例中是 750°C ）。在抽降開始之後，晶圓溫度以接近 22 秒的時間降回 750°C 。在低壓烘烤之後，反應腔體中的壓力以及基板溫度對於期待的製程而言為最佳化。在本實施例中，回填反應腔體壓力至約 9 托爾且降低晶圓溫度設定。真實的晶圓溫度在穩定至 650°C 之前會短暫的振盪。

圖 3 繪示本發明之其他實施例之基板溫度與反應腔體壓力的示意圖。圖 3 繪示本發明一實施例之另一示範製程之溫度與壓力。圖 3 是介紹開迴路溫度控制的一示範低溫烘烤製程，如圖 1B 所介紹的內容，在低壓烘烤之後會回填反應腔體中的壓力。圖 3 的第一階段為在裝載溫度約為 700°C 時裝載晶圓，此時溫度保持一定值，之後，溫度升高至一初始烘烤溫度約 750°C 。然後開始抽降，以降低反應腔體的壓力至約 0.1 托爾。同時，控制器供應一固定的電源至反應腔體之外部的輻射加熱器 (radian heater)，從而於低壓烘烤的過程中維持一實質上固定的晶圓溫度。在溫度圖中陰影的區域代表在低壓烘烤的過程中，晶圓表面之不同部分的溫度範圍為介於 $725^{\circ}\text{C} \sim 775^{\circ}\text{C}$ 。低壓烘烤持續約 150 秒。然後，回填壓力至約 10 托爾，且在隨後的低溫磊晶化學氣相沉積製程中，可將晶圓溫度降低至約 650°C 。

圖 4 繪示本發明之實施例之一烘烤與化學氣相沉積反

應裝置的示意圖。圖 4 繪示本發明一實施例之化學氣相沉積系統的示意圖。一反應腔體 200 及其內的一晶圓架 201 可如上所述。一自動裝置 230 將晶圓放置到反應腔體 200 中，一真空幫浦 (vacuum pump) 240 可快速抽出反應腔體 200 中的氣體。反應腔體 200 中的溫度可利用反應腔體 200 中的多個加熱組件 202 來調整。在其他實施例中，反應腔體 200 外的多個輻射熱燈 (radiant heat lamp) 204 可加熱基板且不受反應腔體 200 中的壓力的影響。

一控制器 210 耦接多個加熱組件 202 及/或多個輻射熱燈 204，如此，控制器可控制多個加熱組件 202 及/或多個輻射熱燈 204 以增加或減少其輸出。控制器 210 可執行前述低壓烘烤步驟，例如一開迴路控制的低壓烘烤或是一閉迴路控制的低壓烘烤。同樣地，控制器 210 耦接真空幫浦 240 與一氣體面板 (gas panel) 260。氣體面板 260 可儲藏用於還原蒸汽供給線 262 的閥 (valve) 以及可儲藏一或多個半導體前驅供應線 264 的閥，還原蒸汽供給線 262 與半導體前驅供應線 264 皆可通入反應腔體 200 中。因此，控制器 210 可選擇性地導入一還原劑 (例如氫氣) 及一矽源氣體進入反應腔體 200 中。

此處描述的製程為一低溫且快速的氫烘烤製程且同時還提供非常乾淨、無氧的矽表面給後續的沉積製程。此外，結合前述的低壓烘烤以及相對低溫的原位導通 (conduct in-situ) 沉積可有助於晶圓的產量以及減少整體的製程花費。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

圖 1A 繪示本發明之實施例之一製程的流程圖。

圖 1B 繪示本發明之實施例之另一製程的流程圖。

圖 2 繪示本發明之些實施例之基板溫度與反應腔體壓力的示意圖。

圖 3 繪示本發明之其他實施例之基板溫度與反應腔體壓力的示意圖。

圖 4 繪示本發明之實施例之一烘烤與化學氣相沉積反應裝置的示意圖。

圖 5A 繪示本發明之實施例之處理前之晶圓的橫剖面圖。

圖 5B 繪示本發明之實施例之清潔後之晶圓的示意圖。

圖 5C 繪示本發明之實施例之磊晶後之晶圓的示意圖。

【主要元件符號說明】

100、110、120、130、140、142、150、160、170、
180：步驟

200：反應腔體

201：晶圓架

- 202 : 加熱組件
- 204 : 輻射熱燈
- 210 : 控制器
- 220 : 基板
- 221、223 : 表面
- 222 : 氧化層
- 225 : 磷晶層
- 230 : 自動裝置
- 240 : 真空幫浦
- 260 : 氣體面板
- 262 : 還原蒸汽供給線
- 264 : 半導體前驅供應線

七、申請專利範圍：

1. 一種用以處理半導體基板的方法，包括：

裝載該半導體基板至一基板架上，該基板架位於一化學氣相沉積反應腔體中；

減少該化學氣相沉積反應腔體中的壓力至一介於 1×10^{-6} 托爾～10 托爾之間的烘烤壓力，同時提供一還原氣體至該化學氣相沉積反應腔體中；

增加該反應腔體中的壓力，以從該烘烤壓力增加至一沉積壓力；以及

在該沉積壓力下以化學氣相沉積法沉積一膜層。

2. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，其中減少壓力包括減少壓力至 1×10^{-3} 托爾～4 托爾之間。

3. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，其中增加壓力包括增加壓力至 1 托爾～100 托爾之間。

4. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，其中裝載該半導體基板包括在近似於大氣壓力下將該半導體基板裝載入該化學氣相沉積反應腔體中。

5. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，更包括在該烘烤壓力下於該化學氣相沉積反應腔體中提供該還原氣體。

6. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，更包括在減少該化學氣相沉積反應腔體中的壓力時增加基板溫度至 $750^{\circ}\text{C} \sim 900^{\circ}\text{C}$ 之間。

7. 如申請專利範圍第 6 項所述之用以處理半導體基板的方法，其中從開始減少該化學氣相沉積反應腔體中的壓力到開始沉積該膜層之間的時間間隔係少於 40 秒。

8. 如申請專利範圍第 6 項所述之用以處理半導體基板的方法，其中增加該半導體基板的溫度包括以一閉回饋迴路來控制該半導體基板的溫度以及保持一固定的溫度設定點。

9. 如申請專利範圍第 6 項所述之用以處理半導體基板的方法，更包括在增加該半導體基板的溫度之後，減少該半導體基板的溫度至 $300^{\circ}\text{C} \sim 750^{\circ}\text{C}$ 之間。

10. 如申請專利範圍第 9 項所述之用以處理半導體基板的方法，其中以化學氣相沉積法沉積該膜層包括磊晶。

11. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，其中增加該半導體基板的溫度包括維持該半導體基板的表面的溫度範圍小於 30°C 。

12. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，其中減少壓力的方法包括對多個加熱器維持一實質上固定的電源設定點，以加熱該化學氣相沉積反應腔體。



13. 如申請專利範圍第 12 項所述之用以處理半導體基板的方法，其中維持一實質上固定的電源設定點包括以開迴路控制模式與一固定的電源來控制該些加熱器。

14. 如申請專利範圍第 13 項所述之用以處理半導體基板的方法，其中減少壓力包括增加該半導體基板的溫度且增幅小於 40°C。

15. 如申請專利範圍第 13 項所述之用以處理半導體基板的方法，其中減少壓力包括維持該半導體基板的表面的溫度範圍使小於 60°C。

16. 如申請專利範圍第 1 項所述之用以處理半導體基板的方法，更包括在將該半導體基板置於該化學氣相沉積反應腔體內之前，利用氬來終止該半導體基板的表面的矽，其中終止該表面的方法包括使氫氟酸持續存在。

17. 如申請專利範圍第 16 項所述之用以處理半導體基板的方法，其中化學氣相沉積包括一磊晶製程。

18. 一種處理一矽表面的方法，包括：

裝載一基板至一基板架上，該基板架位於一反應腔體中；

將一還原氣體通入該反應腔體中；以及

在通入該還原氣體之後，減少該反應腔體中的壓力至 1×10^{-6} 托爾～10 托爾之間的烘烤壓力，同時持續提供該還原氣體至該反應腔體中。

19. 如申請專利範圍第 18 項所述之處理一矽表面的方法，其中減少該反應腔體中的壓力包括減少壓力至 1×10^{-2} 托爾～3 托爾之間。

20. 如申請專利範圍第 18 項所述之處理一矽表面的方法，其中裝載該基板包括在接近大氣壓力下裝載至該反應腔體中。

21. 如申請專利範圍第 18 項所述之處理一矽表面的方法，其中減少壓力包括增加該基板的溫度，以使該基板的溫度從一初始烘烤溫度增加至一增加的烘烤溫度，該初始烘烤溫度為 $700^{\circ}\text{C} \sim 800^{\circ}\text{C}$ 之間，該增加的烘烤溫度約 $750^{\circ}\text{C} \sim 900^{\circ}\text{C}$ 之間。

22. 如申請專利範圍第 21 項所述之處理一矽表面的方法，更包括：

在增加該基板溫度之後，減少該基板溫度至 $500^{\circ}\text{C} \sim 700^{\circ}\text{C}$ 之間。

23. 如申請專利範圍第 18 項所述之處理一矽表面的方法，其中減少壓力包括對多個位於該反應腔體中的加熱器維持一實質上固定的電源設定點。

24. 如申請專利範圍第 23 項所述之處理一矽表面的方法，其中減少壓力會導致該基板的溫度增加，且該基板的溫度所增加的幅度大於 0°C 且小於 20°C 。

25. 一種適合於半導體基板上進行化學氣相沉積的系統，該系統包括：

一反應腔體，具有小於 100 升的容積，該反應腔體包

括一強化結構，以承受一小於 5 托爾的壓力；
一自動裝置，配置來將一基板傳送至該反應腔體中；
多個加熱組件，配置來加熱該反應腔體中的該基板；
以及

一控制器，於提供一還原氣體至該反應腔體中的同時，該控制器降低該反應腔體中的壓力至 1×10^{-6} 托爾～4 托爾之間的一烘烤壓力，且該控制器更於該烘烤壓力下執行一低壓烘烤步驟，之後增加壓力至一沉積壓力。

26. 如申請專利範圍第 25 項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該控制器執行該低壓烘烤步驟約 90 秒～240 秒，之後增加壓力至該沉積壓力，該沉積壓力為 1 托爾～100 托爾之間。

27. 如申請專利範圍第 26 項所述之適合於半導體基板上進行化學氣相沉積的系統，其中在進行該低壓烘烤製程時，該控制器對該些加熱組件維持實質上固定的電源。

28. 如申請專利範圍第 25 項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該控制器具有一閉迴路溫度控制模組，該閉迴路溫度控制模組適於在該控制器進行該低壓烘烤步驟時增加該基板的溫度，以使該基板的溫度從一初始烘烤溫度增加至 $750^{\circ}\text{C} \sim 900^{\circ}\text{C}$ 。

29. 如申請專利範圍第 25 項所述之適合於半導體基板上進行化學氣相沉積的系統，更包括一用來將半導體前驅氣體通入該反應腔體中的半導體前驅供應線。

30. 如申請專利範圍第 25 項所述之適合於半導體基板上進行化學氣相沉積的系統，更包括一用以減少反應腔體中的壓力並在 60 秒以內從大氣壓力減少至小於或等於 1 托爾的真空幫浦。

31. 如申請專利範圍第 25 項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該反應腔體的滲漏率為小於或等於 10^{-9} 大氣壓力-立方公分/秒。

32. 如申請專利範圍第 25 項所述之適合於半導體基板上進行化學氣相沉積的系統，其中該反應腔體為一單晶圓冷牆化學氣相沉積反應腔體。




圖 1A




圖 1B




圖 2





圖 3

I463538

圖
4



I463538




圖 5A




圖 5B




圖 5C