

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-32905

(P2009-32905A)

(43) 公開日 平成21年2月12日(2009.2.12)

(51) Int.Cl.

H01L 29/78 (2006.01)
H01L 29/423 (2006.01)
H01L 29/49 (2006.01)

F 1

H01L 29/78 301V
H01L 29/78 301G
H01L 29/58 G
H01L 29/78 301X

テーマコード(参考)

4M104
5F140

審査請求 未請求 請求項の数 7 O L (全 7 頁)

(21) 出願番号

特願2007-195492 (P2007-195492)

(22) 出願日

平成19年7月27日 (2007.7.27)

(71) 出願人 000002325

セイコーインスツル株式会社
千葉県千葉市美浜区中瀬1丁目8番地

(74) 代理人 100079212

弁理士 松下 義治

(72) 発明者 橋谷 雅幸
千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内F ターム(参考) 4M104 AA01 BB01 BB40 CC05 DD55
FF06 FF11 FF27 GG09 GG10
5F140 AA29 AC26 BA01 BB05 BB06
BE07 BF01 BF04 BF43 BF47
BF51 BG32 BH07 BH12 BK13
BK20 CB01 CB02


(54) 【発明の名称】半導体装置およびその製造方法

(57) 【要約】

【課題】 駆動能力を向上させた半導体装置を提供する。

【解決手段】 当該半導体装置には、ゲート幅方向に深さの変化する凹部を設けるためのトレンチ部8が形成されており、ゲート絶縁膜9を介して、トレンチ部8の内部及び上面部にゲート電極10が形成されている。ゲート電極10のゲート長方向の一方の側にはソース領域12が形成されており、他方の側にはドレイン領域13が形成されている。ソース領域12とドレイン領域13の少なくとも一部の表面は、ゲート電極10近傍にLOCOS法を用いて形成した厚膜酸化膜の除去することで他よりも低く形成する。このように、ソース領域12とドレイン領域13の一部の表面を他よりも低くすることにより、ゲート電極10の当該凹部上面に集中して流れている電流がトレンチ部8の全体に一様に流れようになり、ゲート幅方向に深さが変化するように形成された凹部の実効的なゲート幅が広がる。このため、半導体装置のオン抵抗が低下し、駆動能力が高まる。

【選択図】 図2



【特許請求の範囲】**【請求項 1】**

第1導電型半導体基板に形成された、ゲート幅方向に側面と底面を有するトレンチ部と、ゲート絶縁膜を介して前記トレンチ部の内部およびプレーナー部上面に形成されたゲート電極と、前記ゲート電極の一方の側に形成された第2導電型のソース領域と、前記ゲート電極の他方の側に形成された第2導電型のドレイン領域を備えた半導体装置において、前記ソース領域と前記ドレイン領域のゲート電極近傍の一部の表面を他の表面よりも低い位置に配置すると共に前記ソースおよびドレイン領域の拡散深さも前記低い位置に配置された表面の下方部分においては前記他の表面の下方部分よりも深くなっていることを特徴とする半導体装置。

10

【請求項 2】

第1導電型半導体基板と、
前記第1導電型半導体基板の表面近傍に離間して配置された第2導電型のソース領域およびドレイン領域と、
前記ソース領域およびドレイン領域の間に配置された第1のチャネル領域となる平坦なプレーナー部と、
前記プレーナー部に沿って配置された、その側面および底面が第2のチャネル領域となる、一定の深さを有するトレンチ部と、
前記プレーナー部および前記トレンチ部の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極とからなる半導体装置であって、
前記ソース領域およびドレイン領域のうち前記トレンチ部を介して向き合う部分の表面は他の部分の表面よりも低い位置に配置するとともに、前記ソースおよびドレイン領域の拡散深さも前記トレンチ部を介して向き合う部分においては他の部分よりも深くなっていることを特徴とする半導体装置。

20

【請求項 3】

前記低い位置に配置された前記ソース領域およびドレイン領域の表面に配線のためのコンタクトを有することを特徴とする請求項1あるいは2に記載の半導体装置。

【請求項 4】

第1導電型の半導体基板を用意する工程と、
ソース領域およびドレイン領域となる領域のうちのそれぞれ一部を前記半導体基板の表面から除去し、凹部を形成する工程と、
チャネルとなる領域に側面と底面を有するトレンチを形成してプレーナー部とトレンチ部を配置する工程と、
前記トレンチ部の側面と底面および前記プレーナー部の表面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極を挟んで前記凹部の周囲に第2導電型のソース領域とドレイン領域を形成する工程とからなる半導体装置の製造方法。

30

【請求項 5】

前記凹部を形成する工程は、LOCOS法を用いて厚膜酸化膜を形成させ、前記厚膜酸化膜を除去することにより形成することを特徴とする請求項4に記載の半導体装置の製造方法。

40

【請求項 6】

前記ソース領域とドレイン領域を形成する工程は、同一半導体基板上に形成される他のトランジスタのソース領域およびドレイン領域への不純物導入と同じ条件を有する不純物導入工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項 7】

前記ソース領域とドレイン領域を形成する工程は、同一半導体基板上に形成される他のトランジスタのソース領域およびドレイン領域への不純物導入と同時になされる不純物導入工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。

50

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、高駆動能力を要するMOSトランジスタを含む半導体装置およびその製造方法に関する。

【背景技術】**【0002】**

MOSトランジスタは電子技術において中核を担う電子素子であって、MOSトランジスタの小型化と高駆動能力化を図ることは、重要である。MOSトランジスタを高駆動能力化する方法の1つとして、ゲート幅を広くしてオン抵抗を低減させる方法があるが、ゲート幅を広くするとMOSトランジスタの占有面積が大きくなるという問題がある。その解決のために、横型MOS構造のMOSトランジスタの専有面積の増加を抑えながらゲート幅を広くする技術が提案されている。(例えば、特許文献1参照)

以下、図4を用いて、従来の半導体装置について説明する。図4(a)の斜視図に示したように、ウェル17にトレンチ部8を設け、ゲート絶縁膜9を介してトレンチ部の上面と内部にゲート電極10を形成したものである。ウェル17の表面部分において、ゲート電極10の一方の側にはソース領域12が設けられており、他方の側にはドレイン領域13が設けられている。図4(b)は、図4(a)の切断面A-Aに沿ったプレーナー部の断面図であり、図4(c)は、図4(a)の切断面B-Bに沿った断面図である。図4(c)に示したように、トレンチ部8内にゲート電極10が形成されているため、ゲート電極10がゲート絶縁膜9に接している曲線のB-B方向の総延長がゲート幅となる。

【0003】

このように、ゲート部を凸部と凹部を有するトレンチ構造にすることによって、表面でのゲート電極10の幅に対して、実効的なゲート幅を広くすることができ、これによって、MOSトランジスタの耐圧を低下させずに単位面積あたりのオン抵抗を低減することができる。

【特許文献1】特開2006-49826公報**【発明の開示】****【発明が解決しようとする課題】****【0004】**

以上に述べた半導体装置の構造では、実際の駆動能力が想定した駆動能力に達しないという問題のあることが発明者により見出された。さらに、ゲート長によって、駆動能力は異なり、ゲート長が短くなると、駆動能力が低下する傾向を示すことが分かった。

【0005】

この現象は、ソースドレイン間に生じたチャネルのうち、図4(d)に示した経路A(トレンチ部8が形成されていない部分であるプレーナー部)に電流が多く流れ、ソースとドレインを結ぶ向きであるチャネルに平行なトレンチ部8の側面を流れる経路Bやトレンチ部8の底面を介して流れる経路Cにはあまり電流が流れないことが原因であると推察できる。そのため、ゲート長が短いほど、経路Aに電流が集中するようになり、このことが、ゲート長が短くなると駆動能力が低下する原因であると考えられる。

【0006】

そこで本発明の目的は、トレンチ構造を有する半導体装置の駆動能力を向上させることにある。

【課題を解決するための手段】**【0007】**

上記課題を解決するために、本発明は次の手段を用いた。

(1) 第1導電型半導体基板に形成された、ゲート幅方向に側面と底面を有するトレンチ部と、ゲート絶縁膜を介して前記トレンチ部の内部およびプレーナー部上面に形成されたゲート電極と、前記ゲート電極の一方の側に形成された第2導電型のソース領域と、前記ゲート電極の他方の側に形成された第2導電型のドレイン領域を備えた半導体装置におい

10

20

30

40

50

て、前記ソース領域と前記ドレイン領域のゲート電極近傍の一部の表面を他の表面よりも低い位置に配置すると共に前記ソースおよびドレイン領域の拡散深さも前記低い位置に配置された表面の下方部分においては前記他の表面の下方部分よりも深くなっていることを特徴とする半導体装置とした。

(2) 第1導電型半導体基板と、前記第1導電型半導体基板の表面近傍に離間して配置された第2導電型のソース領域およびドレイン領域と、前記ソース領域およびドレイン領域の間に配置された第1のチャネル領域となる平坦なプレーナー部と、前記プレーナー部に沿って配置された、その側面および底面が第2のチャネル領域となる、一定の深さを有するトレンチ部と、前記プレーナー部および前記トレンチ部の表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極とからなる半導体装置であって、前記ソース領域およびドレイン領域のうち前記トレンチ部を介して向き合う部分の表面は他の部分の表面よりも低い位置に配置するとともに、前記ソースおよびドレイン領域の拡散深さも前記トレンチ部を介して向き合う部分においては他の部分よりも深くなっていることを特徴とする半導体装置とした。

(3) 第1導電型の半導体基板を用意する工程と、ソース領域およびドレイン領域となる領域のうちのそれぞれ一部を前記半導体基板の表面から除去し、凹部を形成する工程と、チャネルとなる領域に側面と底面を有するトレンチを形成してプレーナー部とトレンチ部を配置する工程と、前記トレンチ部の側面と底面および前記プレーナー部の表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極を挟んで前記凹部の周囲に第2導電型のソース領域とドレイン領域を形成する工程とからなる半導体装置の製造方法とした。

【発明の効果】

【0008】

本発明によれば、上述の半導体装置のソース領域およびドレイン領域は、ゲート電極近傍の少なくとも一部において、LOCOS法によって形成させた厚膜酸化膜を除去することで表面の一部が他よりも低く形成することが可能となる。これによって、トレンチ部トランジスタのゲート電極に対して深い位置までソース領域およびドレイン領域が形成されることになるため、ゲート幅方向の凹部上部での電流集中を緩和させ、電流を凹部内部まで分散させ、深さ方向にも流すことが可能となることから、半導体装置の駆動能力を向上させることが可能となる。

【発明を実施するための最良の形態】

【0009】

以下、本発明の実施の形態を図面に基づいて説明する。

【0010】

図1は本発明に係る半導体装置の第1の実施例の製造方法を示す模式的断面図による工程順のフローである。

【0011】

図1(A)において、第1導電型半導体基板、例えばP型半導体基板1、例えばホウ素添加した抵抗率20cmから30cmの不純物濃度の半導体基板に、酸化膜2、例えば膜厚数百の熱酸化膜を形成した後、窒化膜3を例えば膜厚数千の厚さに堆積する。なお、本実施例では基板はP型としたが、基板の導電型は本発明の本質とは関係ない。これに、図1(B)に示すように、レジスト膜4でパターニングを行ってLOCOS法による酸化膜形成のための窒化膜3の除去を行う。ここでの窒化膜はその後の工程のLOCOS法による厚膜酸化膜形成に用いる。続いて、レジスト膜4を保持したままレジスト膜5を形成し、チャネルカット領域の低濃度拡散層を形成するための不純物添加を行う。例えば燐を好ましくは $1 \times 10^{11} \text{ atoms/cm}^2$ から $1 \times 10^{13} \text{ atoms/cm}^2$ のドーズ量でイオン注入する。ここでの不純物は砒素を用いることも可能である。

【0012】

その後、図1(C)に示すように、レジスト膜4およびレジスト膜5を除去した後、引き続き、LOCOS法によりLOCOS酸化膜を形成する。ここでは、1000～1200で数時

10

20

30

40

50

間熱酸化することにより、例えば酸化膜厚500nm～1μmの酸化膜に熱酸化成長させ、同時にチャネルカット領域の低濃度拡散層6を形成する。続いて、図1(D)に示すように、窒化膜3を除去したのち、LOCOS酸化膜を除去するためにレジスト膜7を用いてパターニングする。ここでレジスト膜7に替え、窒化膜あるいは多結晶シリコンをマスクとしてパターニングすることも可能である。次に、レジスト膜7および酸化膜2を除去すると、図1(E)に示す構造となる。これにより、あとからソースおよびドレインとなる領域の表面の一部を他よりも低くした凹部を有する構造が得られる。引き続き、図1(F)に示すように、第1導電型半導体基板にトレンチ構造8を例えば数百nmから数μmの深さに形成する。

【0013】

10

その後、図1(G)に示すように、ゲート絶縁膜9、例えば膜厚数百～数千の熱酸化膜を形成した後、ゲート絶縁膜9上に多結晶シリコンゲート膜を好ましくは膜を100nm～500nmの厚さに堆積し、プリデポジションあるいはイオン注入法により不純物を導入して抵抗率を下げてゲート電極10とする。ここで導電型は例えば第1導電型でも第2導電型でもよい。さらにレジスト膜11でゲート電極10のパターニングをおこなうことで、図1(H)に示すような構造が整う。こうして、MOSトランジスタのチャネルとなる領域が概ね決定される。図1(H)ではトレンチ部のチャネルとなる領域しか示していないが、プレーナー部のチャンネルとなる領域もゲート電極10のパターニングにより同時に形成される。

【0014】

20

引き続き、図1(I)に示すように、セルファアライン法でソース領域およびドレイン領域を形成するための不純物添加を行う。ソース領域およびドレイン領域の不純物添加は例えば砒素を好ましくは $1 \times 10^{15} \text{ atoms/cm}^2$ から $1 \times 10^{16} \text{ atoms/cm}^2$ のドーズ量でイオン注入する。さらに、ここでのソース領域およびドレイン領域への不純物の導入は、トレンチ構造8を有しない同一チップ内のMOSトランジスタと同一条件で同時におこなうことが可能である。この工程までで、トレンチ構造8を有するMOSトランジスタの形態が整う。その後、図1(J)に示すように、800～1000で数時間熱処理することで、ソース領域12およびドレイン領域13を形成する。本実施例においては、ゲート電極近傍のソース領域およびドレイン領域の表面の一部が他の部分よりも低くなっているので、ソース領域およびドレイン領域を形成する不純物も従前より深くまで分布することとなり、トレンチ部側面あるいはトレンチ部底部を流れる電流を増加させることが可能となる。

30

【0015】

上述までの方法で製造された、トレンチ構造を有するMOSトランジスタの構造について、より詳細に図2を用いて説明する。

【0016】

図2(A)は第1の実施例の平面図である。図2(B)は図2(A)のA-A断面図であり、図2(C)は図2(A)のB-B断面図である。

【0017】

本発明における半導体装置は、ゲート幅方向に複数配置されたトレンチ部8内部に形成されたゲート電極とトレンチ部ではないチャネル領域上であるプレーナー部に形成されたゲート電極をあわせもち、図2(A)のA-A断面図である図2(B)に示すのがトレンチ部トランジスタ18で、図2(A)のB-B断面図である図2(C)に示すのがプレーナー部トランジスタ19とする。図2(A)においてはゲート電極10の下層にはトレンチ部をなぞるようにゲート絶縁膜9が存在する。

40

【0018】

第1の実施例を示す図2(A)では、ゲート電極10近傍でのソース領域12およびドレイン領域13のすくなくとも一部の表面で他よりも低くするためLOCOS法による厚膜酸化膜の除去領域14はソース領域12およびドレイン領域13に連続して多く存在しており、トレンチ部トランジスタ18のゲート電極10のゲート長さ方向端を囲むように形成する。さらに、この実施例では、配線コンタクトのトレンチ部コンタクト15、およびブ

50

レーナー部コンタクト16はゲート電極10近傍の表面が他よりも低いソース領域12およびドレイン領域13に配置する。

【0019】

図3は本発明に係る半導体装置の第2の実施例を示す平面図である。図3では、ソース領域12およびドレイン領域13の少なくとも一部の表面が他よりも低くい厚膜酸化膜除去部14は、選択的にトレンチ部トランジスタ18のゲート電極10のゲート長さ方向の延長線上に形成する。これに付随して配線コンタクトもトレンチ部コンタクト15、またはプレーナー部コンタクト16の配置位置を変える。たとえば、プレーナー部コンタクト16は寄生抵抗などを小さくするためにゲート電極10からの距離はトレンチ部コンタクト15より縮小しておく。図3においてもゲート電極10の下層にはトレンチ部をなぞるようにゲート絶縁膜9が存在する。
10

【図面の簡単な説明】

【0020】

【図1】本発明に係る半導体装置の第1の実施例の製造方法を示す模式的断面図による工程順フローである。

【図2】本発明に係る第1の実施例のトレンチ構造を有するMOSトランジスタの詳細を示す平面図および断面図である。

【図3】本発明に係る第2の実施例のトレンチ構造を有するMOSトランジスタの詳細を示す平面図である。

【図4】従来技術によるトレンチ構造を有するMOSトランジスタの斜視図および断面図とチャネルを流れる電流の経路を示す模式図である。
20

【符号の説明】

【0021】


- 1 半導体基板
- 2 酸化膜
- 3 窒化膜
- 4、5、7、11 レジスト膜
- 6 チャネルカット領域低濃度拡散層
- 8 トレンチ部
- 9 ゲート絶縁膜
- 10 ゲート電極
- 12 ソース領域
- 13 ドレイン領域
- 14 LOCOS酸化膜の除去領域
- 15 トレンチ部コンタクト
- 16 プレーナー部コンタクト
- 17 ウェル
- 18 トレンチ部トランジスタ
- 19 プレーナー部トランジスタ

10


20

30


【図1】



【図2】



【図3】



【図4】

