

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5987035号
(P5987035)

(45) 発行日 平成28年9月6日(2016.9.6)

(24) 登録日 平成28年8月12日(2016.8.12)

(51) Int.Cl.

F 1

H01L 29/78 (2006.01)

H01L 29/78 652H

H01L 21/336 (2006.01)

H01L 29/78 653C

H01L 29/06 (2006.01)

H01L 29/78 652K

H01L 29/78 652D

H01L 29/78 652M

請求項の数 13 (全 23 頁) 最終頁に続く

(21) 出願番号

特願2014-204087 (P2014-204087)

(22) 出願日

平成26年10月2日 (2014.10.2)

(62) 分割の表示

特願2012-527049 (P2012-527049)
の分割

原出願日

平成22年8月27日 (2010.8.27)

(65) 公開番号

特開2015-39010 (P2015-39010A)

(43) 公開日

平成27年2月26日 (2015.2.26)

審査請求日

平成26年10月29日 (2014.10.29)

(31) 優先権主張番号

12/548,841

(32) 優先日

平成21年8月27日 (2009.8.27)

(33) 優先権主張国

米国(US)

(73) 特許権者

506173145

ビシェイーシリコニクス

アメリカ合衆国 95054 カリフォルニア州 サンタクララ、ローレルウッド ロード 2201

(74) 代理人

100105924

弁理士 森下 賢樹

(72) 発明者

ガオ、ヤン

アメリカ合衆国 95134 カリフォルニア州 サンノゼ、アパートメント 3316、リオロブレス イースト 85

(72) 発明者

テリル、カイル

アメリカ合衆国 95050 カリフォルニア州 サンタクララ、ロンドンベリードライブ 3385

最終頁に続く

(54) 【発明の名称】スーパージャンクショントレンチパワーMOSFETデバイス及びその製造方法

(57) 【特許請求の範囲】

【請求項 1】

第1型ドーパントのチャネルを有するスーパージャンクショントレンチパワー金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスであって、

前記第1型ドーパントを備える基板上に設けられる第1絶縁材料の第1のカラムであつて、前記基板上に設けられる第2型ドーパントを備えるカラムを前記第1型ドーパントを備える第1のカラムから分離する第1絶縁材料の第1のカラムと、

前記基板上に設けられる前記第1絶縁材料の第2のカラムであつて、前記第2型ドーパントを備える前記カラムを前記第1型ドーパントを備える第2のカラムから分離する第1絶縁材料の第2のカラムと、

前記第2型ドーパントを備える前記カラムの直上であつて前記第1絶縁材料の前記第1のカラムと前記第2のカラムの間に設けられる絶縁層と、

前記第1型ドーパントを備える前記第1のカラムの上側に設けられる前記第2型ドーパントを備えるボディ領域と、

前記ボディ領域の上側に設けられる前記第1型ドーパントを備えるソース領域と、

前記絶縁層に接して設けられ、前記第1絶縁材料の前記第1のカラムの上側に設けられる第2絶縁材料のカラムにより前記ボディ領域および前記ソース領域から分離されるゲート要素と、

前記第1型ドーパントを備える前記第1のカラムの上側に形成されるトレンチであつて、前記トレンチ内に形成されるソース金属に前記ボディ領域および前記ソース領域を露出

10

20

させ、前記ソース金属が前記ボディ領域および前記ソース領域に接触し、前記ボディ領域が前記トレンチの底部を越えて延びるトレンチと、

前記トレンチの底部に形成され、前記トレンチよりも幅が広く、前記トレンチ内の前記ソース金属を前記第1型ドーパントを備える前記第1のカラムから分離する前記第2型ドーパントを備えるコンタクト領域と、

を備えるスーパージャンクショントレンチパワーMOSFET。

【請求項2】

前記コンタクト領域の下側にて前記ゲート要素の底部と前記第1型ドーパントを備える前記第1のカラムの頂部とが重なり合う量が約0.1μmである請求項1に記載のスーパージャンクショントレンチパワーMOSFET。 10

【請求項3】

前記第1型ドーパントがn型ドーパントを備え、前記第2型ドーパントがp型ドーパントを備える請求項1に記載のスーパージャンクショントレンチパワーMOSFET。

【請求項4】

前記第1型ドーパントがp型ドーパントを備え、前記第2型ドーパントがn型ドーパントを備える請求項1に記載のスーパージャンクショントレンチパワーMOSFET。

【請求項5】

前記ソース金属は、前記第2型ドーパントを備える前記カラムに電気的に短絡される請求項1に記載のスーパージャンクショントレンチパワーMOSFET。 20

【請求項6】

前記ソース金属は、前記第2型ドーパントを備える前記カラムの長手方向軸と直交する方向で前記第2型ドーパントを備える前記カラムに電気的に短絡される請求項5に記載のスーパージャンクショントレンチパワーMOSFET。

【請求項7】

前記トレンチは、前記第1型ドーパントを備える前記第1のカラムの長手方向軸と位置合わせされる請求項1または6に記載のスーパージャンクショントレンチパワーMOSFET。

【請求項8】

第1型ドーパントのチャネルを有する半導体デバイスであって、

前記第1型ドーパントを備える基板と、 30

前記基板に結合されるとともに、前記基板上に設けられる前記第1型ドーパントを備える柱状の第1の領域と前記基板上に設けられる前記第1型ドーパントを備える柱状の第2の領域との間に配置される前記基板上に設けられる第2型ドーパントを備える柱状領域を備え、前記第2型ドーパントを備える前記柱状領域が、第1の絶縁層によって前記第1型ドーパントを備える前記柱状の第1の領域から分離されるとともに、第2の絶縁層によって前記第1型ドーパントを備える前記柱状の第2の領域から分離される、スーパージャンクション構造体と、

前記スーパージャンクション構造体に結合され、前記第2型ドーパントを備える前記柱状領域の上側に位置するゲート要素を備える電界効果トランジスタと、

前記ゲート要素の下側に位置し、前記ゲート要素を前記第2型ドーパントを備える前記柱状領域から分離する酸化物層であって、前記第1の絶縁層から前記第2の絶縁層まで延びる酸化物層と、 40

前記第1型ドーパントを備える前記柱状の第1の領域の上側に設けられる前記第2型ドーパントを備える第1ボディ領域と、前記第1型ドーパントを備える前記柱状の第1の領域の上側に設けられる前記第2型ドーパントを備える第2ボディ領域と、

前記第1ボディ領域の上側に設けられる第1型ドーパントを備える第1ソース領域と、前記第2ボディ領域の上側に設けられる第1型ドーパントを備える第2ソース領域と、

前記第1の絶縁層の上側であって、前記第1ボディ領域と前記ゲート要素の間および前記第1ソース領域と前記ゲート要素の間に設けられる第3の絶縁層と、

前記第2の絶縁層の上側であって、前記第2ボディ領域と前記ゲート要素の間および前

記第2ソース領域と前記ゲート要素の間に設けられる第4の絶縁層と、

前記第1型ドーパントを備える前記柱状の第1の領域の上側に形成されるトレンチであって、前記トレンチ内に形成されるソース金属に前記第1および第2ボディ領域と前記第1および第2ソース領域とを露出させ、前記トレンチが前記第1および前記第2ボディ領域にまで延び、前記第1ボディ領域の底部および前記第2ボディ領域の底部が前記トレンチの底部よりも低く、前記ソース金属が前記第1および第2ボディ領域と前記第1および第2ソース領域とに接触するトレンチと、

前記トレンチの底部に形成され、前記トレンチよりも幅が広く、前記トレンチ内の前記ソース金属を前記第1型ドーパントを備える前記柱状の第1の領域から分離する前記第2型ドーパントを備えるコンタクト領域と、

を備える半導体デバイス。

【請求項9】

前記ソース金属は、前記第2型ドーパントの前記柱状領域に電気的に短絡される請求項8に記載の半導体デバイス。

【請求項10】

前記トレンチは、前記第1型ドーパントの前記柱状の第1の領域の長手方向軸と位置合わせされる請求項8に記載の半導体デバイス。

【請求項11】

第1型ドーパントのチャネルを有するスーパージャンクショントレンチパワー金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスを製造する方法であって、

第2型ドーパントを備えるカラムを前記第1型ドーパントの基板上に形成し、前記第2型ドーパントを備える前記カラムの直上に絶縁層を形成するステップと、

前記第2型ドーパントを備える前記カラムの両側および前記絶縁層の両側に第1の酸化物の第1の層を堆積させて、前記基板上に前記第1の酸化物の第1のカラムと前記基板上に前記第1の酸化物の第2のカラムとを形成するステップと、

前記第1の酸化物の前記第1のカラムに隣接して前記基板上に前記第1型ドーパントを備える第1のカラムを形成するとともに、前記第1の酸化物の前記第2のカラムに隣接して前記基板上に前記第1型ドーパントを備える第2のカラムを形成し、前記第2型ドーパントを備える前記カラムが、前記第1の酸化物の前記第1および第2のカラムによって、前記第1型ドーパントを備える前記第1および第2のカラムから分離され、前記第1型ドーパントを備える前記第1および第2のカラムが前記第2型ドーパントを備える前記カラムおよび前記絶縁層よりも高く延びて前記絶縁層の上側に第1トレンチを形成するステップと、

前記第1トレンチの側面および底部に第2の酸化物の第2の層を形成するステップと、前記第1型ドーパントを備える前記第1のカラムの上側に前記第2型ドーパントを備えるボディ領域を形成するステップと、

前記ボディ領域の上側に前記第1型ドーパントを備えるソース領域を形成するステップと、

前記第1型ドーパントを備える前記第1のカラムの上側に前記ソース領域を貫通し前記ボディ領域に部分的に達する第2トレンチを形成し、前記ボディ領域が前記第2トレンチを越えて延びるステップと、

前記第2トレンチ内にソース金属を堆積させ、前記ソース金属が前記ボディ領域および前記ソース領域に接触するステップと、

前記第2トレンチよりも幅が広く、前記第2トレンチ内の前記ソース金属を前記第1型ドーパントを備える前記第1のカラムから分離する前記第2型ドーパントを備えるコンタクト領域を、前記第2トレンチの底部に形成するステップと、

を備える方法。

【請求項12】

前記絶縁層の上側で前記第1トレンチ内にゲート要素を形成するステップをさらに備える請求項11に記載の方法。

10

20

30

40

50

【請求項 1 3】

前記第2型ドーパントを備える前記カラムを前記ソース金属の層に対して電気的に短絡させる電気接続部を形成するステップを更に備える請求項1_1または1_2に記載の方法。

【発明の詳細な説明】**【技術分野】****【0 0 0 1】**

この文書に係る実施形態は、一般に、半導体デバイスに関する。

【0 0 0 2】**相互参照**

この出願は、本出願の譲受人に譲渡された「*Super Junction Transistor Power MOSFET Device Fabrication*」と題されるGao等による2009年8月27日に出願された同時係属の米国特許出願第12/549,190号に関連する。

10

【背景技術】**【0 0 0 3】**

電力を節約するためには、例えば直流(DC)-DCコンバータで使用されるトランジスタの電力損失を減らすことが重要である。金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスでは、特にパワーMOSFETとして知られるMOSFETのクラスにおいては、デバイスのオン抵抗($R_{ds(on)}$)を減らすことにより電力損失を低減できる。

20

【0 0 0 4】

絶縁破壊電圧は、逆電圧状態下での絶縁破壊に耐えることができるデバイスの能力の表示を与える。絶縁破壊電圧は $R_{ds(on)}$ に反比例するため、 $R_{ds(on)}$ が減少すると、絶縁破壊電圧が悪影響を受ける。この問題に対処するため、デバイスの活性領域の下側にp型領域とn型領域とを交互に含むスーパージャンクション(SJ)パワーMOSFETが導入された。SJパワーMOSFETにおける交互に位置するp型およびn型領域は、理想的には、これらの領域が逆電圧状態下で互いを空乏化するように電荷平衡($Q_p = Q_n$)にあり、それにより、デバイスが絶縁破壊によりいっそう耐えることができる。

【発明の概要】**【発明が解決しようとする課題】**

30

【0 0 0 5】

従来のSJパワーMOSFETは前述したような利点を与えるが、改良の余地がある。例えば、従来のSJトレンチパワーMOSFETデバイスでは、スーパージャンクションを形成するp型カラムおよびn型カラムが、それらが製造中に加熱されるときに互いの中へと拡散する場合がある。この拡散は絶縁破壊電圧を低下させる。また、p型カラムは、それらのカラム中のキャリアを急速に除去できないように浮いており、したがって、従来のSJトレンチパワーMOSFETデバイスは一般に高速回路での使用に適さないと考えられている。また、従来のSJトレンチパワーMOSFETデバイスでは、各トレンチゲートの配置により、能動デバイスの密度が制限される。例えば、従来のnチャネルデバイスでは、トレンチゲートが2つのp型カラム間に配置される(すなわち、ゲートがn型カラム上にわたって配置される)。

40

【課題を解決するための手段】**【0 0 0 6】**

本発明に係る一実施形態において、SJトレンチパワーMOSFETデバイスは、交互に位置するp型ドーパントおよびn型ドーパントのカラムを含むスーパージャンクションを含む。例えば、スーパージャンクションは、一方側が酸化物の第1のカラム(または層)によりn型ドーパントの第1のカラムから分離され且つ他方側が酸化物の第2のカラム(または層)によりn型ドーパントの第2のカラムから分離されp型ドーパントのカラムを含む。酸化物層は、デバイスが製造中に加熱されるときに隣接するn型およびp型カラムが互いの中へ拡散しないようにする。そのため、酸化物層は、絶縁破壊電圧が製造プロ

50

セスによって悪影響を受けることを防止できる。

【0007】

他の実施形態において、nチャネルデバイスでは、スーパージャンクションにおけるp型カラムがピックアップされてソースに短絡され、それにより、結果として得られるボディ領域がONからOFFへ切り換えられるとときにp型カラム中のキャリアを急速に掃引することができ、また、pチャネルデバイスでは、スーパージャンクションにおけるn型カラムがピックアップされてソースに短絡され、それにより、同様の利点が得られる。したがって、この特徴を有するSJトレンチパワーMOSFETデバイスは高速回路での使用にうまく適する。

【0008】

他の実施形態において、nチャネルデバイスでは、FETのためのゲート要素（例えば、トレンチゲート）がn型ドーパントのカラム上ではなくスーパージャンクションにおけるp型ドーパントのカラム上に配置される。トレンチゲートをp型カラムと位置合わせすることにより、n型カラムの幅を減少させることができる。pチャネルデバイスにおいて、FETのためのゲート要素は、p型ドーパントのカラム上ではなくスーパージャンクションにおけるn型ドーパントのカラム上に配置され、それにより、p型カラムの幅を減らすことができる。したがって、トレンチゲートを互いに近接させて配置でき、それにより、セル密度が増大され、また、これにより、SJトレンチパワーMOSFETデバイスのオン抵抗($R_{ds(on)}$)が更に減少するという効果も有する。

【0009】

更なる他の実施形態では、SJトレンチパワーMOSFETデバイスが前述した特徴のそれぞれを組み込む。

【0010】

本発明のこれらの及び他の目的並びに利点は、様々な図に示される以下の詳細な説明を読んだ後に当業者により認識され得る。

【0011】

この明細書中に組み入れられてこの明細書の一部を形成する添付図面は、本発明の実施形態を示しており、明細書本文と共に本発明の原理を説明するのに役立つ。同様の参照符号は、図面および明細書の全体にわたって同様の要素を示す。

【図面の簡単な説明】

【0012】

【図1】本発明の実施形態に係る半導体デバイスの要素を示す断面図である。

【図2】本発明の実施形態に係る半導体デバイスの要素を示す断面図である。

【図3】図3A, 3B, 3Cは、本発明の実施形態に係る半導体デバイスの製造で使用されるプロセスのフローチャートを示している。

【図4】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図5】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図6】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図7】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図8】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図9】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図10】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図11】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す

10

20

30

40

50

断面図である。

【図12】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図13】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図14】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図15】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図16】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 10

【図17】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図18】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図19】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図20】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図21】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 20

【図22】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図23】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図24】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図25】本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。

【図26】本発明の他の実施形態に係る半導体デバイスの要素を示す断面図である。 30

【発明を実施するための形態】

【0013】

本発明の以下の詳細な説明では、本発明の完全な理解のために多数の特定の詳細が記述されている。しかしながら、当業者であれば分かるように、本発明は、これらの特定の詳細を伴うことなく或いはその等価物を伴って実施されてもよい。他の事例では、本発明の態様を必要に曖昧にしないように、良く知られた方法、手続き、構成要素、回路が詳しく示されない。

【0014】

以下の詳細な説明のうちの幾つかの部分は、手続き、論理ブロック、手順、および、半導体デバイスを製造するための工程の他の記号表示の観点から与えられる。これらの記述および表示は、半導体デバイス製造の当業者の作業の内容を他の当業者に最も効果的に伝えるために半導体デバイス製造の当業者によって使用される手段である。本出願において、手続き、論理ブロック、プロセス等は、所望の結果につながる首尾一貫した一連のステップまたは命令であると考えられる。ステップは、物理量の物理的操作を必要とするステップである。しかしながら、これらの表現および同様の表現の全てが適切な物理量に関連付けられ且つこれらの量に適用される単なる便宜的な標示であることに留意すべきである。以下の説明から明らかのように別に具体的に述べられていないければ、本出願の全体にわたって、「形成する」、「実行する」、「生成する」、「堆積する」、「エッチングする」などの表現を利用する説明が、半導体デバイス製造の作業およびプロセス（例えば、図3A, 3B, 3Cのフローチャート300）を示すことは言うまでもない。 40

50

【0015】

図は一定の倍率で描かれておらず、また、構造の一部だけ及び該構造を形成する様々な層が図中に示されている場合がある。更に、製造プロセスおよびステップは、本明細書中に記載されるプロセスおよびステップと共に進行なれてもよい。すなわち、本明細書中に図示されて説明されるステップの前に、該ステップ間で、及び／又は、該ステップの後に、多くのプロセスステップが存在してもよい。重要なことには、本発明に係る実施形態は、これらの他の（おそらく従来の）プロセスおよびステップと併せて、これらを著しくかき乱すことなく実施できる。一般的に言えば、本発明に係る実施形態は、周辺のプロセスおよびステップに著しい影響を及ぼすことなく、従来のプロセスの一部に取って代わることができる。

10

【0016】

本明細書中で使用される文字「n」はn型ドーパントを示し、文字「p」はp型ドーパントを示す。プラス符号「+」またはマイナス符号「-」は、ドーパントの比較的高い濃度または比較的低い濃度をそれぞれ表わすために使用される。

【0017】

表現「チャネル」は、本明細書中では一般に認められた態様で使用される。すなわち、電流がチャネルのFET内でソース接続部からドレイン接続部へと流れる。チャネルをn型またはp型半導体材料のいずれかにより形成することができる。したがって、FETは、nチャネルデバイスまたはpチャネルデバイスのいずれかとして特定される。図1～図25をnチャネルデバイス、特にnチャネルスーパージャンクションMOSFETとの関連で説明するが、本発明に係る実施形態はそのように限定されない。つまり、本明細書中に記載される特徴は、以下で更に説明される図26に示されるpチャネルデバイスで利用することができる。図1～図25の説明は、n型ドーパントおよび材料を対応するp型ドーパントおよび材料と置き換えることによりpチャネルデバイスに容易に適用することができ、逆もまた同様である。

20

【0018】

図1は、本発明の一実施形態に係る半導体デバイス100（例えば、nチャネルSJトレンチパワーMOSFETデバイス）の要素を示す断面図である。デバイス100は、n+ドレイン層または基板104の底面にドレイン電極102を含む。基板104の上側には、p-ドリフト領域またはp型カラム106とn-ドリフト領域またはn型カラム108とが交互に配置される。交互に位置するp型（p-）カラム106およびn型（n-）カラム108は、スーパージャンクションとして知られるものを形成する。重大なことには、p型ドーパントのカラム106は、絶縁層またはカラム110（例えば、誘電体または酸化物の層／カラム）によって、n型ドーパントの隣接するカラム108から分離される。絶縁層110は、後述するように構造体が製造中に加熱されるときにn型およびp型カラム106, 108が互いの中へ拡散しないようにする。そのため、絶縁層110は、絶縁破壊電圧が製造プロセスによって悪影響を受けないようにすることができる。

30

【0019】

また、重要なことには、図1の例では、各p型カラム106がそれぞれのポリシリコン（ポリ）トレンチゲート111（ゲートポリ111）の下側に配置される。一般的に言えば、各トレンチゲート111は、対応するp型カラム106の上側で隣接する絶縁層110間に位置合わせされる。より具体的には、各トレンチゲート111は、対応するp型カラム106の長手方向軸（図1の方向で考えると、長手方向軸はp型カラム内の垂直線である）に沿って位置合わせされる。一実施形態において、トレンチゲート111の長手方向軸は、トレンチゲートがp型カラム上で中心付けられるようにp型カラム106の長手方向軸と一致する。図1の実施形態において、p型カラム106は、絶縁層110のために使用される材料とは異なる材料から形成されてもよいそれぞれの絶縁層109によってトレンチゲート111から分離される。

40

【0020】

トレンチゲート111をp型カラム106と位置合わせすることにより、n型カラム1

50

08の幅を減らすことができる。したがって、トレンチゲートを互いに近接させて配置でき、それにより、セル密度が増大され、また、これにより、デバイス100のオン抵抗(R_{dson})が更に減少するという効果も有する。一実施形態において、隣接するトレンチゲート間のピッチは、従来のデバイスにおける5ミクロンとは対照的に、約1.2ミクロンである。

【0021】

図1の構造と関連する他の利点は、トレンチゲート111と隣接するn型カラム108との間の重なり122の量が小さいことからゲート-ドレイン間電荷量($Q_{g d}$)が減少されるという点である。一実施形態では、重なり122の量が約0.1ミクロンである。

【0022】

図1の実施形態において、隣接するトレンチゲート111間にはn型カラム108の上側にトレンチ125が形成される。より具体的には、各トレンチ125は、対応するn型カラム108の長手方向軸に沿って位置合わせされる。一実施形態において、トレンチ125の長手方向軸は、トレンチがn型カラム上で中心付けられるようにn型カラム108の長手方向軸と一致する。トレンチ125はソース金属124で満たされる。

【0023】

p+領域(p型接点領域112)が各トレンチ125内のソース金属124を対応するn型カラム108から分離する。p-領域(p型ボディ領域114)が、トレンチとトレンチゲート111との間で且つソース金属124とn型カラム108との間で、各トレンチ125の両側に配置される。また、図1に示されるように、n+領域(n型ソース領域116)が各トレンチ125の両側に配置される。

【0024】

p型(p-)ボディ領域114およびn型(n+)ソース領域116は、他の絶縁層120(例えば、ゲード酸化物)によってそれぞれのトレンチゲート111から分離される。図示のように、絶縁層110, 120は、製造プロセスの異なるポイントで形成され、そのため、図1に示されるように位置合わせされない場合がある。また、絶縁層110, 120が異なる材料を使用して形成されてもよい。それにもかかわらず、絶縁層110, 120は、図1のy方向でほぼ連続する境界を与え、その意味で、絶縁材料の単一のカラムとして特徴付けることができる。

【0025】

各n型ソース領域116上および各トレンチゲート111上にわたって絶縁層118を形成することができる。ソース金属層124は、絶縁層118上にわたって形成されており、前述したようにトレンチ125内へと延びる。

【0026】

本発明の一実施形態によれば、p型カラム106がピックアップされてソース金属層124に対して電気的に短絡される。これを達成するための1つの方法が図2に示されている。図2は、図1の切断線A-Aに沿うデバイス100の断面図である。すなわち、図2で与えられる図は、図1に示される2つの次元(xおよびy)に対して直交する第3次元(z)にある。

【0027】

図2の実施形態では、トレンチ225が、対応するp型カラム106をソース金属層124に接続するように形成される。トレンチ225は金属で満たされており、トレンチ225内の金属は、図示のように、n型カラム108、ポリ領域211、および、絶縁層120によって、トレンチゲート111から分離される。p型カラム106をソース金属層124に短絡させることにより、結果として得られるボディダイオードがONからOFFへ切り換えられるときにp型カラム内のキャリアを急速に掃引することができる。したがって、デバイス100が高速回路での使用にうまく適する。図3A, 3B, 3Cは、図1および図2のデバイスなどの半導体デバイスの製造で使用されるプロセスの一実施形態のフローチャート300を示している。図3A～図3Cでは特定のステップが開示されるが、そのようなステップは典型的なものである。すなわち、本発明に係る実施形態は、様々

10

20

30

40

50

な他のステップまたは図3A～図3Cに列挙されるステップの変形例を実行するのにうまく適する。本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である図4～図25と併せて、図3A, 3B, 3Cについて説明する。

【0028】

図3Aのブロック302では、p-ドーパントのエピタキシャル層402(図4)がn+基板104上にわたって成長される。基板104がドレイン電極層102(図1)を含んでもよい。

【0029】

ブロック304では、第1の誘電体層502がエピタキシャル層402上にわたって堆積され、また、フォトレジスト(PR)層504が誘電体層上にわたって堆積される(図5)。誘電体層502は、例えば、減圧化学蒸着(SACVD)によって堆積される熱酸化物または酸化物であってもよい。

10

【0030】

ブロック306では、第1のマスク(図示せず)が形成され、フォトレジスト層504および誘電体層502の露出部分が図6に示されるようにエッチング除去される。誘電体層502の残存部分が図1の絶縁層109に対応する。

【0031】

ブロック308では、p型エピタキシャル層402の一部もエッチング除去され、それにより、図7に示されるようにp型カラム106が形成される。エピタキシャル層402のエッチングは、比較的僅かな程度まで基板104へと及んでもよい。ブロック308において適用されるエッチング材料は、ブロック306で使用されるエッチング材料と異なってもよい。ブロック310では、残存するフォトレジスト層504が除去される(図8)。

20

【0032】

図3Aのブロック312では、第2の誘電体層902(図9)が絶縁層109およびp型カラム106の露出面上にわたって成長され或いは堆積される。特に、誘電体層902は、p型カラム106の両側および絶縁層109上にわたって形成され、それにより、実質的に、p型カラムの両側に誘電体材料の層またはカラムが形成される。第2の誘電体層902に使用される材料は、絶縁層109に使用される材料の厚さと比べて、異なってもよい。また、第2の誘電体層902は、絶縁層109の厚さと比べて比較的薄くてもよい(300～500オングストローム程度)。

30

【0033】

図3Aのブロック314では、図10に示されるように、基板104に隣接する誘電体層902の部分(図9)が除去される。このプロセスはボトム酸化物ブレイクスルーと称されてもよい。p型カラム106の両側の誘電体層902の部分は除去されず、これらの部分が図1の絶縁層110に対応する。絶縁層109を覆っている誘電体層902もボトム酸化物ブレイクスループロセスの一環として部分的に或いは完全に除去されてもよい。言い換えると、ボトム酸化物ブレイクスルーの後、図10に示されるように基板104が露出され、一方、絶縁層109は、第1の誘電体層502の一部として堆積される材料のみから成ってもよく(図5)、あるいは、第1の誘電体層502および第2の誘電体層902に含まれる材料の組み合わせから成ってもよい。また、ブロック314では、ボトム酸化物ブレイクスルーの後、n-ドーパントのエピタキシャル層1002が、基板104上にわたって及びp型カラム106と絶縁層109, 110とを備える構造体の周囲で成長される。

40

【0034】

図3Aのブロック316では、フォトレジスト層が加えられ、その後、図11に示されるようにマスク1102を形成するためにフォトレジスト層が選択的に除去される。マスク1102は、図12に示されるように、n型エピタキシャル層1002に終端トレンチ1202を形成するために使用される。終端トレンチ1202は基板104中へと延びていてもよい。その後、図12も示されるようにマスクを除去することができる。

50

【0035】

図3Aのブロック318では、図13に示されるように、第3の誘電体層1302が終端トレンチ1202の内側およびn型エピタキシャル層1002上にわたって成長され或いは堆積される（例えば、SACVDを使用して）。第3の誘電体層1302のために使用される材料は、絶縁層109, 110のために使用される材料と異なってもよい。その後、緻密化プロセスを使用して第3の誘電体層1302を硬化させ或いはアニールすることができる。重要なことには、絶縁層110は、緻密化プロセス中および構造体が加熱されてもよい製造プロセスの任意の他の時間にp型カラム106およびn型エピタキシャル層1002が互いの中へ拡散するのを防止し或いは制限する。

【0036】

10

図3Aのブロック320では、図14に示されるように終端トレンチ1202内の誘電体の高さがn型エピタキシャル層1002の上面とほぼ同じ高さとなるように誘電体層1302がエッチバッグされる。

【0037】

図3Bのブロック322では、フォトレジスト層が加えられ、その後、図15に示されるようにマスク1502を形成するためにフォトレジスト層が選択的に除去される。マスクの開口1504はp型カラム106の位置と一致する。開口1504の幅（図15のx方向で測定される）は、開口とp型カラムとの位置合わせに伴う問題を回避するために、p型カラム106の幅より小さくてもよい。言い換えると、図示のように、マスク1502は、p型カラム106の上側にトレンチを形成するために使用され、また、理想的には、それらのトレンチはp型カラムの外縁を越えて延びない。

20

【0038】

図3Bのブロック324では、図15および図16に関連して、開口1504の下側に位置するn型エピタキシャル層1002の部分がエッティング除去され、それにより、絶縁層109へと延びるトレンチ1602が形成される。エッティング除去されないエピタキシャル層1002の部分は、図1のn型カラム108に対応する。その後、マスク1502を除去することができる。

【0039】

30

図3Bのブロック326では、トレンチ1602の側面および底面を含めて絶縁層109およびn型カラム108の露出面上にわたってゲート酸化物層1702（図17）が成長される。ゲート酸化物層1702のために使用される材料は、第1の誘電体層502（図5）および第2の誘電体層902（図9）中に含まれる材料と異なっていてもよい。図1の絶縁層109は、ゲート酸化物層1702と、第1の誘電体層502および第2の誘電体層902からの材料とを含んでもよい - すなわち、図では単一の均一な層として描かれているが、実際の実務では、絶縁層109が異なる絶縁材料を含んでもよい。また、トレンチ1602の幅に応じて、それらのトレンチの内側を覆うゲート酸化物層1702の部分が絶縁層110と一致してもよく、それにより、図17の垂直方向（y方向）で絶縁材料のほぼ連続したカラムが形成される。

【0040】

40

図3Bのブロック328では、図18に示されるように、ゲート酸化物層1702上にわたって及びトレンチ1602内にポリシリコン（ポリ）層1802が堆積される。

【0041】

図3Bのブロック330では、化学機械平坦化または研磨（CMP）プロセスを使用して、ゲート酸化物層1702に至るまでポリ層1802の一部を除去することができる（図18）。その後、エッチバックプロセスを使用して、より多くのポリ層1802を除去することができ、それにより、図19に示されるように陥凹要素が形成される。これらの陥凹要素は図1のトレンチゲート111に対応する。

【0042】

50

図3Bのブロック332では、図20に関連して、プランケットp - ドーパントがデバイス100内 - すなわち、n型カラム108内に注入され - それにより、図1のp型（p

-) ボディ領域 114 が形成される。p 型ボディ領域 114 はトレンチゲート 111 よりも(図 20 の y 方向の)深さが浅い。

【0043】

図 3B のブロック 334 では、図 21 に示されるように、終端トレンチ 1202 上および隣接領域上にわたってソースマスク 2102 が形成され、その後、n+ドーパントが p 型ボディ領域 114 内に注入され、それにより、図 1 の n 型(n+)ソース領域 116 が形成される。このようにして、トレンチゲートが n 型カラム 108 上ではなく p 型カラム 106 上に形成される。p 型カラム 106 上にトレンチゲートを形成することにより、ゲートを互いに近接して配置することができ、それにより、セル密度が増大され、また、これにより、Rdson が減少するという効果も有する。n 型ソース注入後、マスク 2102 を除去することができる。10

【0044】

図 3B のブロック 336 では、低温酸化物(LTO)の層の後に引き続いてボロホスホシリケートガラス(BPSG)の層が堆積される - 図 22 ではこれらの層が層 2202 として特定される(明確にするため、ゲート酸化物領域 1702 の全てが図 22 および図 23 で確認されるとは限らない)。

【0045】

図 3B のブロック 338 では、フォトレジストの層が層 2202 上にわたって加えられ、その後、図 23 に示されるように、n 型カラム 108 と一致する開口 2304 を伴うマスク 2302 を形成するためにフォトレジストの層が選択的に除去される。その後、開口 2304 の真下の材料 - それらの開口の真下にある層 2202、ゲート酸化物 1702、n+ソース領域 116、および、p 型ボディ領域 114 の部分 - をエッティング除去して、図 1 の絶縁層 118 を形成できるとともに、n+ソース領域 116、p 型ボディ領域 114、および、ゲートピックアップ領域を露出させるトレンチ 125 を形成することができる。図 1 の絶縁層 118 は、層 2202 の残存部分、および、ゲート酸化物層 1702 の残存水平(x 方向)部分の両方を含む。また、ゲート酸化物層 1702 の y 方向(垂直)部分は図 1 の絶縁層 120 と一致する。その後、各トレンチ 125 の底部に p+ドーパントが注入され、それにより、図 1 の p 型(p+)接点領域 112 が形成される。20

【0046】

同様の態様で、図 3C のブロック 340 では、図 24 に示されるように、p 型カラム 106 と一致する開口 2404 を伴うマスク 2402 を図 23 の z 方向に形成することができます。その後、開口 2404 の真下の材料 - それらの開口の真下にある層 2202、トレンチゲート 111、および、絶縁層 109 の部分 - をエッティング除去して、絶縁ポリ領域 211 と、p 型カラム 106 およびポリ領域 211 を露出させるトレンチ 225 とを形成することができます。p 型カラム接点トレンチ 225 は、酸化層(ゲート酸化物) 120、n 型カラム 108、および、他の酸化層 120 によってゲートポリ 111 から分離され、また、トレンチ 225 は酸化層 120 によっても分離される。30

【0047】

図 3C のブロック 342 では、図 23, 24, 25 にも関連して、マスク 2302, 2402 が除去されるとともに、金属がトレンチ 2304, 2404 内および絶縁層 118 上にわたって堆積される。フォトレジストの層が金属上にわたって加えられ、その後、開口を有するマスク(図示せず)を形成するためにフォトレジストの層が選択的に除去され、また、開口の下側の金属がエッティング除去されることにより、図 1 および図 2 のソース金属層 124 が形成されるとともに、ゲートバス(図示せず)が形成される。したがって、図 1 および図 2 に示されるように、p 型カラム 106 および n 型カラム 108 の両方がソース金属層 124 に電気的に接続される。その結果、それに伴って得られるボディダイオードが ON から OFF へ切り換えられるときに p 型カラム 106 内のキャリアを急速に掃引することができる。40

【0048】

図 3C のブロック 344 では、保護層が随意的に堆積される。その後、保護層をエッチ50

ングしてゲートパッドおよびソースパッドを形成するために、マスクを加えることができる。

【0049】

前述したように、本明細書中に記載される特徴は、pチャネルSJトレンチパワーMOSFETデバイスにも適用できる。図26は、本発明の一実施形態に係るpチャネルSJトレンチパワーMOSFETデバイス2600の要素を示す断面図である。デバイス2600は、p+ドレイン層または基板2604の底面にドレイン電極(図示せず)を含む。スーパージャンクションを形成するために、基板2604の上側には、p-ドリフト領域またはp型カラム2606とn-ドリフト領域またはn型カラム2608とが交互に配置される。p型ドーパントのカラム2606は、絶縁層またはカラム110によって、n型ドーパントの隣接するカラム2608から分離され、それにより、構造体が製造中に加熱されるときにn型およびp型カラムが互いの中へ拡散しないように保たれる。
10

【0050】

図26の実施形態では、各n型カラム2608がそれぞれのポリシリコントレンチゲート111の下側に配置される。n型カラム2608は、それぞれの絶縁層109によってトレンチゲート111から分離される。トレンチゲート111をn型カラム2608と位置合わせすることにより、p型カラム2606の幅を減らすことができ、それにより、トレンチゲートを互いに近接して配置できる。

【0051】

隣接するトレンチゲート111間にはp型カラム2606の上側にトレンチ125が形成される。トレンチ125はソース金属124で満たされる。n+領域(n接点領域2612)が各トレンチ125内のソース金属124を対応するp型カラム2606から分離する。n-領域(n-ボディ領域2614)が各トレンチ125の両側で且つトレンチとトレンチゲート111との間およびソース金属124とp型カラム2606との間に配置される。また、p+領域(p-ソース領域2616)が各トレンチ125の両側に配置される。n型ボディ領域2614およびp型ソース領域2616は、他の絶縁層120(例えば、ゲート酸化物)によってそれぞれのトレンチゲート111から分離される。各p型ソース領域2616上および各トレンチゲート111上にわたって絶縁層118を形成することができる。ソース金属層124は、絶縁層118上にわたって形成されており、前述したようにトレンチ125内へと延びている。
30

【0052】

本発明の一実施形態によれば、n型カラム2608は、図2に示される態様と同様の態様でピックアップされてソース金属層124に電気的に短絡される。

【0053】

要約すると、SJトレンチパワーMOSFETデバイスの実施形態、および、そのようなデバイスを製造するための方法の実施形態が記載されている。本明細書中に記載される特徴は、スプリットゲート、デュアルトレンチ、および、他の従来の高電圧スーパージャンクションデバイスに代わる手段として、低電圧デバイスおよび1000ボルトパワーMOSFETなどの高電圧デバイスで使用できる。

【0054】

概して、この文書は以下を開示してきた。スーパージャンクショントレンチパワーMOSFET(金属酸化膜半導体電界効果トランジスタ)デバイスでは、スーパージャンクションにおけるp型ドーパントのカラムが、酸化物の第1のカラムによってn型ドーパントの第1のカラムから分離されるとともに、酸化物の第2のカラムによってn型ドーパントの第2のカラムから分離される。nチャネルデバイスでは、FETのためのゲート要素がp型ドーパントのカラム上にわたって配置されるのが有益であり、また、pチャネルデバイスでは、FETのためのゲート要素がn型ドーパントのカラム上にわたって配置されるのが有益である。

【0055】

概して、この文書は以下を開示してきた。スーパージャンクショントレンチパワーMOSFET
40

10

20

30

40

50

S F E T (金属酸化膜半導体電界効果トランジスタ) デバイスでは、スーパージャンクションにおける p 型ドーパントのカラムが、酸化物の第 1 のカラムによって n 型ドーパントの第 1 のカラムから分離されるとともに、酸化物の第 2 のカラムによって n 型ドーパントの第 2 のカラムから分離される。n チャネルデバイスでは、F E T のためのゲート要素が p 型ドーパントのカラム上にわたって配置されるのが有益であり、また、p チャネルデバイスでは、F E T のためのゲート要素が n 型ドーパントのカラム上にわたって配置されるのが有益である。

【 0 0 5 6 】

本発明の特定の実施形態の前述した記述は、例示目的で且つ説明のために与えられた。これらの記述は、包括的なものではなく、あるいは、開示された正にその形態に本発明を限定しようとするものではなく、また、前述した教示内容を踏まえて多くの改良および変形が可能である。実施形態は、本発明の原理およびその実用的用途を最も良く説明するために選択されて記載されており、それにより、他の当業者は、考えられる特定の用途に適するように本発明および様々な改良を伴う様々な実施形態を最も良く利用できる。本発明の範囲は、添付の請求項およびそれらの等価物によって規定されるものである。言うまでもなく、本明細書で与えられる任意の全ての要素およびステップが含まれるのが好ましい。これらの要素およびステップのうちのいずれかが当業者に明らかのように省かれ或いは置き換えられてもよい。

【 0 0 5 7 】

要約すると、この文書は、少なくとも以下の広範な概念を開示してきた。

【 0 0 5 8 】

概念 1 . 第 1 型ドーパントのチャネルを有するスーパージャンクショントレンチパワー金属酸化膜半導体電界効果トランジスタ (M O S F E T) デバイスであって、

第 2 型ドーパントのカラムを前記第 1 型ドーパントの第 1 のカラムから分離する絶縁材料を備える第 1 のカラムと、

前記第 2 型ドーパントの前記カラムを前記第 1 型ドーパントの第 2 のカラムから分離する絶縁材料を備える第 2 のカラムと、

絶縁材料の前記第 1 のカラムと絶縁材料の前記第 2 のカラムとの間に位置合わせされる電界効果トランジスタのためのゲート要素と、

を備えるスーパージャンクショントレンチパワー M O S F E T 。

【 0 0 5 9 】

概念 2 . 前記ゲート要素を前記第 2 型ドーパントの前記カラムから分離する絶縁層を更に備える概念 1 のスーパージャンクショントレンチパワー M O S F E T 。

【 0 0 6 0 】

概念 3 . 前記第 1 型ドーパントが n 型ドーパントを備える場合には前記第 2 型ドーパントが p 型ドーパントを備え、前記第 1 型ドーパントが p 型ドーパントを備える場合には前記第 2 型ドーパントが n 型ドーパントを備える概念 1 のスーパージャンクショントレンチパワー M O S F E T 。

【 0 0 6 1 】

概念 4 . 前記第 2 型ドーパントの前記カラムに電気的に短絡されるソース金属の層を更に備える概念 1 のスーパージャンクショントレンチパワー M O S F E T 。

【 0 0 6 2 】

概念 5 . 前記ゲート要素と隣接するゲート要素との間に形成されたトレンチを更に備え、前記ソース金属が前記トレンチを満たす概念 4 のスーパージャンクショントレンチパワー M O S F E T 。

【 0 0 6 3 】

概念 6 . 前記ゲート要素と前記トレンチとの間に配置された前記第 2 型ドーパントのボディ領域および前記第 1 型ドーパントのソース領域を更に備える概念 5 のスーパージャンクショントレンチパワー M O S F E T 。

【 0 0 6 4 】

10

20

30

40

50

概念 7 . 前記トレンチは、前記第 1 型ドーパントの前記第 1 のカラムの長手方向軸と位置合わせされる概念 5 のスーパージャンクショントレンチパワーMOSFET。

【 0 0 6 5 】

概念 8 . 前記トレンチは、前記第 2 型ドーパントの領域によって前記第 1 型ドーパントの前記第 1 のカラムから分離される概念 7 のスーパージャンクショントレンチパワーMOSFET。

【 0 0 6 6 】

概念 9 . 第 1 型ドーパントのチャネルを有する半導体デバイスであって、

前記第 1 型ドーパントの基板と、

前記基板に結合されるとともに、前記第 1 型ドーパントの柱状の第 1 の領域と前記第 1 型ドーパントの柱状の第 2 の領域との間に配置される第 2 型ドーパントの柱状領域を備え、前記第 2 型ドーパントの前記領域が、第 1 の絶縁層によって前記第 1 型ドーパントの前記第 1 の領域から分離されるとともに、第 2 の絶縁層によって前記第 1 型ドーパントの前記第 2 の領域から分離される、スーパージャンクション構造体と、

前記スーパージャンクション構造体に結合されるとともに、ゲート要素を備え、前記ゲート要素が前記第 2 型ドーパントの前記領域の長手方向軸と位置合わせされる電界効果トランジスタと、

を備える半導体デバイス。

【 0 0 6 7 】

概念 10 . 前記ゲート要素を前記第 2 型ドーパントの前記領域から分離する酸化物層を更に備える概念 9 の半導体デバイス。

【 0 0 6 8 】

概念 11 . 前記第 2 型ドーパントの前記領域に電気的に短絡されるソース金属の層を更に備える概念 9 の半導体デバイス。

【 0 0 6 9 】

概念 12 . 前記ゲート要素と隣接するゲート要素との間に形成されるトレンチを更に備え、前記ソース金属が前記トレンチを満たす概念 11 の半導体デバイス。

【 0 0 7 0 】

概念 13 . 前記ゲート要素と前記トレンチとの間に配置される前記第 2 型ドーパントのボディ領域および前記第 1 型ドーパントのソース領域を更に備える概念 12 の半導体デバイス。

【 0 0 7 1 】

概念 14 . 前記トレンチは、前記第 1 型ドーパントの前記第 1 の領域の長手方向軸と位置合わせされる概念 12 の半導体デバイス。

【 0 0 7 2 】

概念 15 . 第 1 型ドーパントのチャネルを有する半導体デバイスであって、

前記第 1 型ドーパントの基板と、

前記基板に結合されるとともに、前記第 1 型ドーパントの第 1 の領域と前記第 1 型ドーパントの第 2 の領域との間に配置された第 2 型ドーパントの領域を備え、前記第 2 型ドーパントの前記領域および前記第 1 型ドーパントの前記第 1 および第 2 の領域がそれぞれ第 2 の寸法よりも大きい第 1 の寸法を有し、前記第 1 の寸法が第 1 の方向で測定され、前記第 2 の寸法が前記第 1 の方向と直交する第 2 の方向で測定される、スーパージャンクション構造体と、

ゲート要素を備え、前記第 2 型ドーパントの前記領域が前記第 1 の方向で前記ゲート要素と前記基板との間に位置する、電界効果トランジスタと、

前記第 1 の方向および前記第 2 の方向の両方と直交する第 3 の方向で前記第 2 型ドーパントの前記領域に電気的に短絡されるソース金属の層と、

を備える半導体デバイス。

【 0 0 7 3 】

概念 16 . 前記第 2 型ドーパントの前記領域は、第 1 の絶縁層によって前記第 1 型ドー

10

20

30

40

50

パントの前記第1の領域から分離されるとともに、第2の絶縁層によって前記第1型ドーパントの前記第2の領域から分離される概念15の半導体デバイス。

【0074】

概念17. 前記ゲート要素を前記第2型ドーパントの前記領域から分離する酸化物層を更に備える概念15の半導体デバイス。

【0075】

概念18. 前記ゲート要素と隣接するゲート要素との間に形成されたトレンチを更に備え、前記ソース金属が前記トレンチを満たす概念15の半導体デバイス。


【0076】

概念19. 前記ゲート要素と前記トレンチとの間に配置された前記第2型ドーパントのボディ領域および前記第1型ドーパントのソース領域を更に備える概念18の半導体デバイス。10


【0077】

概念20. 前記第1型ドーパントの前記第1の領域が前記第1の方向で前記トレンチと前記基板との間に位置する概念18の半導体デバイス。

【図1】




【図2】




【図3A】

300




【図3B】

300




【図3C】


300




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】



【図26】



フロントページの続き

(51)Int.Cl.	F I
H 01 L	29/78 6 5 8 G
H 01 L	29/78 6 5 8 A
H 01 L	29/78 6 5 8 F
H 01 L	29/78 6 5 8 E
H 01 L	29/78 6 5 2 N
H 01 L	29/06 3 0 1 V
H 01 L	29/06 3 0 1 D

(72)発明者 パタナヤク、ディバ

アメリカ合衆国 95070 カリフォルニア州 サラトガ、ブルックヘブン ドライブ 191
23

(72)発明者 チェン、クオ - イン

アメリカ合衆国 94024 カリフォルニア州 ロス アルトス、ニューキャッスル ドライブ
1673

(72)発明者 チャウ、テ - ツ

アメリカ合衆国 カリフォルニア州 95132、サン ノゼ、エル グランド ドライブ 36
05

(72)発明者 シ、シャロン

アメリカ合衆国 95123 カリフォルニア州 サン ノゼ、ノヨ ドライブ 167

(72)発明者 チェン、クフェイ

アメリカ合衆国 95129 カリフォルニア州、サン ノゼ、ドイル ロード 798

審査官 小川 将之

(56)参考文献 特表2008-511982(JP,A)

特開2008-171887(JP,A)

特開2007-158275(JP,A)

特開2007-189192(JP,A)

特開2002-190593(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 01 L 29 / 78

H 01 L 21 / 336

H 01 L 29 / 06