



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2019-0116827
(43) 공개일자 2019년10월15일

(51) 국제특허분류(Int. Cl.)
H01L 33/38 (2010.01) H01L 33/14 (2010.01)
H01L 33/22 (2010.01)
(52) CPC특허분류
H01L 33/38 (2013.01)
H01L 33/14 (2013.01)
(21) 출원번호 10-2018-0039891
(22) 출원일자 2018년04월05일
심사청구일자 없음

(71) 출원인
엘지이노텍 주식회사
서울특별시 중구 후암로 98 (남대문로5가)
(72) 발명자
김민성
서울특별시 중구 후암로 98 (남대문로5가)
성연준
서울특별시 중구 후암로 98 (남대문로5가)
(74) 대리인
특허법인다나


전체 청구항 수 : 총 12 항

(54) 발명의 명칭 반도체 소자

(57) 요약

실시 예는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2도전형 반도체층과 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 리세스를 포함하는 반도체구조물; 상기 복수 개의 리세스의 내부에 배치되어 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 상기 복수 개의 제1전극과 전기적으로 연결되는 제1도전층; 상기 제2전극과 전기적으로 연결되는 제2도전층; 및 상기 제2도전층과 전기적으로 연결되는 전극패드를 포함하고, 상기 전극패드는 서로 이격 배치된 제1전극패드 및 제2전극패드를 포함하고, 상기 전극패드와 상기 제2도전층의 면적비는 1:20 내지 1:27인 반도체 소자를 개시한다.

대표도 - 도5



(52) CPC특허분류
H01L 33/22 (2013.01)

명세서

청구범위

청구항 1

제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2도전형 반도체층과 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 리세스를 포함하는 반도체구조물;

상기 복수 개의 리세스의 내부에 배치되어 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극;

상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극;

상기 복수 개의 제1전극과 전기적으로 연결되는 제1도전층;

상기 제2전극과 전기적으로 연결되는 제2도전층; 및

상기 제2도전층과 전기적으로 연결되는 전극패드를 포함하고,

상기 전극패드는 서로 이격 배치된 제1전극패드 및 제2전극패드를 포함하고,

상기 전극패드와 상기 제2도전층의 면적비는 1:20 내지 1:27인 반도체 소자.

청구항 2

제1항에 있어서,

상기 전극패드와 상기 복수 개의 제1전극의 면적비는 1:1.2 내지 1:2.1인 반도체 소자.

청구항 3

제1항에 있어서,

상기 복수 개의 제1전극과 상기 반도체구조물의 면적비는 1:9 내지 1:12인 반도체 소자.

청구항 4

제1항에 있어서,

상기 제2전극과 상기 반도체구조물의 면적비는 1:1.1 내지 1:2인 반도체 소자.

청구항 5

제1항에 있어서,

상기 제2도전층의 하부에 배치되는 전도성 기관, 및 상기 제2도전층과 상기 전도성 기관 사이에 배치되는 접합층을 포함하는 반도체 소자.

청구항 6

제5항에 있어서,

상기 전도성 기판과 상기 반도체구조물의 면적비는 1:0.3 내지 1:0.6인 반도체 소자.

청구항 7

제5항에 있어서,

상기 전도성 기판과 상기 전극패드의 면적비는 1:0.015 내지 1:0.04인 반도체 소자.

청구항 8

제1항에 있어서,

상기 리세스의 내부에 배치되어 상기 제1도전층을 상기 활성층 및 제2도전형 반도체층과 절연시키는 제1절연층, 및

상기 제1도전층과 제2도전층 사이에 배치되는 제2절연층을 포함하는 반도체 소자.

청구항 9

제1항에 있어서,

상기 리세스의 직경은 25 μm 내지 55 μm 이고,

상기 복수 개의 리세스의 개수는 79개 초과 137개 미만인 반도체 소자.

청구항 10

제1항에 있어서,

상기 복수 개의 리세스의 개수는 100 μm^2 당 평균 8개 내지 13개인 반도체 소자.

청구항 11

제1항에 있어서,

상기 활성층은 자외선 파장대의 광을 생성하는 반도체 소자.

청구항 12

제8항에 있어서,

상기 제2도전층의 끝단은 반도체 소자의 측면에서 이격 배치되고 상기 제2절연층에 의해 커버되는 반도체 소자.

발명의 설명

기술 분야

[0001] 실시 예는 반도체 소자에 관한 것이다.

배경 기술

[0002] GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.

- [0003] 특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
- [0004] 뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
- [0005] 따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
- [0006] 특히, 자외선 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다. 또한, 차량의 배기 가스는 230nm 파장대의 광을 흡수하므로 자외선 발광소자는 가스 센서에도 이용될 수 있다.
- [0007] 그러나, 자외선 파장대의 광을 생성하기 위해서는 알루미늄 조성비가 높아지므로 전류 분산 효율이 저하되는 문제가 있다. 따라서, 고전류 인가시 발광 효율이 저하되는 문제가 있다.

발명의 내용

해결하려는 과제

- [0008] 실시 예는 전류 분산 효율이 우수한 반도체 소자를 제공할 수 있다.
- [0009] 또한, 광 출력이 우수한 반도체 소자를 제공할 수 있다.
- [0010] 실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.

과제의 해결 수단

- [0011] 본 발명의 일 특징에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2도전형 반도체층과 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 리세스를 포함하는 반도체구조물; 상기 복수 개의 리세스의 내부에 배치되어 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 상기 복수 개의 제1전극과 전기적으로 연결되는 제1도전층; 상기 제2전극과 전기적으로 연결되는 제2도전층; 및 상기 제2도전층과 전기적으로 연결되는 전극패드를 포함하고, 상기 전극패드는 서로 이격 배치된 제1전극패드 및 제2전극패드를 포함하고, 상기 전극패드와 상기 제2도전층의 면적비는 1:20 내지 1:27를 만족한다.
- [0012] 상기 전극패드와 상기 복수 개의 제1전극의 면적비는 1:1.2 내지 1:2.1일 수 있다.
- [0013] 상기 복수 개의 제1전극과 상기 반도체구조물의 면적비는 1:9 내지 1:12일 수 있다.
- [0014] 상기 제2전극과 상기 반도체구조물의 면적비는 1:4 내지 1:6일 수 있다.
- [0015] 상기 제2도전층의 하부에 배치되는 전도성 기판, 및 상기 제2도전층과 상기 전도성 기판 사이에 배치되는 접합층을 포함할 수 있다.
- [0016] 상기 전도성 기판과 상기 반도체구조물의 면적비는 1:0.3 내지 1:0.6일 수 있다.
- [0017] 상기 전도성 기판과 상기 전극패드의 면적비는 1:0.015 내지 1:0.04일 수 있다.
- [0018] 상기 리세스의 내부에 배치되어 상기 제1도전층을 상기 활성층 및 제2도전형 반도체층과 절연시키는 제1절연층,

및 상기 제1도전층과 제2도전층 사이에 배치되는 제2절연층을 포함할 수 있다.

[0019] 상기 리세스의 직경은 $25\mu\text{m}$ 내지 $55\mu\text{m}$ 이고, 상기 복수 개의 리세스의 개수는 79개 초과 137개 미만일 수 있다.

[0020] 상기 복수 개의 리세스의 개수는 $100\mu\text{m}^2$ 당 평균 8개 내지 13개일 수 있다.

발명의 효과

[0021] 실시 예에 따르면, 전극의 면적과 전극패드의 면적 및 에피의 면적이 조절되어 전류 분산 효율이 우수해질 수 있다. 따라서, 광 출력이 개선될 수 있다.

[0022] 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도면의 간단한 설명

[0023] 도 1은 본 발명의 제1실시 예에 따른 반도체 소자의 개념도이고,

도 2는 도 1의 A 부분 확대도이고,

도 3 및 도 4는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이고,

도 5는 본 발명의 제1실시 예에 따른 반도체 소자의 평면도이고,

도 6a는 도 5의 반도체구조물을 보여주는 평면도이고,

도 6b는 도 5의 제2전극을 보여주는 평면도이고,

도 6c는 도 5의 제2도전층을 보여주는 평면도이고,

도 7은 본 발명의 제2실시 예에 따른 반도체 소자의 평면도이고,

도 8은 본 발명의 제3실시 예에 따른 반도체 소자의 평면도이고,

도 9는 본 발명의 제4실시 예에 따른 반도체 소자의 평면도이고,

도 10은 제1 내지 제4 실시예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,

도 11은 제1 내지 제4 실시예에 따른 반도체 소자의 동작 전압을 측정한 그래프이고,

도 12는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.

발명을 실시하기 위한 구체적인 내용

[0024] 본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.

[0025] 특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.

[0026] 예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.

[0027] 실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

[0028] 이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

[0029] 본 발명의 실시 예에 따른 반도체구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체구조물은

근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체구조물(120)의 Al의 조성비에 의해 결정될 수 있다.

- [0030] 예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위의 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 피크 파장을 가질 수 있다.
- [0031] 반도체 구조물(120)이 자외선 파장대의 광을 발광할 때, 반도체 구조물(120)의 각 층은 알루미늄을 포함하는 $In_{x1}Al_{y1}Ga_{1-x1-y1}N$ ($0 \leq x1 \leq 1$, $0 < y1 \leq 1$, $0 \leq x1+y1 \leq 1$) 조성을 가질 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40% 인 경우 Ga의 조성은 60%일 수 있고, 이러한 조성비는 $Al_{40}Ga_{60}N$ 으로 표현할 수 있다.
- [0032] 또한 실시 예의 설명에 있어서 조성이 낮거나 높다는 의미는 각 반도체층의 조성 %의 차이(% 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성비가 30%이고 제2 반도체층의 알루미늄 조성비가 60%인 경우, 제2 반도체층의 알루미늄 조성비는 제1 반도체층의 알루미늄 조성비보다 30%가 더 높다고 표현할 수 있다.
- [0033] 도 1은 본 발명의 제1 실시 예에 따른 반도체 소자의 개념도이고, 도 2는 도 1의 A부분 확대도이다.
- [0034] 반도체구조물(120)은 제2도전형 반도체층(126) 및 활성층(124)을 관통하여 제1도전형 반도체층(122)의 일부 영역까지 형성되는 복수 개의 리세스(128)를 포함할 수 있다.
- [0035] 제1도전형 반도체층(122)은 III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(122)은 $In_{x1}Al_{y1}Ga_{1-x1-y1}N$ ($0 \leq x1 \leq 1$, $0 \leq y1 \leq 1$, $0 \leq x1+y1 \leq 1$)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(122)은 n형 반도체층일 수 있다.
- [0036] 활성층(124)은 제1도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(126)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(124)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
- [0037] 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(124)의 구조는 이에 한정하지 않는다. 활성층은 Al을 포함할 수 있다.
- [0038] 제2도전형 반도체층(126)은 활성층(124) 상에 형성되며, III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(126)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(126)은 $In_{x5}Al_{y2}Ga_{1-x5-y2}N$ ($0 \leq x5 \leq 1$, $0 \leq y2 \leq 1$, $0 \leq x5+y2 \leq 1$)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(126)은 p형 반도체층일 수 있다.
- [0039] 제1전극(142)은 리세스(128)의 상면에 배치되어 제1도전형 반도체층(122)과 전기적으로 연결될 수 있다. 제2전극(246)은 제2도전형 반도체층(126)의 하부에 배치될 수 있다.
- [0040] 제1전극(142)과 제2전극(246)은 오믹전극일 수 있다. 제1전극(142)과 제2전극(246)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
- [0041] 반도체 소자의 일측 모서리 영역에는 전극패드(166)가 배치될 수 있다. 전극패드(166)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 상면의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접촉 면적이 넓어져 전극패드(166)와 와이어가 더 견고히 본딩될 수 있다. 전극패드(166)의 하부에서 제1절연층(131)이 일부 오픈되어 제2도전형층(150)과 제2전극(246)이 전기적으로 연결될 수 있다.
- [0042] 제1절연층(131)이 오픈되어 제2전극(246)이 제2도전형층(150)과 접촉하는 부분의 폭(d22)은 예를 들면 40 μ m 내지

90 μm 일 수 있다. 40 μm 보다 작으면 동작 전압이 상승하는 문제가 있고, 90 μm 보다 크면 제2도전층(150)을 외부로 노출시키지 않기 위한 공정 마진 확보가 어려울 수 있다. 제2도전층(150)이 제2전극(246)의 바깥 영역으로 노출 되면, 소자의 신뢰성이 저하될 수 있다. 따라서, 바람직하게 폭(d22)는 제2전극(246)의 전체 폭의 60% 내지 95% 일 수 있다.

- [0043] 패시베이션층(180)은 반도체구조물(120)의 상부면과 측면에 형성될 수 있다. 패시베이션층(180)은 제2전극(246)과 인접한 영역이나 제2전극(246)의 하부에서 제1절연층(131)과 접촉할 수 있다.
- [0044] 도 2를 참고하면, 반도체구조물(120)의 Al 조성이 높아지면, 반도체구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(124)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
- [0045] 실시 예에 따르면, 전류 확산을 위해 일반적인 GaN 반도체에 비해 상대적으로 많은 개수의 리세스(128)를 형성하여 제1전극(142)을 배치할 수 있다.
- [0046] 제1절연층(131)은 제1전극(142)을 활성층(124) 및 제2도전형 반도체층(126)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 제2전극(246)과 제2도전층(150)을 제1도전층(165)와 전기적으로 절연시킬 수 있다.
- [0047] 제1절연층(131)은 SiO₂, SixOy, Si₃N₄, SixNy, SiOxNy, Al₂O₃, TiO₂, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1절연층(131)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(131)은 다양한 반사 구조를 포함할 수 있다.
- [0048] 제1절연층(131)이 반사기능을 수행하는 경우, 활성층(124)에서 측면을 향해 방출되는 광(L1)을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 후술하는 바와 같이 리세스(128)의 개수가 많아질수록 광 추출 효율은 더 초과적일 수 있다.
- [0049] 제1전극(142)의 직경(W3)은 24 μm 이상 50 μm 이하일 수 있다. 이러한 범위를 만족하는 경우 전류 분산에 유리할 수 있고, 많은 개수의 제1전극(142)을 배치할 수 있다.
- [0050] 리세스(128)의 직경(W1)은 30 μm 이상 60 μm 이하일 수 있다. 리세스(128)의 직경(W1)은 제2도전형 반도체층(126)의 하부에 배치되어 리세스에서 가장 넓은 면적으로 정의할 수 있다.
- [0051] 리세스(128)의 직경(W1)이 30 μm 보다 작을 경우, 리세스(128) 내부에 배치되는 제1전극(142)을 형성하는 데 있어서 공정마진을 확보하기 어렵고 60 μm 보다 클 경우, 제거되는 제1전극(142)에 인접한 활성층(124)의 볼륨이 증가하기 때문에 발광 효율이 악화될 수 있다.
- [0052] 리세스(128)의 상면(143)의 직경(W2)은 30 μm 이상 58 μm 이하일 수 있다.
- [0053] 리세스(128)의 경사각도(θ 5)는 70도 내지 90도일 수 있다. 이러한 면적 범위를 만족하는 경우 상면에 제1전극(142)을 형성하는데 유리할 수 있고, 많은 개수의 리세스(128)를 형성할 수 있다.
- [0054] 경사각도(θ 5)가 70도보다 작으면 활성층(124)의 제거 영역이 증가하여 발광 효율이 악화될 수 있다. 리세스(128)의 경사각도(θ 5)를 이용하여 제1전극(142)과 제2전극(246)의 면적을 조절할 수 있다.
- [0055] 제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)보다 얇을 수 있으며, 제1절연층(131)과 0 μm 내지 4 μm 의 이격 거리(d4)를 가질 수 있다.
- [0056] 제1전극(142)의 두께(d2)가 제1절연층(131)의 두께(d3)보다 얇은 경우, 제1도전층(165)을 배치할 때 발생하는 스텝 커버리지 특성 저하에 의한 박리 및 크랙 등의 문제를 해결할 수 있다. 또한, 제1절연층(131)과 이격 거리(d4)를 가짐으로써 제2절연층(132)의 갭필(Gap-fill)특성이 향상될 수 있다.
- [0057] 제1전극(142)과 제1절연층(131)의 이격 거리(d4)는 0 μm ~ 4 μm 일 수 있다.
- [0058] 제1전극(142)과 제1절연층(131)의 이격 거리(d4)가 4 μm 보다 클 경우 리세스(128) 상면에 배치되는 제1절연층(131)의 폭이 줄어들어 공정 마진을 확보하기 어려워 신뢰성이 악화될 수 있다. 또한, 제1전극(142)의 폭(W3)가 줄어들어 동작 전압 특성이 악화될 수 있다.
- [0059] 리세스(128)의 상면(143)은 제1절연층(131)과 제1도전형 반도체층(122)이 접하는 제1영역(d5), 제2절연층(132)

과 제1도전형 반도체층(122)가 접하는 제2영역(d4), 및 제1전극층(142)과 제1도전형 반도체층(122)가 접하는 제3영역(d6)을 포함할 수 있다. 제3영역(d6)은 제1전극(142)의 폭(W)과 동일할 수 있다.

- [0060] 제1절연층(142)과 제2절연층(132)이 동일한 물질로 구성되는 경우 제1절연층(142)과 제2절연층(132)은 물리적 및/또는 화학적 결합에 의해 서로 구분되지 않을 수도 있다. 이 경우, 제1영역(d5)의 폭과 제2영역(d4)의 폭의 합을 제1영역(d5)의 폭이나 제2영역(d4)의 폭으로 정의할 수도 있다.
- [0061] 제1영역(d5)의 폭이 넓어지면 제3영역(d6)이 좁아지고, 제1영역(d5)의 폭이 넓어지면 제3영역(d6)이 넓어질 수 있다.
- [0062] 제1영역(d5)의 폭은 11 μ m 내지 28 μ m일 수 있다. 11 μ m보다 작으면, 공정 마진 확보가 어려워 소자의 신뢰성이 악화될 수 있고, 28 μ m보다 크면 제1전극층(142)의 폭(W3)이 줄어들어 전기적 특성이 악화될 수 있다.
- [0063] 제3영역(d6)의 폭은 제1영역(d5)의 폭과 제2영역(d4)의 폭을 조절하여 결정할 수 있다. 소자 전체에 전류 분포를 균일하게 하고, 전류 주입을 최적화하기 위해 리세스(128)의 폭을 상기 범위 내에서 자유롭게 설계할 수 있다.
- [0064] 또한, 리세스(128)의 넓이는 제1영역(d5), 제2영역(d4), 및 제3영역(d6)의 폭을 조절하여 결정할 수 있다. 리세스(128)의 면적이 커질 경우, 제2전극(246)이 배치될 수 있는 면적이 줄어든다. 이를 통해 제1전극(142)과 제2전극(246)의 비율을 결정할 수 있고, 전자와 정공의 밀도(density)를 정합시켜 전류 밀도를 최적화하기 위해 리세스(128)의 폭을 상기 범위 내에서 자유롭게 설계할 수 있다.
- [0065] 제2전극(246)의 두께는 제1절연층(131)의 두께보다 얇을 수 있다.
- [0066] 제2전극(246)은 제1절연층(131)과 1 μ m ~ 4 μ m의 제1 이격 거리를 가질 수 있다. 1 μ m 미만의 이격 거리를 가질 경우 공정 마진을 확보하기 어려워 신뢰성이 악화될 수 있다. 4 μ m 보다 이격 거리가 길 경우 제2전극(246)이 배치되는 면적이 좁아져 동작 전압이 상승하는 문제점이 발생될 수 있다.
- [0067] 제2도전층(150)은 제2전극(246)을 덮을 수 있다. 따라서, 전극패드(166)와, 제2도전층(150), 및 제2전극(246)은 하나의 전기적 채널을 형성할 수 있다.
- [0068] 제2도전층(150)은 제2전극(246)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 제2도전층(150)은 제1절연층(131)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 균으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있다. 또한, 제2도전층(150)은 단일층 혹은 복수의 층으로 이루어질 수 있다.
- [0069] 제2도전층(150)이 제1절연층(131)의 측면 및 상면과 접하는 경우, 제2전극(246)의 열적, 전기적 신뢰성을 향상할 수 있다. 또한, 제1절연층(131)과 제2전극(246) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
- [0070] 제2도전층(150)은 제1절연층(131)과 제2전극(246) 사이의 제2 이격 거리에 배치될 수 있다. 제2도전층(150)은 제2이격 거리에서 제2전극(246)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다.
- [0071] 또한, 제2 이격 거리 내에서 제2도전층(150)과 제2도전성 반도체층(126)이 접하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
- [0072] 제2절연층(132)은 제2전극(246), 제2도전층(150)을 제1도전층(165)과 전기적으로 절연시킨다. 제1도전층(165)은 제2절연층(132)을 관통하여 제1전극(142)과 전기적으로 연결될 수 있다.
- [0073] 제2도전층(150)은 제2전극(246)과 전극패드(166)를 전기적으로 연결할 수 있다.
- [0074] 이때, 제2도전층(150)의 끝단(150a)은 칩의 측면에서 이격 배치되고 제2절연층(132)에 의해 커버될 수 있다. 따라서, 제2도전층(150)의 끝단이 외부와 차단되어 신뢰성이 개선될 수 있다.
- [0075] 또한, 반도체구조물(120)의 측면에는 복수 개의 리세스(128)를 둘러싸는 트렌치(129)가 배치될 수 있다. 트렌치(129)는 반도체구조물(120)의 측면을 따라 연속적으로 형성되어 라인을 형성할 수 있다. 따라서, 활성층(124)으로 오염 물질이 침투하는 것을 방지할 수 있어 신뢰성이 개선될 수 있다.
- [0076] 반도체구조물(120)의 하부면과 리세스(128)의 형상을 따라 제1도전층(165)과 접합층(160)이 배치될 수 있다. 제1도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1도전층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(124)에서 기판(170) 방향으로 방출되는 광을 상부 반사

하는 역할을 하여 광 추출 효율을 향상할 수 있다.

- [0077] 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
- [0078] 기관(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기관(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기관(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
- [0079] 기관(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
- [0080] 전극패드(166)는 도전성 물질로 이루어질 수 있다. 전극패드(166)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)를 포함할 수 있다. 예시적으로 전극패드(166)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.
- [0081] 반도체구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 반도체구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
- [0082] 도 3 및 도 4는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이고, 도 5는 본 발명의 제1실시 예에 따른 반도체 소자의 평면도이고, 도 6a는 도 5의 반도체구조물을 보여주는 평면도이고, 도 6b는 도 5의 제2전극을 보여주는 평면도이고, 도 6c는 도 5의 제2도전층을 보여주는 평면도이다.
- [0083] 도 3을 참고하면, Al의 조성이 높아지면 전류 분산 특성이 악화될 수 있다. 따라서, 각각의 제1전극(142)에 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 작아질 수 있다.
- [0084] 유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1전극(142)에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 또한, 제1전극(142)의 직경의 2배 내지 5배인 영역으로 정의할 수도 있다. 예를 들어, 리세스(128)의 중심으로부터 5 μ m 내지 40 μ m 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 유효 발광 영역(P2)은 주입 전류의 레벨, Al의 농도에 따라 가변적일 수 있다.
- [0085] 유효 발광 영역(P2)의 사이인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 실시 예는 전류밀도가 낮은 저전류밀도영역(P3)에 제1전극(142)을 더 배치하여 광 출력을 향상시킬 수 있다. 예시적으로 도 3에 비해 도 4의 경우, 저전류밀도영역(P3)의 면적이 더욱 줄어들었음을 확인할 수 있다.
- [0086] 일반적으로 GaN 반도체층의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스 및 제1전극의 면적을 최소화하는 것이 바람직하다. 리세스와 제1전극의 면적이 커질수록 활성층의 면적이 작아지기 때문이다.
- [0087] 그러나, 실시 예의 경우 자외선 발광을 위해 활성층이 Al을 포함하여야 하고, 결정성을 확보하기 위해 제1 도전형 반도체층 및 제2 도전형 반도체층이 Al을 포함할 필요가 있다.
- [0088] 그 결과, 제1, 제2 도전형 반도체층이 Al 조성이 높아져, 저항이 커지고 전류 확산 특성이 저하되는 문제가 있다. 따라서, 활성층의 면적을 희생하더라도 제1전극의 개수를 증가시키는 것이 바람직할 수 있다.
- [0089] 도 5는 본 발명의 제1실시 예에 따른 반도체 소자의 평면도이고, 도 6a는 도 5의 반도체구조물을 보여주는 평면도이고, 도 6b는 도 5의 제2전극을 보여주는 평면도이고, 도 6c는 도 5의 제2도전층을 보여주는 평면도이다.
- [0090] 도 5를 참조하면, 리세스(128)의 개수는 약 96개일 수 있다. 이러한 구성에 의하면 저전류밀도영역이 줄어들어 광 출력이 증가할 수 있다. 즉, 활성층의 모든 영역에 전류가 골고루 분산되어 광 출력이 증가할 수 있다.
- [0091] 제1전극(142)은 리세스(128)에 둘러싸여 있고, 리세스(128)는 제2도전층(150)에 형성된 홀(W4)의 내부에 배치될 수 있다. 또한, 제2도전층(150)의 홀(W4)은 제2전극(246)에 형성된 홀(W5)의 내부에 배치될 수 있다. 제1전극(142)의 직경(W3)은 24 μ m 내지 50 μ m이고, 리세스(128)의 직경(W1)은 38 μ m 내지 60 μ m 일 수 있으나 반드시 이에 한정하지 않는다.
- [0092] 도 6a를 참조하면, 반도체구조물(120)은 리세스(128)가 형성된 영역을 제외하고 전체적으로 연결된 형상을 가질 수 있다. 반도체구조물의 면적은 평면상에서 최대 면적일 수도 있고, 반도체구조물의 활성층의 면적일 수도 있

다.

- [0093] 도 6b를 참조하면, 제2전극(246)의 면적은 내부에 형성된 복수 개의 홀(W5)을 제외한 면적으로 정의할 수 있다. 제2전극(246)은 리세스(128)를 둘러싸는 홀(W5)의 배치된 영역을 제외한 나머지 영역에서 반도체구조물(120)의 하부에 접촉할 수 있다.
- [0094] 도 6c를 참조하면, 제2도전층(150)의 면적은 내부에 형성된 복수 개의 홀(W4)을 제외한 면적으로 정의할 수 있다. 이때, 제2도전층(150)은 전극패드가 배치된 영역까지 형성되어 전기적으로 연결될 수 있다. 따라서, 제2도전층(150)의 면적은 반도체구조물(120)의 면적보다 클 수 있다.
- [0095] 다시 도 5를 참조하면, 리세스(128) 및 제1전극(142)의 개수를 늘리기 위해 전극패드가 하나만 배치하는 것을 고려할 수 있다. 그러나, 전극패드가 하나만 배치되는 경우 패드의 면적이 상대적으로 작기 때문에 전류 분산 효율이 저하될 수 있다. 또한, 저항이 커져 고전류 인가시 전류 주입 효율이 저하될 수도 있다. 전류주입효율은 외부에서 광소자에 전류를 흘려주었을 때 전류량 중 활성층에 도달하는 양의 비율일 수 있다.
- [0096] 따라서, 실시 예에 따른 전극패드(166a, 166b)는 복수 개로 배치될 수 있다. 따라서, 전극면적이 넓어져 고전류 인가 시에도 전류 주입 효율이 우수해질 수 있다. 제1전극(142)패드와 제2전극(246)패드는 반도체 소자의 모서리에 각각 배치될 수 있으나 전극패드(166a, 166b)의 위치는 특별히 한정하지 않는다.
- [0097] 반도체구조물(120)과 전극패드(166a, 166b)의 면적비(반도체구조물:전극패드)는 1: 0.02 내지 1:0.06일 수 있다. 면적비가 1:0.02이상인 경우 전극패드(166a, 166b)의 면적이 증가하여 고전류 인가 시에도 전류 분산 효율이 우수할 수 있다. 또한, 면적비가 1:0.06이하인 경우 반도체구조물(120)의 발광면적이 확보되어 충분한 광 출력을 유지할 수 있다.
- [0098] 전도성 기관(170)과 반도체구조물(120)의 면적비는 1:0.3 내지 1:0.6일 수 있다. 면적비가 1:0.3 이상인 경우 반도체구조물(120)의 면적이 증가하여 광 출력이 개선될 수 있다. 면적비가 1:0.6 이하인 경우에는 리세스 간격이 적정하여 유지되어 저전류밀도영역을 줄일 수 있다. 따라서, 광출력이 개선될 수 있다. 그리고, 전극패드(166a, 166b)의 면적이 확보되어 고전류 인가시에도 전류 분산 효율이 우수할 수 있다.
- [0099] 반도체 소자의 사이즈는 전도성 기관(170)의 사이즈와 동일할 수 있다. 예시적으로 반도체 소자의 사이즈는 가로 세로 1000 μm 일 수 있다. 이때, 복수 개의 리세스(128)의 개수는 100 μm^2 당 8개 내지 13개일 수 있다. 리세스(128)의 개수가 8개 이상인 경우 리세스의 개수가 적정하게 분산되어 저전류밀도영역이 줄어들 수 있다. 따라서, 광 출력 효율이 증가할 수 있다. 리세스(128)의 개수가 13개 이하인 경우 반도체구조물(120)의 발광면적이 확보되어 충분한 광 출력을 유지할 수 있다.
- [0100] 전극패드(166a, 166b)와 제2도전층(150)의 면적비는 1:20 내지 1:27일 수 있다. 면적비가 1:20 이상인 경우 제2도전층(150)의 면적이 증가하므로 고전류 인가시 전류 분산 효율이 떨어지는 것을 방지할 수 있다. 또한, 면적비가 1:27 이하인 경우 전극패드(166a, 166b)의 면적이 증가하므로 고전류 인가시 전류 분산 효율이 개선될 수 있다.
- [0101] 전극패드(166a, 166b)와 복수 개의 제1전극(142)의 면적비는 1:1.2 내지 1:2.1일 수 있다. 면적비가 1:1.2 이상인 경우 제1전극(142)의 면적이 증가하여 저전류밀도영역이 감소하여 광 출력이 개선될 수 있다. 또한, 면적비가 1:2.1 이하인 경우 활성층의 면적을 충분히 확보할 수 있어 광 출력이 개선될 수 있다.
- [0102] 또한, 복수 개의 제1전극(142)과 반도체구조물(120)의 면적비는 1:9 내지 1:12일 수 있다. 면적비가 1:9 이상인 경우 반도체구조물(120)의 면적이 증가하여 광 출력이 개선될 수 있으며, 면적비가 1:12 이하인 경우 제1전극(142)의 개수를 충분히 확보하여 전류 분산 효율을 개선할 수 있다.
- [0103] 또한, 제2전극(246)과 반도체구조물(120)의 면적비는 1:1.1 내지 1:2일 수 있다. 면적비가 1:1.1이상인 경우 반도체구조물(120)의 면적이 증가하여 광 출력이 개선될 수 있으며, 면적비가 1:2 이하인 경우에는 제2전극(246)의 면적이 증가하여 전류 분산 효율을 개선할 수 있다.
- [0104] 또한, 전도성 기관(170)과 전극패드(166a, 166b)의 면적비는 1:0.015 내지 1:0.04일 수 있다. 면적비가 1:0.015 이상인 경우 전극패드(166a, 166b)의 면적이 증가하여 고전류 주입시에도 전류 분산 효율이 우수할 수 있으며, 면적비가 1:0.04 이하인 경우 전극패드(166a, 166b)의 면적이 감소하여 활성층 및 제1전극(142)의 면적이 증가할 수 있다. 따라서, 광 출력이 향상될 수 있다.
- [0105] 예시적으로 칩의 전체 면적은 1,000,000 μm^2 이고, 반도체구조물(120)의 면적은 548,588 μm^2 이고, 전극패드

(166a, 166b)의 면적은 $27,212\mu\text{m}^2$ 이고, 제1전극(142)의 면적은 $50,969\mu\text{m}^2$ 이고, 제2전극(246)의 면적은 $472,620\mu\text{m}^2$ 이고, 제2도전층(150)의 면적은 $651,865\mu\text{m}^2$ 일 수 있다. 그러나, 각 구성의 면적은 전술한 비율 내에서 조정될 수 있다.

- [0106] 도 7은 본 발명의 제2실시 예에 따른 반도체 소자의 평면도이고, 도 8은 본 발명의 제3실시 예에 따른 반도체 소자의 평면도이고, 도 9는 본 발명의 제4실시 예에 따른 반도체 소자의 평면도이다.
- [0107] 도 7을 참조하면, 리세스(128)의 개수는 79개로 감소하였다. 따라서, 도 5에 비해 제1전극(142)의 면적은 감소한 반면, 제2전극(246)의 면적은 상대적으로 증가하였다. 예시적으로 제1전극(142)의 면적은 $41,943\mu\text{m}^2$ 이고, 제2전극(246)의 면적은 $516,414\mu\text{m}^2$ 일 수 있으나 반드시 이에 한정하지 않는다. 전극패드(166a, 166b), 칩 사이즈, 반도체구조물(120)의 면적, 제1전극의 직경, 리세스의 직경은 도 5와 동일할 수 있다.
- [0108] 도 8을 참조하면, 리세스(128)의 개수는 116개로 증가하였다. 따라서, 도 5에 비해 제1전극(142)의 면적은 증가한 반면, 제2전극(246)의 면적은 상대적으로 감소하였다. 예시적으로 제1전극(142)의 면적은 $61,588\mu\text{m}^2$ 이고, 제2전극(246)의 면적은 $389,829\mu\text{m}^2$ 일 수 있으나 반드시 이에 한정하지 않는다. 전극패드(166a, 166b), 칩 사이즈, 반도체구조물(120)의 면적, 제1전극의 직경, 리세스의 직경은 도 5와 동일할 수 있다. 따라서, 리세스의 개수가 늘어나도 전극패드의 면적이 확보되어 전류 분산 효율이 개선될 수 있다.
- [0109] 도 9를 참조하면, 리세스(128)의 개수는 137개일 수 있다. 도 5에 비해 제1전극(142)의 면적은 증가한 반면, 제2전극(246)의 면적은 상대적으로 감소하였다. 예시적으로 제1전극(142)의 면적은 $72,737\mu\text{m}^2$ 이고, 제2전극(246)의 면적은 $317,984\mu\text{m}^2$ 일 수 있다. 그러나, 전극패드(166a, 166b), 칩 사이즈, 및 반도체구조물(120)의 면적은 도 5와 동일하다.
- [0110] 도 10을 참조하면, 리세스(128)의 개수가 79개일 때의 광 출력이 100%인 것을 기준으로 리세스(128)의 개수가 96개로 증가하면 광 출력이 증가함을 알 수 있다. 그러나, 리세스(128)의 개수가 137개로 증가한 경우 오히려 광 출력은 저하되었음을 알 수 있다. 이는 리세스(128)의 개수가 증가하여 상대적으로 발광면적이 줄어들었기 때문으로 판단된다.
- [0111] 도 11을 참조하면, 리세스(128)의 개수가 79개일 때의 동작 전압이 100%인 것을 기준으로 리세스(128)의 개수가 96개로 증가하면 동작 전압이 감소함을 알 수 있다. 또한, 리세스(128)의 개수가 116개 및 137개로 증가한 경우에도 미소하게 동작전압이 감소함을 알 수 있다. 이는 리세스(128)의 개수가 증가하여 전류 분산 효율이 개선되었기 때문으로 판단된다.
- [0112] 이를 종합해보면, 리세스의 개수를 79개 초과 137개 미만으로 제작하는 경우 광 출력을 향상시키는 동시에 동작 전압도 낮출 수 있음을 알 수 있다.
- [0113] 도 12는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.
- [0114] 도 11를 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.
- [0115] 몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
- [0116] 홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
- [0117] 투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
- [0118] 반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.

- [0119] 살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
- [0120] 예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
- [0121] 경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
- [0122] 조명 장치는 기관과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 헤드 램프, 또는 가로등 등을 포함할 수 있다.
- [0123] 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
- [0124] 반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
- [0125] 반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
- [0126] 반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.
- [0127] 레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘려주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
- [0128] 수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
- [0129] 또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
- [0130] 포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
- [0131] 광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
- [0132] 또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며,


초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.

[0133] 또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.


[0134] 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6a




도면6b




도면6c




도면7




도면8




도면9



도면10



도면11



도면12

