## (19) 日本国特許庁(JP) (12) 特許公報(B2)

(11) 特許番号

## 特許第4006207号 (P4006207)

(7400207) (24) 登録日 平成19年8月31日 (2007.8.31)

(45) 発行日 平成19年11月14日(2007.11.14)

(51) Int.Cl.			FΙ		
HO1L	27/146	(2006.01)	HO1L	27/14	Α
H01L	27/148	(2006.01)	HO1L	27/14	В
HO4N	<i>5/33</i> 5	(2006.01)	H O 4 N	5/335	F

請求項の数 6 (全 15 頁)

(21) 出願番号 (22) 出願日	特願2001-296449 (P2001-296449) 平成13年9月27日 (2001.9.27)	(73)特許権者	音 000005049 シャープ株式会社
(65) 公開番号	特開2003-101006 (P2003-101006A)		大阪府大阪市阿倍野区長池町22番22号
(43) 公開日	平成15年4月4日 (2003.4.4)	(74)代理人	100062144
審査請求日	平成16年6月18日 (2004.6.18)		弁理士 青山 葆
		(74) 代理人	100084146
			弁理士 山崎 宏
		(72)発明者	本間充
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
		(72)発明者	橋口和夫
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
		│ │ 審査官	恩田 春香
			最終頁に続く

(54) 【発明の名称】電荷検出装置並びにそれを含むMOS型固体撮像装置およびCCD型固体撮像装置

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面に形成された、信号電荷を供給する電荷供給部と、

上記基板表面に上記電荷供給部から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷 蓄積部と、

上記電荷供給部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷蓄積部 へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段とを備えて、 上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置にお いて、

10

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の 静電ポテンシャルが深くなるように容量結合していることを特徴とする電荷検出装置。 【請求項2】

請求項1に記載の電荷検出装置において、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記 ゲート電極を上記浮遊拡散領域上まで延在させて形成されていることを特徴とする電荷検 出装置。

【請求項3】

(2)

請求項1に記載の電荷検出装置において、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、上記 浮遊拡散領域に電気的接続された金属配線を第1の多結晶シリコン層からなる上記ゲート 電極上まで延在させて形成されていることを特徴とする電荷検出装置。

【請求項4】

請求項1に記載の電荷検出装置において、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合は、第1 の多結晶シリコン層からなる上記ゲート電極上に、上記浮遊拡散領域に電気的接続された 第2の多結晶シリコン層を設けて形成されていることを特徴とする電荷検出装置。 【請求項5】

半導体基板上に複数個配列された単位セルを有するMOS型固体撮像装置であって、 上記各単位セルは、

半導体基板の表面に形成された、受光量に応じて信号電荷を発生する光電変換部と、 上記基板表面に上記から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊 拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、 上記光電変換部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲ ート電極に与えられた電位に応じて上記光電変換部からの信号電荷を上記信号電荷蓄積部 へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、 上記増幅手段からの出力信号を読み出す読み出し手段とを備え、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の 静電ポテンシャルが深くなるように容量結合していることを特徴とするMOS型固体撮像 装置。

【請求項6】

半導体基板の表面に複数個配列された光電変換素子と、

上記各光電変換素子が発生した電荷を上記基板表面に沿って順次転送するCCD部と、 上記基板表面に上記CCD部の出力段から所定距離だけ離間して形成された浮遊拡散領域 を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信

号電荷蓄積部と、

30

40

上記 C C D 部の出力段と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、 このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷 蓄積部へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、

上記増幅手段からの出力信号を読み出す読み出し手段とを備え、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の 静電ポテンシャルが深くなるように容量結合していることを特徴とするCCD型固体撮像 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は電荷検出装置に関し、より詳しくは、半導体基板上に形成された浮遊拡散領域 に信号電荷を受けて、その浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置 に関する。また、この発明は、そのような電荷検出装置を含むMOS型固体撮像装置およ びCCD型固体撮像装置に関する。

【0002】

【従来の技術】

最近の固体撮像装置としては、図13に示すように、半導体基板(pウエル)20の表面 に複数個配列された画素ユニット210(簡単のため1個のみを示す。)内に、1つのフ 50

10

ォトダイオード 5 と、 4 つのMOSトランジスタ1,2,3, 4 とを備えた 4 トランジス タ方式のCMOSイメージセンサが広く用いられている。フォトダイオード(PD) 5 は 、 p ウエル 2 0 の表面に n + 層 2 1 を拡散して形成されている。なお、 n + 層 2 1 の表面 には p + + 層 2 5 が形成されて、いわゆる埋め込み構造になっている。 6 はフォトダイオ ード 5 の n + 層 2 1 に接続されたカソード電極を示している。

(3)

[0003]

この画素ユニット210内には、フォトダイオード5から所定距離だけ離間して形成された浮遊拡散領域(FD)22を有する信号電荷蓄積部7と、さらにこの信号電荷蓄積部7から所定距離だけ離間して形成されたn+層23からなるリセット部19とが形成されている。C<sub>FD</sub>は浮遊拡散領域22とpウエル20との間の接合容量を示している。 【0004】

また、フォトダイオード5と信号電荷蓄積部7との間には、SiO<sub>2</sub> 膜31を介して形成 されたゲート電極32を有する転送トランジスタ1が構成されている。さらに、信号電荷 蓄積部7とリセット部19との間には、転送トランジスタ1と同じ構造を持つリセットト ランジスタ2が構成されている。3はC<sub>FD</sub>に蓄積された信号電荷を増幅する駆動トラン ジスタ、4はこの画素ユニット210の出力電圧を選択的に垂直信号線に出力するための 読み出しトランジスタ、8は各画素の信号電荷を増幅して出力するための垂直信号線、9 は定電流源として働く負荷トランジスタをそれぞれ示している。駆動トランジスタ3と負 荷トランジスタ9とはソースフォロワ回路を構成している。駆動トランジスタ3のゲート 電極に印加された信号電荷蓄積部7の電圧VFDは、このソースフォロワ回路で増幅され て垂直信号線8へ出力される。VRSTはリセット電圧、VDDは電源電圧である。

この C M O S イメージセンサは、 C M O S プロセスコンパチブル、つまり画素ユニット 2 10内の M O S トランジスタが周辺回路の M O S トランジスタと同一工程で形成される。 その結果、この C M O S イメージセンサは一つの集積回路チップで構成される。

【0006】 このCMOSイメージセンサは、図3に示す動作タイミングにしたがって次のようにして 駆動される。まず、時刻t0で読み出しトランジスタ4のゲートパルス SELをオン(

駆動される。まず、時刻t0で読み出しトランジスタ4のゲートパルス SELをオン( 高レベルのパルスを印加)させ、読み出し状態にする。その後、時刻t1にリセットトラ ンジスタ3のゲートパルス RSTをオンさせて、図14中に示す浮遊拡散領域22の電 位VFDをリセット電位VRSTに設定する(言い換えれば、信号電荷蓄積部7内の信号 電荷を空にする)。これにより、このイメージセンサは出力信号として図3中に示す暗時 電圧 V R S T 2 を出力する。動作開始から時刻 t 2 に T G がオンするまでの蓄積期間中 PD5が光子h を受けて光電変換によりキャリアを発生させると、図14中に示すP D5内のn+層21に電子(エネルギダイヤグラム中に斜線で示す)が蓄積されていく。 しかしながら、 PD5のn+層21と信号電荷蓄積部7の浮遊拡散領域22との間には転 送トランジスタ1のゲート電極32の電位によるエネルギ障壁が形成されているため、こ の蓄積期間中、電子はPD5内に存在する。次いで、図3中に示す時刻t2で転送トラン ジスタ1のゲートパルス TGをオンさせて、ゲート電極32直下の障壁を取り除き、図 14中に示すようにPD5中の電子を一気に浮遊拡散領域22へ転送させる(なお、 T GはPD5中の電子を完全に転送させるように設定されるため、残像やノイズはPD5で は発生しない。)。浮遊拡散領域22に電子が転送されると、電子の数に応じて浮遊拡散 領域22の電位VFDが変化する(変化後の電圧をVsigとする。)。その変化後の電 圧 V s i g を M O S トランジスタ 3 と定電流源 9 で構成されるソースフォロワ回路による 動作で、MOSトランジスタ3のソースを介して、高レベルのゲートパルス SELによ ってオンしている読み出しトランジスタ4へ出力する。これにより、垂直信号線8に明時 信号電圧Vsig2を出力する。

[0007]

垂直信号線8につながる図示しない出力回路が、相関二重サンプリング(CDS)を行い、前述の暗時信号電圧VRST2とこの明時信号電圧VSig2との差を取って増幅を行 50

10

20



う。これにより、上述のリセット動作によって信号電荷蓄積部7で発生したランダム性の k T C ノイズが除去される。この結果、線形性の良い光電変換特性が得られる。 [0008]【発明が解決しようとする課題】 ところで、半導体の微細加工技術の発展に伴い、将来的にMOS型固体撮像装置の電源電 圧も低下する傾向にある。この電源電圧の低下によって、最大信号電圧(信号電荷蓄積部 7 で蓄積し得る最大信号)が低下するため、画素ユニット210で出力信号のダイナミッ クレンジ(S/N比(信号対ノイズ比)と等価である。)Dが確保できなくなる傾向が生 じている。  $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 10 ここで、昇圧回路や電源を多数設けるなどの措置が考えられる。しかしながら、昇圧回路 を設けると、その分レイアウト面積を占有してチップコストの増大を招く。また、電源を 多数設けると外部にDC-DCコンバータ等が必要となり、カメラ全体での消費電力や部 品個数が増えるという問題が生じる。 [0010]そこで、この発明の課題は、半導体基板上に形成された浮遊拡散領域に信号電荷を受けて その浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置であって、新たな問 題を招くことなく簡単に、出力信号のダイナミックレンジを広げることができるものを提 供することにある。 [0011]20 また、この発明の課題は、そのような電荷検出装置を含むMOS型固体撮像装置およびC CD型固体撮像装置を提供することにある。 [0012]【課題を解決するための手段】 上記課題を解決するため、この発明の電荷検出装置は、半導体基板の表面に形成された、 信号電荷を供給する電荷供給部と、 上記基板表面に上記電荷供給部から所定距離だけ離間して形成された浮遊拡散領域を有し 、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷 蓄積部と、 上記電荷供給部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲ 30 - ト電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷蓄積部 へ転送する転送部と、 上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段とを備えて、 上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する電荷検出装置にお いて、 上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の 静電ポテンシャルが深くなるように容量結合していることを特徴とする。 [0013]この明細書において、「信号電荷を供給する」とは、光電変換素子のように自ら信号電荷 を発生して供給する場合と、CCD(電荷結合素子)のように別の要素から受け取った信 40 号電荷を供給する場合とを含む。 [0014]「静電ポテンシャルが深くなるように容量結合している」とは、静電ポテンシャル また、 (つまり電位)に対する影響が実質的に無視できるような浮遊容量等による結合を含まな い。例えば、浮遊拡散領域の電位のダイナミックレンジが1ボルト(V)である場合、容 量結合による影響が0.1V以下であれば、その容量結合は「実質的に無視できる」に該 当するものとする。 [0015]

この発明の電荷検出装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリセット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合は、転送 50

部のゲート電極に高レベルの電圧が印加されて、電荷供給部からの信号電荷が上記信号電 荷蓄積部へ転送される。そして、信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号 が出力される。このとき、転送部のゲート電極に高レベルの電圧が印加されているので、 上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合によって 、上記浮遊拡散領域の静電ポテンシャルが深くなっている。したがって、出力信号のダイ ナミックレンジが拡大される。

【0016】

なお、この電荷検出装置は、信号電荷が正孔である場合も同様の作用効果を奏する。ただし、電荷供給部からの信号電荷を上記信号電荷蓄積部へ転送するために、転送部のゲート 電極に低レベルの電圧が印加される。

【0017】

ー実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散 領域との間の容量結合は、上記ゲート電極を上記浮遊拡散領域上まで延在させて形成され ていることを特徴とする。

【0018】

この一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記ゲート電極のマスク パターンを変更することによって、簡単に作製される。

[0019]

ー実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散 領域との間の容量結合は、上記浮遊拡散領域に電気的接続された金属配線を第1の多結晶 20 シリコン層からなる上記ゲート電極上まで延在させて形成されていることを特徴とする。 【0020】

この一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記金属配線のマスクパ ターンを変更することによって、簡単に作製される。

【0021】

ー実施形態の電荷検出装置は、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散 領域との間の容量結合は、第1の多結晶シリコン層からなる上記ゲート電極上に、上記浮 遊拡散領域に電気的接続された第2の多結晶シリコン層を設けて形成されていることを特 徴とする。

30

10

この一実施形態の電荷検出装置は、公知の製造プロセスにおいて上記第2の多結晶シリコ ン層およびこの第2の多結晶シリコン層につながる金属配線のマスクパターン等を変更す ることによって、簡単に作製される。

[0023]

この発明のMOS型固体撮像装置は、半導体基板上に複数個配列された単位セルを有する MOS型固体撮像装置であって、

上記各単位セルは、

半導体基板の表面に形成された、受光量に応じて信号電荷を発生する光電変換部と、

上記基板表面に上記から所定距離だけ離間して形成された浮遊拡散領域を有し、この浮遊 拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信号電荷蓄積部と、

40

上記光電変換部と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、このゲート電極に与えられた電位に応じて上記光電変換部からの信号電荷を上記信号電荷蓄積部 へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、

上記増幅手段からの出力信号を読み出す読み出し手段とを備え、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の 静電ポテンシャルが深くなるように容量結合していることを特徴とする。

【0024】

この発明のMOS型固体撮像装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリ 50

20

30

セット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合 は、転送部のゲート電極に高レベルの電圧が印加されて、光電変換部からの信号電荷が上 記信号電荷蓄積部へ転送される。そして、増幅手段によって上記信号電荷蓄積部の浮遊拡 散領域の電位に応じた出力信号が出力され、読み出し手段によって上記増幅手段からの出 力信号が読み出される。このとき、転送部のゲート電極に高レベルの電圧が印加されてい るので、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域との間の容量結合 によって、上記浮遊拡散領域の静電ポテンシャルが深くなっている。したがって、出力信 号のダイナミックレンジが拡大される。

[0025]

この発明のCCD型固体撮像装置は、半導体基板の表面に複数個配列された光電変換素子 10 と、

上記各光電変換素子が発生した電荷を上記基板表面に沿って順次転送するCCD部と、 上記基板表面に上記CCD部の出力段から所定距離だけ離間して形成された浮遊拡散領域 を有し、この浮遊拡散領域と上記基板との間の接合容量によって信号電荷を蓄積し得る信 号電荷蓄積部と、

上記 C C D 部の出力段と信号電荷蓄積部との間の基板上に設けられたゲート電極を有し、 このゲート電極に与えられた電位に応じて上記電荷供給部からの信号電荷を上記信号電荷 蓄積部へ転送する転送部と、

上記信号電荷蓄積部に蓄積された信号電荷をリセットするリセット手段と、

上記信号電荷蓄積部の浮遊拡散領域の電位に応じた出力信号を出力する増幅手段と、 上記増幅手段からの出力信号を読み出す読み出し手段とを備え、

上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領域とが、この浮遊拡散領域の 静電ポテンシャルが深くなるように容量結合していることを特徴とする。

【0026】

この発明のCCD型固体撮像装置では、まず、信号電荷蓄積部の浮遊拡散領域の電位がリ セット手段によってリセット電位に設定される。次に、例えば信号電荷が電子である場合 は、転送部のゲート電極に高レベルの電圧が印加されて、光電変換素子からCCD部を経 由した信号電荷が上記信号電荷蓄積部へ転送される。そして、増幅手段によって上記信号 電荷蓄積部の浮遊拡散領域の電位に応じた出力信号が出力され、読み出し手段によって上 記増幅手段からの出力信号が読み出される。このとき、転送部のゲート電極に高レベルの 電圧が印加されているので、上記転送部のゲート電極と上記信号電荷蓄積部の浮遊拡散領 域との間の容量結合によって、上記浮遊拡散領域の静電ポテンシャルが深くなっている。 したがって、出力信号のダイナミックレンジが拡大される。

[0027]

【発明の実施の形態】

以下、この発明を図示の実施の形態により詳細に説明する。

【 0 0 2 8 】

(第1実施形態)

図2は、この発明の一実施形態の電荷検出装置を含むMOS型固体撮像装置(CMOSイ メージセンサ)の概略回路構成を示している。このCMOSイメージセンサは、半導体基 40 板(図1中に示すpウエル20)の表面に2次元行列状に配列された複数の画素ユニット 10と、垂直クロックに基づいて行方向の選択を行う垂直シフトレジスタ13と、垂直方 向に並ぶ各画素ユニット10につながる垂直信号線16と、この垂直信号線16に接続さ れ列方向の選択を行う垂直選択トランジスタ17と、水平クロックに基づいて垂直選択ト ランジスタ17をオン,オフ制御する水平シフトレジスタ14と、水平信号線18と、出 力回路15を備えている。水平クロックが定める1水平期間には、水平シフトレジスタ1 4によって或る列の垂直選択トランジスタ17のみがオンされ、残りの列の垂直選択トラ ンジスタ17がオフされる。すなわち、或る列の垂直信号線16のみがオン状態の垂直選 択トランジスタ17を介して水平信号線18に導通し、残りの列の垂直信号線16は水平 信号線18から遮断される。この1水平期間に、垂直シフトレジスタ13によって順次選 50 択された行の画素ユニット10の出力信号が垂直信号線16、オン状態の垂直選択トラン ジスタ17、水平信号線18を介して出力回路15に読み出される。電圧で読み出す時に は列毎に配置した相関二重サンプリング(CDS)回路でCDSを行い、電流で読み出す 時には、出力回路15でCDSを行って出力する。

(7)

[0029]

図1は各画素ユニット10内の回路構成を示している。なお、理解の容易のため、図13 中の要素と同一の要素には同一の符号を付している。この画素ユニット10は図13に示 した画素ユニット210と同様に、1つのフォトダイオード5と、4つのMOSトランジ スタ1,2,3,4とを備えた4トランジスタ方式のものである。電荷供給部または光電 変換部としてのフォトダイオード(PD)5は、pウエル20の表面にn+層21を拡散 して形成されている。なお、n+層21の表面にはp++層25が形成されて、いわゆる 埋め込み構造になっている。6はフォトダイオード5のn+層21に接続されたカソード 電極を示している。

[0030]

この画素ユニット10内には、フォトダイオード5から所定距離だけ離間して形成された 浮遊拡散領域(FD)22を有する信号電荷蓄積部7と、さらにこの信号電荷蓄積部7か ら所定距離だけ離間して形成されたn+層23からなるリセット部19とが形成されてい る。CFDは浮遊拡散領域22とpウエル20との間の接合容量を示している。

[0031]

また、フォトダイオード5と信号電荷蓄積部7との間には、SiO,膜31を介して形成 20 されたゲート電極32を有する転送部としての転送トランジスタ1が構成されている。さ らに、信号電荷蓄積部7とリセット部19との間には、転送トランジスタ1と同じ構造を 持つリセットトランジスタ2が構成されている。転送トランジスタ1のゲート電極32と 信号電荷蓄積部7の浮遊拡散領域22との間にキャパシタC。が付加されている。注目す べきは、このキャパシタCcは、ゲート電極32の電位によって浮遊拡散領域22の静電 ポテンシャルが深くなるように積極的に設けられたものであり、単なる浮遊容量による容 量結合ではない点である。

[0032]

また、3はC<sub>FD</sub>に蓄積された信号電荷を増幅する駆動トランジスタ、4はこの画素ユニ ット10の出力電圧を選択的に垂直信号線に出力するための読み出しトランジスタ、8は 各画素の信号電荷を増幅して出力するための垂直信号線(図1中の垂直信号線16に接続 されている。)、9は定電流源として働く負荷トランジスタをそれぞれ示している。駆動 トランジスタ3と負荷トランジスタ9とはソースフォロワ回路を構成している。駆動トラ ンジスタ3のゲート電極に印加された信号電荷蓄積部7の電圧VFDは、このソースフォ ロワ回路で増幅されて垂直信号線8へ出力される。VRSTはリセット電圧、VDDは電 源電圧である。

 $\begin{bmatrix} 0 & 0 & 3 & 3 \end{bmatrix}$ 

この画素ユニット10には、垂直シフトレジスタ13から3つの水平駆動パルス、すなわ ち、フォトダイオード5に蓄積された信号電荷を浮遊拡散領域22へ転送するためのパル ス TGと、C<sub>FD</sub>に蓄積された信号電荷を初期化するためのパルス RSTと、この画 40 素ユニット10の出力電圧を選択的に垂直信号線8に出力するためのパルス SELとが 入力される。

[0034]

このCMOSイメージセンサは、図3に示す動作タイミング(つまり、従来例と同じ動作 タイミング)にしたがって次のようにして駆動される。まず、時刻t0で読み出しトラン ジスタ4のゲートパルス SELをオン(高レベルを印加)させ、読み出し状態にする。 その後、時刻t1にリセットトランジスタ3のゲートパルス RSTをオンさせて、図4 中に示す浮遊拡散領域22の電位VFDをリセット電位VRSTに設定する(言い換えれ ば、信号電荷蓄積部7内の信号電荷を空にする)。これにより、このイメージセンサは出 力信号として図3中に示す暗時電圧VRST2を出力する。動作開始から時刻t2に T 10

Gがオンするまでの蓄積期間中、 PD5が光子h を受けて光電変換によりキャリアを発 生させると、図4中に示すPD5内のn+層21に電子(エネルギダイヤグラム中に斜線 で示す)が蓄積されていく。しかしながら、PD5のn+層21と信号電荷蓄積部7の浮 遊拡散領域22との間には転送トランジスタ1のゲート電極32の電位によるエネルギ障 壁が形成されているため、この蓄積期間中、電子はPD5内に存在する。次いで、図3中 に示す時刻t2で転送トランジスタ1のゲートパルス TGをオン(高レベルVHiを印 加)させて、ゲート電極32直下の障壁を取り除き、図5中に示すようにPD5中の電子 を一気に浮遊拡散領域22へ転送させる(なお、 TGはPD5中の電子を完全に転送さ せるように設定されるため、残像やノイズはPD5では発生しない。)。浮遊拡散領域2 2に電子が転送されると、電子の数に応じて浮遊拡散領域22の電位VFDが変化する( 変化後の電圧をVsigとする。)。その変化後の電圧VsigをMOSトランジスタ3

と定電流源9で構成されるソースフォロワ回路による動作で、MOSトランジスタ3のソースを介して、高レベルのゲートパルス SELによってオンしている読み出しトランジスタ4へ出力する。これにより、垂直信号線8に明時信号電圧Vsig2を出力する。

電圧で読み出す時には列毎に配置した相関二重サンプリング(CDS)回路でCDSを行 い、電流で読み出す時には、出力回路15でCDSを行い、前述の暗時信号電圧VRST 2とこの明時信号電圧Vsig2との差を取って出力する。これにより、上述のリセット 動作や転送動作によって信号電荷蓄積部7で発生したランダム性のkTCノイズが除去さ 10

20

30

40

50

[0036]

[0035]

ここで、このCMOSイメージセンサでは、転送トランジスタ1のゲートパルス TGを オン(高レベルVHiを印加)したとき、ゲート電極32と浮遊拡散領域22との間の容 量結合C<sub>C</sub>によって、浮遊拡散領域22の静電ポテンシャルが深くなっている。したがっ て、図5中にD で示すように、出力信号のダイナミックレンジが拡大される。

[0037]

具体例を挙げると、容量結合 C c によるポテンシャル差 V は、次式(1)で表される。 【0038】

V = V H i × (C<sub>c</sub> / (C<sub>FD</sub> + C<sub>c</sub>)) ....(1) 例えば、 V H i = V D D = R S T = T G = 3.3V V R S T = 2.3V C<sub>FD</sub> = 3 f F

れる。この結果、線形性の良い光電変換特性が得られる。

 $C_{c} = 3 f F$ 

とすると、

V = 1 . 6 5 V

となる。つまり、ゲート電極32と浮遊拡散領域22との間の容量結合Ccによって浮遊 拡散領域22のポテンシャルが1.65Vだけ深くなる。そして、その分だけダイナミッ クレンジが拡大される。この例では、3.3V駆動であることを考慮すると、ダイナミッ クレンジを50%も大幅に拡大することができる。

【0039】

なお、従来技術では、読み出し後の出力回路での増幅の障害とならないようにとの観点から、図13から分かるように、ゲート電極32と浮遊拡散領域22との間のオーバラップや、ゲート電極32と金属配線42(浮遊拡散領域22にコンタクト41を介してつながるもの)との間のオーバラップは極力排除され、それに伴う容量結合は排除されている。このため、浮遊拡散領域22のポテンシャルが実質的に影響を受けることはなく、出力信号のダイナミックレンジロが拡大されることはない。しかしながら、相関二重サンプリング(CDS)を行えば、容量結合Ccによる電位シフトの影響は除去されるので、容量結合Ccによる電位シフトが出力信号の線形性を損なうことはない。この点に着目したことが本発明の創出につながっている。

[0040]

このように、このCMOSイメージセンサによれば、駆動電圧レベルを上げることなく、 出力信号のダイナミックレンジを向上させることができる。逆に、従来例と同一のマージ ンを確保するだけで良ければ、駆動電圧レベルを低くすることができる。 【0041】

(9)

図6~図10はそれぞれ上記キャパシタCcの具体的な構造を示している。

【0042】

図6に示す例では、上記キャパシタC<sub>c</sub>は、ゲート電極32を浮遊拡散領域22上まで延 在させて形成されている。浮遊拡散領域22上まで延在したゲート電極(符号32Aで示 す)と浮遊拡散領域22との間にはゲート絶縁膜32Aが存在している。キャパシタC<sub>c</sub> は、ゲート電極32Aと浮遊拡散領域22との対向部分によって構成されている。このよ うにした場合、キャパシタC<sub>c</sub>は、画素ユニットの面積増大を招くことなく、公知の製造 プロセスにおいて上記ゲート電極のマスクパターンを変更することによって、簡単に作製 される。

【0043】

図 7 に示す例では、上記キャパシタC<sub>c</sub> は、浮遊拡散領域2 2 にコンタクト4 1 を介して 電気的接続された金属配線4 2 を第 1 の多結晶シリコン層からなるゲート電極3 2 上まで 延在させて形成されている。ゲート電極3 2 上まで延在した金属配線(符号4 2 A で示す )とゲート電極3 2 との間には、図示しない層間絶縁膜が存在している。キャパシタC<sub>c</sub> は、延在した金属配線4 2 A とゲート電極3 2 との対向部分によって構成されている。こ のようにした場合、キャパシタC<sub>c</sub> は、画素ユニットの面積増大を招くことなく、公知の 製造プロセスにおいて上記金属配線のマスクパターンを変更することによって、簡単に作 製される。

[0044]

図8に示す例では、上記キャパシタC<sub>c</sub>は、第1の多結晶シリコン層からなるゲート電極 32上に、浮遊拡散領域22にコンタクト41、ゲート電極32上まで延在した金属配線 42Aおよびコンタクト41Aを介して電気的接続された第2の多結晶シリコン層35を 設けて形成されている。ゲート電極32と第2の多結晶シリコン層35との間、第2の多 結晶シリコン層35と金属配線42Aとの間には、それぞれ図示しない層間絶縁膜が存在 している。キャパシタC<sub>c</sub>は、第2の多結晶シリコン層35とゲート電極32との対向部 分によって構成されている。このようにした場合、キャパシタC<sub>c</sub>は、画素ユニットの面 積増大を招くことなく、公知の製造プロセスにおいて第2の多結晶シリコン層、コンタク ト、および金属配線のマスクパターンを変更することによって、簡単に作製される。 【0045】

図9に示す例は、図6の例と図7の例とを組合わせたものである。キャパシタC<sub>c</sub>は、ゲート電極32Aと浮遊拡散領域22との対向部分によって構成される容量C<sub>c1</sub>と、延在した金属配線42Aとゲート電極32Aとの対向部分によって構成される容量C<sub>c2</sub>とを並列接続したものとなる。このようにした場合、キャパシタC<sub>c</sub>は、画素ユニットの面積増大を招くことなく、公知の製造プロセスにおいて上記ゲート電極、金属配線のマスクパターンを変更することによって、簡単に作製される。

【0046】

図10に示す例は、図6の例と図8の例とを組合わせたものである。キャパシタC<sub>c</sub>は、 ゲート電極32Aと浮遊拡散領域22との対向部分によって構成される容量C<sub>c1</sub>と、第 2の多結晶シリコン層35とゲート電極32Aとの対向部分によって構成される容量C<sub>c</sub> 3とを並列接続したものとなる。このようにした場合、キャパシタC<sub>c</sub>は、画素ユニット の面積増大を招くことなく、公知の製造プロセスにおいて上記ゲート電極、第2の多結晶 シリコン層、コンタクト、および金属配線のマスクパターンを変更することによって、簡 単に作製される。

【0047】

このように、このCMOSイメージセンサは、CMOSプロセスコンパチブル、つまり画 50

10

20

30

素ユニット10内のMOSトランジスタが周辺回路のMOSトランジスタと同一工程で形 成される。その結果、このCMOSイメージセンサは一つの集積回路チップで構成される

【0048】

(第2実施形態)

図12は、この発明の一実施形態の電荷検出装置を含むCCD型固体撮像装置(インター ライン型CCDイメージセンサ)の概略回路構成を示している。このCCDイメージセン サは、半導体基板(図11中に示すpウエル120)の表面に2次元行列状に配列された 複数の画素110と、各画素110からの信号電荷を垂直転送パルス V1, V2,... , Vmに基づいて垂直CCDに転送し、かつ垂直方向に順次転送する複数の垂直CCD 120と、各垂直CCD120からの信号電荷を水平転送パルス H1, H2,..., Hnに基づいて水平方向に順次転送する水平CCD112と、この水平CCD112から の信号電荷を水平信号線118を介して受けて増幅する出力回路115を備えている。各 画素110は光電変換素子としてのフォトダイオードを含んでいる。垂直CCD120と 水平CCD112とは、信号電荷を転送する転送部を構成している。

【0049】

図11に示すように、上記出力回路115は、水平CCD112の出力段(第n段)から 所定距離だけ離間して形成された浮遊拡散領域(FD)122を有する信号電荷蓄積部1 07と、さらにこの信号電荷蓄積部107から所定距離だけ離間して形成されたn+層1 23からなるリセット部119とが形成されている。C<sub>FD</sub>は浮遊拡散領域122とpウ エル120との間の接合容量を示している。

20

30

40

10

【 O O 5 O 】

また、水平CCD112の出力段(第n段)と信号電荷蓄積部107との間には、SiO 2 膜131を介して形成されたゲート電極132を有する転送部としての転送トランジス タ101が構成されている。さらに、信号電荷蓄積部107とリセット部119との間に は、転送トランジスタ1と同じ構造を持つリセットトランジスタ102が構成されている 。転送トランジスタ101のゲート電極132と信号電荷蓄積部107の浮遊拡散領域1 22との間に、第1実施形態におけるものと同様に、キャパシタC<sub>C</sub>が付加されている。 このキャパシタCcは、ゲート電極132の電位によって浮遊拡散領域122の静電ポテ ンシャルが深くなるように積極的に設けられたものであり、単なる浮遊容量による容量結 合ではない。

[0051]

また、103はC<sub>FD</sub>に蓄積された信号電荷を増幅する駆動トランジスタ、104はこの イメージセンサの出力電圧を選択的に垂直信号線に出力するための読み出しトランジスタ 、108は各画素の信号電荷を増幅して出力するための出力信号線、109は定電流源と して働く負荷トランジスタをそれぞれ示している。駆動トランジスタ103と負荷トラン ジスタ109とはソースフォロワ回路を構成している。駆動トランジスタ103のゲート 電極に印加された信号電荷蓄積部107の電圧VFDは、このソースフォロワ回路で増幅 されて出力信号線108へ出力される。VRSTはリセット電圧、VDDは電源電圧であ る。

【0052】

この出力回路115は、第1実施形態における画素ユニット110と同様に動作する。まず、リセットパルス RSTによって、信号電荷蓄積部107の浮遊拡散領域122の電位VFDがリセット電位VRSTに設定される。次に、転送トランジスタ101のゲート電極132に高レベルの電圧 TG=VHiが印加されて、画素110のフォトダイオードから垂直CCD120と水平CCD112を経由した信号電荷が信号電荷蓄積部107へ転送される。そして、MOSトランジスタ103と定電流源109で構成されるソースフォロワ回路による動作で、信号電荷蓄積部107の浮遊拡散領域122の電位VFDに応じた出力信号が出力され、読み出しトランジスタ104によってその出力信号が読み出される。読み出された信号は、図示しない回路部が相関二重サンプリング(CDS)を行

って増幅する。

[0053]

ここで、このCCDイメージセンサでは、転送トランジスタ101のゲートパルス TG をオン(高レベルVHiを印加)したとき、ゲート電極132と浮遊拡散領域122との 間の容量結合Ccによって、浮遊拡散領域122の静電ポテンシャルが深くなっている。 したがって、図5中にD で示したのと同様に、出力信号のダイナミックレンジが拡大さ れる。

[0054]

上記キャパシタC。の構造は、図6~図10に示したものと同一の構造を採用することが できる。この結果、このCCDイメージセンサは、通常のCCDプロセスで作製でき、特 10 にプロセスを変更する必要はない。

[0055]

【発明の効果】

以上より明らかなように、この発明の電荷検出装置によれば、新たな問題を招くことなく 簡単に、出力信号のダイナミックレンジを広げることができる。

[0056]

また、この発明のMOS型固体撮像装置およびCCD型固体撮像装置によれば、新たな問 題を招くことなく簡単に、出力信号のダイナミックレンジを広げることができる。

【図面の簡単な説明】

【図1】 この発明の第1実施形態のMOS型固体撮像装置に含まれた画素ユニットの構 20 成を示す図である。

- 【図2】 上記MOS型固体撮像装置の電圧で読み出す時の概略回路構成を示す図である
- 【図3】 上記MOS型固体撮像装置の動作タイミングを示す図である。

上記画素ユニットを構成する拡散領域のリセット時におけるポテンシャルダイ 【図4】 ヤグラムを示す図である。

上記画素ユニットを構成する拡散領域の転送時におけるポテンシャルダイヤグ 【図5】 ラムを示す図である。

【図6】 キャパシタの構造例を示す図である。

- 【図7】 キャパシタの構造例を示す図である。
- 【図8】 キャパシタの構造例を示す図である。
- 【図9】 キャパシタの構造例を示す図である。
- 【図10】 キャパシタの構造例を示す図である。

【図11】 この発明の第2実施形態のCCD型固体撮像装置に含まれた出力回路の構成 を示す図である。

【図12】 上記CCD型固体撮像装置の概略回路構成を示す図である。

を示す図である。

【図13】 従来のMOS型固体撮像装置に含まれた画素ユニットの構成を示す図である

【図14】 上記画素ユニットを構成する拡散領域の転送時におけるポテンシャルダイヤ 40 グラムを示す図である。

【符号の説明】

- 1,101 転送トランジスタ
- 3,103 駆動トランジスタ
- 4,104 読み出しトランジスタ

5 フォトダイオード

- 7,107 信号電荷蓄積部
- 22,122 浮遊拡散領域
- 32,132 ゲート電極
- 15,115 出力回路

【図2】























【図8】



【図9】



【図10】











【図14】



フロントページの続き

(56)参考文献 特開平06-151798(JP,A) 特開平04-094547(JP,A) 特開昭64-64261(JP,A) 特開平05-121459(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 27/14- 27/148